KR20070053060A - 표시장치와 이의 제조방법 - Google Patents

표시장치와 이의 제조방법 Download PDF

Info

Publication number
KR20070053060A
KR20070053060A KR1020050111023A KR20050111023A KR20070053060A KR 20070053060 A KR20070053060 A KR 20070053060A KR 1020050111023 A KR1020050111023 A KR 1020050111023A KR 20050111023 A KR20050111023 A KR 20050111023A KR 20070053060 A KR20070053060 A KR 20070053060A
Authority
KR
South Korea
Prior art keywords
forming
electrode
layer
gate
insulating film
Prior art date
Application number
KR1020050111023A
Other languages
English (en)
Inventor
오준학
홍문표
김보성
이용욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050111023A priority Critical patent/KR20070053060A/ko
Priority to TW095139414A priority patent/TWI315584B/zh
Priority to CNB2006101448006A priority patent/CN100552924C/zh
Priority to JP2006310696A priority patent/JP4675871B2/ja
Priority to US11/601,086 priority patent/US7638358B2/en
Publication of KR20070053060A publication Critical patent/KR20070053060A/ko
Priority to US12/561,218 priority patent/US8258004B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques

Abstract

본 발명은 표시장치와 이의 제조방법에 관한 것으로, 본 발명에 따른 표시장치의 제조방법은, 절연기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 게이트 전극을 중심으로 상호 이격되어 채널영역을 정의하는 소스 전극 및 드레인 전극을 포함하는 전극층을 형성하는 단계와; 전극층 상에 채널영역과, 소스 전극의 일부와, 및 드레인 전극의 일부를 노출시키는 제1개구를 갖는 제1격벽을 형성하는 단계와; 제1개구 내부에 채널영역을 덮도록 차단막을 형성하는 단계와; 제1격벽의 표면을 표면처리 하는 단계와; 차단막을 제거하는 단계; 및 제1개구 내부에 유기반도체층을 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 의해, 박막트랜지스터의 특성을 향상시킬 수 있는 표시장치의 제조방법이 제공된다.

Description

표시장치와 이의 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
도1은 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 배치도,
도2는 도1의 Ⅱ-Ⅱ를 따른 단면도,
도3a 내지 3k는 본 발명의 제1실시예에 따른 표시장치의 제조방법을 설명하기 위한 도면,
도4a 내지 4g는 본 발명의 제2시예에 따른 표시장치의 제조방법을 설명하기 위한 도면이다.
* 도면의 주요부분의 부호에 대한 설명 *
100 : 박막트랜지스터 기판 110 : 절연기판
121 : 데이터선 123 : 데이터 패드
130 : 층간절연막 131 : 절연막 접촉구
141 : 게이트선 143 : 게이트 전극
145 : 게이트 패드 150 : 제2격벽
151 : 제2개구 153 : 격벽접촉구
160 : 게이트 절연막 171 : 소스 전극
173 : 드레인 전극 175 : 화소전극
180 : 제1격벽 181 : 제1개구
185 : 유기반도체층 191 : 제1보호막
193 : 제2보호막
본 발명은 표시장치와 이의 제조방법에 관한 것으로서, 더욱 자세하게는, 유기박막트랜지스터(ORGANIC THIN FILM TRANSISTOR: OTFT)를 포함하는 표시장치와 이의 제조방법에 관한 것이다.
최근, 표시장치 중에서 소형, 경량화의 장점을 가지는 평판표시장치(flat display device)가 각광을 받고 있다. 이러한 평판표시장치에는 액정표시장치(LCD)와 유기전계발광장치(OLED) 등이 있으며, 화상을 구현하기 위해 적어도 하나의 박막트랜지스터를 포함한다. 박막트랜지스터(Thin Film Transistor: TFT)는 각 픽셀의 동작을 제어 및 구동하는 스위칭 및 구동소자로서, 게이트 전극과 게이트 전극을 덮는 게이트 절연막 및 게이트 절연막 상에 위치하는 반도체층을 포함한다. 여기서, 반도체층은 비정질 실리콘이나 폴리 실리콘이 사용되는데 최근에 유기반도체의 적용이 진행되고 있다.
유기반도체(Organic Semiconductor: OSC)는 상온, 상압에서 형성될 수 있기 때문에 공정단가를 낮출 수 있으며 열에 약한 플라스틱 기판에 적용할 수 있는 장점이 있다. 그래서, 유기반도체가 적용된 박막트랜지스터는 대면적과 대량으로 생 산 가능한 차세대 표시장치의 구동 소자로서 평가 받고 있다. 이러한 유기반도체는 코팅, 노광, 및 현상 등의 복잡한 공정을 거치지 않고 간단한 잉크젯 방식으로 형성될 수 있다. 유기반도체를 잉크젯 방식으로 형성하기 위해 유기반도체가 위치할 영역(채널영역)을 노출시키는 개구를 갖는 격벽을 형성하고, 상기 개구로 유기반도체용액을 제팅한 후 용제제거과정을 거쳐 유기반도체층을 형성한다.
그러나, 유기반도체층을 포함하는 박막트랜지스터는 아주 작은 소자이어서 유기반도체용액이 개구로 정확이 제팅되도록 제어하는 것은 어렵다. 이 때문에, 제팅되는 유기반도체용액은 격벽 상에 위치할 수 있으며, 이에 따라 유기반도체층의 두께가 각 화소마다 달라져 각 유기박막트랜지스터의 특성이 상이하게 나타나는 문제점이 있다. 이런 문제점을 해결하기 위해, 격벽 상에 위치하는 유기반도체용액이 상기 개구로 유입되도록 격벽의 표면을 표면처리 한다. 표면처리에 의하여 격벽의 표면은 발수성 및 발유성을 가지게 되고, 격벽 상의 유기반도체용액은 폐공간 내부로 유입되게 된다.
그러나, 이러한 표면처리에 의하여, 유기반도체층의 하부에 위치하는 게이트 절연막의 특성이 변화될 수 있고, 이에 따라 유기박막트랜지스터의 특성이 저하되는 문제점이 있다.
따라서 본 발명의 목적은 박막트랜지스터의 특성을 향상시킬 수 있는 표시장치의 제조방법을 제공하는 것이다.
또한, 박막트랜지스터의 특성이 향상된 표시장치를 제공하는 것이다.
상기 목적은, 본 발명에 따라, 절연기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 게이트 전극을 중심으로 상호 이격되어 채널영역을 정의하는 소스 전극 및 드레인 전극을 포함하는 전극층을 형성하는 단계와; 전극층 상에 채널영역과, 소스 전극의 일부와, 및 드레인 전극의 일부를 노출시키는 제1개구를 갖는 제1격벽을 형성하는 단계와; 제1개구 내부에 채널영역을 덮도록 차단막을 형성하는 단계와; 제1격벽의 표면을 표면처리 하는 단계와; 차단막을 제거하는 단계; 및 제1개구 내부에 유기반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법에 의하여 달성된다.
여기서, 전극층은 투명의 도전성 물질을 포함할 수 있다.
그리고, 차단막의 형성은, 차단물질층을 형성하는 단계와, 소정패턴의 개구부를 갖는 마스크를 이용하여 노광하는 단계, 및 차단물질층을 현상하는 단계를 포함할 수 있다.
또한, 차단막은 잉크젯 방법을 통하여 형성될 수 있다.
여기서, 유기반도체층 상에 보호막을 형성하는 단계를 더 포함하며, 유기반도체층 및 보호막 중 적어도 하나는 잉크젯 방법을 통하여 형성될 수 있다.
그리고, 표면처리는 O2 플라즈마 처리와, CF4 플라즈마 처리와, 자기조립단층막(self assembled monolayer; SAM)처리 중 적어도 하나를 포함할 수 있다.
또한, 게이트 배선의 형성 후 전극층의 형성 전에 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계를 더 포함하며, 전극층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어질 수 있다.
그리고, 게이트 절연막은 1 내지 3의 유전율을 가질 수 있다.
여기서, 유기반도체층은 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체 중에서 선택된 어느 하나를 포함하여 이루어질 수 있다.
그리고, 절연기판과 게이트 배선 사이에 게이트 배선과 절연 교차하여 화소를 정의하는 데이터 배선과, 데이터 배선 상에 층간절연막을 형성하는 단계를 더 포함할 수 있다.
여기서, 층간절연막은 하부의 제1층간절연막과 상부의 제2층간절연막을 포함하며, 제1층간절연막은 질화규소(SiNx) 및 산화규소(SiOx) 중 어느 하나를 포함하는 무기막으로 형성되고, 제2층간절연막은 유기물질을 포함하는 유기막으로 형성될 수 있다.
그리고, 게이트 절연막의 형성은, 게이트 전극을 노출시키는 제2개구를 갖는 제2격벽을 층간절연막 상에 형성하는 단계와, 잉크젯 방법을 통하여 상기 제2개구 내부에 게이트 절연막을 형성하는 단계를 포함할 수 있다.
여기서, 보호막은 하부의 제1보호막과 상부의 제2보호막을 포함하며, 제1보호막은 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene),PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene),PVDF(polyvi1nylidene fluoride), 퍼플로로(알케닐 비닐 에스테르)(perfluoro(alkenylvinyl ethers))의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자로 이루어진 군 중 어느 하나를 포함하고, 제2보호막은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어질 수 있다.
본 발명의 목적은, 절연기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 게이트 전극 상에 게이트 절연막을 형성하는 단계와; 게이트 절연막 상에 전극물질층을 형성하는 단계와; 전극물질층 상에 전극물질층의 적어도 일부를 노출시키는 제1개구를 갖는 제1격벽을 형성하는 단계와; 제1격벽의 표면을 표면처리 하는 단계와; 전극물질층을 패터닝하여 게이트 전극을 중심으로 상호 이격 배치되어 있는 소스 전극과 드레인 전극을 포함하는 전극층을 형성하는 단계; 및 제1개구 내부에 유기반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법에 의하여 달성된다.
여기서, 전극물질층은 투명의 도전성 물질을 포함할 수 있다.
그리고, 전극층의 형성은, 제1격벽과 상기 전극물질층 상에 감광막을 형성하는 단계와, 감광막 상에 소정패턴의 개구부를 갖는 마스크를 배치하고 노광하는 단계와, 감광막을 현상하여 전극층으로 형성될 영역에 대응하는 감광막만 남기는 단 계와, 감광막을 이용하여 전극물질층을 식각하는 단계; 및 감광막을 제거하는 단계를 포함할 수 있다.
그리고, 절연기판과 게이트 배선 사이에 게이트 배선과 절연 교차하여 화소를 정의하는 데이터 배선을 형성하는 단계와, 데이터 배선을 덮도록 층간절연막을 형성하는 단계를 더 포함할 수 있다.
또한, 게이트 절연막의 형성은, 게이트 전극을 노출시키는 제2개구를 갖는 제2격벽을 층간절연막 상에 형성하는 단계와, 잉크젯 방법을 통하여 제2개구 내부에 게이트 절연막을 형성하는 단계를 포함할 수 있다.
여기서, 데이터 배선은 테이터선을 포함하며, 층간절연막의 적어도 일부를 노출시키는 격벽접촉구를 제2개구와 동시에 제2격벽에 형성하는 단계와, 데이터선의 일부를 노출시키며 상기 격벽접촉구에 대응하도록 절연막 접촉구를 층간절연막 상에 형성하는 단계를 더 포함할 수 있다.
그리고, 층간절연막의 형성 후에, 층간절연막에 데이터선의 일부를 노출시키는 절연막 접촉구를 형성하는 단계와, 제2개구의 형성과 동시에 절연막 접촉구에 대응하는 격벽 접촉구를 제2격벽에 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 목적은, 본 발명에 따라, 절연기판 상에 형성되어 있는 게이트 전극을 포함하는 게이트 배선과; 게이트 전극 상에 형성되어 있는 게이트 절연막과; 게이트 절연막 상에 게이트 전극을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하는 투명전극층; 및 채널영역에 형성되어 있는 유기반도체층을 포함하며, 소스 전극과 상기 드레인 전극 각각의 표면은 SAM(self-assembled monolayer)처리에 대한 서로 다른 반응성을 갖는 것을 특징으로 하는 표시장치에 의하여 달성된다.
여기서, 게이트 절연막 상의 서로 마주보고 있는 소스 전극과 드레인 전극의 단부는 단부 이외의 부분과 비교하여 SAM(self-assembled monolayer)처리에 대한 반응성이 낮을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 이하에서 어떤 막(층)이 다른 막(층)의 '상에'형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우뿐만 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다.
도1은 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 배치도를 개략적으로 도시한 것이고, 도2는 도1의 Ⅱ-Ⅱ를 따른 단면도이다.
본 발명에 따른 박막트랜지스터 기판(100)은 절연기판(110)과,
절연기판(110) 상에 형성되어 있는 데이터 배선(121, 123)과, 데이터 배선(121, 123) 상에 형성되어 있는 층간절연막(130)과, 층간절연막(130) 상에 형성되어 있는 게이트 배선(141, 143, 145)과, 게이트 배선(141, 143, 145)의 적어도 일부를 노출시키는 제2개구(151)와 격벽접촉구(153)를 갖는 제2격벽(150)과, 제2개구(151) 내부에 형성되어 있는 게이트 절연막(160)과, 게이트 전극(143)을 중심으로 상호 이격되어 채널영역(C)을 정의하는 소스 전극(171)과 드레인 전극(173)을 포함하는 전극층(171, 173, 175, 177, 179)과, 전극층(171, 173, 175, 177, 179) 상에 채널영역(C)과, 소스 전극(171)의 일부, 및 드레인 전극(173)의 일부를 노출시키는 제1개구(181)를 갖는 제1격벽(180), 및 제1개구(181) 내부에 형성되어 있는 유기반도체층(185)을 포함한다.
절연기판(110)은 유리 또는 플라스틱으로 만들어질 수 있다. 절연기판(110)이 플라스틱으로 만들어질 경우 박막트랜지스터 기판(100)에 유연성을 부여할 수 있는 장점이 있으나, 절연기판(110)이 열에 약한 단점이 있다. 본 발명과 같이 유기반도체층(185)을 사용하면 반도체층 형성을 상온, 상압에서 수행할 수 있기 때문에 플라스틱 소재의 절연기판(110)을 사용하기 용이한 장점이 있다. 여기서, 플라스틱 종류로는 폴리카본(polycarbon), 폴리 이미드(polyimide), 리이서설폰(PES), 폴리아릴레이트(PAR), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트( PET) 등이 가능하다.
데이터 배선(121, 123)은 상기 절연기판(110) 상에 형성되어 있다. 데이터 배선(121, 123)은 절연기판(110) 상에 일방향으로 연장되어 있는 데이터선(121)과, 상기 데이터선(121)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 전달 받는 데이터 패드(123)를 포함한다. 데이터 패드(123)는 외부로부터 구동 및 제어신호를 전달 받아 데이터선(121)으로 구동 및 제어신호를 인가한다. 데이터 배선(120)의 재료로는 Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 들 중 적어도 어느 하나를 포함할 수 있다. 그리고, 데이터 배선(121, 123)은 상기 재료 중 적어도 어느 하나를 포함하는 단일층 또는 복수의 층으로 마련될 수 있다.
본 발명에서는 데이터 배선(121, 123)의 형성과정에서 사용되는 화학물질 또는 플라즈마로부터 게이트 절연막(150)을 보호하여 유기반도체층(185)의 특성이 열 화되는 것을 방지하기 위해 데이터 배선(121, 123)을 먼저 형성하고, 데이터 배선(121, 123) 위에 층간절연막(130)을 형성하는 구조를 택하고 있다.
절연기판(110) 상에는 층간절연막(130)이 데이터 배선(121, 123)을 덮고 있다. 층간절연막(130)은 데이터 배선(121, 123)과 게이트 배선(141, 143, 145) 간의 전기적 절연을 위한 층으로, 내구성이 우수한 유기물질을 포함하는 유기막 또는 공정성이 탁월한 무기막일 수 있다. 다른 실시예로, 층간절연막(130)은 복수의 층으로 이루어질 수 있는데, 하부에는 공정성이 탁월한 질화규소(SiNx) 또는 산화규소(SiOx) 등과 같은 무기물질로 이루어진 무기막이 위치하고, 상부에는 유기막이 위치할 수 있다. 즉, 유기막의 공정성에 따라서 무기막은 생략가능 하다. 층간절연막(130)에는 데이터선(121)의 일부를 노출시키는 절연막접촉구(131)와, 데이터 패드(123)를 노출시키는 접촉구(미도시)가 형성되어 있다. 이러한 층간절연막(130)은 데이터 배선(121, 123)의 형성시 사용되는 화학물질 또는 플라즈마가 잔존하여 절연막 접촉구(131)와, 격벽접촉구(153), 및 제2개구(151)의 틈새 또는 계면사이로 유입되어 내화학성 및 내플라즈마성에 취약한 후술할 유기반도체층(185)의 특성 손상을 감소시키기 위해 마련된다.
상기 층간절연막(130) 상에는 게이트 배선(141, 143, 145)이 형성되어 있다. 게이트 배선(141, 143, 145)은 상술한 데이터선(121)과 절연 교차하여 화소영역을 정의하는 게이트선(141)과, 상기 게이트선(141)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 인가 받는 게이트 패드(145), 및 게이트선(141)의 분지이며 후술할 유기반도체층(170)과 대응되는 곳에 형성되어 있는 게이트 전극(143)을 포함 한다. 게이트 패드(145)는 외부로부터 박막트랜지스터를 온/오프(ON/OFF)시키기 위한 구동 및 제어신호를 인가 받아 게이트선(141)을 통하여 게이트 전극(143)으로 전달한다. 게이트 배선(141, 143, 145)도 데이터 배선(121, 123)과 같이 Al, Cr, Mo, Au, Pt, Pd 들 중 적어도 어느 하나를 포함할 수 있으며, 단일층 또는 복수의 층으로 마련될 수 있다.
층간절연막(130) 상에는 게이트 배선(141, 143, 145)의 적어도 일부를 노출시키는 제2개구(151)와 격벽접촉구(153)를 갖는 제2격벽(150)이 마련되어 있다. 더욱 구체적으로, 제2격벽(150)은 게이트 전극(143)을 노출시키는 제2개구(151)와, 상술한 절연막 접촉구(131)에 대응하여 데이터선(121)의 일부를 노출시키는 격벽접촉구(153), 및 데이터 패드(123)와 게이트 패드(145)를 각각 노출시키는 접촉구들(156, 157)을 포함한다. 제2격벽(150)은 잉크젯 방법을 통하여 게이트 절연막(160)을 형성하기 해서 마련된 것으로, 유기물질을 포함하는 감광성 유기막일 수 있다. 그리고, 제2개구(151)는 크게 형성되는 것이 바람직한데, 이는 게이트 전극(143) 상의 게이트 절연막(160)의 표면이 평탄하게 유지될 수 있도록 하기 위함이다. 제2개구(151)로 제팅되는 게이트 절연막물질은 용제제거과정을 거쳐 게이트 절연막(160)으로 형성되는데, 용제가 제거되는 과정에서 게이트 절연막(160)은 접시모양과 같이 가장자리 영역의 두께가 높고, 가운데 영역의 두께가 낮으며 평탄한 상태로 건조된다. 이를 커피 스테인(coffee stain) 현상이라고 하는데, 커피 스테이 현상에 의하여 게이트 전극(143) 상에서 게이트 절연막(160)의 두께가 서로 다른 상태로 건조되면 박막트랜지스터의 특성이 저하될 수 있다. 이에, 제2개구(151)를 크 게 만들어 두께가 높은 가장자리 영역이 게이트 전극(143)과 겹치는 영역을 최소화함으로써 박막트랜지스터의 특성이 저하되는 것을 최소화한다.
제2개구(151)에는 게이트 절연막(160)이 형성되어 있다. 게이트 절연막(160)은 데이터 배선(121, 123)과 게이트 배선(141, 143, 145)을 상호 절연시키는 역할을 함과 동시에, 내화학성 및 내플라즈마성이 취약한 유기반도체층(185)으로 불순물이 유입되는 것을 방지한다. 게이트 절연막(160)은 저유전율의 아크릴계 수지, 폴리스티렌계 수지 및 벤조사이클로부텐 중 적어도 어느 하나를 포함하여 이루어진 두터운 막일 수 있다. 본 발명에 따른 게이트 절연막(160)은 내구성이 우수하고 유전율이 낮은 물질을 사용하는 것이 바람직하다. 이는 후술할 소스 및 드레인 전극(171, 173)과 게이트 전극(143) 간의 용량(Cgd 또는 Cgs)을 감소시켜 유기박막트랜지스터(O-TFT)의 특성을 향상시키기 위한 것으로, 1 내지 3의 유전율을 갖는 것이 바람직하다.
제2격벽(150)과 게이트 절연막(160) 상에는 전극층(171, 173, 175, 177, 179)이 형성되어 있다. 전극층(171, 173, 175, 177, 179)은 절연막 접촉구(131)와 격벽접촉구(153)를 통하여 데이터선(121)과 연결되어 있으며 유기반도체층(185)과 적어도 일부가 접하는 소스 전극(171)과, 게이트 전극(143)을 사이에 두고 소스 전극(171)과 분리되어 있는 드레인 전극(173), 및 드레인 전극(173)과 연결되어 화소에 형성되어 있는 화소전극(175)을 포함한다. 그리고, 데이터 패드(123)와 연결되어 있는 데이터 패드 접촉부재(177)와 게이트 패드(145)와 연결되어 있는 게이트 패드 접촉부재(179)를 더 포함한다. 전극층(160)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어진다. 소스 전극(171)은 접촉구(131, 153)를 통하여 데이터선(121)과 물리적ㆍ전기적으로 연결되어 화상신호를 전달 받는다. 그리고, 게이트 전극(143)을 사이에 두고 소스 전극(171)과 이격 되어 채널영역(C)을 정의하는 드레인 전극(173)은 소스 전극(171)과 함께 박막트랜지스터(Thin Film Transistor: TFT)를 형성하며 각 화소전극(175)의 동작을 제어 및 구동하는 스위칭 및 구동소자로서 작동한다.
여기서, 소스 전극(171)과 드레인 전극(173) 각각의 표면은 SAM(self-assembled monolayer)처리에 대한 서로 다른 반응성을 갖는다. 즉, 후술할, 차단막(183, 도3h참조)에 의하여 가려진 소스 전극(171)과 드레인 전극(173)의 단부는 다른 영역의 소스 전극(171)과 드레인 전극(173)과 비교하여 SAM(self-assembled monolayer)처리에 대한 반응성이 낮을 수 있다. 이는, O2플라즈마 처리시 차단막(183)에 의하여 덮여진 소스 전극(171)과 드레인 전극(173)의 단부는 O2플라즈마 처리가 되지 않기 때문이다. 일반적으로 O2플라즈마 처리는 세정효과와 SAM(self-assembled monolayer)처리시 형성되는 자기조립단층막(self-assembled monolayer; SAM)의 농도를 증가시키기 위한 것이다. 이에 의하여, 유기반도체층(185)과 소스 전극(171), 드레인 전극(173) 및 게이트 절연막(160) 사이의 계면특성이 향상되어 유기박막트랜지스터의 특성을 개선된다.
소스 전극(171)과 드레인 전극(173) 상에는 제1격벽(180)이 형성되어 있다. 제1격벽(180)에는 채널영역(C)을 둘러싸면서 소스 전극(171) 및 드레인 전극(173) 각각의 일부분을 노출시키고 있는 제1개구(181)가 형성되어 있다. 제1격벽(180)은 유기반도체층(185)을 형성하기 위한 틀 역할을 한다.
제1개구(181)에는 유기반도체층(organic semiconductor layer, 185)이 형성되어 있다. 유기반도체층(185)은 채널영역(C)을 덮고 있으면서, 소스 전극(171) 및 드레인 전극(173)과 적어도 일부가 접하고 있다. 이러한 유기반도체층(185)으로는 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나일 수 있다. 이 외에도 일반적으로 사용되는 공지의 유기반도체물질이 사용될 수도 있다.
유기반도체층(185) 상에는 제1보호층(191)이 형성되어 있다. 제1보호층(191)은 유기반도체층(185)을 덮고 있으며, 불소계 고분자를 포함하여 이루어질 수 있다. 불소계 고분자로는 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride), 퍼플로로(알케닐 비닐 에스테르)(perfluoro(alkenylvinyl ethers))의 공중합으로부터 얻어진 환상(cyclized)의 투 명 고분자로 이루어진 군 중 어느 하나로 만들어질 수 있다. 이와 달리, 제1보호층(191)은 폴리비닐알코올(PVA), 벤조시클로부텐(BCB), 아크릴계 수지, 실리콘 고분자(Si polymer) 등의 물질 중 적어도 어느 하나로 이루어진 유기막일 수 있다. 제1보호층(191)은 유기반도체층(185)의 특성이 열화되는 것을 방지하기 위한 층이다.
그리고, 제1보호층(191) 상에 제2보호층(193)을 더 형성할 수도 있다. 상기 제2보호층(193)은 선택적이 것으로 제1보호층(191)을 덮으면서 제1보호층(193)과 같이 유기반도체층(185)의 특성이 열화되는 것을 방지하기 위한 층으로, ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어질 수 있으며, 1보호층(191)과 동일한 물질 또는 다른 공지의 물질로도 이루어질 수 있다.
이하, 도3a 내지 도3k를 참조하여 본 발명의 제1실시예에 따른 평판표시장치의 제조방법에 대하여 설명한다.
먼저, 도3a에 도시된 바와 같이, 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 절연기판(110)을 마련한다. 가요성(flexible) 표시장치의 제작에는 플라스틱 기판을 사용하는 것이 바람직하다. 이어, 절연기판(110) 상에 데이터배선물질을 스퍼터링(sputtering) 등의 방법으로 증착한 후, 사진식각(photolithography) 공정을 통하여 데이터선(121)과 데이터 패드(미도시)를 형성한다.
그리고, 도3b에 도시된 바와 같이, 질화규소(SiNx) 또는 산화규소(SiOx) 등의 무기물질로 이루어진 층간절연물질을 절연기판(110)과 데이터배선(120) 상에 가하여 층간절연막(130)을 형성한다. 층간절연물질이 무기물질인 경우에는 화학기상 증착방법 등으로 형성할 수 있다. 다른 실시예로, 층간절연막(130)은 유기막일 수 있으며, 이 경우에는 스핀코팅법 또는 스크린 프린팅법 등을 통하여 층간절연물질을 절연기판(110) 상에 형성할 수 있다. 층간절연막(130)으로는 유기막과 무기막이 모두 적용될 수도 있으며, 감광성 유기막 등을 차단벽으로 이용하여 에칭공정을 통하여 데이터선(121)의 일부를 노출시키는 절연막접촉구(131)를 형성한다.
그 다음, 도3c에 도시된 바와 같이, 층간절연막(130) 상에 Al, Cr, Mo, Au, Pt, Pd, Cu, AlNd 들 중 적어도 어느 하나를 포함하는 게이트배선물질을 스퍼터링(sputtering) 등의 방법으로 증착한 후, 사진식각(photolithography) 공정을 통하여 게이트선(미도시), 게이트 전극(143), 및 게이트 패드(미도시)를 형성한다.
그 후, 도3d에 도시되 바와 같이, 게이트 전극(143)을 노출시키는 제2개구(151)와 데이터선(121)의 일부를 노출시키며 절연막접촉구(131)에 대응하는 격벽접촉구(153)를 가지도록 제2격벽(150)을 형성한다. 제2격벽(150)은 감광성 유기막일 수 있으며, 제2격벽(150)의 형성방법은 다음과 같다. 먼저, 층간절연막(130) 상에 스핀코팅법 또는 스크린 프린팅법 등을 통하여 소정의 두께를 가지도록 유기막을 형성한다. 그리고, 소정패턴의 개구부를 갖는 마스크를 상기 유기막 상에 정렬 배치한 후 상기 유기막을 노광한다. 마지막으로, 유기막을 현상하여 제2개구(151)와 격벽접촉구(153)를 형성함으로서 도3d에 도시된 제2격벽(150)이 제조된다.
그 후, 도3e에 도시된 바와 같이, 제2개구(151)에 저유전율의 아크릴계 수지, 폴리스티렌계 수지 및 벤조사이클로부텐 중 적어도 어느 하나를 포함하여 이루어진 게이트 절연물질(165)을 노즐(200)을 이용하여 제팅한다. 여기서, 1 내지 3 의 유전율을 갖는 게이트 절연물질(165)을 사용하는 것이 바람직하다. 이는 소스 및 드레인 전극(171, 173, 도3f참조)과 게이트 전극(143) 간의 용량(Cgd 또는 Cgs)을 감소시켜 유기박막트랜지스터(O-TFT)의 특성을 향상시키기 위한 것이다. 제2개구(151)로 제팅된 게이트 절연물질(165)은 용제제거과정을 거쳐서, 도3f에 도시된 바와 같이, 게이트 절연막(160)으로 형성된다. 여기서, 커피 스테인(coffee stain) 현상에 의한 박막트랜지스터의 특성이 저하되는 것을 최소화하기 위해 제2개구(151)는 크게 형성하는 것이 바람직하다.
한편, 도시되지 않았으나, 제2격벽(150)의 표면으로 제팅되는 게이트 절연물질(165)이 제2개구(151) 내부로 저절로 유입되게 하기 위하여, 게이트 절연물질(165)의 제팅전에 제2격벽(150)의 표면을 표면처리하는 단계를 더 포함할 수 있다. 표면처리는 O2플라즈마 처리 및 CF4플라즈마 처리 중 적어도 어느 하나를 포함하며, 표면처리에 의하여 제2격벽(150)의 표면은 발수성 및 발유성을 띄게 된다.그 다음, 도3f에 도시된 바와 같이, ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명의 도전성 금속산화물(투명 도전 물질)을 제2격벽(150)과 게이트 절연막(160) 상에 스퍼터링(sputtering)을 통하여 형성한 후, 사진식각공정 또는 에칭공정을 이용하여 전극층(171, 173, 175, 177, 179)을 형성한다. 전극층(171, 173, 175, 177, 179)은 격벽접촉구(153)와 절연막접촉구(131)를 통하여 데이터선(121)과 연결되며 유기반도체층(185)과 적어도 일부가 접하는 소스 전극(171)과, 유기반도체층(185)을 사이에 두고 소스 전극(171)과 분리되어 채널영역(C)을 정의하는 드레인 전극(173), 및 드레인 전극(173)과 연결되어 화소영역을 채우고 있는 화소전극(175)을 포함한다. 그리고, 데이터 패드(123)와 연결되어 있는 데이터 패드 접촉부재(177)와 게이트 패드(145)와 연결되어 있는 게이트 패드 접촉부재(179)를 더 포함한다.
이어, 도3g에 도시된 바와 같이, 채널영역(C)을 둘러싸면서 소스 전극(171) 및 드레인 전극(173) 각각의 일부분을 노출시키고 있는 제1개구(181)를 가지도록 제1격벽(180)을 형성한다. 제1격벽(180)은 유기반도체층(185)을 형성하기 위한 틀 역할을 한다. 제1격벽(180)은 감광성 유기막일 수 있으며, 제1격벽(180)의 형성방법은 다음과 같다. 먼저, 소스 전극(171)과 드레인 전극(173), 및 화소전극(175)의 일부 상에 스핀코팅법 또는 스크린 프린팅법 등을 통하여 소정의 두께를 갖는 유기막을 형성한다. 그리고, 소정패턴의 개구부를 갖는 마스크를 상기 유기막 상에 정렬 배치한 후 상기 유기막을 노광한다. 마지막으로 유기막을 현상하여 제1개구(181)를 형성함으로써 도3g에 도시된 바와 같은 제1격벽(180)을 제조한다.
그 다음, 제1격벽(180)의 표면으로 제팅되는 유기반도체용액(186, 도3k참조)이 제1개구(181) 내부로 저절로 유입되도록 하기 위하여, 제1격벽(180)의 표면을 표면처리 한다. 그러나, 이와 같은 표면처리는 채널영역(C)이 오픈되어 있는 상태에서 수행되기 때문에, 표면처리에 사용되는 플라즈마에 의하여 게이트 절연막(160)의 성질이 변화되어 유기박막트랜지스터의 특성을 저하시킬 수 있는 우려가 있다. 더욱 구체적으로, 표면처리에 의하여 게이트 절연막(160)의 표면도 유기반도체용액(186, 도3k참조)에 대하여 발수성과 발유성을 가지게 되어, 제팅되는 유기반 도체용액(186, 도3k참조)이 채널영역(C) 상에 균일하게 퍼지지 못하고 소스 전극(171)과 드레인 전극(173)의 주위에서 응집하게 되는 현상이 발생한다. 이에 따라, 게이트 절연막(160)과 유기반도체층(185, 도2참조) 간의 계면특성이 좋지 못하며, 유기반도체층(185, 도2참조)의 두께가 균일하지 못하여 유기박막트랜지스터의 특성이 저하되는 문제점이 있다.
이에, 본 발명에서는, 표면처리시 사용되는 플라즈마 및 화학물질이 게이트 절연막(160)으로 유입되는 것을 차단하기 위하여, 도3h에 도시된 바와 같이, 채널영역(C)을 덮도록 차단막(183)을 형성한다. 차단막(183)의 형성방법은 상술한 제1 및 제2격벽(150, 180)의 형성방법과 같다. 즉, 제1개구(181)의 내부와 제1격벽(180) 등에 감광성 유기물질을 포함하는 차단물질을 가하여 차단물질층을 형성한다. 그리고, 상기 차단물질층상에 소정패턴의 개구부를 갖는 마스크를 이용하여 노광하고, 상기 차단물질층을 현상하여 채널영역(C)만을 덮고 있는 차단막(183)을 형성한다. 다른 실시예로, 잉크젯 방법을 통하여 채널영역(C)으로 차단물질을 제팅한 후, 용제제거과정을 거쳐서 차단막(183)을 형성할 수도 있다.
이어, 도3i에 도시된 바와 같이, 제1격벽(180)의 표면이 발수성 및 발유성을 가지도록 표면처리 한다. 표면처리는 O2 플라즈마 처리와, CF4 플라즈마 처리와, 자기조립단층막(self assembled monolayer; SAM)처리 중 적어도 하나를 포함한다. 여기서, O2 플라즈마 처리와 CF4 플라즈마 처리 는 제1격벽(180)의 표면이 발수성 및 발유성을 띄도록 하기 위한 표면처리임에 반하여, 자기조립단층막처리는 채널영역(C)으로 제팅되는 유기반도체층(185, 도2참조)과 소스 전극(171) 및 드레인 전극 (173) 간의 접촉저항을 감소시키고 전하이동을 더 용이하게 해주어 유기박막트랜지스터의 특성을 향상시키기 위한 것이다. 도한, O2플라즈마 처리에 의하여 소스 전극(171)과 드레인 전극(173) 각각의 표면은 SAM(seld-assembled monolayer)처리에 대한 서로 다른 반응성을 갖게된다. 즉, 후술할, 차단막(183)에 의하여 가려진 소스 전극(171)과 드레인 전극(173)의 단부는 다른 영역의 소스 전극(171)과 드레인 전극(173)과 비교하여 SAM(self-assembled monolayer)처리에 대한 반응성이 낮을 수 있다. 이는, O2플라즈마 처리시 차단막(183)에 의하여 덮여진 소스 전극(171)과 드레인 전극(173)의 단부는 O2플라즈마 처리가 되지 않기 때문이다. 일반적으로 O2플라즈마 처리는 세정효과와 SAM(self-assembled monolayer)처리시 형성되는 자기조립단층막(self-assembled monolayer; SAM)의 농도를 증가시키기 위한 것이다. 이에 의하여, 유기반도체층(185)과 소스 전극(171), 드레인 전극(173) 및 게이트 절연막(160) 사이의 계면특성이 향상되어 유기박막트랜지스터의 특성을 개선된다.
다음, 도3j에 도시된 바와 같이, 차단막(183)을 제거한다.
그 후, 도3h에 도시된 바 와 같이, 채널영역(C)으로 노즐(200)을 통하여 유기반도체용액(186)을 제팅(jetting)한다. 유기반도체용액은 용제에 따라 수성 또는 유성일 수 있으며, 유기반도체물질은 용제 제거과정을 거쳐 유기반도체층(185, 도2참조)이 형성된다. 잉크젯 방식은 종래의 사진식각공정을 통한 패터닝 공정 없이 유기반도체물질의 패턴형성이 가능하기 때문에, 사진식각공정에 사용되는 화학물질로부터 유기반도체층(185, 도2참조)을 보호할 수 있어 유기박막트랜지스터 특성의 손상을 감소시킬 수 있다.
특히, 차단막(183)을 마련함에 의하여 표면처리시 사용되는 플라즈마 및 화학물질이 게이트 절연막(160)으로 유입되지 못하게 된다. 이에 따라 게이트 절연막(160)의 성질이 변화되지 않게 되고, 유기반도체용액(186, 도3k참조)은 채널영역(C) 상에 균일하게 퍼지게 되어 유기박막트랜지스터의 특성이 향상된다.
그리고, 도시 되지는 않았으나, 유기반도체층(185) 형성방법과 유사하게, 제1보호층용액을 완성된 유기반도체층(185) 상에 제팅(jetting)하여 제1보호층(191)을 형성한다. 보호층용액도 용제에 따라 수성 또는 유성일 수 있으며, 보호층용액은 용제 제거과정을 거쳐 제1보호층(180)으로 형성되며 제1보호층(180)의 표면은 평탄하다. 제1보호층용액은 불소계 고분자를 포함하며, 불소계고분자에는 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride), 퍼플로로(알케닐 비닐 에스테르)(perfluoro(alkenylvinyl ethers))의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자로 이루어진 군 중 어느 하나로 만들어질 수 있다. 이와 달리, 제1보호층(170)은 폴리비닐알코올(PVA), 벤조시클로부텐(BCB), 아크릴계 수지, 실리콘 고분자(Si polymer) 등의 물질 중 적어도 어느 하나를 포함할 수 있다. 연속하여 제1보호층(191) 상에 스퍼터링 방법에 의하여 ITO 및 IZO중 적어도 어느 하나를 포함하는 제2보호층(193)을 형성한다. 여기서, 제2보호층(193)은 사진식각공정을 통하여 동시에 패터닝 될 수 있다.
이하, 도4a 내지 도4k를 참조하여 본 발명의 제2실시예에 따른 평판표시장치 의 제조방법에 대하여 설명한다. 제2실시예에서는 제1실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1실시예 또는 공지의 기술에 의한다. 그리고, 설명의 편의를 위하여 동일한 구성요소에 대하여 동일한 참조번호를 부여하여 설명한다.
먼저, 도4a에 도시된 바와 같이, 절연기판(110) 상에 데이터선(121)을 포함하는 데이터 배선과, 데이터 배선을 덮도록 층간절연막(130)을 형성한다. 여기서, 층간절연막(130)은 제1실시예와 달리 게이트선(121)의 일부를 노출시키는 절연막 접촉구가 마련되어 있지 않는다. 그리고, 층간절연막(130) 상에 게이트 전극(143)을 포함하는 게이트 배선을 형성한다.
이어, 도4b에 도시된 바와 같이, 게이트 전극(143)을 노출시키는 제2개구(151)와 후술할 소스 전극(171, 도4g참조)과 데이터선(121)을 연결시키기 위한 격벽접촉구(153)를 가지도록 제2격벽(150)을 형성한다.
그 다음, 도4c에 도시된 바와 같이, 식각공정을 통하여 데이터선(121)의 일부를 노출시키며 격벽접촉구(153)에 대응하는 절연막접촉구(131)를 형성한다. 제1실시예에서는 층간절연막(130)을 형성한 직후에 절연막접촉구(131)를 형성하였으나, 제2실시예에서는 제2격벽(150)을 형성한 후에 절연막접촉구(131)를 형성한다.
그 후, 도4d에 도시된 바와 같이, 노즐(200)을 이용하여 제2개구(151)로 게이트 절연물질(165)을 제팅하여, 도4e에 도시된 바와 같은 게이트 절연막(160)을 형성한다.
이어, 도4e에 도시된 바와 같이, 게이트 절연막(160)과 제2격벽(150) 상에 전극물질을 가하여 전극물질층(170)을 형성한다. 전극물질층(170)은 오픈된 영역이 없으며, 격벽접촉구(153)와 절연막접촉구(131)를 통하여 데이터선(121)과 연결되어 있다.
다음, 도4f에 도시된 바와 같이, 게에트 전극(143)에 대응하는 영역의 전극물질층(170)을 노출시키는 제1개구(181)를 가지도록 제1격벽(180)을 형성한다. 그리고, 제1격벽(180)의 표면을 표면처리 한다. 제2실시예에 의하면 게이트 절연막(160)이 전극물질층(170)에 의하여 가려져 있기 때문에, 표면처리시 사용되는 플라즈마 및 화학물질 등이 게이트 절연막(160)으로 유입되지 못하게 된다. 그러므로, 게이트 절연막(160)의 성질이 변화되지 않게 되고, 유기반도체용액은 채널영역(C) 상에 균일하게 퍼지게 되어 유기박막트랜지스터의 특성이 향상된다.
그 후, 도4g에 도시된 바와 같이, 전극물질층(170)을 패터닝하여 소스 전극(171)과, 드레인 전극(173)과, 화소전극(175)과, 데이터 패드 접촉부재(미도시), 및 게이트 패드 접촉부재(미도시)를 형성한다. 전극층(171, 173, 175, 177, 179)의 형성은, 제1격벽(180)과 상기 전극물질층(170) 상에 감광막을 형성하는 단계와, 감광막 상에 소정패턴의 개구부를 갖는 마스크를 배치하고 노광하는 단계와, 감광막을 현상하여 전극층(171, 173, 175, 177, 179)으로 형성될 영역에 대응하는 감광막만 남기는 단계와, 감광막을 이용하여 전극물질층(170)을 식각하는 단계; 및 잔존하는 감광막을 제거하는 단계를 포함한다.
그리고, 도시되지 않았으나, 제1실시예와 같이 유기반도체층과 제1및 제2보호막을 형성함으로써 전기적 특성이 향상된 유기박막트랜지스터가 마련된 표시장치 가 제조된다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 박막트랜지스터의 특성을 향상시킬 수 있는 표시장치의 제조방법이 제공된다.S

Claims (22)

  1. 절연기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 전극을 중심으로 상호 이격되어 채널영역을 정의하는 소스 전극 및 드레인 전극을 포함하는 전극층을 형성하는 단계와;
    상기 전극층 상에 상기 채널영역과, 상기 소스 전극의 일부와, 및 상기 드레인 전극의 일부를 노출시키는 제1개구를 갖는 제1격벽을 형성하는 단계와;
    상기 제1개구 내부에 상기 채널영역을 덮도록 차단막을 형성하는 단계와;
    상기 제1격벽의 표면을 표면처리 하는 단계와;
    상기 차단막을 제거하는 단계; 및
    상기 제1개구 내부에 유기반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  2. 제1항에 있어서,
    상기 전극층은 투명의 도전성 물질을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  3. 제1항에 있어서,
    상기 차단막의 형성은, 차단물질층을 형성하는 단계와, 소정패턴의 개구부를 갖는 마스크를 이용하여 노광하는 단계, 및 상기 차단물질층을 현상하는 단계를 포 함하는 것을 특징으로 하는 표시장치의 제조방법.
  4. 제1항에 있어서,
    상기 차단막은 잉크젯 방법을 통하여 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  5. 제4항에 있어서,
    상기 유기반도체층 상에 보호막을 형성하는 단계를 더 포함하며,
    상기 유기반도체층 및 상기 보호막 중 적어도 하나는 잉크젯 방법을 통하여 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  6. 제1항에 있어서,
    상기 표면처리는 O2 플라즈마 처리와, CF4 플라즈마 처리와, 자기조립단층막(self assembled monolayer; SAM)처리 중 적어도 하나를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  7. 제1항에 있어서,
    상기 게이트 배선의 형성 후 상기 전극층의 형성 전에 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계를 더 포함하며,
    상기 전극층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 표시장치의 제조방법.
  8. 제7항에 있어서,
    상기 게이트 절연막은 1 내지 3의 유전율을 갖는 것을 특징으로 하는 표시장치의 제조방법.
  9. 제1항에 있어서,
    상기 유기반도체층은 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체 중에서 선택된 어느 하나를 포함하여 이루어진 것을 특징으로 하는 표시장치의 제조방법.
  10. 제1항에 있어서,
    상기 절연기판과 상기 게이트 배선 사이에 상기 게이트 배선과 절연 교차하여 화소를 정의하는 데이터 배선과, 상기 데이터 배선 상에 층간절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  11. 제10항에 있어서,
    상기 층간절연막은 하부의 제1층간절연막과 상부의 제2층간절연막을 포함하며,
    상기 제1층간절연막은 질화규소(SiNx) 및 산화규소(SiOx) 중 어느 하나를 포함하는 무기막으로 형성되고, 상기 제2층간절연막은 유기물질을 포함하는 유기막으로 형성되는 것을 특징으로 하는 표시장치의 제조방법.
  12. 제10항에 있어서,
    상기 게이트 절연막의 형성은, 상기 게이트 전극을 노출시키는 제2개구를 갖는 제2격벽을 상기 층간절연막 상에 형성하는 단계와, 잉크젯 방법을 통하여 상기 제2개구 내부에 게이트 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  13. 제1항에 있어서,
    상기 보호막은 하부의 제1보호막과 상부의 제2보호막을 포함하며,
    상기 제1보호막은 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvi1nylidene fluoride), 퍼플로로(알케닐 비닐 에스테르)(perfluoro(alkenylvinyl ethers))의 공중합으로부터 얻어진 환상(cyclized)의 투명 고분자로 이루어진 군 중 어느 하나를 포함하고, 상기 제2보호막은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 표시장치의 제조방법.
  14. 절연기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 전극물질층을 형성하는 단계와;
    상기 전극물질층 상에 상기 전극물질층의 적어도 일부를 노출시키는 제1개구를 갖는 제1격벽을 형성하는 단계와;
    상기 제1격벽의 표면을 표면처리 하는 단계와;
    상기 전극물질층을 패터닝하여 상기 게이트 전극을 중심으로 상호 이격 배치되어 있는 소스 전극과 드레인 전극을 포함하는 전극층을 형성하는 단계; 및
    상기 제1개구 내부에 유기반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  15. 제14항에 있어서,
    상기 전극물질층은 투명의 도전성 물질을 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  16. 제15항에 있어서,
    상기 전극층의 형성은, 상기 제1격벽과 상기 전극물질층 상에 감광막을 형성하는 단계와, 상기 감광막 상에 소정패턴의 개구부를 갖는 마스크를 배치하고 노광하는 단계와, 상기 감광막을 현상하여 상기 전극층으로 형성될 영역에 대응하는 감광막만 남기는 단계와, 상기 감광막을 이용하여 상기 전극물질층을 식각하는 단계; 및 상기 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  17. 제15항에 있어서,
    상기 절연기판과 상기 게이트 배선 사이에 상기 게이트 배선과 절연 교차하여 화소를 정의하는 데이터 배선을 형성하는 단계와, 상기 데이터 배선을 덮도록 층간절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  18. 제17항에 있어서,
    상기 게이트 절연막의 형성은, 상기 게이트 전극을 노출시키는 제2개구를 갖는 제2격벽을 상기 층간절연막 상에 형성하는 단계와, 잉크젯 방법을 통하여 상기 제2개구 내부에 게이트 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  19. 제18항에 있어서,
    상기 데이터 배선은 테이터선을 포함하며,
    상기 층간절연막의 적어도 일부를 노출시키는 격벽접촉구를 상기 제2개구와 동시에 상기 제2격벽에 형성하는 단계와, 상기 데이터선의 일부를 노출시키며 상기 격벽접촉구에 대응하도록 절연막 접촉구를 상기 층간절연막 상에 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  20. 제19항에 있어서,
    상기 층간절연막의 형성 후에, 상기 층간절연막에 상기 데이터선의 일부를 노출시키는 절연막 접촉구를 형성하는 단계와, 상기 제2개구의 형성과 동시에 상기 절연막 접촉구에 대응하는 격벽 접촉구를 상기 제2격벽에 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제조방법.
  21. 절연기판 상에 형성되어 있는 게이트 전극을 포함하는 게이트 배선과;
    상기 게이트 절연막 상에 상기 게이트 전극을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하는 투명전극층; 및
    상기 채널영역에 형성되어 있는 유기반도체층을 포함하며,
    상기 소스 전극과 상기 드레인 전극 각각의 표면은 SAM(self-assembled monolayer)처리에 대한 서로 다른 반응성을 갖는 것을 특징으로 하는 표시장치.
  22. 제21항에 있어서,
    상기 게이트 절연막 상의 서로 마주보고 있는 상기 소스 전극과 상기 드레인 전극의 단부는 상기 단부 이외의 부분과 비교하여 SAM(self-assembled monolayer)처리에 대한 반응성이 낮은 것을 특징으로 하는 표시장치.
KR1020050111023A 2005-11-19 2005-11-19 표시장치와 이의 제조방법 KR20070053060A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050111023A KR20070053060A (ko) 2005-11-19 2005-11-19 표시장치와 이의 제조방법
TW095139414A TWI315584B (en) 2005-11-19 2006-10-25 Display device and manufacturing method thereof
CNB2006101448006A CN100552924C (zh) 2005-11-19 2006-11-14 显示装置及其制造方法
JP2006310696A JP4675871B2 (ja) 2005-11-19 2006-11-16 表示装置とその製造方法
US11/601,086 US7638358B2 (en) 2005-11-19 2006-11-17 Display device and manufacturing method thereof
US12/561,218 US8258004B2 (en) 2005-11-19 2009-09-16 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111023A KR20070053060A (ko) 2005-11-19 2005-11-19 표시장치와 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20070053060A true KR20070053060A (ko) 2007-05-23

Family

ID=38052609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111023A KR20070053060A (ko) 2005-11-19 2005-11-19 표시장치와 이의 제조방법

Country Status (5)

Country Link
US (2) US7638358B2 (ko)
JP (1) JP4675871B2 (ko)
KR (1) KR20070053060A (ko)
CN (1) CN100552924C (ko)
TW (1) TWI315584B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971751B1 (ko) * 2008-10-23 2010-07-21 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR20140102025A (ko) * 2013-02-13 2014-08-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법과 상기 박막 트랜지스터 표시판을 포함하는 전자 소자

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234589A1 (de) * 2002-07-30 2004-02-12 Robert Bosch Gmbh Schichtsystem mit einer Siliziumschicht und einer Passivierschicht, Verfahren zur Erzeugung einer Passivierschicht auf einer Siliziumschicht und deren Verwendung
TWI236173B (en) * 2004-02-13 2005-07-11 Ind Tech Res Inst Manufacturing method and device for organic thin film transistor
KR20070053060A (ko) * 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR101265217B1 (ko) * 2006-07-20 2013-05-23 삼성디스플레이 주식회사 유기 박막트랜지스터 기판 및 그 제조방법
US20080128685A1 (en) * 2006-09-26 2008-06-05 Hiroyuki Honda Organic semiconductor device, manufacturing method of same, organic transistor array, and display
KR100816498B1 (ko) * 2006-12-07 2008-03-24 한국전자통신연구원 표면 처리된 층을 포함하는 유기 인버터 및 그 제조 방법
US8017940B2 (en) * 2007-05-25 2011-09-13 Panasonic Corporation Organic transistor, method of forming organic transistor and organic EL display with organic transistor
US20090014716A1 (en) * 2007-07-11 2009-01-15 Takumi Yamaga Organic thin-film transistor and method of manufacturing the same
KR101393636B1 (ko) * 2007-07-24 2014-05-09 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조방법
KR20100047851A (ko) * 2007-08-07 2010-05-10 파나소닉 주식회사 반도체 장치와 그 제조 방법 및 화상 표시 장치
GB0722750D0 (en) * 2007-11-20 2008-01-02 Cambridge Display Technology O Organic thin film transistors active matrix organic optical devices and emthods of making the same
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI469224B (zh) * 2008-10-20 2015-01-11 Ind Tech Res Inst 有機薄膜電晶體及其製造方法
WO2011026550A1 (en) * 2009-09-05 2011-03-10 Merck Patent Gmbh Solution processable passivation layers for organic electronic devices
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101811702B1 (ko) * 2010-10-27 2017-12-26 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
JP5982146B2 (ja) 2011-06-16 2016-08-31 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 有機発光構造物、有機発光構造物の製造方法、有機発光表示装置、及び有機発光表示製造方法
CN104992958B (zh) * 2015-05-26 2017-11-07 京东方科技集团股份有限公司 有机发光二极管基板及其制备方法
US9842883B2 (en) * 2016-01-28 2017-12-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Flexible array substrate structure and manufacturing method for the same
CN106571365A (zh) * 2016-11-08 2017-04-19 深圳市华星光电技术有限公司 一种互补型薄膜晶体管及其制作方法
US10980448B2 (en) * 2018-05-16 2021-04-20 International Business Machines Corporation Electrically functional polymer microneedle array

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4141231A1 (de) 1991-12-13 1993-06-17 Siemens Ag Verfahren und einrichtung zur pruefung der auslaugbestaendigkeit eines materials
JP2900229B2 (ja) 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US6853083B1 (en) 1995-03-24 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transfer, organic electroluminescence display device and manufacturing method of the same
US6909477B1 (en) * 1998-11-26 2005-06-21 Lg. Philips Lcd Co., Ltd Liquid crystal display device with an ink-jet color filter and process for fabricating the same
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP4631103B2 (ja) * 1999-05-19 2011-02-16 ソニー株式会社 半導体装置およびその製造方法
JP2000329928A (ja) 1999-05-24 2000-11-30 Nec Corp カラーフィルタならびにそれを用いた画像読み取り装置および画像表示装置
JP2002083946A (ja) 2000-09-07 2002-03-22 Nippon Hoso Kyokai <Nhk> イメージセンサ
WO2003017730A1 (en) 2001-08-09 2003-02-27 Idemitsu Kosan Co., Ltd. Organic electroluminescence display and its driving method
US6768132B2 (en) 2002-03-07 2004-07-27 3M Innovative Properties Company Surface modified organic thin film transistors
JP4515035B2 (ja) 2002-03-14 2010-07-28 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
US6972261B2 (en) * 2002-06-27 2005-12-06 Xerox Corporation Method for fabricating fine features by jet-printing and surface treatment
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
JP4618990B2 (ja) 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP4434563B2 (ja) 2002-09-12 2010-03-17 パイオニア株式会社 有機ｅｌ表示装置の製造方法
JP4281320B2 (ja) * 2002-10-15 2009-06-17 凸版印刷株式会社 有機薄膜トランジスタの製造方法
KR100572926B1 (ko) 2002-12-26 2006-04-24 삼성전자주식회사 폴리티에닐티아졸 유도체 및 이를 이용한 유기박막트랜지스터
JP2004235579A (ja) 2003-01-31 2004-08-19 Konica Minolta Holdings Inc 放射線画像検出器
JP2004363560A (ja) 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP4478411B2 (ja) * 2003-07-22 2010-06-09 株式会社リコー パターン形成方法
KR100973811B1 (ko) 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
US7226819B2 (en) * 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
JP4393968B2 (ja) * 2003-10-28 2010-01-06 株式会社半導体エネルギー研究所 配線の作製方法及び半導体装置の作製方法
WO2005048221A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
KR100611159B1 (ko) 2003-11-29 2006-08-09 삼성에스디아이 주식회사 유기전계 발광표시장치
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR100670255B1 (ko) * 2004-12-23 2007-01-16 삼성에스디아이 주식회사 박막 트랜지스터, 이를 구비한 평판표시장치, 상기 박막트랜지스터의 제조방법, 및 상기 평판 표시장치의 제조방법
KR101219035B1 (ko) * 2005-05-03 2013-01-07 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101160840B1 (ko) * 2005-05-31 2012-06-29 삼성전자주식회사 디스플레이 장치와 그 제조방법
JP2006343229A (ja) 2005-06-09 2006-12-21 Mitsubishi Electric Corp イメージセンサ
KR101102152B1 (ko) * 2005-06-28 2012-01-02 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
KR20070003179A (ko) 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 센서 내장형 액정표시장치 및 그 제조방법
JP2007019014A (ja) * 2005-07-06 2007-01-25 Samsung Sdi Co Ltd 平板表示装置及びその製造方法
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101272336B1 (ko) * 2005-10-20 2013-06-07 삼성디스플레이 주식회사 평판표시장치
KR20070053060A (ko) * 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
KR20070054054A (ko) * 2005-11-22 2007-05-28 삼성전자주식회사 표시장치와 이의 제조방법
KR101219047B1 (ko) * 2005-12-13 2013-01-07 삼성디스플레이 주식회사 표시장치와 이의 제조방법
JP2007219482A (ja) * 2006-01-23 2007-08-30 Dainippon Printing Co Ltd カラーフィルターの製造方法
JP2007272181A (ja) * 2006-03-06 2007-10-18 Dainippon Printing Co Ltd カラーフィルターの製造方法
JP2007271782A (ja) * 2006-03-30 2007-10-18 Toshiba Matsushita Display Technology Co Ltd 画像取込機能付き表示装置
KR101187205B1 (ko) * 2006-06-09 2012-10-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101293562B1 (ko) * 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
KR101328628B1 (ko) * 2006-07-28 2013-11-14 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
JP2008047893A (ja) * 2006-08-11 2008-02-28 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
KR101251376B1 (ko) * 2006-08-11 2013-04-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR101151106B1 (ko) * 2006-09-15 2012-06-01 삼성전자주식회사 유기 절연 고분자, 이를 이용하여 제조된 유기 절연층 및유기 박막 트랜지스터
JP4567028B2 (ja) 2006-09-26 2010-10-20 エルジー ディスプレイ カンパニー リミテッド マルチタッチ感知機能を有する液晶表示装置とその駆動方法
KR101258901B1 (ko) 2006-12-29 2013-04-29 엘지디스플레이 주식회사 이미지 센싱 기능을 가지는 액정표시장치
US20080179762A1 (en) 2007-01-25 2008-07-31 Au Optronics Corporation Layered structure with laser-induced aggregation silicon nano-dots in a silicon-rich dielectric layer, and applications of the same
KR101316291B1 (ko) * 2007-02-16 2013-10-08 삼성전자주식회사 공중합체, 유기절연층 조성물 및 그를 이용하여 제조된유기 절연층 및 유기 박막 트랜지스터
US7825998B2 (en) * 2007-04-06 2010-11-02 Hannstar Display Corp. Input display having particular photo sensor, color filter, and light-shielding element arrangement
KR100870105B1 (ko) 2007-04-25 2008-11-25 실리콘 디스플레이 (주) 이미지 센서가 내장된 디스플레이 장치 및 그 제조 방법
KR100875100B1 (ko) 2007-06-05 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR101439538B1 (ko) * 2007-08-14 2014-09-12 삼성전자주식회사 보호막 형성용 조성물 및 이에 의한 보호막을 포함한유기박막 트랜지스터
JP2009059975A (ja) * 2007-09-03 2009-03-19 Mitsubishi Electric Corp フォトセンサーおよびｘ線撮像装置
US7855121B2 (en) * 2009-03-27 2010-12-21 Samsung Electronics Co., Ltd. Method of forming organic thin film and method of manufacturing semiconductor device using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971751B1 (ko) * 2008-10-23 2010-07-21 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
US9437843B2 (en) 2008-10-23 2016-09-06 Samsung Display Co., Ltd. Organic light emitting diode display device and method of manufacturing the same
KR20140102025A (ko) * 2013-02-13 2014-08-21 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법과 상기 박막 트랜지스터 표시판을 포함하는 전자 소자
US9484542B2 (en) 2013-02-13 2016-11-01 Samsung Electronics Co., Ltd. Thin film transistor panel and method of manufacturing the same, and electronic device including the thin film transistor panel

Also Published As

Publication number Publication date
US7638358B2 (en) 2009-12-29
CN1967813A (zh) 2007-05-23
CN100552924C (zh) 2009-10-21
JP2007142427A (ja) 2007-06-07
US20070114524A1 (en) 2007-05-24
US20100006832A1 (en) 2010-01-14
JP4675871B2 (ja) 2011-04-27
TWI315584B (en) 2009-10-01
US8258004B2 (en) 2012-09-04
TW200721508A (en) 2007-06-01

Similar Documents

Publication Publication Date Title
KR20070053060A (ko) 표시장치와 이의 제조방법
KR101219047B1 (ko) 표시장치와 이의 제조방법
KR101219046B1 (ko) 표시장치와 이의 제조방법
KR101209046B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR101261605B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101272336B1 (ko) 평판표시장치
US7727797B2 (en) Method for manufacturing organic thin film transistor substrate
US20070109457A1 (en) Organic thin film transistor array panel
KR101187205B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100695013B1 (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
US8399311B2 (en) Thin film transistor array panel and method of manufacture
KR20070013132A (ko) 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR20070054054A (ko) 표시장치와 이의 제조방법
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101265217B1 (ko) 유기 박막트랜지스터 기판 및 그 제조방법
KR101424012B1 (ko) 표시장치와 그 제조방법
KR20070052514A (ko) 표시장치와 이의 제조방법
KR20070103945A (ko) 디스플레이장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E601 Decision to refuse application