CN105826248A - Ffs模式的阵列基板及制作方法 - Google Patents

Ffs模式的阵列基板及制作方法 Download PDF

Info

Publication number
CN105826248A
CN105826248A CN201610141051.5A CN201610141051A CN105826248A CN 105826248 A CN105826248 A CN 105826248A CN 201610141051 A CN201610141051 A CN 201610141051A CN 105826248 A CN105826248 A CN 105826248A
Authority
CN
China
Prior art keywords
layer
region
semiconductor
pixel electrode
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610141051.5A
Other languages
English (en)
Inventor
葛世民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610141051.5A priority Critical patent/CN105826248A/zh
Priority to PCT/CN2016/078754 priority patent/WO2017152450A1/zh
Priority to US15/116,229 priority patent/US9798202B2/en
Publication of CN105826248A publication Critical patent/CN105826248A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种FFS模式的阵列基板及制作方法，该FFS模式的阵列基板包括玻璃基板，所述栅极设置于该玻璃基板上；第一绝缘层，其设置于该玻璃基板以及栅极上；半导体层，其设置于所述第一绝缘层上，所述半导体层包括沟道区域以及公共电极区域，在所述半导体层的沟道区域形成所述沟道半导体层，在所述半导体层的公共电极区域的半导体掺杂形成公共电极层；第二绝缘层，其沉积于该沟道半导体层、公共电极层以及第一绝缘层上，该第二绝缘层上形成有将该沟道半导体层露出的第一过孔以及第二过孔。本发明具有缩短工艺流程、减少光罩次数的有益效果。

Description

FFS模式的阵列基板及制作方法
技术领域
本发明涉及显示领域，特别是涉及一种FFS模式的阵列基板及制作方法。
背景技术
有源矩阵驱动的LCD显示技术利用了液晶的双极性偏振特点，通过施加电场控制液晶分子的排列方向，实现对背光源光路行进方向的开关控制。根据对液晶分子施加电场方向的不同，可以将LCD显示模式分为TN系列模式,VA系列模式及IPS系列模式。VA系列模式指对液晶分子施加纵向电场，而IPS系列模式指对液晶分子施加横向电场。而在IPS系列模式中，对于施加横向电场的不同，又可分为IPS模式和FFS模式等。其中FFS显示模式的每一个像素单元含有上下两层电极，即像素电极和公共电极，且下层的公共电极采用开口区整面平铺的方式。FFS显示模式具有高透过率，广视角以及较低的色偏等优点，是一种广泛应用的LCD显示技术。
为了提高氧化物TFT的稳定性，刻蚀阻挡层(ESL)结构的TFT结构被广泛采用，该结构可以有效降低外界环境因素与源漏电极的刻蚀损伤对背沟道的影响。然而，ESL结构的传统FFS显示模式阵列基板制造方法需要更多的光罩次数，增加了工艺的复杂性以及生产成本。
发明内容
本发明的目的在于提供一种FFS模式的阵列基板及其制作方法；以解决现有技术中ESL结构的传统FFS显示模式阵列基板制造方法需要更多的光罩次数，增加了工艺的复杂性以及生产成本的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种FFS模式的阵列基板的制作方法，其特征在于，包括以下步骤：
在玻璃基板上形成栅极；
在玻璃基板以及栅极上依次沉积第一绝缘层以及半导体层，该半导体层设置有沟道区域、公共电极区域以及位于公共电极区域与沟道区域之间的第三间隔区域；
在该半导体层上涂布第二光阻层，将该第二光阻层上与所述第三间隔区域正对区域的光阻去除；
对所述半导体层进行刻蚀，以在半导体层的沟道区域形成所述沟道半导体层，在该半导体层的公共电极区域形成待掺杂半导体层；
去除待掺杂半导体层上的第二光阻层，并对该待掺杂半导体层进行掺杂以形成公共电极层；
去除该沟道半导体层上的第二光阻层；
在沟道半导体层、公共电极层以及第一绝缘层上沉积第二绝缘层，在第二绝缘层上形成将该沟道半导体层露出的第一过孔以及第二过孔。
在本发明所述的FFS模式的阵列基板的制作方法中，还包括以下步骤：
在第二绝缘层上沉积像素电极层，该像素电极层设置有多个像素电极区域，以及位于相邻两个像素电极区域之间的第一间隔区域；
在像素电极层上沉积第一金属层，该第一金属层设置有源极区域、漏极区域，以及位于源极区域和漏极区域之间的第二间隔区域；
在第一金属层上涂布第一光阻层，将第一光阻层上与第一间隔区域和第二间隔区域正对区域的光阻去除；
对第一金属层和像素电极层进行刻蚀，以在第一金属层的源极区域和漏极区域分别形成源极和漏极，在像素电极层的像素电极区域形成像素电极；
去除第一光阻层，并除去位于像素电极上的第一金属层；
在源极、漏极、像素电极以及第二绝缘层上沉积第三绝缘层。
在本发明所述的FFS模式的阵列基板的制作方法中，所述沟道半导体层设置有两个分别与所述第一过孔以及第二过孔对应的掺杂区域，所述去除该沟道半导体层上的第二光阻层的步骤包括：
将所述沟道半导体层的两个掺杂区域上的第二光阻层去除，并对该两个掺杂区域进行掺杂，以将该沟道半导体层位于该两个掺杂区域的半导体转换为导体，然后去除所述沟道半导体层上剩余的第二光阻层。
在本发明所述的FFS模式的阵列基板的制作方法中，所述第二绝缘层以及所述第三绝缘层均包括氮化硅和/或二氧化硅。
在本发明所述的FFS模式的阵列基板的制作方法中，所述沟道半导体层包括铟镓锌氧化物。
在本发明所述的FFS模式的阵列基板的制作方法中，所述像素电极层为氧化铟锡透明电极层或氧化铟锌透明电极层，所述像素电极层的厚度为10纳米至100纳米。
本发明还提供了一种FFS模式的阵列基板，包括：
玻璃基板，所述栅极设置于该玻璃基板上；
第一绝缘层，其设置于该玻璃基板以及栅极上；
半导体层，其设置于所述第一绝缘层上，所述半导体层包括沟道区域以及公共电极区域，在所述半导体层的沟道区域形成所述沟道半导体层，在所述半导体层的公共电极区域的半导体掺杂形成公共电极层；
第二绝缘层，其沉积于该沟道半导体层、公共电极层以及第一绝缘层上，该第二绝缘层上形成有将该沟道半导体层露出的第一过孔以及第二过孔。
在本发明所述的FFS模式的阵列基板中，还包括：
像素电极层，其沉积于所述第二绝缘层上，所述像素电极层上设置有像素电极；
源极以及漏极，该源极以及漏极设置于所述像素电极层之上；
第三绝缘层，其设置于源极、漏极、像素电极以及第二绝缘层上。
在本发明所述的FFS模式的阵列基板中，还包括：
所述沟道半导体层包括铟镓锌氧化物。
在本发明所述的FFS模式的阵列基板中，还包括：
所述像素电极层为氧化铟锡透明电极层或氧化铟锌透明电极层，所述像素电极层的厚度为10纳米至100纳米。
本实施例中，通过将通过将该沟道半导体层以及公共电极层设置在同一层，可以通过一道光罩形成，并通过在该半导体层的公共电极区域掺杂形成该公共电极层，具有缩短工艺流程，提高生产效率的有益效果。
附图说明
图1为本发明的FFS模式的阵列基板的一优选实施例的结构示意图；
图2为本发明的FFS模式的阵列基板的制作方法的一优选实施例中的流程图；
图3A-图3I为本发明FFS模式的阵列基板的制作方法的一优选实施例中的具体制作示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
请参照图1，图1为本发明的FFS模式的阵列基板的优选实施例的结构示意图。本优选实施例的一种FFS模式的阵列基板，包括：玻璃基板11、栅极12、半导体层(图1中未标号)、第一绝缘层14、第二绝缘层20、像素电极层30、源极41、漏极42以及第三绝缘层50。其中，该玻璃基板11、栅极12、半导体层(图1中未标号)以及第一绝缘层14组成基层。
具体地，该栅极12设置于该玻璃基板11上。该第一绝缘层14设置于玻璃基板11以及栅极12上，该半导体层设置于该第一绝缘层14上。在本实施例中，该半导体层设置有沟道区域、公共电极区域以及位于该沟道区域和公共电极区域之间的第三间隔区域(未标号)，该沟道区域形成薄膜晶体管的沟道半导体层13，该沟道半导体层13位于栅极12上方。该公共电极区域的半导体层通过掺杂形成公共电极层15，该第三间隔区域的半导体层通过光刻工艺除去。
该第二绝缘层20设置于该第一绝缘层14、公共电极层15以及沟道半导体层13之上。该第二绝缘层20上通过光刻形成有将该沟道半导体层13漏出的第一过孔以及第二过孔。该像素电极层30设置于该第二绝缘层20之上，该像素电极层30设置有位于薄膜晶体管区域的接触部30a以及位于该薄膜晶体管区域一侧的多个像素电极，该接触部30a通过该第一过孔以及第二过孔与沟道半导体层13接触。该源极41以及漏极42均设置于该像素电极层30的接触部30a上，并分别通过接触部30a与沟道半导体层13接触。该第三绝缘层50设置于第二绝缘层20、源极41、漏极42以及像素电极层30之上。
其中，该半导体层采用铟镓锌氧化物，也既是沟道半导体层13采用铟镓锌氧化物，当然其并不限于此。
该第一绝缘层14采用氮化硅和/或二氧化硅制成，其主要用于将栅极12与公共电极层15绝缘开。该第一绝缘层14的厚度为100纳米至300纳米。
该第二绝缘层20采用氮化硅和/或二氧化硅制成，其主要用于将该像素电极层30和公共电极层15绝缘开。该第二绝缘层20的厚度为50纳米至150纳米。
该第三绝缘层50采用氮化硅制成，在本实施例中其为平坦层，主要用于保护该像素电极、源极41、漏极42。
该像素电极层30为氧化铟锡透明电极层或氧化铟锌透明电极层，其厚度为10纳米至100纳米。
进一步地，在本实施例中，该沟道半导体层13上还设置有两个分别与第一过孔以及第二过孔对应的掺杂区域，在该沟道半导体层13的掺杂区域进行掺杂从而将该区域的半导体转换为导体，从而具有降低沟道半导体层13的阻抗的作用。
本实施例中，通过将源极41和漏极42设置在像素电极层30之上，从而使得在制作过程中，可以通过一道光罩同时形成该源极41、漏极42以及像素电极，具有缩短工艺流程，提高生产效率的有益效果。
进一步地，通过将该沟道半导体层13以及公共电极层15设置在同一层，可以通过一道光罩形成，并通过在该半导体层的公共电极区域掺杂形成该公共电极层15，进一步缩短了工艺流程，并提高了生成效率。
请参照图2，图2是本发明一优选实施例中的FFS模式的阵列基板的流程图，该方法包括以下步骤：
S301，形成一基层，该基层设置有栅极以及沟道半导体层；
S302，在基层上沉积第二绝缘层，在第二绝缘层上形成将该沟道半导体层露出的第一过孔以及第二过孔；
S303，在第二绝缘层上沉积像素电极层，该像素电极层设置有多个像素电极区域，以及位于相邻两个像素电极区域之间的第一间隔区域；
S304，在像素电极层上沉积第一金属层，该第一金属层设置有源极区域、漏极区域，以及位于源极区域和漏极区域之间的第二间隔区域；
S305，在第一金属层上涂布第一光阻层，将第一光阻层上与第一间隔区域和第二间隔区域正对区域的光阻去除；
S306，对第一金属层和像素电极层进行刻蚀，以在第一金属层的源极区域和漏极区域分别形成源极和漏极，在像素电极层的像素电极区域形成像素电极；
S307，去除第一光阻层，并除去位于像素电极上的第一金属层；
S308，在源极、漏极、像素电极以及第二绝缘层上沉积第三绝缘层。
下面结合图3A-图3I对各个步骤进行详细说明。
在步骤S301中，其具体包括以下子步骤：
S31，在玻璃基板上形成栅极；
S32，在玻璃基板以及栅极上依次沉积第一绝缘层以及半导体层，该半导体层设置有沟道区域、公共电极区域以及位于公共电极区域与沟道区域之间的第三间隔区域；
S33，在该半导体层上涂布第二光阻层，将该第二光阻层上与所述第三间隔区域正对区域的光阻去除；
S34，对所述半导体层进行刻蚀，以在半导体层的沟道区域形成所述沟道半导体层，在该半导体层的公共电极区域形成待掺杂半导体层；
S35，去除待掺杂半导体层上的第二光阻层，并对该待掺杂半导体层进行掺杂以形成公共电极层；
S36，去除该沟道半导体层上的第二光阻层；
其中，所述第二绝缘层沉积于该沟道半导体层、公共电极层以及第一绝缘层上。
在该步骤S31中，该栅极13的材料为钼、钛、铝、铜中的一种或多种的堆栈组合，其采用物理气相沉积法沉积形成。转至步骤S32。
在步骤S32中，该第一绝缘层14采用氮化硅和/或二氧化硅并采用化学气相沉积法沉积形成制成，其主要用于将栅极12与公共电极层15绝缘开。该第一绝缘层14的厚度为100纳米至300纳米。该半导体层1315采用铟镓锌氧化物并采用物理气相沉积法沉积形成。其上分为沟道区域1A、公共电极区域1B以及位于公共电极区域1B与沟道区域1A之间的第三间隔区域1C。转至步骤S33。
在步骤S33中，采用半色调掩膜工艺或灰色调掩膜工艺，对该第二光阻层100进行处理，使得将该第二光阻层100上与第三间隔区域正对的区域的光阻去除。转至步骤S34。
在步骤S34中，对该半导体层1315进行刻蚀时可以采用干法也可采用湿法。在步骤S35中，对该待掺杂半导体层进行掺杂以形成公共电极层15时，可以采用氢气或者氦气进行PLASMATREATMENT工艺。转至步骤S36。
在步骤S36中，在去除该该沟道半导体层13上的第二光阻层100时，可以将光阻氧化的方法。转至步骤S302。
在步骤S302中，在基层的沟道半导体层、公共电极层以及第一绝缘层上沉积第二绝缘层时，采用氮化硅和/或二氧化硅制成，其主要用于将该像素电极层30和公共电极层15绝缘开。该第二绝缘层20的厚度为50纳米至150纳米。该第一过孔20a以及过孔20b分别将沟道半导体层13露出。转至步骤S303。
在步骤S303中，该像素电极层30为氧化铟锡透明电极层或氧化铟锌透明电极层，其厚度为10纳米至100纳米。在步骤S304中，该第一金属层40采用物理气相沉淀形成。转至步骤S305。
在步骤S305中，采用半色调掩膜工艺或灰色调掩膜工艺，对该第二光阻层进行处理将该第二光阻层上与该第三间隔区域正对区域的光阻去除。
在步骤S306中，对第一金属层40和像素电极层30进行刻蚀时，可以采用湿法刻蚀，以在第一金属层40的源极区域和漏极区域分别形成源极41和漏极42，在像素电极层30的像素电极区域形成像素电极。
在步骤S307中，去除第一光阻层时可以采用将其氧化然后去除的方式，去除该像素电极上的第一金属层40时，可以采用本领域的常规技术，不赘述。去除该第一金属层后，转至步骤S308。
在步骤S308中，该第三绝缘层50采用氮化硅制成，在本实施例中其为平坦层，主要用于保护该像素电极、源极41、漏极42。
进一步地，该沟道半导体层13设置有两个分别与第一过孔20a以及第二过孔20b对应的掺杂区域，该步骤S36包括：
将沟道半导体层的两个掺杂区域上的第二光阻层去除，并对该两个掺杂区域进行掺杂，以将该沟道半导体层位于该两个掺杂区域的半导体转换为导体，然后去除沟道半导体层上剩余的第二光阻层。通过该步骤可以减小沟道半导体层的阻抗。
本实施例中，通过将源极41和漏极42设置在像素电极层30之上，从而使得在制作过程中，可以通过一道光罩同时形成该源极41、漏极42以及像素电极，具有缩短工艺流程，提高生产效率的有益效果。
进一步地，通过将该沟道半导体层13以及公共电极层15设置在同一层，可以通过一道光罩形成，并通过在该半导体层的公共电极区域掺杂形成该公共电极层15，进一步缩短了工艺流程，并提高了生成效率。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种FFS模式的阵列基板的制作方法，其特征在于，包括以下步骤：
在玻璃基板上形成栅极；
在玻璃基板以及栅极上依次沉积第一绝缘层以及半导体层，该半导体层设置有沟道区域、公共电极区域以及位于公共电极区域与沟道区域之间的第三间隔区域；
在该半导体层上涂布第二光阻层，将该第二光阻层上与所述第三间隔区域正对区域的光阻去除；
对所述半导体层进行刻蚀，以在半导体层的沟道区域形成所述沟道半导体层，在该半导体层的公共电极区域形成待掺杂半导体层；
去除待掺杂半导体层上的第二光阻层，并对该待掺杂半导体层进行掺杂以形成公共电极层；
去除该沟道半导体层上的第二光阻层；
在沟道半导体层、公共电极层以及第一绝缘层上沉积第二绝缘层，在第二绝缘层上形成将该沟道半导体层露出的第一过孔以及第二过孔。
2.根据权利要求1所述的FFS模式的阵列基板的制作方法，其特征在于，还包括以下步骤：
在第二绝缘层上沉积像素电极层，该像素电极层设置有多个像素电极区域，以及位于相邻两个像素电极区域之间的第一间隔区域；
在像素电极层上沉积第一金属层，该第一金属层设置有源极区域、漏极区域，以及位于源极区域和漏极区域之间的第二间隔区域；
在第一金属层上涂布第一光阻层，将第一光阻层上与第一间隔区域和第二间隔区域正对区域的光阻去除；
对第一金属层和像素电极层进行刻蚀，以在第一金属层的源极区域和漏极区域分别形成源极和漏极，在像素电极层的像素电极区域形成像素电极；
去除第一光阻层，并除去位于像素电极上的第一金属层；
在源极、漏极、像素电极以及第二绝缘层上沉积第三绝缘层。
3.根据权利要求2所述的FFS模式的阵列基板的制作方法，其特征在于，所述沟道半导体层设置有两个分别与所述第一过孔以及第二过孔对应的掺杂区域，所述去除该沟道半导体层上的第二光阻层的步骤包括：
将所述沟道半导体层的两个掺杂区域上的第二光阻层去除，并对该两个掺杂区域进行掺杂，以将该沟道半导体层位于该两个掺杂区域的半导体转换为导体，然后去除所述沟道半导体层上剩余的第二光阻层。
4.根据权利要求1所述的FFS模式的阵列基板的制作方法，其特征在于，所述第二绝缘层以及所述第三绝缘层均包括氮化硅和/或二氧化硅。
5.根据权利要求1所述的FFS模式的阵列基板的制作方法，其特征在于，所述沟道半导体层包括铟镓锌氧化物。
6.根据权利要求1所述的FFS模式的阵列基板的制作方法，其特征在于，所述像素电极层为氧化铟锡透明电极层或氧化铟锌透明电极层，所述像素电极层的厚度为10纳米至100纳米。
7.一种FFS模式的阵列基板，其特征在于，包括：
玻璃基板，所述栅极设置于该玻璃基板上；
第一绝缘层，其设置于该玻璃基板以及栅极上；
半导体层，其设置于所述第一绝缘层上，所述半导体层包括沟道区域以及公共电极区域，在所述半导体层的沟道区域形成所述沟道半导体层，在所述半导体层的公共电极区域的半导体掺杂形成公共电极层；
第二绝缘层，其沉积于该沟道半导体层、公共电极层以及第一绝缘层上，该第二绝缘层上形成有将该沟道半导体层露出的第一过孔以及第二过孔。
8.根据权利要求7所述的FFS模式的阵列基板，其特征在于，还包括：
像素电极层，其沉积于所述第二绝缘层上，所述像素电极层上设置有像素电极；
源极以及漏极，该源极以及漏极设置于所述像素电极层之上；
第三绝缘层，其设置于源极、漏极、像素电极以及第二绝缘层上。
9.根据权利要求7所述的FFS模式的阵列基板，其特征在于，其特征在于，所述沟道半导体层包括铟镓锌氧化物。
10.根据权利要求7所述的FFS模式的阵列基板，其特征在于，其特征在于，所述像素电极层为氧化铟锡透明电极层或氧化铟锌透明电极层，所述像素电极层的厚度为10纳米至100纳米。
CN201610141051.5A 2016-03-11 2016-03-11 Ffs模式的阵列基板及制作方法 Pending CN105826248A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610141051.5A CN105826248A (zh) 2016-03-11 2016-03-11 Ffs模式的阵列基板及制作方法
PCT/CN2016/078754 WO2017152450A1 (zh) 2016-03-11 2016-04-08 Ffs模式的阵列基板及制作方法
US15/116,229 US9798202B2 (en) 2016-03-11 2016-04-08 FFS mode array substrate with TFT channel layer and common electrode layer patterned from a single semiconductor layer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610141051.5A CN105826248A (zh) 2016-03-11 2016-03-11 Ffs模式的阵列基板及制作方法

Publications (1)

Publication Number Publication Date
CN105826248A true CN105826248A (zh) 2016-08-03

Family

ID=56987222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610141051.5A Pending CN105826248A (zh) 2016-03-11 2016-03-11 Ffs模式的阵列基板及制作方法

Country Status (2)

Country Link
CN (1) CN105826248A (zh)
WO (1) WO2017152450A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359204A (zh) * 2017-05-08 2017-11-17 友达光电股份有限公司 薄膜晶体管及其形成方法与应用其的像素结构
CN108886042A (zh) * 2016-11-02 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示设备
WO2021114368A1 (zh) * 2019-12-10 2021-06-17 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114530413B (zh) * 2022-02-21 2024-04-30 昆山龙腾光电股份有限公司 阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134832A1 (en) * 2005-12-13 2007-06-14 Samsung Electronics Co., Ltd. Display device and manufacturing method therefor
CN104133313A (zh) * 2014-06-18 2014-11-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
CN105226015A (zh) * 2015-09-28 2016-01-06 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9366922B2 (en) * 2012-02-07 2016-06-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array and method for manufacturing the same
CN102683277A (zh) * 2012-05-08 2012-09-19 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
KR20150036940A (ko) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN104617115A (zh) * 2015-03-02 2015-05-13 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134832A1 (en) * 2005-12-13 2007-06-14 Samsung Electronics Co., Ltd. Display device and manufacturing method therefor
CN104133313A (zh) * 2014-06-18 2014-11-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
CN105226015A (zh) * 2015-09-28 2016-01-06 深圳市华星光电技术有限公司 一种tft阵列基板及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108886042A (zh) * 2016-11-02 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示设备
EP3535783A4 (en) * 2016-11-02 2020-07-01 Boe Technology Group Co. Ltd. MATRIX SUBSTRATE, DISPLAY PANEL, AND DISPLAY APPARATUS INCLUDING SAME, AND MANUFACTURING METHOD THEREOF
CN107359204A (zh) * 2017-05-08 2017-11-17 友达光电股份有限公司 薄膜晶体管及其形成方法与应用其的像素结构
CN107359204B (zh) * 2017-05-08 2020-04-07 友达光电股份有限公司 薄膜晶体管及其形成方法与应用其的像素结构
WO2021114368A1 (zh) * 2019-12-10 2021-06-17 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
WO2017152450A1 (zh) 2017-09-14

Similar Documents

Publication Publication Date Title
CN102629577B (zh) 一种tft阵列基板及其制造方法和显示装置
CN102023433B (zh) Tft-lcd阵列基板及其制造方法
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN105093750B (zh) Tft阵列基板结构及其制作方法
CN105226015B (zh) 一种tft阵列基板及其制作方法
CN104269414A (zh) 一种阵列基板及其制作方法、显示装置
CN105679714B (zh) 阵列基板及其制作方法
CN101825816A (zh) Tft-lcd阵列基板及其制造方法
CN103474396B (zh) Tft-lcd阵列基板的制造方法
CN105826248A (zh) Ffs模式的阵列基板及制作方法
CN111180471A (zh) 阵列基板及其制造方法
CN103048840B (zh) 阵列基板及其制作方法、液晶显示面板和显示装置
CN102543864A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN109872973A (zh) 一种阵列基板及其制造方法
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN107799466A (zh) Tft基板及其制作方法
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
CN105629598B (zh) Ffs模式的阵列基板及制作方法
CN105720012A (zh) 双栅极tft阵列基板及制作方法
CN104779203B (zh) 一种阵列基板及其制造方法、显示装置
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
CN107359205A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN107204377A (zh) 一种薄膜晶体管的制备方法、阵列基板和液晶显示面板
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置
CN105870132A (zh) Tft阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160803

RJ01 Rejection of invention patent application after publication