CN108886042A - 阵列基板及其制造方法、显示面板和显示设备 - Google Patents

阵列基板及其制造方法、显示面板和显示设备 Download PDF

Info

Publication number
CN108886042A
CN108886042A CN201680001242.XA CN201680001242A CN108886042A CN 108886042 A CN108886042 A CN 108886042A CN 201680001242 A CN201680001242 A CN 201680001242A CN 108886042 A CN108886042 A CN 108886042A
Authority
CN
China
Prior art keywords
electrode
layer
node
underlay substrate
separate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680001242.XA
Other languages
English (en)
Other versions
CN108886042B (zh
Inventor
许卓
白雅杰
王孝林
汪锐
尚飞
邱海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN108886042A publication Critical patent/CN108886042A/zh
Application granted granted Critical
Publication of CN108886042B publication Critical patent/CN108886042B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了阵列基板、显示面板和显示设备、及该阵列基板的制造方法。所述阵列基板包括：衬底基板；第一电极和第二电极，第一电极和第二电极为选自像素电极和公共电极的两种不同电极；和薄膜晶体管，其包括有源层、位于有源层的远离衬底基板的一侧的刻蚀阻挡层、第一节点和第二节点。

Description

阵列基板及其制造方法、显示面板和显示设备
技术领域
本发明涉及显示技术，更具体地，涉及阵列基板、具有该阵列基板的显示面板和显示设备、及该阵列基板的制造方法。
背景技术
与常规的非晶硅薄膜晶体管相比，金属氧化物或金属氮氧化物薄膜晶体管具有许多独特优点，比如较高的载流子密度和较高的迁移率。因此，金属氧化物或金属氮氧化物薄膜晶体管可制作得更小，并且由这种薄膜晶体管制成的显示面板可以实现更高的分辨率和更佳的显示效果。金属氧化物或金属氮氧化物薄膜晶体管在显示领域得到了广泛的应用。但是，金属氧化物或金属氮氧化物薄膜晶体管通常需要在有源层上加刻蚀阻挡层，否则晶体管可靠性将降低。制作刻蚀阻挡层需要增加了一道构图工序及掩膜板，提升了生产成本。减少构图工序数目的尝试，如使用半透式掩膜工艺，又经常导致更多不易控制的复杂情况，影响产品质量。
发明内容
一方面，本发明提供了一种阵列基板，包括：衬底基板；第一电极和第二电极，第一电极和第二电极为选自像素电极和公共电极的两种不同电极；和薄膜晶体管，其包括有源层、位于有源层的远离衬底基板的一侧的刻蚀阻挡层、第一节点和第二节点；其中有源层包括沟道区域、第一节点接触区域和第二节点接触区域；沟道区域在衬底基板上的投影实质上与刻蚀阻挡层在衬底基板上的投影重叠；第一节点接触区域和第二节点接触区域在衬底基板上的投影位于刻蚀阻挡层在衬底基板上的投影以外；第一节点位于第一节点接触区域的远离衬底基板的一侧；并且第二节点位于第二节点接触区域的远离衬底基板的一侧；并且有源层和第一电极位于同一层，且均由包括M1OaNb的半导体材料制成，其中M1是单金属或多金属的组合，a＞0，并且b≥0。
可选地，所述阵列基板还包括位于第一电极的远离衬底基板的一侧的辅助刻蚀阻挡层；辅助刻蚀阻挡层和刻蚀阻挡层位于同一层且由相同材料制成。
可选地，所述阵列基板还包括数据线；其中数据线包括第一子层和第二子层；第一子层位于第二子层的靠近衬底基板的一侧；第一子层与有源层和第一电极位于同一层，并且由与有源层和第一电极的材料相同的材料制成；并且第二子层与第一节点和第二节点位于同一层，并且由与第一节点和第二节点的材料相同的材料制成。
可选地，第二电极位于第一电极的远离衬底基板的一侧。
可选地，第二电极位于第一电极的靠近衬底基板的一侧。
可选地，第一电极为像素电极并且第二电极为公共电极。
可选地，所述阵列基板还包括：位于衬底基板上的栅电极；公共电极信号线，其与栅电极位于同一层且由相同材料制成；栅绝缘层，其位于栅电极和公共电极信号线的远离衬底基板的一侧；钝化层，其位于栅绝缘层的远离公共电极信号线的一侧；和过孔，其延伸穿过栅绝缘层和钝化层；其中公共电极位于钝化层的远离栅绝缘层的一侧，并且通过过孔与公共电极信号线电连接。
可选地，所述阵列基板还包括：位于衬底基板上的栅电极；公共电极信号线，其与栅电极位于同一层；和栅绝缘层，其位于栅电极和有源层之间；其中公共电极位于栅绝缘层的靠近衬底基板的一侧，并且与公共电极信号线电连接。
可选地，第一电极为公共电极并且第二电极为像素电极。
可选地，所述阵列基板还包括：位于衬底基板上的栅电极；栅绝缘层，其位于栅电极和有源层之间；和过孔，其延伸穿过栅绝缘层；其中像素电极位于栅绝缘层的靠近衬底基板的一侧，并且通过过孔与第二节点电连接。
可选地，M1OaNb为以下各项之一：铟镓锌氧化物、铟锌铪、铟锌锆氧化物、铟锌锡氧化物、铟锌氧化物、铝铟锌氧化物、锌氧化物和铝铟锌氧化物。
另一方面，本发明提供了一种制造阵列基板的方法，包括：在衬底基板上形成第一电极和第二电极，第一电极和第二电极为选自像素电极和公共电极的两种不同电极；和形成薄膜晶体管，所述薄膜晶体管包括有源层、位于有源层的远离衬底基板的一侧的刻蚀阻挡层、第一节点和第二节点；其中有源层形成为具有沟道区域、第一节点接触区域和第二节点接触区域；沟道区域在衬底基板上的投影实质上与刻蚀阻挡层在衬底基板上的投影重叠；第一节点接触区域和第二节点接触区域在衬底基板上的投影位于刻蚀阻挡层在衬底基板上的投影以外；第一节点形成在第一节点接触区域的远离衬底基板的一侧；并且第二节点形成在第二节点接触区域的远离衬底基板的一侧；并且有源层和第一电极形成在同一层，且均利用包括M1OaNb的半导体材料形成，其中M1是单金属或多金属的组合，a＞0，并且b≥0。
可选地，所述方法还包括在第一电极的远离衬底基板的一侧形成辅助刻蚀阻挡层；辅助刻蚀阻挡层和刻蚀阻挡层形成在同一层且由相同材料制成。
可选地，所述方法还包括形成数据线；其中所述形成数据线的步骤包括形成第一子层和形成第二子层；第一子层形成在第二子层的靠近衬底基板的一侧；第一子层与有源层和第一电极形成在同一层，并且利用与有源层和第一电极的材料相同的材料形成；并且第二子层与第一节点和第二节点形成在同一层，并且利用与第一节点和第二节点的材料相同的材料形成。
可选地，第二电极形成在第一电极的远离衬底基板的一侧。
可选地，第二电极形成在第一电极的靠近衬底基板的一侧。
可选地，第一电极为像素电极并且第二电极为公共电极，所述方法包括：在衬底基板上形成栅电极和公共电极信号线；在栅电极和公共电极信号线的远离衬底基板的一侧形成栅绝缘层；在栅绝缘层的远离栅电极和公共电极信号线的一侧形成半导体材料层，半导体材料包括M1OaNb，其中M1是单金属或多金属的组合，a＞0，并且b≥0；在半导体材料层的远离栅绝缘层的一侧形成刻蚀阻挡材料层；利用掩膜板对刻蚀阻挡材料层进行构图，从而形成刻蚀阻挡层和辅助刻蚀阻挡层；在刻蚀阻挡层和辅助刻蚀阻挡层的远离半导体材料层的一侧形成电极材料层；利用单个掩膜板对电极材料层和半导体材料层进行构图，从而形成第一节点、第二节点、有源层、第一电极和包括第一子层和第二子层的数据线；在第一节点、第二节点和数据线的远离栅绝缘层的一侧形成钝化层；形成延伸穿过钝化层和栅绝缘层的过孔；和在钝化层的远离栅绝缘层的一侧形成第二电极；其中第二电极形成为通过过孔与公共电极信号线电连接；所述对电极材料层和半导体材料层进行构图的步骤包括利用相同刻蚀剂刻蚀电极材料层和半导体材料层。
可选地，第一电极为像素电极并且第二电极为公共电极，所述方法包括：在衬底基板上形成栅电极、公共电极信号线和第二电极；第二电极形成为与公共电极信号线电连接；在栅电极、公共电极信号线和第二电极的远离衬底基板的一侧形成栅绝缘层；在栅绝缘层的远离栅电极、公共电极信号线和第二电极的一侧形成半导体材料层，半导体材料包括M1OaNb，其中M1是单金属或多金属的组合，a＞0，并且b≥0；在半导体材料层的远离栅绝缘层的一侧形成刻蚀阻挡材料层；利用掩膜板对刻蚀阻挡材料层进行构图，从而形成刻蚀阻挡层和辅助刻蚀阻挡层；在刻蚀阻挡层和辅助刻蚀阻挡层的远离半导体材料层的一侧形成电极材料层；利用单个掩膜板对电极材料层和半导体材料层进行构图，从而形成第一节点、第二节点、有源层、第一电极和包括第一子层和第二子层的数据线；和在第一节点、第二节点和数据线的远离栅绝缘层的一侧形成钝化层；其中所述对电极材料层和半导体材料层进行构图的步骤包括利用相同刻蚀剂刻蚀电极材料层和半导体材料层。
可选地，第一电极为公共电极并且第二电极为像素电极，所述方法包括：在衬底基板上形成栅电极、公共电极信号线和第二电极；在栅电极、公共电极信号线和第二电极的远离衬底基板的一侧形成栅绝缘层；形成延伸穿过栅绝缘层的第一过孔和第二过孔；在栅绝缘层的远离栅电极、公共电极信号线和第二电极的一侧形成半导体材料层；在半导体材料层的远离栅绝缘层的一侧形成刻蚀阻挡材料层；利用掩膜板对刻蚀阻挡材料层进行构图，从而形成刻蚀阻挡层和辅助刻蚀阻挡层；在刻蚀阻挡层和辅助刻蚀阻挡层的远离半导体材料层的一侧形成电极材料层；利用单个掩膜板对电极材料层和半导体材料层进行构图，从而形成第一节点、第二节点、有源层、第一电极和包括第一子层和第二子层的数据线，第一电极通过第一过孔与公共电极信号线电连接，第二节点通过第二过孔与第二电极电连接；和在第一节点、第二节点和数据线的远离栅绝缘层的一侧形成钝化层；其中所述对电极材料层和半导体材料层进行构图的步骤包括利用相同刻蚀剂刻蚀电极材料层和半导体材料层。
另一方面，本发明提供了一种显示面板，包括本文描述的阵列基板或通过本文描述的方法制造的阵列基板。
另一方面，本发明提供了一种显示设备，包括本文描述的显示面板。
附图说明
以下附图仅为根据所公开的各种实施例的用于示意性目的的示例，而不旨在限制本发明的范围。
图1是示出根据本公开的一些实施例中的阵列基板的结构的示图。
图2是示出根据本公开的一些实施例中的阵列基板的结构的示图。
图3是示出根据本公开的一些实施例中的阵列基板的结构的示图。
图4A是示出根据本公开的一些实施例中的阵列基板的结构的示图。
图4B是图4A中的阵列基板的沿A-A'方向的截面图。
图4C是图4A中的阵列基板的沿B-B'方向的截面图。
图4D是图4A中的阵列基板的沿C-C'方向的截面图。
图5A至图5E示出了根据本公开的一些实施例中的制造阵列基板的过程。
图6A至图6E示出了根据本公开的一些实施例中的制造阵列基板的过程。
具体实施方式
现在将参照以下实施例更具体地描述本公开。需注意，以下对一些实施例的描述仅针对示意和描述的目的而呈现于此。其不旨在是穷尽性的或者受限为所公开的确切形式。
具有金属氧化物或金属氮氧化物薄膜晶体管的常规阵列基板通常包括刻蚀阻挡层以保护有源层的沟道区域免受用于对源电极和漏电极进行构图的刻蚀剂影响。特别是对于具有“侧翼接触”型薄膜晶体管的阵列基板而言，需要涉及到使用多掩膜板和多重金属氧化物或金属氮氧化物刻蚀的复杂制造工艺，导致相对较高的制造成本。
因此，本申请特别提供了阵列基板、具有该阵列基板的显示面板和显示设备、及该阵列基板的制造方法，它们实质上消除了由于现有技术的局限和缺陷而导致的问题中的一个或多个。一方面，本公开提供了一种阵列基板，包括：衬底基板；第一电极和第二电极，第一电极和第二电极为选自像素电极和公共电极的两种不同电极；和薄膜晶体管，其包括有源层、位于有源层的远离衬底基板的一侧的刻蚀阻挡层、第一节点和第二节点。该阵列基板的有源层包括沟道区域、第一节点接触区域和第二节点接触区域。沟道区域在衬底基板上的投影实质上与刻蚀阻挡层在衬底基板上的投影重叠。第一节点接触区域和第二节点接触区域在衬底基板上的投影位于刻蚀阻挡层在衬底基板上的投影以外。第一节点位于第一节点接触区域的远离衬底基板的一侧；并且第二节点位于第二节点接触区域的远离衬底基板的一侧。有源层和第一电极位于同一层，且均由包括M1OaNb的半导体材料制成，其中M1是单金属或多金属的组合，a＞0，并且b≥0。
如本文使用的那样，术语“同一层”指的是在同一步骤中同时形成的各层之间的关系。在一个示例中，当有源层和第一电极作为在同一材料层中执行的同一构图工艺的一个或多个步骤的结果而形成时，它们位于同一层。在另一个示例中，可以通过同时执行形成有源层的步骤和形成第一电极的步骤而将有源层和第一电极形成在同一层。术语“同一层”不总是意味着层的厚度或层的高度在截面图中是相同的。
在一些实施例中，半导体材料为金属氧化物。在一些实施例中，半导体材料为金属氮氧化物。用于制作有源层和第一电极的适当金属氧化物材料的示例包括但不限于：铟镓锌氧化物、锌氧化物、镓氧化物、铟氧化物、HfInZnO(HIZO)、非晶态InGaZnO(非晶态IGZO)、InZnO、非晶态InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb和Cd-Sn-O。用于制作有源层和第一电极的适当金属氮氧化物材料的示例包括但不限于：锌氮氧化物、铟氮氧化物、镓氮氧化物、锡氮氧化物、镉氮氧化物、铝氮氧化物、锗氮氧化物、钛氮氧化物、硅氮氧化物、或其组合。可选地，半导体材料包括掺杂有一种或多种金属元素的M1OaNb。可选地，半导体材料包括掺杂有一种或多种非金属元素的M1OaNb。可选地，半导体材料包括掺杂有一种或多种金属元素和一种或多种非金属元素的M1OaNb。
在一些实施例中，半导体材料为光敏半导体材料。可选地，光敏半导体材料为金属氧化物。可选地，光敏半导体材料为金属氮氧化物。光敏半导体材料的示例包括但不限于：铟镓锌氧化物、铟锌铪、铟锌锆氧化物、铟锌锡氧化物、铟锌氧化物、铝铟锌氧化物、锌氧化物和铝铟锌氧化物。可选地，光敏半导体材料包括选自以下项中的至少一种金属：铟、钙、铝、锌、镉、镓、钼、锡、铪、铜、钛、钡、锆。可选地，光敏半导体材料包括铟镓锌氧化物。
通过将光敏半导体材料用于制作第一电极(如，像素电极)，所述阵列基板中第一电极的迁移率可以通过光照(例如，来自背光的光)而显著地提高。而有源层沟道区被栅极遮挡。因而，光照对沟道区迁移率的影响较小，不会在薄膜晶体管中产生较大的漏电流。通过将像素电极暴露于背光照射的设计，可以在所述阵列基板的像素电极中实现较高的导电电流。这样，像素电极可以在短时间内实现充电。
在一些实施例中，第二电极位于第一电极的远离衬底基板的一侧。可选地，第一电极为像素电极并且第二电极为公共电极。可选地，第一电极为公共电极并且第二电极为像素电极。
在一些实施例中，第二电极位于第一电极的靠近衬底基板的一侧。可选地，第一电极为像素电极并且第二电极为公共电极。可选地，第一电极为公共电极并且第二电极为像素电极。
可选地，第一节点(例如，源电极或漏电极)位于第一节点接触区域的远离衬底基板的一侧且与其接触。可选地，第二节点(例如，漏电极或源电极)位于第二节点接触区域的远离衬底基板的一侧且与其接触。可选地，第一节点(例如，源电极或漏电极)位于第一节点接触区域的远离衬底基板的一侧，并且所述薄膜晶体管进一步包括位于第一节点和第一节点接触区域之间的欧姆接触层。可选地，第二节点(例如，漏电极或源电极)位于第二节点接触区域的远离衬底基板的一侧，并且所述薄膜晶体管进一步包括位于第二节点和第二节点接触区域之间的欧姆接触层。
在一些实施例中，所述阵列基板还包括位于第一电极的远离衬底基板的一侧的辅助刻蚀阻挡层；辅助刻蚀阻挡层和刻蚀阻挡层位于同一层且由相同材料制成，例如含硅化合物。用于制作刻蚀阻挡层或辅助刻蚀阻挡层的含硅化合物的示例包括但不限于：硅氧化物、硅氮化物、硅氮氧化物、硅碳化物、硅碳氧化物、硅和硅锗。
在一些实施例中，所述阵列基板还包括具有第一子层和第二子层的数据线，第一子层位于第二子层的靠近衬底基板的一侧。可选地，第一子层与有源层和第一电极位于同一层，并且由与有源层和第一电极的材料相同的材料制成，例如，包括M1OaNb的半导体材料，其中M1是单金属或多金属的组合，a＞0，并且b≥0。可选地，第二子层与第一节点和第二节点位于同一层，并且由与第一节点和第二节点的材料相同的材料制成，例如，电极材料。
图1是示出根据本公开的一些实施例中的阵列基板的结构的示图。参考图1，所述阵列基板包括：衬底基板BS；位于衬底基板BS上的栅电极G和公共电极信号线CESL；位于栅电极G和公共电极信号线CESL的远离衬底基板BS的一侧的栅绝缘层GI；位于栅绝缘层GI的远离衬底基板BS的一侧的有源层AL和第一电极E1(例如，像素电极)；位于有源层AL的远离栅绝缘层GI的一侧的刻蚀阻挡层ESL；位于有源层AL的远离栅绝缘层GI的一侧的第一节点N1(例如，源电极)和第二节点N2(例如，漏电极)。
如图1所示，有源层AL包括沟道区域CR、第一节点接触区域NCR1和第二节点接触区域NCR2。沟道区域CR在衬底基板BS上的投影实质上与刻蚀阻挡层ESL在衬底基板BS上的投影重叠。第一节点接触区域NCR1和第二节点接触区域NCR2在衬底基板BS上的投影位于刻蚀阻挡层ESL在衬底基板BS上的投影以外。第一节点N1位于第一节点接触区域NCR1的远离衬底基板BS的一侧，并且第二节点N2位于第二节点接触区域NCR2的远离衬底基板BS的一侧。
在一些实施例中，有源层AL和第一电极E1位于同一层，且均由包括M1OaNb的半导体材料制成，其中M1是单金属或多金属的组合，a＞0，并且b≥0。可选地，当第一电极E1为像素电极时，第一电极E1和有源层AL电连接，例如，有源层AL和第一电极E1为连续层。可选地，当第一电极E1为公共电极时，第一电极E1和有源层AL彼此绝缘。
参考图1，实施例中的阵列基板还包括位于第一电极E1的远离衬底基板BS的一侧的辅助刻蚀阻挡层AESL。辅助刻蚀阻挡层AESL和刻蚀阻挡层ESL位于同一层且由相同材料制成。如本文使用的那样，术语“刻蚀阻挡层”指的是防止对下方有源层进行刻蚀的层。如本文使用的那样，术语“辅助刻蚀阻挡层”指的是防止对下方第一电极进行刻蚀的层。可选地，刻蚀阻挡层或辅助刻蚀阻挡层实质上耐受用于对第一节点和第二节点(例如，源电极和漏电极)进行刻蚀的刻蚀剂。可选地，刻蚀阻挡层或辅助刻蚀阻挡层实质上耐受用于对第一节点和第二节点进行刻蚀的湿式刻蚀剂。可选地，刻蚀阻挡层或辅助刻蚀阻挡层由含硅化合物制成。用于制作刻蚀阻挡层或辅助刻蚀阻挡层的含硅化合物的示例包括但不限于：硅氧化物、硅氮化物、硅氮氧化物、硅碳化物、硅碳氧化物、硅和硅锗。
参考图1，实施例中的阵列基板还包括数据线DL。数据线DL包括第一子层DL1和第二子层DL2，第一子层DL1位于第二子层DL2的靠近栅绝缘层GI的一侧。在该阵列基板中，第一子层DL1与有源层AL和第一电极E1(例如，像素电极)位于同一层，并且由与有源层AL和第一电极E1的材料相同的材料制成。可选地，第一子层DL1、有源层AL和第一电极E1在同一构图工艺中形成。在该阵列基板中，第二子层DL2与第一节点N1和第二节点N2位于同一层，并且由与第一节点N1和第二节点N2的材料相同的材料制成。可选地，第二子层DL2、第一节点N1和第二节点N2在同一构图工艺中形成。例如，在一些实施例中，首先在衬底基板BS上形成半导体材料层。随后，在半导体材料层的远离衬底基板BS的一侧形成刻蚀阻挡材料层(例如，含硅化合物层)，并对刻蚀阻挡材料层进行构图以在半导体材料层的远离衬底基板BS的一侧形成刻蚀阻挡层ESL和辅助刻蚀阻挡层AESL。随后，在刻蚀阻挡层ESL和辅助刻蚀阻挡层AESL的远离半导体材料层的一侧形成电极材料层。例如，通过利用刻蚀剂对导电电极材料层进行刻蚀、利用单个掩膜板构图出有源层AL、第一电极E1、第一子层DL1、第二子层DL2、第一节点N1和第二节点N2，从而形成第一节点N1、第二节点N2和第二子层DL2，半导体材料层的暴露于刻蚀剂的部位被刻蚀剂过刻蚀，半导体材料层的其上方具有刻蚀阻挡层ESL、辅助刻蚀阻挡层AESL、第一节点N1、第二节点N2和第二子层DL2的部位被保护。由此，形成有源层AL、第一电极E1和具有第一子层DL1和第二子层DL2的数据线DL。
参考图1，实施例中的阵列基板还包括位于第一节点N1和第二节点N2的远离衬底基板BS的一侧的钝化层PVX。在图1中，该阵列基板还包括位于钝化层PVX的远离衬底基板BS的一侧的第二电极E2(例如，公共电极)。当第二电极E2为公共电极时，阵列基板还包括延伸穿过钝化层PVX和栅绝缘层GI的过孔V，并且第二电极E2通过过孔V与公共电极信号线CESL电连接。可选地，第二电极E2由铟锡氧化物制成。
图2是示出根据本公开的一些实施例中的阵列基板的结构的示图。参考图2，该阵列基板包括：衬底基板BS；位于衬底基板BS上的栅电极G、第二电极E2(例如，公共电极)和公共电极信号线CESL；位于栅电极G、第二电极E2和公共电极信号线CESL的远离衬底基板BS的一侧的栅绝缘层GI；位于栅绝缘层GI的远离衬底基板BS的一侧的有源层AL和第一电极E1(例如，像素电极)；位于有源层AL的远离栅绝缘层GI的一侧的刻蚀阻挡层ESL；位于有源层AL的远离栅绝缘层GI的一侧的第一节点N1(例如，源电极)和第二节点N2(例如，漏电极)。
如图2所示，有源层AL包括沟道区域CR、第一节点接触区域NCR1和第二节点接触区域NCR2。沟道区域CR在衬底基板BS上的投影实质上与刻蚀阻挡层ESL在衬底基板BS上的投影重叠。第一节点接触区域NCR1和第二节点接触区域NCR2在衬底基板BS上的投影位于刻蚀阻挡层ESL在衬底基板BS上的投影以外。第一节点N1位于第一节点接触区域NCR1的远离衬底基板BS的一侧，并且第二节点N2位于第二节点接触区域NCR2的远离衬底基板BS的一侧。
在一些实施例中，有源层AL和第一电极E1位于同一层，且均由包括M1OaNb的半导体材料制成，其中M1是单金属或多金属的组合，a＞0，并且b≥0。可选地，当第一电极E1为像素电极时，第一电极E1和有源层AL电连接，例如，有源层AL和第一电极E1为连续层。可选地，当第一电极E1为公共电极时，第一电极E1和有源层AL彼此绝缘。
参考图2，实施例中的阵列基板还包括位于第一电极E1的远离衬底基板BS的一侧的辅助刻蚀阻挡层AESL。辅助刻蚀阻挡层AESL和刻蚀阻挡层ESL位于同一层且由相同材料制成。
参考图2，实施例中的阵列基板还包括数据线DL。数据线DL包括第一子层DL1和第二子层DL2，第一子层DL1位于第二子层DL2的靠近栅绝缘层GI的一侧。在该阵列基板中，第一子层DL1与有源层AL和第一电极E1(例如，像素电极)位于同一层，并且由与有源层AL和第一电极E1的材料相同的材料制成。在一些示例中，第二子层DL2与第一节点N1和第二节点N2位于同一层，并且由与第一节点N1和第二节点N2的材料相同的材料制成。可选地，可以在单次工艺中构图有源层AL、第一电极E1、第一子层DL1、第二子层DL2、第一节点N1和第二节点N2。例如，在一些实施例中，首先在衬底基板BS上形成半导体材料层。随后，在半导体材料层的远离衬底基板BS的一侧形成刻蚀阻挡材料层(例如，含硅化合物层)，并对刻蚀阻挡材料层进行构图以在半导体材料层的远离衬底基板BS的一侧形成刻蚀阻挡层ESL和辅助刻蚀阻挡层AESL。随后，在刻蚀阻挡层ESL和辅助刻蚀阻挡层AESL的远离半导体材料层的一侧形成电极材料层。例如，通过利用刻蚀剂对导电电极材料层进行刻蚀、利用单个掩膜板构图出有源层AL、第一电极E1、第一子层DL1、第二子层DL2、第一节点N1和第二节点N2，从而形成第一节点N1、第二节点N2和第二子层DL2，半导体材料层的暴露于刻蚀剂的部位被刻蚀剂过刻蚀，半导体材料层的其上方具有刻蚀阻挡层ESL、辅助刻蚀阻挡层AESL、第一节点N1、第二节点N2和第二子层DL2的部位被保护。由此，形成有源层AL、第一电极E1和具有第一子层DL1和第二子层DL2的数据线DL。
参考图2，实施例中的阵列基板还包括位于第一节点N1和第二节点N2的远离衬底基板BS的一侧的钝化层PVX。
参考图2，实施例中的第二电极E2为公共电极。在图2中，第二电极E2与公共电极信号线CESL电连接。第二电极E2位于栅绝缘层GI的靠近衬底基板BS的一侧。可选地，第二电极E2由铟锡氧化物制成。
在一些实施例中，第二电极E2为像素电极并且第一电极E1为公共电极。图3是示出根据本公开的一些实施例中的阵列基板的结构的示图。参考图3，该阵列基板具有与图2的阵列基板类似的结构，同时有几点不同。图3中的第一电极E1为公共电极，并且第二电极E2为像素电极。第二电极E2位于第一电极E1的靠近衬底基板BS的一侧。如图3所示，有源层AL与第一电极E1绝缘，并且第二电极E2(像素电极)未与公共电极信号线CESL电连接(即，与公共电极信号线CESL绝缘)。图3中的阵列基板还包括延伸穿过栅绝缘层GI的第一过孔V。第一电极E1(即，公共电极)通过第一过孔V与公共电极信号线CESL电连接。该阵列基板还包括延伸穿过栅绝缘层GI的第二过孔(未在图3中明确地示出)，第二节点N2(即，漏电极)通过第二过孔与第二电极E2电连接。可选的，第一过孔V在公共电极信号线CESL上的投影和公共电极信号线CESL仅部分重叠，以至于第一过孔V不为公共电极信号线CESL所完全遮挡。这样过孔处半导体材料的导电性可以通过光照提升。可选的，第一过孔V在公共电极信号线CESL上的投影仅最低限度的与公共电极信号线CESL重叠。可选的，第一过孔V在衬底基板BS上的投影在公共电极信号线CESL在衬底基板BS上的投影之外，且阵列基板还包括一透明电极桥用于电连接过孔处半导体材料和公共电极信号线CESL。可选的，透明电极桥与第二电极E1同层，并可由透明电极材料如铟锡氧化物制成。
图4A是示出根据本公开的一些实施例中的阵列基板的结构的示图。图4B是图4A中的阵列基板的沿A-A'方向的截面图。图4C是图4A中的阵列基板的沿B-B'方向的截面图。图4D是图4A中的阵列基板的沿C-C'方向的截面图。在图4A至图4D的阵列基板中，第一电极E1位于第二电极E2的靠近衬底基板BS的一侧。本示例中的第一电极E1为像素电极，并且第二电极E2为公共电极。如上所述，在制造这种阵列基板时，可以利用单个掩膜板构图有源层AL、第一电极E1和数据线DL。因此，与常规阵列基板相比，可以少用一个掩膜板来制造该阵列基板，使得制造工艺简化且制造成本降低。此外，该阵列基板的开口率增加，并且薄膜晶体管的迁移率提高。在图4A至图4D示出的示例性阵列基板中，实现了74％的开口率。类似的常规阵列基板通常具有约72％的开口率。因此，在当前阵列基板中开口率增加了2.8％。
另一方面，本公开提供了一种制造阵列基板的方法。在一些实施例中，所述方法包括：在衬底基板上形成第一电极和第二电极，第一电极和第二电极为选自像素电极和公共电极的两种不同电极；和形成薄膜晶体管，所述薄膜晶体管具有有源层、位于有源层的远离衬底基板的一侧的刻蚀阻挡层、第一节点和第二节点。根据该方法的有源层形成为具有沟道区域、第一节点接触区域和第二节点接触区域。沟道区域在衬底基板上的投影实质上与刻蚀阻挡层在衬底基板上的投影重叠。第一节点接触区域和第二节点接触区域在衬底基板上的投影位于刻蚀阻挡层在衬底基板上的投影以外。第一节点形成在第一节点接触区域的远离衬底基板的一侧，并且第二节点形成在第二节点接触区域的远离衬底基板的一侧。有源层和第一电极形成在同一层，且均利用包括M1OaNb的半导体材料形成，其中M1是单金属或多金属的组合，a＞0，并且b≥0。可选地，半导体材料为光敏半导体材料。
通过将光敏半导体材料用于制作第一电极(如，像素电极)，所述阵列基板中第一电极的迁移率可以通过光照(例如，来自背光的光)而显著地提高。而有源层沟道区被栅极遮挡。因而，光照对沟道区迁移率的影响较小，不会在薄膜晶体管中产生较大的漏电流。通过将像素电极暴露于背光照射的设计，可以在所述阵列基板的像素电极中实现较高的导电电流。这样，像素电极可以在短时间内实现充电。
在一些实施例中，所述方法还包括在第一电极的远离衬底基板的一侧形成辅助刻蚀阻挡层；辅助刻蚀阻挡层和刻蚀阻挡层形成在同一层且由相同材料制成，例如含硅化合物。用于制作刻蚀阻挡层或辅助刻蚀阻挡层的含硅化合物的示例包括但不限于：硅氧化物、硅氮化物、硅氮氧化物、硅碳化物、硅碳氧化物、硅和硅锗。
在一些实施例中，所述方法还包括形成具有第一子层和第二子层的数据线，第一子层形成在第二子层的靠近衬底基板的一侧。可选地，第一子层与有源层和像素电极形成在同一层，并且利用与有源层和像素电极的材料相同的材料形成，例如，包括M1OaNb的半导体材料，其中M1是单金属或多金属的组合，a＞0，并且b≥0。可选地，第二子层与第一节点和第二节点形成在同一层，并且利用与第一节点和第二节点的材料相同的材料形成，例如，电极材料。
在一些实施例中，第二电极形成在第一电极的远离衬底基板的一侧。可选地，第一电极为像素电极并且第二电极为公共电极。可选地，第一电极为公共电极并且第二电极为像素电极。
在一些实施例中，第二电极形成在第一电极的靠近衬底基板的一侧。可选地，第一电极为像素电极并且第二电极为公共电极。可选地，第一电极为公共电极并且第二电极为像素电极。
可选地，第一节点(例如，源电极或漏电极)形成在第一节点接触区域的远离衬底基板的一侧且与其接触。可选地，第二节点(例如，漏电极或源电极)形成在第二节点接触区域的远离衬底基板的一侧且与其接触。可选地，第一节点(例如，源电极或漏电极)形成在第一节点接触区域的远离衬底基板的一侧，并且所述方法还包括形成位于第一节点和第一节点接触区域之间的欧姆接触层。可选地，第二节点(例如，漏电极或源电极)形成在第二节点接触区域的远离衬底基板的一侧，并且所述方法还包括形成位于第二节点和第二节点接触区域之间的欧姆接触层。
在一个示例中，第一电极为像素电极并且第二电极为公共电极。所述方法包括：在衬底基板上形成栅电极和公共电极信号线；在栅电极和公共电极信号线的远离衬底基板的一侧形成栅绝缘层；在栅绝缘层的远离栅电极和公共电极信号线的一侧形成半导体材料层，半导体材料包括M1OaNb，其中M1是单金属或多金属的组合，a＞0，并且b≥0；在半导体材料层的远离栅绝缘层的一侧形成刻蚀阻挡材料层；利用掩膜板对刻蚀阻挡材料层进行构图，从而形成刻蚀阻挡层和辅助刻蚀阻挡层；在刻蚀阻挡层和辅助刻蚀阻挡层的远离半导体材料层的一侧形成电极材料层；利用单个掩膜板对电极材料层和半导体材料层进行构图，从而形成第一节点、第二节点、有源层、第一电极和具有第一子层和第二子层的数据线；在第一节点、第二节点和数据线的远离栅绝缘层的一侧形成钝化层；形成延伸穿过钝化层和栅绝缘层的过孔；和在钝化层的远离栅绝缘层的一侧形成第二电极。可选地，第二电极形成为通过过孔与公共电极信号线电连接。可选地，所述对电极材料层和半导体材料层进行构图的步骤包括利用相同刻蚀剂刻蚀电极材料层和半导体材料层。
在另一个示例中，第一电极为像素电极并且第二电极为公共电极。所述方法包括：在衬底基板上形成栅电极、公共电极信号线和第二电极，第二电极与公共电极信号线电连接；在栅电极、公共电极信号线和第二电极的远离衬底基板的一侧形成栅绝缘层；在栅绝缘层的远离栅电极、公共电极信号线和第二电极的一侧形成半导体材料层，半导体材料包括M1OaNb，其中M1是单金属或多金属的组合，a＞0，并且b≥0；在半导体材料层的远离栅绝缘层的一侧形成刻蚀阻挡材料层；利用掩膜板对刻蚀阻挡材料层进行构图，从而形成刻蚀阻挡层和辅助刻蚀阻挡层；在刻蚀阻挡层和辅助刻蚀阻挡层的远离半导体材料层的一侧形成电极材料层；利用单个掩膜板对电极材料层和半导体材料层进行构图，从而形成第一节点、第二节点、有源层、第一电极和具有第一子层和第二子层的数据线；和在第一节点、第二节点和数据线的远离栅绝缘层的一侧形成钝化层。可选地，所述对电极材料层和半导体材料层进行构图的步骤包括利用相同刻蚀剂刻蚀电极材料层和半导体材料层。
在另一个示例中，第一电极为公共电极并且第二电极为像素电极。所述方法包括：在衬底基板上形成栅电极、公共电极信号线和第二电极；在栅电极、公共电极信号线和第二电极的远离衬底基板的一侧形成栅绝缘层；形成延伸穿过栅绝缘层的过孔；在栅绝缘层的远离栅电极、公共电极信号线和第二电极的一侧形成半导体材料层；在半导体材料层的远离栅绝缘层的一侧形成刻蚀阻挡材料层；利用掩膜板对刻蚀阻挡材料层进行构图，从而形成刻蚀阻挡层和辅助刻蚀阻挡层；在刻蚀阻挡层和辅助刻蚀阻挡层的远离半导体材料层的一侧形成电极材料层；利用单个掩膜板对电极材料层和半导体材料层进行构图，从而形成第一节点、第二节点、有源层、第一电极和具有第一子层和第二子层的数据线，第二节点通过过孔与第二电极电连接；和在第一节点、第二节点和数据线的远离栅绝缘层的一侧形成钝化层。可选地，所述对电极材料层和半导体材料层进行构图的步骤包括利用相同刻蚀剂刻蚀电极材料层和半导体材料层。
图5A至图5E示出了根据本公开的一些实施例中的制造阵列基板的过程。参考图5A，所述方法首先包括：在衬底基板BS上形成栅电极G和公共电极信号线CESL。图5B示出了：在栅电极G和公共电极信号线CESL的远离衬底基板BS的一侧形成栅绝缘层GI的步骤；在栅绝缘层GI的远离栅电极G和公共电极信号线CESL的一侧形成半导体材料层SCML的步骤；和在半导体材料层SCML的远离栅绝缘层GI的一侧形成刻蚀阻挡层ESL和辅助刻蚀阻挡层AESL的步骤。半导体材料包括M1OaNb，其中M1是单金属或多金属的组合，a＞0，并且b≥0。可选地，通过在半导体材料层SCML的远离栅绝缘层GI的一侧沉积刻蚀阻挡材料层并且利用掩膜板对刻蚀阻挡材料层进行构图来形成刻蚀阻挡层ESL和辅助刻蚀阻挡层AESL。
可选地，可以通过例如涂布、磁控溅射和气相沉积(比如等离子体增强化学气相沉积(PEVCD))形成半导体材料层。
可选地，可以通过例如涂布、磁控溅射和气相沉积(比如等离子体增强化学气相沉积(PEVCD))形成刻蚀阻挡材料层。
可选地，可以通过刻蚀工艺(例如，干法刻蚀工艺)来去除刻蚀阻挡材料层。
参考图5C，所述方法还包括：在栅绝缘层GI的远离衬底基板BS的一侧形成第一节点N1、第二节点N2、有源层AL、第一电极E1和数据线DL。与常规方法相比，本方法少用一个掩膜板，即，可以利用单个掩膜板在单个构图步骤中形成第一节点N1、第二节点N2、有源层AL、第一电极E1和数据线DL。具体地，所述方法可以包括：在刻蚀阻挡层ESL和辅助刻蚀阻挡层AESL的远离半导体材料层SCML的一侧沉积电极材料层的步骤；和例如利用能够对电极材料层和半导体材料层SCML进行刻蚀的刻蚀剂、利用具有与第一节点N1、第二节点N2和数据线DL对应的图案的单个掩膜板对电极材料层和半导体材料层SCML进行构图的步骤。在除与第一节点N1、第二节点N2和数据线DL对应的区域以外的区域中去除电极材料层，从而形成第一节点N1、第二节点N2和数据线DL。半导体材料层SCML被刻蚀剂过度刻蚀并且在半导体材料层SCML暴露于刻蚀剂的区域中被除去。半导体材料层SCML在被刻蚀阻挡层ESL或辅助刻蚀阻挡层AESL保护的区域中保留；或者在与数据线DL、第一节点N1和第二节点N2对应的区域中保留。当完成过刻蚀时，形成有源层AL、第一节点N1、第二节点N2和具有第一子层DL1和第二子层DL2的数据线DL。
各种适当电极材料和各种适当制造方法可以用于制作电极材料层。例如，可以(例如通过溅射、气相沉积、溶液涂布或旋转涂布)在衬底上沉积电极材料层；并且(例如，通过诸如湿法刻蚀工艺的光刻)进行构图以形成第一节点、第二节点和数据线的第二子层。用于制作电极材料层的适当半导体材料的示例包括但不限于：各种金属材料，比如纳米银、钼、铝、银、铬、钨、钛、钽、铜、及包含其的合金或层压制件；和各种导电金属氧化物，比如铟锡氧化物。
参考图5D，所述方法还包括：在第一节点N1、第二节点N2和数据线DL的远离栅绝缘层GI的一侧形成钝化层PVX的步骤；和形成延伸穿过钝化层PVX和栅绝缘层GI的过孔V的步骤。
参考图5E，所述方法还包括：在钝化层PVX的远离栅绝缘层GI的一侧形成第二电极E2的步骤，第二电极E2通过过孔V与公共电极信号线CESL电连接。可选地，通过图5A至图5E的方法制造的阵列基板中的第一电极E1为像素电极，并且第二电极E2为公共电极。
图6A至图6E示出了根据本公开的一些实施例中的制造阵列基板的过程。参考图6A，所述方法首先包括：在衬底基板BS上形成栅电极G、公共电极信号线CESL和第二电极E2的步骤。第二电极E2形成为与公共电极信号线CESL电连接。参考图6B，所述方法还包括：在栅电极G、公共电极信号线CESL和第二电极E2的远离衬底基板BS的一侧形成栅绝缘层GI的步骤。参考图6C，所述方法还包括：在栅绝缘层GI的远离栅电极G、公共电极信号线CESL和第二电极E2的一侧形成半导体材料层SCML的步骤；和在半导体材料层SCML的远离栅绝缘层GI的一侧形成刻蚀阻挡层ESL和辅助刻蚀阻挡层AESL的步骤。半导体材料包括M1OaNb，其中M1是单金属或多金属的组合，a＞0，并且b≥0。可选地，通过在半导体材料层SCML的远离栅绝缘层GI的一侧沉积刻蚀阻挡材料层并且利用掩膜板对刻蚀阻挡材料层进行构图来形成刻蚀阻挡层ESL和辅助刻蚀阻挡层AESL。
参考图6D，所述方法还包括：在栅绝缘层GI的远离衬底基板BS的一侧形成第一节点N1、第二节点N2、有源层AL、第一电极E1和数据线DL。与常规方法相比，本方法少用一个掩膜板，即，可以利用单个掩膜板在单个构图步骤中形成第一节点N1、第二节点N2、有源层AL、第一电极E1和数据线DL。具体地，所述方法可以包括：在刻蚀阻挡层ESL和辅助刻蚀阻挡层AESL的远离半导体材料层SCML的一侧沉积电极材料层的步骤；和例如利用能够对电极材料层和半导体材料层SCML进行刻蚀的刻蚀剂、利用具有与第一节点N1、第二节点N2和数据线DL对应的图案的单个掩膜板对电极材料层和半导体材料层SCML进行构图的步骤。在除与第一节点N1、第二节点N2和数据线DL对应的区域以外的区域中去除电极材料层，从而形成第一节点N1、第二节点N2和数据线DL。半导体材料层SCML被刻蚀剂过刻蚀并且在半导体材料层SCML暴露于刻蚀剂的区域中被除去。半导体材料层SCML在被刻蚀阻挡层ESL或辅助刻蚀阻挡层AESL保护的区域中保留；或者在与数据线DL、第一节点N1和第二节点N2对应的区域中保留。当完成过刻蚀时，形成有源层AL、第一节点N1、第二节点N2和具有第一子层DL1和第二子层DL2的数据线DL。
参考图6E，所述方法还包括：在第一节点N1、第二节点N2和数据线DL的远离栅绝缘层GI的一侧形成钝化层PVX的步骤。可选地，通过图6A至图6E的方法制造的阵列基板中的第一电极E1为像素电极，并且第二电极E2为公共电极。
在本方法中，有源层和第一电极(如，像素电极)用同一掩模板在同一构图过程中形成，无需使用两个分别的掩模版，一个用于有源层构图，一个用于像素电极构图。在刻蚀电极材料层形成第一节点和第二节点的过程中，电极材料层下的半导体材料层可以以由第一节点和第二节点的掩模版、刻蚀阻挡层、及辅助刻蚀阻挡层共同形成的保护掩模来刻蚀(如用同一刻蚀剂或不同刻蚀剂)，从而形成有源层和像素电极，而无需两个分别的刻蚀过程。因此，工艺制程得以简化。由于本方法制作的薄膜晶体管在有源层上包括刻蚀阻挡层，晶体管可靠性得以保存。
另一方面，本公开提供了一种显示面板，其具有本文描述的阵列基板或通过本文描述的方法制造的阵列基板。
另一方面，本公开提供了一种显示设备，其具有本文描述的显示面板。适当显示设备的示例包括但不限于：液晶显示面板、电子纸、有机发光显示面板、移动电话、平板计算机、电视、显示器、笔记本计算机、数码相册、GPS等。
出于示意和描述目的已示出对本发明实施例的上述描述。其并非旨在穷举或将本发明限制为所公开的确切形式或示例性实施例。因此，上述描述应当被认为是示意性的而非限制性的。显然，许多修改和变形对于本领域技术人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理和其最佳方式的实际应用，从而使得本领域技术人员能够理解本发明适用于特定用途或所构思的实施方式的各种实施例及各种变型。本发明的范围旨在由所附权利要求及其等同形式限定，其中除非另有说明，否则所有术语以其最宽的合理意义解释。因此，术语“发明”、“本发明”等不一定将权利范围限制为具体实施例，并且对本发明示例性实施例的参考不隐含对本发明的限制，并且不应推断出这种限制。本发明仅由随附权利要求的精神和范围限定。此外，这些权利要求可涉及使用跟随有名词或元素的“第一”、“第二”等术语。这种术语应当理解为一种命名方式而非意在对由这种命名方式修饰的元素的数量进行限制，除非已给出具体数量。所描述的任何优点和益处不一定适用于本发明的全部实施例。应当认识到的是，本领域技术人员在不脱离随附权利要求所限定的本发明的范围的情况下可以对所描述的实施例进行变化。此外，本公开中没有元件和组件是意在贡献给公众的，无论该元件或组件是否明确地记载在随附权利要求中。

Claims (20)

1.一种阵列基板，包括：
衬底基板；
第一电极和第二电极，第一电极和第二电极为选自像素电极和公共电极的两种不同电极；和
薄膜晶体管，其包括有源层、位于有源层的远离衬底基板的一侧的刻蚀阻挡层、第一节点和第二节点；
其中有源层包括沟道区域、第一节点接触区域和第二节点接触区域；沟道区域在衬底基板上的投影实质上与刻蚀阻挡层在衬底基板上的投影重叠；第一节点接触区域和第二节点接触区域在衬底基板上的投影位于刻蚀阻挡层在衬底基板上的投影以外；第一节点位于第一节点接触区域的远离衬底基板的一侧；并且第二节点位于第二节点接触区域的远离衬底基板的一侧；并且
有源层和第一电极位于同一层，且均由包括M1OaNb的半导体材料制成，其中M1是单金属或多金属的组合，a＞0，并且b≥0。
2.根据权利要求1所述的阵列基板，还包括位于第一电极的远离衬底基板的一侧的辅助刻蚀阻挡层；辅助刻蚀阻挡层和刻蚀阻挡层位于同一层且由相同材料制成。
3.根据权利要求1所述的阵列基板，还包括数据线；
其中数据线包括第一子层和第二子层；第一子层位于第二子层的靠近衬底基板的一侧；
第一子层与有源层和第一电极位于同一层，并且由与有源层和第一电极的材料相同的材料制成；并且
第二子层与第一节点和第二节点位于同一层，并且由与第一节点和第二节点的材料相同的材料制成。
4.根据权利要求1所述的阵列基板，其中第二电极位于第一电极的远离衬底基板的一侧。
5.根据权利要求1所述的阵列基板，其中第二电极位于第一电极的靠近衬底基板的一侧。
6.根据权利要求1所述的阵列基板，其中第一电极为像素电极并且第二电极为公共电极。
7.根据权利要求6所述的阵列基板，还包括：
栅电极，其位于衬底基板上；
公共电极信号线，其与栅电极位于同一层且由相同材料制成；
栅绝缘层，其位于栅电极和公共电极信号线的远离衬底基板的一侧；
钝化层，其位于栅绝缘层的远离公共电极信号线的一侧；和
过孔，其延伸穿过栅绝缘层和钝化层；
其中公共电极位于钝化层的远离栅绝缘层的一侧，并且通过过孔与公共电极信号线电连接。
8.根据权利要求6所述的阵列基板，还包括：
栅电极，其位于衬底基板上；
公共电极信号线，其与栅电极位于同一层；和
栅绝缘层，其位于栅电极和有源层之间；
其中公共电极位于栅绝缘层的靠近衬底基板的一侧，并且与公共电极信号线电连接。
9.根据权利要求1所述的阵列基板，其中第一电极为公共电极并且第二电极为像素电极。
10.根据权利要求9所述的阵列基板，还包括：
栅电极，其位于衬底基板上；
栅绝缘层，其位于栅电极和有源层之间；和
过孔，其延伸穿过栅绝缘层；
其中像素电极位于栅绝缘层的靠近衬底基板的一侧，并且通过过孔与第二节点电连接。
11.根据权利要求1所述的阵列基板，其中M1OaNb为以下各项之一：铟镓锌氧化物、铟锌铪、铟锌锆氧化物、铟锌锡氧化物、铟锌氧化物、铝铟锌氧化物、锌氧化物和铝铟锌氧化物。
12.一种显示设备，包括权利要求1至11中任一项所述的阵列基板。
13.一种制造阵列基板的方法，包括：
在衬底基板上形成第一电极和第二电极，第一电极和第二电极为选自像素电极和公共电极的两种不同电极；和
形成薄膜晶体管，所述薄膜晶体管包括有源层、位于有源层的远离衬底基板的一侧的刻蚀阻挡层、第一节点和第二节点；
其中有源层形成为具有沟道区域、第一节点接触区域和第二节点接触区域；沟道区域在衬底基板上的投影实质上与刻蚀阻挡层在衬底基板上的投影重叠；第一节点接触区域和第二节点接触区域在衬底基板上的投影位于刻蚀阻挡层在衬底基板上的投影以外；第一节点形成在第一节点接触区域的远离衬底基板的一侧；并且第二节点形成在第二节点接触区域的远离衬底基板的一侧；并且
有源层和第一电极形成在同一层，且均利用包括M1OaNb的半导体材料形成，其中M1是单金属或多金属的组合，a＞0，并且b≥0。
14.根据权利要求13所述的方法，还包括：在第一电极的远离衬底基板的一侧形成辅助刻蚀阻挡层；辅助刻蚀阻挡层和刻蚀阻挡层形成在同一层且由相同材料制成。
15.根据权利要求13所述的方法，还包括形成数据线，
其中所述形成数据线的步骤包括形成第一子层和形成第二子层；第一子层形成在第二子层的靠近衬底基板的一侧；
第一子层与有源层和第一电极形成在同一层，并且利用与有源层和第一电极的材料相同的材料形成；并且
第二子层与第一节点和第二节点形成在同一层，并且利用与第一节点和第二节点的材料相同的材料形成。
16.根据权利要求13所述的方法，其中第二电极形成在第一电极的远离衬底基板的一侧。
17.根据权利要求13所述的方法，其中第二电极形成在第一电极的靠近衬底基板的一侧。
18.根据权利要求13所述的方法，其中第一电极为像素电极并且第二电极为公共电极，所述方法包括：
在衬底基板上形成栅电极和公共电极信号线；
在栅电极和公共电极信号线的远离衬底基板的一侧形成栅绝缘层；
在栅绝缘层的远离栅电极和公共电极信号线的一侧形成半导体材料层；半导体材料包括M1OaNb，其中M1是单金属或多金属的组合，a＞0，并且b≥0；
在半导体材料层的远离栅绝缘层的一侧形成刻蚀阻挡材料层；
利用掩膜板对刻蚀阻挡材料层进行构图，从而形成刻蚀阻挡层和辅助刻蚀阻挡层；
在刻蚀阻挡层和辅助刻蚀阻挡层的远离半导体材料层的一侧形成电极材料层；
利用单个掩膜板对电极材料层和半导体材料层进行构图，从而形成第一节点、第二节点、有源层、第一电极和包括第一子层和第二子层的数据线；
在第一节点、第二节点和数据线的远离栅绝缘层的一侧形成钝化层；
形成延伸穿过钝化层和栅绝缘层的过孔；和
在钝化层的远离栅绝缘层的一侧形成第二电极；
其中第二电极形成为通过过孔与公共电极信号线电连接；所述对电极材料层和半导体材料层进行构图的步骤包括利用相同刻蚀剂刻蚀电极材料层和半导体材料层。
19.根据权利要求13所述的方法，其中第一电极为像素电极并且第二电极为公共电极，所述方法包括：
在衬底基板上形成栅电极、公共电极信号线和第二电极；第二电极形成为与公共电极信号线电连接；
在栅电极、公共电极信号线和第二电极的远离衬底基板的一侧形成栅绝缘层；
在栅绝缘层的远离栅电极、公共电极信号线和第二电极的一侧形成半导体材料层；半导体材料包括M1OaNb，其中M1是单金属或多金属的组合，a＞0，并且b≥0；
在半导体材料层的远离栅绝缘层的一侧形成刻蚀阻挡材料层；
利用掩膜板对刻蚀阻挡材料层进行构图，从而形成刻蚀阻挡层和辅助刻蚀阻挡层；
在刻蚀阻挡层和辅助刻蚀阻挡层的远离半导体材料层的一侧形成电极材料层；
利用单个掩膜板对电极材料层和半导体材料层进行构图，从而形成第一节点、第二节点、有源层、第一电极和包括第一子层和第二子层的数据线；和
在第一节点、第二节点和数据线的远离栅绝缘层的一侧形成钝化层；
其中所述对电极材料层和半导体材料层进行构图的步骤包括利用相同刻蚀剂刻蚀电极材料层和半导体材料层。
20.根据权利要求13所述的方法，其中第一电极为公共电极并且第二电极为像素电极，所述方法包括：
在衬底基板上形成栅电极、公共电极信号线和第二电极；
在栅电极、公共电极信号线和第二电极的远离衬底基板的一侧形成栅绝缘层；
形成延伸穿过栅绝缘层的第一过孔和第二过孔；
在栅绝缘层的远离栅电极、公共电极信号线和第二电极的一侧形成半导体材料层；
在半导体材料层的远离栅绝缘层的一侧形成刻蚀阻挡材料层；
利用掩膜板对刻蚀阻挡材料层进行构图，从而形成刻蚀阻挡层和辅助刻蚀阻挡层；
在刻蚀阻挡层和辅助刻蚀阻挡层的远离半导体材料层的一侧形成电极材料层；
利用单个掩膜板对电极材料层和半导体材料层进行构图，从而形成第一节点、第二节点、有源层、第一电极和包括第一子层和第二子层的数据线；第一电极通过第一过孔与公共电极信号线电连接，第二节点通过第二过孔与第二电极电连接；和
在第一节点、第二节点和数据线的远离栅绝缘层的一侧形成钝化层；
其中所述对电极材料层和半导体材料层进行构图的步骤包括利用相同刻蚀剂刻蚀电极材料层和半导体材料层。
CN201680001242.XA 2016-11-02 2016-11-02 阵列基板及其制造方法、显示面板和显示设备 Active CN108886042B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/104348 WO2018081953A1 (en) 2016-11-02 2016-11-02 Array substrate, display panel and display apparatus having the same, and fabricating method thereof

Publications (2)

Publication Number Publication Date
CN108886042A true CN108886042A (zh) 2018-11-23
CN108886042B CN108886042B (zh) 2022-07-19

Family

ID=62075391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680001242.XA Active CN108886042B (zh) 2016-11-02 2016-11-02 阵列基板及其制造方法、显示面板和显示设备

Country Status (6)

Country Link
US (1) US10475822B2 (zh)
EP (1) EP3535783A4 (zh)
JP (1) JP7042621B2 (zh)
KR (1) KR102043082B1 (zh)
CN (1) CN108886042B (zh)
WO (1) WO2018081953A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729327A (zh) * 2019-09-11 2020-01-24 云谷（固安）科技有限公司 一种显示面板及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712993A (zh) * 2019-01-02 2019-05-03 南京中电熊猫平板显示科技有限公司 阵列基板及制造方法及显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN101051134A (zh) * 2006-04-06 2007-10-10 株式会社半导体能源研究所 液晶显示设备、半导体器件和电子设备
CN102263111A (zh) * 2010-05-28 2011-11-30 乐金显示有限公司 阵列基板及制造该阵列基板的方法
CN102651322A (zh) * 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103021959A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US20130228772A1 (en) * 2012-03-02 2013-09-05 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
CN104269413A (zh) * 2014-09-22 2015-01-07 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示装置
CN104617115A (zh) * 2015-03-02 2015-05-13 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法
US20160035893A1 (en) * 2014-08-01 2016-02-04 Chunghwa Picture Tubes, Ltd. Pixel structure and manufacturing method thereof
CN105655408A (zh) * 2016-03-14 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN105826248A (zh) * 2016-03-11 2016-08-03 深圳市华星光电技术有限公司 Ffs模式的阵列基板及制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
CN101236738B (zh) 2008-03-03 2010-10-13 上海广电光电子有限公司 一种液晶显示装置的修复线运算放大电路及其驱动方法
KR101019048B1 (ko) * 2008-11-20 2011-03-07 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP2010245118A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
KR101863148B1 (ko) * 2011-09-27 2018-06-01 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
US9720295B2 (en) * 2011-09-27 2017-08-01 Lg Display Co., Ltd. Liquid crystal display device and method for manufacturing the same
CN102520534A (zh) 2011-11-28 2012-06-27 深圳市华星光电技术有限公司 修复线系统及其修复方法
WO2014054563A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
CN103985713B (zh) 2013-03-20 2017-02-08 上海天马微电子有限公司 Tft阵列基板及其制造方法
CN104898341B (zh) 2015-06-05 2018-10-09 南京中电熊猫液晶显示科技有限公司 液晶面板修复线结构

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN101051134A (zh) * 2006-04-06 2007-10-10 株式会社半导体能源研究所 液晶显示设备、半导体器件和电子设备
CN102263111A (zh) * 2010-05-28 2011-11-30 乐金显示有限公司 阵列基板及制造该阵列基板的方法
CN102651322A (zh) * 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
US20130228772A1 (en) * 2012-03-02 2013-09-05 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103021959A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US20160035893A1 (en) * 2014-08-01 2016-02-04 Chunghwa Picture Tubes, Ltd. Pixel structure and manufacturing method thereof
CN104269413A (zh) * 2014-09-22 2015-01-07 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示装置
CN104617115A (zh) * 2015-03-02 2015-05-13 深圳市华星光电技术有限公司 Ffs型薄膜晶体管阵列基板及其制备方法
CN105826248A (zh) * 2016-03-11 2016-08-03 深圳市华星光电技术有限公司 Ffs模式的阵列基板及制作方法
CN105655408A (zh) * 2016-03-14 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729327A (zh) * 2019-09-11 2020-01-24 云谷（固安）科技有限公司 一种显示面板及其制备方法
CN110729327B (zh) * 2019-09-11 2022-07-08 云谷（固安）科技有限公司 一种显示面板及其制备方法

Also Published As

Publication number Publication date
CN108886042B (zh) 2022-07-19
EP3535783A1 (en) 2019-09-11
JP7042621B2 (ja) 2022-03-28
US20180331126A1 (en) 2018-11-15
KR102043082B1 (ko) 2019-11-11
US10475822B2 (en) 2019-11-12
KR20180067498A (ko) 2018-06-20
JP2020503661A (ja) 2020-01-30
EP3535783A4 (en) 2020-07-01
WO2018081953A1 (en) 2018-05-11

Similar Documents

Publication Publication Date Title
US7863607B2 (en) Thin film transistor array panel and manufacturing method thereof
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
CN111129104B (zh) 一种显示面板及显示面板制程方法
TW201042345A (en) Array substrate and method for manufacturing the same
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
CN104409360A (zh) 薄膜晶体管与其形成方法
US20140239290A1 (en) Thin-film transistor substrate and method of manufacturing the same
CN105097948A (zh) 薄膜晶体管、阵列基板及其制作方法、显示面板和装置
KR20150042989A (ko) 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법
TWI497689B (zh) 半導體元件及其製造方法
KR101854197B1 (ko) 표시 기판 및 이의 제조 방법
CN111244110B (zh) 一种显示面板以及电子装置
WO2022116313A1 (zh) 一种阵列基板、显示面板及其制备方法
KR20160087024A (ko) 박막트랜지스터 및 그의 제조방법
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN111293153A (zh) 一种显示面板及显示面板制程方法
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
JP2014041958A (ja) 表示装置及びその製造方法
CN108886042A (zh) 阵列基板及其制造方法、显示面板和显示设备
CN105990332B (zh) 薄膜晶体管基板及其显示面板
US11244970B2 (en) Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
CN106784015B (zh) 一种薄膜晶体管及其制作方法、显示基板及显示装置
CN102856322B (zh) 像素结构及像素结构的制作方法
CN104362180A (zh) 一种薄膜晶体管及其制作方法、显示基板和显示装置
KR20180086405A (ko) 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant