KR102080484B1 - 액정표시장치용 어레이기판 및 그의 제조방법 - Google Patents

액정표시장치용 어레이기판 및 그의 제조방법 Download PDF

Info

Publication number
KR102080484B1
KR102080484B1 KR1020130131396A KR20130131396A KR102080484B1 KR 102080484 B1 KR102080484 B1 KR 102080484B1 KR 1020130131396 A KR1020130131396 A KR 1020130131396A KR 20130131396 A KR20130131396 A KR 20130131396A KR 102080484 B1 KR102080484 B1 KR 102080484B1
Authority
KR
South Korea
Prior art keywords
pattern
source
drain
metal
oxide
Prior art date
Application number
KR1020130131396A
Other languages
English (en)
Other versions
KR20150050051A (ko
Inventor
백정선
방정호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130131396A priority Critical patent/KR102080484B1/ko
Priority to US14/499,366 priority patent/US20150115258A1/en
Priority to CN201410578380.7A priority patent/CN104600077B/zh
Publication of KR20150050051A publication Critical patent/KR20150050051A/ko
Priority to US15/360,468 priority patent/US9842915B2/en
Application granted granted Critical
Publication of KR102080484B1 publication Critical patent/KR102080484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Abstract

본 발명은, 기판과; 상기 기판 상부에 형성되며, 채널영역과 상기 채널영역 양측에 형성되는 소스 및 드레인 영역을 포함하는 액티브층과; 상기 채널영역 상부에 형성되는 제1 절연막과; 상기 제1 절연막 상부에 형성되는 게이트 전극과; 상기 기판 상부에 형성되며, 상기 소스 및 드레인 영역과 접촉되어 형성되는 소스 및 드레인 전극과; 상기 채널영역에 대응하여, 상기 게이트 전극 상부로 형성되는 산화막을 포함하는 액정표시장치용 어레이기판을 제공한다.

Description

액정표시장치용 어레이기판 및 그의 제조방법{Array substrate for Liquid crystal display device and Method for manufacturing the same}
본 발명은 액정표시장치용 어레이기판 및 그의 제조방법에 관한 것으로, 특히 코플레이너 방식 박막트랜지스터를 포함하는 액정표시장치용 어레이기판 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 디스플레이 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 액정표시장치(Liquid Crystal Display), 유기발광 디스플레이장치(Organic Light Emitting Diodes), 플라즈마 디스플레이장치(Plasma Display Panel)등 여러 가지 디스플레이 장치가 연구, 활용되고 있다.
그 중에 액정표시장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목 받고 있다.
이와 같은 박막트랜지스터는 게이트 전극의 위치에 의하여 크게 4가지 종류 형태가 있으며, 스태거드(staggered)형, 역 스태거드(inverted staggered)형, 코플레이너(coplanar)형으로 불린다.
이 중 코플레이너형 박막트랜지스터는 소스 및 드레인전극 식각 시 액티브층에 손상을 주지 않아 우수한 소자특성을 확보할 수 있는 특징을 가진다.
이때, 일반적인 코플레이너형 박막트랜지스터는 액티브층 상부에 게이트전극과 소스 및 드레인전극이 위치하는 구조를 가진다
이하, 도 1을 참조하여 일반적인 코플레이너형 박막트랜지스터의 구조를 설명한다.
도 1은 종래의 액정표시장치용 어레이기판을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 일반적인 코플레이너형 박막트랜지스터는 기판(10) 상부에 형성된 버퍼층(11)과, 버퍼층(11) 상부에 위치하고 채널영역(24a)과 채널영역(24a) 양측에 각각 위치하는 소스 및 드레인 영역(24b, 24c)을 포함하는 액티브층(24)과, 액티브층(24) 상부의 일부를 덮으며 위치하는 제1 절연막(15a)과, 제1 절연막(15a) 상부에 위치하는 게이트 전극(21)과, 게이트 전극(21) 상부로 기판(10) 전면에 위치하고 액티브층(24)의 소스 및 드레인 영역(24b, 24c)를 노출하는 제2 절연막(15b)과, 노출된 소스 및 드레인 영역(24b, 24c)과 전기적으로 접촉하는 소스 및 드레인 전극(22, 23)과, 소스 및 드레인 전극(22, 23) 상부로 기판(10) 전면에 위치하고 드레인 전극(23)의 일부를 노출하는 제3 절연막(15c)과, 제3 절연막(15c) 상부에 위치하며, 드레인 전극(23)과 전기적으로 접촉하는 화소전극(18)을 포함한다.
이때, 일반적인 코플레이너 박막트랜지스터는 아연 산화물(ZnO)계 반도체를 이용하여 액티브층(24)을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 특성이 있어 대면적 디스플레이에 적용 가능한 장점이 있다.
그리고, 아연 산화물(ZnO)은 산소 함량에 따라 도체, 반도체 및 부도체의 3가지 성질을 모두 구현할 수 있는 물질로, 아연 산화물계 반도체 물질을 액티브층(24)으로 적용한 박막트랜지스터는 액정표시장치와 유기발광 디스플레이를 포함하는 대면적 디스플레이에 적용될 수 있다.
하지만, 이와 같은 특성을 가지는 코플레이너형 박막트랜지스터는 아연 산화물계 반도체 물질로 이루어진 액티브층이 외부로 노출되는 것을 방지하기 위해 제2 절연막(15b)을 형성함에 따라 마스크수가 증가한다.
이에 따라, 공정단계가 많아지며, 코플레이너형 박막트랜지스터의 제조비용이 증가하고, 생산성이 감소하는 문제가 발생한다.
본 발명에서는 위와 같이 코플레이너형 박막트랜지스터에서 공정단계가 많아지고, 생산성이 감소하는 문제를 해결하고자 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 기판과; 상기 기판 상부에 형성되며, 채널영역과 상기 채널영역 양측에 형성되는 소스 및 드레인 영역을 포함하는 액티브층과; 상기 채널영역 상부에 형성되는 제1 절연막과; 상기 제1 절연막 상부에 형성되는 게이트 전극과; 상기 기판 상부에 형성되며, 상기 소스 및 드레인 영역과 접촉되어 형성되는 소스 및 드레인 전극과; 상기 채널영역에 대응하여, 상기 게이트 전극 상부로 형성되는 산화막을 포함하는 액정표시장치용 어레이기판을 제공한다.
이때, 상기 소스 및 드레인 전극은 상층에 형성되는 제1 소스 및 제1 드레인 패턴과 하층에 형성되는 제2 소스 및 제2 드레인 패턴을 포함하고, 상기 제2 소스 및 제2 드레인 패턴은 상기 산화막과 동일층에 위치한다.
이때, 상기 제1 소스 및 제1 드레인 패턴은 낮은 비저항을 갖고, 상기 제2 소스 및 제2 드레인 패턴은 도체에 대해서 낮은 접촉저항을 갖는 것을 특징으로 한다.
그리고, 상기 제1 소스 및 제1 드레인 패턴은 구리(Cu), 금(Au), 몰리브덴(Mo) 중 어느 하나를 포함하고, 상기 제2 소스 및 제2 드레인 패턴은 알루미늄(Al), 알루미늄 합금(Al alloy), 구리(Cu), 니켈(Ni), 크롬(Cr), 티타늄(Ti), 백금(Pt), 탄탈(Ta), 티타늄 합금(Ti alloy), 몰리브덴(Mo), 몰리브덴합금(Mo alloy) 중 어느 하나를 포함한다.
그리고, 상기 산화막은 산화 알루미늄(AlxOx), 산화 알루미늄 합금(AlXOx alloy), 산화 구리(CuxOx), 산화 니켈(NixOx), 산화 크롬(CrxOx), 산화 티타늄(TixOx), 산화 백금(PtxOx), 산화 탄탈(TaxOx), 산화 티타늄 합금(TixOx alloy), 산화 몰리브덴(MoxOx), 산화 몰리브덴합금(MoxOx alloy) 중 어느 하나를 포함한다.
그리고, 상기 소스 및 드레인 전극 상부로 기판 전면에 위치하며, 드레인 전극의 일부를 노출하는 제2 절연막과, 제2 절연막 상부에 위치하고 드레인 전극과 전기적으로 접촉하는 화소전극을 더 포함한다.
한편 본 발명은, 기판 위에 채널영역과 상기 채널영역 양측에 형성되는 소스 및 드레인 영역을 포함하는 액티브층을 형성하는 단계와; 상기 채널영역 상부에 제1 절연막을 형성하는 단계와; 상기 제1 절연막 상부에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상부로 상기 기판 전면에 제1 금속층 및 제2 금속층을 순차적으로 형성하는 단계와; 상기 제1 및 제2 금속층이 형성된 상기 기판 위에 하프톤 마스크를 이용하여 상기 제1 및 제2 금속층을 선택적으로 패터닝하여 제1 및 제2 금속패턴을 형성하는 단계와; 상기 제1 금속패턴의 일부 영역이 노출되도록 상기 제2 금속패턴을 식각하여 제1 소스 및 제1 드레인 패턴을 형성하는 단계와; 상기 노출된 제1 금속패턴을 산화시켜 산화막을 형성하고, 제2 소스 및 제2 드레인 패턴을 형성하여, 상기 제1 소스 및 제2 소스 패턴과 상기 제1 드레인 및 제2 드레인 패턴을 포함하는 소스 및 드레인 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판의 제조방법을 제공한다.
이때, 상기 제1 및 제2 금속패턴을 형성하는 단계는, 상기 제1 및 제2 금속층이 형성된 상기 기판 위에 하프톤 마스크를 이용하여 제1 감광막패턴과 제2 감광막패턴을 형성하는 단계와; 상기 제1 및 제2 감광막패턴을 마스크로 상기 제1 및 제2 금속층을 선택적으로 패터닝하여 상기 제1 및 제2 금속패턴을 형성하는 단계를 포함한다.
그리고, 상기 제2 소스 및 제2 드레인 패턴을 형성하는 단계는, 상기 제 1 및 제2 감광막패턴의 일부를 애싱공정을 통해 제거하여 제 3 및 제4 감광막패턴을 형성하는 단계와; 상기 제 3 및 제4 감광막패턴을 마스크로 하여 상기 제1 금속패턴의 일부 영역이 노출되도록 상기 제2 금속패턴을 식각하여 제2 소스 및 제2 드레인 패턴을 형성하는 단계를 포함한다.
그리고, 상기 제1 및 제2 금속층을 형성하는 단계는, 상기 제1 금속층을 도체에 대해서 낮은 접촉저항을 갖는 금속으로 형성하고, 상기 제2 금속층은 낮은 비저항을 갖는 금속으로 형성하는 것을 특징으로 한다.
그리고, 상기 제1 및 제2 금속층을 형성하는 단계는 상기 제1 금속층을 알루미늄(Al), 알루미늄 합금(Al alloy), 구리(Cu), 니켈(Ni), 크롬(Cr), 티타늄(Ti), 백금(Pt), 탄탈(Ta), 티타늄 합금(Ti alloy), 몰리브덴(Mo), 몰리브덴합금(Mo alloy) 중 어느 하나로 형성하고, 상기 제2 소스 및 제2 드레인 패턴은 구리(Cu), 금(Au), 몰리브덴(Mo) 중 어느 하나로 형성한다.
그리고, 상기 노출된 제1 금속층을 산화시켜 산화막을 형성하는 단계는, 상기 제1 금속층 중 상기 식각된 제2 금속패턴에 대응하는 부분을 산소 플라즈마 처리 또는 산소분위기에서 산화시킨다.
그리고, 상기 기판 위에 제2 절연막을 형성하는 단계와; 상기 보호막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계와; 상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 더 포함한다.
본 발명은 코플레이너형 박막트랜지스터 제작 시, 액티브층을 소스 및 드레인 전극과 동일한 물질로 감싸고, 외부로 노출된 액티브층 상부에 대응되는 부분을 산화하여 액티브층을 덮어 마스크 수를 감소시켜, 제조비용을 감소하고, 생산성을 향상시키는 효과가 있다.
도 1은 종래의 액정표시장치용 어레이기판을 개략적으로 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치용 어레이기판의 단면도이다.
도 3a 내지 3h는 본 발명의 일 실시예에 따른 액정표시장치용 어레이기판의 제조공정을 순차적으로 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 코플레이너형 박막트랜지스터에 대해 자세히 설명한다.
본 발명의 코플레이너형 박막트랜지스터는 다결정 박막트랜지스터, 비정질 박막트랜지스터, 산화물 박막트랜지스터 중 하나 일 수 있으며, 본 발명의 일 실시예에서는 코플레이너형 박막트랜지스터가 산화물 박막트랜지스터일 경우를 예로 들어 설명한다.
도 2는 본 발명의 일 실시예에 따른 액정표시장치용 어레이기판의 단면도이다.
도시한 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치용 어레이기판은 기판(110) 상부에 형성된 버퍼층(111)과, 버퍼층(111) 상부에 채널영역(124a)과 채널영역(124a) 양측에 각각 위치하는 소스 및 드레인 영역(124b, 124c)을 포함하는 액티브층(124)과, 채널영역(124a)의 일부를 덮으며 채널영역(124a) 상부에 위치하는 제1 절연막(115a)과, 제1 절연막(115a) 상부에 위치하는 게이트 전극(121)과, 채널영역(124a)에 대응하여 게이트 전극(121) 상부를 덮으며 형성되는 산화막(126)과, 소스 및 드레인 영역(124b, 124c)을 덮으며 소스 및 드레인 영역(124b, 124c)과 전기적으로 접촉하는 제2 소스 및 제2 드레인 패턴(122b, 123b)과, 제2 소스 및 제2 드레인 패턴(122b, 123b) 상부에 위치하고 각각 제2 소스 및 제2 드레인 패턴(122b, 123b)에 대응되는 제1 소스 및 제1 드레인 패턴(122a, 123a)으로 구성된다.
이때, 제1 소스 및 제2 소스 패턴(122a, 122b)과, 제1 드레인 및 제2 드레인 패턴(123a, 123b)은 각각 소스 및 드레인 전극(122, 123)을 이루며, 버퍼층(111)은 생략할 수 있다.
이와 같은 액정표시장치용 어레이기판은 소스 및 드레인 전극(122, 123) 상부로 기판(110) 전면에 위치하며, 드레인 전극(123)의 일부를 노출하는 제2 절연막(115b)과, 제2 절연막(115b) 상부에 위치하고 드레인 전극(123)과 전기적으로 접촉하는 화소전극(118)을 더 포함한다.
이때, 액티브층(124)은 아연 산화물(ZnO)계 반도체를 이용하여 형성되는데, 예를들어 인듐-갈륨-아연-산화물(IGZO)로 형성될 수 있다.
이와 같은, 아연 산화물(ZnO)은 산소 함량에 따라 도체 반도체 및 부도체의 3가지 성질을 모두 구현할 수 있는 물질로, 아연 산화물계 반도체 물질을 액티브층(124)으로 적용한 박막트랜지스터는 액정표시장치와 유기전계발광 디스플레이를 포함하는 대면적 디스플레이에 적용될 수 있다.
즉, 본 발명의 일 실시예에 따른 액정표시장치용 어레이기판은 스퍼터링 중의 반응 가스 내의 산소 농도를 조절함으로써 액티브층(124)의 캐리어 농도를 조절할 수 있어 박막트랜지스터의 소자특성을 조절할 수 있는 특징이 있다.
이와 같은 구성의 본 발명의 일 실시예에 따른 액정표시장치용 어레이기판의 액티브층(124)은 아연 산화물계 반도체 물질을 이용하여 형성되어 높은 이동도와 정전류 테스트 조건을 만족하여, 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
또한, 액티브층(124)이 외부로 노출되는 부분에 소스 및 드레인 전극(122, 123)과 동일한 물질로 감싸며, 소스 및 드레인 전극(122, 123)를 형성하면, 외부로 노출되는 액티브층(124) 상부에 대응하는 부분을 산화할 수 있다.
즉, 제2 소스 및 제2 드레인 패턴(122b, 123b) 중 채널영역(124a)에 대응하는 영역을 산화시켜 액티브층(124)을 덮음으로 인해 종래의 제2 절연막(도 1의 15b)를 생략할 수 있어, 마스크 수를 감소시켜, 제조비용을 감소하고, 생산성을 향상시키는 효과가 있다.
이때, 본 발명의 산화막(126)은 제2 소스 및 제2 드레인 패턴(122b, 123b)과 접촉한다.
그리고 도시하지 않았지만, 산화막(126)은 소스 및 드레인 영역(124b, 124c)의 일부를 덮도록 연장될 수 있다.
한편, 본 발명의 일 실시예에 따른 액정표시장치용 어레이기판은 채널영역(124a) 일부를 덮으며 위치하는 산화막(126)과, 소스 및 드레인 영역(124b, 124c)을 덮으며 위치하는 소스 및 드레인 전극(122, 123)은 제1 금속층(미도시)과 제2 금속층(미도시)을 연속으로 증착한 후, 마스크를 이용하여 형성된다.
이때, 마스크는 단일 마스크 또는 하프톤 마스크일 수 있으며, 마스크단계를 줄이기 위해 하프톤 마스크를 사용하는 것이 바람직하다.
이하 도 3a 내지 3h를 참조하여 본 발명의 일 실시예에 따른 액정표시장치의 박막트랜지스터의 제조방법을 좀 더 상세하게 설명한다.
도 3a 내지 3h는 본 발명의 일 실시예에 따른 박막트랜지스터의 제조공정을 순차적으로 나타내는 도면이다.
도 3a에 도시된 바와 같이, 버퍼층(111)이 형성된 기판(110) 전면에 아연 산화물(ZnO)계 반도체 물질을 증착하여 액티브층(124)을 형성하고, 액티브층(124)의 상부에 제1 절연막(115a) 및 게이트 전극(121)을 순차적으로 형성한다.
좀 더 상세하게는, 아연 산화물계 반도체 물질을 제1 마스크 공정을 이용하여 패터닝함으로써 액티브층(124)을 형성할 수 있다.
그리고, 아연 산화물계 반도체 물질은 예를들어, 갈륨산화물(Ga2O3), 인듐산화물(In2O3) 및 아연산화물(ZnO)의 복합체 타겟을 이용하여 스퍼터링(sputtering) 방법에 의해 형성될 수 있으며, 이 이외에도 화학기상증착이나 원자증착(Atomic Layer Deposition; ALD) 등의 화학적 증착방법으로 형성할 수 있다.
그리고, 제1 절연막(115a)은 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어질 수 있다.
이와 같은, 제1 절연막(115a)은 화학기상증착(Chemical Vapour Deposition; CVD) 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapour Deposition; PECVD)으로 형성할 수 있다.
그리고, 게이트 전극(121)은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질 또는, 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 불투명한 도전물질로 형성할 수 있으며, 전술한 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.
이와 같은, 제1 절연막(115a) 및 게이트 전극(121)은 기판 전면에 형성한 후 제2 마스크공정을 이용하여 패터닝함으로써 형성할 수 있다.
이때, 제1 절연막(115a) 및 게이트 전극(121)의 식각에는 건식식각을 이용할 수 있다.
그 다음 도 3b에 도시한 바와 같이, 기판(110) 전면에 게이트 전극(121)을 덮도록 제 1 금속층(113) 및 제2 금속층(114)을 순차적으로 증착한다.
이때, 제1 금속층(113)은 높은 이동도와 정전류테스트 조건을 만족하기 위해 낮은 접촉저항을 가지는 금속으로 형성될 수 있으며, 예를들어, 알루미늄(Al), 알루미늄 합금(Al alloy), 구리(Cu), 니켈(Ni), 크롬(Cr), 티타늄(Ti), 백금(Pt), 탄탈(Ta), 티타늄 합금(Ti alloy), 몰리브덴(Mo), 몰리브덴합금(Mo alloy) 등의 금속을 포함할 수 있다.
그리고, 제2 금속층(114)은 제1 금속층(113) 때문에 액티브층(124)과의 접촉저항을 고려하지 않고, 제1 금속층(113)에 비해 상대적으로 낮은 비저항을 가지는 금속으로 형성될 수 있으며, 예를들어, 구리(Cu), 금(Au), 몰리브덴(Mo) 등의 금속으로 형성될 수 있다.
한편, 제1 금속층(113)은 높은 이동도와 정전류테스트 조건을 만족하기 위해 200Å이하의 두께로 형성될 수 있으며, 예를 들어 100~200Å의 두께로 형성하는 것이 바람직하다.
그 후, 제1 및 제2 금속층(113, 114) 상부로 기판(110) 전면에 포토레지스트와 같은 감광물질을 도포하여 감광막(128)을 형성한다.
그 다음 도 3c에 도시한 바와 같이, 제3 마스크 공정을 이용하여 감광막(128)에 선택적으로 빛을 조사한다.
이때, 제3 마스크 공정은 단일 마스크 또는 하프톤 마스크(130)로 진행될 수 있으며, 마스크 공정 단계를 줄이기 위해 하프톤 마스크(130)를 이용하는 것이 바람직하다.
하프톤 마스크(130)는 조사되는 빛을 모두 투과시키는 제 1 투과영역(I)과, 조사되는 빛의 일부만 투과시키고 일부는 차단하는 제 2 투과영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)을 포함한다.
따라서, 하프톤 마스크(130)에 조사되는 빛 중 하프톤 마스크(130)를 투과한 빛만이 감광막(128)에 조사된다.
그 다음 도 3d에 도시한 바와 같이, 하프톤 마스크(130)을 통해 빛에 노광된 감광막(128)을 현상하면, 감광막(128) 중 제1 투과영역(I)과 대응되는 부분은 감광막(128)이 완전히 제거되고, 제2 투과영역(II)에 대응하는 부분은 감광막(128)의 일부가 남아 제1 감광막패턴(128a)가 되고, 차단영역(III)에 대응하는 부분은 감광막(128)이 완전히 남아 제1 감광막패턴(128a)보다 두께가 두꺼운 제2 감광막패턴(128b)이 된다.
이와 같이 제거되지 않고 남아있는 제1 및 제2 감광막패턴(128a, 128b)을 마스크로 이용하여 제1 및 제2 금속층(113, 114)를 선택적으로 패터닝하여 제거할 수 있다.
즉, 도 3e에 도시한 바와 같이, 제1 및 제2 감광막패턴(128a, 128b)외부로 노출된 제1 및 제2 금속층(도3d의 113, 114)을 선택적으로 제거하여 제1 및 제2 금속패턴(113a, 114a)이 형성된다.
이때, 제1 및 제2 금속층(도3d의 113, 114)은 습식식각 공정을 통해 식각 될 수 있다.
그리고, 제1 및 제2 감광막패턴(도3d의 128a, 128b)의 일부를 제거하는 애싱(ahing)공정을 진행하여 제1 감광막패턴(도3d의 128a)을 완전히 제거하고, 제2 감광막패턴(도3d의 128b)은 제1 감광막패턴(도3d의 128a)의 두께만큼 제거되어 제3 감광막패턴(128c)과, 제4 감광막패턴(128d)을 이룬다.
그 다음 도 3f에 도시한 바와 같이, 제3 및 제4 감광막패턴(128c, 128d)을 마스크로 하여 제2 금속패턴(도 3e의 114a)의 일부를 식각한다.
이때, 제2 금속패턴(도 3e의 114a)은 건식식각 공정을 통해 식각 될 수 있다.
그리고, 제1 금속패턴(도 3e의 113a) 중 외부로 노출된 영역을 산화시킨다.
즉, 제2 금속패턴(114a)의 식각 후 산소 플라즈마 처리 또는 산소분위기에서 열처리를 통해 제2 금속패턴(도 3e의 114a) 중 식각된 부분에 대응하는 제1 금속층(113a)을 산화시켜 산화막(126)을 형성한다.
좀 더 상세하게는 제1 금속층(113a) 중 식각된 제2 금속패턴(114a)에 대응하는 부분을 산소 분위기에 노출하고 일정시간 열 처리를 하여 산화시키거나, 플라즈마 처리를 하여 산화시킬 수 있다.
예를 들어 산화막(126)은 산화 알루미늄(AlxOx), 산화 알루미늄 합금(AlXOx alloy), 산화 구리(CuxOx), 산화 니켈(NixOx), 산화 크롬(CrxOx), 산화 티타늄(TixOx), 산화 백금(PtxOx), 산화 탄탈(TaxOx), 산화 티타늄 합금(TixOx alloy), 산화 몰리브덴(MoxOx), 산화 몰리브덴합금(MoxOx alloy) 중 어느 하나를 포함할 수 있다.
이때, 산화막(126)은 부도체로써 절연층의 역할을 하게된다.
그리고, 제3 및 제4 감광막패턴(128c, 128d)을 애싱공정으로 제거하여 제3 및 제4 감광막패턴(128c, 128d)을 완전히 제거한다.
이와 같은 공정을 통해 제1 및 제2 금속패턴(도 3e의 113a, 114b)은, 제1 소스 및 제2 소스 패턴(122a, 122b)과, 제1 드레인 및 제2 드레인 패턴(123a, 123b)을 포함하는 소스 및 드레인 전극(122, 123)을 이룬다.
그 다음 도 3g에 도시한 바와 같이 제2 절연막(115b)을 기판(110) 상부 전면에 형성한다. 그리고, 제4 마스크 공정으로 패터닝하여 드레인 전극(123)을 노출하는 콘택홀을 형성한다.
그 다음 도 3h에 도시한 바와 같이, 제2 절연막(115b) 상부로 기판(110) 전면에 제3 금속층을 형성하고 제 5 마스크 공정으로 패터닝하여 드레인 전극(123)과 전기적으로 접촉하는 화소전극(118)을 형성한다.
이와 같은 구성의 본 발명의 일 실시예에 따른 박막트랜지스터 제조방법은, 액티브층(124)이 아연 산화물계 반도체 물질을 이용하여 형성되어 높은 이동도와 정전류 테스트 조건을 만족하여, 대면적 디스플레이에 적용 가능한 장점을 가지고 있다.
그리고, 액티브층(124)이 외부로 노출되는 영역에 대응하는 부분에 제1 금속패턴(도 3e의 113a)를 형성하고, 제1 금속패턴(도 3e의 113a)을 산화시켜 액티브층(124)을 덮음으로 인해, 종래의 제2 절연막(도 1의 15b)를 생략할 수 있어, 마스크 수를 감소시킬 수 있다.
이에 따라 제조비용을 감소시키고, 생산성을 향상시키는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 : 기판 111 : 버퍼층
115a : 제1 절연막 115b : 제2 절연막
118 : 화소전극 121 : 게이트 전극
122a : 제1 소스패턴 122b : 제2 소스패턴
123a : 제1 드레인패턴 123b : 제2 드레인패턴
122 : 소스전극 123 : 드레인 전극
126 : 산화막 260 : 박막트랜지스터 보호층
280 : 화소전극

Claims (20)

  1. 기판과;
    상기 기판 상부에 형성되며, 채널 영역과 상기 채널 영역 양측에 위치하는 소스 및 드레인 영역을 포함한 반도체층과;
    상기 채널 영역 상부에 형성된 제1 절연막과;
    상기 제1 절연막 상부에 형성되는 게이트 전극과;
    상기 기판 상부에 형성되며, 상기 소스 및 드레인 영역 각각에 접촉되어 형성되는 소스 및 드레인 전극과;
    상기 채널 영역에 대응하여, 상기 게이트 전극 상부로 형성되는 산화막
    을 포함하고,
    상기 소스 전극은, 제1 소스 패턴과, 상기 제1 소스 패턴 하부에 위치하고 상기 제1 소스 패턴 하면 전체와 접촉하며 상기 제1 소스 패턴과 동일한 패턴 형상을 갖는 제2 소스 패턴을 포함하고,
    상기 드레인 전극은, 제1 드레인 패턴과, 상기 제1 드레인 패턴 하부에 위치하고 상기 제1 드레인 패턴 하면 전체와 접촉하며 상기 제1 드레인 패턴과 동일한 패턴 형상을 갖는 제2 드레인 패턴을 포함하고,
    상기 산화막은, 상기 제2 소스 패턴 및 제2 드레인 패턴을 이루는 금속 물질의 산화막으로서 상기 제2 소스 패턴 및 제2드레인 패턴과 일체형으로 구성되며,
    상기 산화막은, 단지 상기 게이트 전극의 상면 및 양측면과, 상기 제1 절연막의 양측면과, 상기 제1 절연막 양측으로 노출된 상기 채널 영역의 상면을 덮으면서 접촉하는
    액정표시장치용 어레이기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1 소스 및 제1 드레인 패턴은 낮은 비저항을 갖고, 상기 제2 소스 및 제2 드레인 패턴은 도체에 대해서 낮은 접촉저항을 갖는 것을 특징으로 하는 액정표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 제1 소스 및 제1 드레인 패턴은 구리(Cu), 금(Au), 몰리브덴(Mo) 중 어느 하나를 포함하고,
    상기 제2 소스 및 제2 드레인 패턴은 알루미늄(Al), 알루미늄 합금(Al alloy), 구리(Cu), 니켈(Ni), 크롬(Cr), 티타늄(Ti), 백금(Pt), 탄탈(Ta), 티타늄 합금(Ti alloy), 몰리브덴(Mo), 몰리브덴합금(Mo alloy) 중 어느 하나를 포함하는 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서,
    상기 산화막은 산화 알루미늄(AlxOx), 산화 알루미늄 합금(AlXOx alloy), 산화 구리(CuxOx), 산화 니켈(NixOx), 산화 크롬(CrxOx), 산화 티타늄(TixOx), 산화 백금(PtxOx), 산화 탄탈(TaxOx), 산화 티타늄 합금(TixOx alloy), 산화 몰리브덴(MoxOx), 산화 몰리브덴합금(MoxOx alloy) 중 어느 하나를 포함하는 액정표시장치용 어레이기판.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 소스 및 드레인 전극 상부로 기판 전면에 위치하며, 드레인 전극의 일부를 노출하는 제2 절연막과, 제2 절연막 상부에 위치하고 드레인 전극과 전기적으로 접촉하는 화소전극을 더 포함하는 액정표시장치용 어레이기판.
  9. 기판 상부에 반도체층을 형성하는 단계와;
    상기 반도체층 상부에 제1 절연막을 형성하고, 상기 제1 절연막 상부에 게이트 전극을 형성하는 단계와;
    상기 반도체층 및 게이트 전극 상부로 상기 기판 전면에 제1 금속층 및 제2 금속층을 순차적으로 형성하는 단계와;
    상기 제1 및 제2 금속층을 선택적으로 패터닝하여 제1 및 제2 금속패턴을 형성하는 단계와;
    상기 제1 금속패턴의 일부 영역이 노출되도록 상기 제2 금속패턴을 식각하여 제1 소스 및 제1 드레인 패턴을 형성하는 단계와;
    상기 노출된 제1 금속패턴을 산화시켜 산화막을 형성하고, 제2 소스 및 제2 드레인 패턴을 형성하여, 상기 제1 소스 및 제2 소스 패턴과 상기 제1 드레인 및 제2 드레인 패턴을 포함하는 소스 및 드레인 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판의 제조방법.
  10. 제 9 항에 있어서,
    상기 제1 및 제2 금속패턴을 형성하는 단계는,
    상기 제1 및 제2 금속층이 형성된 상기 기판 상부에 마스크를 이용하여 제1 감광막패턴과 제2 감광막패턴을 형성하는 단계와;
    상기 제1 및 제2 감광막패턴을 마스크로 상기 제1 및 제2 금속층을 선택적으로 패터닝하여 상기 제1 및 제2 금속패턴을 형성하는 단계를 포함하는 액정표시장치용 어레이기판의 제조방법.
  11. 제 10 항에 있어서,
    제1 감광막패턴과 제2 감광막패턴을 형성하는 단계는, 하프톤 마스크를 이용하여 패터닝하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  12. 제 10 항에 있어서,
    상기 제2 소스 및 제2 드레인 패턴을 형성하는 단계는,
    상기 제 1 및 제2 감광막패턴의 일부를 애싱공정을 통해 제거하여 제 3 및 제4 감광막패턴을 형성하는 단계와;
    상기 제 3 및 제4 감광막패턴을 마스크로 하여 상기 제1 금속패턴의 일부 영역이 노출되도록 상기 제2 금속패턴을 식각하여 제2 소스 및 제2 드레인 패턴을 형성하는 단계를 포함하는 액정표시장치용 어레이기판의 제조방법.
  13. 제 9 항에 있어서,
    상기 제1 및 제2 금속층을 형성하는 단계는, 상기 제1 금속층을 도체에 대해서 낮은 접촉저항을 갖는 금속으로 형성하고,
    상기 제2 금속층은 낮은 비저항을 갖는 금속으로 형성하는 것을 특징으로 하는 액정표시장치용 어레이기판의 제조방법.
  14. 제 9 항에 있어서,
    상기 제1 및 제2 금속층을 형성하는 단계는 상기 제1 금속층을 알루미늄(Al), 알루미늄 합금(Al alloy), 구리(Cu), 니켈(Ni), 크롬(Cr), 티타늄(Ti), 백금(Pt), 탄탈(Ta), 티타늄 합금(Ti alloy), 몰리브덴(Mo), 몰리브덴합금(Mo alloy) 중 어느 하나로 형성하고,
    상기 제2 소스 및 제2 드레인 패턴은 구리(Cu), 금(Au), 몰리브덴(Mo) 중 어느 하나로 형성하는 액정표시장치용 어레이기판의 제조방법.
  15. 제 9 항에 있어서,
    상기 노출된 제1 금속층을 산화시켜 산화막을 형성하는 단계는, 상기 제1 금속층 중 상기 식각된 제2 금속패턴에 대응하는 부분을 산소 플라즈마 처리 또는 산소분위기에서 산화시키는 액정표시장치용 어레이기판의 제조방법.
  16. 제 9 항에 있어서,
    상기 반도체층을 형성하는 단계는, 상기 반도체층 내부에 채널영역과 상기 채널영역의 양측에 소스 및 드레인 영역을 형성하는 것을 포함하는 액정표시장치용 어레이기판의 제조방법.
  17. 제 16 항에 있어서,
    상기 채널영역 상부에 상기 제1 절연막을 형성하는 액정표시장치용 어레이기판의 제조방법.
  18. 삭제
  19. 제 9 항에 있어서,
    상기 기판 위에 제2 절연막을 형성하는 단계와;
    상기 보호막의 일부 영역을 제거하여 상기 드레인전극의 일부를 노출시키는 콘택홀을 형성하는 단계와;
    상기 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계를 더 포함하는 액정표시장치용 어레이기판의 제조방법.
  20. 제 1 항에 있어서,
    상기 제1 절연막은 무기절연물질이나, 하프늄 옥사이드 또는 알루미늄 옥사이드로 이루어지는
    액정표시장치용 어레이기판.
KR1020130131396A 2013-10-31 2013-10-31 액정표시장치용 어레이기판 및 그의 제조방법 KR102080484B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130131396A KR102080484B1 (ko) 2013-10-31 2013-10-31 액정표시장치용 어레이기판 및 그의 제조방법
US14/499,366 US20150115258A1 (en) 2013-10-31 2014-09-29 Array substrate for liquid crystal display device and method of manufacturing the same
CN201410578380.7A CN104600077B (zh) 2013-10-31 2014-10-24 用于液晶显示装置的阵列基板及其制造方法
US15/360,468 US9842915B2 (en) 2013-10-31 2016-11-23 Array substrate for liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130131396A KR102080484B1 (ko) 2013-10-31 2013-10-31 액정표시장치용 어레이기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20150050051A KR20150050051A (ko) 2015-05-08
KR102080484B1 true KR102080484B1 (ko) 2020-02-24

Family

ID=52994386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130131396A KR102080484B1 (ko) 2013-10-31 2013-10-31 액정표시장치용 어레이기판 및 그의 제조방법

Country Status (3)

Country Link
US (2) US20150115258A1 (ko)
KR (1) KR102080484B1 (ko)
CN (1) CN104600077B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102188690B1 (ko) * 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
CN104409413B (zh) * 2014-11-06 2017-12-08 京东方科技集团股份有限公司 阵列基板制备方法
CN108288650B (zh) * 2017-01-10 2021-04-23 昆山国显光电有限公司 氧化物薄膜晶体管及其制造方法
JP2018170324A (ja) 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
CN107316815B (zh) * 2017-06-30 2019-12-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108615735B (zh) * 2018-05-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN109192739B (zh) * 2018-09-17 2020-12-18 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN113327935B (zh) * 2021-05-21 2022-07-12 Tcl华星光电技术有限公司 显示面板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3161701B2 (ja) 1991-05-11 2001-04-25 株式会社半導体エネルギー研究所 液晶電気光学装置の作製方法
KR101109623B1 (ko) 2005-04-07 2012-01-31 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법.

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JP4790896B2 (ja) * 2000-05-26 2011-10-12 エーユー オプトロニクス コーポレイション トップゲート型ｔｆｔを含むアクティブマトリックスデバイスの製造方法および製造装置
KR101229413B1 (ko) * 2006-04-18 2013-02-04 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
CN100590818C (zh) * 2007-09-10 2010-02-17 中华映管股份有限公司 薄膜晶体管及其制造方法
KR101516034B1 (ko) * 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
KR101475297B1 (ko) * 2008-03-25 2014-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 액정 표시 장치, 및 액정 표시장치의 제조 방법
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
JP5209146B2 (ja) * 2010-03-11 2013-06-12 シャープ株式会社 半導体装置およびその製造方法
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
TWI512840B (zh) * 2012-02-14 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
TWI474409B (zh) * 2012-02-14 2015-02-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3161701B2 (ja) 1991-05-11 2001-04-25 株式会社半導体エネルギー研究所 液晶電気光学装置の作製方法
KR101109623B1 (ko) 2005-04-07 2012-01-31 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법.

Also Published As

Publication number Publication date
US20150115258A1 (en) 2015-04-30
CN104600077B (zh) 2018-03-20
KR20150050051A (ko) 2015-05-08
CN104600077A (zh) 2015-05-06
US9842915B2 (en) 2017-12-12
US20170077271A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
USRE48290E1 (en) Thin film transistor array panel
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
US20150295092A1 (en) Semiconductor device
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US20100283055A1 (en) Tft substrate and tft substrate manufacturing method
JP2014131047A (ja) 薄膜トランジスタ、および薄膜トランジスタ表示板
US20150214249A1 (en) Array Substrate, Display Device and Manufacturing Method
US20140145179A1 (en) Tft, method of manufacturing the tft, and method of manufacturing organic light emitting display device including the tft
US20160343863A1 (en) Oxide thin film transistor and manufacturing method thereof
US9831350B2 (en) Thin film transistor and method of manufacturing the same
US10283628B2 (en) Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device
WO2018223476A1 (zh) 铟镓锌氧化物薄膜晶体管的制作方法
JP2012164873A (ja) 薄膜トランジスタ回路基板及びその製造方法
KR20100070082A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20150030518A (ko) 박막 트랜지스터 및 그 제조 방법
US8071977B2 (en) Thin film transistor array panel and manufacturing method thereof
CN108886042B (zh) 阵列基板及其制造方法、显示面板和显示设备
CN110808289A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
WO2019106896A1 (ja) 薄膜トランジスタ
US20210217978A1 (en) Transistor array
CN115132746A (zh) 薄膜晶体管、显示装置及薄膜晶体管的制作方法
CN116529856A (zh) 金属氧化物薄膜晶体管、阵列基板及其制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant