CN108288650B - 氧化物薄膜晶体管及其制造方法 - Google Patents

氧化物薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN108288650B
CN108288650B CN201710017280.0A CN201710017280A CN108288650B CN 108288650 B CN108288650 B CN 108288650B CN 201710017280 A CN201710017280 A CN 201710017280A CN 108288650 B CN108288650 B CN 108288650B
Authority
CN
China
Prior art keywords
layer
electrode
source
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710017280.0A
Other languages
English (en)
Other versions
CN108288650A (zh
Inventor
黄梦
文国哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN201710017280.0A priority Critical patent/CN108288650B/zh
Publication of CN108288650A publication Critical patent/CN108288650A/zh
Application granted granted Critical
Publication of CN108288650B publication Critical patent/CN108288650B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种氧化物薄膜晶体管及其制造方法,其中,所述氧化物薄膜晶体管包括:衬底以及形成于所述衬底上的金属氧化物有源层、栅极绝缘层、栅极、源极、漏极、中间层和源漏引线层,所述栅极绝缘层和中间层包围所述栅极,所述源极和漏极位于所述栅极的相对两侧,且与所述源漏引线层连接;其中,所述源极和漏极均具有一合金层,所述合金层与所述金属氧化物有源层相接触。在本发明提供的氧化物薄膜晶体管及其制造方法中,通过采用具有场松弛效果顶栅结构,以降低栅极与源极、漏极之间的场效应对于薄膜晶体管性能的影响,同时在金属氧化物有源层上形成了合金层,以避免器件中的氢渗透至金属氧化物有源层中与氧结合形成氧空位,由此提高所述氧化物薄膜晶体管的可靠性。

Description

氧化物薄膜晶体管及其制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种氧化物薄膜晶体管及其制造方法。
背景技术
随着信息时代的到来,显示器件正加速向平板化、节能化的方向发展,其中以薄膜晶体管(TFT,thin film transistor)为开关元件的有源阵列驱动显示器件成为众多平板显示技术中的佼佼者。TFT是一种场效应半导体器件,包括衬底、有源层、绝缘层、栅极、源极和漏极等几个重要组成部分。其中有源层对器件性能以及制造工艺有至关重要的影响。在近十几年时间,以硅材料(非晶硅和多晶硅)作为有源层的TFT以其体积小、重量轻、品质高等优点获得了迅速发展。然而,非晶硅TFT存在场效应迁移率低、光敏性强以及材料不透明等缺点,而多晶硅TFT大面积制作工艺复杂、低温工艺难以实现。
在这样的情况下,人们发现IGZO(铟镓锌氧化物)等金属氧化物取代硅基作为薄膜晶体管的有源层对TFT的原有结构设计改变较小,且其余结构对应的工艺流程基本不变更,因此设备改造相对简单。最为重要的,基于IGZO等金属氧化物的薄膜晶体管性能得到了明显提高,因此引起了显示领域的关注。可以预见,氧化物薄膜晶体管将慢慢取代硅基薄膜晶体管而成为下一代的主流技术。
然而,现有的氧化物薄膜晶体管也有自己的缺点。例如,氧化物薄膜晶体管对氢敏感,器件中的氢易游走,并渗透至有源层中与有源层中的氧结合形成氧空位,导致氧化物薄膜晶体管的性能劣化。而氧化物薄膜晶体管的栅极绝缘层、钝化层和蚀刻阻挡层基本采用氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)或者SiNx/SiOx、SiOx/SiOxN、SiNx/SiOxN、SiNx/SiOx/SiOxN复合膜层,这些膜层中氢的含量可高达10%~25%,因此非常容易形成氧空位,导致氧化物薄膜晶体管的性能劣化。
基此,如何解决现有的氧化物薄膜晶体管由于器件中的氢与有源层中的氧结合形成氧空位,而导致性能劣化的问题,成了本领域技术人员亟待解决的一个技术问题。
发明内容
本发明的目的在于提供一种氧化物薄膜晶体管及其制造方法,以解决现有的氧化物薄膜晶体管由于器件中的氢与有源层中的氧结合形成氧空位,而导致性能劣化的问题。
为解决上述问题,本发明提供一种氧化物薄膜晶体管,所述薄膜晶体管包括:衬底以及形成于所述衬底上的金属氧化物有源层、栅极绝缘层、栅极、源极、漏极、中间层和源漏引线层,所述栅极绝缘层和中间层包围所述栅极,所述源极和漏极位于所述栅极的相对两侧,且与所述源漏引线层连接;
其中,所述源极和漏极均具有一合金层,所述合金层与所述金属氧化物有源层相接触。
可选的,在所述的氧化物薄膜晶体管的制造方法中,所述薄膜晶体管为顶栅结构的氧化物薄膜晶体管。
可选的,在所述的氧化物薄膜晶体管的制造方法中,所述金属氧化物有源层采用的材料为铟镓锌氧化物。
可选的,在所述的氧化物薄膜晶体管的制造方法中,所述合金层是所述铟镓锌氧化物与铝反应制成的。
可选的,在所述的氧化物薄膜晶体管的制造方法中,所述栅极采用的材料为钛,所述栅极的厚度范围在500埃到1000埃之间。
可选的,在所述的氧化物薄膜晶体管的制造方法中,所述栅极绝缘层和中间层采用的材料均为二氧化硅,所述栅极绝缘层的厚度范围在1000埃到1500埃之间,所述中间层的厚度范围在1500埃到3000埃之间。
相应的,本发明还提供一种氧化物薄膜晶体管的制造方法,所述氧化物薄膜晶体管的制造方法包括:
提供一衬底;
在所述衬底上形成金属氧化物有源层;
在所述金属氧化物有源层上形成栅极绝缘层和栅极;
在所述金属氧化物有源层上形成源极和漏极,所述源极和漏极均具有一合金层,所述合金层与所述金属氧化物有源层相接触;
在所述栅极、源极和漏极上形成中间层;以及
在所述中间层中形成通孔,并在所述通孔中形成源漏引线层。
可选的,在所述的氧化物薄膜晶体管的制造方法中,在所述金属氧化物有源层上形成栅极绝缘层和栅极的过程包括:
在所述金属氧化物有源层形成第一绝缘层;
在所述第一绝缘层上形成栅极层;以及
对所述栅极层和第一绝缘层进行刻蚀,以形成栅极绝缘层和栅极。
可选的,在所述的氧化物薄膜晶体管的制造方法中,在所述金属氧化物有源层上形成源极和漏极的过程包括:
在所述金属氧化物有源层上形成源漏金属层;
对所述源漏金属层进行退火处理;以及
对所述源漏金属层进行湿法刻蚀,以形成源极和漏极。
可选的,在所述的氧化物薄膜晶体管的制造方法中,所述源漏金属层采用的材料为铝,所述源漏金属层的厚度范围在100埃到300埃之间。
在本发明提供的氧化物薄膜晶体管及其制造方法中,通过采用具有场松弛效果顶栅结构,以降低栅极与源极、漏极之间的场效应对于薄膜晶体管性能的影响,同时在金属氧化物有源层上形成了合金层,以避免器件中的氢渗透至金属氧化物有源层中与氧结合形成氧空位,由此提高所述氧化物薄膜晶体管的可靠性。
附图说明
图1是本发明实施例的氧化物薄膜晶体管的结构示意图;
图2是本发明实施例的氧化物薄膜晶体管的制造方法的流程图;
图3至图9是本发明实施例的氧化物薄膜晶体管的制造过程的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的氧化物薄膜晶体管及其制造方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1,其为本发明的氧化物薄膜晶体管的结构示意图。如图1所示,所述氧化物薄膜晶体管10包括:衬底100以及形成于所述衬底100上的金属氧化物有源层110、栅极绝缘层120、栅极130、源极141、漏极142、中间层150和源漏引线层160,所述栅极绝缘层120和中间层150包围所述栅极130,所述源极141和漏极142位于所述栅极130的相对两侧,且与所述源漏引线层160连接;其中,所述源极141和漏极142均具有一合金层,所述合金层与所述金属氧化物有源层110相接触。
具体的,所述氧化物薄膜晶体管10为顶栅结构,所述金属氧化物有源层110采用的材料为铟镓锌氧化物(indium gallium zinc oxide,简称IGZO)。
本实施例中,所述合金层是铝(Al)与IGZO反应生成的合金层。
本实施例中,所述栅极130采用的材料为钛(Ti),所述栅极130的厚度范围在500埃到1000埃之间,所述栅极绝缘层120和中间层150采用的材料均为二氧化硅(SiO2),所述栅极绝缘层120的厚度范围在1000埃到1500埃之间,所述中间层150的厚度范围在1500埃到3000埃之间。
相应的,本发明还提供了一种氧化物薄膜晶体管的制造方法。请参考图2,其为本发明的氧化物薄膜晶体管的制造方法的流程图。如图2所示,所述氧化物薄膜晶体管的制造方法包括:
步骤一:提供一衬底;
步骤二:在所述衬底上形成金属氧化物有源层;
步骤三:在所述金属氧化物有源层上形成栅极绝缘层和栅极;
步骤四:在所述金属氧化物有源层上形成源极和漏极,所述源极和漏极均具有一合金层,所述合金层与所述金属氧化物有源层相接触;
步骤五:在所述栅极、源极和漏极上形成中间层;
步骤六:在所述中间层中形成通孔,并在所述通孔中形成源漏引线层。
下面通过附图1、附图3至附图9详细说明本实施例的氧化物薄膜晶体管的制造方法。
首先,如图3所示,提供一衬底100。该衬底100可以但不限于是玻璃基板、石英基板或者由有机材料形成的衬底基板。
接着,如图4所示,在所述衬底100上形成金属氧化物有源层110,所述金属氧化物有源层110采用的氧化物材料包括铟(In)、锌(Zn)、镓(Ga)、锡(Sn)中的至少一种。当然还可以进一步包括钨(W)、铁(Fe)、锰(Mn)、镍(Ni)、铝(Al)、镉(Cd)、钛(Ti)、锗(Ge)等等材料中的至少一种。
本实施例中,所述金属氧化物有源层110所采用的材料为IGZO。
然后,如图5所示,在所述金属氧化物有源层110上依次形成栅极绝缘层120和栅极130,所述栅极绝缘层120位于所述金属氧化物有源层110与栅极130之间。所述栅极绝缘层120可以是SiNx层、SiOx层、SiOxNy或SiNx/SiOx、SiOx/SiOxN、SiNx/SiOxN、SiNx/SiOx/SiOxNy的复合层及Al2O3、Y2O3、HfO2、TiOx等。所述栅极130可采用Ti、ITO、IZO或Si等材料。
本实施例中,所述栅极绝缘层120采用的材料为二氧化硅(SiO2),所述栅极绝缘层120的厚度范围在1000埃到1500埃之间,所述栅极130采用的材料为钛(Ti),所述栅极130的厚度范围在500埃到1000埃之间。
在所述金属氧化物有源层110上形成栅极绝缘层120和栅极130的具体过程包括:首先,在所述金属氧化物有源层110形成第一绝缘层;接着,在所述第一绝缘层上形成栅极层;然后,对所述栅极层和第一绝缘层进行刻蚀,同步形成栅极绝缘层120(即图形化的第一绝缘层)和栅极130(即图形化的栅极层)。
本实施例中,对所述栅极层和第一绝缘层进行刻蚀采用干法刻蚀。
之后,在所述金属氧化物有源层110上形成源极和漏极。在所述金属氧化物有源层110上形成源极和漏极的具体过程包括:
首先,如图6所示,通过金属溅射工艺在所述金属氧化物有源层110上形成源漏金属层140,所述源漏金属层140覆盖所述金属氧化物有源层110和栅极130;接着,对所述源漏金属层140进行退火处理,使得所述源漏金属层140与所述金属氧化物有源层110反应生成一合金层(图中未示出),所述合金层位于所述源漏金属层140与所述金属氧化物有源层110之间;然后,如图7所示,对所述源漏金属层140进行湿法刻蚀,未与所述金属氧化物有源层110接触的源漏金属层140被完全去除,与所述金属氧化物有源层110接触的合金层未被刻蚀,所述合金层上的源漏金属层140也未被完全去除,减薄后的源漏金属层和合金层构成源漏极层,所述源漏极层包括薄膜晶体管的源极141和漏极142,所述源极141和漏极142分别位于所述栅极130的两侧。
其中,所述源漏金属层140可采用Al、Mo或Cu等金属材料。本实施例中,所述源漏金属层140采用的材料为Al,所述源漏金属层140的厚度范围在50埃到300埃之间。优选的,所述源漏金属层140的厚度为80埃、100埃、150埃或200埃。
本实施例中,所述退火的温度范围在200°到400°之间,优选的,所述退火的温度为250°、300°或350°。
在对所述源漏金属层140进行湿法刻蚀时,湿法刻蚀所采用的Al刻蚀剂不会腐蚀IGZO和Ti,因此不会对所述栅极130和金属氧化物有源层110的形貌产生影响。
此后,如图8所示,在所述源极141、漏极142和栅极130上形成中间层150,所述中间层150覆盖所述源极141、漏极142和栅极130。本实施例中,所述中间层150采用的材料与所述栅极绝缘层120采用的材料相同,也是二氧化硅(SiO2),所述述中间层的厚度范围在1500埃到3000埃之间。
之后,如图9所示,在所述中间层150中形成通孔150a,所述通孔150a位于所述栅极130的两侧,且其底部暴露出所述源极141和漏极142。
最后,如图1所示,在所述通孔中形成源漏引线层160,所述源漏引线层160填满所述通孔而与所述源极141和漏极142相接触。
至此,完成所述氧化物薄膜晶体管的制作,所述氧化物薄膜晶体管为顶栅结构的氧化物薄膜晶体管。其中,所述源极141和漏极142靠近所述金属氧化物有源层110的一侧具有合金层。
本实施例中,通过所述金属氧化物有源层110上形成合金层以保护所述金属氧化物有源层110,避免器件中的氢渗透至所述金属氧化物有源层110中与氧结合形成氧空位,因此能够避免氧化物薄膜晶体管的性能劣化。
综上,本发明提供的氧化物薄膜晶体管及其制造方法中,通过采用具有场松弛效果顶栅结构,以降低栅极与源极、漏极之间的场效应对于薄膜晶体管性能的影响,同时在金属氧化物有源层上形成了合金层,以避免器件中的氢渗透至金属氧化物有源层中与氧结合形成氧空位,由此提高所述氧化物薄膜晶体管的可靠性。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (9)

1.一种氧化物薄膜晶体管,其特征在于,包括:衬底以及形成于所述衬底上的金属氧化物有源层、栅极绝缘层、栅极、源极、漏极、中间层和源漏引线层,所述栅极绝缘层和中间层包围所述栅极,所述源极和漏极位于所述栅极的相对两侧,且与所述源漏引线层连接;
其中,所述源极和漏极均具有源漏金属层和一合金层,所述合金层与所述金属氧化物有源层相接触;
所述合金层是所述源漏金属层与所述金属氧化物有源层反应生成的。
2.如权利要求1所述的氧化物薄膜晶体管,其特征在于,所述薄膜晶体管为顶栅结构的氧化物薄膜晶体管。
3.如权利要求1所述的氧化物薄膜晶体管,其特征在于,所述金属氧化物有源层采用的材料为铟镓锌氧化物。
4.如权利要求3所述的氧化物薄膜晶体管,其特征在于,所述合金层是所述铟镓锌氧化物与铝反应制成的。
5.如权利要求1所述的氧化物薄膜晶体管,其特征在于,所述栅极采用的材料为钛,所述栅极的厚度范围在500埃到1000埃之间。
6.如权利要求1所述的氧化物薄膜晶体管,其特征在于,所述栅极绝缘层和中间层采用的材料均为二氧化硅,所述栅极绝缘层的厚度范围在1000埃到1500埃之间,所述中间层的厚度范围在1500埃到3000埃之间。
7.一种氧化物薄膜晶体管的制造方法,其特征在于,包括:
提供一衬底;
在所述衬底上形成金属氧化物有源层;
在所述金属氧化物有源层上形成栅极绝缘层和栅极;
在所述金属氧化物有源层上形成源极和漏极,所述源极和漏极均具有一合金层,所述合金层与所述金属氧化物有源层相接触;
在所述栅极、源极和漏极上形成中间层;以及
在所述中间层中形成通孔,并在所述通孔中形成源漏引线层;
其中,在所述金属氧化物有源层上形成源极和漏极的过程包括:
在所述金属氧化物有源层上形成源漏金属层;
对所述源漏金属层进行退火处理,使得所述源漏金属层与所述金属氧化物有源层反应生成所述合金层;以及
对所述源漏金属层进行湿法刻蚀,以形成源极和漏极。
8.如权利要求7所述的氧化物薄膜晶体管的制造方法,其特征在于,在所述金属氧化物有源层上形成栅极绝缘层和栅极的过程包括:
在所述金属氧化物有源层形成第一绝缘层;
在所述第一绝缘层上形成栅极层;以及
对所述栅极层和第一绝缘层进行刻蚀,以形成栅极绝缘层和栅极。
9.如权利要求7所述的氧化物薄膜晶体管的制造方法,其特征在于,所述源漏金属层采用的材料为铝,所述源漏金属层的厚度范围在100埃到300埃之间。
CN201710017280.0A 2017-01-10 2017-01-10 氧化物薄膜晶体管及其制造方法 Active CN108288650B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710017280.0A CN108288650B (zh) 2017-01-10 2017-01-10 氧化物薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710017280.0A CN108288650B (zh) 2017-01-10 2017-01-10 氧化物薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN108288650A CN108288650A (zh) 2018-07-17
CN108288650B true CN108288650B (zh) 2021-04-23

Family

ID=62831190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710017280.0A Active CN108288650B (zh) 2017-01-10 2017-01-10 氧化物薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN108288650B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860118B (zh) * 2018-12-18 2021-01-15 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219389A (zh) * 2013-03-21 2013-07-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN203859117U (zh) * 2013-12-19 2014-10-01 昆山工研院新型平板显示技术中心有限公司 氧化物半导体晶体管
CN104362098A (zh) * 2014-11-21 2015-02-18 昆山工研院新型平板显示技术中心有限公司 氧化物薄膜晶体管及其制备方法
CN104600077A (zh) * 2013-10-31 2015-05-06 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219389A (zh) * 2013-03-21 2013-07-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104600077A (zh) * 2013-10-31 2015-05-06 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
CN203859117U (zh) * 2013-12-19 2014-10-01 昆山工研院新型平板显示技术中心有限公司 氧化物半导体晶体管
CN104362098A (zh) * 2014-11-21 2015-02-18 昆山工研院新型平板显示技术中心有限公司 氧化物薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
CN108288650A (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
US20190204668A1 (en) Array substrate, manufacturing method, display panel and display device
JP4870404B2 (ja) 薄膜トランジスタの製法
US20190348449A1 (en) Array substrate, method for manufacturing the same, display panel, and display device
US9048163B2 (en) Transistor, electronic device including transistor, and manufacturing methods thereof
JP5780902B2 (ja) 半導体薄膜、薄膜トランジスタ及びその製造方法
JP5766467B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置
WO2015194417A1 (ja) 半導体装置
US8119465B1 (en) Thin film transistor and method for fabricating the same
WO2016165187A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
KR101456354B1 (ko) 박막 트랜지스터 어레이 기판
KR101146993B1 (ko) 실리콘층의 결정화 방법 및 상기 결정화 방법을 이용한 박막 트랜지스터의 형성방법
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US20180083142A1 (en) Manufacture method of tft substrate and manufactured tft substrate
US9577111B2 (en) Method of fabricating thin film transistor
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
US10170506B2 (en) LTPS array substrate and method for producing the same
US7923735B2 (en) Thin film transistor and method of manufacturing the same
US20180069022A1 (en) Thin-film transistor and method of fabricating the same
WO2016090807A1 (zh) 阵列基板及其制作方法、显示装置
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
CN108288650B (zh) 氧化物薄膜晶体管及其制造方法
US9893097B2 (en) LTPS array substrate and method for producing the same
CN104752516A (zh) 氧化物半导体薄膜晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant