CN109860118B - 一种阵列基板及其制备方法 - Google Patents
一种阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN109860118B CN109860118B CN201811546768.3A CN201811546768A CN109860118B CN 109860118 B CN109860118 B CN 109860118B CN 201811546768 A CN201811546768 A CN 201811546768A CN 109860118 B CN109860118 B CN 109860118B
- Authority
- CN
- China
- Prior art keywords
- ohmic contact
- gate
- layer
- contact region
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本申请提供一种阵列基板及其制备方法,所述方法包括以下步骤:在衬底基板上依次形成有源层、栅绝缘层以及栅极金属层,并对所述栅极金属层以及所述栅绝缘层进行图案化,形成栅极以及对应所述栅极的栅绝缘层图案;然后对所述有源层进行导体化处理,在所述有源层对应所述栅极部分的两侧形成欧姆接触区;再在所述栅极上制备金属保护层并进行图案化,形成对应所述栅极的栅极保护图案,以及对应所述欧姆接触区的欧姆接触区保护图案。
Description
技术领域
本申请涉及显示器制造领域,尤其涉及一种阵列基板及其制备方法。
背景技术
氧化铟镓锌(Indium Gallium Zinc Oxide,IGZO)导体化是Top-Gate IGZO TFT制备的一道关键工艺,在现有技术一般将IGZO导体化应用于Top-Gate IGZO TFT全制程制备实验中,然而导体化后的薄膜晶体管(Thin Film Transistor,TFT)的电子迁移率相比于未导体化的TFT的电子迁移率改善不明显,依然存在TFT的导电性能不佳的问题。因此,如何改善TFT的电子迁移率以及如何优化导体化制程,从而提高TFT的导电性能显得尤为重要。
因此,现有技术存在缺陷,急需改进。
发明内容
本申请提供一种阵列基板及其制备方法,能够避免导体化制程中绝缘层中的氧离子进入到有源层的欧姆接触区,从而使导体化的效果达到最佳,提高TFT的导电性。
为实现上述目的,本申请提供的技术方案如下:
本申请提供一种阵列基板的制备方法,所述方法包括以下步骤:
步骤S10,在衬底基板上依次形成有源层、栅绝缘层以及栅极金属层,并对所述栅极金属层以及所述栅绝缘层进行图案化,形成栅极以及对应所述栅极的栅绝缘层图案;
步骤S20,对所述有源层进行导体化处理,在所述有源层对应所述栅极部分的两侧形成欧姆接触区;
步骤S30,在所述栅极上制备金属保护层并进行图案化,形成对应所述栅极的栅极保护图案,以及对应所述欧姆接触区的欧姆接触区保护图案。
在本申请的制备方法中,在所述步骤S10中,采用同一道光罩对所述栅极金属层以及所述栅绝缘层进行图案化,并同时形成所述栅极和所述栅绝缘层图案。
在本申请的制备方法中,在所述步骤S30中,所述金属保护层的材料为耐氧化金属材料。
在本申请的制备方法中,在所述步骤S30的所述图案化制程中,去除所述栅极以及所述栅绝缘层图案侧面的所述金属保护层,使得所述栅极保护图案与所述欧姆接触区保护图案相互绝缘。
在本申请的制备方法中,在所述步骤S30的所述图案化制程中,保留对应所述欧姆接触区的所述有源层表面的所述金属保护层。
在本申请的制备方法中,所述方法还包括以下步骤:
步骤S40,在所述栅极保护图案上制备间绝缘层并进行图案化,分别在所述栅极两侧对应所述欧姆接触区的位置形成接触所述欧姆接触区保护图案的源漏极过孔;
步骤S50,在所述间绝缘层上形成图案化的源漏极,且所述源漏极通过所述源漏极过孔与所述欧姆接触区保护图案电连接。
为实现上述目的,本申请还提供一种阵列基板,包括:
衬底基板;
有源层,制备于所述衬底基板上,所述有源层包括沟道区以及位于所述沟道区两侧的欧姆接触区;
欧姆接触区保护图案,形成于所述有源层的所述欧姆接触区的表面;
其中,所述欧姆接触区保护图案为耐氧化金属材料。
在本申请的阵列基板中,所述阵列基板还包括:
栅绝缘层图案,对应所述沟道区制备于所述有源层上;
栅极,对应所述沟道区制备于所述栅绝缘层图案上;
栅极保护图案,制备于所述栅极表面;
间绝缘层,制备于所述栅极保护图案上;
其中,所述间绝缘层与所述欧姆接触区以所述欧姆接触区保护图案隔开。
在本申请的阵列基板中,所述栅极保护图案与所述欧姆接触区保护图案是通过同一道光罩制程形成的。
在本申请的阵列基板中,所述阵列基板还包括:源漏极,制备于所述间绝缘层上,并通过位于所述间绝缘层上的源漏极过孔与所述欧姆接触区保护图案电连接。
本申请的有益效果为:相较于现有的阵列基板,本申请提供的阵列基板及其制备方法,通过以栅极为掩膜对有源层进行导体化,并且在有源层的欧姆接触区表面制备一层耐氧化的金属保护层,将欧姆接触区与后续制程中的间绝缘层之间以金属保护层完全隔开,从而防止间绝缘层在沉积或受热时膜层中的氧离子扩散到欧姆接触区,从而使有源层的导体化效果达到最佳;另外,由于欧姆接触区保护层电阻远小于导体化的有源层欧姆接触区部位的电阻,所以TFT响应时间也将大大提升。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的制备方法流程图;
图2A~2I为本申请实施例提供的阵列基板的制备流程示意图。
具体实施方式
以下各实施例的说明是参考附加的图示,用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本申请,而非用以限制本申请。在图中,结构相似的单元是用以相同标号表示。
本申请针对现有技术的阵列基板,存在绝缘层中的氧离子会扩散到有源层的欧姆接触区,从而导致TFT的导电性能不佳的技术问题,本实施例能够解决该缺陷。
如图1所示,为本申请实施例提供的阵列基板的制备方法流程图。结合图2A~2I所示,为本申请实施例提供的阵列基板的制备流程示意图。本实施例以顶栅结构的阵列基板为例进行说明,当然,本申请还适用于底栅结构的阵列基板。所述方法包括以下步骤:
步骤S10,在衬底基板上依次形成有源层、栅绝缘层以及栅极金属层,并对所述栅极金属层以及所述栅绝缘层进行图案化,形成栅极以及对应所述栅极的栅绝缘层图案;
结合图2A~2B所示,在衬底基板20上制备缓冲层21,在所述缓冲层21上形成图案化的有源层22。所述有源层22的材料包括但不限于氧化铟镓锌(IGZO),也可以是铟镓锌钛氧化物(Indium Gallium Zinc Ti Oxide,IGZTO)等其它氧化物半导体材料。
在所述有源层22上依次制备栅绝缘层以及栅极金属层,并进行图案化,其中,采用同一道光罩对所述栅极金属层以及所述栅绝缘层进行图案化,并同时形成栅极24以及对应所述栅极24的栅绝缘层图案23。
步骤S20,对所述有源层进行导体化处理,在所述有源层对应所述栅极部分的两侧形成欧姆接触区;
结合图2C所示,以所述栅极24作为掩膜,对所述有源层22进行导体化处理,在所述有源层22对应所述栅极24的部分未被导体化形成沟道区222,在所述有源层22对应所述沟道区222的两侧的部分被导体化,形成欧姆接触区221。
步骤S30,在所述栅极上制备金属保护层并进行图案化,形成对应所述栅极的栅极保护图案,以及对应所述欧姆接触区的欧姆接触区保护图案。
结合图2D~2E所示,在所述栅极24上制备金属保护层25,所述金属保护层25采用物理气相沉积(Physical Vapor Deposition,PVD)法在无氧低压环境下溅射到所述阵列基板上。其中,所述金属保护层25的材料为耐氧化或导电性不受氧化影响的金属材料,具有一定的抗氧化能力(在富氧,大于300℃的环境下无明显氧化),或者在氧化后电阻仍然小于导体化后的IGZO,比如金属钼(Mo)等。所述金属保护层25的膜层厚度较薄,可以为100A-200A之间,只要能刚好覆盖住所述欧姆接触区221即可。
对所述金属保护层25进行图案化,去除所述栅极24以及所述栅绝缘层图案23侧面的所述金属保护层25,使得所述金属保护层25在所述栅极24以及所述栅绝缘层图案23形成的台阶处断裂,从而形成栅极保护图案251。同时去除掉除对应所述欧姆接触区221的表面之外的所述金属保护层25,形成对应所述欧姆接触区221的欧姆接触区保护图案252。所述栅极保护图案251与所述欧姆接触区保护图案252相互绝缘。
其中,所述欧姆接触区保护图案252需要覆盖整个所述欧姆接触区221,即覆盖所述欧姆接触区221的上表面和侧表面。为了将所述欧姆接触区221完全被所述金属保护层25覆盖,在对所述金属保护层25进行蚀刻的过程中,可以在所述缓冲层21邻近所述欧姆接触区221的部分保留所述金属保护层25,以使形成的所述欧姆接触区保护图案252对所述欧姆接触区221形成完全的覆盖。
所述方法还包括以下步骤:
步骤S40,在所述栅极保护图案上制备间绝缘层并进行图案化,分别在所述栅极两侧对应所述欧姆接触区的位置形成接触所述欧姆接触区保护图案的源漏极过孔;
结合图2F所示,在所述栅极保护图案251上制备间绝缘层26并进行图案化,分别在所述栅极24两侧对应所述欧姆接触区221的位置形成接触所述欧姆接触区保护图案252的源漏极过孔261。所述间绝缘层26的材料包括但不限于氧化硅等无机材料。
由于所述有源层22的所述欧姆接触区221表面制备有一层耐氧化的所述欧姆接触区保护图案252,使得所述欧姆接触区221与后续制程中的无机膜层之间以所述欧姆接触区保护图案252完全隔开,因此形成的所述间绝缘层26等无机膜层中的氧离子不会扩散到所述欧姆接触区221内,从而使所述有源层22的导体化效果达到最佳。
步骤S50,在所述间绝缘层上形成图案化的源漏极,且所述源漏极通过所述源漏极过孔与所述欧姆接触区保护图案电连接。
结合图2G所示,在所述间绝缘层26上形成图案化的源漏极27,且所述源漏极27通过所述源漏极过孔261与所述欧姆接触区保护图案252电连接。
由于所述欧姆接触区保护图案252的电阻远小于导体化的所述有源层22的所述欧姆接触区221的电阻,所以TFT响应时间也将大大提升。
步骤S60,在所述源漏极上制备钝化层并进行图案化,形成连接所述源漏极的钝化层过孔。
结合图2H所示,在所述源漏极27上制备钝化层28,图案化后形成连接所述源漏极27的钝化层过孔281。
步骤S70,在所述钝化层上制备图案化的阳极,所述阳极通过所述钝化层过孔电连接所述源漏极。
结合图2I所示,在所述钝化层28上制备图案化的阳极29,所述阳极29通过所述钝化层过孔281电连接所述源漏极27。
本申请还提供一种采用上述制备方法制备的阵列基板,所述阵列基板的结构请参照图2A~2I所示,其包括:衬底基板20;缓冲层21,制备于所述衬底基板20上;有源层22,制备于所述缓冲层21上,所述有源层22包括沟道区222以及位于所述沟道区222两侧的欧姆接触区221;欧姆接触区保护图案252,形成于所述有源层22的所述欧姆接触区221的表面;栅绝缘层图案23,对应所述沟道区222制备于所述有源层22上;栅极24,对应所述沟道区222制备于所述栅绝缘层图案23上;间绝缘层26,制备于所述栅极24上;源漏极27,制备于所述间绝缘层26上,并通过位于所述间绝缘层26上的源漏极过孔261与所述欧姆接触区保护图案252电连接;以及连接所述源漏极27的阳极29。其中,所述欧姆接触区保护图案252为耐氧化金属材料,且覆盖所述欧姆接触区221的表面,所述间绝缘层26与所述欧姆接触区221以所述欧姆接触区保护图案252隔开。
在一种实施例中,所述阵列基板还包括栅极保护图案251,制备于所述栅极24表面,所述栅极保护图案251与所述欧姆接触区保护图案252为同种材料且经同一光罩制程形成。
当然,所述阵列基板还包括其他常规膜层,比如像素定义层等,此处不再赘述。
综上所述,虽然本申请已以优选实施例揭露如上,但上述优选实施例并非用以限制本申请,本领域的普通技术人员,在不脱离本申请的精神和范围内,均可作各种更动与润饰,因此本申请的保护范围以权利要求界定的范围为准。
Claims (9)
1.一种阵列基板的制备方法,其特征在于,所述方法包括以下步骤:
步骤S10,在衬底基板上依次形成有源层、栅绝缘层以及栅极金属层,并对所述栅极金属层以及所述栅绝缘层进行图案化,形成栅极以及对应所述栅极的栅绝缘层图案;
步骤S20,对所述有源层进行导体化处理,在所述有源层对应所述栅极部分的两侧形成欧姆接触区;
步骤S30,在所述栅极上制备金属保护层并进行图案化,形成对应所述栅极的栅极保护图案,以及对应所述欧姆接触区的欧姆接触区保护图案,其中,所述金属保护层的材料为耐氧化金属材料,所述欧姆接触区保护图案的电阻小于所述欧姆接触区的电阻。
2.根据权利要求1所述的制备方法,其特征在于,在所述步骤S10中,采用同一道光罩对所述栅极金属层以及所述栅绝缘层进行图案化,并同时形成所述栅极和所述栅绝缘层图案。
3.根据权利要求1所述的制备方法,其特征在于,在所述步骤S30的所述图案化制程中,去除所述栅极以及所述栅绝缘层图案侧面的所述金属保护层,使得所述栅极保护图案与所述欧姆接触区保护图案相互绝缘。
4.根据权利要求3所述的制备方法,其特征在于,在所述步骤S30的所述图案化制程中,保留对应所述欧姆接触区的所述有源层表面的所述金属保护层。
5.根据权利要求1所述的制备方法,其特征在于,所述方法还包括以下步骤:
步骤S40,在所述栅极保护图案上制备间绝缘层并进行图案化,分别在所述栅极两侧对应所述欧姆接触区的位置形成接触所述欧姆接触区保护图案的源漏极过孔;
步骤S50,在所述间绝缘层上形成图案化的源漏极,且所述源漏极通过所述源漏极过孔与所述欧姆接触区保护图案电连接。
6.一种阵列基板,其特征在于,包括:
衬底基板;
有源层,制备于所述衬底基板上,所述有源层包括沟道区以及位于所述沟道区两侧的欧姆接触区;
欧姆接触区保护图案,形成于所述有源层的所述欧姆接触区的表面;
其中,所述欧姆接触区保护图案为耐氧化金属材料,所述欧姆接触区保护图案的电阻小于所述欧姆接触区的电阻。
7.根据权利要求6所述的阵列基板,其特征在于,所述阵列基板还包括:
栅绝缘层图案,对应所述沟道区制备于所述有源层上;
栅极,对应所述沟道区制备于所述栅绝缘层图案上;
栅极保护图案,制备于所述栅极表面;
间绝缘层,制备于所述栅极保护图案上;
其中,所述间绝缘层与所述欧姆接触区以所述欧姆接触区保护图案隔开。
8.根据权利要求7所述的阵列基板,其特征在于,所述栅极保护图案与所述欧姆接触区保护图案是通过同一道光罩制程形成的。
9.根据权利要求7所述的阵列基板,其特征在于,所述阵列基板还包括:源漏极,制备于所述间绝缘层上,并通过位于所述间绝缘层上的源漏极过孔与所述欧姆接触区保护图案电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811546768.3A CN109860118B (zh) | 2018-12-18 | 2018-12-18 | 一种阵列基板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811546768.3A CN109860118B (zh) | 2018-12-18 | 2018-12-18 | 一种阵列基板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109860118A CN109860118A (zh) | 2019-06-07 |
CN109860118B true CN109860118B (zh) | 2021-01-15 |
Family
ID=66891442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811546768.3A Active CN109860118B (zh) | 2018-12-18 | 2018-12-18 | 一种阵列基板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109860118B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110690231A (zh) * | 2019-10-15 | 2020-01-14 | 合肥京东方卓印科技有限公司 | 显示背板及其制作方法、显示面板和显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160410A (ja) * | 1991-12-04 | 1993-06-25 | Rohm Co Ltd | 電界効果トランジスタおよびその製造方法、ならびにそのトランジスタを用いた不揮発性記憶素子および不揮発性記憶装置 |
CN102208452A (zh) * | 2010-03-30 | 2011-10-05 | 索尼公司 | 薄膜晶体管及其制造方法、以及显示装置 |
CN102646632A (zh) * | 2012-03-08 | 2012-08-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN108288650A (zh) * | 2017-01-10 | 2018-07-17 | 昆山国显光电有限公司 | 氧化物薄膜晶体管及其制造方法 |
CN108538725A (zh) * | 2018-03-30 | 2018-09-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法 |
-
2018
- 2018-12-18 CN CN201811546768.3A patent/CN109860118B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160410A (ja) * | 1991-12-04 | 1993-06-25 | Rohm Co Ltd | 電界効果トランジスタおよびその製造方法、ならびにそのトランジスタを用いた不揮発性記憶素子および不揮発性記憶装置 |
CN102208452A (zh) * | 2010-03-30 | 2011-10-05 | 索尼公司 | 薄膜晶体管及其制造方法、以及显示装置 |
CN102646632A (zh) * | 2012-03-08 | 2012-08-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN108288650A (zh) * | 2017-01-10 | 2018-07-17 | 昆山国显光电有限公司 | 氧化物薄膜晶体管及其制造方法 |
CN108538725A (zh) * | 2018-03-30 | 2018-09-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109860118A (zh) | 2019-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200243566A1 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
CN106935658B (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
US7632694B2 (en) | Manufacturing method for a TFT electrode for preventing metal layer diffusion | |
KR20140025224A (ko) | 박막 트랜지스터 기판 및 이의 제조방법 | |
US20190088784A1 (en) | Thin film transistor, method for manufacturing the same, base substrate and display device | |
CN112002763A (zh) | 一种tft基板及其制造方法、显示面板 | |
US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
CN111048592B (zh) | 一种薄膜场效应晶体管结构及制作方法 | |
CN111276493A (zh) | 显示面板及其制作方法 | |
CN111276527A (zh) | 一种显示面板及其制作方法 | |
CN109860118B (zh) | 一种阵列基板及其制备方法 | |
CN108010919B (zh) | 一种tft阵列基板及其制作方法、显示装置 | |
CN108878515B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
CN109742031B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN113728442A (zh) | 阵列基板及其制作方法 | |
CN115588696A (zh) | 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法 | |
CN109860107B (zh) | 阵列基板及其制作方法 | |
CN110571226B (zh) | 一种显示面板及其制备方法 | |
CN114141865A (zh) | 显示面板及其制作方法、移动终端 | |
KR20160084923A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
US10510899B2 (en) | Thin film transistor, thin film transistor manufacturing method and liquid crystal display panel | |
CN111933648A (zh) | 阵列基板及其制备方法和显示装置 | |
JP2006229026A (ja) | 薄膜トランジスタ素子およびその製造方法 | |
US20240047538A1 (en) | Thin film transistor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |