KR101456354B1 - 박막 트랜지스터 어레이 기판 - Google Patents

박막 트랜지스터 어레이 기판 Download PDF

Info

Publication number
KR101456354B1
KR101456354B1 KR1020127030279A KR20127030279A KR101456354B1 KR 101456354 B1 KR101456354 B1 KR 101456354B1 KR 1020127030279 A KR1020127030279 A KR 1020127030279A KR 20127030279 A KR20127030279 A KR 20127030279A KR 101456354 B1 KR101456354 B1 KR 101456354B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
semiconductor layer
insulating
array substrate
Prior art date
Application number
KR1020127030279A
Other languages
English (en)
Other versions
KR20130060196A (ko
Inventor
시앙 리우
지엔셔 쉬에
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20130060196A publication Critical patent/KR20130060196A/ko
Application granted granted Critical
Publication of KR101456354B1 publication Critical patent/KR101456354B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 실시예는 베이스 기판(1) 및 박막 트랜지스터들을 포함하는 TFT 어레이 기판을 제공한다. 박막 트랜지스터는 게이트 전극(2), 반도체층(5), 반도체 보호층, 소스 전극(8) 및 드레인 전극(9)을 포함한다. 반도체 보호층은 반도체층(5)에 인접하여 배치되며, 반도체층(5)의 탈산소를 방지할 수 있는 절연재료로 형성되는 보호층 및 더욱 용이하게 에칭되는 절연재료로 형성되는 절연층을 포함하는 복합 적층 구조를 포함한다.

Description

박막 트랜지스터 어레이 기판{THIN FILM TRANSISTOR ARRAY BASEPLATE}
본 발명의 일 실시예는 박막 트랜지스터(TFT) 어레이 기판(array substrate)에 관한 것이다.
디스플레이 제조 기술이 발전함에 따라, 박막 트랜지스터 액정 디스플레이(TFT-LCD)가 콤팩트성(compactness), 저소비전력, 및 비방사(nonradiation) 등의 특성으로 인해 최근 평판 디스플레이 시장에서 광범위하게 보급되어왔다.
TFT 어레이 기판을 제조하기 위한 종래 공정은 통상적으로, 기판 위에 게이트 금속막, 게이트 절연막, 금속 산화막(반도체막), 소스-드레인 금속막, 패시베이션층막 및 투명 도전막을 피착하는 단계, 및 수 차례의 포토리소그래피 공정을 통하여 연속하여 게이트 전극, 게이트 절연층, 반도체층, 소스 전극, 드레인 전극, 패시베이션층 및 투명 픽셀 전극의 패턴들을 형성하는 단계를 포함한다. 통상적으로, 한 번의 포토리소그래피 공정은 연속하여 막 형성, 노광, 현상(development), 에칭 및 제거(removing) 등을 포함한다. 에칭 공정은 건식 에칭 및 습식 에칭을 포함한다. 습식 에칭은 불량한 이방성, 심각한 언더컷팅(undercutting), 불량한 패턴 제어, 특정 미세 치수로 제어 불가, 상당량의 액체 화공 폐기물 생성 등의 결점을 갖는 반면, 건식 에칭은 양호한 이방성, 양호한 제어성, 유연성, 반복성, 프로세싱 안정성, 용이한 자동화, 액체 화공 폐기물이 없는 점, 공정 중 오염이 유발되지 않는 점, 및 높은 브릴리언스(brilliancy) 등의 장점 때문에 TFT 어레이 기판을 위한 포토리소그래피 공정에서 광범위하게 사용된다.
TFT 어레이 기판 제조를 위한 공정에서, 반도체층, 소스 전극 및 드레인 전극은 연속적인 공정을 통해 형성되는데, 즉, 반도체층막이 먼저 피착되고 난 후에 소스-드레인 금속막이 피착된다. 소스-드레인 금속막 피착시 반도체막의 손상을 방지하기 위하여, 통상적으로 반도체막 위에 하나의 에칭 스톱층(etching stop layer)이 피착되고, 그 다음에 소스-드레인 금속막이 피착된다. 패터닝 공정 이후에, 에칭 스톱층은 반도체층 위에서 소스 전극과 드레인 전극 간의 채널 내에 유지된다. 반도체층의 일 표면은 에칭 스톱층에 접촉하고, 다른 표면은 게이트 절연막에 접촉한다. 에칭 스톱층 및 게이트 절연층은 통상적으로 SiNx, Al2O3, SiOx 등의 절연재료로 형성된다. 반도체층은 금속 산화물 재료로 형성되고 에칭 스톱층 및 게이트 절연층은 SiNx로 형성되어 있다면, 에칭 스톱층 및 게이트 절연층에 함유된 SiNx는 반도체층의 금속 산화물 내의 산소이온(oxyanion)을 포획하여, 반도체층의 금속 산화물의 탈산소(de-oxygen)를 야기하고 결과적으로 TFT 어레이 기판의 동작을 불안정하게 한다.
TFT 어레이 기판의 안정성(stability)을 강화하기 위하여, 에칭 스톱층 및 게이트 절연층이 Al2O3 및 SiOx로 형성될 수도 있다. 그러나, 건식 에칭의 경우, 에칭 스톱층 및 게이트 절연층의 패턴들이 Al2O3 및 SiOx로 형성되면, 에칭 속도가 저하되는데, 이는 대규모 제조에는 불리하다.
본 발명의 실시예들에 의해 해결되는 기술적 과제는 박막 트랜지스터(TFT) 장치의 안정성을 향상시킬 수 있고 또한 대규모 제조에 적합한 TFT 어레이 기판을 제공하는 것이다.
본 발명의 일 실시예는 베이스 기판 및 스위칭 소자로서 기능하는 박막 트랜지스터를 포함하는 TFT 어레이 기판을 제공한다. 박막 트랜지스터는 게이트 전극, 반도체층, 반도체 보호층, 소스 전극 및 드레인 전극을 포함한다. 반도체 보호층은 반도체층에 인접하여 배치되며, 반도체층(5)의 탈산소를 방지할 수 있는 절연 재료로 형성되는 보호층 및 더욱 용이하게 에칭되는 절연 재료로 형성되는 절연층을 포함하는 복합 적층 구조(composite lamination structure)를 포함한다.
예를 들어, 게이트 전극은 베이스 기판 상에 배치되고, 반도체층은 게이트 전극 위에 배치된다.
예를 들어, 반도체 보호층은 게이트 전극과 반도체층 사이에서 반도체층의 하부측에 인접하여 배치된 게이트 절연 복합 적층 구조를 포함하고, 게이트 절연 복합 적층 구조는 반도체층과 접촉하면서 반도체층의 탈산소를 방지할 수 있는 절연재료로 형성된 게이트 절연 보호층 및 더욱 용이하게 에칭되는 절연재료로 형성되는 게이트 절연층을 포함한다.
예를 들어, 반도체층 위에 소스 전극 및 드레인 전극이 배치되고 그 사이에는 채널이 정의된다.
예를 들어, 반도체 보호층은 에칭 스톱 복합 적층 구조를 포함하는데, 이 구조는 반도체층에 접촉하면서 반도체층의 탈산소를 방지할 수 있는 절연재료로 형성되는 에칭 스톱 보호층 및 더욱 용이하게 에칭되는 절연재료로 형성되는 에칭 스톱 절연층을 포함한다.
예를 들어, 베이스 기판 상에 반도체층이 제공되고, 반도체층 상에 게이트 전극이 제공된다.
예를 들어, 반도체 보호층은 기판과 반도체층 사이에서 반도체층의 하부측에 접촉하여 배치된 버퍼 절연 복합 적층 구조이며, 버퍼 절연 복합 적층 구조는 반도체층과 접촉하면서 반도체층의 탈산소를 방지할 수 있는 절연재료로 형성되는 버퍼 절연 보호층 및 더욱 용이하게 에칭되는 절연재료로 형성되는 버퍼 절연층을 포함한다.
예를 들어, 반도체층 상에 소스 전극 및 드레인 전극이 배치되고 그 사이에는 채널이 정의된다.
예를 들어, 반도체 보호층은 반도체층의 상부측에 인접하여 채널 내에 배치되는 에칭 스톱 복합 적층 구조를 포함하고, 에칭 스톱 복합 적층 구조는 반도체층에 접촉하면서 반도체층의 탈산소를 방지할 수 있는 절연재료로 형성되는 에칭 스톱 보호층 및 더욱 용이하게 에칭되는 절연재료로 형성되는 에칭 스톱 절연층을 포함한다.
예를 들어, 반도체층은 금속 산화물 반도체 재료로 형성된다.
예를 들어, 절연층의 두께에 대한 보호층의 두께의 비는 1/10 내지 3/5의 범위이다.
예를 들어, 보호층의 두께는 300Å 내지 1500Å의 범위 내에 있고, 절연층의 두께는 1000Å 내지 20000Å의 범위 내에 있다.
예를 들어, 에칭 스톱 보호층은 실리콘 산화물 또는 금속 산화물로 형성되고, 에칭 스톱 절연층은 질화물 또는 유기 절연 재료로 형성된다.
예를 들어, 보호층은 SiOx 또는 Al2O3으로 형성되고, 절연층은 SiNx 또는 유기 레진(organic resin)으로 형성된다.
예를 들어, 어레이 기판은 패시베이션층 및 투명 픽셀 전극을 더 포함한다.
예를 들어, SiNx 형성을 위한 대응하는 반응 가스들은 SiH4, NH3 및 N2, 또는 SiH2Cl2, NH3 및 N2이다.
본 발명의 실시예에 따른 TFT 어레이 기판에서, 반도체층에 인접한 반도체 보호층은, 반도체층에 접촉하는 보호층이 반도체층의 탈산소를 방지할 수 있는 절연재료(예를 들어, 실리콘 산화물 또는 금속 산화물)로 형성되는 복합 적층 구조를 이용하므로, 반도체층의 탈산소를 방지할 수 있어서, TFT 어레이 기판의 안정성을 향상시키기에 유리하며, 이 구조에서는, 보호층에 접촉하는 절연층(즉, 반도체층에는 접촉하지 않음)은 더욱 용이하게 에칭되는 절연재료(예를 들어, 질화물 또는 유기 절연 재료)로 형성되므로, 어레이 기판에 대한 전체 에칭 속도를 향상시켜 제조 능력을 향상시키기에 유리하고 따라서, 대량 생산에 적합하다.
본 발명의 실시예들의 기술적 해법을 명확히 예시하기 위하여, 아래에서 실시예들의 도면들이 간략히 설명될 것이며, 설명된 도면들은 본 발명의 일부 실시예들에 관련된 것일 뿐이므로 본 발명을 한정하는 것은 아니라는 점은 자명하다.
도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 TFT 어레이 기판의 개략적인 구성도.
도 1a는 제1 포토리소그래피 공정 이후 제1 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
도 1b는 제2 포토리소그래피 공정 이후 제1 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
도 1c는 제3 포토리소그래피 공정 이후 제1 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
도 1d는 제4 포토리소그래피 공정 이후 제1 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
도 1e는 제5 포토리소그래피 공정 이후 제1 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
도 1f는 제6 포토리소그래피 공정 이후 제1 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
도 2a 내지 도 2f는 본 발명의 제2 실시예에 따른 TFT 어레이 기판의 개략적인 구성도.
도 2a는 제1 포토리소그래피 공정 이후 제2 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
도 2b는 제2 포토리소그래피 공정 이후 제2 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
도 2c는 제3 포토리소그래피 공정 이후 제2 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
도 2d는 제4 포토리소그래피 공정 이후 제2 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
도 2e는 제5 포토리소그래피 공정 이후 제2 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
도 2f는 제6 포토리소그래피 공정 이후 제2 실시예에서의 TFT 어레이 기판의 개략적인 구성도.
본 발명의 실시예들의 목적들, 해법들 및 장점들은 실시예들 및 첨부 도면들과 관련하여 본 발명의 실시예들에 대한 명료하고 완전한 이하의 상세한 설명으로부터 더욱 자명해질 것이다. 자명한 것이지만, 여기에 설명된 실시예들은 본 발명의 실시예들 중 일부일 뿐이며, 모든 실시예들을 설명하는 것은 아니다. 본 발명의 설명된 실시예들에 기초하여, 당업자가 어떠한 창의적 작업도 하지 않고 달성한 다른 모든 실시예들은 본 발명의 보호범위에 속한다.
본 발명의 실시예에서, TFT 어레이 기판은 베이스 기판(1) 및 스위칭 소자로서 기능하는 박막 트랜지스터를 포함한다. 박막 트랜지스터는 게이트 전극(2), 반도체층(5), 반도체 보호층, 소스 전극(8) 및 드레인 전극(9)을 포함한다. 반도체층(5)에 인접하는 반도체 보호층은 복합 적층 구조(composite lamination structure)를 채용한다. 복합 적층 구조는 반도체층(5)에 접촉하면서 반도체층(5)의 탈산소(de-oxygen)를 방지할 수 있는 절연재료로 형성되는 보호층 및 더욱 용이하게 에칭되는 절연재료로 형성되는 절연층을 포함한다.
TFT 어레이 기판은 복수의 게이트 라인들 및 복수의 데이터 라인들을 포함하고, 이 게이트 라인들 및 데이터 라인들은 서로 교차하여 어레이 배열의 복수의 픽셀 영역들을 정의하고, 각각의 픽셀 영역은 박막 트랜지스터를 포함하고, 박막 트랜지스터의 게이트 전극은 대응하는 게이트 라인에 접속되거나 게이트 라인과 일체형으로 형성되며, 박막 트랜지스터의 소스 전극은 대응하는 데이터 라인에 접속되거나 데이터 라인과 일체형으로 형성된다. 이하에서는 하나의 픽셀 영역의 박막 트랜지스터에 대해서만 설명하고 있지만, 이는 다른 픽셀 영역들의 박막 트랜지스터들에도 적용된다.
실시예 1
도 1f에 도시된 바와 같이, 본 실시예에서의 TFT 어레이 기판은, 베이스 기판(1), 베이스 기판(1) 상에 형성된 게이트 전극(2), 게이트 전극(2)을 덮고 베이스 기판(1) 위로 연장되는 게이트 절연층(3), 게이트 절연층(3)을 덮는 게이트 절연 보호층(4), 게이트 절연 보호층(4) 상에 형성된 반도체층(5), 반도체층(5) 상에 형성된 소스 전극(8) 및 드레인 전극(9) - 소스 전극(8)과 드레인 전극(9) 사이에는 채널(15)이 정의됨 - , 채널(15)에 형성되며 에칭 스톱 보호층(6) 및 에칭 스톱 절연층(7)을 포함하는 복합 적층 구조 - 에칭 스톱 보호층(6)은 에칭 스톱 절연층(7) 아래에 배치되어 반도체층(5)과 접촉함 - , 소스 전극(8), 에칭 스톱 절연층(7), 드레인 전극(9) 및 게이트 절연 보호층(4)을 완전히 덮는 패시베이션층(10) - 드레인 전극(9)을 덮는 패시베이션층(10)의 일부는 비아홀(12)이 형성됨 - , 및 패시베이션층(10) 상에 형성되고 비아홀(12)을 통해 드레인 전극(9)과 접촉하는 투명 픽셀 전극(11)을 포함한다.
일 예에서, 반도체층(5)에 인접하는 반도체 보호층은 채널(15)에 형성된 복합 적층 구조를 포함하는데, 즉, 반도체층(5) 위의 에칭 스톱 보호층(6) 및 에칭 스톱 절연층(7)을 포함한다.
다른 예에서, 반도체층(5)에 인접하는 반도체 보호층은 반도체층(5)의 아래 및 반도체층(5)과 게이트 전극(2) 사이에 배치된 게이트 절연층(3) 및 게이트 절연 보호층(4)을 포함하는 복합 적층 구조를 포함한다.
또 다른 예에서, 반도체층(5)에 인접하는 반도체 보호층은 반도체층(5)의 상부측 및 하부측 모두를 보호하기 위해 상기 예들의 경우들을 모두 포함한다.
본 실시예에서의 TFT 어레이 기판은, 예를 들어, 수직 구동형 또는 수평 구동형 액정 디스플레이용으로 이용되지만, 본 발명은 여기에 한하는 것은 아니다.
본 실시예에서, 게이트 절연층(3)/에칭 스톱 절연층(7)은 1000Å 내지 20000Å 범위의 두께를 갖고 질화물 또는 유기 절연재료, 예를 들어 SiNx 또는 유기 레진으로 형성될 수 있다. SiNx를 형성하기 위한 대응하는 반응 가스들은 SiH4, NH3 및 N2, 또는 SiH2Cl2, NH3 및 N2를 포함한다.
본 실시예에서, 게이트 절연 보호층(4)/에칭 스톱 보호층(6)은 300Å 내지 1500Å 범위의 두께를 갖고 실리콘 산화물 또는 금속 산화물, 예를 들어 SiOx 또는 Al2O3로 형성될 수 있다.
게이트 절연층(3), 게이트 절연 보호층(4), 에칭 스톱 보호층(6) 및 에칭 스톱 절연층(7)은 예를 들어 PECVD(plasma enhanced chemical vapor deposition)에 의해 형성될 수 있다.
일 예에서, 반도체층(5)에 접촉하는 에칭 스톱 보호층(6) 및 게이트 절연 보호층(4)은 각각 반도체층(5)의 탈산소를 방지할 수 있지만 에칭이 어려운 재료(들)로 형성되는 한편, 반도체층(5)에 접촉하지 않는 게이트 절연층(3) 및 에칭 스톱 절연층(7)은 각각 더욱 용이하게 에칭되는 재료(들)로 형성된다.
본 실시예에서는, 반도체 보호층으로서 기능하는 복합 적층 구조에서, 게이트 절연층(3)의 두께에 대한 게이트 절연 보호층(4)의 두께의 비는 예를 들어 1/10 내지 3/5이다. 또는, 반도체 보호층으로서 기능하는 복합 적층 구조에서, 에칭 스톱 절연층(7)의 두께에 대한 에칭 스톱 보호층(6)의 두께의 비는 예를 들어 1/10 내지 3/5이다.
상기 재료들로 형성되는 복합 적층 구조를 포함하는 반도체 보호층은 반도체층(5) 내의 산소산이온을 포획하지 않기 때문에, TFT 어레이 기판의 안정성이 향상되고, 또한 게이트 절연층 및 에칭 스톱층에 대한 에칭 속도가 증가되어, 제조 능력이 향상되고, 대량 생산에 적합하게 된다.
베이스 기판(1)은 투명 비알칼리 유리 기판 또는 석영 기판을 이용하거나, 또는 소정 경도의 다른 투명 기판들을 이용할 수 있다.
반도체층(5)은, 예를 들어, 스퍼터링법을 통해 금속 산화물 반도체 재료(예를 들어, 투명 비정질 산화물 반도체 IGZO(In-Ga-Zn-O))로 형성되며, 그 두께는 50Å 내지 1000Å의 범위에 있다.
게이트 전극(2), 소스 전극(8) 및 드레인 전극(9)은 스퍼터링법 또는 열증착법으로 형성되며, 그 두께의 범위는 4000Å 내지 15000Å 이다. 게이트 전극(2), 소스 전극(8) 및 드레인 전극(9)은 Cr, W, Cu, Ti, Ta 또는 Mo 중 어느 하나로 형성되는 단층막으로 형성되거나, 상기 금속들 중 어느 하나의 합금으로 형성되거나, 상기 금속들의 임의의 조합으로 형성되는 다층막으로 형성될 수 있다.
패시베이션층(10)은 예를 들어 PECVD를 이용하여 형성되고 그 두께의 범위는 예를 들어 1000Å 내지 3000Å이다. 패시베이션층(10)은 산화물, 질화물 또는 산화질화물로 형성될 수 있다. 질화물을 형성하기 위한 대응하는 반응 가스들은 SiH4, NH3 및 N2, 또는 SiH2Cl2, NH3 및 N2 를 포함한다.
투명 픽셀 전극(11)은 스퍼터링법 또는 열증착법으로 형성되고, 그 두께의 범위는 예를 들어 300Å 내지 1500Å이며, 투명 픽셀 전극(11)은 예를 들어 ITO막 또는 IZO 막으로 형성되는 투명 금속 산화물 재료로 형성될 수 있다.
본 실시예에서의 TFT 어레이 기판은 6회의 포토리소그래피 공정을 이용하여 형성될 수 있다. 이하에서, 일 예시적인 작업 플로우가 도 1a 내지 1f를 참조하여 설명된다.
단계 1: 도 1a에 도시된 바와 같이, 게이트 금속막이 베이스 기판(1) 위에 피착된 후, 제1 포토리소그래피 공정을 거쳐 게이트 전극(3) 및 게이트 스캐닝 라인 (도시하지 않음)의 패턴들로 형성된다.
단계 2: 도 1b에 도시된 바와 같이, 단계 1 이후, 기판 상에 반도체층을 형성하기 위하여 이용되는 게이트 절연막 및 금속 산화물이 순차적으로 피착되고, 그 후 제2 포토리소그래피 공정을 통해 게이트 절연층(3), 게이트 절연 보호층(4) 및 반도체층(5)의 패턴들로 형성된다. 게이트 절연층(3)은 게이트 전극(2)을 덮고 베이스 기판(1) 위로 연장된다. 게이트 절연 보호층(4)은 게이트 절연층(3)을 덮으며, 게이트 절연 보호층(4)의 평면 크기는 게이트 절연층(3)의 평면 크기와 실질적으로 동일하다.
단계 3: 도 1c에 도시된 바와 같이, 단계 2 이후, 기판 상에 두 개 층의 에칭 스톱 절연막들이 피착되고, 그 후에 제3 포토리소그래피 공정을 통해 에칭 스톱 보호층(6) 및 에칭 스톱 절연층(7)의 패턴들로 형성된다. 에칭 스톱 절연층(7)은 에칭 스톱 보호층(6)을 덮고 에칭 스톱 보호층(6)의 평면 크기와 동일한 평면 크기를 가지며, 에칭 스톱 보호층(6)은 반도체층(5)에 접촉하면서 반도체층(5) 상에 피착된다. 에칭 스톱 보호층(6) 및 에칭 스톱 절연층(7)은, 기본적으로, 형성될 박막 트랜지스터의 채널 영역에 대응한다.
단계 4: 도 1d에 도시된 바와 같이, 단계 3 이후, 기판 상에 소스-드레인 금속막이 피착되고, 그 후에 제4 포토리소그래피 공정을 통해 소스전극(8), 드레인 전극(9) 및 데이터 스캐닝 라인(도시하지 않음)의 패턴들로 형성된다. 반도체층(5) 상에는 소스 전극(8) 및 드레인 전극(9)이 구비되며, 각각은 그 사이에 채널을 정의하면서 에칭 스톱 보호층(6)과 에칭 스톱 절연층(7)의 양측에 배치된다.
단계 5: 도 1e에 도시된 바와 같이, 단계 4 이후, 기판 상에 패시베이션층 막이 피착되고, 그 후에 제5 포토리소그래피 공정을 통해 비아홀(12)을 갖는 패시베이션층(10)의 패턴으로 형성되며, 비아홀(12)은 드레인 전극(9)의 일부를 노출시키면서 드레인 전극(9) 위에 배치된다.
단계 6: 도 1f에 도시된 바와 같이, 단계 5 이후, 기판 상에 투명 도전막이 피착되고, 그 후에 제6 포토리소그래피 공정을 통해 투명 픽셀 전극(11)의 패턴으로 형성되고, 투명 픽셀 전극(11)은 비아홀(12) 위에 구비되며 비아홀(12)을 통하여 드레인 전극(9)과 접촉된다.
본 실시예에서, 각각의 포토리소그래피 공정의 에칭 공정은 건식 에칭으로 실시될 수 있다.
실시예 2
도 2f에 도시된 바와 같이, 본 실시예에서의 TFT 어레이 기판은 베이스 기판(1), 베이스 기판(1)을 덮는 버퍼 절연층(14), 버퍼 절연층(14)을 덮는 버퍼 절연 보호층(13), 버퍼 절연 보호층(13) 상에 형성된 반도체층(5), 반도체층(5) 상에 형성된 소스 전극(8) 및 드레인 전극(9) - 소스 전극(8)과 드레인 전극(9) 간에는 채널(15)이 정의됨 - , 에칭 스톱 보호층(6) 및 에칭 스톱 절연층(7)을 포함하며 채널(15)에 형성되는 복합 적층 구조 - 에칭 스톱 보호층(6)은 에칭 스톱 절연층(7) 아래에 배치되어 반도체층(5)에 접촉함 - , 소스 전극(8), 에칭 스톱 절연층(7), 드레인 전극(9) 및 버퍼 절연 보호층(13)을 완전히 덮는 게이트 절연층(3) - 드레인 전극(9)을 덮는 게이트 절연층(3)의 부분은 비아홀(12)을 통해 개방됨 - , 게이트 절연층(3) 상에 형성되는 투명 픽셀 전극(11) - 투명 픽셀 전극(11)은 비아홀(12)을 통하여 드레인 전극(9)에 접촉됨 - 을 포함한다.
일 예에서, 반도체층(5)에 인접한 반도체 보호층은 채널(15)에 형성된 복합 적층 구조를 포함하는데, 즉, 에칭 스톱 보호층(6) 및 에칭 스톱 절연층(7)을 포함한다.
다른 예에서, 반도체층(5)에 인접한 반도체 보호층은 반도체층(5)과 베이스 기판(1) 간에 배치된 버퍼 절연층(14) 및 버퍼 절연 보호층(13)을 포함하는 복합 적층 구조를 포함한다.
또 다른 예에서, 반도체층(5)에 인접한 반도체 보호층은 반도체층(5)의 상부측 및 하부측을 보호하기 위하여 상기의 경우들 모두를 포함한다.
유사하게, 본 실시예에서의 TFT 어레이 기판은, 예를 들어, 수직 구동형 또는 수평 구동형 액정 디스플레이용으로 이용되지만, 본 발명에 이에 한하는 것은 아니다.
본 실시예에서, 버퍼 절연층(14)의 재료, 두께 및 형성 공정은 제1 실시예에서의 게이트 절연층(3)/에칭 스톱 절연층(7)의 경우와 동일할 수 있다.
본 실시예에서, 버퍼 절연 보호층(13)의 재료, 두께 및 형성 공정은 제1 실시예에서의 게이트 절연 보호층(4)/에칭 스톱 보호층(6)의 경우와 동일할 수 있다.
본 실시예에서, 게이트 절연층(3)은 반도체층(5)과 직접 접촉하지는 않으므로, 단층 구조를 이용할 수 있으며, 이 단층 구조에 대한 재료, 두께 및 형성 공정은 제1 실시예에서의 게이트 절연층(3)/에칭 스톱 절연층(7)의 경우와 동일할 수 있고 제1 실시예에서의 게이트 절연 보호층(4)/에칭 스톱 보호층(6)의 경우와 동일할 수도 있다.
본 실시예의 어레이 기판 구조를 구성하는 다른 층들의 재료, 두께 및 형성 공정은 제1 실시예에서의 경우와 동일할 수 있으므로, 그에 관한 상세한 설명은 생략한다.
반도체층(5)은, 예를 들어 스퍼터링법을 통하여, 금속 산화물 반도체 재료, 예를 들어 투명 비정질 산화물 반도체 IGZO(In-Ga-Zn-O)로 형성되며, 그 두께는 50Å 내지 1000Å의 범위에 있다.
상기 재료들로 형성되는 복합 적층 구조를 포함하는 반도체 보호층은 반도체층(5)에서 산소산이온을 붙잡지 않기 때문에, TFT 어레이 기판의 안정성이 향상되고 게이트 절연층 및 에칭 스톱층에서의 에칭 속도가 증가되어, 제조 능력을 향상시키고 대규모 제조에 적합하다.
본 실시예에서의 TFT 어레이 기판은 예를 들어 6회의 포토리소그래피 공정을 통하여 형성될 수 있다. 이하에는 일 예시적인 작업 플로우가 도 2a 내지 2f를 참고하여 설명된다.
단계 1: 도 2a에 도시된 바와 같이, 베이스 기판(1) 상에 두 개 층의 버퍼 절연막들 및 금속 산화막이 순차적으로 피착된 후, 제1 포토리소그래피 공정을 통하여, 버퍼 절연층(14), 버퍼 절연 보호층(13) 및 반도체층(5)의 패턴들로 형성되고, 버퍼 절연 보호층(13)은 버퍼 절연층(14)을 덮고 버퍼 절연층(14)의 평면 크기와 동일한 평면 크기를 가지며, 버퍼 절연층(14)은 베이스 기판(1)을 덮는다.
단계 2: 도 2b에 도시된 바와 같이, 단계 1 이후, 기판 상에 두 개 층의 에칭 스톱 절연막이 피착되고, 제2 포토리소그래피 공정을 통하여, 에칭 스톱 보호층(6) 및 에칭 스톱 절연층(7)의 복합 적층 구조의 패턴들로 형성되고, 에칭 스톱 절연층(7)은 에칭 스톱 보호층(6)을 덮고 에칭 스톱 보호층(6)의 평면 크기와 동일한 평면 크기를 가지며, 에칭 스톱 보호층(6)은 반도체층(5) 위에 배치되어 반도체층(5)에 접촉한다.
단계 3: 도 2c에 도시된 바와 같이, 단계 2 이후, 기판 상에 소스-드레인 금속막이 피착되고, 제3 포토리소그래피 공정을 통하여, 소스 전극(8), 드레인 전극(9) 및 데이터 스캐닝 라인(도시하지 않음)의 패턴들로 형성되고, 소스 전극(8) 및 드레인 전극(9)은 반도체층(5) 상에 배치되며 각각 에칭 스톱 보호층(6) 및 에칭 스톱 절연층(7)의 양측에 제공된다.
단계 4: 도 2d에 도시된 바와 같이, 단계 3 이후, 기판 상에 게이트 절연막이 피착되고, 그 후 제4 포토리소그래피 공정을 통하여, 게이트 절연층(3) 및 비아홀(12)의 패턴들로 형성되며, 비아홀(12)은 드레인 전극(9) 위에 배치된다.
단계 5: 도 2e에 도시된 바와 같이, 단계 4 이후, 기판 상에 투명 도전막이 피착되고, 그 후 제5 포토리소그래피 공정을 통해, 투명 픽셀 전극(11)을 위한 패턴으로 형성되고, 투명 픽셀 전극(11)은 비아홀(12) 위에 구비되며 비아홀(12)을 통하여 드레인 전극(9)과 접촉된다.
단계 6: 도 2f에 도시된 바와 같이, 단계 5 이후, 기판 상에 게이트 금속막이 피착되고, 그 후 제6 포토리소그래피 공정을 거쳐, 게이트 전극(3) 및 게이트 스캐닝 라인(도시하지 않음)의 패턴들로 형성된다.
본 실시예에서, 각각의 포토리소그래피 공정의 에칭 공정은 건식 에칭으로 수행될 수 있다.
자명한 것이지만, 본 발명의 취지 및 본질로부터 벗어나지 않고, 당업자에 의해 다양한 대체 및 변형이 이루어질 수 있으며, 이들은 또한 본 발명의 보호범위 내에 있는 것으로 간주될 수 있다.
1: 기판, 2: 게이트 전극,
3: 게이트 절연층, 4: 게이트 절연 보호층,
5: 반도체층, 6: 에칭 스톱 보호층,
7: 에칭 스톱 절연층, 8: 소스 전극,
9: 드레인 전극, 10: 패시베이션층,
11: 투명 픽셀 전극, 12: 비아홀,
13: 버퍼 절연 보호층, 14: 버퍼 절연층,
15: 채널.

Claims (15)

  1. 박막 트랜지스터(TFT) 어레이 기판으로서,
    베이스 기판(1) 및 스위칭 소자로서 기능하는 박막 트랜지스터를 포함하고, 상기 박막 트랜지스터는 게이트 전극(2), 반도체층(5), 반도체 보호층, 소스 전극(8), 드레인 전극(9) 및 채널(15)을 포함하고, 상기 소스 전극(8), 드레인 전극(9) 및 채널(15)이 모두 반도체층(5) 상에 설치되며,
    상기 반도체 보호층은 상기 반도체층(5)에 인접하여 배치되고 복합 적층 구조를 포함하며, 상기 복합 적층 구조 전부가 채널(15) 중에 형성되며, 또한 상기 복합 적층 구조는 상기 반도체층(5)과 접촉하면서 상기 반도체층(5)의 탈산소를 방지할 수 있는 절연재료로 형성되는 보호층 및 더욱 용이하게 에칭되는 절연재료로 형성되는 절연층을 포함하는 TFT 어레이 기판.
  2. 제1항에 있어서, 상기 게이트 전극은 상기 베이스 기판(1) 상에 제공되고, 상기 반도체층(5)은 상기 게이트 전극(2) 위에 배치되는 TFT 어레이 기판.
  3. 제2항에 있어서, 상기 반도체 보호층은 상기 게이트 전극(2)과 상기 반도체층(5)의 사이에서 상기 반도체층(5)의 하부측에 인접하여 배치된 게이트 절연 복합 적층 구조를 포함하고, 상기 게이트 절연 복합 적층 구조는 상기 반도체층(5)에 접촉하면서 상기 반도체층(5)의 탈산소를 방지할 수 있는 절연재료로 형성되는 게이트 절연 보호층(4) 및 더욱 용이하게 에칭되는 절연재료로 형성되는 게이트 절연층(3)을 포함하는 TFT 어레이 기판.
  4. 제2항 또는 제3항에 있어서, 상기 소스 전극(8) 및 상기 드레인 전극(9)은 상기 반도체층(5) 상에 배치되며, 상기 소스 전극(8)과 상기 드레인 전극(9) 사이에는 채널(15)이 정의되는 TFT 어레이 기판.
  5. 제2항 또는 제3항에 있어서, 상기 반도체 보호층은, 상기 채널(15) 내에 배치되고 상기 반도체층(5)의 상부측에 인접하는 에칭 스톱 복합 적층 구조를 포함하고, 상기 에칭 스톱 복합 적층 구조는 상기 반도체층(5)과 접촉하면서 상기 반도체층(5)의 탈산소를 방지할 수 있는 절연재료로 형성된 에칭 스톱 보호층(6) 및 더욱 용이하게 에칭되는 절연 재료로 형성되는 에칭 스톱 절연층(7)을 포함하는 TFT 어레이 기판.
  6. 제1항에 있어서, 상기 반도체층(5)은 상기 베이스 기판(1) 상에 배치되고, 상기 게이트 전극(2)은 상기 반도체층(5) 상에 제공되는 TFT 어레이 기판.
  7. 제6항에 있어서, 상기 반도체 보호층은 상기 베이스 기판(1)과 상기 반도체층(5) 사이에 배치되고 상기 반도체층(5)의 하부측에 인접하는 버퍼 절연 복합 적층 구조를 포함하고, 상기 버퍼 절연 복합 적층 구조는 상기 반도체층(5)과 접촉하면서 상기 반도체층(5)의 탈산소를 방지할 수 있는 절연재료로 형성되는 버퍼 절연 보호층(4) 및 더욱 용이하게 에칭되는 절연재료로 형성되는 버퍼 절연층(3)을 포함하는 TFT 어레이 기판.
  8. 제6항 또는 제7항에 있어서, 상기 소스 전극(8) 및 드레인 전극(9)은 상기 반도체층(5) 상에 배치되며, 상기 소스 전극(8)과 상기 드레인 전극(9) 사이에는 채널(15)이 정의되는 TFT 어레이 기판.
  9. 제6항 또는 제7항에 있어서, 상기 반도체 보호층은, 상기 채널(15) 내에 배치되고 상기 반도체층(5)의 상부에 인접하는 에칭 스톱 복합 적층 구조를 포함하고, 상기 에칭 스톱 복합 적층 구조는 상기 반도체층(5)에 접촉하면서 상기 반도체층(5)의 탈산소를 방지할 수 있는 절연재료로 형성되는 에칭 스톱 보호층(6) 및 더욱 용이하게 에칭되는 절연재료로 형성되는 에칭 스톱 절연층(7)을 포함하는 TFT 어레이 기판.
  10. 제1항 내지 제3항, 제6항 및 제7항 중 어느 한 항에 있어서, 상기 반도체층(5)은 금속 산화물 반도체 재료로 형성되는 TFT 어레이 기판.
  11. 제1항 내지 제3항, 제6항 및 제7항 중 어느 한 항에 있어서, 상기 절연층의 두께에 대한 상기 보호층의 두께의 비는 1/10 내지 3/5의 범위 내에 있는 TFT 어레이 기판.
  12. 제11항에 있어서, 상기 보호층의 두께는 300Å 내지 1500Å의 범위 내에 있고, 상기 절연층의 두께는 1000Å 내지 20000Å의 범위 내에 있는 TFT 어레이 기판.
  13. 제1항 내지 제3항, 제6항 및 제7항 중 어느 한 항에 있어서, 상기 에칭 스톱 보호층은 실리콘 산화물 또는 금속 산화물로 형성되고, 상기 에칭 스톱 절연층은 질화물 또는 유기 절연재료로 형성되는 TFT 어레이 기판.
  14. 제1항 내지 제3항, 제6항 및 제7항 중 어느 한 항에 있어서, 상기 보호층은 SiOx 또는 Al2O3로 형성되고, 상기 절연층은 SiNx 또는 유기 레진으로 형성되는 TFT 어레이 기판.
  15. 제1항 내지 제3항, 제6항 및 제7항 중 어느 한 항에 있어서, 패시베이션층(10) 및 투명 픽셀 전극(11)을 더 포함하는 TFT 어레이 기판.
KR1020127030279A 2011-11-03 2012-08-20 박막 트랜지스터 어레이 기판 KR101456354B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110344454.7 2011-11-03
CN201110344454.7A CN102646676B (zh) 2011-11-03 2011-11-03 一种tft阵列基板
PCT/CN2012/080382 WO2013063971A1 (zh) 2011-11-03 2012-08-20 薄膜晶体管阵列基板

Publications (2)

Publication Number Publication Date
KR20130060196A KR20130060196A (ko) 2013-06-07
KR101456354B1 true KR101456354B1 (ko) 2014-11-03

Family

ID=46659405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127030279A KR101456354B1 (ko) 2011-11-03 2012-08-20 박막 트랜지스터 어레이 기판

Country Status (6)

Country Link
US (1) US9263594B2 (ko)
EP (1) EP2779249B1 (ko)
JP (1) JP2015501549A (ko)
KR (1) KR101456354B1 (ko)
CN (1) CN102646676B (ko)
WO (1) WO2013063971A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956713B (zh) 2012-10-19 2016-03-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN103904127A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN103456745B (zh) * 2013-09-10 2016-09-07 北京京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN103676386B (zh) * 2013-12-27 2016-10-05 京东方科技集团股份有限公司 一种显示面板及显示装置
TWI532192B (zh) * 2014-02-20 2016-05-01 友達光電股份有限公司 薄膜電晶體及畫素結構
US10700210B2 (en) * 2014-11-28 2020-06-30 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
KR101818339B1 (ko) * 2016-04-29 2018-02-21 고려대학교 산학협력단 광안정성 확보를 위한 비정질 산화물 박막 트랜지스터
CN108615735B (zh) * 2018-05-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN110112212A (zh) * 2019-04-25 2019-08-09 深圳市华星光电技术有限公司 薄膜晶体管和阵列基板
CN110098201A (zh) * 2019-05-16 2019-08-06 合肥京东方光电科技有限公司 晶体管器件及其制造方法、显示基板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046652A (ko) * 1999-11-15 2001-06-15 구본준 컬러필터를 포함한 액정표시장치와 제조방법
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR20110080118A (ko) * 2010-01-04 2011-07-12 삼성전자주식회사 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JPH08107254A (ja) * 1994-09-14 1996-04-23 Xerox Corp マルチ波長レーザダイオードアレイ
US5514891A (en) * 1995-06-02 1996-05-07 Motorola N-type HIGFET and method
US5614739A (en) * 1995-06-02 1997-03-25 Motorola HIGFET and method
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
JP3323889B2 (ja) * 1996-10-28 2002-09-09 三菱電機株式会社 薄膜トランジスタの製造方法
JP3968484B2 (ja) * 1998-02-18 2007-08-29 ソニー株式会社 薄膜トランジスタの製造方法
KR100312259B1 (ko) * 1999-02-05 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조
US6503772B1 (en) * 1999-03-26 2003-01-07 Fuji Xerox Co., Ltd. Method of manufacturing a thin film transistor-integrated color filter
KR100577410B1 (ko) * 1999-11-30 2006-05-08 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
US6646284B2 (en) * 2000-12-12 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6639246B2 (en) * 2001-07-27 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US6815723B2 (en) * 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US6853052B2 (en) * 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
KR101006439B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101113010B1 (ko) * 2004-03-12 2012-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7791107B2 (en) * 2004-06-16 2010-09-07 Massachusetts Institute Of Technology Strained tri-channel layer for semiconductor-based electronic devices
US7211456B2 (en) * 2004-07-09 2007-05-01 Au Optronics Corporation Method for electro-luminescent display fabrication
TWI234288B (en) * 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
US8269227B2 (en) * 2005-06-09 2012-09-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US8115206B2 (en) * 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
EP1993781A4 (en) * 2006-02-03 2016-11-09 Semiconductor Energy Lab Co Ltd METHOD FOR MANUFACTURING MEMORY ELEMENT, LASER IRRADIATION APPARATUS, AND LASER IRRADIATION METHOD
JP2007248987A (ja) * 2006-03-17 2007-09-27 Toshiba Matsushita Display Technology Co Ltd 表示装置用のアレイ基板
KR100759681B1 (ko) * 2006-03-29 2007-09-17 삼성에스디아이 주식회사 유기 전계 발광표시장치
US7768000B2 (en) * 2006-09-29 2010-08-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US7786485B2 (en) * 2008-02-29 2010-08-31 Semicondutor Energy Laboratory Co., Ltd. Thin-film transistor and display device
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
KR101516415B1 (ko) * 2008-09-04 2015-05-04 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치
US8284142B2 (en) * 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
KR20100064657A (ko) * 2008-12-05 2010-06-15 엘지디스플레이 주식회사 박막트랜지스터 어레이기판과 그 제조방법
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
US8575713B2 (en) * 2009-02-19 2013-11-05 Sharp Kabushiki Kaisha Semiconductor device and display device
WO2011052285A1 (ja) * 2009-10-28 2011-05-05 シャープ株式会社 新規な化合物、電界効果トランジスタ及び太陽電池ならびにこれらの製造方法、有機半導体層用組成物、ならびにｐ型半導体層用組成物
BR112012013851A2 (pt) * 2009-12-09 2019-09-24 Sharp Kk dispositivo semicondutor e método para produzir o mesmo
DE102009060446A1 (de) 2009-12-22 2011-06-30 Treofan Germany GmbH & Co. KG, 66539 Mikroporöse Separator-Folie für Doppelschichtkondensatoren
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR101745749B1 (ko) * 2010-01-20 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011187626A (ja) * 2010-03-08 2011-09-22 Sony Corp 薄膜トランジスタおよび電子機器
JP5523896B2 (ja) * 2010-03-31 2014-06-18 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
US20130026574A1 (en) * 2010-04-30 2013-01-31 Kenji Nakanishi Semiconductor device, method for manufacturing same, and display device
JP5421357B2 (ja) * 2010-05-11 2014-02-19 パナソニック株式会社 表示装置用薄膜半導体装置及びその製造方法
KR101889748B1 (ko) * 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5352599B2 (ja) * 2011-01-17 2013-11-27 株式会社半導体エネルギー研究所 半導体装置
JPWO2012098575A1 (ja) * 2011-01-18 2014-06-09 パナソニック株式会社 薄膜トランジスタ装置の製造方法、薄膜トランジスタおよび表示装置
TWI500163B (zh) * 2012-10-15 2015-09-11 Innocom Tech Shenzhen Co Ltd 低溫多晶矽薄膜電晶體、其製備方法及顯示裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046652A (ko) * 1999-11-15 2001-06-15 구본준 컬러필터를 포함한 액정표시장치와 제조방법
US6407782B1 (en) * 1999-11-15 2002-06-18 Lg. Philips Lcd Co., Ltd. Array substrate having color filter for liquid crystal display device and method of manufacturing the same
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR20110080118A (ko) * 2010-01-04 2011-07-12 삼성전자주식회사 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US9263594B2 (en) 2016-02-16
US20130181222A1 (en) 2013-07-18
EP2779249A4 (en) 2015-07-15
EP2779249A1 (en) 2014-09-17
EP2779249B1 (en) 2018-10-10
CN102646676A (zh) 2012-08-22
KR20130060196A (ko) 2013-06-07
WO2013063971A1 (zh) 2013-05-10
JP2015501549A (ja) 2015-01-15
CN102646676B (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
KR101456354B1 (ko) 박막 트랜지스터 어레이 기판
US9768306B2 (en) Array substrate and display device
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN107331669B (zh) Tft驱动背板的制作方法
JP6129206B2 (ja) Ｔｆｔアレイ基板の製造方法
JP5634976B2 (ja) Ｔｆｔアレイ構造及びその製造方法
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20130175552A1 (en) Array substrate and manufacturing method
US9252285B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
WO2014046068A1 (ja) アクティブマトリックス基板、表示装置、及び、その製造方法
JP2010272691A (ja) 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、及び表示装置
CN102709329A (zh) 薄膜晶体管及其制造方法
US20240055444A1 (en) Array substrate, method of manufacturing same, and display panel
US20060258033A1 (en) Active matrix substrate and method for fabricating the same
CN103137628B (zh) 一种用于显示装置的薄膜晶体管阵列基板及其制造方法
US20200403102A1 (en) Electrode structure and manufacturing method thereof, thin film transistor, and array substrate
TWI252587B (en) Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
KR20090129824A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN105118838A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN117631389A (zh) 显示面板及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 4