JP3968484B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP3968484B2
JP3968484B2 JP05440498A JP5440498A JP3968484B2 JP 3968484 B2 JP3968484 B2 JP 3968484B2 JP 05440498 A JP05440498 A JP 05440498A JP 5440498 A JP5440498 A JP 5440498A JP 3968484 B2 JP3968484 B2 JP 3968484B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
rapid heating
semiconductor thin
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05440498A
Other languages
English (en)
Other versions
JPH11233790A (ja
Inventor
正文 国井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP05440498A priority Critical patent/JP3968484B2/ja
Priority to US09/238,899 priority patent/US6569720B2/en
Publication of JPH11233790A publication Critical patent/JPH11233790A/ja
Application granted granted Critical
Publication of JP3968484B2 publication Critical patent/JP3968484B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は絶縁基板上に形成された多結晶シリコン等の半導体薄膜を活性層とする薄膜トランジスタの製造方法に関する。例えば、アクティブマトリクス型の表示装置のスイッチング素子として用いられる薄膜トランジスタの製造方法に関する。より詳しくは、低温プロセス（例えばプロセス最高温度が６００℃以下）で作成される薄膜トランジスタの製造方法に関する。更に詳しくは、薄膜トランジスタの閾電圧制御技術に関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置のスイッチング素子として薄膜トランジスタが広く用いられている。特に、薄膜トランジスタの活性層となる半導体薄膜には従来から多結晶シリコンが採用されている。多結晶シリコン薄膜トランジスタは、スイッチング素子に用いられるばかりでなく、回路素子としても利用でき、同一基板上にスイッチング素子と合わせて周辺駆動回路を内蔵できる。又、多結晶シリコン薄膜トランジスタは微細化が可能なため、画素構造におけるスイッチング素子の占有面積を縮小でき画素の高開口率化が達成できる。ところで、従来多結晶シリコン薄膜トランジスタは製造工程上プロセス最高温度が１０００℃程度に達し、耐熱性に優れた石英ガラス等が絶縁基板として用いられていた。製造プロセス上比較的低融点のガラス基板を使用することは困難であった。しかしながら、液晶表示装置の低コスト化のためには低融点ガラス材料の使用が必要不可欠である。そこで、近年プロセス最高温度が６００℃以下になる所謂低温プロセスの開発が進められている。特に、低温プロセスは大型の液晶表示装置を製造するとき、コスト面から極めて有利になる。
【０００３】
低温プロセスの一貫として、比較的低温で不純物の注入が行えるイオンシャワー技術が従来から開発されている。イオンシャワーでは、質量分離を行うことなく電離イオンを大面積の半導体薄膜に一括してイオン注入することができる。しかし、質量非分離型のイオンシャワー装置では、目的とする不純物（ドーパント）以外のイオン（水素イオン等）も同時に打ち込まれるため、１×１０14／ｃｍ2 未満の低ドーズ量を正確に制御することが困難であった。１×１０14／ｃｍ2 以下の低ドーズ量で不純物を注入することは、薄膜トランジスタの閾電圧制御のために必要である。大面積液晶ディスプレイの製造、特にアクティブマトリクス型の液晶ディスプレイに用いられる薄膜トランジスタをプロセス温度６００℃以下で製造する場合、閾電圧（Ｖｔｈ）を制御することは所望の電気特性を保証する上で必要不可欠である。しかしながら、従来のイオンシャワー方式では低ドーズ量を正確に制御することができない。このため、最近では大面積の絶縁基板上に形成された半導体薄膜に対して、質量分離を行った不純物イオンを注入できるイオンインプランテーション装置が開発されている。例えば、不純物イオンを３００乃至６００ｎｍのライン状のビームに成形しながら質量分離を行なう方法により、６００×７２０ｎｍ角程度の大型ガラス基板上にも比較的低ドーズ量でイオン注入を可能にした装置が開発されている。本明細書では、このようなイオンインプランテーション装置を用いた低ドーズ量での薄膜トランジスタ閾電圧制御を目的としたイオンインプランテーションをＶｔｈイオンインプランテーションと呼ぶことにする。なお、この技術は例えば特開平３−６８６５号公報に開示されている。
【０００４】
【発明が解決しようとする課題】
一般に、Ｖｔｈイオンインプランテーションでは、予め薄膜トランジスタの活性層（チャネル領域）となる半導体薄膜の部分に選択的に例えばＢ＋イオンを低濃度で注入する。しかしながら、薄膜トランジスタのＶｔｈは半導体薄膜活性層中のＢ＋イオンの濃度ばかりでなく、多結晶シリコンからなる半導体薄膜の結晶粒径や、多結晶シリコン／二酸化シリコン界面の欠陥準位密度等にも大きく影響を受ける。このため、薄膜トランジスタのＶｔｈのばらつきを抑制しながら所望の範囲に制御するためには、上述したＶｔｈイオンインプランテーションだけでは不十分であるという課題があった。
【０００５】
【課題を解決するための手段】
本発明は上述した従来の技術の課題を解決するためのものであり、その目的はより正確な閾電圧の制御が可能な薄膜トランジスタの製造方法を提供することにある。係る目的を達成するために以下の手段を講じた。即ち、本発明によれば、半導体薄膜と、その一面側に接して形成されたゲート絶縁膜と、該ゲート絶縁膜を介して該半導体薄膜に重ねられたゲート電極とを含む積層構成を有し絶縁基板上に形成される薄膜トランジスタの製造方法において、あらかじめ少くとも薄膜トランジスタのチャネル領域になる部分の半導体薄膜に所定のドーズ量で不純物を選択的に注入して薄膜トランジスタの閾電圧を制御する制御工程と、該半導体薄膜に不純物を選択的に注入して薄膜トランジスタのソース領域及びドレイン領域を形成する注入工程と、該注入された不純物を急速加熱法により５００乃至７００℃の処理温度範囲で瞬間的に加熱して活性化するとともに該急速加熱法の処理温度を調整して薄膜トランジスタの閾電圧を制御する急速加熱工程とを行い、該制御工程で行う不純物注入のドーズ量と、該急速加熱工程で行う急速加熱の処理温度とを組み合わせて該薄膜トランジスタの閾電圧を最適に調整することを特徴とする。好ましくは、前記急速加熱工程は、該絶縁基板を徐熱した後紫外線を照射して該半導体薄膜を急熱し次いで徐冷する工程である。
【０００６】
従来、半導体薄膜に注入された不純物の活性化にはエキシマレーザを用いたレーザ活性化アニールが行われいたが、本発明では急速加熱法（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ；ＲＴＡ）を用いている。ＲＴＡは紫外線領域の波長を持つ光を半導体薄膜に短時間照射することにより不純物の活性化を行うものである。ＲＴＡは本来不純物の活性化を目的とするが、この急速加熱法の処理条件に依存して、薄膜トランジスタの閾電圧Ｖｔｈが大きく変化することが見いだされた。ＲＴＡはゲート絶縁膜等を構成するＳｉＯ2 の緻密化、多結晶シリコン等からなる半導体薄膜とＳｉＯ2 界面や、多結晶シリコンに含まれる結晶粒界、加えて結晶粒内の欠陥準位密度を低減させる働きがある。この際、Ｖｔｈイオンインプランテーション等で予め半導体薄膜に注入されたＢ＋の活性化率も上述した欠陥準位密度に大きく依存している。従って、多結晶シリコン／ＳｉＯ2 界面、多結晶シリコン結晶粒界、結晶粒内等の欠陥準位密度を低減させることで、結果的に薄膜トランジスタの閾電圧を調整できる。以上のように、薄膜トランジスタのＶｔｈは主としてＶｔｈイオンインプランテーションのドーズ量とＲＴＡの条件に大きく依存する。本発明では、ＶｔｈイオンインプランテーションとＲＴＡを適宜組み合わせることで、Ｖｔｈ制御のための最適条件を規定している。
【０００７】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る薄膜トランジスタの製造方法の第１実施形態を示す工程図である。尚、本実施形態では便宜上ｎチャネル型の薄膜トランジスタの製造方法を示すが、ｐチャネル型でも不純物種（ドーパント種）を変えるだけで全く同様である。ここでは、ボトムゲート構造の薄膜トランジスタの製造方法を示す。まず（ａ）に示すように、ガラス等からなる絶縁基板０の上にＡｌ，Ｔａ，Ｍｏ，Ｗ，Ｃｒ，Ｃｕ又はこれらの合金を１００乃至２００ｎｍの厚みで形成し、パタニングしてゲート電極１に加工する。
【０００８】
次いで（ｂ）に示すように、ゲート電極１の上にゲート絶縁膜を形成する。本実施形態では、ゲート絶縁膜はゲート窒化膜２（ＳｉＮX ）／ゲート酸化膜３（ＳｉＯ2 ）の二層構造を用いた。ゲート窒化膜２はＳｉＨ4 ガスとＮＨ3 ガスの混合物を原料気体として用い、プラズマＣＶＤ法（ＰＣＶＤ法）で成膜した。尚、プラズマＣＶＤに変えて常圧ＣＶＤあるいは減圧ＣＶＤを用いてもよい。本実施形態では、ゲート窒化膜２を５０ｎｍの厚みで堆積した。ゲート窒化膜２の成膜に連続して、ゲート酸化膜３を約２００ｎｍの厚みで成膜する。更にゲート酸化膜３の上に連続的に非晶質シリコンからなる半導体薄膜４を約３０乃至８０ｎｍの厚みで成膜した。二層構造のゲート絶縁膜と非晶質半導体薄膜４は成膜チャンバの真空系を破らず連続成膜した。以上の成膜でプラズマＣＶＤ法を用いた場合には、４００乃至４５０℃の温度で窒素雰囲気中１時間程度加熱処理を行ない、非晶質半導体薄膜４に含有されていた水素を放出する。所謂脱水素アニールを行なう。
【０００９】
ここで、薄膜トランジスタのＶｔｈを制御する目的で、Ｖｔｈイオンインプランテーションを行なう。本例では、Ｂ＋をドーズ量が１×１０12乃至６×１０12／ｃｍ2 程度でイオン注入した。このＶｔｈイオンインプランテーションでは６２０ｎｍ幅に成形されたイオンのラインビームを用いた。次いで、レーザ光５０を照射し、非晶質半導体薄膜４を結晶化する。レーザ光５０としてはエキシマレーザビームを用いることができる。所謂レーザアニールは６００℃以下のプロセス温度で半導体薄膜を結晶化するための有力な手段である。本実施例では、パルス状に励起され且つ矩形状又は帯状に成形されたレーザ光５０を非晶質半導体薄膜４に照射して結晶化を行なう。この後、半導体薄膜を各薄膜トランジスタの素子領域に合わせてパタニングする。
【００１０】
（ｃ）に示すように、前工程で結晶化された多結晶半導体薄膜５の上に例えばプラズマＣＶＤ法でＳｉＯ2 を約１００ｎｍ乃至３００ｎｍの厚みで形成する。このＳｉＯ2 を所定の形状にパタニングしてエッチングストッパー膜６に加工する。この場合、裏面露光技術を用いてゲート電極１と整合するようにエッチングストッパー膜６をパタニングしている。エッチングストッパー膜６の直下に位置する多結晶半導体薄膜５の部分はチャネル領域Ｃｈとして保護される。前述したように、チャネル領域Ｃｈには予めＶｔｈイオンインプランテーションによりＢ＋イオンが比較的低ドーズ量で注入されている。続いて、エッチングストッパー膜６をマスクとしてイオンドーピングにより不純物（例えばＰ＋イオン）を半導体薄膜５に注入し、ＬＤＤ領域を形成する。この時のドーズ量は、例えば６×１０12乃至５×１０13／ｃｍ2 である。更にストッパー膜６及びその両側のＬＤＤ領域を被覆するようにフォトレジストをパタニング形成したあと、これをマスクとして不純物（例えばＰ＋イオン）を高濃度で注入し、ソース領域Ｓ及びドレイン領域Ｄを形成する。不純物注入には、例えばイオンドーピング（イオンシャワー）を用いることができる。これは質量分離をかけることなく電界加速で不純物を注入するものであり、本実施例では１×１０15／ｃｍ2 程度のドーズ量で不純物を注入し、ソース領域Ｓ及びドレイン領域Ｄを形成した。尚、図示しないが、ｐチャネルの薄膜トランジスタを形成する場合には、ｎチャネル型薄膜トランジスタの領域をフォトレジストで被覆したあと、不純物をＰ＋イオンからＢ＋イオンに切り換えドーズ量１×１０15／ｃｍ2 程度でイオンドーピングすればよい。尚、ここでは質量分離型のイオンインプランテーション装置を用いて不純物を注入してもよい。
【００１１】
このあとＲＴＡ６０により、多結晶半導体薄膜５に注入された不純物を活性化する。従来、活性化処理にはエキシマレーザを用いたレーザ活性化アニールが行われていた。本発明ではこれに代えて急速加熱法（ＲＴＡ）を用いて不純物の活性化を行っている。ＲＴＡ６０は紫外線領域の波長を持つ光を多結晶半導体薄膜５に短時間照射することにより不純物の活性化を行うものである。ＲＴＡは加熱温度の均一性に優れるため、ＬＤＤ領域の電気抵抗ばらつきが抑えられ、スループットもエキシマレーザを用いたレーザ活性化アニールより早いという利点がある。レーザ活性化アニールではエキシマレーザのパルスを走査しながらガラス基板に照射するのに対し、ＲＴＡではアークランプから放射した紫外線をごく短時間（例えば１秒程度）瞬間的にガラス基板に照射して、多結晶半導体薄膜５を急速加熱する。このＲＴＡは不純物を活性化するばかりでなく、その条件に依存して薄膜トランジスタのＶｔｈが大きく変化することが見いだされた。ＲＴＡはゲート酸化膜３やエッチングストッパー膜６を構成するＳｉＯ2 の緻密化に効果がある。加えて、多結晶半導体薄膜５とゲート酸化膜３の界面や多結晶半導体薄膜５とエッチングストッパー膜６の界面における欠陥準位密度を低減させる働きがある。更には、多結晶半導体薄膜５の結晶粒界や結晶粒内に存在する欠陥準位密度の低減にも効果がある。一方、予めチャネル領域ＣｈにＶｔｈ制御用として注入されたＢ＋の活性化率も、上述した欠陥準位密度に大きく依存している。結果的に、ＲＴＡによってソース領域Ｓやドレイン領域Ｄに注入された不純物の活性化を行なうとともに、同時に薄膜トランジスタのＶｔｈの制御が可能になる。以上のように、薄膜トランジスタのＶｔｈは主としてＶｔｈイオンインプランテーションで注入されたＢ＋のドーズ量とＲＴＡの条件に大きく依存する。従って、薄膜トランジスタのＶｔｈ制御のためには、ＶｔｈイオンインプランテーションとＲＴＡとの両者の相関で最適条件を決定する必要がある。
【００１２】
最後に（ｄ）に示すように、ＳｉＯ2 を約２００ｎｍの厚みで成膜し、層間絶縁膜７とする。層間絶縁膜７の形成後、ＳｉＮX をプラズマＣＶＤ法で約２００乃至４００ｎｍ成膜し、パシーベーション膜（キャップ膜）８とする。この段階で窒素ガス又はフォーミングガス中又は真空中雰囲気下で３５０℃程度の加熱処理を１時間行ない、層間絶縁膜７に含まれる水素原子を半導体薄膜５中に拡散させる。このあと、コンタクトホールを開口し、Ｍｏ，Ａｌ等を２００乃至４００ｎｍの厚みでスパッタしたあと、所定の形状にパタニングして配線電極９に加工する。更に、アクリル樹脂等からなる平坦化層１０を１μｍ程度の厚みで塗布したあとコンタクトホールを開口する。平坦化層１０の上にＩＴＯやＩＸＯ等からなる透明導電膜をスパッタしたあと、所定の形状にパタニングして画素電極１１に加工する。
【００１３】
図２は、上述した急速加熱法に用いるＲＴＡ装置を示している。ＲＴＡは波長が２４０乃至４００ｎｍの紫外光を瞬間的（約１秒）にガラス等からなる絶縁基板０に照射することにより、基板自体にダメージを与えることなく高温熱処理（５００乃至７００℃）を可能にする技術である。図示するように、絶縁基板０は赤外線ランプ等からなる赤外線加熱器７１乃至７３が配されたゾーン１乃至ゾーン３で段階的に予備加熱（徐熱）される。この予備加熱では絶縁基板０は例えば４００℃程度まで熱せられる。この絶縁基板０を１０乃至２５ｍｍ／ｓｅｃ程度の速度で搬送し、上下をＸｅアークランプ８１で挟まれたＲＴＡユニットに送り込む。各アークランプ８１は反射板８２でカバーされているとともに、その近傍には放射温度計８３が配されている。ガラス等からなる絶縁基板０に形成された半導体薄膜はアークランプ８１から発した紫外光を吸収し、１秒間程の間に５００乃至７００℃まで加熱される。ＲＴＡユニット通過後、絶縁基板０はやはり赤外線加熱器７４が配された冷却用のゾーン４に搬送され、ここで徐冷される。プロセス温度はＲＴＡユニットの直前及び直後に配された放射温度計８３で測定する。ＲＴＡのプロセス温度は、ＲＴＡユニット内のＸｅアークランプ８１の出力（パワー）、余熱処理ゾーンに配された赤外線加熱器７１乃至７３のパワー、絶縁基板０の搬送速度の３つのパラメータで決まる。ＲＴＡの条件は、使用するガラス材料の材質、ガラスの板厚、基板サイズ等により最適パラメータが異なる。最適条件から外れると、絶縁基板０内での温度勾配が大きくなり、絶縁基板０の熱収縮を招いたりする。本例では、実験のためＲＴＡを用いた活性化処理は、温度を５３０，５９０，６２０，６８０℃の４条件に設定して行った。これらの温度は、ＲＴＡユニットの近傍に配された放射温度計８３で測定したものである。
【００１４】
図３は、図２に示したＲＴＡ装置の温度プロファイルを示す模式的なグラフである。図示するように、ゾーン１では基板が３００℃程度まで徐熱され、ゾーン２では３５０℃程度まで徐熱され、ＲＴＡユニットの直前に位置するゾーン３では４００℃乃至４５０℃まで加熱される。場合によっては、ゾーン１とゾーン２を一つのステージで構成することもある。ゾーン３を通過後、絶縁基板０はＲＴＡユニットで瞬間的に５５０℃乃至６００℃まで加熱される。その後、ゾーン４に移行し徐冷が行われる。
【００１５】
図４は薄膜トランジスタのＶｔｈとチャネル領域に注入された不純物イオンのドーズ量との関係を示すグラフである。ここでいうドーズ量とは、所謂Ｖｔｈイオンインプランテーションでのドーズ量を意味する。尚、本図のデータは活性化工程でＲＴＡを用いた場合ではなく、従来のレーザニールを用いた場合を示している。白四角印がｎチャネル薄膜トランジスタのＶｔｈを示し、黒丸印がｐチャネル薄膜トランジスタのＶｔｈを示している。ｎチャネル薄膜トランジスタの場合、ドーズ量が０のときに比べて、Ｂ＋のドーズ量を３×１０12／ｃｍ2 としたとき、Ｖｔｈが約０．８Ｖエンハンスメント方向にシフトしている。但し、Ｂ＋のドーズ量が１×１０13／ｃｍ2 程度になると、薄膜トランジスタの電気特性に異常が現れる。従って、ＶｔｈイオンインプランテーションのためのＢ＋ドーズ量は１×１０13／ｃｍ2 未満に設定する必要があり、望ましくは３×１０12／ｃｍ2 以下がよい。又、ｐチャネル薄膜トランジスタはｎチャネル程にはドーズ量に対するＶｔｈの依存性は大きくない。ドーズ量が０の場合に比べ、Ｂ＋のドーズ量を３×１０12／ｃｍ2 とした場合Ｖｔｈを約０．４Ｖデプレッション側にシフトさせることができる。
【００１６】
図４に示したように、薄膜トランジスタの閾電圧はＶｔｈイオンインプランテーションのドーズ量に依存するが、ＲＴＡを用いた不純物の活性化工程における処理温度でも薄膜トランジスタの閾電圧がシフトすることが見いだされた。図５はｎチャネル薄膜トランジスタにおけるＶｔｈのＲＴＡ処理温度依存性を示している。グラフ中の直線群はＶｔｈイオンインプランテーションのドーズ量をパラメータとしたものであり、（０）はドーズ量が０、（１）はドーズ量が１×１０12／ｃｍ2 、（２）はドーズ量が２×１０12／ｃｍ2 、（３）はドーズ量が３×１０12／ｃｍ2 を表している。一方、ＲＴＡプロセス温度としては黒丸印で示したように、５３０℃、５９０℃、６２０℃及び６８０℃の４点が選ばれた。グラフから明らかなように、ｎチャネル薄膜トランジスタのＶｔｈはＲＴＡプロセス温度が高くなる程０Ｖ側にシフトするとともに、Ｖｔｈイオンインプランテーションのドーズ量が少ない程、０Ｖ側にシフトする。一般に、理想的なｎチャネル薄膜トランジスタのＶｔｈは１．２乃至１．７Ｖ程度にあり、この領域を斜線で表している。ＲＴＡプロセス温度の適切範囲とＶｔｈイオンインプランテーションのドーズ量の適切範囲は、図５において斜線領域と曲線群が交差する箇所で与えられる。即ち、ＲＴＡプロセス温度が５３０℃では、Ｖｔｈイオンインプランテーションは必要ない。ＲＴＡプロセス温度が５９０℃になると、Ｖｔｈイオンインプランテーションのドーズ量は１×１０12／ｃｍ2 から３×１０12／ｃｍ2 の範囲なら良い。ＲＴＡプロセス温度が６２０℃に上がると、Ｖｔｈイオンインプランテーションのドーズ量は３×１０12／ｃｍ2 のみが適合する。この事実から、５３０℃のＲＴＡプロセス温度を採用するとＶｔｈイオンインプランテーションが必要なくなり、工程簡略化が可能となり最も望ましいように一見思われる。しかしながら、ＲＴＡプロセス温度が高い程、ＬＤＤ領域の抵抗ばらつきが低減し、且つ各絶縁層に用いられるＳｉＯ2 等も緻密化するという大きな利点がある。従って、必ずしもＶｔｈイオンインプランテーションを省略できるＲＴＡプロセス温度が最適とは限らない。一方、Ｖｔｈイオンインプランテーションのドーズ量が大きくなると、薄膜トランジスタの特性特にＶｔｈの特性がばらつきやすくなる傾向があり、好ましくないこともある。このように、Ｖｔｈイオンインプランテーションのドーズ量とＲＴＡプロセス温度との組合せは唯一絶対の値があるわけではなく、ガラス基板の特性や薄膜トランジスタデバイスの要求特性に応じて個々に最適化すべきものである。
【００１７】
図６は、本発明に係る薄膜トランジスタの製造方法の第２実施形態を示す工程図である。第１実施形態と異なり、本実施形態はトップゲート構造の薄膜トランジスタを作成している。まず（ａ）に示すように、絶縁基板０の上にバッファ層となる二層の下地膜６ａ，６ｂをプラズマＣＶＤ法により連続成膜する。一層目の下地膜６ａはＳｉＮX からなり、その膜厚は１００乃至２００ｎｍである。又、二層目の下地膜６ｂはＳｉＯ2 からなり、その膜厚は同じく１００ｎｍ乃至２００ｎｍである。このＳｉＯ2 からなる下地膜６ｂの上に非晶質シリコンからなる半導体薄膜４を約３０乃至８０ｎｍの厚みでプラズマＣＶＤ法もしくはＬＰＣＶＤ法により成膜する。ここで、ガラス等からなる絶縁基板０の大きさは６００×７２０ｎｍ2 である。非晶質シリコンからなる半導体薄膜４の成膜にプラズマＣＶＤ法を用いた場合には、膜中の水素を脱離させるために、窒素雰囲気中で４００℃乃至４５０℃１時間程度のアニールを行なう。次いでレーザ光５０を照射して非晶質シリコンを結晶化させ多結晶シリコンに転換する。
【００１８】
続いて（ｂ）に示すように、多結晶シリコンに転換された半導体薄膜５をアイランド状にパタニングする。この上に、プラズマＣＶＤ法、常圧ＣＶＤ法、減圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法、スパッタ法等でＳｉＯ2 を５０乃至４００ｎｍ成長させ、ゲート絶縁膜３とする。ここで必要ならば、前述したようにＶｔｈイオンインプランテーションを行ない、Ｂ＋イオンを例えばドーズ量０．５×１０12乃至４×１０12／ｃｍ2 程度で半導体薄膜５に注入する。この場合の加速電圧は８０ＫｅＶ程度である。尚、このＶｔｈイオンインプランテーションはゲート絶縁膜３の成膜前に行ってもよい。Ｖｔｈイオンインプランテーションでは６２０ｍｍ幅に成形されたラインビームを用いた。次いでゲート絶縁膜３の上にＡｌ，Ｔｉ，Ｍｏ，Ｗ，Ｔａ，ドープト多結晶シリコン等、あるいはこれらの合金を２００乃至８００ｎｍの厚みで成膜し、所定の形状にパタニングしてゲート電極１に加工する。次いでＰ＋イオンを質量分離を用いたイオン注入法で半導体薄膜５に注入し、ＬＤＤ領域を設ける。このイオン注入はゲート電極１をマスクとして絶縁基板０の全面に対して行なう。ドーズ量は６×１０12乃至５×１０13／ｃｍ2 である。尚、ゲート電極１の直下に位置するチャネル領域Ｃｈは保護されており、Ｖｔｈイオンインプランテーションで予め注入されたＢ＋イオンがそのまま保持されている。ＬＤＤ領域に対するイオン注入後、ゲート電極１とその周囲を被覆するようにレジストパタンを形成し、Ｐ＋イオンを質量非分離型のイオンシャワードーピング法で高濃度に注入し、ソース領域Ｓ及びドレイン領域Ｄを形成する。この場合のドーズ量は例えば１×１０15／ｃｍ2 程度である。ドーピングガスには水素希釈の２０％ＰＨ3 ガスを用いた。ＣＭＯＳ回路を形成する場合には、ｐチャネル薄膜トランジスタ用のレジストパタンを形成後、ドーピングガスを５％乃至２０％のＢ2 Ｈ6 ／Ｈ2 ガス系に切り換え、ドーズ量１×１０15乃至３×１０15／ｃｍ2 程度でイオン注入すればよい。尚、ソース領域Ｓ及びドレイン領域Ｄの形成は質量分離型のイオン注入装置を用いてもよい。この後、半導体薄膜５に注入されたドーパントの活性化工程となる。この活性化処理は第１実施形態と同様に、ＲＴＡ６０を用いることで、薄膜トランジスタのＶｔｈを同時に制御している。
【００１９】
最後に（ｃ）に示すように、ゲート電極１を被覆するようにＳｉＯ2 からなる層間絶縁膜７を約６００ｎｍの厚みで成膜する。この層間絶縁膜７の成膜後、ＳｉＮX をプラズマＣＶＤ法で約１００乃至４００ｎｍ堆積しパシベーション膜（キャップ膜）８とする。この段階で窒素ガス中３５０℃の温度下１時間程度アニールし、層間絶縁膜７に含有された水素を半導体薄膜５中に拡散させる。この後コンタクトホールを開口する。更にパシベーション膜８の上にＭｏ，Ａｌ等をスパッタリングで成膜した後所定の形状にパタニングして配線電極９に加工する。更にアクリル樹脂等からなる平坦化層１０を約１μｍの厚みで塗工後、これにコンタクトホールを開口する。平坦化層１０の上にＩＴＯやＩＸＯ等からなる透明導電膜をスパッタリングし、所定の形状にパタニングして画素電極１１に加工する。
【００２０】
最後に、図７を参照して第１実施形態又は第２実施形態で製造した薄膜トランジスタを用いたアクティブマトリクス型表示装置の一例を説明する。図示するように、本表示装置は一対の絶縁基板１０１，１０２と両者の間に保持された電気光学物質１０３とを備えたパネル構造を有する。電気光学物質１０３としては、例えば液晶材料を用いる。下側の絶縁基板１０１には画素アレイ部１０４と駆動回路部とが集積形成されている。駆動回路部は垂直駆動回路１０５と水平駆動回路１０６とに分かれている。又、絶縁基板１０１の周辺部上端には外部接続用の端子部１０７が形成されている。端子部１０７は配線１０８を介して垂直駆動回路１０５及び水平駆動回路１０６に接続している。画素アレイ部１０４には行状のゲート配線１０９と列状の信号配線１１０が形成されている。両配線の交差部には画素電極１１１とこれを駆動する薄膜トランジスタ１１２が形成されている。薄膜トランジスタ１１２のゲート電極は対応するゲート配線１０９に接続され、ドレイン領域は対応する画素電極１１１に接続され、ソース領域は対応する信号配線１１０に接続している。ゲート配線１０９は垂直駆動回路１０５に接続する一方、信号配線１１０は水平駆動回路１０６に接続している。画素電極１１１をスイッチング駆動する薄膜トランジスタ１１２及び垂直駆動回路１０５と水平駆動回路１０６に含まれる薄膜トランジスタは、本発明に従って作成されたものである。
【００２１】
【発明の効果】
従来、薄膜トランジスタのＶｔｈを制御する手段としてはイオンインプランテーションによるチャネルドーピングしか方法はなかった。しかし、本発明から明らかなように、薄膜トランジスタの閾電圧制御には必ずしもＶｔｈイオンインプランテーションが必要ではなく、不純物の活性化工程に用いる急速加熱法（ＲＴＡ）のプロセス温度を調整することによってもＶｔｈ制御は可能であることが明らかになった。以上により、本発明は以下の効果を奏することができる。第１に、Ｖｔｈイオンインプランテーションを行わなくても薄膜トランジスタの閾電圧制御が可能となるため、プロセスを簡略化できる。第２に、Ｖｔｈイオンインプランテーションが必要な場合でも、ＲＴＡのプロセス条件により薄膜トランジスタの閾電圧を調整できるため、プロセスマージンが広がる。第３に、ＲＴＡを用いた活性化は基板面上における加熱温度の均一性に優れているので、不純物の活性化率が均一化し、且つ半導体薄膜と絶縁膜の界面準位の低減化も図れるので、Ｖｔｈのばらつきが小さくなる。以上のように、本発明に係る薄膜トランジスタの製造方法は、新規なＶｔｈの制御方法を提供することにより、プロセスの簡略化、プロセスマージンの拡大化、Ｖｔｈのばらつきの低減化が可能となり、Ｖｔｈ制御に対する要求が厳しい周辺駆動回路内蔵の大規模集積回路の実現に大きく貢献できる。
【図面の簡単な説明】
【図１】本発明に係る薄膜トランジスタの製造方法の第１実施形態を示す工程図である。
【図２】本発明の実施に用いられる急速加熱装置を示す概念図である。
【図３】図２に示した急速加熱装置の温度プロファイルを示すグラフである。
【図４】薄膜トランジスタの閾電圧Ｖｔｈとチャネルドーズ量との関係を示すグラフである。
【図５】薄膜トランジスタのＶｔｈと急速加熱プロセス温度との関係を示すグラフである。
【図６】本発明に係る薄膜トランジスタの製造方法の第２実施形態を示す工程図である。
【図７】本発明の応用例であるアクティブマトリクス型表示装置の一例を示す斜視図である。
【符号の説明】
０・・・絶縁基板、１・・・ゲート電極、２・・・ゲート窒化膜、３・・・ゲート酸化膜、４・・・非晶質半導体薄膜、５・・・多結晶半導体薄膜、７・・・層間絶縁膜、１１・・・画素電極、５０・・・レーザ光、６０・・・ＲＴＡ

Claims (3)

  1. 半導体薄膜と、その一面側に接して形成されたゲート絶縁膜と、該ゲート絶縁膜を介して該半導体薄膜に重ねられたゲート電極とを含む積層構成を有し絶縁基板上に形成される薄膜トランジスタの製造方法であって、
    あらかじめ少くとも薄膜トランジスタのチャネル領域になる部分の半導体薄膜に所定のドーズ量で不純物を選択的に注入して薄膜トランジスタの閾電圧を制御する制御工程と、
    該半導体薄膜に不純物を選択的に注入して薄膜トランジスタのソース領域及びドレイン領域を形成する注入工程と、
    該注入された不純物を急速加熱法により５００乃至７００℃の処理温度範囲で瞬間的に加熱して活性化するとともに該急速加熱法の処理温度を調整して薄膜トランジスタの閾電圧を制御する急速加熱工程とを行い、
    該制御工程で行う不純物注入のドーズ量と、該急速加熱工程で行う急速加熱の処理温度とを組み合わせて該薄膜トランジスタの閾電圧を最適に調整することを特徴とする薄膜トランジスタの製造方法。
  2. 前記急速加熱工程は、該絶縁基板を徐熱した後紫外線を照射して該半導体薄膜を急熱し次いで徐冷することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
  3. 所定の間隙を介して互いに接合した一対の基板と、該間隙に保持された電気光学物質とを有し、一方の基板には対向電極を形成し、他方の基板には画素電極及びこれを駆動する薄膜トランジスタを形成し、該薄膜トランジスタを、半導体薄膜とその一面側にゲート絶縁膜を介して重ねられたゲート電極とで形成した表示装置の製造方法であって、
    あらかじめ少くとも薄膜トランジスタのチャネル領域になる部分の半導体薄膜に所定のドーズ量で不純物を選択的に注入して薄膜トランジスタの閾電圧を制御する制御工程と、
    該半導体薄膜に不純物を選択的に注入して薄膜トランジスタのソース領域及びドレイン領域を形成する注入工程と、
    該注入された不純物を急速加熱法により５００乃至７００℃の処理温度範囲で瞬間的に加熱して活性化するとともに該急速加熱法の処理温度を調整して薄膜トランジスタの閾電圧を制御する急速加熱工程とを有し、
    該制御工程で行う不純物注入のドーズ量と、該急速加熱工程で行う急速加熱の処理温度とを組み合わせて該薄膜トランジスタの閾電圧を最適に調整することを特徴とする表示装置の製造方法。
JP05440498A 1998-02-18 1998-02-18 薄膜トランジスタの製造方法 Expired - Fee Related JP3968484B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP05440498A JP3968484B2 (ja) 1998-02-18 1998-02-18 薄膜トランジスタの製造方法
US09/238,899 US6569720B2 (en) 1998-02-18 1999-01-28 Method for fabricating thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05440498A JP3968484B2 (ja) 1998-02-18 1998-02-18 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH11233790A JPH11233790A (ja) 1999-08-27
JP3968484B2 true JP3968484B2 (ja) 2007-08-29

Family

ID=12969770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05440498A Expired - Fee Related JP3968484B2 (ja) 1998-02-18 1998-02-18 薄膜トランジスタの製造方法

Country Status (2)

Country Link
US (1) US6569720B2 (ja)
JP (1) JP3968484B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP4514862B2 (ja) * 1999-11-30 2010-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100660813B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 엑스레이 디텍터용 어레이기판 제조방법
JP2002141514A (ja) * 2000-11-07 2002-05-17 Sanyo Electric Co Ltd ボトムゲート型薄膜トランジスタ及びその製造方法
JP2002158358A (ja) * 2000-11-20 2002-05-31 Sony Corp 薄膜半導体装置の製造方法
JP2002196700A (ja) * 2000-12-22 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法、及びそれを用いた液晶表示装置、エレクトロルミネッセンス表示装置
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
KR100487256B1 (ko) * 2002-10-31 2005-05-03 엘지.필립스 엘시디 주식회사 폴리 실리콘 박막 트랜지스터 제조방법
US7100131B2 (en) * 2002-11-07 2006-08-29 Semiconductor Energy/Laboratory Co., Ltd. Evaluation method of semiconductor device, manufacturing method of the semiconductor device, design management system of device comprising the semiconductor device, dose amount control program for the semiconductor device, computer-readable recording medium recording the program, and dose amount control apparatus
TW586238B (en) * 2003-06-05 2004-05-01 Hannstar Display Corp Circular thin film transistor structure
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
KR100683671B1 (ko) * 2004-03-25 2007-02-15 삼성에스디아이 주식회사 전자기파 차폐층을 구비한 플라즈마 디스플레이 패널
JP4556520B2 (ja) * 2004-07-12 2010-10-06 ソニー株式会社 半導体装置の製造方法
US7759773B2 (en) * 2007-02-26 2010-07-20 International Business Machines Corporation Semiconductor wafer structure with balanced reflectance and absorption characteristics for rapid thermal anneal uniformity
US7745909B2 (en) * 2007-02-26 2010-06-29 International Business Machines Corporation Localized temperature control during rapid thermal anneal
US7679166B2 (en) * 2007-02-26 2010-03-16 International Business Machines Corporation Localized temperature control during rapid thermal anneal
US7692275B2 (en) 2007-02-26 2010-04-06 International Business Machines Corporation Structure and method for device-specific fill for improved anneal uniformity
US20090096066A1 (en) * 2007-10-10 2009-04-16 Anderson Brent A Structure and Method for Device-Specific Fill for Improved Anneal Uniformity
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
DE102011081905A1 (de) * 2011-08-31 2013-02-28 Von Ardenne Anlagentechnik Gmbh Verfahren und Vorrichtung zur Herstellung von Schichten
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
WO2017141103A1 (en) * 2016-02-16 2017-08-24 G-Ray Switzerland Sa Structures, systems and methods for electrical charge transport across bonded interfaces

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566838A3 (en) * 1992-02-21 1996-07-31 Matsushita Electric Ind Co Ltd Manufacturing method of thin film transistor
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JPH07321328A (ja) * 1994-05-27 1995-12-08 Hitachi Ltd 薄膜トランジスタ駆動液晶表示装置およびその製法
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
TW556263B (en) * 1996-07-11 2003-10-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3503427B2 (ja) * 1997-06-19 2004-03-08 ソニー株式会社 薄膜トランジスタの製造方法
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device

Also Published As

Publication number Publication date
JPH11233790A (ja) 1999-08-27
US20020055207A1 (en) 2002-05-09
US6569720B2 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
JP3968484B2 (ja) 薄膜トランジスタの製造方法
KR100561991B1 (ko) 박막트랜지스터를형성하기위한방법
JP3305961B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP4403599B2 (ja) 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
US6984552B2 (en) Method for doping semiconductor layer, method for producing thin film semiconductor element and thin film semiconductor element
JP2001127302A (ja) 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
KR20020089355A (ko) 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자
JP2004214615A (ja) 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法
JP4084039B2 (ja) 薄膜半導体装置及びその製造方法
JPH06124890A (ja) 薄膜状半導体装置の作製方法。
JP2000182956A (ja) 半導体薄膜の結晶化方法及びレーザ結晶化装置
JP2000133810A (ja) 薄膜トランジスタの製造方法及びアニール装置
JPH10189450A (ja) 半導体装置の製造方法
JP2000068515A (ja) 薄膜半導体装置の製造方法
JP3774278B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
JP2000216087A (ja) 半導体薄膜製造方法及びレ―ザ照射装置
JP2001332734A (ja) 薄膜トランジスタの製造方法
JPH10294469A (ja) 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びアニール装置
JP2000208776A (ja) 薄膜トランジスタの製造方法
JP2001168344A (ja) 薄膜トランジスタ及びその製造方法と加熱装置並びに表示装置
JP2000036602A (ja) 薄膜トランジスタ及びその製造方法と表示装置
JPH09139502A (ja) 半導体装置およびその製造方法
JPH11103070A (ja) 薄膜トランジスタ
JP2002033483A (ja) 薄膜半導体装置の製造方法
JP4553076B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130615

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees