JP2001127302A - 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 - Google Patents

半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置

Info

Publication number
JP2001127302A
JP2001127302A JP30750299A JP30750299A JP2001127302A JP 2001127302 A JP2001127302 A JP 2001127302A JP 30750299 A JP30750299 A JP 30750299A JP 30750299 A JP30750299 A JP 30750299A JP 2001127302 A JP2001127302 A JP 2001127302A
Authority
JP
Japan
Prior art keywords
thin film
film
crystal
semiconductor
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30750299A
Other languages
English (en)
Inventor
Yoshinobu Kimura
嘉伸 木村
Osamu Okura
理 大倉
Takeo Shiba
健夫 芝
Naohiro Kamo
尚広 賀茂
Yoshiyuki Kaneko
好之 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30750299A priority Critical patent/JP2001127302A/ja
Priority to TW089122245A priority patent/TW478076B/zh
Priority to US09/696,002 priority patent/US6452213B1/en
Priority to KR1020000063433A priority patent/KR100686946B1/ko
Publication of JP2001127302A publication Critical patent/JP2001127302A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

(57)【要約】 （修正有） 【課題】 高速動作の薄膜トランジスタ（ＴＦＴ）を高
歩留りに製造する。 【解決手段】 絶縁性基板１の表面に設けた多結晶半導
体薄膜４に電界効果トランジスタ（ＴＦＴ）を形成する
方法であって、絶縁性基板の表面に第一薄膜（シリコン
酸化膜）２を形成し、前記第一薄膜上に前記第一薄膜よ
り熱伝導度の高い第二薄膜（シリコン窒化膜）２４を形
成し、前記第二薄膜を選択的に除去してゲート電極形成
領域に対応する部分を残留させ、その後第一・第二薄膜
上に前記第二薄膜よりも熱伝導度の高い非晶質半導体膜
（非晶質シリコン薄膜）３を形成しかつレーザ５加熱に
よって多結晶半導体薄膜４に変換させる。多結晶半導体
薄膜によって形成されるチャネル部は第二薄膜が存在す
ること故に結晶粒径が大きくかつ均一・平坦化する。薄
膜トランジスタは高速動作が可能になる。また、チャネ
ル部の結晶形成の再現性は良好であり、ＴＦＴの高品質
・高歩留化が可能になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体薄膜基板，半
導体装置，半導体装置の製造方法および電子装置に係わ
り、特に多結晶膜（多結晶半導体薄膜）の表層部分にト
ランジスタ（薄膜トランジスタ：ＴＦＴ）を製造する技
術および前記薄膜トランジスタを製造するための半導体
薄膜基板ならびに前記薄膜トランジスタを組み込んだ液
晶表示装置や情報処理装置等の電子装置の製造技術に適
用して有効な技術に関する。
【０００２】
【従来の技術】従来の画像表示装置等に用いられてきた
薄膜トランジスタは、ガラスや石英等の絶縁性基板上に
プラズマＣＶＤ法等で形成した非晶質シリコンあるいは
微結晶シリコンを母材とし、エキシマレーザーアニール
などの溶融再結晶化法で形成した多結晶シリコンを素子
材として形成されてきた。
【０００３】従来の多結晶半導体薄膜（多結晶シリコン
薄膜）の製造方法と薄膜トランジスタの製造について、
図２１から図２５を用いて説明する。
【０００４】図２１（ａ）に示すように、絶縁性基板
１、例えばガラス基板１の上にシリコン酸化膜（SiO
2膜）２、非晶質シリコン薄膜３を積層成膜する。次に
図１（ｂ）に示すように、非晶質シリコン薄膜３の表面
に光束の断面が四角形状もしくは長尺状となるエキシマ
レーザ光５を照射するとともに、矢印６に示すようにレ
ーザ光５を移動（走査）して非晶質シリコン薄膜３の全
面をエキシマレーザ光５で加熱処理する。非晶質シリコ
ン薄膜３は、この加熱処理によって、図２１（ｃ）に示
すように、溶融凝固の過程を経て、非晶質構造から多結
晶シリコン薄膜４に変換される。
【０００５】以上のプロセスはエキシマレーザ加熱プロ
セス（エキシマレーザ結晶化）と呼ばれている。ガラス
などの低融点材料の基板上に高品質な多結晶シリコン薄
膜を製造する際に用いられる。これらに関しては、たと
えば、"1996 Society for Information Display Intern
ational Symposium Digest of Technical Papers, pp17
-20"や、"IEEE Transactions on Electron Devices, vo
l.43,no.9, 1996, pp.1454-1458"等に詳しい。
【０００６】図２１（ｄ）は前記多結晶シリコン薄膜４
を用いて形成したＴＦＴを示す模式図である。多結晶シ
リコン薄膜４の表層部分には所定の不純物元素を拡散し
て形成された半導体領域１０，１１が設けられている。
これら半導体領域１０，１１は電界効果トランジスタの
ソース領域やドレイン領域を構成する。また、前記半導
体領域１０，１１間の多結晶シリコン薄膜４の表面には
SiO2膜等からなるゲート絶縁膜１２が設けられていると
ともに、このゲート絶縁膜１２上にはゲート電極１３が
設けられている。この構造においては、ゲート電極１３
の電圧によって、ソースとドレイン間の電流を制御でき
る。例えば、ゲート長は４μｍ、ゲート幅は４μｍとな
っている。
【０００７】図２２は従来のエキシマレーザ結晶化にお
けるシリコン結晶粒径の照射レーザエネルギ密度依存性
に関するグラフである。この例では、絶縁性基板１、例
えばガラス基板１上に形成された非晶質シリコン薄膜３
の膜厚は１００ｎｍであり、XeClエキシマレーザ（波長
３０８ｎｍ）を用いた加熱により結晶化を行っている。
同グラフから分かるようにレーザエネルギ密度が１００
ｍＪ／ｃｍ2以下のエネルギでは、非晶質シリコン薄膜
は溶融しないため、薄膜は結晶化しないが、１００ｍＪ
／ｃｍ2を超えると薄膜表面部より溶融し、非晶質シリ
コン薄膜３の固液界面で結晶核が生成し、結晶粒（たと
えば結晶粒４ａ）が形成される。
【０００８】レーザエネルギ密度を増加させると、非晶
質膜の溶融深さが増す。その結果、結晶粒は大きくなる
（たとえば結晶粒４ｂ）。このように固液界面より結晶
核が生成されることを不均一核生成と呼ぶ。Ｅｃは、固
液界面が絶縁性基板１に達したときのレーザエネルギ密
度である。レーザエネルギ密度がＥｃを越えると、非晶
質膜全体が溶融し膜が過冷却状態になる。その結果、結
晶核が膜内にランダムに生成し、０．０５μｍ直径以下
の微結晶４ｃが形成される。このような結晶核の生成は
均一核生成と呼ばれる。
【０００９】良好な特性をもつ多結晶シリコン薄膜トラ
ンジスタ、例えば移動度μが１００ｃｍ2／Ｖ・ｓのＴ
ＦＴを作製するためには、シリコン結晶粒径が０．２μ
ｍ以上でなければならない。従って、レーザのエネルギ
密度をＥｃにして結晶化する。本例ではＥｃは２３０ｍ
Ｊ／ｃｍ2である。なお、前記従来におけるレーザエネ
ルギ密度の値は、非晶質シリコン膜の性質（例えば、成
長法，膜厚），基板温度，エキシマレーザ波長やパルス
幅に依存するため異なることもある。これらに関して
は、たとえば、“Applied Physics Letters, vol.63,n
o.14, 1993, pp.1969-1971 ”等に詳しい。
【００１０】図２３はＴＦＴの半導体領域１０，１１と
ゲート電極１３の相関を示す模式的平面図である。半導
体領域１０，１１の間がチャネル部分になり、そのチャ
ネル部分の長さはゲート長となる。チャネル長の長さは
例えば４μｍになる。また、多結晶シリコン薄膜を構成
する結晶の平均結晶粒径（結晶粒４ｂ）は０．２５μｍ
になる。
【００１１】従って、さらにＴＦＴの特性を上げるため
には、大結晶粒をチャネル位置に形成することが望まし
いことが容易に推測される。
【００１２】そこで、位置制御した大結晶粒を形成する
技術として、レーザの強度分布を制御する方法がある。
図２４は、大結晶粒を形成する領域にパターニングした
ゲート絶縁膜（SiO2膜）１２を形成する。エキシマレー
ザを照射すると、ゲート絶縁膜１２下領域の非晶質シリ
コンの温度は他の領域よりも高くなり、図２４（ｂ）に
示す温度曲線１４に示すような温度分布になる。このと
き、結晶化はゲート絶縁膜１２の端から生じ、強い
（大）温度勾配により大結晶粒２１ａが形成される。ま
た、この際、図４（ｃ）に示すように、ゲート絶縁膜１
２の両端より生じた結晶粒が成長してゲート絶縁膜１２
の下層領域で衝突し合い結晶粒界２２が形成される。下
層領域から外れた領域では温度勾配が弱い（小）ため下
層領域の結晶粒よりも粒径が小さな多結晶シリコン薄膜
４が形成されることになる。
【００１３】位置制御した大結晶粒を形成する技術とし
て図２５に示すように、マスク２３を用いて、エキシマ
レーザを照射する方法が知られている（Japanese Journ
al of Applied Physics vol.37,1998,pp.5474-5479）。
【００１４】この技術では、非晶質シリコン薄膜３の温
度分布は、図２５（ｂ）に示す温度曲線１４に示すよう
な温度分布になり、マスク２３から外れた領域で温度が
高くなる。従って、図２５（ｃ）に示すようにマスク２
３の端部に対応する非晶質シリコン薄膜３部分からマス
ク２３が存在しない領域に向かって結晶化が生じ、大結
晶粒２１ａが形成される。
【００１５】
【発明が解決しようとする課題】低温多結晶シリコン
（ポリシリコン）薄膜を用いて形成される薄膜トランジ
スタ（ＴＦＴ）は、ＣＭＯＳ（Complementary Metal Ox
ide Semiconductor)トランジスタを構成することができ
るため、液晶ディスプレイの画素のスイッチングのみな
らず、シフトレジスタやＡＤコンバータなどの周辺回路
用素子として用いることが可能である。エキシマレーザ
結晶化で形成された低温ポリシリコン薄膜（低温ポリシ
リコン膜）は、結晶性の高い大結晶粒で構成されている
からである。しかしながら、高性能かつ高信頼性を有す
るシステムオンパネル（１枚の基板に複数のトランジス
タなどを組み込んで所定の電子装置を実現した装置）を
実現するには、以下の技術を開発する必要がある。
【００１６】（１）エキシマレーザエネルギ密度のプロ
セス裕度拡大化。 （２）結晶粒径０．２μｍ以上の大粒径多結晶化。ここ
で、結晶粒の径の測定は次の手順で行う。 （ａ）多結晶半導体薄膜の表面領域内に測定対象領域を
定める。 （ｂ）測定対象領域の面積は１μｍ2とする。 （ｃ）この測定対象領域の表面の電子顕微鏡写真を撮
る。 （ｄ）電子顕微鏡写真の測定対象領域に全体が収まって
いる結晶粒、すなわち測定対象領域の最表面において全
体が収まっている結晶粒を測定対象結晶粒としその数を
数える。また、電子顕微鏡写真から測定対象結晶粒の総
面積、すなわち測定対象領域の最表面における測定対象
結晶粒の総面積を測定する。 （ｅ）測定対象結晶粒の総面積を測定対象結晶粒の数で
割って測定対象結晶粒の平均面積Ｓを求める。 （ｆ）測定対象領域の最表面における測定対象結晶粒の
形状を円と仮定し、２（Ｓ／π）1/2からなる式にＳを
代入し結晶粒の径を求める。 （３）結晶粒界位置制御化。 （４）多結晶膜の平坦化。 （５）自己整合構造のＴＦＴの開発。 （６）ＬＤＤ（Lightly-Doped Drain ）構造のＴＦＴの
開発。
【００１７】一方、前記開発課題を勘案しつつ従来の技
術を見直すと以下のような多くの問題点があることが分
かる。
【００１８】図２２から判るように、結晶粒界が大きく
なるためのレーザエネルギ領域は１０〜２０ｍＪ／ｃｍ
2程度である。しかしながら、既存のエキシマレーザの
出力安定度は±１０〜２５ｍＪ／ｃｍ2であるため、エ
キシマレーザエネルギ密度の裕度が極めて狭い。
【００１９】また、図２２のＥｃは、非晶質シリコン薄
膜の膜厚に依存する。膜厚の面内分布精度が１０％以上
の場合、レーザ照射によって変換された多結晶膜は、大
きい結晶粒と小さい結晶粒が混在し、結晶粒径０．２μ
ｍ以上の大粒径多結晶化が難しい。
【００２０】また、レーザ照射内部とレーザ照射端部で
は、温度勾配が異なるため結晶粒径がばらつく。結晶粒
径がばらつくと、ゲート電極下のチャネル領域における
粒界準位密度がバラツキ、その結果、個々のトランジス
タのしきい値電圧Ｖthが±数ボルト変化し、移動度μが
±５０ｃｍ2／Ｖ・ｓ程度ばらつくこともある。
【００２１】また、図２４の結晶粒位置制御技術では、
チャネル領域内部で結晶粒界が必ず形成される。ゲート
電極下のシリコンのチャネル領域に結晶粒界が多く存在
すると、その不均一性のため、伝導キャリアの散乱など
によって、キャリア移動度μが数ｃｍ2／Ｖ・ｓに低下
することがある。
【００２２】また、多結晶領域に不純物を注入すると、
結晶粒界に不純物が偏析してしまうため不純物濃度を制
御するのが困難である。
【００２３】また、図２５の結晶粒位置制御技術では、
自己整合型ＴＦＴを形成することができず、ＴＦＴの小
型化が難しい。
【００２４】また、ゲート電極下のシリコンのチャネル
領域で結晶粒界コーナ部に突起が発生し易い。この突起
はキャリア散乱による移動度低下を引き起こし個々のト
ランジスタで性能にバラツキや劣化が生じる。特にドレ
イン端部で突起があると電界集中が生じやすくなり、ホ
ットキャリア生成によるトランジスタの劣化が生じる。
【００２５】本発明の目的は、高性能でかつ高信頼性を
有する薄膜トランジスタを有する半導体装置およびその
半導体装置を組み込んだ電子装置を提供することにあ
る。
【００２６】本発明の他の目的は、薄膜トランジスタの
チャネル領域を構成する結晶粒径が大形となる半導体装
置およびその半導体装置を組み込んだ電子装置を提供す
ることにある。
【００２７】本発明の他の目的は、薄膜トランジスタの
チャネル部分に表面突起が小さく結晶粒径が他の領域に
比べて大きな大粒径多結晶薄膜部を有する半導体装置お
よびその半導体装置を組み込んだ電子装置を提供するこ
とにある。
【００２８】本発明の他の目的は、薄膜トランジスタの
チャネル部分に表面突起が１５ｎｍ以下になり結晶粒径
が０．２μｍ以上と他の領域に比べて大きい大粒径多結
晶薄膜部を有する半導体装置およびその半導体装置を組
み込んだ電子装置を提供することにある。
【００２９】本発明の他の目的は、半導体装置（薄膜ト
ランジスタ）の製造歩留まりの向上を図り、製造コスト
の低減を図るとともに、薄膜トランジスタを組み込んだ
高性能の電子装置を安価に提供することにある。
【００３０】本発明の他の目的は、結晶粒径が大形で表
面突起が小さくできる半導体薄膜基板を提供することに
ある。
【００３１】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００３２】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００３３】（１）半導体薄膜基板は、絶縁性基板と、
前記絶縁性基板上に形成された非単結晶の第一薄膜と、
前記第一薄膜上に形成された非単結晶の第二薄膜と、前
記第二薄膜上に形成された非単結晶半導体薄膜とを有
し、前記第二薄膜の熱伝導度は前記第一薄膜の熱伝導度
よりも大きく前記非単結晶半導体薄膜の熱伝導度よりも
小さい。前記非単結晶半導体薄膜は非晶質半導体薄膜で
ある。また、この構造では、前記第二薄膜を形成する材
料の熱伝導度は前記第一薄膜を形成する材料の熱伝導度
よりも大きく前記非単結晶半導体薄膜を形成する材料の
熱伝導度よりも小さくなっている。前記第一薄膜はシリ
コン酸化膜であり、前記第二薄膜はシリコン窒化膜であ
り、前記非単結晶半導体薄膜はシリコン膜である。前記
各膜の構成は、第一薄膜がシリコン酸化膜、第二薄膜が
シリコン窒化膜、非単結晶半導体薄膜がシリコンゲルマ
ニウム膜であってもよく、また第一薄膜がシリコン酸化
膜、第二薄膜がシリコンゲルマニウム膜、非単結晶半導
体薄膜がシリコン膜であってもよい。前記第二薄膜は第
一薄膜上に接し、非単結晶半導体薄膜は第二薄膜上に接
している。
【００３４】（２）半導体装置は、絶縁性基板と、前記
絶縁性基板上に形成された非単結晶の第一薄膜と、前記
第一薄膜の表面の少なくとも一部上に形成された非単結
晶の第二薄膜と、前記第二薄膜の表面上または前記第二
薄膜および前記第一薄膜の表面上に形成された多結晶半
導体薄膜と、前記多結晶半導体薄膜の一部をチャネルと
する電界効果トランジスタとを有し、前記第二薄膜の熱
伝導度は前記第一薄膜の熱伝導度よりも大きく前記多結
晶半導体薄膜の熱伝導度よりも小さい。前記第二薄膜は
前記多結晶半導体薄膜については非晶質状態での熱伝導
度よりも小さくなっている。前記第一薄膜はシリコン酸
化膜であり、前記第二薄膜はシリコン窒化膜であり、前
記非単結晶半導体薄膜はシリコン膜である。前記各膜の
構成は、第一薄膜がシリコン酸化膜、第二薄膜がシリコ
ン窒化膜、非単結晶半導体薄膜がシリコンゲルマニウム
膜であってもよく、また第一薄膜がシリコン酸化膜、第
二薄膜がシリコンゲルマニウム膜、非単結晶半導体薄膜
がシリコン膜であってもよい。前記第二薄膜は第一薄膜
上に接し、非単結晶半導体薄膜は第二薄膜上に接してい
る。
【００３５】前記チャネルを構成する結晶粒の径は０．
２μｍ以上であり、前記結晶粒の径の測定は、前記測定
の対象となる領域を前記チャネルの前記電界効果トラン
ジスタのゲート電極側表面領域内における前記表面領域
の中心から上下左右に０．５μｍの距離を有する面積１
μｍ2の領域とし、前記測定の対象となる結晶粒を前記
測定対象領域の最表面において全体が収まっている結晶
粒とし、前記測定対象領域の最表面における前記測定対
象結晶粒の形状を円と仮定し、前記測定対象結晶粒の前
記測定対象領域の最表面における総面積を前記測定対象
結晶粒の数で割った前記測定対象結晶粒の平均面積Ｓ
を、２（Ｓ／π）1/2からなる式に代入することにより
行う。
【００３６】また、前記第二薄膜の前記電界効果トラン
ジスタのソース領域側およびドレイン領域側の縁は外方
に向かって薄くなっている。
【００３７】なお、本発明は多結晶半導体薄膜の一部に
能動領域を形成する他の構造の半導体素子、たとえばバ
イポーラトランジスタ等に対しても適用できる。
【００３８】このような半導体装置は以下の方法によっ
て製造される。すなわち、絶縁性基板の一面に非単結晶
の第一薄膜，非単結晶の第二薄膜および非単結晶半導体
薄膜を順次積層形成する工程と、前記非単結晶半導体薄
膜にレーザ光を照射して結晶化を進め多結晶半導体薄膜
を形成する工程と、前記多結晶半導体薄膜に半導体素子
の能動領域を形成する工程とを有する半導体装置の製造
方法であって、前記第一薄膜，第二薄膜および非単結晶
半導体薄膜間の熱伝導度の関係は、非単結晶半導体薄膜
＞第二薄膜＞第一薄膜になるようにするとともに、前記
非単結晶半導体薄膜に照射するレーザエネルギ密度と前
記多結晶半導体薄膜の結晶粒径との相関が、結晶核を元
に結晶が所定の大きさに成長する一次成長と、前記一次
成長が最大になる臨界エネルギー密度Ｅｃと、前記臨界
エネルギー密度Ｅｃを越えるレーザエネルギ密度域で前
記一次成長によって形成された結晶粒相互が一体化して
より大形の結晶粒に成長する二次成長と、前記二次成長
が最大になる第２臨界エネルギー密度Ｅｃ′とを有する
ように前記非単結晶半導体薄膜を形成し、前記臨界エネ
ルギー密度Ｅｃより大きく前記第２臨界エネルギー密度
Ｅｃ′以下のレーザエネルギ密度のレーザ光を前記非単
結晶半導体薄膜に照射して前記多結晶半導体薄膜を形成
する。
【００３９】（３）前記手段（２）の構成において、前
記第二薄膜は前記チャネルに対応する前記第一薄膜の領
域の少なくとも一部上に所定のパターンで配置されてい
る。前記第二薄膜は両刃型櫛歯パターンで構成されかつ
各歯の延在方向は前記チャネルの長さ方向に沿って延在
している。
【００４０】（４）前記手段（２）または手段（３）の
構成において、前記第一薄膜と第二薄膜との間には前記
電界効果トランジスタのチャネルに対応する大きさの遮
光膜が設けられているとともに、多結晶半導体薄膜領域
には前記電界効果トランジスタのソース領域およびドレ
イン領域が前記遮光膜に自己整合して設けられている。
前記ソース領域および前記ドレイン領域の前記遮光膜側
は不純物濃度が低い領域になっている。
【００４１】（５）多結晶半導体薄膜に複数のトランジ
スタが形成されてなる半導体装置を組み込んだ電子装置
であって、前記半導体装置は前記手段（２）乃至（４）
のいずれかの構成になっている。例えば、前記電子装置
は液晶表示装置であり、前記半導体装置は液晶パネルの
各画素を動作させるトランジスタや周辺ドライバ回路を
構成するトランジスタを有し、液晶表示装置の液晶表示
パネルに重ねられて取り付けられている構成になってい
る。
【００４２】前記（１）の手段によれば、（ａ）半導体
薄膜基板は、絶縁性基板，非単結晶の第一薄膜，非単結
晶の第二薄膜および非単結晶半導体薄膜との熱伝導度の
関係は、絶縁性基板（たとばガラス）と第一薄膜（シリ
コン酸化膜）が略同程度であり、第二薄膜（シリコン窒
化膜）は非単結晶半導体薄膜（非晶質半導体薄膜：非晶
質シリコン薄膜）よりも小さく第一薄膜（シリコン酸化
膜）よりは大きい関係になっている。このため、非晶質
半導体薄膜にレーザ光を照射して多結晶半導体薄膜に変
換する際、第二薄膜上の非晶質半導体薄膜の熱は第二薄
膜を経由して適度に外部に放散されるため、従来に比較
して大きな結晶粒が形成されることになる。
【００４３】すなわち、従来の多結晶半導体薄膜形成方
法では、結晶粒径が最大で０．２〜０．３μｍ程度にな
る一次成長（図２参照：レーザエネルギ密度Ｅｃ〔以
下、Ｅｃを臨界エネルギー密度と呼称する〕でピークを
示す）で終わるが、本発明によればこの一次成長に続
き、結晶粒径が最大で２．０μｍ程度に及ぶ二次成長
（図２参照：レーザエネルギ密度Ｅｃ′〔以下、Ｅｃ′
を第２臨界エネルギー密度Ｅｃ′と呼称する〕でピーク
を示す）が起きるようになる。
【００４４】従って、本発明ではこの二次成長が起きる
レーザエネルギ密度域でレーザ光を非晶質半導体薄膜に
照射するため、多結晶半導体薄膜はその結晶粒径が０．
２〜０．３μｍ以上で２．０μｍ程度以下の結晶粒ばか
りにすることができる。
【００４５】（ｂ）結晶粒径が大きいことから、高性能
な半導体装置を製造するための多結晶半導体薄膜基板と
なる。
【００４６】すなわち、従来の一次成長のピークである
レーザエネルギ密度Ｅｃでレーザ光を非晶質半導体薄膜
に照射して多結晶半導体薄膜を形成する場合は、結晶粒
径が０．２〜０．３μｍのものも得られるが、結晶粒径
が大きくなるためのレーザエネルギ密度領域は、図２２
に示すように２０ｍＪ／ｃｍ2程度と非常に狭いこと
と、レーザ出力安定度が５％程度以下であることから、
レーザエネルギ密度の裕度が極めて低くなり、全ての結
晶粒径を０．２μｍよりも大きな結晶粒径とさせること
は難くなり、相当数の結晶粒径は０．２μｍにも満たな
い小さな結晶粒になり、高性能なトランジスタを製造す
るための多結晶半導体薄膜基板とはなり難くなる。
【００４７】これに対して、本発明では、結晶粒径が大
きくなるためのレーザエネルギ領域は、図２に示すよう
に、３６０ｍＪ／ｃｍ2から５００ｍＪ／ｃｍ2にも及ぶ
広いレーザエネルギ領域であることから、レーザ出力安
定度が５％程度以下であることを勘案しても、レーザ光
出力の選択幅は広くなり、確実に全ての結晶粒の大形
化、すなわち、結晶粒径を０．２〜０．３μｍよりも大
きくすることが可能になる。従って高性能な半導体装置
を製造するに適した多結晶半導体薄膜基板を提供するこ
とができる。また、レーザ光照射しない前の本発明によ
る半導体薄膜基板は前述の理由から、高性能な半導体装
置を製造するに適した多結晶半導体薄膜基板になる。
【００４８】前記（２）の手段によれば、（ａ）半導体
薄膜基板（多結晶半導体薄膜基板）の製造において、絶
縁性基板，非単結晶の第一薄膜，非単結晶の第二薄膜お
よび非単結晶半導体薄膜との熱伝導度の関係は、絶縁性
基板（たとばガラス）と第一薄膜（シリコン酸化膜）が
略同程度であり、第二薄膜（シリコン窒化膜）は非単結
晶半導体薄膜（非晶質半導体薄膜：非晶質シリコン薄
膜）よりも小さく第一薄膜（シリコン酸化膜）よりは大
きい関係になっている。このため、非晶質半導体薄膜に
レーザ光を照射して多結晶半導体薄膜に変換する際、第
二薄膜上の非晶質半導体薄膜の熱は第二薄膜を経由して
適度に外部に放散されるため、従来に比較して大きな結
晶粒が形成されることになる。
【００４９】すなわち、従来の多結晶半導体薄膜形成方
法では、結晶粒径が最大で０．２〜０．３μｍ程度にな
る一次成長（ピークは臨界エネルギー密度Ｅｃで発生）
で終わるが、本発明によればこの一次成長に続き、結晶
粒径が最大で２．０μｍ程度に及ぶ二次成長（ピークは
第２臨界エネルギー密度Ｅｃ′で発生）が起きるように
なる。
【００５０】従って、本発明ではこの二次成長が起きる
レーザエネルギ密度域でレーザ光を非晶質半導体薄膜に
照射するため、多結晶半導体薄膜はその結晶粒径が０．
２〜０．３μｍ以上で２．０μｍ程度以下の結晶粒ばか
りにすることができ、高性能な半導体装置（薄膜トラン
ジスタ）を製造することができる。
【００５１】すなわち、従来の一次成長のピークである
レーザエネルギ密度Ｅｃでレーザ光を非晶質半導体薄膜
に照射して多結晶半導体薄膜を形成する場合は、結晶粒
径が０．２〜０．３μｍのものも得られるが、結晶粒径
が大きくなるためのレーザエネルギ密度領域は、図２２
に示すように２０ｍＪ／ｃｍ2程度と非常に狭いこと
と、レーザ出力安定度が５％程度以下であることから、
レーザエネルギ密度の裕度が極めて低くなり、全ての結
晶粒径を０．２μｍよりも大きな結晶粒径とさせること
は難くなり、相当数の結晶粒径は０．２μｍにも満たな
い小さな結晶粒になり、高性能なトランジスタを製造す
るための多結晶半導体薄膜とはなり難くなる。
【００５２】これに対して、本発明では、結晶粒径が大
きくなるためのレーザエネルギ領域は、図２に示すよう
に、３６０ｍＪ／ｃｍ2から５００ｍＪ／ｃｍ2にも及ぶ
広いレーザエネルギ領域であることから、レーザ出力安
定度が５％程度以下であることを勘案しても、レーザ光
出力の選択幅は広くなり、確実に全ての結晶粒の大形
化、すなわち、結晶粒径を０．２〜０．３μｍよりも大
きくすることが可能になる。従って高性能な半導体装置
（薄膜トランジスタ）を製造することができる。
【００５３】（ｂ）また、非晶質半導体薄膜を多結晶半
導体薄膜に変換する際のレーザ光照射作業において、レ
ーザ光出力の選択幅が広くなることから多結晶半導体薄
膜の形成作業の余裕度も高くなる。
【００５４】（ｃ）多結晶半導体薄膜基板は結晶粒が大
きいことから、結晶粒界が少なくなり、不純物注入を行
った場合、結晶粒界に不純物が偏析し難くなり、均質で
かつ所望不純物濃度の半導体領域を容易に形成すること
ができる。また、二次成長によって形成された結晶粒界
の構造は規則構造であり、粒界部での不純物の偏析を抑
制することができる。
【００５５】（ｄ）結晶粒は二次成長によって形成され
るため、結晶粒径が大きくなり、結晶粒界が少なくな
り、電界効果トランジスタ（ＴＦＴ）を形成した場合、
各電界効果トランジスタの移動度μが大きくなるととも
に移動度μのバラツキが小さくなる。
【００５６】（ｅ）結晶粒は二次成長によって形成され
ることから結晶粒径が大きくなり、結晶粒界が少なくな
る。従って複数の電界効果トランジスタを作製した場
合、各トランジスタ間におけるしきい値電圧Ｖthのバラ
ツキを小さくすることができる。
【００５７】（ｆ）結晶粒径が大きくなることから結晶
粒界のコーナでの突起も小さくなり、表面が平坦化する
ため、ゲート電極下でのキャリア散乱が抑制され移動度
の低下を抑止できる。
【００５８】（ｇ）特に電界効果トランジスタのドレイ
ン端部に突起が存在すると、電界集中が生じやすくな
り、ホットキャリア生成によるトランジスタの劣化が発
生するが、このような劣化も防ぐことができる。
【００５９】（ｈ）第二薄膜はゲート電極に対応する位
置に設けられることから、チャネル部の多結晶半導体薄
膜は結晶粒径が０．２〜０．３μｍ以上の大きさのもの
となるが、前記第二薄膜から外れた多結晶半導体薄膜部
分はレーザ光を照射時熱伝導度の低い第一薄膜（シリコ
ン酸化膜）上に位置していることからレーザエネルギ密
度は第２臨界エネルギー密度Ｅｃ′を越えた越えた状態
になり微結晶になる。このため、その不純物導入の際、
均一不純物導入が実現され、活性化率が向上する。
【００６０】（ｉ）第二薄膜の電界効果トランジスタの
ソース領域側およびドレイン領域側の縁は外方に向かっ
て薄くなっていることから、この部分に対応する領域で
は、結晶粒径がチャネル部からソース・ドレインに向か
って順次小さくなっていくため、ドレイン端部の劣化を
防ぐことができる。
【００６１】（ｊ）以上のように、本発明によれば、高
性能・高信頼度の薄膜トランジスタを提供することがで
きる。例えば移動度が２００ｃｍ2／Ｖ・ｓ以上となる
デバイス性能のバラツキが小さい薄膜トランジスタを提
供することができる。
【００６２】前記（３）の手段によれば、前記第二薄膜
は電界効果トランジスタのチャネルに対応する前記第一
薄膜の領域の少なくとも一部上に所定のパターン、すな
わち両刃型櫛型パターンで構成されかつ各歯の延在方向
はチャネルの長さ方向に沿って延在していることから、
チャネル部の多結晶半導体薄膜の結晶粒はソース端から
ドレイン端に亘る単一の細長結晶粒になるため、電界効
果トランジスタの移動度をさらに大きくすることができ
る。
【００６３】前記（４）の手段によれば、（ａ）第一薄
膜と第二薄膜との間にチャネルに対応する大きさの遮光
膜を設け、この遮光膜を利用して選択的にレジストを形
成し、このレジスト等を用いて自己整合的に不純物を注
入してソース領域またはドレイン領域になる半導体領域
を形成するため、トランジスタ素子をより小さく形成す
ることができる。
【００６４】（ｂ）前記不純物の注入時、遮光膜および
この遮光膜上に一致して重なる第二薄膜上の非晶質半導
体薄膜は前記第二薄膜の側面側では傾斜して延在するこ
とから、その厚さが他の部分よりも厚くなり、この厚い
部分の真下の非晶質半導体薄膜部分では不純物の注入量
は少なくなる。この結果、ソース領域またはドレイン領
域になる半導体領域のゲート絶縁膜寄りの部分は不純物
濃度が低い領域になる。従って、ゲート・ドレイン端に
生じる高電界が緩和され、ホットキャリアの生成が抑制
されてトランジスタの劣化が防止できる。
【００６５】前記（５）の手段によれば、高速作動し、
均一に動作するトランジスタを組み込んだ電子装置にお
いては、高性能化，高信頼性化が図れることになる。特
に、液晶表示装置の場合では、液晶パネルの各画素の動
作の均一化，高速動作化によれば鮮明な画像を得ること
ができる。
【００６６】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００６７】（実施形態１）図１乃至図４は本発明の一
実施形態（実施形態１）である薄膜トランジスタ（ＴＦ
Ｔ）を有する半導体装置の製造技術と、半導体装置を製
造するための半導体薄膜基板（多結晶半導体薄膜基板）
の製造技術に係わる図である。図１は多結晶半導体薄膜
の製造方法を示す模式図、図２は多結晶半導体薄膜の結
晶粒径と製造時のレーザエネルギ密度との相関を示すグ
ラフ、図３は薄膜トランジスタの製造方法を示す各工程
の断面図、図４は薄膜トランジスタのソース領域，ドレ
イン領域およびチャネル領域のレイアウトを示す模式図
である。
【００６８】図１は本実施形態１による半導体薄膜基板
に対してレーザ光を照射して多結晶半導体薄膜基板に変
換する方法に関する図である。
【００６９】図１に示すように、半導体薄膜基板は、絶
縁性基板１上（一面）に非単結晶の第一薄膜２，非単結
晶の第二薄膜２４，非単結晶半導体薄膜３を順次成膜す
る。例えば従来の場合はガラスからなる絶縁性基板１の
一面にシリコン酸化膜である第一薄膜２を形成し、さら
にこの第一薄膜上に非単結晶半導体薄膜、すなわち非晶
質半導体薄膜、例えば非晶質シリコン薄膜を形成する
が、本実施形態１では前記シリコン酸化膜と非晶質シリ
コン薄膜との間に第二薄膜２４としてシリコン窒化膜を
配置することになる。
【００７０】そして、これが本発明の特徴の一つである
が、第二薄膜２４の熱伝導度（熱伝導率）は、第一薄膜
２の熱伝導度よりも大きく、非晶質半導体薄膜３の熱伝
導度よりも小さくなるように材料が選択される。すなわ
ち、第二薄膜２４を形成する材料の熱伝導度は、第一薄
膜２を形成する材料の熱伝導度よりも大きく、非晶質半
導体薄膜３を形成する材料の熱伝導度よりも小さい。
【００７１】このような条件に合うことから、他の半導
体薄膜基板の構成の例として、第一薄膜をシリコン酸化
膜とし、第二薄膜をシリコン窒化膜とし、非単結晶半導
体薄膜をシリコンゲルマニウム膜とする構成、または第
一薄膜をシリコン酸化膜とし、第二薄膜をシリコンゲル
マニウム膜とし、非単結晶半導体薄膜をシリコン膜とす
る構成も採用できる。また、本実施形態１では、第一薄
膜と第二薄膜は接し、第二薄膜と非晶質半導体薄膜は接
した構造になる。
【００７２】このような構成の半導体薄膜基板はこの状
態でも市場に提供することができる。
【００７３】次に、このような半導体薄膜基板を多結晶
半導体薄膜基板に変換する方法について説明する。
【００７４】本実施形態１では、ガラスからなる絶縁性
基板１の一面に第一薄膜２をシリコン酸化膜で形成し、
第二薄膜２４をシリコン窒化膜で形成し、非単結晶半導
体薄膜をシリコン膜（非晶質シリコン膜）で形成した例
について説明する。なお、絶縁性基板１としては、プラ
スチックも使用可能である。
【００７５】このような構造の半導体薄膜基板に対し
て、非晶質半導体薄膜３の表面にレーザ光５、例えばエ
キシマレーザ光５を照射し、非晶質半導体薄膜３を多結
晶構造の多結晶半導体薄膜４に変換する。また、レーザ
光５を矢印６に示すように絶縁性基板１の表面に沿って
走査することによって、非晶質半導体薄膜３の全体を多
結晶半導体薄膜４に変換することができる。
【００７６】図２は、図１に示す多結晶半導体薄膜の製
造方法において、非晶質膜（非晶質半導体薄膜）を多結
晶膜（多結晶半導体薄膜）に変換する際の平均結晶粒径
（μｍ）とレーザエネルギ密度（ｍＪ／ｃｍ2）との関
係を示すグラフである。このグラフ（特性図）は本発明
者等による実験の基に得られたものである。
【００７７】同グラフから分かるように、レーザエネル
ギ密度が上昇していくと結晶粒径が順次大きくなってい
くが、本発明者によって呼称される一次成長と、この一
次成長に続く結晶粒同士が結合してさらに大きな結晶に
なる二次成長が起きる。一次成長曲線のピークであるＥ
ｃ（臨界エネルギー密度と呼称する）は、図２２におい
てピークを示すレーザエネルギ密度Ｅｃである。なお、
図２２のグラフはエキシマレーザ源としてＫｒＦを使用
したもののデータであり、図２のグラフはエキシマレー
ザ源としてＸｅＣｌを使用したもののデータである。従
って、臨界エネルギー密度Ｅｃの数値は自ずと異なるこ
とになる。
【００７８】図２のグラフでは臨界エネルギー密度Ｅｃ
のときの結晶粒径は約０．２μｍになっているが、処理
条件によっては結晶粒径は約０．３μｍ程度まで大きく
なることも確認している。
【００７９】本実施形態１の多結晶化によれば、前記一
次成長による臨界エネルギー密度Ｅｃの後、レーザエネ
ルギ密度をさらに上げていくと二次成長が起きる。この
二次成長では、前述のように０．２〜０．３μｍ程度に
大粒化した結晶粒同士の再結合による大粒化が進み、二
次成長曲線のピーク（すなわち、第２臨界エネルギー密
度Ｅｃ′）では、結晶粒径は最大で２．０μｍ前後にま
で成長する。
【００８０】また、二次成長はレーザエネルギ密度が３
６０ｍＪ／ｃｍ2程度から５００ｍＪ／ｃｍ2に至る広い
レーザエネルギ密度域で起きる。
【００８１】ここで、図２に示すように一次成長とは、
符号３１乃至３４に示すように一つの結晶核によって結
晶粒が成長することであり、二次成長とは一次成長によ
って成長した結晶粒が符号３５に示すように合体するこ
とによる成長である。
【００８２】また、レーザエネルギ密度Ｅｃ′（５００
ｍＪ／ｃｍ2）を越えると均一核生成によって微結晶化
し、結晶粒径は０．０５μｍよりも小さくなる。
【００８３】従って二次成長域の所定のレーザエネルギ
密度でレーザ光照射して非晶質半導体薄膜を多結晶半導
体薄膜に変換させれば、高性能ＴＦＴに必要な結晶粒径
が０．２μｍ以上を実現することができる。また、二次
成長はレーザエネルギ密度が３６０ｍＪ／ｃｍ2程度か
ら５００ｍＪ／ｃｍ2に至る広いレーザエネルギ密度域
で起き、少なくともレーザエネルギ裕度は１００ｍＪ程
度に広がるため、レーザ出力の安定度が低くても、照射
するレーザ光のレーザエネルギ密度を適当に選択するこ
とによって、安定した多結晶半導体薄膜化処理が行える
ことになる。
【００８４】また、二次成長処理を行うことによって、
従来のような一次成長処理による大粒径多結晶粒と小粒
径多結晶の混在を防ぐことができ、例えば０．２〜０．
３μｍよりも大きな結晶粒のみの多結晶半導体薄膜を形
成することができることになる。なお、結晶粒の径の測
定は上述の手順で行う。
【００８５】また、二次成長処理によるため、レーザ照
射内部とレーザ照射端部での結晶粒径のバラツキを抑え
ることができる。
【００８６】また、結晶粒が大きくなることから、粒界
コーナ部の表面突起密度が低下するばかりでなく、従来
４５ｎｍ程度あった突起は１５ｎｍ程度以下に低下す
る。
【００８７】また、二次成長によって形成された結晶粒
界の構造は規則構造であり、粒界部での不純物の偏析を
抑制することができる。
【００８８】次に、図３（ａ）〜（ｄ）を参照しながら
薄膜トランジスタを有する半導体装置の製造方法につい
て説明する。以下、半導体装置全体ではなく、単一の薄
膜トランジスタの製造について説明する。
【００８９】まず、図３（ａ）に示すように、前述の手
順で絶縁性基板１の表面（一面）に第一薄膜２、第二薄
膜２４を順次成膜する。前記絶縁性基板１は、例えば、
ガラス，溶融石英，サファイア，プラスチック，ポリイ
ミドなどからなる基板を用いる。本実施形態１ではガラ
ス基板を用いる。前記第一薄膜２は、例えば、テトラエ
チルオルソシリケート〔ＴＥＯＳ〕とＯ2のプラズマ化
学気相成長法によって成膜した膜厚３００ｎｍのＳｉＯ
2膜，アルミナ，マイカなどによる薄膜、本実施形態１
ではＳｉＯ2膜を用いる。前記第二薄膜２４は、例え
ば、プラズマ化学気相成長法によって成膜した膜厚２０
ｎｍのシリコン窒化膜、ＧａＡｓ，Ｇｅ，微結晶シリコ
ンなどの薄膜を用いる。本実施形態１ではシリコン窒化
膜を用いる。
【００９０】また、前記第二薄膜２４の表面に、非晶質
半導体薄膜３を成膜する。非晶質半導体薄膜３は、例え
ばプラズマ化学気相成長法によって形成した膜厚５５ｎ
ｍのＳｉ，ＳｉＧｅなどの薄膜を用いる。本実施形態１
では非晶質シリコン薄膜３を形成する。
【００９１】前記第一薄膜，前記第二薄膜，前記非晶質
半導体膜の成膜法は、たとえばプラズマ化学気相成長
法，低圧化学気相成長法，スパッタ法，分子線成長法を
用いる。前記非晶質半導体薄膜３の膜厚は６０ｎｍ以下
が望ましい。また、第二薄膜２４の熱伝導度は第一薄膜
２の熱伝導度よりも高く、かつ半導体薄膜３よりも低く
なければならない。たとえば、シリコン酸化膜の熱伝導
度は０．０１４Ｗｃｍ-1Ｋ-1、シリコン窒化膜の熱伝導
度は０．１８５Ｗｃｍ-1Ｋ-1、シリコンの熱伝導度は
０．２７３Ｗｃｍ-1Ｋ-1である。
【００９２】次に前記多層膜を１０-4Ｐａ以下の真空チ
ャンバ内で６００℃、１時間の加熱処理を行って、前記
非結晶シリコン膜の脱水素処理を行う。そして、非晶質
半導体薄膜３を多結晶半導体薄膜に変換するために、非
晶質半導体薄膜３の表面をエキシマレーザ（ＫｒＦ，Ｘ
ｅＣｌなど）で走査照射する。
【００９３】また、エキシマレーザを走査する代わりに
前記絶縁基板の裏面に試料ステージを設置して試料ステ
ージを移動してもよい。エキシマレーザのエネルギ密度
Ｅは、ＥｃとＥｃ′の間の値を用いる。Ｅｃ（臨界エネ
ルギー密度）とＥｃ′（第２臨界エネルギー密度）は、
前記非晶質半導体薄膜３の製法と膜厚に依存するため、
あらかじめ調べておく必要がある。また、エキシマレー
ザビームの形状（断面形状）は、点状でも線状でもよ
い。また、エキシマレーザ照射を２回以上繰り返して行
ってもよい。また、前記試料ステージの表面または裏面
に抵抗加熱ヒータを設けて基板を１００℃から６００℃
に加熱して、エキシマレーザ照射を行ってもよい。
【００９４】本実施形態１では、エキシマレーザはＸｅ
Ｃｌ（波長３０８ｎｍ)を用い、照射エネルギ密度は４
００ｍＪ／ｃｍ2、６０回のレーザ照射を行った。
【００９５】前記エキシマレーザ照射が終ると非晶質半
導体膜は、多結晶半導体膜に変換されている。ここで、
多結晶領域は単結晶領域であることも含む。
【００９６】図４は、本実施形態１によって形成した多
結晶シリコン薄膜４の表面構造を示した図である。図４
は走査電子顕微鏡写真をトレースして作成した。最も小
さい結晶粒径でも０．２μｍ以上あり、高性能多結晶シ
リコン薄膜トランジスタの作製条件を満たしている。ま
た、実際には３μｍ以上の結晶粒も形成され９１の矩形
領域にソース領域、９２の矩形領域にチャネル、９３の
矩形領域にドレイン領域を設ければ、単結晶トランジス
タに近い性能を有する薄膜トランジスタを作製できる。
【００９７】そこで、図３（ｂ）に示すように、多結晶
シリコン薄膜４を、図４で示す領域９１，９２，９３を
含むように島状４ｅに加工する。
【００９８】次に図３（ｃ）に示すように、前記領域９
２に対応してゲート絶縁膜１２を形成する。このゲート
絶縁膜１２は、例えばテトラエチルオルソシリケート
（ＴＥＯＳ）とＯ2のプラズマ化学気相成長によって形
成するＳｉＯ2膜１２であり、膜厚は１００ｎｍとす
る。また、前記ＳｉＯ2膜１２上にゲート電極形成層を
形成した後、このゲート電極形成層を選択的にエッチン
グしてゲート電極１３を形成する。このゲート電極１３
は前記領域９２上に一致して重なる矩形パターンとして
形成される。ゲート電極１３は、例えば、高濃度リンド
ープポリシリコン，Ｗ，ＴｉＷ，ＷＳｉ2，ＭｏＳｉ2な
どによって形成する。本実施形態１では高濃度リンドー
プポリシリコンを用いる。ゲート電極１３の真下のＳｉ
Ｏ2膜１２が実質的なゲート絶縁膜１２になる。
【００９９】次に、図３（ｃ）に示すように、ゲート電
極１３をマスクにして、イオン注入７を行って所定の不
純物を選択的に注入して、半導体領域を形成する。この
半導体領域はソース領域１０またはドレイン領域１１と
なる。たとえば、イオン注入７は、Ｎ型ＴＦＴであれ
ば、Ｐ+を１０15ｃｍ-2オーダで注入し、Ｐ型ＴＦＴで
は、ＢＦ2 +を１０15ｃｍ-2オーダで注入する。その後、
電気炉内で窒素をキャリアガスとして、５００℃から６
００℃で約１時間のアニールを行い不純物の活性化を行
う。また、ラピッドサーマルアニーリング（ＲＴＡ）で
７００℃、１分加熱してもよい。
【０１００】最後に図３（ｄ）に示すように、層間絶縁
膜２５を成膜し、コンタクト穴を形成し、ソース電極
８，ドレイン電極９を形成する。ソース電極８，ドレイ
ン電極９の材料はたとえば、Ａｌ，Ｗ，Ａｌ／ＴｉＮを
用いる。
【０１０１】本実施形態１によれば、以下の効果を奏す
る。
【０１０２】（１）半導体薄膜基板は、絶縁性基板１上
に非単結晶の第一薄膜（シリコン酸化膜）２，非単結晶
の第二薄膜（シリコン窒化膜）２４，非単結晶半導体薄
膜（非晶質シリコン膜）３を順次成膜した構造になって
いて、第二薄膜２４の熱伝導度は、第一薄膜２の熱伝導
度よりも大きく、非晶質半導体薄膜３の熱伝導度よりも
小さく、かつ非晶質半導体薄膜の熱伝導度よりも小さく
なっていることから、前述のようにレーザエネルギ密度
Ｅｃを越えて二次成長のピークであるレーザエネルギ密
度Ｅｃ′以下の温度で前記非晶質シリコン薄膜３を多結
晶シリコン薄膜（非単結晶半導体薄膜）に変換させる場
合、形成される多結晶シリコン薄膜の結晶粒の径は最低
の結晶粒径であっても、その大きさは０．２〜０．３μ
ｍを越えて２．０μｍにも及ぶ大粒径となる。従って、
このような半導体薄膜基板を用いて製造する電界効果ト
ランジスタを含む半導体装置の特性の向上を図ることが
できる。ここで、第一薄膜、第二薄膜および非単結晶半
導体薄膜の熱伝導度の大小関係は、レーザ光の照射前と
照射後で変わらない。
【０１０３】（２）レーザ光を照射によって多結晶シリ
コン薄膜４を形成する際、二次成長によって結晶の大粒
化を図ることから、製造された多結晶シリコン薄膜４の
結晶粒径は最低の結晶粒径であっても、その大きさは
０．２〜０．３μｍを越えて２．０μｍ以下の大粒径と
なる。
【０１０４】すなわち、非晶質半導体薄膜から多結晶半
導体薄膜を形成する本実施形態１では、絶縁性（ガラ
ス）基板１の一面に第一薄膜（シリコン酸化膜）２，第
二薄膜（シリコン窒化膜）２４，非晶質半導体薄膜（非
晶質シリコン薄膜）３を順次形成した後、レーザ光５を
照射して多結晶化を図るが、この際、前記各部の熱伝導
度関係は、絶縁性基板（ガラス）と第一薄膜（シリコン
酸化膜）が略同程度であり、第二薄膜（シリコン窒化
膜）は非晶質半導体薄膜（非晶質シリコン薄膜）よりも
小さく第一薄膜（シリコン酸化膜）よりは大きい関係に
なっている。このため、非晶質半導体薄膜にレーザ光を
照射して多結晶半導体薄膜に変換する際、第二薄膜上の
非晶質半導体薄膜の熱は第二薄膜を経由して適度に外部
に放散されるため、図２に示すように従来生じていた結
晶粒径が最大で０．２〜０．３μｍ程度になる一次成長
（ピークは臨界エネルギー密度Ｅｃになる）に続き、結
晶粒径が最大で２．０μｍ程度に及ぶ二次成長（ピーク
が第２臨界エネルギー密度Ｅｃ′になる）が起き、多結
晶シリコン薄膜４の結晶粒径は全て最低でも０．２〜
０．３μｍ以上になる。また、レーザ光の照射エネルギ
（レーザエネルギ密度）を高くとれば、最低の結晶粒径
の大きさは０．２〜０．３μｍを越えて２．０μｍ以下
の大粒径とすることができる。
【０１０５】換言するならば、従来の一次成長のピーク
であるレーザエネルギ密度Ｅｃでレーザ光を非晶質半導
体薄膜に照射して多結晶半導体薄膜を形成する場合は、
結晶粒径が０．２〜０．３μｍのものも得られるが、結
晶粒径が大きくなるためのレーザエネルギ密度領域は、
図２２に示すように２０ｍＪ／ｃｍ2程度と非常に狭い
ことと、レーザ出力安定度が５％程度以下であることか
ら、レーザエネルギ密度の裕度が極めて低くなり、全て
の結晶粒径を０．２μｍよりも大きな結晶粒径とさせる
ことは難くなり、相当数の結晶粒径は０．２μｍにも満
たない小さな結晶粒になり、高性能なトランジスタを製
造するための多結晶半導体薄膜基板とはなり難くなる。
【０１０６】これに対して、本実施形態１では、結晶粒
径が大きくなるためのレーザエネルギ領域は、図２に示
すように、３６０ｍＪ／ｃｍ2から５００ｍＪ／ｃｍ2に
も及ぶ広いレーザエネルギ領域であることから、レーザ
出力安定度が５％程度以下であることを勘案しても、レ
ーザ光出力の選択幅は広くなり、確実に全ての結晶粒の
大形化、すなわち、結晶粒径を０．２〜０．３μｍより
も大きくすることが可能になる。従って高性能な半導体
装置を製造するに適した多結晶半導体薄膜基板を提供す
ることができる。
【０１０７】（３）非晶質半導体薄膜を多結晶半導体薄
膜に形成する際のレーザ光出力の選択幅は広くなり、多
結晶半導体薄膜形成作業の余裕度も高くなる。
【０１０８】（４）本発明の多結晶半導体薄膜基板は結
晶粒が大きいことから、結晶粒界が少なくなり、不純物
注入を行った場合、結晶粒界に不純物が偏析し難くな
り、均質でかつ所望不純物濃度の半導体領域を容易に形
成することができる。また、二次成長によって形成され
た結晶粒径の構造は規則構造であり、粒界部での不純物
の偏析を抑制することができる。
【０１０９】（５）以上のように、本実施形態１によれ
ば高性能半導体装置製造に適した多結晶半導体薄膜基板
を提供することができる。
【０１１０】（６）以上のように全ての結晶粒径が０．
２〜０．３μｍ以上となる大粒径の多結晶半導体薄膜基
板を用いて製造した電界効果トランジスタ（薄膜トラン
ジスタ：ＴＦＴ）においては以下の効果を有するように
なる。
【０１１１】（ａ）二次成長による結晶粒は結晶粒同士
の再結合によって形成されるため、大粒径化するととも
に、粒界密度が低くなり、この結果キャリアの移動度μ
が大きくなり、トランジスタの高速化を図ることができ
る。
【０１１２】（ｂ）前記（ａ）のように結晶粒の大粒径
化と粒界密度の低下により、キャリアの移動度μのバラ
ツキが小さくなる。従って、一枚の絶縁性基板１上に複
数のトランジスタを形成した場合には、各トランジスタ
の特性が均質化する。
【０１１３】（ｃ）前記（ａ）のように結晶粒の大粒径
化と粒界密度の低下により、複数のトランジスタを作製
した場合、各トランジスタ間におけるしきい値電圧Ｖth
のバラツキを小さくすることができる。
【０１１４】（ｄ）結晶粒径が大きくなることから結晶
粒界のコーナでの突起も小さくなり、表面が平坦化する
ため、ゲート電極下でのキャリア散乱が抑制され移動度
の低下を抑止できる。
【０１１５】（ｅ）特に電界効果トランジスタのドレイ
ン端部に突起が存在すると、電界集中が生じやすくな
り、ホットキャリア生成によるトランジスタの劣化が発
生するが、このような劣化も防ぐことができる。
【０１１６】（ｆ）以上のように、本発明によれば、高
性能・高信頼度の薄膜トランジスタを提供することがで
きる。例えば移動度が２００ｃｍ2／Ｖ・ｓ以上となる
デバイス性能のバラツキが小さい薄膜トランジスタを提
供することができる。
【０１１７】（実施形態２）図５および図６は本発明の
他の実施形態（実施形態２）である薄膜トランジスタの
製造方法に係わる図であり、図５は薄膜トランジスタの
製造方法を示す模式図、図６は薄膜トランジスタの製造
における第二薄膜のパターンを示す模式図、図７は薄膜
トランジスタの製造方法を示す各工程の断面図である。
【０１１８】本実施形態２は薄膜トランジスタのゲート
電極に対応するチャネル領域（チャネル部）の結晶を大
粒径化し、チャネル領域から外れた領域の結晶粒は微結
晶とする例である。
【０１１９】本実施形態２は、前記実施形態１におい
て、第一薄膜（シリコン酸化膜）２上に選択的に第二薄
膜（シリコン窒化膜）２４を配置し、このシリコン窒化
膜２４上の非晶質シリコン薄膜３を大粒径の多結晶シリ
コン薄膜４としたものである。本実施形態２は薄膜トラ
ンジスタのチャネル領域の結晶の大粒径化を図ることが
できる多結晶半導体薄膜基板の製造方法でもある。
【０１２０】図５は薄膜トランジスタのソース領域Ｓ，
ドレイン領域Ｄ，チャネル領域Ｃおよびゲート電極Ｇの
レイアウトを模式的に示した模式図である。本実施形態
２では、多結晶半導体薄膜基板を製造する際、図５
（ａ）に示すように、シリコン酸化膜２上のチャネル領
域Ｃ部分にのみシリコン窒化膜２４を設け、他の領域に
はシリコン窒化膜２４を設けないで、チャネル領域Ｃ部
分の多結晶半導体薄膜の結晶粒径を大粒径化する。
【０１２１】図６は絶縁性基板１の一面に設けたシリコ
ン酸化膜２上のチャネル領域Ｃに対応する部分にシリコ
ン窒化膜２４を設けた模式図である。従って、この例
は、縦横に複数の薄膜トランジスタを製造することがで
きる例である。
【０１２２】次に図５（ｂ）に示すように、シリコン酸
化膜２およびシリコン窒化膜２４上、すなわち、絶縁性
基板１の一面側全域に非晶質シリコン薄膜３を形成す
る。
【０１２３】次に図５（ｃ）に示すように、前記非晶質
シリコン薄膜３を前記実施形態１と同様なレーザ光照射
による方法で多結晶シリコン薄膜４を形成する。これに
より、チャネル領域Ｃは大結晶粒４０ａになる。そこ
で、この多結晶半導体薄膜基板を用いて、図５（ｃ）に
示すように薄膜トランジスタが形成される。ゲート電極
Ｇは前記大結晶粒４０ａの上に形成されるため、ソース
領域Ｓとドレイン領域Ｄ間のチャネル領域Ｃは大結晶粒
４０ａとなることから、前記実施形態１と同様に高性能
な薄膜トランジスタを製造することができる。
【０１２４】次に、図７（ａ）〜（ｄ）を参照しながら
本実施形態２による薄膜トランジスタの製造方法につい
て説明する。本実施形態２は前記実施形態１の薄膜トラ
ンジスタの製造方法において、薄膜トランジスタのチャ
ネル領域Ｃの部分の結晶を大粒径化する点が異なる。
【０１２５】図７（ａ）に示すように、ガラスからなる
絶縁性基板１上にシリコン酸化膜２，シリコン窒化膜２
４を形成した後、前記シリコン窒化膜２４を選択的にエ
ッチング除去し、薄膜トランジスタのチャネル領域Ｃに
対応する部分にのみシリコン窒化膜２４を残す。図６が
シリコン酸化膜２上に形成されたシリコン窒化膜２４を
示す。このシリコン窒化膜２４のパターンは、チャネル
領域Ｃ上に形成されるゲート電極Ｇに一致して重なるパ
ターンであり、実施形態２では図６に示すように四角形
である。
【０１２６】次に、図示はしないがシリコン酸化膜とシ
リコン窒化膜上に非晶質シリコン薄膜を形成した後、こ
の非晶質シリコン薄膜にレーザ光を照射して多結晶シリ
コン薄膜４を形成する。このレーザ光照射による多結晶
化は前記実施形態１と同様である。従って、前記シリコ
ン窒化膜２４の上の多結晶シリコン薄膜４の結晶粒径は
大粒径化し、シリコン窒化膜２４の上から外れた領域の
多結晶シリコン薄膜４の結晶粒径は微結晶になる。
【０１２７】次に、前記実施形態１と同様に多結晶シリ
コン薄膜４を選択的に除去し、図７（ｂ）に示すよう
に、前記シリコン窒化膜２４上の多結晶シリコン薄膜４
と、前記シリコン窒化膜２４の両側のソース領域および
ドレイン領域となる多結晶シリコン薄膜４部分を残す。
【０１２８】次に、前記実施形態１と同様にゲート絶縁
膜１２およびゲート電極になる層をを絶縁性基板１の一
面側全域に形成した後、前記ゲート電極になる層選択的
にエッチング除去して、図７（ｃ）に示すように前記シ
リコン窒化膜２４に重なるゲート電極１３を形成する。
【０１２９】次に、前記実施形態１と同様に前記ゲート
電極１３をマスクとしてイオン注入７とアニール処理を
行い、前記シリコン窒化膜２４上から外れた多結晶シリ
コン薄膜４をソース領域１０またはドレイン領域１１に
形成する。シリコン窒化膜２４上から外れた多結晶シリ
コン薄膜４は微結晶であることから、不純物導入の際、
均一不純物導入が実現でき、活性化率が向上する。
【０１３０】その後は、前記実施形態１と同様に層間絶
縁膜２５を成膜し、コンタクト穴を形成し、ソース電極
８，ドレイン電極９を形成して薄膜トランジスタを形成
する。また、本実施形態２では、第一薄膜と第二薄膜は
接し、第二薄膜と非晶質半導体薄膜は接した構造にな
る。
【０１３１】本実施形態２によれば、薄膜トランジスタ
のチャネル領域Ｃの結晶粒は大粒径化することから前記
実施形態１と同様の効果を有する。すなわち、本実施形
態２の薄膜トランジスタにおいては、チャネル部の結晶
粒径が０．２μｍ以上の大粒径であり、ソース・ドレイ
ン部の結晶粒径は、０．１μｍ以下の小粒径になってい
る。このため、移動度が２００ｃｍ2／Ｖ・ｓ以上の高
性能かつデバイス性能のバラツキが小さい薄膜トランジ
スタが実現できる。ここで、チャネル部およびソース・
ドレイン部を構成する結晶粒の径の測定は上述の手順で
行う。測定対象領域は、チャネル部の場合、チャネルの
ゲート電極側表面領域の中心から上下左右に０．５μｍ
の距離を有する領域である。
【０１３２】（実施形態３）図８は本発明の他の実施形
態（実施形態３）である薄膜トランジスタの製造方法を
示す模式図である。
【０１３３】図８（ａ）〜（ｄ）を参照しながら本実施
形態３による薄膜トランジスタの製造方法について簡単
に説明する。本実施形態３は前記実施形態２において、
図８（ａ）〜（ｄ）に示すように、シリコン酸化膜２上
に四角形状に形成するシリコン窒化膜２４の周囲を斜面
とした点が異なる。すなわち、シリコン窒化膜２４の縁
が外方に向かって薄くなっている。
【０１３４】図８（ａ）に示すように、前記実施形態２
の方法によってガラスからなる絶縁性基板１上に形成し
たシリコン酸化膜２上に薄膜トランジスタのチャネル領
域Ｃに対応する部分にのみシリコン窒化膜２４を残す。
このシリコン窒化膜２４はその周囲は斜面になってい
る。
【０１３５】次に、図示はしないがシリコン酸化膜とシ
リコン窒化膜上に非晶質シリコン薄膜を形成した後、こ
の非晶質シリコン薄膜にレーザ光を照射して多結晶シリ
コン薄膜４を形成する。このレーザ光照射による多結晶
化は前記実施形態１と同様である。従って、前記シリコ
ン窒化膜２４の上の多結晶シリコン薄膜４の結晶粒径は
大粒径化し、シリコン窒化膜２４の上から外れた領域の
多結晶シリコン薄膜４の結晶粒径は微結晶になる。
【０１３６】また、レーザ光照射による多結晶化におい
て、シリコン窒化膜２４の斜面に対応する部分の多結晶
シリコン膜の粒径がチャネル部からソース及びドレイン
部に向かって小さくなる。
【０１３７】次に、前記実施形態２と同様に多結晶シリ
コン薄膜４を選択的に除去し、図８（ｂ）に示すよう
に、前記シリコン窒化膜２４上の多結晶シリコン薄膜４
と、前記シリコン窒化膜２４の両側のソース領域および
ドレイン領域となる多結晶シリコン薄膜４部分を残す。
【０１３８】次に、前記実施形態２と同様にゲート絶縁
膜１２およびゲート電極になる層をを絶縁性基板１の一
面側全域に形成した後、前記ゲート電極になる層選択的
にエッチング除去して、図８（ｃ）に示すように前記シ
リコン窒化膜２４に重なるゲート電極１３を形成する。
【０１３９】次に、前記実施形態２と同様に前記ゲート
電極１３をマスクとしてイオン注入７とアニール処理を
行い、前記シリコン窒化膜２４上から外れた多結晶シリ
コン薄膜４をソース領域１０またはドレイン領域１１に
形成する。シリコン窒化膜２４上から外れた多結晶シリ
コン薄膜４は微結晶であることから、不純物導入の際、
均一不純物導入が実現でき、活性化率が向上する。
【０１４０】その後は、前記実施形態２と同様に層間絶
縁膜２５を成膜し、コンタクト穴を形成し、ソース電極
８，ドレイン電極９を形成して薄膜トランジスタを形成
する。また、本実施形態３では、第一薄膜と第二薄膜は
接し、第二薄膜と非晶質半導体薄膜は接した構造にな
る。
【０１４１】本実施形態３によれば、薄膜トランジスタ
のチャネル領域Ｃの結晶粒は大粒径化する。本実施形態
３の薄膜トランジスタにおいては、チャネル部の結晶粒
径が０．２μｍ以上の大粒径であり、ソースドレイン部
の結晶粒径は、０．１μｍ以下の小粒径になっている。
また、エキシマレーザ照射後における第二薄膜のテーパ
上部の多結晶シリコン膜の粒径がチャネル部からソース
及びドレイン部に向かって小さくなっていくため、ドレ
イン端部の劣化を防ぐことができる。このため、移動度
が２００ｃｍ2／Ｖｓ以上の高性能かつデバイス性能の
バラツキが小さく、高信頼性を有する薄膜トランジスタ
が実現できる。
【０１４２】（実施形態４）図９および図１０は本発明
の他の実施形態（実施形態４）である薄膜トランジスタ
の製造方法に係わる図であり、図９は薄膜トランジスタ
の製造方法を示す模式図、図１０は薄膜トランジスタの
製造におけるマトリックス状に配置された第二薄膜のパ
ターンを示す模式図である。
【０１４３】本実施形態４は前記実施形態２と同様に薄
膜トランジスタのゲート電極に対応するチャネル領域
（チャネル部）の結晶を大粒径化し、チャネル領域から
外れた領域の結晶粒は微結晶とする例である。前記実施
形態２の場合はシリコン窒化膜２４は単一の四角形で構
成していたが、本実施形態４では相互に独立して配置さ
れた複数の薄膜２４ｂ、すなわちマトリックス状に配置
された相互に独立した複数の薄膜２４ｂで形成されてい
る。
【０１４４】図９は薄膜トランジスタのソース領域Ｓ，
ドレイン領域Ｄ，チャネル領域Ｃおよびゲート電極Ｇの
レイアウトを模式的に示した模式図である。本実施形態
４では、多結晶半導体薄膜基板を製造する際、図９
（ａ）に示すように、シリコン酸化膜２上のチャネル領
域Ｃ部分にのみシリコン窒化膜を設け、他の領域にはシ
リコン窒化膜を設けないで、チャネル領域Ｃ部分の多結
晶半導体薄膜の結晶粒径を大粒径化する。この際、シリ
コン窒化膜は、マトリックス状に配置された相互に独立
した複数の薄膜２４ｂで構成されている。本実施形態４
では、図９および図１０に示すように、シリコン窒化膜
２４は縦３列、横４行、合計１２個の薄膜２４ｂで構成
されている。
【０１４５】図１０は絶縁性基板１の一面に設けたシリ
コン酸化膜２上のチャネル領域Ｃに対応する部分にマト
リックス状に相互に独立した複数の薄膜２４ｂを設けた
模式図である。
【０１４６】次に図９（ｂ）に示すように、シリコン酸
化膜２およびシリコン窒化膜２４上、すなわち、絶縁性
基板１の一面側全域に非晶質シリコン薄膜３を形成す
る。
【０１４７】次に図９（ｃ）に示すように、前記非晶質
シリコン薄膜３を前記実施形態２と同様なレーザ光照射
による方法で多結晶シリコン薄膜４を形成する。これに
より、チャネル領域Ｃは大結晶粒４０ａになる。また、
本実施形態４によれば、各薄膜２４ｂに対応して一つの
結晶粒が形成されるため、更なる大結晶粒４０ｂが形成
される。
【０１４８】次に、この多結晶半導体薄膜基板を用い
て、図９（ｃ）に示すように薄膜トランジスタが形成さ
れる。ソース領域Ｓとドレイン領域Ｄ間のチャネル領域
Ｃは大結晶粒４０ａとなることから、前記実施形態２と
同様に高性能な薄膜トランジスタを製造することができ
る。また、本実施形態４では、第一薄膜と第二薄膜は接
し、第二薄膜と非晶質半導体薄膜は接した構造になる。
【０１４９】（実施形態５）図１１および図１２は本発
明の他の実施形態（実施形態５）である薄膜トランジス
タの製造方法に係わる図であり、図１１は薄膜トランジ
スタの製造方法を示す模式図、図１２は薄膜トランジス
タの製造における櫛歯パターンの第二薄膜を示す模式図
である。
【０１５０】本実施形態５は前記実施形態２と同様に薄
膜トランジスタのゲート電極に対応するチャネル領域
（チャネル部）の結晶を大粒径化し、チャネル領域から
外れた領域の結晶粒は微結晶とする例である。前記実施
形態２では四角形状のシリコン窒化膜２４を用いたが、
本実施形態４ではパターニングしたシリコン窒化膜２４
を用いる。シリコン窒化膜２４は、薄膜トランジスタに
おいて電流が流れる方向、すなわちチャネル方向に直交
する１本の連結片４５と、この連結片４５の両側から対
称に細長い歯４６を突出させる両刃型櫛歯パターン４７
で構成されている。
【０１５１】連結片４５の両側の対称な位置に配置され
る細長い歯４６は、連結片４５部分をも含めると全体で
チャネル方向に沿って平行に延在するシリコン窒化膜部
分となる。このシリコン窒化膜部分はその幅がチャネル
方向に沿って一定になっている。これは重要なことで、
図１１（ｃ）に示すように、このシリコン窒化膜部分に
対応してソースとドレインとの間に亘って延在する細長
い単一の大結晶粒４０ｃが形成される。
【０１５２】図１１は薄膜トランジスタのソース領域
Ｓ，ドレイン領域Ｄ，チャネル領域Ｃおよびゲート電極
Ｇのレイアウトを模式的に示した模式図である。本実施
形態５では、多結晶半導体薄膜基板を製造する際、図１
１（ａ）に示すように、シリコン酸化膜２上のチャネル
領域Ｃ部分にのみシリコン窒化膜を設け、他の領域には
シリコン窒化膜を設けないで、チャネル領域Ｃ部分の多
結晶半導体薄膜の結晶粒径を大粒径化する。この際、シ
リコン窒化膜は、両刃型櫛歯パターン４７で構成されて
いる。図１２は絶縁性基板１の一面に設けたシリコン酸
化膜２上のチャネル領域Ｃに対応する部分に両刃型櫛歯
パターン４７を設けた模式図である。
【０１５３】次に図１１（ｂ）に示すように、シリコン
酸化膜２およびシリコン窒化膜２４上、すなわち絶縁性
基板１の一面側全域に非晶質シリコン薄膜３を形成す
る。
【０１５４】次に図１１（ｃ）に示すように、前記非晶
質シリコン薄膜３を前記実施形態２と同様なレーザ光照
射による方法で多結晶シリコン薄膜４を形成する。これ
により、チャネル領域Ｃは大結晶粒４０ａになる。ま
た、本実施形態５によれば、前記シリコン窒化膜部分に
対応してソースとドレインとの間に亘って延在する細長
い単一の大結晶粒４０ｃが形成される。
【０１５５】次に、この多結晶半導体薄膜基板を用い
て、図１１（ｃ）に示すように薄膜トランジスタが形成
される。ソース領域Ｓとドレイン領域Ｄ間のチャネル領
域Ｃは大結晶粒４０ｃとなることから、さらなる高性能
な薄膜トランジスタを製造することができる。また、本
実施形態５では、第一薄膜と第二薄膜は接し、第二薄膜
と非晶質半導体薄膜は接した構造になる。
【０１５６】（実施形態６）図１３乃至図１５は本発明
の他の実施形態（実施形態６）である自己整合ＬＤＤ型
薄膜トランジスタの製造方法に係わる図であり、図１３
は薄膜トランジスタの製造方法を示す工程（ａ）〜
（ｄ）の断面図、図１４は薄膜トランジスタの製造方法
を示す工程（ｅ）〜（ｈ）の断面図、図１５は薄膜トラ
ンジスタの製造方法を示す工程（ｉ）〜（ｌ）の断面図
である。
【０１５７】本実施形態６では、ゲート電極を不純物注
入用マスクとして使用して自己整合によってソース領域
とドレイン領域を形成し、薄膜トランジスタ（素子）の
サイズの小型化を図る。また、ＬＤＤ構造とすることに
よってトランジスタの劣化を防止することにある。
【０１５８】本実施形態６では、前記実施形態３〜実施
形態５の薄膜トランジスタに対して適用できるものであ
る。例えば、実施形態３のゲート電極に対応して四角形
の第二薄膜２４を配置する例で説明する。
【０１５９】本実施形態６の薄膜トランジスタは、図１
５（ｌ）に示すように、絶縁性基板１の一面に形成した
第一薄膜（シリコン酸化膜）２上に四角形状に第二薄膜
（シリコン窒化膜）２４を設け、前記第一薄膜２と第二
薄膜２４との間には前記ゲート電極１３に対応する大き
さの遮光膜１５が設けられているとともに、前記遮光膜
１５の一端から外れた前記多結晶半導体薄膜領域と前記
遮光膜１５の前記一端に対面する他端から外れた前記多
結晶半導体薄膜領域には薄膜トランジスタのソース領域
１０またはドレイン領域１１を形成する不純物注入によ
る半導体領域が設けられ、前記半導体領域の前記遮光膜
１５の一端側および他端側は不純物濃度が低い領域にな
っている（ＬＤＤ構造）。前記遮光膜１５，第二薄膜２
４，ゲート電極１３は同じ大きさになり、かつ一致して
重なるようになっている。従って、前記ゲート電極１３
をマスクとしてイオン注入を行う際、イオン注入によっ
て形成されるソース領域１０およびドレイン領域１１は
前記ゲート電極１３によってアライメント（自己整合）
が行われることになり、薄膜トランジスタの素子サイズ
の小型化が図れることになる。
【０１６０】次に本実施形態６による自己整合ＬＤＤ型
薄膜トランジスタの製造方法について説明する。
【０１６１】次に本実施形態６の薄膜トランジスタの製
造方法について、図１３乃至図１５を用いて説明する。
まず、図１３（ａ）に示すように、絶縁性基板１（例え
ば、ガラス、溶融石英、サファイア、プラスチック、ポ
リイミド、など）の表面に第一薄膜２（たとえば、テト
ラエチルオルソシリケート（ＴＥＯＳ）とＯ2のプラズ
マ化学気相成長法によって成膜した膜厚３００ｎｍのＳ
ｉＯ2膜，アルミナ，マイカなど）、前記第一薄膜の表
面に遮光膜１５として金属膜（例えばＣｒ，Ｗ）をスパ
ッタ法などで成膜する。遮光膜（金属膜）１５の膜厚は
遮光が可能な厚さであればよい。前記金属膜１５の表面
に第二薄膜２４（たとえば、プラズマ化学気相成長法に
よって成膜した膜厚２０ｎｍのシリコン窒化膜，Ｇａ
Ａ，Ｇｅ，微結晶シリコンなど）を成膜する。
【０１６２】次にドライエッチング法を用いて、図１３
（ｂ）に示すように、前記金属膜１５と第二薄膜２４を
薄膜トランジスタのゲート電極に対応するように四角形
状にパターニングする。また第二薄膜２４は実施形態２
で説明したように周囲がテーパ形状でもよい。
【０１６３】次に、図１３（ｃ）に示すように、前記第
二薄膜２４の表面に、非晶質半導体薄膜３（例えばプラ
ズマ化学気相成長法によって膜厚55nmのSi,SiGe など）
を成膜する。前記第一薄膜、前記第二薄膜、前記非晶質
半導体膜の成膜法は、たとえばプラズマ化学気相成長
法、低圧化学気相成長法、スパッタ法、分子線成長法を
用いる。前記非晶質半導体膜の膜厚は６０ｎｍ以下が望
ましい。また、第二薄膜２４の熱伝導度は第一薄膜２の
熱伝導度よりも高く、かつ非晶質半導体薄膜３３よりも
低くなければならない。たとえば、シリコン酸化膜の熱
伝導度は０．０１４Ｗｃｍ-1Ｋ-1、シリコン窒化膜の熱
伝導度は０．１８５Ｗｃｍ-1Ｋ-1、シリコンの熱伝導度
は０．２７３Ｗｃｍ-1Ｋ-1である。
【０１６４】次に前記多層膜を１０-4Ｐａ以下の真空チ
ャンバ内で６００℃、１時間の加熱処理を行って、前記
非結晶シリコン膜の脱水素処理を行う。
【０１６５】次に、図１３（ｃ）に示すように非晶質膜
を島状に加工し、その上にレジスト２６を塗布し、ベー
キングする。
【０１６６】次に図１３（ｄ）に示すように裏面より光
２７を照射して露光する。この際、波長が４３５nmの光
で露光するとよい。このとき、遮光膜１５がマスクとな
ってレジスト２６が感光する。レジストを現像すると図
１４（ｅ）に示すように遮光膜１５に対応する部分のレ
ジスト２６が残留する。そこで、この残留したレジスト
２６をマスクとして、図１４（ｆ）に示すように、イオ
ン注入７を行い、図１４（ｇ）に示すソース領域１０，
ドレイン領域１１を形成する。例えば、イオン注入７
は、Ｎ型ＴＦＴであれば、Ｐ+を１０15ｃｍ-2オーダで
注入し、Ｐ型ＴＦＴでは、ＢＦ2 +を１０15ｃｍ-2オーダ
で注入する。ここで、ソースとゲート境界１０ａとドレ
インとゲート境界１１ａは、非晶質半導体薄膜３が第二
薄膜２４と第一薄膜２との間の段差部分では厚くなるこ
とから低濃度のイオンが注入されＬＤＤ構造が形成され
ることになる。また、イオン注入領域はレジスト２６を
マスクとして自己整合的に注入されることになる。その
後、レジスト２６を除去する。
【０１６７】次に、図１４（ｈ）に示すように、非晶質
半導体薄膜３を多結晶半導体膜に変換、および不純物注
入領域を活性化するために、エキシマレーザ（ＫｒＦ，
ＸｅＣｌなど）等のレーザ光５で走査照射する。また、
エキシマレーザを走査する代わりに前記絶縁基板の裏面
に試料ステージを設置して試料ステージを移動してもよ
い。エキシマレーザのエネルギ密度Ｅは、ＥｃとＥｃ′
の間の値を用いる。ここで、ＥｃとＥｃ′は、図２で定
義した値である。ＥｃとＥｃ′は、前記非晶質半導体薄
膜３の製法と膜厚に依存するため、あらかじめ調べてお
く。また、エキシマレーザビームの形状は、点状でも線
状でもよい。また、エキシマレーザ照射を２回以上繰り
返して行ってもよい。また、前記試料ステージの表面ま
たは裏面に抵抗加熱ヒータを設けて基板を１００℃から
６００℃に加熱して、エキシマレーザ照射を行ってもよ
い。ここでは、エキシマレーザはＸｅＣｌ（波長３０８
ｎｍ) を用い、照射エネルギ密度は４００ｍＪ／ｃ
ｍ2、６０回のレーザ照射を行った。上記エキシマレー
ザ照射が終ると非晶質半導体領域は、多結晶半導体領域
に変換されている。また、不純物注入領域１０，１０
ａ，１１ａ，１１は活性化されている。ここで、多結晶
領域は単結晶領域であることも含む。
【０１６８】次に図１５（ｉ）に示すように、ゲート絶
縁膜として、テトラエチルオルソシリケート（ＴＥＯ
Ｓ）とＯ2のプラズマ化学気相成長による膜厚１００ｎ
ｍのＳｉＯ2膜１２を成膜する。その上にレジスト２６
ｂを塗布し、ベーキングする。波長４３５ｎｍの光で裏
面露光し、図１５（ｊ）に示すように感光領域のレジス
トを除去する。
【０１６９】次に、絶縁性基板１の一面側にゲート電極
１３を形成するための層を設けるとともに、残ったレジ
ストを除去するとリフトオフで層が一部残留してゲート
電極１３が形成される（図１５〔ｋ〕参照）。前記ゲー
ト電極１３を形成する層は、例えば、高濃度リンドープ
ポリシリコン，Ｗ，ＴｉＷ，ＷＳｉ2，ＭｏＳｉ2で形成
する。
【０１７０】最後に図１５（ｌ）に示すように、層間絶
縁膜２５を成膜し、コンタクト穴を形成し、ソース電極
８，ドレイン電極９を形成する。ソース電極、ドレイン
電極の材料は、例えばＡｌ，Ｗ，Ａｌ／ＴｉＮを用い
る。また、本実施形態６では、第一薄膜と第二薄膜は接
し、第二薄膜と非晶質半導体薄膜は接した構造になる。
【０１７１】本実施形態６の薄膜トランジスタにおいて
は、チャネル部の結晶粒径が０．２μｍ以上の大粒径で
あり、ソースドレイン部の結晶粒径は、０．１μｍ以下
の小粒径になっている。このため、移動度が２００ｃｍ
2／Ｖ・ｓ以上の高性能、かつデバイス性能のばらつき
が小さい高信頼性を有する自己整合型薄膜トランジスタ
が実現できる。また、金属膜１５は遮光マスクとなっ
て、バックライトによる光劣化を防ぐことができる。
【０１７２】（実施形態７）図１６（ａ），（ｂ），
（ｃ）は本発明の他の実施形態（実施形態７）であるＣ
ＭＯＳの例を示す断面図である。
【０１７３】Ｐ型トランジスタとＮ型トランジスタを組
み合わせた型ＣＭＯＳ回路は各集積回路の周辺回路とし
て使用される。図１６（ａ）は実施形態１の構成のトラ
ンジスタでＣＭＯＳを構成したものであり、図１６
（ｂ）は実施形態２の構成のトランジスタでＣＭＯＳを
構成したものであり、図１６（ｃ）は実施形態６の構成
のトランジスタでＣＭＯＳを構成したものである。
【０１７４】いずれのＣＭＯＳにおいてもＰ型トランジ
スタとＮ型トランジスタのドレイン電極９同士は配線９
ａによって接続されている。
【０１７５】本実施形態によれば、高性能で小型のＣＭ
ＯＳを提供することができる。
【０１７６】（実施形態８）図１７（ａ），（ｂ），
（ｃ）は本発明の他の実施形態（実施形態８）である画
素ＴＦＴの例を示す断面図である。
【０１７７】図１７（ａ）は実施形態１の構成のトラン
ジスタで画素ＴＦＴを構成したものであり、図１７
（ｂ）は実施形態２の構成のトランジスタで画素ＴＦＴ
を構成したものであり、図１７（ｃ）は実施形態６の構
成のトランジスタで画素ＴＦＴを構成したものである。
画素ＴＦＴではゲート配線９ｂと信号配線がマトリック
スを形成し、その交点にＴＦＴが配置されるため、前記
ゲート配線９ｂや信号配線は透明電極（例えば、ＩＴＯ
膜）になっている。
【０１７８】本実施形態によれば、画素ＴＦＴの特性が
一致する高速性が達成できる。
【０１７９】（実施形態９）図１８は本発明の他の実施
形態（実施形態９）である液晶パネルを示す断面図であ
る。
【０１８０】液晶パネルは、ガラス基板５０の一面（上
面）にＴＦＴ５１を整列配置形成したガラス基板５０を
有している。このガラス基板５０の他面（下面）には偏
向板６３が取り付けられている。ガラス基板５０上の各
ＴＦＴ５１の上には配向膜６２が重ねられている。
【０１８１】また、前記ガラス基板５０の上方にはこの
ガラス基板５０よりは外形寸法が僅かに小さいガラス基
板５７が平行に配置されている。このガラス基板５７は
その下面にＲＧＢカラーフィルター６０，透明電極５
９，配向膜６２が取り付けられているとともに、上面に
は偏向板６１が取り付けられている。
【０１８２】前記ガラス基板５０とガラス基板５７は、
ガラス基板５０の上面側の配向膜６２と、ガラス基板５
７の下面側の配向膜６２との間に介在された複数のスペ
ーサ５４を介して重なるように取り付けられている。ま
た、ガラス基板５０とガラス基板５７は二つの配向膜６
２，スペーサ５４，透明電極５９およびブラックマトリ
ックス５８の周囲を囲むシール材５６で接着固定されて
いる。また、偏向板６３の下側にはバックライト５５が
配置されている。
【０１８３】本実施形態の各構成の半導体装置で前記ガ
ラス基板５０とこのガラス基板５０の一面に形成された
ＴＦＴ５１を構成することができる。
【０１８４】本実施形態によれば、各ＴＦＴの動作速度
は早くかつその特性も略同一であることから鮮明な画像
表示が達成される。
【０１８５】（実施形態１０）図１９は本発明の他の実
施形態（実施形態１０）であるＴＦＴ駆動ＬＣＤの回路
構成を示すブロック図ある。
【０１８６】実施形態７のＴＦＴＣＭＯＳを用いること
によって、図１９に示すようなＴＦＴ駆動ＬＣＤ回路を
構成することができる。すなわち、液晶パネル６５の各
画素ＴＦＴ６６の制御は、コントロール回路７４によっ
て制御されるＸドライバー回路７５およびＹドライバー
回路７６によって行われる。コントロール回路７４はメ
イン回路７３によって制御される。メイン回路７３は電
源７２から電源を供給される。また、液晶パネル６５の
バックライト７０は電源７２に接続されるインバータ回
路７１によって給電される構成になっている。
【０１８７】本発明によれば、液晶パネル６５にコント
ロール回路７４，Ｘドライバー回路７５，Ｙドライバー
回路７６を内蔵することが可能となるため、液晶パネル
の低コスト化と信頼性の向上を実現できる。
【０１８８】（実施形態１１）図２０は本発明の他の実
施形態（実施形態１１）であるシステムオンパネルを示
すレイアウト図である。
【０１８９】実施形態９および実施形態１０を改良し
て、図２０に示すシステムオンパネルを構成することが
できる。
【０１９０】このシステムオンパネルは、矩形状の表示
部８０の周囲に、ＴＦＴ駆動回路８１，８２，８３、光
センサ制御ユニット８４、ＴＦＴ通信回路８５、ＴＦＴ
ＤＲＡＭ８６、ＴＦＴＳＲＡＭ８７、ＴＦＴプロセッサ
８８、ＴＦＴ駆動回路８９を配置した構成になってい
る。これら各部は１枚のガラス基板に組み込まれ、トラ
ンジスタは前記各本実施形態のもので構成されている。
従って、高速性能で小型のシステムオンパネルとなる。
【０１９１】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【０１９２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【０１９３】（１）高性能でかつ高信頼性を有する薄膜
トランジスタを有する半導体装置およびその半導体装置
を組み込んだ電子装置を提供することができる。 （２）薄膜トランジスタのチャネル領域を構成する結晶
粒径が大形となる半導体装置およびその半導体装置を組
み込んだ電子装置を提供することができる。 （３）薄膜トランジスタのチャネル部分に表面突起が小
さく結晶粒径が他の領域に比べて大きな大粒径多結晶薄
膜部を有する半導体装置およびその半導体装置を組み込
んだ電子装置を提供することができる。 （４）薄膜トランジスタのチャネル部分に表面突起が１
５ｎｍ以下になり結晶粒径が０．２μｍ以上と他の領域
に比べて大きい大粒径多結晶薄膜部を有する半導体装置
およびその半導体装置を組み込んだ電子装置を提供する
ことができる。 （５）半導体装置（薄膜トランジスタ）の製造歩留まり
の向上を図ることができ、製造コストの低減を図ること
ができる。 （６）薄膜トランジスタを組み込んだ高性能の電子装置
を安価に提供することができる。 （７）結晶粒径が大形で表面突起が小さい多結晶半導体
薄膜基板を提供することができる。 （８）電界効果トランジスタのチャネル領域になる領域
の結晶粒径が大形で表面突起が小さい多結晶半導体薄膜
基板を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である多結
晶半導体薄膜の製造方法を示す模式図である。
【図２】多結晶半導体薄膜の結晶粒径と製造時のレーザ
エネルギ密度との相関を示すグラフである。
【図３】本実施形態１の薄膜トランジスタの製造方法を
示す各工程の断面図である。
【図４】本実施形態１の多結晶半導体薄膜の製造方法に
よって形成された多結晶半導体薄膜における薄膜トラン
ジスタのソース領域，ドレイン領域およびチャネル領域
のレイアウトを示す模式図である。
【図５】本発明の他の実施形態（実施形態２）である薄
膜トランジスタの製造方法を示す模式図である。
【図６】本実施形態２の薄膜トランジスタの製造におけ
る第二薄膜のパターンを示す模式図である。
【図７】本実施形態２の薄膜トランジスタの製造方法を
示す各工程の断面図である。
【図８】本発明の他の実施形態（実施形態３）である薄
膜トランジスタの製造方法を示す模式図である。
【図９】本発明の他の実施形態（実施形態４）である薄
膜トランジスタの製造方法を示す模式図である。
【図１０】本実施形態４の薄膜トランジスタの製造にお
けるマトリックス状に配置された第二薄膜のパターンを
示す模式図である。
【図１１】本発明の他の実施形態（実施形態５）である
薄膜トランジスタの製造方法を示す模式図である。
【図１２】本実施形態５の薄膜トランジスタの製造にお
ける櫛歯パターンの第二薄膜を示す模式図である。
【図１３】本発明の他の実施形態（実施形態６）である
自己整合ＬＤＤ型薄膜トランジスタの製造方法を示す工
程（ａ）〜（ｄ）の断面図である。
【図１４】本実施形態６の自己整合ＬＤＤ型薄膜トラン
ジスタの製造方法を示す工程（ｅ）〜（ｈ）の断面図で
ある。
【図１５】本実施形態６の自己整合ＬＤＤ型薄膜トラン
ジスタの製造方法を示す工程（ｉ）〜（ｌ）の断面図で
ある。
【図１６】本発明の他の実施形態（実施形態７）である
ＣＭＯＳトランジスタの例を示す断面図である。
【図１７】本発明の他の実施形態（実施形態８）である
画素ＴＦＴの例を示す断面図である。
【図１８】本発明の他の実施形態（実施形態９）である
液晶パネルを示す断面図である。
【図１９】本発明の他の実施形態（実施形態１０）であ
るＴＦＴ駆動ＬＣＤの回路構成を示すブロック図であ
る。
【図２０】本発明の他の実施形態（実施形態１１）であ
るシステムオンパネルを示すレイアウト図である。
【図２１】従来の多結晶半導体薄膜基板の製造方法と電
界効果トランジスタを示す模式図である。
【図２２】従来の多結晶半導体薄膜の製造における結晶
粒径とレーザエネルギ密度との相関を示すグラフと結晶
粒径状態を示す模式図である。
【図２３】従来の電界効果トランジスタにおけるソース
領域，ドレイン領域度およびチャネル部分の結晶粒径状
態を示す模式図である。
【図２４】従来の薄膜トランジスタの製造方法を示す模
式図である。
【図２５】従来の薄膜トランジスタの他の製造方法を示
す模式図である。
【符号の説明】
１…絶縁性基板（ガラス基板）、２…第一薄膜（シリコ
ン酸化膜）、３…非晶質半導体薄膜（非晶質シリコン薄
膜）、４…多結晶半導体薄膜（多結晶シリコン薄膜）、
４ａ，４ｂ…結晶粒、４ｃ…微結晶、５…レーザ光（エ
キシマレーザ光）、６…矢印、７…イオン注入、８…ソ
ース電極、９…ドレイン電極、９ａ…ドレイン電極、９
ｂ…ＩＴＯ膜、１０…ソース領域（半導体領域）、１１
…ドレイン領域（半導体領域）、１２…ゲート絶縁膜、
１３…ゲート電極、１４…温度曲線、２１ａ…大結晶
粒、２２…結晶粒界、２３…マスク、２４…第二薄膜
（シリコン窒化膜）、２４ｂ…薄膜、２５…層間絶縁
膜、２６，２６ｂ…レジスト、２７…光、３１〜３５…
結晶粒、４０ａ，４０ｂ，４０ｃ…大結晶粒、４５…連
結片、４６…細長い歯、４７…両刃型櫛歯パターン、５
０…ガラス基板、５１…ＴＦＴ、５２…透明画素電極、
５３…液晶材料、５４…スペーサ、５５…バックライ
ト、５６…シール材、５７…ガラス基板、５８…ブラッ
クマトリックス、５９…透明電極、６０…ＲＧＢカラー
フィルター、６１…偏向板、６２…配向膜、６３…偏向
板、７０…バックライト、７１…インバータ回路、７２
…電源、７３…メイン回路、７４…コントロール回路、
７５…Ｘドライバー回路、７６…Ｙドライバー回路、８
０…表示部、８１，８２，８３…ＴＦＴ駆動回路、８４
…光センサ制御ユニット、８５…ＴＦＴ通信回路、８６
…ＴＦＴＤＲＡＭ、８７…ＴＦＴＳＲＡＭ、８８…ＴＦ
Ｔプロセッサ、８９…ＴＦＴ駆動回路。
フロントページの続き (72)発明者 芝 健夫 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 賀茂 尚広 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 金子 好之 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5F052 AA02 BA02 BA04 BB07 DA02 DA03 DB02 DB03 EA11 JA01 5F110 AA01 AA26 AA30 BB02 BB04 CC02 DD01 DD02 DD03 DD04 DD12 DD13 DD14 DD17 EE04 EE05 EE06 EE09 FF02 FF30 GG02 GG03 GG04 GG13 GG16 GG22 GG23 GG25 GG43 GG45 GG47 HJ01 HJ04 HJ13 HJ23 HL01 HL03 HL04 HL11 HM07 HM15 NN02 PP03 PP06 PP10 PP15 PP24 PP35 QQ12 QQ14

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板と、前記絶縁性基板上に形成
    された非単結晶の第一薄膜と、前記第一薄膜上に形成さ
    れた非単結晶の第二薄膜と、前記第二薄膜上に形成され
    た非単結晶半導体薄膜とを有し、前記第二薄膜の熱伝導
    度は前記第一薄膜の熱伝導度よりも大きく前記非単結晶
    半導体薄膜の熱伝導度よりも小さいことを特徴とする半
    導体薄膜基板。
  2. 【請求項２】 前記非単結晶半導体薄膜は非晶質半導体
    薄膜であることを特徴とする請求項１記載の半導体薄膜
    基板。
  3. 【請求項３】 前記第一薄膜はシリコン酸化膜であり、
    前記第二薄膜はシリコン窒化膜であり、前記非単結晶半
    導体薄膜はシリコン膜またはシリコンゲルマニウム膜で
    あることを特徴とする請求項１又は請求項２記載の半導
    体薄膜基板。
  4. 【請求項４】 前記第一薄膜はシリコン酸化膜であり、
    前記第二薄膜はシリコンゲルマニウム膜であり、前記非
    単結晶半導体薄膜はシリコン膜であることを特徴とする
    請求項１又は請求項２記載の半導体薄膜基板。
  5. 【請求項５】 前記第一薄膜上に接して前記第二薄膜が
    形成され、前記第二薄膜上に接して非単結晶半導体薄膜
    が形成されていることを特徴とする請求項１乃至請求項
    ４のいずれか１項記載の半導体薄膜基板。
  6. 【請求項６】 絶縁性基板と、前記絶縁性基板上に形成
    された非単結晶の第一薄膜と、前記第一薄膜の表面の少
    なくとも一部上に形成された非単結晶の第二薄膜と、前
    記第二薄膜の表面上または前記第二薄膜および前記第一
    薄膜の表面上に形成された多結晶半導体薄膜と、前記多
    結晶半導体薄膜の一部をチャネルとする電界効果トラン
    ジスタとを有し、前記第二薄膜の熱伝導度は前記第一薄
    膜の熱伝導度よりも大きく前記多結晶半導体薄膜の熱伝
    導度よりも小さいことを特徴とする半導体装置。
  7. 【請求項７】 前記第二薄膜は前記チャネルに対応する
    前記第一薄膜の領域の少なくとも一部上に所定のパター
    ンで配置されていることを特徴とする請求項６記載の半
    導体装置。
  8. 【請求項８】 前記第一薄膜と第二薄膜との間には前記
    電界効果トランジスタのチャネルに対応する大きさの遮
    光膜が設けられているとともに、前記多結晶半導体薄膜
    には前記電界効果トランジスタのソース領域およびドレ
    イン領域が前記遮光膜に自己整合して設けられているこ
    とを特徴とする請求項７に記載の半導体装置。
  9. 【請求項９】 前記ソース領域および前記ドレイン領域
    の前記遮光膜側は不純物濃度が低い領域になっているこ
    とを特徴とする請求項８に記載の半導体装置。
  10. 【請求項１０】 前記第二薄膜の前記電界効果トランジ
    スタのソース領域側およびドレイン領域側の縁は外方に
    向かって薄くなっていることを特徴とする請求項９に記
    載の半導体装置。
  11. 【請求項１１】 前記第二薄膜は両刃型櫛歯パターンで
    構成されかつ各歯の延在方向は前記チャネルの長さ方向
    に沿って延在していることを特徴とする請求項７に記載
    の半導体装置。
  12. 【請求項１２】 前記チャネルを構成する結晶粒の径は
    ０．２μｍ以上であり、前記結晶粒の径の測定は、前記
    測定の対象となる領域を前記チャネルの前記電界効果ト
    ランジスタのゲート電極側表面領域内における前記表面
    領域の中心から上下左右に０．５μｍの距離を有する面
    積１μｍ2の領域とし、前記測定の対象となる結晶粒を
    前記測定対象領域の最表面において全体が収まっている
    結晶粒とし、前記測定対象領域の最表面における前記測
    定対象結晶粒の形状を円と仮定し、前記測定対象結晶粒
    の前記測定対象領域の最表面における総面積を前記測定
    対象結晶粒の数で割った前記測定対象結晶粒の平均面積
    Ｓを、２（Ｓ／π）1/2からなる式に代入することによ
    りなすことを特徴とする請求項６乃至請求項１１のいず
    れか１項記載の半導体装置。
  13. 【請求項１３】 絶縁性基板と、前記絶縁性基板上に形
    成された非単結晶の第一薄膜と、前記第一薄膜の表面の
    少なくとも一部上に形成された非単結晶の第二薄膜と、
    前記第二薄膜の表面上または前記第二薄膜および前記第
    一薄膜の表面上に形成された多結晶半導体薄膜と、前記
    多結晶半導体薄膜に能動領域が形成された半導体素子と
    を有し、前記第二薄膜の熱伝導度は前記第一薄膜の熱伝
    導度よりも大きく前記多結晶半導体薄膜の熱伝導度より
    も小さいことを特徴とする半導体装置。
  14. 【請求項１４】 前記第一薄膜はシリコン酸化膜であ
    り、前記第二薄膜はシリコン窒化膜であり、前記非単結
    晶半導体薄膜はシリコン膜またはシリコンゲルマニウム
    膜であることを特徴とする請求項６乃至請求項１３のい
    ずれか１項記載の半導体装置。
  15. 【請求項１５】 前記第一薄膜はシリコン酸化膜であ
    り、前記第二薄膜はシリコンゲルマニウム膜であり、前
    記多結晶半導体薄膜はシリコン膜であることを特徴とす
    る請求項６乃至請求項１３のいずれか１項記載の半導体
    装置。
  16. 【請求項１６】 絶縁性基板と、前記絶縁性基板上に形
    成されたシリコン酸化膜からなる第一薄膜と、前記第一
    薄膜の表面の一部上に形成されたシリコン窒化膜からな
    る第二薄膜と、前記第二薄膜および前記第一薄膜の表面
    上に形成されたシリコン膜またはシリコンゲルマニウム
    膜からなる多結晶半導体薄膜と、前記多結晶半導体薄膜
    にソース、ドレインおよびチャネルが形成された電界効
    果トランジスタとを有し、前記第二薄膜は前記ソース、
    ドレインおよびチャネルのうちのチャネルの下にのみ形
    成されていることを特徴とする半導体装置。
  17. 【請求項１７】 前記第一薄膜上に接して前記第二薄膜
    が形成され、前記第二薄膜上に接して前記多結晶半導体
    薄膜が形成されていることを特徴とする請求項６乃至請
    求項１６のいずれか１項記載の半導体装置。
  18. 【請求項１８】 絶縁性基板の一面に非単結晶の第一薄
    膜および非単結晶半導体薄膜を順次積層形成する工程
    と、前記非単結晶半導体薄膜にレーザ光を照射して結晶
    化を進め多結晶半導体薄膜を形成する工程と、前記多結
    晶半導体薄膜に半導体素子の能動領域を形成する工程と
    を有する半導体装置の製造方法であって、 前記非単結晶半導体薄膜に照射するレーザエネルギ密度
    と前記多結晶半導体薄膜の結晶粒径との相関が、 結晶核を元に結晶が所定の大きさに成長する一次成長
    と、前記一次成長が最大になる臨界エネルギー密度Ｅｃ
    と、前記臨界エネルギー密度Ｅｃを越えるレーザエネル
    ギ密度域で前記一次成長によって形成された結晶粒相互
    が一体化してより大形の結晶粒に成長する二次成長と、
    前記二次成長が最大になる第２臨界エネルギー密度Ｅ
    ｃ′とを有するように前記非単結晶半導体薄膜を形成
    し、 前記臨界エネルギー密度Ｅｃより大きく前記第２臨界エ
    ネルギー密度Ｅｃ′以下のレーザエネルギ密度のレーザ
    光を前記非単結晶半導体薄膜に照射して前記多結晶半導
    体薄膜を形成することを特徴とする半導体装置の製造方
    法。
  19. 【請求項１９】 絶縁性基板の一面に非単結晶の第一薄
    膜，非単結晶の第二薄膜および非単結晶半導体薄膜を順
    次積層形成する工程と、前記非単結晶半導体薄膜にレー
    ザ光を照射して結晶化を進め多結晶半導体薄膜を形成す
    る工程と、前記多結晶半導体薄膜に半導体素子の能動領
    域を形成する工程とを有する半導体装置の製造方法であ
    って、 前記第一薄膜，第二薄膜および非単結晶半導体薄膜間の
    熱伝導度の関係は、非単結晶半導体薄膜＞第二薄膜＞第
    一薄膜になるようにするとともに、 前記非単結晶半導体薄膜に照射するレーザエネルギ密度
    と前記多結晶半導体薄膜の結晶粒径との相関が、 結晶核を元に結晶が所定の大きさに成長する一次成長
    と、前記一次成長が最大になる臨界エネルギー密度Ｅｃ
    と、前記臨界エネルギー密度Ｅｃを越えるレーザエネル
    ギ密度域で前記一次成長によって形成された結晶粒相互
    が一体化してより大形の結晶粒に成長する二次成長と、
    前記二次成長が最大になる第２臨界エネルギー密度Ｅ
    ｃ′とを有するように前記非単結晶半導体薄膜を形成
    し、 前記臨界エネルギー密度Ｅｃより大きく前記第２臨界エ
    ネルギー密度Ｅｃ′以下のレーザエネルギ密度のレーザ
    光を前記非単結晶半導体薄膜に照射して前記多結晶半導
    体薄膜を形成することを特徴とする半導体装置の製造方
    法。
  20. 【請求項２０】 多結晶半導体薄膜に複数のトランジス
    タが形成されてなる半導体装置を組み込んだ電子装置で
    あって、前記半導体装置は請求項６乃至請求項１７のい
    ずれか１項に記載の構成になっていることを特徴とする
    電子装置。
  21. 【請求項２１】 前記電子装置は液晶表示装置であり、
    前記半導体装置は液晶パネルの各画素を動作させるトラ
    ンジスタや周辺ドライバ回路を構成するトランジスタを
    有し、液晶表示装置の液晶表示パネルに重ねられて取り
    付けられていることを特徴とする請求項２０に記載の電
    子装置。
JP30750299A 1999-10-28 1999-10-28 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 Pending JP2001127302A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP30750299A JP2001127302A (ja) 1999-10-28 1999-10-28 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
TW089122245A TW478076B (en) 1999-10-28 2000-10-23 Semiconductor thin-film substrate, semiconductor device as well as manufacturing method therefor, and electronic device
US09/696,002 US6452213B1 (en) 1999-10-28 2000-10-26 Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same
KR1020000063433A KR100686946B1 (ko) 1999-10-28 2000-10-27 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30750299A JP2001127302A (ja) 1999-10-28 1999-10-28 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置

Publications (1)

Publication Number Publication Date
JP2001127302A true JP2001127302A (ja) 2001-05-11

Family

ID=17969865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30750299A Pending JP2001127302A (ja) 1999-10-28 1999-10-28 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置

Country Status (4)

Country Link
US (1) US6452213B1 (ja)
JP (1) JP2001127302A (ja)
KR (1) KR100686946B1 (ja)
TW (1) TW478076B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056058A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置の製造方法
JP2004200377A (ja) * 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体記憶素子、半導体記憶装置及びその作製方法
JP2005064486A (ja) * 2003-07-31 2005-03-10 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、及びその作製方法、並びに半導体装置の作製方法
KR100507553B1 (ko) * 2001-09-25 2005-08-09 샤프 가부시키가이샤 결정성 반도체막, 그의 제조방법, 반도체장치 및 그의제조방법
US7968889B2 (en) 2005-11-02 2011-06-28 Sharp Kabushiki Kaisha Semiconductor device with thinned gate insulating film and polycrystal semiconductor layer and production method thereof
JP2016058756A (ja) * 2003-02-24 2016-04-21 株式会社半導体エネルギー研究所 半導体装置
JP2016100537A (ja) * 2014-11-25 2016-05-30 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
JP2017152498A (ja) * 2016-02-23 2017-08-31 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置及び薄膜トランジスタ基板
WO2017149767A1 (ja) * 2016-03-04 2017-09-08 堺ディスプレイプロダクト株式会社 レーザーアニール装置、マスク、薄膜トランジスタ及びレーザーアニール方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653298B1 (ko) * 1999-03-16 2006-12-04 산요덴키가부시키가이샤 박막 트랜지스터의 제조 방법
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US7078321B2 (en) * 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4084039B2 (ja) * 2001-11-19 2008-04-30 株式会社 液晶先端技術開発センター 薄膜半導体装置及びその製造方法
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100501700B1 (ko) * 2002-12-16 2005-07-18 삼성에스디아이 주식회사 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
KR100508001B1 (ko) * 2002-12-30 2005-08-17 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
JP4108537B2 (ja) * 2003-05-28 2008-06-25 富士雄 舛岡 半導体装置
KR20050055148A (ko) * 2003-12-05 2005-06-13 삼성전자주식회사 박막 트랜지스터 표시판
WO2009108936A1 (en) * 2008-02-29 2009-09-03 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
JP5442228B2 (ja) * 2008-08-07 2014-03-12 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US9607971B2 (en) * 2012-06-04 2017-03-28 Sony Corporation Semiconductor device and sensing system
TWI593024B (zh) * 2015-07-24 2017-07-21 友達光電股份有限公司 薄膜電晶體的製造方法
CN106324879A (zh) * 2016-09-29 2017-01-11 京东方科技集团股份有限公司 一种显示装置及其驱动方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3335038A (en) * 1964-03-30 1967-08-08 Ibm Methods of producing single crystals on polycrystalline substrates and devices using same
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法
JP3322440B2 (ja) * 1993-06-24 2002-09-09 三洋電機株式会社 薄膜多結晶シリコンの製造方法
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507553B1 (ko) * 2001-09-25 2005-08-09 샤프 가부시키가이샤 결정성 반도체막, 그의 제조방법, 반도체장치 및 그의제조방법
US7153359B2 (en) 2001-09-25 2006-12-26 Sharp Kabushiki Kaisha Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
JP2004056058A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置の製造方法
JP2004200377A (ja) * 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体記憶素子、半導体記憶装置及びその作製方法
JP2016058756A (ja) * 2003-02-24 2016-04-21 株式会社半導体エネルギー研究所 半導体装置
JP2005064486A (ja) * 2003-07-31 2005-03-10 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ、及びその作製方法、並びに半導体装置の作製方法
JP4624023B2 (ja) * 2003-07-31 2011-02-02 株式会社半導体エネルギー研究所 半導体装置、及びその作製方法
US7968889B2 (en) 2005-11-02 2011-06-28 Sharp Kabushiki Kaisha Semiconductor device with thinned gate insulating film and polycrystal semiconductor layer and production method thereof
JP2016100537A (ja) * 2014-11-25 2016-05-30 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
WO2016084702A1 (ja) * 2014-11-25 2016-06-02 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
US10211343B2 (en) 2014-11-25 2019-02-19 V Technology Co., Ltd. Thin film transistor, manufacturing process for thin film transistor, and laser annealing apparatus
US10535778B2 (en) 2014-11-25 2020-01-14 V Technology Co., Ltd. Thin film transistor, manufacturing process for thin film transistor, and laser annealing apparatus
US10622484B2 (en) 2014-11-25 2020-04-14 V Technology Co., Ltd. Thin film transistor, manufacturing process for thin film transistor, and laser annealing apparatus
JP2017152498A (ja) * 2016-02-23 2017-08-31 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置及び薄膜トランジスタ基板
WO2017145519A1 (ja) * 2016-02-23 2017-08-31 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置及び薄膜トランジスタ基板
US10950437B2 (en) 2016-02-23 2021-03-16 V Technology Co., Ltd. Laser annealing method, laser annealing apparatus, and thin film transistor substrate
US10971361B2 (en) 2016-02-23 2021-04-06 V Technology Co., Ltd. Laser annealing method, laser annealing apparatus, and thin film transistor substrate
WO2017149767A1 (ja) * 2016-03-04 2017-09-08 堺ディスプレイプロダクト株式会社 レーザーアニール装置、マスク、薄膜トランジスタ及びレーザーアニール方法

Also Published As

Publication number Publication date
KR100686946B1 (ko) 2007-02-26
TW478076B (en) 2002-03-01
KR20010067363A (ko) 2001-07-12
US6452213B1 (en) 2002-09-17

Similar Documents

Publication Publication Date Title
JP2001127302A (ja) 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
US5512494A (en) Method for manufacturing a thin film transistor having a forward staggered structure
TWI224398B (en) Thin film transistor, method for manufacturing same, and liquid crystal display device using same
JP3968484B2 (ja) 薄膜トランジスタの製造方法
JPH07118443B2 (ja) 半導体装置の製法
JPH01241862A (ja) 表示装置の製造方法
JP4084039B2 (ja) 薄膜半導体装置及びその製造方法
JPH09266316A (ja) 半導体素子
JP4209619B2 (ja) 半導体装置の作製方法
US7015122B2 (en) Method of forming polysilicon thin film transistor
JP4249886B2 (ja) 薄膜半導体装置の製造方法
JP3325996B2 (ja) 半導体装置作製方法
KR101200945B1 (ko) 다결정 실리콘층의 형성 방법 및 이를 이용한 박막트랜지스터의 제조 방법
JP2000068515A (ja) 薄膜半導体装置の製造方法
JPH11204800A (ja) 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置
JPH07263704A (ja) 薄膜トランジスタおよびその製造方法
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
JPH0645607A (ja) 液晶表示装置及びその製造方法
JP4514908B2 (ja) 半導体装置の製造方法
JP2000332258A (ja) 薄膜トランジスタの製造方法
JPH0982970A (ja) 非単結晶半導体装置およびその製造方法
JPH07193252A (ja) 薄膜トランジスタ及びその製造方法
JPH09107107A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ、及び液晶表示装置
JP3813639B2 (ja) 半導体装置、液晶電気光学装置、および半導体装置の作製方法
KR100788993B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090127