JP5442228B2 - 表示装置及び表示装置の製造方法 - Google Patents

表示装置及び表示装置の製造方法 Download PDF

Info

Publication number
JP5442228B2
JP5442228B2 JP2008204903A JP2008204903A JP5442228B2 JP 5442228 B2 JP5442228 B2 JP 5442228B2 JP 2008204903 A JP2008204903 A JP 2008204903A JP 2008204903 A JP2008204903 A JP 2008204903A JP 5442228 B2 JP5442228 B2 JP 5442228B2
Authority
JP
Japan
Prior art keywords
insulating film
film
ohmic contact
display device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008204903A
Other languages
English (en)
Other versions
JP2010040951A5 (ja
JP2010040951A (ja
Inventor
拓生 海東
敏夫 宮沢
武志 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd, Japan Display Inc filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2008204903A priority Critical patent/JP5442228B2/ja
Priority to KR1020090070468A priority patent/KR101051594B1/ko
Priority to TW098126268A priority patent/TWI447916B/zh
Priority to CN2009101644575A priority patent/CN101644862B/zh
Priority to US12/536,066 priority patent/US8310611B2/en
Publication of JP2010040951A publication Critical patent/JP2010040951A/ja
Publication of JP2010040951A5 publication Critical patent/JP2010040951A5/ja
Application granted granted Critical
Publication of JP5442228B2 publication Critical patent/JP5442228B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Description

本発明は、薄膜トランジスタ（TFT）を用いて画素の表示制御を行う表示装置及び表示装置の製造方法に関する。
従来より、非晶質シリコン（a-Si）を用いて形成される薄膜トランジスタの電気的特性等の性能を向上させることが検討されている。ここで、所望の電気的特性を得るために、例えば、非晶質シリコンを用いて形成される薄膜トランジスタの構造をなるべく維持して設計された製造プロセスを流用しつつ、シリコンの結晶粒径を大きくして電子移動度等を改善するという方向性で検討もなされている。
特許文献１は、このような従来技術の一例であり、図６は、特許文献１で記載されているものと同様のボトムゲート構造による薄膜トランジスタを示す図である。特許文献１では、同図で示すように、表示装置の製造上の理由から、多結晶シリコン（p-Si）が非晶質シリコンの下側に積層されている。
特開平５−５５５７０号公報
図６で示される薄膜トランジスタに着目すると、オン電流は電子移動度の大きい多結晶シリコン層ＳＰを流れるが、オフ電流が問題となる。これは、ゲート電極ＧＴにマイナス電圧が印加すると、多結晶シリコン層ＳＰに正孔が誘起され、ドレイン電極ＤＴ及びソース電極ＳＴと多結晶シリコン層ＳＰとの間に電位障壁がないことから、正孔による電流がそのままドレイン電極ＤＴ及びソース電極ＳＴに流れるためである。
そこでまず、本願発明者らは、図７に示すような構造を検討した。図７で示すように、多結晶シリコン層ＳＰと非晶質シリコン層ＳＡとを、不純物と共に非晶質シリコンで成膜される不純物シリコン層（Doped-Si）ＤＳで覆うことにより、正孔の通過が防止されてオフ電流が抑制される。しかし、多結晶シリコン層ＳＰとドレイン電極ＤＴ及びソース電極ＳＴとは不純物シリコン層ＤＳを介して接続し、この接続部分が狭いことから接触抵抗が大きくなってオン電流が不十分となる。
そこで、本願発明者らは、図８に示すような構造を検討した。図７の構造におけるオン電流を増大させるために、図８に示すように、ドレイン電極ＤＴ及びソース電極ＳＴと半導体膜Ｓとが接続する部分を広くして、接触抵抗を低下させている。この加工は、まず非晶質シリコン層ＳＡの代わりに絶縁膜ＥＳを形成し、半導体膜Ｓにおける絶縁膜ＥＳに覆われない部分が、不純物シリコン層ＤＳと接触するように行われる。
しかし、図８に示すような構造では、図９Ａに示すゲート電圧とドレイン電流の特性を示すグラフのように、ドレイン電圧１Ｖでは、オン電流が十分に確保され、かつ、オフ電流も抑制できているが、ドレイン電圧１０Ｖでは、オフ電流を抑制できずリーク電流が流れることとなる。従って、薄膜トランジスタに適用するドレイン電圧を例えば５Ｖ以下というように限定する必要があり、ドレイン電圧をより高電圧にする場合のオフ電流の抑制が課題となる。
本発明は、製造プロセスによるコスト増を抑えて、シリコンの結晶粒径を大きくすることにより表示装置の薄膜トランジスタにおける電子移動度等を改善しつつ、オン電流とオフ電流の適正化を図った薄膜トランジスタを備えた表示装置及びその製造方法を提案することを目的とする。
上記課題を解決するための本発明に係る表示装置は、透明基板の上側に積層されたゲート電極と、前記ゲート電極の上側に積層されて、チャネル領域と、該チャネル領域を挟む領域に不純物が打ち込まれて形成される２つの不純物領域とを含んで、該ゲート電極が発生させる電界によりソース電極及びドレイン電極間の電流を制御する半導体膜と、前記ソース電極及び前記ドレイン電極と前記２つの不純物領域との間にそれぞれ介在して、これらをオーミックコンタクトさせる２つのオーミックコンタクト層と、前記半導体膜の略中心となる位置を中心とする該半導体膜の一部の領域の上側に、前記半導体膜に接して積層される絶縁膜と、を含み、前記半導体膜は、微結晶シリコン又は多結晶シリコンを含んで形成され、前記２つの不純物領域は、前記半導体膜の上側に前記絶縁膜が形成されない部分の領域に形成され、前記２つのオーミックコンタクト層は、前記２つの不純物領域をそれぞれ覆うように形成され、前記ソース電極及び前記ドレイン電極は、前記２つのオーミックコンタクト層をぞれぞれ覆うように形成される、ことを特徴とする。これにより、微結晶シリコン又は多結晶シリコンを含む半導体膜を用いる場合に、不純物領域が設けられてＰＮ接合が形成されることによりＯＦＦ電流が抑制されるとともに、不純物領域がオーミックコンタクト層に覆われてドレイン電極等と接続する面積が広くなって十分なＯＮ電流が確保される。
また、上記表示装置において、前記２つの不純物領域は、前記ソース電極及び前記ドレイン電極の形状に従って、その一部が形成され、前記２つのオーミックコンタクト層のそれぞれは、前記絶縁膜の一部から前記２つの不純物領域のそれぞれの上面と側面の一つを覆うように延在し、前記ソース電極及び前記ドレイン電極の形状に従って形成される。これにより、オーミックコンタクト層と不純物領域とが効率的に形成されて、ＯＦＦ電流が抑制されるとともにＯＮ電流が確保される。
上記課題を解決するための本発明に係る表示装置の製造方法は、透明基板の上側にゲート電極を積層するゲート電極積層工程と、前記ゲート電極の上側に、微結晶シリコン又は多結晶シリコンを含んで、該ゲート電極が発生させる電界によりソース電極及びドレイン電極間の電流を制御する半導体膜を積層する半導体膜積層工程と、前記半導体膜に不純物を注入する不純物注入工程と、前記ソース電極及び前記ドレイン電極と前記不純物を注入した領域との間に介在してオーミックコンタクトさせる２つのオーミックコンタクト層を形成するとともに、前記ソース電極及び前記ドレイン電極とを形成する電極形成工程と、を含むことを特徴とする。
また、上記表示装置の製造方法において、前記不純物注入工程は、前記半導体膜を被覆する絶縁膜を積層する絶縁膜積層工程と、前記絶縁膜上にレジストパターンを形成し、サイドエッチングして該レジストパターンよりも内側に前記絶縁膜が形成されるように加工する絶縁膜加工工程と、前記レジストパターンに従って、前記半導体膜をドライエッチングにより加工する半導体膜加工工程とを含み、前記レジストパターンよりも内側に形成された前記絶縁膜をマスクとして、前記半導体膜に前記不純物を注入する。従って、半導体膜に効率的に不純物を打ち込むことができる。このとき、前記電極形成工程は、前記オーミックコンタクト層を形成するための膜を、非晶質シリコンと不純物とからなるように成膜するオーミックコンタクト層成膜工程と、前記ソース電極及び前記ドレイン電極を形成するための金属を、前記オーミックコンタクト層を形成するための膜の上側に成膜する電極成膜工程と、前記電極成膜工程で成膜された金属を、前記ソース電極及び前記ドレイン電極の形状に加工する電極加工工程と、前記ソース電極及び前記ドレイン電極の形状に従って、前記絶縁膜をエッチングストッパーとして前記オーミックコンタクトを形成するための膜を加工することにより、２つのオーミックコンタクト層を形成するオーミックコンタクト層加工工程と、を含み、前記表示装置の製造方法は、前記ソース電極及び前記ドレイン電極の形状に従って、前記半導体膜に形成された前記不純物が注入された領域を、２つの不純物領域に加工する不純物領域加工工程を、さらに含む。従って、ソース電極及びドレイン電極の形状に従って、オーミックコンタクト層と、不純物領域とを効率的に形成できる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
本発明の一実施形態に係る表示装置は、ＩＰＳ（In-Plane Switching）方式の液晶表示装置であって、ゲート信号線、ドレイン信号線、薄膜トランジスタ、画素電極、及び対向電極が配置されたＴＦＴ基板と、当該ＴＦＴ基板と対向し、カラーフィルタが設けられたフィルタ基板と、両基板に挟まれた領域に封入された液晶材料と、を含んで構成される。このＴＦＴ基板では、ガラス基板等の透明基板上に薄膜トランジスタ等が配置されている。
図１は、上記の液晶表示装置のＴＦＴ基板ＳＵＢの等価回路図を示している。また、図２は、ＴＦＴ基板ＳＵＢの１つの画素領域の拡大平面図である。
これらの図において、ＴＦＴ基板ＳＵＢでは、多数のゲート信号線ＧＬが互いに等間隔を置いて図中横方向に延びており、また、多数のドレイン信号線ＤＬが互いに等間隔をおいて図中縦方向に延びている。そして、これらゲート信号線ＧＬ及びドレイン信号線ＤＬにより碁盤状に並ぶ画素のそれぞれが区画されている。また、各ゲート信号線ＧＬと平行に、コモン信号線ＣＬが図中横方向に延びている。
ゲート信号線ＧＬ及びドレイン信号線ＤＬにより区画される画素領域の隅には、ＭＩＳ（Metal-Insulator-Semiconductor）構造を有する薄膜トランジスタＴＦＴが形成されており、そのゲート電極ＧＴはゲート信号線ＧＬに接続され、ドレイン電極ＤＴはドレイン信号線ＤＬに接続されている。また、各画素領域には一対の画素電極ＰＸ及び対向電極ＣＴが形成されており、画素電極ＰＸは薄膜トランジスタＴＦＴのソース電極ＳＴに接続され、対向電極ＣＴはコモン信号線ＣＬに接続されている。
以上の回路構成において、各画素の対向電極ＣＴにコモン信号線ＣＬを介して基準電圧を印加し、ゲート信号線ＧＬにゲート電圧を印加することにより、画素行が選択される。また、その選択のタイミングにおいて、各ドレイン信号線ＤＬに映像信号を供給することにより、各画素の画素電極ＰＸに映像信号の電圧が印加される。これにより、画素電極ＰＸと対向電極ＣＴの間に映像信号の電圧に応じた強度の横電界が発生し、この横電界の強度に応じて液晶分子の配向が決まるようになっている。
ここで、図２に示すように、ゲート信号線ＧＬに接続されたゲート電極ＧＴの上側に、絶縁膜ＥＳが形成されて、さらにドレイン電極ＤＴ及びソース電極ＳＴとが絶縁膜ＥＳの一部に重なるように形成されている。
図３は、図２に示すIII−IIIの断面を示す図であり、ドレイン信号線ＤＬが延伸する方向に対して垂直な断面である。同図に示すように、ＴＦＴ基板ＳＵＢ上の薄膜トランジスタＴＦＴでは、ゲート電極ＧＴの上側にゲート絶縁膜ＧＩ１を介して半導体膜Ｓが形成される。半導体膜Ｓの上側には絶縁膜ＥＳが半導体膜Ｓと接して形成され、絶縁膜ＥＳの両側にドレイン電極ＤＴとソース電極ＳＴとが形成される。また、半導体膜Ｓの両端に不純物が打ち込まれてドレイン領域ＤＲ及びソース領域ＳＲ（以下、２つの不純物領域）が形成される。この２つの不純物領域は、不純物がドープされつつ非晶質シリコンが成膜された不純物シリコン層ＤＳ（以下、オーミックコンタクト層ＤＳ）を介して、ドレイン電極ＤＴ及びソース電極ＳＴとオーミックコンタクトをとって接続する。なお、オーミックコンタクトとは、配線層と半導体層等の電気的接触部において、電圧−電流特性が直線性を示すコンタクトのことをいう。
ここで、半導体膜Ｓは、非晶質シリコンがＣＶＤ法等により成膜されて、レーザーアニール等によって、微結晶シリコン（μc-Si）や多結晶シリコン等の結晶性シリコンへと結晶化される。一般に、半導体膜Ｓにおけるシリコンの結晶性が向上するにつれて、結晶サイズが大きくなるために電子移動度が向上するが、要求されるプロセス温度が高温になるためにプロセスコストが増大することとなる。
本実施形態における半導体膜Ｓは、微結晶シリコンまたは多結晶シリコンを含んで形成される。
なお、微結晶シリコンは、結晶粒径が１０ｎｍ以上１００ｎｍ程度以下の範囲にあり、半導体膜Ｓにおける結晶粒径は、反射電子線回折やラマン分光法等によって確認することができる。
そして、半導体膜Ｓの両端には、絶縁膜ＥＳをマスクとして、リン（Ｐ）等のＮ型の不純物が打ち込まれて２つの不純物領域が形成される。半導体膜Ｓにおける絶縁膜ＥＳの下側の領域は、２つの不純物領域に挟まれて、ゲート電極ＧＴが発生させる電界によりドレイン電極ＤＴ及びソース電極ＳＴ間の電流を制御するチャネル領域となる。
また、オーミックコンタクト層ＤＳは、ドレイン電極ＤＴ及びソース電極ＳＴと、２つの不純物領域とをオーミックコンタクトさせるために、２つの領域に分かれて形成される。オーミックコンタクト層ＤＳは、ドレイン電極ＤＴ及びソース電極ＳＴが形成されている材料に従った材料によって、２つの不純物領域を覆うように形成される。ドレイン電極ＤＴ及びソース電極ＳＴが主にアルミニウムで形成されることから、本実施形態におけるオーミックコンタクト層ＤＳは、リン等の不純物が添加された非晶質シリコンで形成されている。図３で示されるように、この２つのオーミックコンタクト層ＤＳは、絶縁膜ＥＳの一部と、ドレイン領域ＤＲ又はソース領域ＳＲにわたって延在するように設けられる。なお、リン等の不純物は、２つの不純物領域にも注入されているが、オーミックコンタクト層ＤＳは、これらの領域よりも不純物の濃度が高く、２つの不純物領域とは違って非晶質シリコンで形成されている。
絶縁膜ＥＳは、ＣＶＤ法によって、例えば二酸化シリコン（ＳｉＯ２等）で形成される。後述するように、この絶縁膜ＥＳは、２つの不純物領域に不純物を打ち込む際のマスクとしての役割と、ドレイン電極ＤＴ等をマスクとしてオーミックコンタクト層ＤＳをエッチングして形成する際に半導体膜Ｓにエッチングが及ばないようにする役割を担う。
ドレイン電極ＤＴ及びソース電極ＳＴは、主にアルミニウム等の金属で形成されて、２つのオーミックコンタクト層ＤＳを覆うようにそれぞれ形成されている。これにより、ドレイン電極ＤＴ及びドレイン領域ＤＲの間、ソース電極ＳＴ及びソース領域ＳＲの間には、不純物シリコン層ＤＳが介在することとなる。
以上により、２つの不純物領域が２つのオーミックコンタクト層ＤＳを介してドレイン電極ＤＴ及びソース電極ＳＴと接続する面積が広くなるために、接触抵抗が減少してオン電流が確保される。そして、２つの不純物領域は、チャネル領域として機能する絶縁膜ＥＳの下側の半導体膜Ｓの部分と、ＰＮ接合を形成する。これにより、ゲート電圧が印加されていない場合に、２つの不純物領域とチャネル領域の境界には空乏層が形成されて、ドレイン電極ＤＴ及びソース電極ＳＴとで、より高い電圧がかかる場合であってもリーク電流が防止されることとなる（図９Ｂ）。
以上では、本実施形態におけるＴＦＴ基板ＳＵＢ上の薄膜トランジスタＴＦＴについて説明した。以下では、かかる薄膜トランジスタＴＦＴを製造する方法について、図４Ａ〜図４Ｊ、及び図５Ａ〜図５Ｃを用いて説明する。
まず、ガラス基板等の透明基板ＧＡに汚染防止膜ＧＮが成膜されて、ゲート電極ＧＴが形成される（図４Ａ）。汚染防止膜ＧＮは、例えばＣＶＤ法により窒化シリコン（ＳｉＮ）が成膜される。また、ゲート電極ＧＴは、例えばモリブデン等の導電性の金属で形成されて、公知のリソグラフィ工程とエッチング工程を経てその形状が同図に示すように加工される。
次に、ゲート電極ＧＴを被覆するようにゲート絶縁膜ＧＩ１が形成されるとともに、半導体膜Ｓがゲート絶縁膜ＧＩ１上に形成される（図４Ｂ）。ゲート絶縁膜ＧＩ１は、例えば二酸化シリコンであり、ＣＶＤ法によって成膜される。半導体膜Ｓは、まず、非晶質シリコンがＣＶＤ法によって成膜されて、レーザアニーリング、もしくはＲＴＡ（Rapid Thermal Anneal）法を用いて多結晶シリコンへと結晶化される。このとき、非晶質シリコンを熱処理することにより、微結晶シリコンへと結晶化させてもよい。
次に、結晶化された半導体膜Ｓの上側に、ＣＶＤ法により二酸化シリコンを成膜して、絶縁膜ＥＳを積層する（図４Ｃ）。
そして、絶縁膜ＥＳ上に、公知のリソグラフィ工程を経て、レジストパターンＲＰを形成する（図４Ｄ）。この公知のリソグラフィ工程では、まず、フォトレジストを上記の絶縁膜ＥＳ上に塗布し、該フォトレジスト上に、所定のパターンが形成されたフォトマスクを介して紫外線等を照射する。フォトマスク上のパターンに対応するパターンがフォトレジスト上に転写されると、紫外線等が照射される部分と照射されない部分が生じて、照射される部分のフォトレジストに化学反応が生じる。そして、現像プロセスにより、フォトレジストにける化学反応が生じた部分、或いは、化学反応が生じなかった部分が除去されて、レジストパターンＲＰが形成されることとなる。このレジストパターンＲＰの形状は、半導体膜Ｓを加工する形状で形成されている。
そして特に、このレジストパターンＲＰをマスクにして、フッ酸系でウェットエッチングを行い、積層されている絶縁膜ＥＳを加工する（図４Ｅ）。このとき、絶縁膜ＥＳをサイドエッチングして、レジストパターンＲＰの内側に絶縁膜ＥＳが形成されるようにする。ウェットエッチングによって絶縁膜ＥＳを加工した後、このレジストパターンＲＰに従って、ドライエッチングをすることにより、半導体膜ＳをレジストパターンＲＰと同様の形状に加工する（図４Ｆ）。絶縁膜ＥＳは、レジストパターンＲＰの外延部からその内側に略均等に侵食されることにより形成される。一方、半導体膜Ｓは、レジストパターンＲＰの形状と略同じ形状に形成される。従って、絶縁膜ＥＳは、半導体膜Ｓの上側に接して、半導体膜Ｓの略中心となる位置を中心とする領域に形成されることとなる。
そしてこの後、レジストパターンＲＰが酸素プラズマ等を用いるアッシングにより除去されて、例えばリン（Ｐ）等のＮ型の不純物が半導体膜Ｓに打ち込まれる（図４Ｇ）。この不純物は、イオン注入機によりイオン化されることにより電界加速されて、加工する対象となるＴＦＴ基板の面内に均一に、ＴＦＴ基板に対して略垂直方向から打ち込まれる。特に本実施形態では、図４Ｆで示すようにウェットエッチングで形成された絶縁膜ＥＳがマスクとなって、半導体膜Ｓにおいて絶縁膜ＥＳが形成されない部分の領域ＮＲに不純物が打ち込まれることとなる。また、絶縁膜ＥＳの下側の領域は、不純物が打ち込まれず、多結晶シリコン又は微結晶シリコンで形成されることとなる。ここで図５Ａは、図４Ｇにおける各層が加工された様子を示す上面図である。図５Ａに示すように、半導体膜Ｓに不純物が打ち込まれて形成される領域ＮＲは、絶縁膜ＥＳの周囲を囲むように形成されている。
半導体膜Ｓに不純物が打ち込まれた後に、オーミックコンタクト層ＤＳと、ドレイン電極ＤＴ及びソース電極ＳＴを形成する金属膜が成膜される（図４Ｈ）。まずオーミックコンタクト層ＤＳは、例えばリン等の不純物とともに非晶質シリコンをＰＥＣＶＤ法により成膜することで形成される。本実施形態におけるオーミックコンタクト層ＤＳは、不純物の濃度が上記の半導体膜Ｓに形成された領域ＮＲよりも高くなるように形成される。ドレイン電極ＤＴ及びソース電極ＳＴは、スパッタリング法により、バリアメタル層ＭＢ、主配線層ＭＭ、キャップメタル層ＭＣがそれぞれ形成される。このとき、バリアメタル層ＭＢおよびキャップメタル層ＭＣは、例えば、チタン、タングステン、クロムやモリブデン等の高融点の金属による導電性の金属薄膜により形成される。主配線層ＭＭは、アルミニウム又はアルミニウムを含む合金で形成される。なお、アルミニウム又はアルミニウム系の合金は、不純物とともに成膜された非晶質のシリコンと良質なオーミックコンタクトをとる。
そして、キャップメタル層ＭＣ、主配線層ＭＭ、バリアメタル層ＭＢ、及び、オーミックコンタクト層ＤＳは、公知のリソグラフィ工程およびエッチング工程によって、ドレイン電極ＤＴおよびソース電極ＳＴの形状に加工される（図４Ｉ）。本実施形態におけるドレイン電極ＤＴ及びソース電極ＳＴは、キャップメタル層ＭＣ、主配線層ＭＭ、バリアメタル層ＭＢの３層からなる。ここで、図５Ｂ及び図５Ｃは、図４Ｉにおける各層が加工された様子を示す上面図である。まず、キャップメタル層ＭＣ上にドレイン電極ＤＴ及びソース電極ＳＴを形成するためのレジストパターンを形成し、該レジストパターンに従って、キャップメタル層ＭＣ、主配線層ＭＭ、バリアメタル層ＭＢがウェットエッチングされて、ドレイン電極ＤＴおよびソース電極ＳＴが形成される（図５Ｂ）。次に、形成されたドレイン電極ＤＴ及びソース電極ＳＴをマスクとして、オーミックコンタクト層ＤＳをドライエッチングして、ドレイン電極ＤＴ及びソース電極ＳＴと同様の形状に加工する。これにより、オーミックコンタクト層ＤＳは、ドレイン電極ＤＴ等に上側から覆われるように形成されることとなる（図５Ｂ）。
そして、オーミックコンタクト層ＤＳを加工するドライエッチングをそのまま継続して、半導体膜Ｓにおける不純物が打ち込まれた領域ＮＲを加工し、２つの不純物領域（ドレイン領域ＤＲ及びソース領域ＳＲ）を形成する（図５Ｃ）。オーミックコンタクト層ＤＳをドライエッチングすることで、領域ＮＲの一部が露出する。本実施形態では、領域ＮＲとオーミックコンタクト層ＤＳは、ともにリンが添加されたシリコンで形成されているため、同じドライエッチングのプロセスで加工が可能となる。このとき絶縁膜ＥＳは、半導体膜Ｓにドライエッチングが及ばないようにさせるエッチングストッパーの役割を果たす。図５Ｃに示すように、ドレイン電極ＤＴ及びソース電極ＳＴの形状に従って、領域ＮＲが加工されて、２つの不純物領域の形状の一部となる側面が形成されることとなる。ドレイン電極ＤＴ及びソース電極ＳＴと、２つの不純物領域とのそれぞれの間には、２つのオーミックコンタクト層ＤＳがそれぞれ介在している。２つの不純物領域は、２つのオーミックコンタクト層ＤＳにそれぞれ覆われるように形成される。さらに、２つのオーミックコンタクト層ＤＳの上側には、２つのオーミックコンタクト層ＤＳと同様の形状となるドレイン電極ＤＴ及びソース電極ＳＴが、２つのオーミックコンタクト層を覆うように形成される。このとき、ドレイン電極ＤＴ及びソース電極ＳＴと２つのオーミックコンタクト層ＤＳは、絶縁膜ＥＳの一部からドレイン領域ＤＲ及びソース領域ＳＲを覆うように延在する。ドレイン領域ＤＲ及びソース領域ＳＲは、その上面とひとつの側面がオーミックコンタクト層ＤＳに覆われて、オーミックコンタクト層ＤＳと接触している。このようにして、ドレイン領域ＤＲ及びソース領域ＳＲの間の領域に存在する半導体膜Ｓは、上側に絶縁膜ＥＳが形成されてチャネル領域として機能することとなる。ドレイン領域ＤＲ及びソース領域ＳＲは、半導体膜Ｓの両端に、チャネル領域として機能する領域を挟むように形成される。
最後に、上記で構成された構造全体に、パッシベーション膜ＰＡが、プラズマＣＶＤ法により窒化シリコンで成膜される（図４Ｊ）。このパッシベーション膜ＰＡにより、上述のようにして形成された薄膜トランジスタＴＦＴが保護される。
なお、本発明の実施形態に係る液晶表示装置において、上記では液晶の駆動方式をＩＰＳ方式として説明しているが、本発明は例えばＶＡ（Vertically Aligned）方式やＴＮ（Twisted Nematic）方式等のその他の方式の駆動方式であってもよい。図１０は、ＶＡ方式及びＴＮ方式の表示装置を構成するＴＦＴ基板ＳＵＢの等価回路を示す図であり、図１１は、これらの方式の表示装置のＴＦＴ基板ＳＵＢの画素領域を示す拡大平面図である。ＶＡ方式及びＴＮ方式の場合には、ＴＦＴ基板ＳＵＢに対向電極ＣＴ及びコモン信号線ＣＬが設けられる代わりに、ＴＦＴ基板と対向してカラーフィルタが設けられた対向基板に、対向電極ＣＴが設けられている。
なお、本発明の実施形態を上記では液晶表示装置として説明しているが、これに限定されることはなく、たとえば有機ＥＬ（Electro Luminescence）素子等の他の表示装置にも適用できることはいまでもない。
ＩＰＳ方式の液晶表示装置を構成するＴＦＴ基板の等価回路図である。 本実施形態に係るＴＦＴ基板の画素領域を示す拡大平面図である。 図２のIII−III切断面における断面図である。 本実施形態に係る表示装置における薄膜トランジスタＴＦＴを製造する様子を示す図である。 本実施形態に係る表示装置における薄膜トランジスタＴＦＴを製造する様子を示す図である。 本実施形態に係る表示装置における薄膜トランジスタＴＦＴを製造する様子を示す図である。 本実施形態に係る表示装置における薄膜トランジスタＴＦＴを製造する様子を示す図である。 本実施形態に係る表示装置における薄膜トランジスタＴＦＴを製造する様子を示す図である。 本実施形態に係る表示装置における薄膜トランジスタＴＦＴを製造する様子を示す図である。 本実施形態に係る表示装置における薄膜トランジスタＴＦＴを製造する様子を示す図である。 本実施形態に係る表示装置における薄膜トランジスタＴＦＴを製造する様子を示す図である。 本実施形態に係る表示装置における薄膜トランジスタＴＦＴを製造する様子を示す図である。 本実施形態に係る表示装置における薄膜トランジスタＴＦＴを製造する様子を示す図である。 薄膜トランジスタＴＦＴを製造する様子を示す上面図である。 薄膜トランジスタＴＦＴを製造する様子を示す上面図である。 薄膜トランジスタＴＦＴを製造する様子を示す上面図である。 特許文献１で記載されているものと同様のボトムゲート構造による薄膜トランジスタを示す図である。 図６における薄膜トランジスタの構造に対して本願発明者らが検討した構造を示す図である。 図７における薄膜トランジスタの構造に対して本願発明者らが検討した構造を示す図である。 図８の薄膜トランジスタにおけるゲート電圧とドレイン電流の特性を示すグラフである。 図３の薄膜トランジスタにおけるゲート電圧とドレイン電流の特性を示すグ ラフである。 ＶＡ方式及びＴＮ方式の表示装置を構成するＴＦＴ基板の等価回路図の一例を示す図である。 ＶＡ方式及びＴＮ方式のＴＦＴ基板の画素領域の一例を示す拡大平面図である。
符号の説明
ＳＵＢ ＴＦＴ基板、ＧＬ ゲート信号線、ＤＬ ドレイン信号線、ＣＬ コモン信号線、ＰＸ 画素電極、ＣＴ 対向電極、ＴＦＴ 薄膜トランジスタ、ＤＴ ドレイン電極、ＳＴ ソース電極、ＧＴ ゲート電極、ＥＳ 絶縁膜、ＤＳ 不純物シリコン層（オーミックコンタクト層）、Ｓ 半導体膜、ＧＡ 透明基板、ＧＮ 汚染防止膜、ＧＩ１ ゲート絶縁膜、ＤＲ ドレイン領域、ＳＲ ソース領域、ＭＢ バリアメタル層、ＭＭ 主配線層、ＭＣ キャップメタル層、ＲＰ レジストパターン、ＮＲ 領域、ＰＡ パシベーション膜、ＳＡ 非晶質シリコン層、ＳＰ 多結晶シリコン層。

Claims (6)

  1. 透明基板と前記透明基板上に形成された薄膜トランジスタとを有する表示装置であって、
    前記薄膜トランジスタは、ゲート電極と、前記ゲート電極の上側に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上側に微結晶シリコン又は多結晶シリコンを含んで形成された半導体膜と、２つのオーミックコンタクト層と、ソース電極と、ドレイン電極とを有し、
    前記半導体膜は、チャネル領域と、前記チャネル領域の両側に不純物が打ち込まれて形成された２つの不純物領域とを有し、
    前記チャネル領域と前記２つの不純物領域の各々は、前記ゲート絶縁膜に接する面と、前記ゲート絶縁膜に接する面と対向する上面とを有し、
    前記２つの不純物領域の各々は、前記チャネル領域に接する面と、前記チャネル領域に接する面と対向する側面と、前記オーミックコンタクト層の側面と連続的に形成される２つの側面と、を有し、
    前記チャネル領域の前記上面には、絶縁膜が形成され、
    前記絶縁膜は、前記チャネル領域に接する面と、前記チャネル領域に接する面と対向する上面と、側面とを有し、
    前記２つのオーミックコンタクト層の各々は、前記不純物領域の前記上面と前記チャネル領域に接する面と対向する前記側面とを覆うと共に、前記絶縁膜の前記上面と前記側面と接して形成され、
    前記ソース電極と前記ドレイン電極とは、前記オーミックコンタクト層を介して前記不純物領域と接続されていることを特徴とする表示装置。
  2. 請求項１に記載された表示装置であって、
    前記２つのオーミックコンタクト層は、不純物が添加された非晶質シリコンで形成され、
    前記２つのオーミックコンタクト層の不純物濃度は、前記２つの不純物領域の不純物濃度よりも高いことを特徴とする表示装置。
  3. 請求項１に記載された表示装置であって、
    前記ソース電極と前記ドレイン電極とは、前記絶縁膜の前記上面で互いに対向していることを特徴とする表示装置。
  4. 透明基板と前記透明基板上に形成された薄膜トランジスタとを有する表示装置の製造方法であって、
    透明基板の上側にゲート電極を積層するゲート電極積層工程と、
    前記ゲート電極の上側に、微結晶シリコン又は多結晶シリコンを含む半導体膜を積層する半導体膜積層工程と、
    前記半導体膜の上面の一部を覆う絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜をマスクとして、前記半導体膜の内、前記絶縁膜に覆われていない領域に不純物を注入して不純物領域を形成する不純物領域形成工程と、
    前記半導体膜と前記絶縁膜との上層にオーミックコンタクト層を形成し、前記オーミックコンタクト層の上層に金属膜を形成するオーミックコンタクト層及び金属膜形成工程と、
    前記金属膜をパターニングしてソース電極とドレイン電極を形成するソース電極及びドレイン電極形成工程と、
    前記ソース電極と前記ドレイン電極とをマスクとして、前記オーミックコンタクト層をパターニングするオーミックコンタクト層パターニング工程と、を有し、
    前記絶縁膜形成工程は、前記半導体膜の全域に絶縁膜を形成し、前記全域に形成された絶縁膜の一部にパターニングされたレジスト膜を形成し、前記レジスト膜をマスクとして、前記全域に形成された絶縁膜が前記レジスト膜よりも内側にパターニングされるようにエッチングをする工程を含み、
    前記絶縁膜形成工程の後に、前記レジスト膜をマスクとして前記半導体膜をパターニングする半導体膜パターニング工程を有することを特徴とする表示装置の製造方法。
  5. 請求項４の表示装置の製造方法であって、
    前記オーミックコンタクト層は、不純物が添加された非晶質シリコンで形成され、
    前記オーミックコンタクト層の不純物濃度は、前記不純物領域の不純物濃度よりも高いことを特徴とする表示装置の製造方法。
  6. 請求項４の表示装置の製造方法であって、
    前記ソース電極及びドレイン電極形成工程は、前記絶縁膜の上面で前記ソース電極と前記ドレイン電極とが互いに対向するように前記金属膜をパターニングすることを特徴とする表示装置の製造方法。
JP2008204903A 2008-08-07 2008-08-07 表示装置及び表示装置の製造方法 Active JP5442228B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008204903A JP5442228B2 (ja) 2008-08-07 2008-08-07 表示装置及び表示装置の製造方法
KR1020090070468A KR101051594B1 (ko) 2008-08-07 2009-07-31 표시 장치 및 표시 장치의 제조 방법
TW098126268A TWI447916B (zh) 2008-08-07 2009-08-04 顯示裝置
CN2009101644575A CN101644862B (zh) 2008-08-07 2009-08-05 显示装置及显示装置的制造方法
US12/536,066 US8310611B2 (en) 2008-08-07 2009-08-05 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008204903A JP5442228B2 (ja) 2008-08-07 2008-08-07 表示装置及び表示装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010040951A JP2010040951A (ja) 2010-02-18
JP2010040951A5 JP2010040951A5 (ja) 2011-07-21
JP5442228B2 true JP5442228B2 (ja) 2014-03-12

Family

ID=41652054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008204903A Active JP5442228B2 (ja) 2008-08-07 2008-08-07 表示装置及び表示装置の製造方法

Country Status (5)

Country Link
US (1) US8310611B2 (ja)
JP (1) JP5442228B2 (ja)
KR (1) KR101051594B1 (ja)
CN (1) CN101644862B (ja)
TW (1) TWI447916B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101561604B (zh) * 2008-04-17 2011-07-06 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板结构及制造方法
JP5888802B2 (ja) * 2009-05-28 2016-03-22 株式会社半導体エネルギー研究所 トランジスタを有する装置
KR20130041711A (ko) * 2010-05-11 2013-04-25 파나소닉 액정 디스플레이 주식회사 표시 장치용 박막 반도체 장치 및 그 제조 방법
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
JP2012079998A (ja) * 2010-10-05 2012-04-19 Hitachi Displays Ltd 液晶表示装置
JP2013055080A (ja) * 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
KR102230619B1 (ko) * 2014-07-25 2021-03-24 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN105895534B (zh) * 2016-06-15 2018-10-19 武汉华星光电技术有限公司 薄膜晶体管的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814319B2 (ja) 1991-08-29 1998-10-22 株式会社日立製作所 液晶表示装置及びその製造方法
CN1065051C (zh) * 1992-08-13 2001-04-25 卡西欧计算机公司 薄膜晶体管阵列及使用该阵列的液晶显示器
JP3071964B2 (ja) * 1992-10-09 2000-07-31 富士通株式会社 液晶表示装置の製造方法
JPH0818057A (ja) * 1994-06-27 1996-01-19 Sony Corp 電界効果トランジスタの製造方法
JP3715996B2 (ja) * 1994-07-29 2005-11-16 株式会社日立製作所 液晶表示装置
JPH09203908A (ja) * 1996-01-25 1997-08-05 Furontetsuku:Kk 液晶表示装置用薄膜トランジスタおよび液晶表示装置
JP2001127302A (ja) * 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
JP4678933B2 (ja) * 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003158133A (ja) * 2001-11-21 2003-05-30 Fujitsu Display Technologies Corp 薄膜トランジスタ装置及びその製造方法
KR100984362B1 (ko) * 2004-04-02 2010-09-30 삼성전자주식회사 유기 발광 표시판
KR100584716B1 (ko) * 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR101230299B1 (ko) * 2005-01-07 2013-02-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101118077B1 (ko) * 2005-04-07 2012-03-07 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
JP2006080573A (ja) * 2005-12-02 2006-03-23 Mitsubishi Electric Corp アクティブマトリクス基板の製法
JP4395659B2 (ja) * 2005-12-20 2010-01-13 株式会社フューチャービジョン 液晶表示装置とその製造方法

Also Published As

Publication number Publication date
TW201007951A (en) 2010-02-16
KR20100019339A (ko) 2010-02-18
JP2010040951A (ja) 2010-02-18
TWI447916B (zh) 2014-08-01
CN101644862B (zh) 2012-04-04
US8310611B2 (en) 2012-11-13
US20100032680A1 (en) 2010-02-11
KR101051594B1 (ko) 2011-07-22
CN101644862A (zh) 2010-02-10

Similar Documents

Publication Publication Date Title
JP5442228B2 (ja) 表示装置及び表示装置の製造方法
TWI401802B (zh) 薄膜電晶體板及其製造方法
JP5323604B2 (ja) 表示装置及びその製造方法
US9023685B2 (en) Semiconductor device, fabrication method for the same, and display apparatus
US8330166B2 (en) Thin-film semiconductor device for display apparatus thereof and manufacturing method thereof
US8129724B2 (en) Display device including first, second, and third semiconductor films
WO2016175086A1 (ja) 半導体装置及びその製造方法
KR100532082B1 (ko) 다결정 박막트랜지스터 및 그 제조방법
JP2004253511A (ja) 表示装置
US8058654B2 (en) Display device and manufacturing method thereof
US20130077012A1 (en) Semiconductor device and method for manufacturing the same, and liquid crystal display device
JP2010039393A (ja) 表示装置及び表示装置の製造方法
JP2007311453A (ja) 薄膜トランジスタ及びその製造方法
US20130087802A1 (en) Thin film transistor, fabrication method therefor, and display device
CN112740420A (zh) 薄膜晶体管及其制造方法
JP2010039394A (ja) 表示装置及び表示装置の製造方法
JPH11214696A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2010205850A (ja) 表示装置
JP2009206434A (ja) 表示装置およびその製造方法
US20210036163A1 (en) Thin film transistor and production method therefor
JP2010098149A (ja) 表示装置およびその製造方法
JP2011096860A (ja) 表示装置
US11121262B2 (en) Semiconductor device including thin film transistor and method for manufacturing the same
WO2020084708A1 (ja) 薄膜トランジスタおよびその製造方法
US8067771B2 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131218

R150 Certificate of patent or registration of utility model

Ref document number: 5442228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250