KR101118077B1

KR101118077B1 - 액정표시장치 및 이의 제조방법

Info

Publication number: KR101118077B1
Application number: KR1020050029119A
Authority: KR
Inventors: 윤진모
Original assignee: 엘지디스플레이 주식회사
Priority date: 2005-04-07
Filing date: 2005-04-07
Publication date: 2012-03-07
Also published as: US7567321B2; US20060227268A1; US7911572B2; US20090262273A1; KR20060107106A

Abstract

본 발명은 액정층을 사이에 두고 서로 대면 합착된 제 1 및 제 2 기판으로 이루어지는 액정표시장치에 있어서 별도의 추가공정 없이 상기 제 1 기판의 제조공정 중에 완성된 패턴드스페이서(patterned spacer)를 구비한 액정표시장치 그리고 이의 제조방법에 관한 것이다.

구체적으로 본 발명은 제 1 기판과; 상기 제 1 기판 일면에서 교차하여 화소를 정의하고 교차점에서 각각 상기 제 1 기판 표면에 대해 수직하게 제 1 및 제 2 돌출부가 돌출된 게이트라인 그리고 데이터라인과; 상기 화소에 실장되는 투명 화소전극과; 상기 각 화소 일측에서 상기 게이트라인, 상기 데이터라인, 상기 투명 화소전극을 연결하는 박막트랜지스터와; 상기 제 1 기판과 대면하는 제 2 기판과; 상기 제 1 및 제 2 기판 사이로 개재된 액정층을 포함하는 액정표시장치 및 이의 제조방법을 제공한다.

그 결과 별도의 제조공정의 추가 없이도 제 1 기판 제조공정과 동일공정에서 패턴드스페이서를 완성할 수 있고, 이를 통해서 액정표시장치의 생산성을 크게 향상시킴과 동시에 제조비용을 절감하는 효과가 있다.

Description

액정표시장치 및 이의 제조방법{liquid crystal display device and manufacturing method thereof}

도 1은 일반적인 액정표시장치의 단위화소에 대한 단면도.

도 2는 본 발명에 따른 액정표시장치의 분해사시도.

도 3은 도 2의 III-III 선에 대한 단면도.

도 4는 도 2의 III'-III' 선에 대한 단면도.

도 5a 내지 도 5h는 각각 본 발명에 따른 액정표시장치의 제조단계에 따라 도 2의 III-III 선에 대한 단면을 나타낸 공정단면도.

도 6a 내지 도 6h는 각각 본 발명에 따른 액정표시장치의 제조단계에 따라 도 2의 III'-III' 선에 대한 단면을 나타낸 공정단면도.

<도면의 주요부분에 대한 부호의 설명>

110 : 제 1 기판 122 : 게이트라인

123 : 제 1 돌출부 126 : 게이트절연막

132 : 데이터라인 133 : 제 2 돌출부

136 : 보호막 140 : 액정층

150 : 제 2 기판 152 : 블랙매트릭스

156 : 공통전극 170 : 패턴드스페이서

본 발명은 액정표시장치(liquid crystal display device) 및 이의 제조방법에 관한 것으로, 보다 구체적으로는 액정층을 사이에 두고 서로 대면 합착된 제 1 및 제 2 기판으로 이루어지는 액정표시장치에 있어서 별도의 추가공정 없이 상기 제 1 기판의 제조공정 중에 완성된 패턴드스페이서(patterned spacer)를 구비한 액정표시장치 그리고 이의 제조방법에 관한 것이다.

근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 각종 전기적 신호정보를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화 등의 우수한 성능을 지닌 여러 가지 다양한 평판표시장치(Flat Panel Display device : FPD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하며 각광받고 있다.

이 같은 평판표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device : LCD), 플라즈마표시장치(Plasma Display Panel device : PDP), 전계방출표시장치(Field Emission Display device : FED), 전기발광표시장치(Electroluminescence Display device : ELD) 등을 들 수 있으며, 이중 특히 액정표시장치는 콘트라스트비(contrast ratio)가 크고 동화상 표시에 적합한 특징을 보 여 현재 노트북, 모니터, TV 분야에서 가장 활발하게 사용되고 있다.

일반적으로 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용한 화상구현원리를 갖는데, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다.

이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면에 투명 전극이 형성된 제 1 및 제 2 기판을 대면 합착시킨 액정패널(liquid crystal panel) 그리고 여기에 빛을 공급하는 백라이트(back light)를 필수적인 구성요소로 하며, 두 전극 사이의 전기장 크기에 따라 액정분자의 배열방향을 인위적으로 제어해서 빛의 투과율을 변화시키고 백라이트로부터 출사된 빛을 액정패널에 투과시킴으로써 상기 투과율 변화를 외부로 발현시켜 여러 가지 화상을 표현한다.

최근에는 특히 액정패널 상에 화상표현의 기본단위인 화소(pixel)를 행렬방식으로 배열하고 박막트랜지스터(Thin Film Transistor : TFT)를 이용해서 각 화소를 독립적으로 제어하는 능동행렬방식(Active Matrix type)이 동영상 구현능력과 색 재현성에서 우수한 장점을 보여 널리 이용되는 바, 첨부된 도 1은 이 같은 액정표시장치의 단위 화소에 대한 단면도이다.

보이는 바와 같이 일반적인 액정표시장치의 액정패널(2)은 액정층(40)을 사이에 두고 제 1 및 제 2 기판(10,50)이 대면 합착되어 있고, 이중 제 1 기판(10) 일면에는 게이트라인과 데이터라인이 종횡 교차하여 화소(P)를 정의하며 상기 화소(P)의 일측 모서리 부분에 박막트랜지스터(T)가 구비되어 각 화소(P)에 실장된 투 명 화소전극(38)과 일대일 대응 연결되어 있다. 또한 이와 마주보는 제 2 기판(50)의 일면에는 상술한 제 1 기판(10)의 게이트라인과 데이터라인 그리고 박막트랜지스터(T) 등이 존재되는 비표시 영역을 가리면서 표시 영역인 화소전극(38)을 노출시키는 격자 형상의 블랙매트릭스(52)와, 이의 격자 내부에 충진된 일례로 적(Red), 녹(Green), 청(Blue) 컬러필터(54) 그리고 이들 모두를 덮는 투명 공통전극(56)이 구비되어 있다.

그리고 비록 도면상에 나타나지는 않았지만 제 1 및 제 2 기판(10,50)은 씰패턴(seal pattern)에 의해 가장자리가 봉함(封函)되어 액정층(40)의 누설을 방지하면서 합착 상태를 유지하고, 제 1 및 제 2 기판(10,50)과 액정층(40)의 경계부분에는 액정분자의 초기 배열방향을 결정하는 제 1 및 제 2 배향막이 개재되며, 제 1 및 제 2 기판(10,50) 적어도 하나의 외면에는 특정 편광만을 선택적으로 투과시키는 편광판이 부착된다.

아울러 액정패널(2) 배면에는 백라이트(60)가 마련되어 액정패널(2) 전면을 향해 빛을 출사한다.

한편, 이상의 구조를 갖는 액정표시장치에 있어서 올바른 화상구현을 위해서는 제 1 및 제 2 기판(10,50) 사이의 간격, 즉 액정층(40) 두께에 해당되는 셀갭(cell gap)이 일정하게 유지되어야 하고, 이를 위해 제 1 및 제 2 기판(10,50) 사이로 스페이서(spacer)가 개재되는 바, 기존의 스페이서는 통상 양 기판(10,50)의 합착 전(前) 그 사이로 랜덤(random)하게 산포되는 볼 스페이서(ball spacer)가 사용되어 왔다.

하지만 이 같은 볼 스페이서는 양 기판(10,50)의 합착 후에도 이동될 가능성이 커 배향막에 스크래치(scratch)를 일으키고, 불규칙하게 산포되는 관계로 표시 영역에 놓일 경우에 인접한 액정분자와의 흡착력으로 인해 빛샘 현상을 발생시키며, 밀집정도가 일정하기 않아 균일한 셀갭 유지에 대한 신뢰성을 떨어뜨림과 동시에 화면을 만질 경우에 잔물결 얼룩의 리플(ripple) 현상을 야기하는 원인이 된다.

따라서 이 같은 단점을 해결할 수 있도록 도면에 보인 바와 같이 목적하는 위치로의 설계 배치가 가능한 패턴드스페이서(patterned spacer : 70)가 개발되었는데, 이는 통상 비전도성의 소정물질 막을 액정층(40)과 접하는 제 1 또는 제 2 기판(10,50) 일면에 형성하는 코팅공정과, 마스크(mask)를 동원해서 상기 코팅막의 선택된 일부를 노광 및 현상함으로써 외부에 노출시키는 포토리소그라피(photo lithography) 공정과, 상기 노출된 부분을 제외한 나머지 부분을 식각하여 제거하는 식각공정 그리고 잔류 불순물을 제거하는 세정공정을 통해 완성된다.

그 결과 작업자가 의도하는 대로 비표시 영역에 배치가 가능하여 액정분자와의 흡착력에 의한 빛샘 현상을 억제할 수 있고, 높이와 밀집분포를 자유로이 조절하는 것은 물론 대상 기판에 견고하게 고정시킬 수 있어 셀갭 유지에 대한 신뢰성을 향상시키며, 화면 터치시의 리플 현상을 억제하는 장점을 나타낸다.

아울러 상기한 이유로 인해 패턴드스페이서(70)의 위치는 비표시 영역이라면 특별히 제한될 이유가 없고, 도면에 보인 것과 같이 박막트랜지스터(T) 상에 놓이는 것도 가능하고 게이트라인과 데이터라인의 교차점에 위치시키는 것 또한 흔히 사용되는 방법 중 하나이다.

그러나 일반적인 패턴드스페이서(70)는 앞서의 여러 가지 장점에도 불구하고 소정물질 막을 형성하는 코팅공정을 비롯하여 마스크를 동원한 포토리소그라피 공정, 식각공정, 세정공정 등을 포함하는 고유의 복잡한 제조단계를 요구하고 있으며, 이로 인해 액정표시장치의 생산성을 저하시키고 제조비용을 상승시키는 문제점을 보이고 있다.

이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로 가급적 간소한 공정으로 구현 가능한 패턴드스페이서를 제공하는데 그 목적을 두며, 구체적으로는 별도의 제조공정 없이도 제 1 기판의 제조공정 중에 완성이 가능한 패턴드스페이서를 구비한 액정표시장치 그리고 이의 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명은 제 1 기판과; 상기 제 1 기판 일면에서 교차하여 화소를 정의하고, 교차점에서 각각 상기 제 1 기판 표면에 대해 수직하게 돌출된 제 1 및 제 2 돌출부를 포함하는 게이트라인 및 데이터라인과; 상기 화소에 실장되는 투명 화소전극과; 상기 각 화소 일측에서 상기 게이트라인, 상기 데이터라인, 상기 투명 화소전극을 연결하는 박막트랜지스터와; 상기 제 1 기판과 대면하는 제 2 기판과; 상기 제 1 및 제 2 기판 사이로 개재된 액정층을 포함하는 액정표시장치를 제공한다.

이때 상기 게이트라인은 상기 데이터라인 하부에 위치하고, 상기 게이트라인과 상기 데이터라인 사이에 형성된 게이트절연막과; 상기 데이터라인 상부에 형성된 보호막을 더욱 포함하여, 상기 제 1 돌출부, 상기 제 1 돌출부를 덮는 게이트절연막, 상기 제 2 돌출부, 상기 제 2 돌출부를 덮는 보호막이 패턴드스페이서로 작용하는 것을 특징으로 한다.

그리고 상기 제 2 기판의 상기 제 1 기판과 대면하는 일면에 형성되어, 상기 게이트라인, 상기 데이터라인, 상기 박막트랜지스터를 가리는 격자 형상의 블랙매트릭스와; 상기 격자의 내부로 충진된 컬러필터와; 상기 블랙매트릭스 및 상기 컬러필터를 덮는 투명 공통전극을 더욱 포함하는 것을 특징으로 한다.

또한 상기 박막트랜지스터는 상기 게이트라인과 연결된 게이트전극과; 상기 데이터라인에 연결된 소스전극과; 상기 화소전극과 연결된 드레인전극과; 전도채널의 반도체층을 포함하는 것을 특징으로 한다.

아울러 본 발명은 게이트라인과 데이터라인이 교차하여 화소가 정의되고 상기 각 화소에 구비된 박막트랜지스터 및 이와 연결된 화소전극을 포함하는 제 1 기판과, 액정층을 사이에 두고 상기 제 1 기판과 대면 합착되는 제 2 기판을 포함하는 액정표시장치의 제조방법으로서, a)상기 제 1 기판을 구비하여 일면에 제 1 금속박막을 증착하는 단계와; b)상기 제 1 금속박막을 패터닝하여, 상기 게이트라인 및 상기 게이트라인으로부터 상기 제 1 기판 표면에 대해 수직하게 돌출된 제 1 돌출부를 형성하는 단계와; c)상기 게이트라인 및 제 1 돌출부를 덮는 게이트절연막 을 형성하는 단계와; d)상기 게이트절연막 상에 제 2 금속박막을 증착하는 단계와; e)상기 제 2 금속박막을 패터닝하여, 상기 제 1 돌출부에서 교차되는 데이터라인 및 교차점에서 상기 데이터라인으로부터 상기 제 1 기판 표면에 대해 수직하게 돌출된 제 2 돌출부를 형성하는 단계와; f)상기 데이터라인 및 제 2 돌출부를 덮는 보호막을 형성하는 단계와; g)상기 보호막 상에 화소전극을 형성하는 단계와; h)상기 제 2 기판을 구비하여 상기 액정층을 사이에 두고 상기 제 1 기판과 대면 합착하는 단계를 포함하는 액정표시장치의 제조방법을 제공한다.

이때 상기 b)단계는, 상기 제 1 금속박막 상에 제 1 포토레지스트를 도포하는 단계와; 제 1 마스크로 상기 제 1 포토레지스트를 노광 현상하여 상기 제 1 돌출부에 대응되는 제 1 높이와, 상기 게이트라인에 대응되고 상기 제 1 높이보다 낮은 제 2 높이를 갖는 제 1 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 포토레지스트 패턴으로 상기 제 1 금속박막을 식각하는 단계를 더욱 포함하는 것을 특징으로 하고, 상기 제 1 마스크는 투과부와; 상기 제 1 돌출부에 대응되는 차단부와; 상기 게이트라인에 대응되는 반투과부를 포함하는 것을 특징으로 한다.

또한 상기 e)단계는, 상기 제 2 금속박막 상에 제 2 포토레지스트를 도포하는 단계와; 제 2 마스크로 상기 제 2 포토레지스트를 노광하여 상기 제 2 돌출부에 대응되는 제 1 높이와 상기 데이터라인에 대응되고 상기 제 1 높이보다 낮은 제 2 높이를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 2 포토레지스트 패턴으로 상기 제 2 금속박막을 식각하는 단계를 더욱 포함하는 것을 특징으로 하고, 상기 제 2 마스크는 투과부와; 상기 돌출부에 대응되는 차단부와; 상기 데이터 라인에 대응되는 반투과부를 포함하는 것을 특징으로 한다.

더불어 상기 반투과부는 슬릿형태의 홈 또는 반투과막으로 이루어진 것을 특징으로 하고, 상기 박막트랜지스터는 상기 게이트라인에 연결된 게이트전극과; 상기 데이터라인에 연결된 소스전극과; 상기 화소전극에 연결된 드레인전극과; 전도채널 역할의 반도체층을 포함하는 것을 특징으로 하며, 이 경우 상기 b)단계는 상기 게이트전극을 형성하는 단계를, 상기 c)단계 이후 상기 d)단계 이전 상기 반도체층을 형성하는 단계를, 상기 e)단계는 상기 소스전극 및 드레인전극을 형성하는 단계를, 상기 f)단계 이후 상기 g)단계 이전 상기 보호막에 상기 드레인전극을 노출시키는 콘택홀을 형성하는 단계를 각각 더욱 포함하는 것을 특징으로 하는 바, 이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.

첨부된 도 2는 본 발명에 따른 액정표시장치의 분해사시도로서, 액정층(140)을 사이에 두고 대면 합착된 제 1 및 제 2 기판(110,150)으로 이루어지는 액정패널(102) 그리고 이의 배면에서 빛을 공급하는 백라이트(160)를 포함한다.

먼저, 액정패널(102)의 제 1 기판(110)은 하부기판 또는 어레이기판이라 표현될 수 있는데, 이의 일면에서 다수의 게이트라인(122)과 데이터라인(132)이 종횡 교차하여 화소(P)를 정의하고, 화소(P)의 일측 모서리에는 박막트랜지스터(T)가 구비되어 각 화소(P) 내에 실장된 투명 화소전극(138)과 일대일 대응 연결되어 있다. 그리고 이와 마주보는 상부기판 또는 컬러필터기판으로 표현되는 제 2 기판(150) 일면에는 제 1 기판(110)의 게이트라인(122)과 데이터라인(132) 그리고 박막트랜지 스터(T)가 존재되는 비표시 영역을 가리면서 표시 영역인 화소전극(138)을 노출시키도록 개구부가 형성된 격자형태의 블랙매트릭스(152)와, 이의 각 개구부에 충진된 일례로 적, 녹, 청(154a,154b,154c) 컬러필터(154) 그리고 이들을 덮는 투명 공통전극(156)이 마련되어 있다.

이때 게이트라인(122)으로는 도시되지 않은 구동회로에 의해 프레임(frame) 별 박막트랜지스터(T)의 온/오프(on/off)를 제어하는 게이트신호가 스캔(scan) 전달되고, 데이터라인(132)으로는 프레임 별 화상정보가 담긴 데이터신호가 전달되는 바, 게이트신호에 의해 선택된 게이트라인(122)의 박막트랜지스터(T)가 온(on) 되면 해당 화소전극(138)으로 데이터신호가 전달되고, 이로 인해 발생되는 화소전극(138)과 공통전극(156) 사이의 전압차로 그 사이에 개재된 액정분자의 배열방향이 변화되어 투과율의 차이를 나타낸다.

그리고 백라이트(160)로부터 출사된 빛이 액정패널(102)을 투과함으로써 상기한 각 화소(P)별 투과율의 차이가 외부로 발현되어 여러 가지 화상을 표시하게 된다.

이때 비록 도면상에 명확하게 나타나지는 않았지만 제 1 및 제 2 기판(110,150)은 씰패턴에 의해 가장자리가 봉함되어 액정층(140)의 누설을 방지하면서 합착 상태를 유지하고, 제 1 및 제 2 기판(110,150)과 액정층(140)의 경계부분에는 각각 액정분자의 초기 배열방향을 결정하는 제 1 및 제 2 배향막이 개재되며, 제 1 및 제 2 기판(110,150) 중 적어도 하나의 외면으로는 액정모드에 따라 특정 편광만을 선택적으로 투과시키는 편광판이 개재된다.

한편, 상술한 본 발명에 따른 액정표시장치에 있어서 액정패널(102)의 제 1 및 제 2 기판(110,150) 사이로는 패턴드스페이서(170)가 마련되어 균일한 셀갭을 유지하는 바, 상기 패턴드스페이서(170)는 게이트라인(122)과 데이터라인(132)의 교차점에 위치하고 특히 별도의 추가적인 마스크 공정없이 제 1 기판(110)의 제조공정에서 완성되는 것을 특징으로 한다.

이에 대하여 도 3과 도 4를 함께 참조하여 설명한다.

이때 도 3은 도 2의 III-III 선에 대한 단면도로서 실질적으로 본 발명에 따른 액정표시장치의 단위화소(P)에 대한 단면에 해당되고, 도 4는 도 2의 III'-III' 선에 대한 단면도로서 본 발명에 따른 패턴드스페이서(170)에 대한 단면에 해당되는 도면이다. 따라서 엄밀하게는 제 2 기판(150)이 표현되지 않겠지만 편의상 백라이트(150)를 제외하고 액정층(140)을 비롯한 제 2 기판(150)을 함께 나타내었으며, 앞서 설명한 부분에 대해서는 동일부호를 부여하여 중복된 설명을 생략한다.

먼저 도 3에 보이는 바와 같이 본 발명에 따른 액정표시장치의 제 1 기판(110)에는 박막트랜지스터(T)가 마련되는데, 이는 제 1 기판(110) 일면에 놓인 게이트전극(124)과, 이의 상부 전면을 덮는 게이트절연막(126)과, 상기 게이트절연막(126) 상부에서 게이트전극(124)을 덮는 반도체층(128)과, 이의 상부에서 상기 반도체층(128)에 각각 오버랩 되며 서로 소정 간격 이격된 소스전극(134)과 드레인전극(135)을 포함한다. 이때 반도체층(128)은 진성 반도체물질로 이루어진 하부의 액티브(128a) 층과 불순물이 도핑된 상태로 채널(ch)을 정의하는 상부의 오믹콘택층(128b)으로 구분된다.

그리고 이 같은 박막트랜지스터(T)의 상부 전면에는 보호층(136)이 덮이고 상기 보호층(136) 상부로 화소전극(138)이 위치하는 바, 박막트랜지스터(T)의 드레인전극(135)은 보호층(136)에 마련된 콘택홀(137)을 통해서 화소전극(138)과 연결된다. 또한 게이트전극(124)은 게이트라인(122)에서 분기되고 소스전극(134)은 데이터라인(132)에서 분기되어 있다.

다음으로 도 4를 비교해 볼 경우 제 1 기판(110) 일면에 마련된 게이트라인(122) 그리고 이를 덮는 게이트절연막(126)과 이의 상부에 위치하는 데이터라인(132) 및 이를 덮는 보호막(136)이 나타나 있다. 그리고 특히 게이트라인(122)과 데이터라인(132)의 교차점에서, 게이트라인(122)으로부터 제 1 기판(110) 표면에 수직한 방향으로 제 1 돌출부(123)가 구비되어 있고 데이터라인(132)으로부터 제 1 기판(110) 표면에 수직한 방향으로 제 2 돌출부(133)가 구비되어 있음을 확인할 수 있다.

그리고 이 같은 게이트라인(122) 및 이로부터 돌출된 제 1 돌출부(123)와, 해당 부분을 덮는 게이트절연막(126)과, 데이터라인(132) 및 이로부터 돌출된 제 2 돌출부(133)와, 해당 부분을 덮는 보호막(136)이 패턴드스페이서(170) 역할을 하고, 따라서 제 1 및 제 2 돌출부(123,133)에 대응되는 최상층의 보호막(136) 부분이 액정층(140)과 접하는 제 2 기판(150) 일면에 접촉되어 있다.

즉, 본 발명에 따른 액정표시장치는 별도의 패턴드스페이서(170)가 구비되는 대신 게이트라인(122)으로부터 제 1 돌출부(123)를 돌출시킨 후 게이트절연막(126)을 사이에 두고 이와 교차되는 데이터라인(132)으로부터 제 2 돌출부(133)를 돌출 시킴으로써 그 상부의 보호막(136) 중 해당 부분이 상대적으로 돌출되도록 하고, 이를 제 2 기판(150)에 밀착시킴으로써 실질적인 패턴드스페이서(170)의 역할을 할 수 있도록 하는 것이다.

그리고 이 같은 패턴드스페이서(170)는 제 1 기판(110)의 제조공정에서 완성되는 것을 특징으로 하는 바, 이하, 본 발명에 따른 액정표시장치의 제조공정을 도 5a 내지 도 5g 그리고 도 6a 내지 도 6g를 참조하여 순서대로 설명한다.

이때 도 5a 내지 도 5g는 각각 본 발명에 따른 액정표시장치의 제조공정 순서에 따라 도 2의 III-III 선에 대한 단면을 나타낸 공정단면도이고, 도 6a 내지 도 6g는 각각 본 발명에 따른 액정표시장치의 제조공정 순서에 따라 도 2의 III'-III' 선에 대한 단면도이다.

먼저, 도 5a와 도 6a에 각각 나타낸 바와 같이 제 1 기판(110)을 구비한 후 이의 일면 전체에 걸쳐 제 1 금속박막(121)을 증착한다.

이때 제 1 기판(110)은 유리와 같은 투명절연 기판이 사용될 수 있으며, 제 1 금속박막(121)은 일반적인 게이트라인과 유사하게 전기전도성이 뛰어난 Al 또는 이의 합금이나 Al 계열 박막 상에 일례로 Mo 계열 박막이 증착된 2중 층 구조를 이루는 것도 가능하다. 이 경우 제 1 금속박막(121)은 일반적인 게이트라인을 형성하기 위한 것보다 두껍게 증착된다.

이어서 제 1 금속박막(121) 상에 제 1 포토레지스트(182)를 도포한 후 도 5b 및 도 6b와 같은 제 1 마스크(200)를 이용해서 노광한다.

이때 제 1 마스크(200)는 일례로 상기 제 1 포토레지스트(182)가 빛을 받은 부분이 경화되는 포지티브(positive) 타입이라는 전제 하에, 빛의 투과율이 최대인 투과부(202)와 빛의 투과율이 최소인 차단부(204) 그리고 이들 사이의 투과율을 나타내는 반투과부(206)로 구분되는 바, 구체적인 일례로 쿼츠(quartz) 등의 투명윈도우 상에 금속패턴을 이용하여 각각 투과부(202)와 차단부(204)를 형성하고 슬릿(slit) 형태의 금속패턴 또는 반투과막으로 반투과부(206)를 구현할 수 있다.

그리고 상기 차단부(204)는 후술하는 제 1 돌출부(123)에 대응되고 반투과부(206)는 게이트라인(122)과 게이트전극(124)에 대응될 수 있고, 또는 도시된 것과 달리 차단부(204)를 게이트전극(124)과 제 1 돌출부(123)에 대응되도록 하고 반투과부(206)를 게이트라인(122)에 대응되도록 할 수 있는 바, 전자의 경우에 게이트전극(124)은 게이트라인(122)과 유사한 높이가 되고 후자의 경우 완성된 게이트전극(124)은 제 1 돌출부(123)와 같은 높이가 된다.

설명의 편의를 위해 전자의 경우로 설명하면, 그 결과 노광 이후 제 1 포토레지스트(182)를 현상하면 도 5c 및 도 6c에 나타난 것과 같이 이후 게이트라인(122)을 비롯한 게이트전극(124)에 대응되는 부분이 상대적으로 높이가 낮고 후속공정에서 형성되는 제 1 돌출부(123)에 대응되는 부분의 높이가 높은 제 1 포토레지스트 패턴(184)이 얻어진다.

그리고 이 같은 제 1 포토레지스트 패턴(184)을 이용해서 제 1 금속박막(121)을 식각하는데, 이 과정 중에 제 1 포토레지스트 패턴(184)이 높이차에 따라 식각정도의 차이를 보여 상기 제 1 포토레지스트 패턴(184) 형상이 제 1 금속박막(121)에 반영되는 바, 예를 들어 습식식각인 경우에 비등방성 특징에 따라 노출된 제 1 금속박막(121)과 제 1 포토레지스트패턴(184)이 그 표면으로부터 함께 제거되는 과정 중에 상대적으로 높은 부분의 제 1 포토레지스트 패턴(184) 만이 남게되고, 이 같이 잔류된 제 1 포토레지스트 패턴(184)을 이용한 계속적인 식각으로 최종적으로 도 5d 및 도 6d에 각각 나타낸 바와 같이 게이트라인(122) 및 이로부터 분기된 게이트전극(124) 그리고 상기 게이트라인(122)으로부터 제 1 기판(110) 표면에 대해 수직하게 돌출된 제 1 돌출부(123)가 형성된다.

그리고 세정공정을 진행한다.

후속하여 제 1 기판(110) 전면에 걸쳐 게이트절연막(126)을 증착하고, 계속하여 실리콘(Si) 등의 반도체막을 증착한 후 이를 패터닝하고 나서 불순물을 도핑하여 게이트전극(124)을 덮는 액티브층(128a)과 오믹콘택층(128b)으로 이루어진 반도체층(128)을 형성한다.

그리고 이의 상부 전면에 걸쳐 도 5e와 도 6e에 나타낸 바와 같이 제 2 금속박막(131) 그리고 제 2 포토레지스트(192)를 도포한다.

이때 게이트절연막(126)은 일례로 SiNx 등의 절연물질이 사용될 수 있고, 제 2 금속박막(131)은 일반적인 데이터라인과 마찬가지로 Mo이 활용될 수 있다. 그리고 제 2 금속박막(131)은 일반적인 데이터라인 형성의 경우보다 높은 두께가 된다.

다음으로 도 5f와 도 6f와 같이 제 2 금속박막(131) 상부로 제 2 마스크(210)를 대면시킨 후 노광을 실시하는데, 이 같은 제 2 마스크(210) 역시 제 1 마스크(200, 도 5b, 도 6b 참조)와 유사하게 빛의 투과율이 최대인 투과부(212)와 빛의 투과율이 최소인 차단부(214) 그리고 이들 사이의 투과율을 나타내는 반투과부 (216)로 구분될 수 있다.

그리고 이중 차단부(214)는 후술하는 제 2 돌출부(133)에 대응되고 반투과부(216)는 데이터라인(132)을 비롯한 소스 및 드레인전극(134,135)에 대응될 수 있다. 또는 이와 달리 차단부(214)가 제 2 돌출부(133)를 비롯한 소스 및 드레인전극(134,135)에 대응되도록 하고 반투과부(216)를 데이터라인(132)에만 대응하도록 하는 것도 가능하다.

그 결과 제 2 포토레지스트(192)의 노광 및 현상을 통해서 도 5g 및 6g와 같이 데이터라인(132)과 소스 및 드레인전극(134,135)에 대응되는 부분이 상대적으로 낮고 제 2 돌출부(133)에 대응되는 부분이 상대적으로 높은 제 2 포토레지스트 패턴(194)을 얻을 수 있으며, 이의 식각을 진행함으로써 도 5h 및 도 6h와 같이 데이터라인(132) 및 이로부터 분기되어 반도체층(128)에 오버랩되는 소스전극(134) 그리고 이와 일정간격 이격된 상태로 반도체층(128)에 오버랩되는 드레인전극(135)과, 게이트라인(122)의 제 1 돌출부(123)와의 교차점 부분에서 상기 데이터라인(132)으로부터 제 1 기판(110) 표면에 대해 수직하게 돌출된 제 2 돌출부(133)를 구현할 수 있다.

이어서 제 1 기판(110) 전면에 걸쳐 보호막(136)을 증착한 후 드레인전극(135) 일부를 노출시키는 콘택홀(137)을 형성하고 이의 상부로 ITO 와 같은 투명도전성 박막의 증착 및 패터닝을 통해서 콘택홀(137)을 매개로 드레인전극(135)과 연결되는 화소전극(138)을 완성할 수 있으며, 이와 동시에 게이트라인(122)과 데이터라인(132)의 교차점에서 각각 게이트라인(122)으로부터 돌출된 제 1 돌출부(123) 와, 데이터라인(132)으로부터 돌출된 제 2 돌출부(133) 그리고 이들 게이트라인(122)을 비롯한 제 1 돌출부(123)와 데이터라인(132) 사이로 개재된 게이트절연막(126), 상기 데이터라인(132)을 비롯한 제 2 돌출부(133)를 덮는 보호막(136)으로 이루어진 패턴드스페이서(170)를 구현할 수 있다.

그리고 최종적으로 액정층(150)을 사이에 두고 제 2 기판(150)을 합착시킴으로써 도 3 및 도 4에 나타낸 액정표시장치를 완성한다.

이상에서 설명한 바와 같이 본 발명에 따른 액정표시장치는 별도의 마스크공정의 추가 없이도 패턴드스페이서를 완성하는 것을 특징으로 한다.

따라서 보다 간단하게 패턴드스페이서를 구현 할 수 있고, 그 결과 액정표시장치의 생산성을 크게 향상시키고 제조비용을 절감하는 효과가 있다.

Claims

제 1 기판과;

상기 제 1 기판 일면에서 교차하여 화소를 정의하고, 교차점에서 각각 상기 제 1 기판 표면에 대해 수직하게 돌출된 제 1 및 제 2 돌출부를 포함하는 게이트라인 및 데이터라인과;

상기 화소에 실장되는 투명 화소전극과;

상기 화소 일측에서 상기 게이트라인, 상기 데이터라인, 상기 투명 화소전극을 연결하는 박막트랜지스터와;

상기 제 1 기판과 대면하는 제 2 기판과;

상기 제 1 및 제 2 기판 사이로 개재된 액정층을 포함하고,

상기 게이트라인은 상기 게이트라인으로부터 수직하게 돌출된 상기 제 1 돌출부를 포함하여 제 1 두께를 가지는 제 1 부분과, 상기 제 1 두께보다 얇은 제 2 두께의 제 2 부분으로 이루어지고,

상기 데이터라인은 상기 데이터라인으로부터 수직하게 돌출된 상기 제 2 돌출부를 포함하여 제 3 두께를 가지는 제 3 부분과, 상기 제 3 두께보다 얇은 제 4 두께의 제 4 부분으로 이루어지며,

상기 데이터라인의 상기 제 3 부분은 상기 게이트라인의 상기 제 1 부분의 바로 위에 위치되는 액정표시장치.
제 1항에 있어서,

상기 게이트라인과 상기 데이터라인 사이에 형성된 게이트절연막과;

상기 데이터라인 상부에 형성된 보호막

을 더 포함하여, 상기 제 1 부분, 상기 제 1 부분을 덮는 게이트절연막, 상기 제 3 부분, 상기 제 3 부분을 덮는 보호막이 패턴드스페이서로 작용하는 액정표시장치.
제 1항에 있어서,

상기 제 2 기판의 상기 제 1 기판과 대면하는 일면에 형성되어,

상기 게이트라인, 상기 데이터라인, 상기 박막트랜지스터를 가리는 격자 형상의 블랙매트릭스와;

상기 블랙매트릭스의 내부로 충진된 컬러필터와;

상기 블랙매트릭스 및 상기 컬러필터를 덮는 투명 공통전극을 더 포함하는 액정표시장치.
청구항 4은(는) 설정등록료 납부시 포기되었습니다.

제 1항에 있어서,

상기 박막트랜지스터는 상기 제 1 기판의 일면에 위치되며 상기 게이트라인과 연결된 게이트전극과;

상기 데이터라인에 연결된 소스전극과;

상기 소스전극과 일정간격 이격되며 상기 화소전극과 연결된 드레인전극과;

상기 소스전극 및 상기 드레인전극의 하부에서 상기 게이트전극을 덮는 전도채널의 반도체층을 포함하는 액정표시장치.
게이트라인과 데이터라인이 교차하여 화소가 정의되고 상기 화소에 구비된 박막트랜지스터 및 이와 연결된 화소전극을 포함하는 제 1 기판과, 액정층을 사이에 두고 상기 제 1 기판과 대면 합착되는 제 2 기판을 포함하는 액정표시장치의 제조방법으로서,

a)상기 제 1 기판을 구비하여 일면에 제 1 금속박막을 증착하는 단계와;

b)상기 제 1 금속박막을 패터닝하여, 상기 게이트라인 및 상기 게이트라인으로부터 상기 제 1 기판 표면에 대해 수직하게 돌출된 제 1 돌출부를 형성하는 단계와;

c)상기 게이트라인 및 제 1 돌출부를 덮는 게이트절연막을 형성하는 단계와;

d)상기 게이트절연막 상에 제 2 금속박막을 증착하는 단계와;

e)상기 제 2 금속박막을 패터닝하여, 상기 제 1 돌출부에서 교차되는 데이터라인 및 교차점에서 상기 데이터라인으로부터 상기 제 1 기판 표면에 대해 수직하게 돌출된 제 2 돌출부를 형성하는 단계와;

f)상기 데이터라인 및 제 2 돌출부를 덮는 보호막을 형성하는 단계와;

g)상기 보호막 상에 화소전극을 형성하는 단계와;

h)상기 제 2 기판을 구비하여 상기 액정층을 사이에 두고 상기 제 1 기판과 대면 합착하는 단계를 포함하고,

상기 게이트라인은 상기 게이트라인으로부터 수직하게 돌출된 상기 제 1 돌출부를 포함하여 제 1 두께를 가지는 제 1 부분과, 상기 제 1 두께보다 얇은 제 2 두께의 제 2 부분으로 이루어지고,

상기 데이터라인은 상기 데이터라인으로부터 수직하게 돌출된 상기 제 2 돌출부를 포함하여 제 3 두께를 가지는 제 3 부분과, 상기 제 3 두께보다 얇은 제 4 두께의 제 4 부분으로 이루어지며,

상기 데이터라인의 상기 제 3 부분은 상기 게이트라인의 상기 제 1 부분의 바로 위에 위치되는 액정표시장치의 제조방법.
제 5항에 있어서,

상기 b)단계는,

상기 제 1 금속박막 상에 제 1 포토레지스트를 도포하는 단계와;

제 1 마스크로 상기 제 1 포토레지스트를 노광 현상하여 상기 제 1 돌출부에 대응되는 제 1 높이와, 상기 게이트라인에 대응되고 상기 제 1 높이보다 낮은 제 2 높이를 갖는 제 1 포토레지스트 패턴을 형성하는 단계와;

상기 제 1 포토레지스트 패턴으로 상기 제 1 금속박막을 식각하는 단계

를 더 포함하는 액정표시장치의 제조방법.
청구항 7은(는) 설정등록료 납부시 포기되었습니다.

제 6항에 있어서,

상기 제 1 마스크는

투과부와;

상기 제 1 돌출부에 대응되는 차단부와;

상기 게이트라인에 대응되는 반투과부

를 포함하는 액정표시장치의 제조방법.
제 5항에 있어서,

상기 e)단계는,

상기 제 2 금속박막 상에 제 2 포토레지스트를 도포하는 단계와;

제 2 마스크로 상기 제 2 포토레지스트를 노광하여 상기 제 2 돌출부에 대응되는 제 1 높이와 상기 데이터라인에 대응되고 상기 제 1 높이보다 낮은 제 2 높이를 갖는 제 2 포토레지스트 패턴을 형성하는 단계와;

상기 제 2 포토레지스트 패턴으로 상기 제 2 금속박막을 식각하는 단계

를 더 포함하는 액정표시장치의 제조방법.
청구항 9은(는) 설정등록료 납부시 포기되었습니다.

제 8항에 있어서,

상기 제 2 마스크는

투과부와;

상기 돌출부에 대응되는 차단부와;

상기 데이터라인에 대응되는 반투과부

를 포함하는 액정표시장치의 제조방법.
청구항 10은(는) 설정등록료 납부시 포기되었습니다.

제 7항 또는 제 9항 중 어느 하나의 선택된 항에 있어서,

상기 반투과부는 슬릿형태의 홈 또는 반투과막으로 이루어진 액정표시장치의 제조방법.
청구항 11은(는) 설정등록료 납부시 포기되었습니다.

제 5항에 있어서,

상기 박막트랜지스터는 상기 제 1 기판의 일면에 위치되며 상기 게이트라인에 연결된 게이트전극과;

상기 데이터라인에 연결된 소스전극과;

상기 소스전극과 일정간격 이격되며 상기 화소전극에 연결된 드레인전극과;

상기 소스전극 및 상기 드레인전극의 하부에서 상기 게이트전극을 덮는 전도채널 역할의 반도체층을 포함하는 액정표시장치의 제조방법.
청구항 12은(는) 설정등록료 납부시 포기되었습니다.

제 11항에 있어서,

상기 b)단계는 상기 게이트전극을 형성하는 단계를,

상기 c)단계 이후 상기 d)단계 이전 상기 반도체층을 형성하는 단계를,

상기 e)단계는 상기 소스전극 및 드레인전극을 형성하는 단계를,

상기 f)단계 이후 상기 g)단계 이전 상기 보호막에 상기 드레인전극을 노출시키는 콘택홀을 형성하는 단계

를 각각 더 포함하는 액정표시장치의 제조방법.
제 5항에 있어서,

상기 게이트라인의 상기 제 1 부분, 상기 게이트절연막, 상기 데이터라인의 상기 제 3 부분, 상기 보호막이 패턴드스페이서로 작용하는 액정표시장치의 제조방법.