WO2012121138A1 - レジストパターンの形成方法、配線パターンの形成方法、及びアクティブマトリクス基板の製造方法 - Google Patents

レジストパターンの形成方法、配線パターンの形成方法、及びアクティブマトリクス基板の製造方法 Download PDF

Info

Publication number
WO2012121138A1
WO2012121138A1 PCT/JP2012/055353 JP2012055353W WO2012121138A1 WO 2012121138 A1 WO2012121138 A1 WO 2012121138A1 JP 2012055353 W JP2012055353 W JP 2012055353W WO 2012121138 A1 WO2012121138 A1 WO 2012121138A1
Authority
WO
WIPO (PCT)
Prior art keywords
resist
forming
pattern
layer
resin
Prior art date
Application number
PCT/JP2012/055353
Other languages
English (en)
French (fr)
Inventor
昌隆 池田
健太朗 吉安
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2012121138A1 publication Critical patent/WO2012121138A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Definitions

  • the present invention relates to a resist pattern forming method, a wiring pattern forming method, and an active matrix substrate manufacturing method.
  • a liquid crystal panel used in a liquid crystal display device has a structure in which a liquid crystal layer is sandwiched between a pair of glass substrates, one of which includes a TFT (Thin Film Transistor) as an active element.
  • TFT Thin Film Transistor
  • An active matrix substrate is used.
  • Such an active matrix substrate is manufactured by forming a resist pattern on a base layer and repeating the exposure, development, and etching steps a plurality of times using a photolithography technique. That is, by repeating the exposure, development, and etching processes for the wiring patterns such as the gate wiring, gate insulating film, source wiring, and drain wiring forming the active matrix substrate, the semiconductor layer, the interlayer insulating film, and the pixel electrode, respectively. They are sequentially stacked.
  • resist patterns of various shapes are required to form various wiring patterns on the substrate.
  • a large number of photomasks may be required, and many work steps may be required.
  • Patent Document 1 discloses a method for forming a resist pattern.
  • a first resist layer is formed on an underlayer
  • a second resist layer having a different solubility characteristic from that of the first resist layer is laminated on the first resist layer, and steps are performed for each resist layer. Exposure and development steps are performed. Thereby, a large-area resist pattern and a minute resist pattern can be simultaneously formed on the base layer.
  • An object of the present invention is to provide a method for easily forming a resist pattern having a reverse convex shape in a cross-sectional view. Furthermore, it aims at providing the method of forming a wiring pattern using such a resist pattern. As a result, another object of the present invention is to provide a method for manufacturing an active matrix substrate using such a wiring pattern forming method.
  • the present invention relates to a first resist layer forming step of forming a first resist layer by applying a first resist resin on a base layer, and to the first resist resin on the first resist layer.
  • a resist having a forming portion and a second pattern forming portion which is formed on the first pattern forming portion and is made of the second resist layer and has a relatively larger pattern width than the first pattern forming portion.
  • the exposure sensitivity of the resist resin is high (when the photosensitive speed is high), the area that overlaps with the opening pattern of the mask is exposed when viewed in plan in the exposure process, and also overlaps with the edge of the masking pattern of the mask.
  • the exposure proceeds until
  • the first resist resin and the second resist resin having different exposure sensitivities are applied, respectively, so that the photosensitive speed of the first resist resin and the second resist resin in the exposure process are applied.
  • the photosensitive speed can be different. That is, the resist of the present invention is designed such that the first resist resin is designed with an exposure sensitivity that is relatively easy to be removed by the developer, and the second resist resin is designed with an exposure sensitivity that is relatively difficult to be removed by the developer.
  • a resist pattern having a pattern that is, a first pattern forming portion and a second pattern forming portion which is on the first pattern forming portion and has a pattern width relatively larger than that of the first pattern forming portion ( It is possible to easily form a resist pattern having a reverse convex shape in cross-sectional view.
  • the positive first resist resin is used
  • the positive type first resist resin having relatively lower exposure sensitivity than the first resist resin. 2 resist resin may be used
  • the mask having a pattern in which a region overlapping with the second pattern forming portion in a plan view is shielded may be used.
  • the second resist layer is exposed to a region overlapping with the opening pattern of the mask.
  • the first resist layer a region overlapping with the opening pattern of the mask is exposed to light, and the light exposure proceeds to a region overlapping with the edge of the mask shielding pattern.
  • a resist pattern having a first pattern forming portion and a second resist forming portion on the first pattern forming portion and having a pattern width relatively larger than that of the first pattern forming portion is formed. can do.
  • a resist pattern having a reverse convex shape in cross-sectional view can be formed using two positive resist resins.
  • the first resist layer forming step at least one of benzenesulfonic acid, p-toluenesulfonic acid, benzoic acid, phthalic acid, toluic acid, and salicylic acid is added within a range of 1 to 5% by weight.
  • a resist resin may be used. According to this method, the first resist layer can be formed using the first resist resin having high exposure sensitivity.
  • the second resist layer forming step at least one of quaternary ammonium salt, methacrylic acid, acrylic ester polymer, polyester resin, epoxy resin, and urethane resin is added in the range of 1 to 5% by weight.
  • the resist resin may be used. According to this method, the second resist layer can be formed using the second resist resin having low exposure sensitivity.
  • the first resist resin and the second resist resin containing an alkali-soluble resin and a naphthoquinone diazide photosensitizer may be used.
  • the positive resist resin can have a specific configuration suitable for photolithography.
  • the negative first resist resin is used
  • the negative type first resist having relatively higher exposure sensitivity than the first resist resin.
  • the mask having a pattern in which a region overlapping with the first pattern forming portion is opened in a plan view may be used.
  • the first resist layer is exposed to a region overlapping with the opening pattern of the mask.
  • the second resist layer a region overlapping with the opening pattern of the mask is exposed to light, and light exposure proceeds to a region overlapping with the edge portion of the mask shielding pattern.
  • a resist pattern having a first pattern forming portion and a second pattern forming portion on the first pattern forming portion and having a relatively larger pattern width than the first pattern forming portion is formed. can do.
  • a resist pattern having a reverse convex shape in cross-sectional view can be formed using two negative resist resins.
  • the second resist resin having relatively lower heat resistance than the first resist resin may be used. According to this method, it is possible to form a resist pattern in which a second pattern forming portion having a relatively lower heat resistance than the first pattern forming portion is stacked on the first pattern forming portion. In such a resist pattern, for example, only the second pattern forming portion can be heated and melted, and thereby various wiring patterns can be formed.
  • the first resist resin containing a first alkali-soluble resin is used, and in the second resist layer forming step, the first alkali is formed on the surface of the first resist layer.
  • the first resist resin and the second resist resin can have a specific configuration suitable for photolithography.
  • the second resist resin containing a first novolac resin is used as the first alkali-soluble resin, and in the second resist layer forming step, the second alkali-soluble resin is used.
  • a second novolac resin having a molecular weight smaller than that of the first novolak resin may be used. According to this method, in the first resist layer forming step and the second resist layer forming step, the first resist resin and the second resist resin can have a specific configuration suitable for photolithography.
  • the first resist resin containing the first alkali-soluble resin in the range of 10 to 40% by weight is used, and in the second resist layer forming step, the second resist layer is formed.
  • the second resist resin containing 10 to 40% by weight of an alkali-soluble resin may be used. According to this method, in the first resist layer forming step and the second resist layer forming step, the first resist resin and the second resist resin can have a specific configuration suitable for photolithography.
  • a method of forming a wiring pattern using the resist pattern formed by the above-described resist pattern forming method as a mask A first metal layer forming step of forming a metal layer, a second metal layer forming step of forming a second metal layer by forming a second metal material on the first metal layer, A resist pattern forming step for forming the resist pattern on the second metal layer, and a part of the second metal layer is removed by wet etching using the first pattern forming portion as a mask after the resist pattern forming step.
  • a first etching step and after the first etching step, a second etching step of removing a part of the first metal layer by dry etching using the second pattern forming portion as a mask; After the second etching process, a method of forming a wiring pattern and a ashing step of removing by ashing the resist pattern.
  • the second pattern formation having a width larger than that of the first pattern forming portion is used in the second etching step by utilizing the resist pattern having a reverse convex shape in a sectional view. Dry etching can be performed on the first metal layer using the portion as a mask. Thereby, the first metal layer having a width larger than that of the second metal layer can be formed. That is, it is possible to form a wiring pattern in which a second metal layer having a width smaller than that of the first metal layer is laminated on the surface of the first metal layer. By forming such a wiring pattern, it is possible to prevent interaction and diffusion of metal materials, and it is possible to prevent changes in wiring characteristics due to heat generation. In addition, the adhesion of the wiring to the substrate can be improved. In addition, it is possible to prevent occurrence of undercut in the first metal layer during etching of the first metal layer, and it is possible to prevent occurrence of poor wiring characteristics.
  • a method of forming a wiring pattern using the resist pattern formed by the above-described resist pattern forming method as a mask A first metal layer forming step of forming a metal layer, a second metal layer forming step of forming a second metal layer by forming a second metal material on the first metal layer, A resist pattern forming step for forming the two resist patterns in parallel on the two metal layers, and after the resist pattern forming step, the two second pattern forming portions are respectively heat-treated to unite them.
  • halftone exposure technology selectively forms resist patterns with different thicknesses by selectively changing the exposure amount of light using a halftone mask. It has been. In this way, the resist pattern having different thicknesses can be used as a mask, and by ashing, only a small portion of the resist pattern is removed. can do.
  • the resist pattern having a different pattern can be further used as a mask.
  • the second pattern formation in which two first pattern forming portions arranged in parallel are melted in the melting step by using two resist patterns that are reversely convex in a sectional view.
  • the third pattern forming portion can be newly formed.
  • the third pattern forming portion can be used as a mask.
  • the exposed two first pattern forming portions arranged in parallel can be further used as a mask. For this reason, it is possible to continuously use resist layers having different patterns without using the halftone exposure technique (without using a halftone mask), and to reduce the number of masks required. Furthermore, the wiring pattern is formed while keeping the distance between the two parallel wiring patterns constant by forming the wiring pattern using the two parallel first pattern forming portions exposed after the third ashing process as a mask. can do. For this reason, when two such wiring patterns arranged in parallel are formed at a plurality of locations on the substrate, it is possible to prevent or suppress the variation between the locations where the distance between the two wiring patterns is formed.
  • a wiring pattern can be formed using a first metal layer made of titanium as a barrier metal and a second metal layer made of copper as a source (drain) metal.
  • an active matrix substrate comprising a substrate, a plurality of thin film transistors formed on the substrate, and connection wirings formed on the substrate and electrically connected to the thin film transistors.
  • the width of the first metal layer can be made larger than the width of the second metal layer in the region where the connection wiring is formed. Adhesion to can be improved. Furthermore, the influence by undercutting the upper end of the titanium layer during etching can be prevented or suppressed. Also, an increase in wiring resistance can be prevented or suppressed. On the other hand, in a plurality of regions where thin film transistors are formed, the distance between two parallel wiring patterns can be set to a fixed distance, so that deterioration of transistor characteristics can be prevented or suppressed. In addition, it is possible to prevent or suppress fluctuations in wiring resistance, inter-wiring capacitance, and wiring width due to the change in the distance.
  • the present invention it is possible to easily form a resist pattern having an inverted convex shape in a cross-sectional view. Furthermore, a wiring pattern can be formed using such a resist pattern. As a result, an active matrix substrate can also be manufactured using such a wiring pattern.
  • FIG. 1 is a cross-sectional view of a liquid crystal display device 10 according to Embodiment 1.
  • FIG. A cross-sectional view of the liquid crystal panel 11 is shown.
  • the top view which expanded a part of active matrix substrate 30 is shown.
  • a cross-sectional view of the main part of the source wiring 38 is shown.
  • the step (1) for forming the wiring pattern 39 of the source wiring 38 in the resist pattern and wiring pattern forming method according to the first embodiment will be described.
  • a step (2) of forming the wiring pattern 39 of the source wiring 38 is shown.
  • a step (3) of forming the wiring pattern 39 of the source wiring 38 is shown.
  • a step (4) of forming the wiring pattern 39 of the source wiring 38 is shown.
  • a step (5) of forming the wiring pattern 39 of the source wiring 38 is shown.
  • FIG. 5 shows a resist pattern and wiring pattern forming method according to Embodiment 2 in which a wiring pattern 49 and 59 of a source electrode 48 and a drain electrode 41 are formed (1).
  • a step (2) of forming the wiring patterns 49 and 59 of the source electrode 48 and the drain electrode 41 is shown.
  • a step (3) of forming the wiring patterns 49 and 59 of the source electrode 48 and the drain electrode 41 is shown.
  • a step (4) of forming the wiring patterns 49 and 59 of the source electrode 48 and the drain electrode 41 is shown.
  • a step (5) of forming the wiring patterns 49 and 59 of the source electrode 48 and the drain electrode 41 is shown.
  • a step (6) of forming wiring patterns 49 and 59 of the source electrode 48 and the drain electrode 41 is shown.
  • a step (7) of forming the wiring patterns 49 and 59 of the source electrode 48 and the drain electrode 41 is shown.
  • a step (8) of forming the wiring patterns 49 and 59 of the source electrode 48 and the drain electrode 41 is shown.
  • a step (9) of forming wiring patterns 49 and 59 of the source electrode 48 and the drain electrode 41 is shown.
  • Step (1) of forming a resist pattern 154 according to Embodiment 3 is shown.
  • a step (2) of forming a resist pattern 154 will be described.
  • FIG. 1 is a cross-sectional view of a liquid crystal display device 10 according to the first embodiment.
  • the upper side shown in FIG. 1 is the front side, and the lower side is the back side.
  • the liquid crystal display device 10 includes a liquid crystal panel 11 that is a display panel and a backlight device 12 that is an external light source, and these are integrally held by a bezel 13 that forms a frame shape. It is like that.
  • the backlight device 12 is a so-called direct-type backlight in which a light source is arranged directly under the back surface of the liquid crystal panel 11, and has a chassis 14 opened on the front side (light emitting side, liquid crystal panel 11 side), A reflective sheet 15 laid on the optical member 16, an optical member 16 attached to the opening of the chassis 14, a frame 17 for fixing the optical member 16, and a plurality of cold cathodes accommodated in the chassis 14 in parallel.
  • the tube 18 is configured to include a lamp holder 19 that shields light from the end of the cold cathode tube 18 and has light reflectivity.
  • FIG. 2 shows a cross-sectional view of the liquid crystal panel 11.
  • the liquid crystal panel 11 includes a liquid crystal material, which is a substance whose optical characteristics change with application of an electric field, between a pair of transparent (translucent) glass substrates 20 and 30. A liquid crystal layer 29 is enclosed.
  • the two substrates 20 and 30 constituting the liquid crystal panel 11 the one disposed on the back side (backlight device 12 side) is the active matrix substrate 30, and the one disposed on the front side (light emitting side) is the CF substrate 20. It is said that.
  • FIG. 1 shows a cross-sectional view of the liquid crystal panel 11.
  • TFTs Thin Film Transistors
  • pixel electrodes 36 which are switching elements. Many are arranged side by side.
  • alignment films 25 and 35 for aligning liquid crystal molecules contained in the liquid crystal layer 29 as well as the liquid crystal layer 29 are formed on the inner surfaces of both the substrates 20 and 30, respectively.
  • the pretilt angle of the liquid crystal molecules in the liquid crystal layer 29 is controlled by irradiating the alignment films 25 and 35 with ultraviolet rays.
  • a pair of front and back polarizing plates 22 are attached to the outer surface sides of both the substrates 20 and 30, respectively.
  • the configuration of the CF substrate 20 will be described.
  • On the inner surface side of the CF substrate 20 (the liquid crystal layer 29 side and the surface facing the active matrix substrate 30), there is a color filter composed of each colored portion 21 exhibiting R (red), G (green), and B (blue).
  • a plurality of the colored portions 21 are arranged in parallel in a matrix at positions that overlap each pixel electrode 36 on the active matrix substrate 30 side, which will be described later, in plan view.
  • the light-shielding part (black matrix) 23 which comprises the grid
  • the light shielding portion 23 is arranged so as to overlap with a source wiring 38, a gate wiring 32, and a Cs wiring 34 on the active matrix substrate 30 side, which will be described later, in a plan view.
  • a counter electrode 26 is provided to face the pixel electrode 36 on the active matrix substrate 30 side.
  • the counter electrode is made of a transparent film electrode such as an ITO (Indium Tin Oxide) film, and is formed in a solid shape on the entire surface.
  • FIG. 3 shows an enlarged plan view of a part of the active matrix substrate 30.
  • the liquid crystal layer 29 side the side facing the CF substrate 20
  • many extend along the Y-axis direction (column direction, vertical direction) and are parallel to each other.
  • a plurality of source wirings (signal wirings) 38 and a plurality of gate wirings 32 extending in parallel to each other and extending in the X-axis direction (row direction, lateral direction), that is, in a direction orthogonal (crossing) to the source wirings 38.
  • a plurality of Cs wirings 34 arranged in parallel with each other while being arranged between the gate wirings 32 and in parallel with the gate wirings 32 are formed in a lattice shape.
  • the vertical direction of the drawing is referred to as the column direction
  • the horizontal direction of the drawing is referred to as the row direction.
  • the gate wiring 32 and the Cs wiring 34 are alternately arranged, and the interval between the adjacent gate wiring 32 and the Cs wiring 34 is set to be approximately equal.
  • the source line 38 extends in the column direction along the end of each pixel region (end along the direction orthogonal to the gate line 32), and has a relatively small width with respect to the gate line 32 and the Cs line 34. Is formed.
  • the Cs wiring 34 extends in the row direction so as to partially overlap the end portions of the two pixel regions adjacent to each other in the column direction.
  • the gate wiring 32 and the Cs wiring 34 are provided by the same material in the same process in the manufacturing process of the active matrix substrate 30 and are arranged in the same layer.
  • the gate wiring 32 and the Cs wiring 34 are arranged on the lower layer side relative to the source wiring 38.
  • a gate insulating film (not shown) is interposed between the source wiring 38, the gate wiring 32, and the Cs wiring 38 that intersect with each other, so that they are kept in an insulated state.
  • an interlayer insulating film (passivation film, protective layer) (not shown) is provided on a further upper layer side of the source wiring 38 relatively disposed on the upper layer side, and the source wiring 38 is protected by this interlayer insulating film. It is illustrated.
  • TFTs 37 as switching elements connected to both the wirings 38 and 32 are formed at the intersections of the source wirings 38 and the gate wirings 32, respectively.
  • the TFT 37 is a so-called reverse stagger type (bottom gate type), and is disposed on the gate wiring 32.
  • a part of the gate wiring 32 is a gate electrode 42.
  • the gate electrode 42 is supplied with a scanning signal input to the gate wiring 32 at a predetermined timing.
  • a branch line drawn from the source wiring 38 to the TFT 37 side constitutes a source electrode 48 of the TFT 37 that overlaps the gate electrode 42 via a semiconductor film or the like (not shown).
  • the image signal (data signal) input to the source wiring 38 is supplied.
  • a drain wiring 31 is connected to the pixel electrode 36 through a contact hole 33, and one end side of the drain wiring 31 is drawn to the TFT 37 side and overlapped with a gate electrode 42 via a semiconductor film or the like (not shown). Electrode 41 is formed.
  • the drain wiring 31 is provided in the same layer by the same material as the source wiring 38 in the same process, and is provided on the upper layer side relative to the gate wiring 32 and the Cs wiring 34.
  • the end of the pixel electrode 36 on the Cs wiring 34 side is disposed so as to overlap the Cs wiring 34 via a gate insulating film and an interlayer insulating film, thereby forming a capacitance with the Cs wiring 34. (See symbol 36a). Thereby, the voltage of the pixel electrode 36 can be held even during a period when the scanning signal is not input to the gate electrode 42 of the TFT 37 (TFT off period).
  • the pixel electrode 36 is made of a transparent film electrode such as ITO or ZnO (Zinc Oxide). Note that the active matrix substrate 30 according to the present embodiment employs a so-called multi-pixel driving method in which one pixel region that is a display unit is driven by being divided into two sub-pixels, thereby achieving a favorable viewing angle. The characteristics are realized.
  • each of the wirings 32, 38, 31, and 34 are each formed of a metal film patterned on the active matrix substrate 30, and this metal film has a light shielding property.
  • each of these wirings is made of a metal material containing copper (Cu), for example, an alloy made of copper and titanium (Ti).
  • FIG. 4 shows a cross-sectional view of the main part of the source wiring 38 formed on the glass substrate 40.
  • FIG. 4 shows a cross-sectional configuration in which the source wiring 38 is cut along a plane along a direction orthogonal to the direction in which the source wiring 38 extends. As shown in FIG.
  • the source wiring 38 of the active matrix substrate 30 is a wiring pattern 39 including a titanium layer 38a1 made of titanium and a copper layer 38b1 made of copper formed on the titanium layer 38a1. Is formed. Since the source wiring 38 has such a configuration, in the source wiring 38, the titanium layer 38a1 functions as a barrier metal. As described above, the titanium layer 38a1 functions as a barrier metal in the source wiring 38, whereby the reliability of the wiring is improved, for example, diffusion of a metal material and mutual reaction are prevented in the source wiring 38.
  • the width of the titanium layer 38a1 is relatively larger than the width of the copper layer 38b1.
  • the width of the titanium layer 38a1 is preferably 8 ⁇ m or more.
  • a gate insulating film or the like is interposed between the glass substrate 40 and the titanium layer 38a1, but these are not shown in FIG.
  • 5 to 10 show steps (1) to (6) for forming the wiring pattern 39 of the source wiring 38 in the same cross section as FIG.
  • a method for forming the wiring pattern 39 of the source wiring 38 on the glass substrate 40 will be described, but the material for the base can be changed as appropriate.
  • this method first, as shown in FIG. 5, a titanium film is formed on a glass substrate 40 to form a first metal layer 38a made of titanium (an example of a first metal layer forming step), and then A copper film is formed on the entire surface of the first metal layer 38a to form a second metal layer 38b made of copper (an example of a second metal layer forming step).
  • the first resist resin contains an alkali-soluble resin and a naphthoquinone diazide photosensitizer, and at least one of benzenesulfonic acid, p-toluenesulfonic acid, benzoic acid, phthalic acid, toluic acid, and salicylic acid is contained in the total amount.
  • the resin added in the range of 1 to 5% by weight.
  • a second resist layer 52b is formed by applying a positive second resist resin over the entire surface of the first resist layer 52a (an example of a second resist layer forming step).
  • the second resist resin contains an alkali-soluble resin and a naphthoquinonediazide-based photosensitizer, and at least one of quaternary ammonium salt, methacrylic acid, acrylic acid ester polymer, polyester resin, epoxy resin, and urethane resin is totally contained. It is a resin added in the range of 1 to 5% by weight based on the weight.
  • the first resist layer 52a and the second resist layer 52b are exposed through a photomask 60 subjected to predetermined patterning (an example of an exposure process). Thereby, portions of the first resist layer 52a and the second resist layer 52b that overlap with the opening pattern of the photomask 60 are exposed. At this time, since the exposure sensitivity of the first resist layer 52a is higher than that of the second resist layer 52b as described above, the photosensitivity of the first resist layer 52a proceeds faster than the second resist layer 52b. In the first resist layer 52a, exposure proceeds to a portion overlapping with the edge portion of the shielding pattern of the photomask 60.
  • the exposed first resist layer 52a and second resist layer 52b are developed (an example of a developing process).
  • the photosensitive portions of the first resist layer 52a and the second resist layer 52b are removed (hereinafter, the developed first resist layer 52a1 and second resist layer 52b1).
  • the developed first resist layer 52a1 and second resist layer 52b1 are referred to as a first pattern forming portion 52a1 and a second pattern forming portion 52b1, respectively).
  • the photosensitivity has progressed to a portion overlapping with the edge of the shielding pattern of the photomask 60, so that the first resist layer 52a faces inward.
  • more portions than the second resist layer 52b are removed.
  • the pattern width of the second pattern forming portion 52b1 is relatively larger than that of the first pattern forming portion 52a1, and a resist pattern 54 having an inverted convex shape when formed as a whole resist layer is formed. .
  • part of the second metal layer 38b is removed by wet etching using the first pattern forming portion 52a1 as a mask in the resist pattern 54 (an example of a first etching step).
  • the etching solution used at this time is a material (such as acetic acid or nitric acid) that can dissolve the second metal layer 38b made of copper but cannot dissolve the first metal layer 38a made of titanium.
  • a portion overlapping with the first pattern forming portion 52 a 1 remains and other portions are removed, and one wiring pattern 39 of the source wiring 38 is removed.
  • Part copper layer 38b1 is formed.
  • part of the first metal layer 38a is removed by dry etching using the second pattern forming portion 52b1 as a mask in the resist pattern 54 (an example of a second etching step).
  • the etching proceeds as anisotropic etching, the portion overlapping the second pattern forming portion 52a1 remains in the first metal layer 38b, and the other portions are removed.
  • a titanium layer 38a1 that forms part of the wiring pattern 39 of the source wiring 38 is formed with a pattern width larger than that of the copper layer 38b.
  • the resist pattern 54 is removed by ashing (an example of an ashing process). Through the above steps, the wiring pattern 39 of the source wiring 38 shown in FIG. 4 can be formed.
  • the first resist resin and the second resist resin having different exposure sensitivities are applied to each other, so that the photosensitive speed of the first resist resin in the exposure process.
  • the second resist resin can have different photosensitive speeds. That is, the first resist resin is designed to have an exposure sensitivity that is relatively easy to remove by the developer, and the second resist resin is designed to have an exposure sensitivity that is relatively difficult to be removed by the developer.
  • the resist pattern 54 that is, the first pattern forming portion 52a1, and the second pattern forming portion 52b1 which is on the first pattern forming portion 52a1 and has a relatively larger pattern width than the first pattern forming portion 52a1 It is possible to form a resist pattern (resist pattern having a reverse convex shape in a sectional view) having.
  • a positive first resist resin is used in the first resist layer forming step.
  • a positive type second resist resin having a lower exposure sensitivity than the first resist resin is used.
  • a mask having a pattern in which an area overlapping with the second pattern forming portion 52b1 is shielded is used. For this reason, in the exposure step, the region where the second resist layer 52b overlaps the opening pattern of the mask is exposed, while the region where the first resist layer 52a overlaps the opening pattern of the mask is exposed and photo Exposure proceeds to a region overlapping with the edge of the shielding pattern of the mask 60.
  • the first resist layer forming step at least one of benzenesulfonic acid, p-toluenesulfonic acid, benzoic acid, phthalic acid, toluic acid, and salicylic acid is totally contained.
  • the first resist resin added in the range of 1 to 5% by weight is used. For this reason, the 1st resist layer 52a can be formed using the 1st resist resin with big exposure sensitivity.
  • the second resist layer forming step at least one of quaternary ammonium salt, methacrylic acid, acrylic acid ester polymer, polyester resin, epoxy resin, and urethane resin is entirely contained.
  • the second resist resin added in the range of 1 to 5% by weight based on the weight is used. For this reason, the 2nd resist layer 52b can be formed using 2nd resist resin with small exposure sensitivity.
  • the first resist resin and the second resist resin containing an alkali-soluble resin and a naphthoquinonediazide-based photosensitizer in the first forming step and the second forming step. Is used.
  • the positive resist resin can have a specific configuration suitable for photolithography.
  • the first pattern forming portion 52a1 is formed in the second etching step.
  • dry etching can be performed on the first metal layer 38a using the second pattern forming portion 52b1 having a larger width as a mask.
  • a titanium layer 38a1 having a width larger than that of the copper layer 38b1 can be formed. That is, the wiring pattern 39 in which the copper layer 38b1 having a smaller width than the titanium layer 38a1 is laminated on the surface of the titanium layer 38a1 can be formed.
  • the width of the titanium layer 38a1 is made larger than the width of the copper layer 38b1, it is possible to prevent copper diffusion and interaction.
  • changes in wiring characteristics due to heat generation can be prevented or suppressed, problems can be prevented from occurring when a voltage is applied, and wiring reliability can be improved.
  • the adhesion of the wiring to the glass substrate 40 can be enhanced.
  • undercutting of the titanium layer 38a1 during the etching of the titanium layer 38a1 can be prevented, and defects in wiring characteristics can be prevented from occurring.
  • titanium is used as the first metal material in the first metal layer forming step
  • the second metal material is used in the second metal layer forming step.
  • copper As copper. Therefore, it is possible to form the source wiring 38 using the titanium layer 38a1 as a barrier metal and the copper layer 38b1 as a source metal.
  • the second embodiment relates to a method of forming the wiring pattern 39 of the source electrode and the drain electrode constituting the TFT shown in FIG. Since the configuration of the active matrix substrate 30 and the configuration of the liquid crystal display device 10 are the same as those of the first embodiment, the description of the structure, operation, and effects is omitted.
  • FIG. 11 shows a cross-sectional view of the main part of the source electrode 48 and the drain electrode 41 formed on the glass substrate 40.
  • the source electrode 48 and the drain electrode 41 are formed on the glass substrate 40 via a channel semiconductor layer 50a formed of a semiconductor.
  • the source electrode 48 and the drain electrode 41 are made of an alloy made of copper and titanium, like the wirings 32, 38, 31, 34.
  • the wiring pattern 49 of the gate electrode 48 and the wiring pattern 59 of the drain electrode 41 are both formed on titanium layers 48a1 and 41a1 and titanium layers 48a1 and 41a1 made of titanium.
  • the copper layers 48b1 and 41b1 are made of copper.
  • the widths of the titanium layers 48a1 and 41a1 are equal to the widths of the copper layers 48b1 and 41b1.
  • a part of the channel semiconductor layer 50 a is exposed between the source electrode 48 and the drain electrode 41.
  • a part of the channel semiconductor layer 50 a exposed between the source electrode 48 and the drain electrode 41 is a portion that becomes a channel of the TFT 37.
  • a gate electrode 42 is formed between the glass substrate 40 and a part of the lower layer side of the channel semiconductor layer 50a via a gate insulating film. In FIG. 11, the gate insulating film and the gate electrode 42 are not shown.
  • reference symbol L in FIG. 11 indicates the distance between the gate electrode 48 (wiring pattern 49) and the drain electrode 41 (wiring pattern 59).
  • TFTs 37 are formed at a plurality of locations on the substrate. In any TFT 37, the distance L between the gate electrode 48 and the drain electrode 41 is formed to be constant. For this reason, in the active matrix substrate 30 according to the present embodiment, the reliability of the plurality of TFTs 37 formed on the active matrix substrate 30 is enhanced.
  • the first resist layer 62a is formed by applying a positive first resist resin to the entire surface of the second metal layer 45a and a part of the glass substrate 50 (first resist layer 62a).
  • the first resist resin contains the first novolak resin as the alkali-soluble resin, and the content thereof is in the range of 10 to 40% by weight with respect to the total amount. Other configurations and distribution of the first resist resin are the same as those in the first embodiment.
  • the second resist layer 62b is formed by applying a positive second resist resin to the entire surface of the first resist layer 62a (an example of a second resist layer forming step). .
  • the second resist resin contains a second novolac resin having a molecular weight smaller than that of the first novolak resin described above as an alkali-soluble resin, and the content thereof is 10 to 40% by weight based on the total amount. Is within the range.
  • Other configurations and distribution of the second resist resin are the same as those in the first embodiment.
  • the first resist layer 62a and the second resist layer 62b are exposed through a photomask 70 subjected to predetermined patterning (an example of an exposure process).
  • the photomask 70 has two light shielding patterns arranged in parallel. As a result, portions of the first resist layer 62a and the second resist layer 62b that overlap with the opening pattern of the photomask 70 are exposed.
  • the photosensitivity of the first resist layer 62a proceeds faster than the second resist layer 62b. In the first resist layer 62a, exposure proceeds to a portion overlapping with the edge portion of the shielding pattern of the photomask 70.
  • the exposed first resist layer 62a and second resist layer 62b are developed (an example of a developing process).
  • the photosensitive portions of the first resist layer 62a and the second resist layer 62b are removed (hereinafter, the developed first resist layer 62a1 and second resist layer 62b1).
  • the developed first resist layer 62a1 and second resist layer 62b1 are referred to as a first pattern forming portion 62a1 and a second pattern forming portion 62b1, respectively).
  • the first resist layer 62a is exposed to the portion overlapping with the edge of the shielding pattern of the photomask 70, so that the first resist layer 62a is the second resist layer 62b. More parts are removed.
  • the two second pattern forming portions 62b1 and 62b1 have a relatively larger pattern width than the two first pattern forming portions 62a1 and 62a1, respectively, and are reverse convex when viewed as the entire resist layer. Are formed in parallel.
  • the two second pattern forming portions 62b1 and 62b1 are respectively heat-treated and melted until they are united as shown in FIG. 16 (an example of a melting step) (hereinafter, dissolved and united 2)
  • the two second pattern forming portions 62b1 and 62b1 are referred to as third pattern forming portions 62c).
  • the heat resistance of the second pattern forming portions 62b1 and 62b1 is relatively higher than that of the first pattern forming portions 62a1 and 62a1 (first resist layer 62a).
  • the etching solution is made of a material (such as acetic acid or nitric acid) that can dissolve the second metal layer 45b made of copper but cannot dissolve the first metal layer 45a made of titanium. .
  • a portion overlapping with the third pattern forming portion 62c remains and other portions are removed (hereinafter, remaining after the first etching step).
  • the second metal layer 45b1 is referred to as a second remaining metal layer 45b1).
  • a part of the first metal layer 45a is removed by wet etching or dry etching (an example of a second etching step).
  • wet etching hydrofluoric acid or the like can be used as an etching solution.
  • a part of the semiconductor layer 50 is removed by dry etching using the third pattern forming portion 62c as a mask (an example of a third etching step).
  • a portion of the semiconductor layer 50 that overlaps with the third pattern forming portion 62 c remains and other portions are removed, and a channel semiconductor layer 50 a that forms the channel of the TFT 37 is formed. Is done.
  • the third pattern forming portion 62c is removed by ashing (an example of a first ashing step). At this time, ashing is performed so that only the third pattern forming portion 62c is removed and the two first pattern forming portions 62a1 remain.
  • a part of the second remaining metal layer 45b1 is removed by wet etching or dry etching using the two first pattern forming portions 62a1 and 62a1 as a mask (an example of a fourth etching step).
  • a part of the first remaining metal layer 45a1 is removed by wet etching or dry etching using the two first pattern forming portions 62a1 and 62a1 as a mask (an example of a fifth etching step).
  • portions of the second remaining metal layer 45b1 and the first remaining metal layer 45a1 that overlap with the first pattern forming portion 62c remain and other portions are removed.
  • the second remaining metal layer 45b1 and the first remaining metal layer 45a1 remaining between the two first pattern forming portions 62a1 and 62a1 are removed, and the source electrode 48 and the drain electrode 41 are formed.
  • Two copper layers 48b1 and 41b1 and two titanium layers 48a1 and 41a1 are formed, respectively.
  • the wiring patterns 49 and 59 of the source electrode 48 and the drain electrode 41 shown in FIG. 11 can be formed.
  • the second resist resin having relatively lower heat resistance than the first resist resin is used in the second resist layer forming step. Therefore, the resist pattern 54 in which the second pattern forming portions 62b1 and 62b1 having relatively lower heat resistance than the first pattern forming portions 62a1 and 62a1 are stacked on the first pattern forming portions 62a1 and 62a1. Can be formed.
  • a resist pattern 54 for example, only the second pattern forming portions 62b1 and 62b1 can be heated and melted, thereby easily forming various wiring patterns 49 and 59 as shown in the present embodiment. It becomes possible to do.
  • the first resist resin and the second resist resin can have a specific configuration suitable for photolithography.
  • the first resist resin containing the first alkali-soluble resin in the range of 10 to 40% by weight is used in the first resist layer forming step.
  • a second resist resin containing a second alkali-soluble resin in the range of 10 to 40% by weight is used in the second resist layer forming step. Therefore, in the first resist layer forming step and the second resist layer forming step, the first resist resin and the second resist resin can have a specific configuration suitable for photolithography.
  • halftone exposure is used to selectively form resist patterns with different thicknesses by selectively changing the exposure amount of light using a halftone mask.
  • Technology is known.
  • the resist pattern having different thicknesses can be used as a mask, and by ashing, only a small portion of the resist pattern is removed. can do.
  • the resist pattern having a different pattern can be further used as a mask.
  • the two first patterns formed in parallel in the melting step are obtained by using the two resist patterns 64 and 64 that are reversely convex in cross-sectional view.
  • the parts 62a1 and 62a1 can be covered with the melted second pattern forming parts 62b1 and 62b1, and a third pattern forming part 62c can be newly formed.
  • the third pattern forming portion 62c can be used as a mask. Further, by removing only the third pattern forming portion 62c by ashing, the exposed two first pattern forming portions 62a1 and 62a1 which are exposed in parallel can be further used as a mask. Therefore, resist patterns having different patterns can be used continuously without using halftone exposure technology (without using a halftone mask), and the number of required photomasks can be reduced. . Furthermore, the number of processes can be reduced as compared with a conventional wiring pattern forming process using a halftone exposure technique.
  • the wiring patterns 49 and 59 are formed using the two first pattern forming portions 62a1 and 62a1 exposed in parallel exposed after the first ashing process as a mask.
  • the wiring patterns 49 and 59 can be formed while keeping the distance L between the two wiring patterns 49 and 59 in parallel to each other.
  • the distance L between the two wiring patterns 49 and 59 forms the wiring patterns 49 and 59. Variations can be prevented or suppressed depending on the location.
  • a plurality of TFTs 37 can be formed at a plurality of locations on the glass substrate 40 with the distance L between the gate electrode 48 and the drain electrode 41 being constant.
  • the third embodiment relates to a method of manufacturing the active matrix substrate 30 by the method of forming the wiring patterns 39, 49, 59 described in the first and second embodiments. Since the configuration of the active matrix substrate 30 and the configuration of the liquid crystal display device 10 are the same as those of the first embodiment, the description of the structure, operation, and effects is omitted.
  • the wiring pattern described in the first embodiment is formed in a region on the active matrix substrate 30 where the wirings 32, 38, 31, and 34 (an example of connection wiring) are formed.
  • the wiring pattern of each wiring 32, 38, 31, 34 is formed by the forming method 39.
  • the wiring patterns of the source electrode 48 and the drain electrode 41 are formed in the region where the TFT 37 is formed by the method of forming the wiring patterns 49 and 59 described in the second embodiment.
  • a gate insulating film, an interlayer insulating film, a pixel electrode, and the like constituting the active matrix substrate 30 are formed. As described above, the active matrix substrate 30 is manufactured.
  • the width of the titanium layer can be made larger than the width of the copper layer in each of the wirings 32, 38, 31, 34.
  • the adhesiveness of 38, 31, and 34 to the glass substrate 40 can be improved.
  • the influence by undercutting the upper end of the titanium layer during etching can be prevented or suppressed.
  • the width of the titanium layer functioning as a barrier metal is large, an increase in wiring resistance can be prevented or suppressed. Due to these effects, the reliability of the active matrix substrate 30 can be increased.
  • the interelectrode distance L the distance L between the source electrode 48 and the drain electrode 41 (hereinafter referred to as the interelectrode distance L) is not sufficient, the TFT has a negative value.
  • the inter-electrode distance L can be made constant for the plurality of TFTs 37 formed at a plurality of locations on the active matrix substrate 30, so that the transistor characteristics are deteriorated. This can be prevented or suppressed.
  • Embodiment 4 will be described with reference to the drawings.
  • 21 and 22 show steps (1) and (2) for forming the resist pattern 154 according to the third embodiment.
  • the fourth embodiment relates to a method of forming a resist pattern 54 having a reverse convex shape in the cross-sectional view described in the first embodiment by a method different from that of the first embodiment. Since the configuration of the active matrix substrate 30 and the configuration of the liquid crystal display device 10 are the same as those of the first embodiment, the description of the structure, operation, and effects is omitted.
  • 21 and 22 the part where the numeral 100 is added to the reference numerals in FIGS. 7 and 8 is the same as the part described in the first embodiment.
  • the resist pattern 154 according to the third embodiment has the same shape as the resist pattern 54 according to the first embodiment, and only the resin material of the resist resin is different.
  • the method for forming the wiring pattern 139 is the same as the method described in the first embodiment. In this method, first, the steps from the first metal layer forming step to the second resist forming step described in the first embodiment are performed in the same procedure as in the first embodiment. At this time, in the first resist layer forming step, a negative first resist resin is used, and in the second resist layer forming step, a negative second resist having a relatively higher exposure sensitivity than the first resist resin. Resist resin is used.
  • the first resist layer 152a and the second resist layer 152b are exposed through a photomask 160 subjected to predetermined patterning (an example of an exposure process).
  • a photomask 160 having a pattern in which a region overlapping with the first pattern formation portion 152a1 is opened is used.
  • the first resist layer is exposed to a region overlapping with the opening pattern of the photomask 160.
  • the second resist layer a region overlapping with the opening pattern of the photomask 160 is exposed, and the exposure proceeds to a region overlapping with the edge portion of the shielding pattern of the photomask 160. For this reason, in the development process, as shown in FIG.
  • a resist pattern 154 can be formed. As described above, according to the method for forming the resist pattern 154 according to the present embodiment, the resist pattern 154 having a reverse convex shape in cross-sectional view can be formed using two negative resist resins.
  • the method of forming a resist pattern on the metal layer is exemplified, but the underlying layer on which the resist pattern is formed is not limited.
  • a resist pattern may be formed on a glass substrate or a semiconductor substrate by the resist pattern forming method according to the embodiment.
  • the method of forming a wiring pattern on a glass substrate is exemplified, but the substrate on which the wiring pattern is formed is not limited.
  • the wiring pattern may be formed on the semiconductor substrate by the wiring pattern forming method according to the embodiment.
  • the method of forming the wiring pattern on the inverted stagger type (bottom gate type) active matrix substrate is exemplified, but the stagger type (up gate type) active matrix substrate is used.
  • a wiring pattern may be formed.
  • the method of forming the wiring pattern on the active matrix substrate configured by the multi-pixel driving method is exemplified.
  • a wiring pattern may be formed on the normal active matrix substrate (without subpixels).
  • the materials and distribution of the first resist resin and the second resist resin can be appropriately changed.
  • the materials constituting the first metal layer and the second metal layer can be appropriately changed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

第２の金属層３８ｂ上に第１のレジスト樹脂を塗布して第１のレジスト層を形成する第１レジスト層形成工程と、第１のレジスト層上に第１のレジスト樹脂に対して露光感度が異なる第２のレジスト樹脂を塗布して第２のレジスト層を形成する第２レジスト層形成工程と、フォトマスクを介して、第１のレジスト層及び第２レジスト層に対して露光を行う露光工程と、露光された第１のレジスト層及び第２のレジスト層の現像を行うことで、第２の金属層３８ｂ上であって第１のレジスト層からなる第１のパターン形成部５２ａ１と、第１のパターン形成部５２ａ１上であって第２のレジスト層からなり第１パターン形成部５２ａ１よりも相対的にパターン幅の大きい第２のパターン形成部５２ｂ１と、を有するレジストパターン５４を形成する現像工程と、を備える。

Description

レジストパターンの形成方法、配線パターンの形成方法、及びアクティブマトリクス基板の製造方法
　本発明は、レジストパターンの形成方法、配線パターンの形成方法、及びアクティブマトリクス基板の製造方法に関する。
　液晶表示装置に用いられる液晶パネルは、一対のガラス基板の間に液晶層が挟持された構成とされており、そのうち一方のガラス基板は、アクティブ素子としてＴＦＴ（Thin Film Transistor、薄膜トランジスタ）を備えたアクティブマトリクス基板とされる。
　このようなアクティブマトリクス基板は、下地層上にレジストパターンを形成し、フォトリソグラフィー技術を利用して露光、現像、及びエッチング工程を複数回繰り返すことによって製造する。即ち、アクティブマトリクス基板を形成するゲート配線、ゲート絶縁膜、ソース配線、ドレイン配線等の配線パターンや、半導体層、層間絶縁膜、画素電極等をそれぞれ露光、現像、及びエッチング工程等を繰り返すことで順次積層していくものである。
　アクティブマトリクス基板の製造時には、基板上に様々な配線パターン等を形成するために、様々な形状のレジストパターンが必要となる。しかしながら、所望のレジストパターンを形成するためには、多数のフォトマスクが必要となることがあり、また、多くの作業工程が必要となることがある。
　特許文献１に、レジストパターンの形成方法が開示されている。この方法では、下地層上に第１のレジスト層を形成し、第１のレジスト層上に第１のレジスト層と溶解特性の異なる第２のレジスト層を積層させ、各レジスト層に対して段階的に露光、現像工程を行う。これにより、下地層上に大面積のレジストパターンと微小なレジストパターンを同時に形成することができる。
特開２００２－３０５１３５号公報
（発明が解決しようとする課題）
　しかしながら、特許文献１に記載されたレジストパターンの形成方法では、第１のレジスト層と第２のレジスト層の露光感度が等しいため、露光工程において各レジスト層の露光が一様に進行し、現像工程において各レジスト層が一様に現像される。このため、レジストパターンの形状を任意の形状に制御することは難しく、複雑な形状のレジストパターンを形成することが困難となる。例えば、第２のレジスト層のパターン幅が第１のレジスト層のパターン幅よりも大きなレジストパターン、即ち断面視において逆凸型を成すような複雑な形状のレジストパターンについては、特許文献１の方法では形成することが困難である。
　本発明は、上記の問題に鑑みて創作されたものである。本発明は、断面視において逆凸型を成すレジストパターンを容易に形成する方法を提供することを目的とする。さらに、そのようなレジストパターンを用いて配線パターンを形成する方法を提供することを目的とする。ひいては、そのような配線パターンの形成方法を用いてアクティブマトリクス基板を製造する方法を提供することをも目的とする。
（課題を解決するための手段）
　本発明は、下地層上に第１のレジスト樹脂を塗布して第１のレジスト層を形成する第１レジスト層形成工程と、前記第１のレジスト層上に前記第１のレジスト樹脂に対して露光感度が異なる第２のレジスト樹脂を塗布して第２のレジスト層を形成する第２レジスト層形成工程と、マスクを介して、前記第１のレジスト層及び前記第２のレジスト層に対して露光を行う露光工程と、前記露光された前記第１のレジスト層及び前記第２のレジスト層の現像を行うことで、前記下地層上であって前記第１のレジスト層からなる第１のパターン形成部と、前記第１のパターン形成部上であって前記第２のレジスト層からなり前記第１のパターン形成部よりも相対的にパターン幅の大きい第２のパターン形成部と、を有するレジストパターンを形成する現像工程と、を備えるレジストパターンの形成方法に関する。
　レジスト樹脂の露光感度が大きいと（感光速度が大きいと）、露光工程において平面視したときに、マスクの開口パターンと重畳する領域が感光すると共に、マスクの遮蔽パターンの端縁部と重畳する部位まで感光が進行する。上記のレジストパターンの形成方法によると、露光感度が異なる第１のレジスト樹脂と第２のレジスト樹脂を各々塗布することで、露光工程における第１のレジスト樹脂の感光速度と第２のレジスト樹脂の感光速度を異なるものとすることができる。即ち、第１のレジスト樹脂を相対的に現像液に除去され易い露光感度に設計し、第２のレジスト樹脂を相対的に現像液に除去され難い露光感度に設計することで、本発明のレジストパターン、即ち、第１のパターン形成部と、第１のパターン形成部上であって相対的に第１のパターン形成部よりもパターン幅の大きい第２のパターン形成部と、を有するレジストパターン（断面視において逆凸型を成すレジストパターン）を容易に形成することが可能となるのである。
　前記第１レジスト層形成工程では、ポジ型の前記第１のレジスト樹脂を用い、前記第２レジスト層形成工程では、前記第１のレジスト樹脂よりも相対的に露光感度が小さなポジ型の前記第２のレジスト樹脂を用い、前記露光工程では、平面視において前記第２のパターン形成部と重畳する領域が遮蔽されたパターンを有する前記マスクを用いてもよい。
　この方法によると、露光工程において、第２のレジスト層は、マスクの開口パターンと重畳する領域が感光する。一方、第１のレジスト層は、マスクの開口パターンと重畳する領域が感光すると共に、マスクの遮蔽パターンの端縁部と重畳する領域まで感光が進行する。このため、現像工程では、第２のレジスト層はマスクの開口パターンと重畳する領域のみが除去され、第１のレジスト層はマスクの開口パターンと重畳する領域が除去されると共に、マスクの遮蔽パターンの端縁部と重畳する領域が除去される。この結果、第１のパターン形成部と、第１のパターン形成部上であって相対的に第１のパターン形成部よりもパターン幅の大きい第２のレジスト形成部と、を有するレジストパターンを形成することができる。上記の形成方法によると、ポジ型の２つのレジスト樹脂を用いて断面視において逆凸型を成すレジストパターンを形成することができる。
　前記第１レジスト層形成工程では、ベンゼンスルホン酸、ｐ－トルエンスルホン酸、安息香酸、フタル酸、トルイル酸、サルチル酸の少なくとも１つが１～５重量％の範囲内で添加された前記第１のレジスト樹脂を用いてもよい。
　この方法によると、露光感度が大きな第１のレジスト樹脂を用いて第１のレジスト層を形成することができる。
　前記第２レジスト層形成工程では、四級アンモニウム塩、メタクリル酸、アクリル酸エステル重合体、ポリエステル樹脂、エポキシ樹脂、ウレタン樹脂の少なくとも１つが１～５重量％の範囲内で添加された前記第２のレジスト樹脂を用いてもよい。
　この方法によると、露光感度が小さな第２のレジスト樹脂を用いて第２のレジスト層を形成することができる。
　前記第１形成工程及び前記第２形成工程では、アルカリ可溶性樹脂とナフトキノンジアジド系感光剤を含有する前記第１のレジスト樹脂及び前記第２のレジスト樹脂を用いてもよい。この方法によると、ポジ型のレジスト樹脂をフォトリソグラフィーに適した具体的な構成とすることができる。
　前記第１レジスト層形成工程では、ネガ型の前記第１のレジスト樹脂を用い、前記第２レジスト層形成工程では、前記第１のレジスト樹脂よりも相対的に露光感度が大きなネガ型の前記第２のレジスト樹脂を用い、前記露光工程では、平面視において前記第１のパターン形成部と重畳する領域が開口されたパターンを有する前記マスクを用いてもよい。
　この方法によると、露光工程において、第１のレジスト層は、マスクの開口パターンと重畳する領域が感光する。一方、第２のレジスト層は、マスクの開口パターンと重畳する領域が感光すると共に、マスクの遮蔽パターンの端縁部と重畳する領域まで感光が進行する。このため、現像工程では、第１のレジスト層はマスクの開口パターンと重畳する領域のみが残存し、第２のレジスト層はマスクの開口パターンと重畳する領域が残存すると共に、マスクの遮蔽パターンの端縁部と重畳する領域が残存する。この結果、第１のパターン形成部と、第１のパターン形成部上であって相対的に第１のパターン形成部よりもパターン幅の大きい第２のパターン形成部と、を有するレジストパターンを形成することができる。上記の形成方法によると、ネガ型の２つのレジスト樹脂を用いて断面視において逆凸型を成すレジストパターンを形成することができる。
　前記第２レジスト層形成工程では、前記第１のレジスト樹脂よりも相対的に耐熱性が小さな前記第２のレジスト樹脂を用いてもよい。
　この方法によると、第１のパターン形成部上に当該第１のパターン形成部よりも相対的に耐熱性が小さな第２のパターン形成部が積層されたレジストパターンを形成することができる。このようなレジストパターンでは、例えば第２のパターン形成部のみを加熱融解することができ、これにより、様々な配線パターンを形成することが可能となる。
　前記第１レジスト層形成工程では、第１のアルカリ可溶性樹脂を含有する前記第１のレジスト樹脂を用い、前記第２レジスト層形成工程では、前記第１のレジスト層の表面に前記第１のアルカリ可溶性樹脂に比して分子量が小さな第２のアルカリ可溶性樹脂を含有する前記第２のレジスト樹脂を用いてもよい。
　この方法によると、第１レジスト層形成工程及び第２レジスト層形成工程において、第１のレジスト樹脂及び第２のレジスト樹脂をフォトリソグラフィーに適した具体的な構成とすることができる。
　前記第１レジスト層形成工程では、前記第１のアルカリ可溶性樹脂として第１のノボラック樹脂を含有する前記第２のレジスト樹脂を用い、前記第２レジスト層形成工程では、前記第２のアルカリ可溶性樹脂として前記第１のノボラック樹脂に比して分子量が小さな第２のノボラック樹脂を用いてもよい。
　この方法によると、第１レジスト層形成工程及び第２レジスト層形成工程において、第１のレジスト樹脂と第２のレジスト樹脂をフォトリソグラフィーに適した具体的な構成とすることができる。
　前記第１レジスト層形成工程では、前記第１のアルカリ可溶性樹脂が１０～４０重量％の範囲内で含有された前記第１のレジスト樹脂を用い、前記第２レジスト層形成工程では、前記第２のアルカリ可溶性樹脂が１０～４０重量％の範囲内で含有された前記第２のレジスト樹脂を用いてもよい。
　この方法によると、第１レジスト層形成工程及び第２レジスト層形成工程において、第１のレジスト樹脂と第２のレジスト樹脂をフォトリソグラフィーに適した具体的な構成とすることができる。
　本発明の第２の態様は、上記のレジストパターンの形成方法で形成されたレジストパターンをマスクとして配線パターンを形成する方法であって、基板上に第１の金属材料を成膜して第１の金属層を形成する第１金属層形成工程と、前記第１の金属層上に第２の金属材料を成膜して第２の金属層を形成する第２金属層形成工程と、前記第２の金属層上に前記レジストパターンを形成するレジストパターン形成工程と、該レジストパターン形成工程の後に、前記第１のパターン形成部をマスクとして前記第２の金属層の一部をウェットエッチングにより除去する第１エッチング工程と、該第１エッチング工程の後に、前記第２のパターン形成部をマスクとして前記第１の金属層の一部をドライエッチングにより除去する第２エッチング工程と、該第２エッチング工程の後に、前記レジストパターンをアッシングにより除去するアッシング工程と、を備える配線パターンの形成方法に関する。
　上記の配線パターンの形成方法によると、断面視において逆凸型を成すレジストパターンを利用することで、第２エッチング工程において、第１のパターン形成部に比して幅が大きな第２のパターン形成部をマスクとして第１の金属層に対してドライエッチングを行うことができる。これにより、第２の金属層に比して幅が大きな第１の金属層を形成することができる。即ち、第１の金属層の表面に当該第１の金属層よりも幅が小さな第２の金属層が積層された配線パターンを形成することができる。このような配線パターンを形成することで、金属材料の相互反応や拡散を防止することができ、発熱による配線特性の変化を防止することができる。また、基板に対する配線の密着性を高めることができる。また、第１の金属層のエッチング時に第１の金属層にアンダーカットが発生することを防止することができ、配線特性の不良が発生することを防止することができる。
　本発明の第３の態様は、上記のレジストパターンの形成方法で形成されたレジストパターンをマスクとして配線パターンを形成する方法であって、基板上に第１の金属材料を成膜して第１の金属層を形成する第１金属層形成工程と、前記第１の金属層上に第２の金属材料を成膜して第２の金属層を形成する第２金属層形成工程と、前記第２の金属層上に２つの前記レジストパターンを並列して形成するレジストパターン形成工程と、該レジストパターン形成工程の後に、２つの前記第２のパターン形成部をそれぞれ熱処理して両者が一体となるまで融解することで、２つの前記第１のパターン形成部の表面を覆う第３のパターン形成部を形成する融解工程と、該融解工程の後に、前記第３のパターン形成部をマスクとして前記第２の金属層の一部をエッチングにより除去する第１エッチング工程と、該第１エッチング工程の後に、前記第３のパターン形成部をマスクとして前記第１の金属層の一部をエッチングにより除去する第２エッチング工程と、該第２エッチング工程の後に、前記第３のパターン形成部をマスクとして前記基板の一部をエッチングにより除去する第３エッチング工程と、該第３エッチング工程の後に、前記第３のパターン形成部をアッシングにより除去する第１のアッシング工程と、該第１のアッシング工程の後に、２つの前記第１のパターン形成部をマスクとして前記第２の金属層の一部をエッチングにより除去する第４エッチング工程と、該第４エッチング工程の後に、２つの前記第１のパターン形成部をマスクとして前記第１の金属層の一部をエッチングにより除去する第５エッチング工程と、該第５エッチング工程の後に、２つの前記第１のパターン形成部をアッシングにより除去する第２のアッシング工程と、を備える配線パターンの形成方法に関する。
　レジストパターンの形成方法の一つとして、ハーフトーンマスクを用いて光の露光量を選択的に変化させて露光を行うことで、選択的に厚みの異なるレジストパターンを形成するハーフトーン露光技術が知られている。このように選択的に厚みの異なるレジストパターンは、当該レジストパターンをマスクとして利用することができると共に、アッシングすることで当該レジストパターンのうち厚みの小さい部分のみが除去され、異なるパターンのレジストパターンとすることができる。そしてこの異なるパターンとされたレジストパターンをマスクとしてさらに利用することができる。
　上記の配線パターンの形成方法によると、断面視において逆凸型を成す２つのレジストパターンを利用することで、融解工程において、並列する２つの第１のパターン形成部を融解した第２のパターン形成部で覆うことができ、新たに第３のパターン形成部を形成することができる。そして、この第３のパターン形成部をマスクとして利用することができる。さらに、第３のパターン形成部のみをアッシングにより除去することで、露出した並列する２つの第１のパターン形成部をマスクとしてさらに利用することができる。このため、ハーフトーン露光技術を利用しなくとも（ハーフト－ンマスクを用いなくとも）、異なるパターンのレジスト層を連続して利用することができ、必要となるマスクの数を減らすことができる。さらに、第３のアッシング工程後に露出した並列する２つの第１のパターン形成部をマスクとして配線パターンを形成することで、並列する２つの配線パターン間の距離を一定に保ちながら、配線パターンを形成することができる。このため、このような並列する２つの配線パターンを基板上の複数箇所に形成する場合に、２つの配線パターン間の距離が形成する箇所によってばらつくことを防止ないし抑制することができる。
　前記第１金属層形成工程では、前記第１の金属材料としてチタンを用い、前記第２金属層形成工程では、前記第２の金属材料として銅を用いてもよい。
　この方法によると、例えば、チタンから成る第１の金属層をバリアメタルとし、銅から成る第２の金属層をソース（ドレイン）メタルとして配線パターンを形成することができる。
　本発明の第４の態様は、基板と、該基板上に形成された複数の薄膜トランジスタと、前記基板上に形成され、前記薄膜トランジスタと電気的に接続された接続配線と、を備えるアクティブマトリクス基板を製造する方法であって、前記基板上の前記接続配線が形成される領域に本発明の第２の態様における配線パターンの形成方法によって配線パターンを形成する第１配線パターン形成工程と、前記基板上の前記薄膜トランジスタが形成される領域に本発明の第３の態様における配線パターンの形成方法によって配線パターンを形成する第２配線パターン形成工程と、を備えるアクティブマトリクス基板の製造方法に関する。
　上記のアクティブマトリクス基板の製造方法によると、接続配線が形成される領域において、第１の金属層の幅を第２の金属層の幅よりも大きいものとすることができるので、接続配線の基板への密着性を高めることができる。さらに、エッチング時にチタン層の上端部がアンダーカットされることによる影響を防止ないし抑制することができる。また、配線抵抗の上昇を防止ないし抑制することができる。一方、薄膜トランジスタが形成される複数の領域において、並列する２つの配線パターン間の距離を一定の距離とすることができるので、トランジスタ特性が低下することを防止ないし抑制することができる。また、当該距離が変動することにより配線抵抗、配線間容量、及び配線幅が変動することを防止ないし抑制することができる。さらに、当該距離Ｌが変動することにより半導体層の膜厚が変動することやチャネルにおける電気移動度が変動することを防止ないし抑制することができる。そして、これらの効果によってアクティブマトリクス基板の信頼性を高めることができ、このような効果が実現されたアクティブマトリクス基板を製造することができる。
（発明の効果）
　本発明によれば、断面視において逆凸型を成すレジストパターンを容易に形成することができる。さらに、そのようなレジストパターンを用いて配線パターンを形成することができる。ひいては、そのような配線パターンを用いてアクティブマトリクス基板を製造することもできる。
実施形態１に係る液晶表示装置１０の断面図を示す。 液晶パネル１１の断面図を示す。 アクティブマトリクス基板３０の一部を拡大した平面図を示す。 ソース配線３８の要部断面図を示す。 実施形態１に係るレジストパターン及び配線パターンの形成方法であって、ソース配線３８の配線パターン３９を形成する工程（１）を示す。 ソース配線３８の配線パターン３９を形成する工程（２）を示す。 ソース配線３８の配線パターン３９を形成する工程（３）を示す。 ソース配線３８の配線パターン３９を形成する工程（４）を示す。 ソース配線３８の配線パターン３９を形成する工程（５）を示す。 ソース配線３８の配線パターン３９を形成する工程（６）を示す。 ソース電極４８及びドレイン電極４１の要部断面図を示す。 実施形態２に係るレジストパターン及び配線パターンの形成方法であって、ソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する工程（１）を示す。 ソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する工程（２）を示す。 ソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する工程（３）を示す。 ソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する工程（４）を示す。 ソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する工程（５）を示す。 ソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する工程（６）を示す。 ソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する工程（７）を示す。 ソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する工程（８）を示す。 ソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する工程（９）を示す。 実施形態３に係るレジストパターン１５４を形成する工程（１）を示す。 レジストパターン１５４を形成する工程（２）を示す。
　＜実施形態１＞
　図面を参照して実施形態１を説明する。図１は、実施形態１に係る液晶表示装置１０の断面図を示している。ここで、図１に示す上側を表側とし、同図下側を裏側とする。液晶表示装置１０は、図１に示すように、表示パネルである液晶パネル１１と、外部光源であるバックライト装置１２とを備え、これらが枠状を成すベゼル１３などにより一体的に保持されるようになっている。
　まず、バックライト装置１２の構成の概略について説明する。バックライト装置１２は、液晶パネル１１の背面直下に光源が配されてなる、いわゆる直下型のバックライトであり、表側（光出射側、液晶パネル１１側）に開口したシャーシ１４と、シャーシ１４内に敷設される反射シート１５と、シャーシ１４の開口部分に取り付けられる光学部材１６と、光学部材１６を固定するためのフレーム１７と、シャーシ１４内に並列した状態で収容される複数本の冷陰極管１８と、冷陰極管１８の端部を遮光すると共に自身が光反射性を備えてなるランプホルダ１９と、を有して構成されている。
　続いて、液晶パネル１１の構成の概略について説明する。図２は、液晶パネル１１の断面図を示している。液晶パネル１１は、図２に示すように、一対の透明な（透光性を有する）ガラス製の基板２０，３０間に、電界印加に伴って光学特性が変化する物質である液晶材料を含む液晶層２９を封入してなる。液晶パネル１１を構成する両基板２０，３０のうち裏側（バックライト装置１２側）に配されるものがアクティブマトリクス基板３０とされ、表側（光出射側）に配されるものが、ＣＦ基板２０とされている。アクティブマトリクス基板３０における内面側（液晶層２９側、ＣＦ基板２０との対向面側）には、図２に示すように、スイッチング素子であるＴＦＴ（Thin Film Transistor、薄膜トランジスタ）３７及び画素電極３６が多数並んで設けられている。また、両基板２０，３０の内面側には、液晶層２９に臨むと共に液晶層２９に含まれる液晶分子を配向させるための配向膜２５、３５がそれぞれ形成されている。液晶パネル１１では、これらの配向膜２５、３５に紫外線を照射することで液晶層２９内の液晶分子のプレチルト角を制御する。なお、両基板２０，３０の外面側には、表裏一対の偏光板２２がそれぞれ貼り付けられている。
　先に、ＣＦ基板２０の構成について説明する。ＣＦ基板２０における内面側（液晶層２９側、アクティブマトリクス基板３０との対向面側）には、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）を呈する各着色部２１から成るカラーフィルタが設けられており、各着色部２１は、後述するアクティブマトリクス基板３０側の各画素電極３６と平面視において重畳する位置に多数個がマトリクス状に並列配置されている。カラーフィルタを構成する各着色部間には、混色を防ぐための格子状を成す遮光部（ブラックマトリクス）２３が形成されている。遮光部２３は、後述するアクティブマトリクス基板３０側のソース配線３８、ゲート配線３２及びＣｓ配線３４に対して平面視において重畳する配置とされている。各着色部２１及び遮光部２３の表面には、アクティブマトリクス基板３０側の画素電極３６と対向する対向電極２６が設けられている。対向電極は、例えばＩＴＯ（Indium Tin Oxide）膜等の透明膜電極から成り、全面ベタ状に形成されている。
　続いて、アクティブマトリクス基板３０の構成について説明する。図３は、アクティブマトリクス基板３０の一部を拡大した平面図を示している。アクティブマトリクス基板３０における内面側（液晶層２９側、ＣＦ基板２０との対面側）には、図３に示すように、Ｙ軸方向（列方向、縦方向）に沿って延びると共に互いに並列する多数本のソース配線（信号配線）３８と、Ｘ軸方向（行方向、横方向）、即ちソース配線３８に対して直交（交差）する方向に沿って延びると共に互いに並列する多数本のゲート配線３２と、各ゲート配線３２間に配されると共にゲート配線３２に並行しつつ互いに並列する多数本のＣｓ配線３４とが格子状に形成されている。なお、以下では、平面図又は裏面図において図の上下方向を列方向と称し、図の左右方向を行方向と称することとする。
　ゲート配線３２とＣｓ配線３４とは交互に配されており、隣り合うゲート配線３２とＣｓ配線３４との間の間隔はほぼ等しく設定されている。ソース配線３８は各画素領域の端部（ゲート配線３２と直交する方向に沿った端部）に沿って列方向に延びており、ゲート配線３２及びＣｓ配線３４に対して相対的に小さな幅で形成されている。Ｃｓ配線３４はそれぞれ列方向に隣接する２つの画素領域それぞれの端部と一部が重なるように行方向に延びている。ゲート配線３２及びＣｓ配線３４は、アクティブマトリクス基板３０の製造工程において共に同一工程にて同一材料によって設けられており、同一の層に配されている。ゲート配線３２及びＣｓ配線３４は、ソース配線３８に対して相対的に下層側に配されている。互いに交差するソース配線３８とゲート配線３２、Ｃｓ配線３８との間には、図示しないゲート絶縁膜が介在しており、それにより相互が絶縁状態に保たれている。また、相対的に上層側に配されるソース配線３８のさらに上層側には、図示しない層間絶縁膜（パッシベーション膜、保護層）が設けられており、この層間絶縁膜によりソース配線３８の保護が図られている。
　各ソース配線３８と各ゲート配線３２との交差部には、図３に示すように、両配線３８、３２に接続されるスイッチング素子としてのＴＦＴ３７がそれぞれ形成されている。ＴＦＴ３７は、いわゆる逆スタガ型（ボトムゲート型）であって、ゲート配線３２上に配置されている。そして、ゲート配線３２の一部は、ゲート電極４２となっている。このゲート電極４２には、所定のタイミングでゲート配線３２に入力される走査信号が供給されるようになっている。また、ソース配線３８からＴＦＴ３７側に引き出された枝線がゲート電極４２に対して半導体膜等（図示せず）を介して重畳するＴＦＴ３７のソース電極４８を構成しており、このソース電極４８には、ソース配線３８に入力される画像信号（データ信号）が供給されるようになっている。
　ソース配線３８、ゲート配線３２及びＣｓ配線３４によって囲まれた領域には、図３に示すように、縦長の方形状をなす画素電極３６がマトリクス状に多数並んで配されている。画素電極３６には、コンタクトホール３３を介してドレイン配線３１が接続され、このドレイン配線３１の一端側がＴＦＴ３７側に引き出されてゲート電極４２と半導体膜等（図示せず）を介して重畳するドレイン電極４１となっている。このドレイン配線３１は、ソース配線３８と同一材料により同一工程にて同一の層に設けられており、ゲート配線３２及びＣｓ配線３４に対して相対的に上層側に設けられている。画素電極３６のうちＣｓ配線３４側の端部は、Ｃｓ配線３４に対してゲート絶縁膜及び層間絶縁膜を介して重畳配置されることで、Ｃｓ配線３４との間で容量を形成している（符号３６ａ参照）。これにより、ＴＦＴ３７のゲート電極４２に走査信号が入力されない期間（ＴＦＴオフ期間）においても、画素電極３６の電圧を保持することが可能とされる。また、画素電極３６は、ＩＴＯ或いはＺｎＯ（Zinc Oxide）等の透明膜電極から成っている。なお、本実施形態に係るアクティブマトリクス基板３０では、表示単位である１つの画素領域を２つの副画素に分割して駆動するいわゆるマルチ画素駆動方式を採用しており、これにより、良好な視野角特性が実現されている。
　続いて、上述した各配線３２、３８、３１、３４の構成について説明する。ゲート配線３２、ソース配線３８、ドレイン配線３１及びＣｓ配線３４は、アクティブマトリクス基板３０上にそれぞれパターニングされた金属膜から成り、この金属膜は遮光性を有している。具体的には、これらの配線は、いずれも銅（Ｃｕ）を含む金属材料からなり、例えば銅及びチタン（Ｔｉ）から成る合金から成るものとされる。ここで、図４に、ガラス基板４０上に形成されたソース配線３８の要部断面図を示す。図４は、ソース配線３８を当該ソース配線３８が延びる方向と直交する方向に沿った面で切断した断面構成を示している。本実施形態に係るアクティブマトリクス基板３０のソース配線３８は、図４に示すように、チタンから成るチタン層３８ａ１とチタン層３８ａ１上に形成された銅から成る銅層３８ｂ１とから成る配線パターン３９で形成されている。ソース配線３８がこのような構成とされていることで、ソース配線３８では、チタン層３８ａ１がバリアメタルとしての機能を果たしている。このようにソース配線３８においてチタン層３８ａ１がバリアメタルとして機能することで、ソース配線３８において金属材料の拡散や相互反応が防止される等、配線の信頼性が向上されている。
　また、ソース配線３８では、図４に示すように、チタン層３８ａ１の幅が銅層３８ｂ１の幅よりも相対的に大きいものとなっている。チタン層３８ａ１の幅が銅層３８ｂ１の幅よりも大きいものとされていることで、ガラス基板４０に対する密着性を向上でき、配線抵抗の上昇を抑制できる等、好適な効果を得ることができる。ここでチタン層３８ａ１の幅は、８μｍ以上であることが好ましい。また、チタン層３８ａ１の幅と銅層３８ｂ１の幅が同じである場合、チタン層３８ａ１のエッチング時にチタン層３８ａ１の上端部がカットされるいわゆるアンダーカットが発生し、配線特性の不良が発生することがあるが、配線パターン３９ではチタン層３８ａ１の幅が銅層３８ｂ１の幅よりも大きいため、チタン層３８ａ１にアンダーカットが発生することが防止されている。なお、本実施形態に係るアクティブマトリクス基板３０では、ガラス基板４０とチタン層３８ａ１との間にゲート絶縁膜等が介在しているが、図４ではそれらの図示を省略している。
　続いて、図４に示したソース配線３８の配線パターン３９を形成する方法について説明する。図５～図１０は、図４と同一断面において、ソース配線３８の配線パターン３９を形成する工程（１）～（６）を示している。なお、以下では、ガラス基板４０上にソース配線３８の配線パターン３９を形成する方法について説明するが、下地とする材料については適宜に変更可能である。本方法では、まず、図５に示すように、ガラス基板４０上にチタン膜を成膜してチタンから成る第１の金属層３８ａを形成し（第１金属層形成工程の一例）、次いで、第１の金属層３８ａ上の全面に銅膜を成膜して銅から成る第２の金属層３８ｂを形成する（第２金属層形成工程の一例）。
　次いで、図６に示すように、第２の金属層３８ａ上の全面及びガラス基板４０の一部にポジ型の第１のレジスト樹脂を塗布して第１のレジスト層５２ａを形成する（第１レジスト層形成工程の一例）。ここで、第１のレジスト樹脂は、アルカリ可溶性樹脂とナフトキノンジアジド系感光剤を含有し、ベンゼンスルホン酸、ｐ－トルエンスルホン酸、安息香酸、フタル酸、トルイル酸、サルチル酸の少なくとも１つが全量に対して１～５重量％の範囲内で添加された樹脂である。次いで、図７に示すように、第１のレジスト層５２ａ上の全面にポジ型の第２のレジスト樹脂を塗布して第２のレジスト層５２ｂを形成する（第２レジスト層形成工程の一例）。ここで、第２のレジスト樹脂は、アルカリ可溶性樹脂とナフトキノンジアジド系感光剤を含有し、四級アンモニウム塩、メタクリル酸、アクリル酸エステル重合体、ポリエステル樹脂、エポキシ樹脂、ウレタン樹脂の少なくとも１つが全量に対して１～５重量％の範囲内で添加された樹脂である。第１のレジスト樹脂及び第２のレジスト樹脂がこのような材料及び配分で形成されていることで、第１のレジスト層５２ａの露光感度（感光速度）は第２のレジスト層５２ｂよりも相対的に大きいものとなっている。
　次いで、図７に示すように、所定のパターニングがされたフォトマスク６０を介して、第１のレジスト層５２ａ及び第２のレジスト層５２ｂに対して露光を行う（露光工程の一例）。これにより、第１のレジスト層５２ａ及び第２のレジスト層５２ｂのうち、フォトマスク６０の開口パターンと重畳する部位が感光する。このとき、上述したように第１のレジスト層５２ａの露光感度が第２のレジスト層５２ｂよりも大きいので、第２のレジスト層５２ｂに比して第１のレジスト層５２ａの感光が早く進行し、第１のレジスト層５２ａではフォトマスク６０の遮蔽パターンの端縁部と重畳する部位まで感光が進行する。
　次いで、露光された第１のレジスト層５２ａ及び第２のレジスト層５２ｂの現像を行う（現像工程の一例）。これにより、図８に示すように、第１のレジスト層５２ａ及び第２のレジスト層５２ｂは、その感光部位が取り除かれる（以下、現像後の第１のレジスト層５２ａ１、第２のレジスト層５２ｂ１を、それぞれ第１のパターン形成部５２ａ１、第２のパターン形成部５２ｂ１と称する）。このとき、上述したように第１のレジスト層５２ａではフォトマスク６０の遮蔽パターンの端縁部と重畳する部位まで感光が進行しているので、第１のレジスト層５２ａは、その内側方向に向かって第２のレジスト層５２ｂよりも多くの部位が取り除かれる。この結果、第２のパターン形成部５２ｂ１は第１のパターン形成部５２ａ１よりも相対的にパターン幅が大きなものとなり、レジスト層全体として視たときに逆凸型を成すレジストパターン５４が形成される。
　次いで、レジストパターン５４のうち、第１のパターン形成部５２ａ１をマスクとして、第２の金属層３８ｂの一部をウェットエッチングにより除去する（第１エッチング工程の一例）。このとき用いるエッチング溶液は、銅から成る第２の金属層３８ｂを溶解可能であってチタンから成る第１の金属層３８ａを溶解不能な材料（酢酸や硝酸等）とする。これにより、図９に示すように、第２の金属層３８ｂのうち、第１のパターン形成部５２ａ１と重畳する部位が残存すると共にその他の部位が除去され、ソース配線３８の配線パターン３９の一部を成す銅層３８ｂ１が形成される。
　次いで、レジストパターン５４のうち、第２のパターン形成部５２ｂ１をマスクとして、第１の金属層３８ａの一部をドライエッチングにより除去する（第２エッチング工程の一例）。このときエッチングは異方性エッチングとして進行するので、第１の金属層３８ｂのうち、第２のパターン形成部５２ａ１と重畳する部位が残存し、その他の部位が除去される。これにより、図１０に示すように、銅層３８ｂよりも大きなパターン幅で、ソース配線３８の配線パターン３９の一部を成すチタン層３８ａ１が形成される。次いで、レジストパターン５４をアッシングにより除去する（アッシング工程の一例）。以上の工程により、図４に示すソース配線３８の配線パターン３９を形成することができる。
　以上のように本実施形態に係るレジストパターン５４の形成方法では、露光感度が異なる第１のレジスト樹脂と第２のレジスト樹脂を各々塗布することで、露光工程における第１のレジスト樹脂の感光速度と第２のレジスト樹脂の感光速度を異なるものとすることができる。即ち、第１のレジスト樹脂を相対的に現像液に除去され易い露光感度に設計し、第２のレジスト樹脂を相対的に現像液に除去され難い露光感度に設計することで、本実施形態のレジストパターン５４、即ち、第１のパターン形成部５２ａ１と、第１のパターン形成部５２ａ１上であって相対的に第１のパターン形成部５２ａ１よりもパターン幅の大きい第２のパターン形成部５２ｂ１と、を有するレジストパターン（断面視において逆凸型を成すレジストパターン）５４を形成することが可能となるのである。
　また、本実施形態に係るレジストパターン５４の形成方法では、第１レジスト層形成工程において、ポジ型の第１のレジスト樹脂を用いる。そして、第２レジスト層形成工程において、第１のレジスト樹脂よりも相対的に露光感度が小さなポジ型の第２のレジスト樹脂を用いる。さらに、露光工程では、第２のパターン形成部５２ｂ１と重畳する領域が遮蔽されたパターンを有するマスクを用いる。このため、露光工程において、第２レジスト層５２ｂがマスクの開口パターンと重畳する領域が感光することとなる一方で、第１レジスト層５２ａがマスクの開口パターンと重畳する領域が感光すると共に、フォトマスク６０の遮蔽パターンの端縁部と重畳する領域まで感光が進行する。そして、現像工程では、第２レジスト層５２ｂがフォトマスク６０の開口パターンと重畳する領域のみが除去され、第１レジスト層５２ａがフォトマスク６０の開口パターンと重畳する領域が除去されると共に、フォトマスク６０の遮蔽パターンの端縁部と重畳する領域が除去される。この結果、ポジ型の２つのレジスト樹脂を用いて断面視において逆凸型を成すレジストパターン５４を形成することができる。
　また、本実施形態に係るレジストパターン５４の形成方法では、第１レジスト層形成工程において、ベンゼンスルホン酸、ｐ－トルエンスルホン酸、安息香酸、フタル酸、トルイル酸、サルチル酸の少なくとも１つが全量に対して１～５重量％の範囲内で添加された第１のレジスト樹脂を用いる。このため、露光感度が大きな第１のレジスト樹脂を用いて第１レジスト層５２ａを形成することができる。
　また、本実施形態に係るレジストパターン５４の形成方法では、第２レジスト層形成工程において、四級アンモニウム塩、メタクリル酸、アクリル酸エステル重合体、ポリエステル樹脂、エポキシ樹脂、ウレタン樹脂の少なくとも１つが全量に対して１～５重量％の範囲内で添加された前記第２のレジスト樹脂を用いる。このため、露光感度が小さな第２のレジスト樹脂を用いて第２レジスト層５２ｂを形成することができる。
　また、本実施形態に係るレジストパターン５４の形成方法では、第１形成工程及び前記第２形成工程において、アルカリ可溶性樹脂とナフトキノンジアジド系感光剤を含有する第１のレジスト樹脂及び第２のレジスト樹脂を用いる。このため、ポジ型のレジスト樹脂をフォトリソグラフィーに適した具体的な構成とすることができる。
　さらに、本実施形態に係るソース配線３８の配線パターン３９の形成方法では、断面視において逆凸型を成すレジストパターン５４を利用することで、第２エッチング工程において、第１のパターン形成部５２ａ１に比して幅が大きな第２のパターン形成部５２ｂ１をマスクとして第１の金属層３８ａに対してドライエッチングを行うことができる。これにより、エッチング後に、銅層３８ｂ１に比して幅が大きなチタン層３８ａ１を形成することができる。即ち、チタン層３８ａ１の表面に当該チタン層３８ａ１よりも幅が小さな銅層３８ｂ１が積層された配線パターン３９を形成することができる。このように、チタン層３８ａ１の幅を銅層３８ｂ１の幅よりも大きいものとすることで、銅の拡散や相互反応を防止することができる。また、発熱による配線特性の変化を防止ないし抑制できるため、電圧印加時に不具合が発生することを防止することができ、配線の信頼性を高めることができる。さらに、ガラス基板４０に対する配線の密着性を高めることができる。また、チタン層３８ａ１のエッチング時にチタン層３８ａ１にアンダーカットが発生することを防止でき、配線特性の不良が発生することを防止することができる。
　また、本実施形態に係るソース配線３８の配線パターンの形成方法３９では、第１金属層形成工程において、第１の金属材料としてチタンを用い、第２金属層形成工程において、第２の金属材料として銅を用いる。このため、チタン層３８ａ１をバリアメタルとし、銅層３８ｂ１をソースメタルとしたソース配線３８を形成することができる。
　＜実施形態２＞
　図面を参照して実施形態２を説明する。実施形態２は、図４に示したＴＦＴを構成するソース電極及びドレイン電極の配線パターン３９を形成する方法に係るものである。アクティブマトリクス基板３０の構成及び液晶表示装置１０の構成は実施形態１のものと同じであるため、構造、作用、及び効果の説明は省略する。
　まず、図３に示したＴＦＴ３７を構成するソース電極４８及びドレイン電極４１の配線パターン４９、５９の構成について説明する。図１１は、ガラス基板４０上に形成されたソース電極４８及びドレイン電極４１の要部断面図を示している。ソース電極４８及びドレイン電極４１は、図１１に示すように、半導体で形成されたチャネル半導体層５０ａを介してガラス基板４０上に形成されている。また、ソース電極４８及びドレイン電極４１は、各配線３２、３８、３１、３４と同様に銅及びチタンから成る合金から構成されている。具体的には、図１１に示すように、ゲート電極４８の配線パターン４９とドレイン電極４１の配線パターン５９はいずれも、チタンから成るチタン層４８ａ１、４１ａ１とチタン層４８ａ１、４１ａ１上に形成された銅から成る銅層４８ｂ１、４１ｂ１とから形成されている。そして、配線パターン４９，５９のいずれにおいても、チタン層４８ａ１、４１ａ１の幅と銅層４８ｂ１、４１ｂ１の幅は等しいものとされている。
　ソース電極４８及びドレイン電極４１との間には、チャネル半導体層５０ａの一部が露出している。ソース電極４８及びドレイン電極４１との間に露出したチャネル半導体層５０ａの一部は、ＴＦＴ３７のチャネルとなる部位である。このチャネル半導体層５０ａの一部の下層側であってガラス基板４０との間には、ゲート絶縁膜を介してゲート電極４２が形成されている。なお、図１１では、ゲート絶縁膜及びゲート電極４２の図示を省略している。ゲート配線３２を介してゲート電極に所定の電圧が印加されることで、ソース電極４８及びドレイン電極４１との間のチャネル半導体層５０ａに反転層が形成され、ソース電極４８及びドレイン電極４１との間に電流経路が形成される。これにより、ＴＦＴ３７がオンされる。
　また、図１１の参照符号Ｌは、ゲート電極４８（配線パターン４９）とドレイン電極４１（配線パターン５９）との間の距離を示している。アクティブマトリクス基板３０では、基板上の複数箇所にＴＦＴ３７が形成されているが、いずれのＴＦＴ３７においても、ゲート電極４８とドレイン電極４１との間の距離Ｌは一定となるように形成されている。このため、本実施形態に係るアクティブマトリクス基板３０では、アクティブマトリクス基板３０上に形成された複数のＴＦＴ３７の信頼性が高められている。
　続いて、本実施形態に係るソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する方法について説明する。図１２～図２０は、図１１と同一の断面において、ソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する工程（１）～（９）を示している。なお、以下では、ガラス基板３０上にソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成する方法について説明するが、下地とする材料については適宜に変更可能である。本方法では、まず、図１２に示すように、ガラス基板４０上に半導体層５０を形成し、次いで、半導体層５０上にチタン膜を成膜してチタンから成る第１の金属層４５ａを形成し（第１金属層形成工程の一例）、次いで、第１の金属層４５ａ上の全面に銅膜を成膜して銅から成る第２の金属層４５ｂを形成する（第２金属層形成工程の一例）。
　次いで、図１３に示すように、第２の金属層４５ａ上の全面及びガラス基板５０の一部にポジ型の第１のレジスト樹脂を塗布して第１のレジスト層６２ａを形成する（第１レジスト層形成工程の一例）。ここで、第１のレジスト樹脂は、アルカリ可溶性樹脂として第１のノボラック樹脂を含有し、その含有量が全量に対して１０～４０重量％の範囲内である。第１のレジスト樹脂のその他の構成、配分については実施形態１のものと同じである。次いで、図１４に示すように、第１のレジスト層６２ａ上の全面にポジ型の第２のレジスト樹脂を塗布して第２のレジスト層６２ｂを形成する（第２レジスト層形成工程の一例）。ここで、第２のレジスト樹脂は、アルカリ可溶性樹脂として上述した第１のノボラック樹脂に比して分子量が小さな第２のノボラック樹脂を含有し、その含有量が全量に対して１０～４０重量％の範囲内である。第２のレジスト樹脂のその他の構成、配分については実施形態１のものと同じである。第１のレジスト樹脂及び第２のレジスト樹脂がこのような材料及び配分で形成されていることで、第１のレジスト層６２ａの露光感度（感光速度）が第２のレジスト層６２ｂよりも相対的に大きいものとなっていると共に、第２のレジスト層６２ｂの耐熱性が第１のレジスト層６２ａよりも相対的に小さいものとなっている。
　次いで、図１４に示すように、所定のパターニングがされたフォトマスク７０を介して、第１のレジスト層６２ａ及び第２のレジスト層６２ｂに対して露光を行う（露光工程の一例）。このフォトマスク７０は、図１４に示すように、並列した２つの遮光パターンを有している。これにより、第１のレジスト層６２ａ及び第２のレジスト層６２ｂのうち、フォトマスク７０の開口パターンと重畳する部位が感光する。このとき、上述したように第１のレジスト層６２ａの露光感度が第２のレジスト層６２ｂよりも大きいので、第２のレジスト層６２ｂに比して第１のレジスト層６２ａの感光が早く進行し、第１のレジスト層６２ａではフォトマスク７０の遮蔽パターンの端縁部と重畳する部位まで感光が進行する。
　次いで、露光された第１のレジスト層６２ａ及び第２のレジスト層６２ｂの現像を行う（現像工程の一例）。これにより、図１５に示すように、第１のレジスト層６２ａ及び第２のレジスト層６２ｂは、その感光部位が取り除かれる（以下、現像後の第１のレジスト層６２ａ１、第２のレジスト層６２ｂ１を、それぞれ第１のパターン形成部６２ａ１、第２のパターン形成部６２ｂ１と称する）。このとき、上述したように第１のレジスト層６２ａではフォトマスク７０の遮蔽パターンの端縁部と重畳する部位まで感光が進行しているので、第１のレジスト層６２ａは第２のレジスト層６２ｂよりも多くの部位が取り除かれる。この結果、２つの第２のパターン形成部６２ｂ１、６２ｂ１が２つの第１のパターン形成部６２ａ１、６２ａ１よりもそれぞれ相対的にパターン幅が大きなものとなり、レジスト層全体として視たときに逆凸型を成す２つのレジストパターン６４、６４が並列して形成される。
　次いで、２つの第２のパターン形成部６２ｂ１、６２ｂ１をそれぞれ熱処理し、図１６に示すように、両者が一体となるまで融解する（融解工程の一例）（以下、溶解して一体となった２つの第２のパターン形成部６２ｂ１、６２ｂ１を第３のパターン形成部６２ｃと称する）。このとき、上述したように第２のパターン形成部６２ｂ１、６２ｂ１（第２のレジスト層６２ｂ）の耐熱性は第１のパターン形成部６２ａ１、６２ａ１（第１のレジスト層６２ａ）よりも相対的に小さいので、所定の温度で熱処理することで、第１のパターン形成部６２ａ１、６２ａ１を融解させることなく第２のパターン形成部６２ｂ１、６２ｂ１のみを融解させることができる。これにより、２つの第２のパターン形成部６２ｂ１、６２ｂ１の下側にそれぞれ形成されていた２つの第１のパターン形成部６２ａ１、６２ａ１は、第３のパターン形成部６２ｃによって覆われることとなる。また、２つの第１のパターン形成部６２ａ１、６２ａ１の間に露出していた第２の金属層４５ｂの一部についても、第３のパターン形成部６２ｃによって覆われることとなる。
　次いで、第３のパターン形成部６２ｃをマスクとして、第２の金属層３８ｂの一部をウェットエッチング又はドライエッチングにより除去する（第１エッチング工程の一例）。ここで、ウェットエッチングを行う場合、エッチング溶液は、銅から成る第２の金属層４５ｂを溶解可能であってチタンから成る第１の金属層４５ａを溶解不能な材料（酢酸や硝酸等）とする。これにより、図１７に示すように、第２の金属層４５ｂのうち、第３のパターン形成部６２ｃと重畳する部位が残存すると共にその他の部位が除去される（以下、第１エッチング工程後に残存した第２の金属層４５ｂ１を第２の残存金属層４５ｂ１と称する）。
　次いで、第３のパターン形成部６２ｃをマスクとして、第１の金属層４５ａの一部をウェットエッチング又はドライエッチングにより除去する（第２エッチング工程の一例）。ここで、ウェットエッチングを行う場合、エッチング溶液は、フッ酸等を用いることができる。これにより、図１８に示すように、第１の金属層４５ａのうち、第３のパターン形成部６２ｃと重畳する部位が残存すると共にその他の部位が除去される（以下、第１２エッチング工程後に残存した第１の金属層４５ａ１を第１の残存金属層４５ａ１と称する）。
　次いで、第３のパターン形成部６２ｃをマスクとして、半導体層５０の一部をドライエッチングにより除去する（第３エッチング工程の一例）。これにより、図１９に示すように、半導体層５０のうち、第３のパターン形成部６２ｃと重畳する部位が残存すると共にその他の部位が除去され、ＴＦＴ３７のチャネルを構成するチャネル半導体層５０ａが形成される。次いで、図２０に示すように、第３のパターン形成部６２ｃをアッシングにより除去する（第１のアッシング工程の一例）。このとき、第３のパターン形成部６２ｃのみを除去し、２つの第１のパターン形成部６２ａ１を残存させるようにアッシングを行う。
　次いで、２つの第１のパターン形成部６２ａ１、６２ａ１をマスクとして、第２の残存金属層４５ｂ１の一部をウェットエッチング又はドライエッチングにより除去する（第４エッチング工程の一例）。次いで、２つの第１のパターン形成部６２ａ１、６２ａ１をマスクとして、第１の残存金属層４５ａ１の一部をウェットエッチング又はドライエッチングにより除去する（第５エッチング工程の一例）。これにより、第２の残存金属層４５ｂ１及び第１の残存金属層４５ａ１のうち、第１のパターン形成部６２ｃと重畳する部位が残存すると共にその他の部位が除去される。これにより、２つの第１のパターン形成部６２ａ１、６２ａ１の間に残存していた第２の残存金属層４５ｂ１及び第１の残存金属層４５ａ１が除去され、ソース電極４８及びドレイン電極４１を構成する２つの銅層４８ｂ１、４１ｂ１及び２つのチタン層４８ａ１、４１ａ１がそれぞれ形成される。以上の工程により、図１１に示すソース電極４８及びドレイン電極４１の配線パターン４９、５９を形成することができる。
　以上のように本実施形態に係るレジストパターン５４の形成方法では、第２レジスト層形成工程において、第１のレジスト樹脂よりも相対的に耐熱性が小さな第２のレジスト樹脂を用いる。このため、第１のパターン形成部６２ａ１、６２ａ１上に当該第１のパターン形成部６２ａ１、６２ａ１よりも相対的に耐熱性が小さな第２のパターン形成部６２ｂ１、６２ｂ１が積層されたレジストパターン５４を形成することができる。このようなレジストパターンで５４は、例えば第２のパターン形成部６２ｂ１、６２ｂ１のみを加熱融解することができ、これにより、本実施形態に示したような様々な配線パターン４９、５９を容易に形成することが可能となる。
　また、本実施形態に係るレジストパターン６４の形成方法では、第１レジスト層形成工程において、第１のアルカリ可溶性樹脂として第１のノボラック樹脂を含有する第２のレジスト樹脂を用い、第２レジスト層形成工程において、第２のアルカリ可溶性樹脂として第１のノボラック樹脂に比して分子量が小さな第２のノボラック樹脂を用いる。このため、第１レジスト層形成工程及び第２レジスト層形成工程において、第１のレジスト樹脂と第２のレジスト樹脂をフォトリソグラフィーに適した具体的な構成とすることができる。
　また、本実施形態に係るレジストパターン６４の形成方法では、第１レジスト層形成工程において、第１のアルカリ可溶性樹脂が１０～４０重量％の範囲内で含有された第１のレジスト樹脂を用い、第２レジスト層形成工程において、第２のアルカリ可溶性樹脂が１０～４０重量％の範囲内で含有された第２のレジスト樹脂を用いる。このため、第１レジスト層形成工程及び第２レジスト層形成工程において、第１のレジスト樹脂と第２のレジスト樹脂をフォトリソグラフィーに適した具体的な構成とすることができる。
　ここで、レジストパターンの形成方法の一つとして、ハーフトーンマスクを用いて光の露光量を選択的に変化させて露光を行うことで、選択的に厚みの異なるレジストパターンを形成するハーフトーン露光技術が知られている。このように選択的に厚みの異なるレジストパターンは、当該レジストパターンをマスクとして利用することができると共に、アッシングすることで当該レジストパターンのうち厚みの小さい部分のみが除去され、異なるパターンのレジストパターンとすることができる。そしてこの異なるパターンとされたレジストパターンをマスクとしてさらに利用することができる。本実施形態に係る配線パターン４９、５９の形成方法によると、断面視において逆凸型を成す２つのレジストパターン６４、６４を利用することで、融解工程において、並列する２つの第１のパターン形成部６２ａ１、６２ａ１を融解した第２のパターン形成部６２ｂ１、６２ｂ１で覆うことができ、新たに第３のパターン形成部６２ｃを形成することができる。そして、この第３のパターン形成部６２ｃをマスクとして利用することができる。さらに、第３のパターン形成部６２ｃのみをアッシングにより除去することで、露出した並列する２つの第１のパターン形成部６２ａ１、６２ａ１をマスクとしてさらに利用することができる。このため、ハーフトーン露光技術を利用しなくとも（ハーフトーンマスクを用いなくとも）、異なるパターンを有するレジストパターンを連続して利用することができ、必要となるフォトマスクの数を減らすことができる。さらに、ハーフトーン露光技術を利用した従来の配線パターンの形成工程に比して工程数を減らすことができる。
　また、本実施形態に係る配線パターン４９、５９の形成方法では、第１のアッシング工程後に露出した並列する２つの第１のパターン形成部６２ａ１、６２ａ１をマスクとして配線パターン４９、５９を形成することで、並列した２つの配線パターン４９、５９間の距離Ｌを一定に保ちながら、配線パターン４９、５９を形成することができる。このため、このような並列する２つの配線パターン４９、５９をガラス基板４０上の複数箇所に形成する場合に、２つの配線パターン４９、５９間の距離Ｌが、配線パターン４９、５９を形成する箇所によってばらつくことを防止ないし抑制することができる。これにより、複数のＴＦＴ３７を、ゲート電極４８とドレイン電極４１との間の距離Ｌが一定とされた状態で、ガラス基板４０上の複数箇所に形成することができる。
　＜実施形態３＞
　続いて実施形態３について説明する。実施形態３は、実施形態１及び実施形態２で説明した配線パターン３９、４９、５９の形成方法によってアクティブマトリクス基板３０を製造する方法に係るものである。アクティブマトリクス基板３０の構成及び液晶表示装置１０の構成は実施形態１のものと同じであるため、構造、作用、及び効果の説明は省略する。
　実施形態３に係るアクティブマトリクス基板３０の製造方法では、アクティブマトリクス基板３０上における各配線３２、３８、３１、３４（接続配線の一例）が形成される領域に、実施形態１で説明した配線パターン３９の形成方法によって各配線３２、３８、３１、３４の配線パターンを形成する。そして、ＴＦＴ３７が形成される領域に、実施形態２で説明した配線パターン４９、５９の形成方法によってソース電極４８及びドレイン電極４１の配線パターンを形成する。また、これらの配線パターンの形成に前後して、アクティブマトリクス基板３０を構成するゲート絶縁膜、層間絶縁膜や画素電極等を形成する。以上により、アクティブマトリクス基板３０を製造する。
　実施形態３に係るアクティブマトリクス基板３０の製造方法によると、各配線３２、３８、３１、３４において、チタン層の幅を銅層の幅よりも大きいものとすることができるので、各配線３２、３８、３１、３４のガラス基板４０への密着性を高めることができる。さらに、エッチング時にチタン層の上端部がアンダーカットされることによる影響を防止ないし抑制することができる。また、バリアメタルとして機能するチタン層の幅が大きいことで配線抵抗の上昇を防止ないし抑制することができる。そして、これらの効果によって、アクティブマトリクス基板３０の信頼性を高めることができる。
　ここで、アクティブマトリクス基板３０上に形成された複数のＴＦＴ３７では、ソース電極４８とドレイン電極４１との間の距離Ｌ（以下、電極間距離Ｌと称する）が十分でなければ、ＴＦＴにマイナスの電圧が印加された場合にＴＦＴ３７内の電流値が過度に大きくなり、トランジスタ特性を保つことができない。実施形態３に係るアクティブマトリクス基板３０の製造方法によると、アクティブマトリクス基板３０の複数箇所に形成された複数のＴＦＴ３７について、電極間距離Ｌを一定の距離とすることができるので、トランジスタ特性が低下することを防止ないし抑制することができる。また、電極間距離Ｌが変動することにより配線抵抗、配線間容量、及び配線幅が変動することを防止ないし抑制することができる。さらに、電極間距離Ｌが変動することにより半導体層５０の膜厚が変動することやチャネルにおける電気移動度が変動することを防止ないし抑制することができる。そして、これらの効果によって、アクティブマトリクス基板３０の信頼性を高めることができる。
　＜実施形態４＞
　図面を参照して実施形態４を説明する。図２１及び図２２は、実施形態３に係るレジストパターン１５４を形成する工程（１）及び（２）を示している。実施形態４は、実施形態１で説明した断面視において逆凸型を成すレジストパターン５４を実施形態１とは異なる方法で形成する方法に係るものである。アクティブマトリクス基板３０の構成及び液晶表示装置１０の構成は実施形態１のものと同じであるため、構造、作用、及び効果の説明は省略する。なお、図２１及び図２２において、図７及び図８の参照符号に数字１００を加えた部位は、実施形態１で説明した部位と同じである。
　実施形態３に係るレジストパターン１５４の形成方法について説明する。なお、実施形態３に係るレジストパターン１５４は、実施形態１に係るレジストパターン５４と同一形状であり、レジスト樹脂の樹脂材料のみが異なっている。また、配線パターン１３９の形成方法については、実施形態１で説明した方法と同じである。本方法では、まず、実施形態１で説明した第１金属層形成工程から第２レジスト形成工程までの工程を実施形態１と同様の手順で行う。このとき、第１レジスト層形成工程では、ネガ型の第１のレジスト樹脂を用い、第２レジスト層形成工程では、第１のレジスト樹脂よりも相対的に露光感度が大きなネガ型の第２のレジスト樹脂を用いる。
　次いで、図２１に示すように、所定のパターニングがされたフォトマスク１６０を介して、第１のレジスト層１５２ａ及び第２のレジスト層１５２ｂに対して露光を行う（露光工程の一例）。このときフォトマスク１６０は、第１のパターン形成部１５２ａ１と重畳する領域が開口されたパターンを有するものを用いる。これにより、露光工程において、第１のレジスト層は、フォトマスク１６０の開口パターンと重畳する領域が感光する。一方、第２のレジスト層は、フォトマスク１６０の開口パターンと重畳する領域が感光すると共に、フォトマスク１６０の遮蔽パターンの端縁部と重畳する領域まで感光が進行する。このため、現像工程では、図２２に示すように、第１のレジスト層１５２ａはフォトマスク１６０の開口パターンと重畳する領域のみが残存し、第２のレジスト層１５２ｂはマスクの開口パターンと重畳する領域が残存すると共に、フォトマスク１６０の遮蔽パターンの端縁部と重畳する領域が残存する。この結果、第１のパターン形成部１５２ａ１と、第１のパターン形成部１５２ａ１上であって相対的に第１のパターン形成部１５２ａ１よりもパターン幅の大きい第２のパターン形成部１５２ｂ１と、を有するレジストパターン１５４を形成することができる。以上のように本実施形態に係るレジストパターン１５４の形成方法によると、ネガ型の２つのレジスト樹脂を用いて断面視において逆凸型を成すレジストパターン１５４を形成することができる。
　上記の各実施形態の変形例を以下に列挙する。
（１）上記の実施形態１、２、４のレジストパターンの形成方法では金属層上にレジストパターンを形成する方法を例示したが、レジストパターンを形成する下地層については限定されない。例えば、ガラス基板や半導体基板上に実施形態に係るレジストパターンの形成方法でレジストパターンを形成してもよい。
（２）上記の実施形態１、２の配線パターンの形成方法ではガラス基板上に配線パターンを形成する方法を例示したが、配線パターンを形成する基板については限定されない。例えば、半導体基板上に実施形態に係る配線パターンの形成方法で配線パターンを形成してもよい。
（３）上記の実施形態１、２では、逆スタガ型（ボトムゲート型）のアクティブマトリクス基板上に配線パターンを形成する方法を例示したが、スタガ型（アップゲート型）のアクティブマトリクス基板上に配線パターンを形成してもよい。
（４）上記の実施形態１、２では、マルチ画素駆動方式で構成されたアクティブマトリクス基板上に配線パターンを形成する方法を例示したが、通常の（副画素を有さない）アクティブマトリクス基板上に配線パターンを形成してもよい。
（５）上記の各実施形態以外にも、第１のレジスト樹脂及び第２のレジスト樹脂の材料及び配分については、適宜に変更可能である。
（６）上記の各実施形態以外にも、第１の金属層及び第２の金属層を構成する材料については、適宜に変更可能である。
　以上、本発明の各実施形態について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
　また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
　ＴＶ：テレビ受信装置、Ｃａ、Ｃｂ：キャビネット、Ｔ：チューナー、Ｓ：スタンド、１０：液晶表示装置、１１：液晶パネル、１２：バックライト装置、１３：ベゼル、１４：シャーシ、１６：光学部材、１７：フレーム、１８：冷陰極管、１９：ランプホルダ、２０：ＣＦ基板、２１：着色部、２２：偏光板、２３：遮光部、２５、３５：配向膜、２６：対向電極、２９：液晶層、３０：アクティブマトリクス基板、３１：ドレイン配線、３２：ゲート配線、３３：コンタクトホール、３４：Ｃｓ配線、３６：画素電極、３７：ＴＦＴ、４１：ドレイン電極、４２：ゲート電極、４８：ソース電極、３８、１３８：ソース配線、３８ａ、４５ａ、１３８ａ：第１の金属層、３８ａ１、４５ａ１：チタン層、３８ｂ、４５ｂ、１３８ｂ：第２の金属層、３８ｂ１、４５ｂ１：銅層、３９、４９、５９：配線パターン、４０：ガラス基板、５０：半導体層、５２ａ、６２ａ：第１のレジスト層、５２ａ１、６２ａ１：第１のパターン形成部、５２ｂ、６２ｂ：第２のレジスト層、５２ｂ１、６２ｂ１：第２のパターン形成部、５４、６４、１５４：レジストパターン、６０、７０、１６０：フォトマスク、６２ｃ：第３のパターン形成部

Claims (14)

  1. 　下地層上に第１のレジスト樹脂を塗布して第１のレジスト層を形成する第１レジスト層形成工程と、
    　前記第１のレジスト層上に前記第１のレジスト樹脂に対して露光感度が異なる第２のレジスト樹脂を塗布して第２のレジスト層を形成する第２レジスト層形成工程と、
    　マスクを介して、前記第１のレジスト層及び前記第２のレジスト層に対して露光を行う露光工程と、
    　前記露光された前記第１のレジスト層及び前記第２のレジスト層の現像を行うことで、前記下地層上であって前記第１のレジスト層からなる第１のパターン形成部と、前記第１のパターン形成部上であって前記第２のレジスト層からなり前記第１のパターン形成部よりも相対的にパターン幅の大きい第２のパターン形成部と、を有するレジストパターンを形成する現像工程と、
    　を備えることを特徴とするレジストパターンの形成方法。
  2. 　前記第１レジスト層形成工程では、ポジ型の前記第１のレジスト樹脂を用い、
    　前記第２レジスト層形成工程では、前記第１のレジスト樹脂よりも相対的に露光感度が小さなポジ型の前記第２のレジスト樹脂を用い、
    　前記露光工程では、平面視において前記第２のパターン形成部と重畳する領域が遮蔽されたパターンを有する前記マスクを用いることを特徴とする請求項１に記載のレジストパターンの形成方法。
  3. 　前記第１レジスト層形成工程では、ベンゼンスルホン酸、ｐ－トルエンスルホン酸、安息香酸、フタル酸、トルイル酸、サルチル酸の少なくとも１つが１～５重量％の範囲内で添加された前記第１のレジスト樹脂を用いることを特徴とする請求項２に記載のレジストパターンの形成方法。
  4. 　前記第２レジスト層形成工程では、四級アンモニウム塩、メタクリル酸、アクリル酸エステル重合体、ポリエステル樹脂、エポキシ樹脂、ウレタン樹脂の少なくとも１つが１～５重量％の範囲内で添加された前記第２のレジスト樹脂を用いることを特徴とする請求項２又は請求項３に記載のレジストパターンの形成方法。
  5. 　前記第１形成工程及び前記第２形成工程では、アルカリ可溶性樹脂とナフトキノンジアジド系感光剤を含有する前記第１のレジスト樹脂及び前記第２のレジスト樹脂を用いることを特徴とする請求項２から請求項４のいずれか１項に記載のレジストパターンの形成方法。
  6. 　前記第１レジスト層形成工程では、ネガ型の前記第１のレジスト樹脂を用い、
    　前記第２レジスト層形成工程では、前記第１のレジスト樹脂よりも相対的に露光感度が大きなネガ型の前記第２のレジスト樹脂を用い、
    　前記露光工程では、平面視において前記第１のパターン形成部と重畳する領域が開口されたパターンを有する前記マスクを用いることを特徴とする請求項１に記載のレジストパターンの形成方法。
  7. 　前記第２レジスト層形成工程では、前記第１のレジスト樹脂よりも相対的に耐熱性が小さな前記第２のレジスト樹脂を用いることを特徴とする請求項１から請求項６のいずれか１項に記載のレジストパターンの形成方法。
  8. 　前記第１レジスト層形成工程では、第１のアルカリ可溶性樹脂を含有する前記第１のレジスト樹脂を用い、
    　前記第２レジスト層形成工程では、前記第１のレジスト層の表面に前記第１のアルカリ可溶性樹脂に比して分子量が小さな第２のアルカリ可溶性樹脂を含有する前記第２のレジスト樹脂を用いることを特徴とする請求項７に記載のレジストパターンの形成方法。
  9. 　前記第１レジスト層形成工程では、前記第１のアルカリ可溶性樹脂として第１のノボラック樹脂を含有する前記第２のレジスト樹脂を用い、
    　前記第２レジスト層形成工程では、前記第２のアルカリ可溶性樹脂として前記第１のノボラック樹脂に比して分子量が小さな第２のノボラック樹脂を用いることを特徴とする請求項８に記載のレジストパターンの形成方法。
  10. 　前記第１レジスト層形成工程では、前記第１のアルカリ可溶性樹脂が１０～４０重量％の範囲内で含有された前記第１のレジスト樹脂を用い、
    　前記第２レジスト層形成工程では、前記第２のアルカリ可溶性樹脂が１０～４０重量％の範囲内で含有された前記第２のレジスト樹脂を用いることを特徴とする請求項８又は請求項９に記載のレジストパターンの形成方法。
  11. 　請求項１から請求項６のいずれか１項に記載のレジストパターンの形成方法で形成されたレジストパターンをマスクとして配線パターンを形成する方法であって、
    　基板上に第１の金属材料を成膜して第１の金属層を形成する第１金属層形成工程と、
    　前記第１の金属層上に第２の金属材料を成膜して第２の金属層を形成する第２金属層形成工程と、
    　前記第２の金属層上に前記レジストパターンを形成するレジストパターン形成工程と、
    　該レジストパターン形成工程の後に、前記第１のパターン形成部をマスクとして前記第２の金属層の一部をウェットエッチングにより除去する第１エッチング工程と、
    　該第１エッチング工程の後に、前記第２のパターン形成部をマスクとして前記第１の金属層の一部をドライエッチングにより除去する第２エッチング工程と、
    　該第２エッチング工程の後に、前記レジストパターンをアッシングにより除去するアッシング工程と、
    　を備えることを特徴とする配線パターンの形成方法。
  12. 　請求項７から請求項１０のいずれか１項に記載のレジストパターンの形成方法で形成されたレジストパターンをマスクとして配線パターンを形成する方法であって、
    　基板上に第１の金属材料を成膜して第１の金属層を形成する第１金属層形成工程と、
    　前記第１の金属層上に第２の金属材料を成膜して第２の金属層を形成する第２金属層形成工程と、
    　前記第２の金属層上に２つの前記レジストパターンを並列して形成するレジストパターン形成工程と、
    　該レジストパターン形成工程の後に、２つの前記第２のパターン形成部をそれぞれ熱処理して両者が一体となるまで融解することで、２つの前記第１のパターン形成部の表面を覆う第３のパターン形成部を形成する融解工程と、
    　該融解工程の後に、前記第３のパターン形成部をマスクとして前記第２の金属層の一部をエッチングにより除去する第１エッチング工程と、
    　該第１エッチング工程の後に、前記第３のパターン形成部をマスクとして前記第１の金属層の一部をエッチングにより除去する第２エッチング工程と、
    　該第２エッチング工程の後に、前記第３のパターン形成部をマスクとして前記基板の一部をエッチングにより除去する第３エッチング工程と、
    　該第３エッチング工程の後に、前記第３のパターン形成部をアッシングにより除去する第１のアッシング工程と、
    　該第１のアッシング工程の後に、２つの前記第１のパターン形成部をマスクとして前記第２の金属層の一部をエッチングにより除去する第４エッチング工程と、
    　該第４エッチング工程の後に、２つの前記第１のパターン形成部をマスクとして前記第１の金属層の一部をエッチングにより除去する第５エッチング工程と、
    　該第５エッチング工程の後に、２つの前記第１のパターン形成部をアッシングにより除去する第２のアッシング工程と、
    　を備えることを特徴とする配線パターンの形成方法。
  13. 　前記第１金属層形成工程では、前記第１の金属材料としてチタンを用い、
    前記第２金属層形成工程では、前記第２の金属材料として銅を用いることを特徴とする請求項１１又は請求項１２に記載の配線パターンの形成方法。
  14. 　基板と、該基板上に形成された複数の薄膜トランジスタと、前記基板上に形成され、前記薄膜トランジスタと電気的に接続された接続配線と、を備えるアクティブマトリクス基板を製造する方法であって、
    　前記基板上の前記接続配線が形成される領域に請求項１１又は請求項１３に記載の配線パターンの形成方法によって配線パターンを形成する第１配線パターン形成工程と、
    　前記基板上の前記薄膜トランジスタが形成される領域に請求項１２又は請求項１３に記載の配線パターンの形成方法によって配線パターンを形成する第２配線パターン形成工程と、
    　を備えることを特徴とするアクティブマトリクス基板の製造方法。
PCT/JP2012/055353 2011-03-09 2012-03-02 レジストパターンの形成方法、配線パターンの形成方法、及びアクティブマトリクス基板の製造方法 WO2012121138A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-051850 2011-03-09
JP2011051850 2011-03-09

Publications (1)

Publication Number Publication Date
WO2012121138A1 true WO2012121138A1 (ja) 2012-09-13

Family

ID=46798102

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/055353 WO2012121138A1 (ja) 2011-03-09 2012-03-02 レジストパターンの形成方法、配線パターンの形成方法、及びアクティブマトリクス基板の製造方法

Country Status (1)

Country Link
WO (1) WO2012121138A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018150781A1 (ja) * 2017-02-17 2018-08-23 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5558529A (en) * 1978-10-26 1980-05-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Electron beam exposure
JPS62141548A (ja) * 1985-12-16 1987-06-25 Mitsubishi Electric Corp パタ−ン形成方法
JPH05152199A (ja) * 1991-11-27 1993-06-18 Nec Kansai Ltd レジストパターン形成方法
JP2002305135A (ja) * 2001-04-05 2002-10-18 Fujitsu Ltd レジストパターンの形成方法
JP2009250985A (ja) * 2008-04-01 2009-10-29 Kansai Paint Co Ltd 樹脂組成物、レジスト組成物及びレジストパターン形成方法
JP2010039034A (ja) * 2008-08-01 2010-02-18 Fujifilm Corp レジストパターン表面処理剤、レジスト組成物、それらを用いたレジストパターンの表面処理方法及びレジストパターンの形成方法
JP2010113356A (ja) * 2008-11-05 2010-05-20 Dongjin Semichem Co Ltd パターン形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5558529A (en) * 1978-10-26 1980-05-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Electron beam exposure
JPS62141548A (ja) * 1985-12-16 1987-06-25 Mitsubishi Electric Corp パタ−ン形成方法
JPH05152199A (ja) * 1991-11-27 1993-06-18 Nec Kansai Ltd レジストパターン形成方法
JP2002305135A (ja) * 2001-04-05 2002-10-18 Fujitsu Ltd レジストパターンの形成方法
JP2009250985A (ja) * 2008-04-01 2009-10-29 Kansai Paint Co Ltd 樹脂組成物、レジスト組成物及びレジストパターン形成方法
JP2010039034A (ja) * 2008-08-01 2010-02-18 Fujifilm Corp レジストパターン表面処理剤、レジスト組成物、それらを用いたレジストパターンの表面処理方法及びレジストパターンの形成方法
JP2010113356A (ja) * 2008-11-05 2010-05-20 Dongjin Semichem Co Ltd パターン形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018150781A1 (ja) * 2017-02-17 2018-08-23 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法
CN109196610A (zh) * 2017-02-17 2019-01-11 株式会社村田制作所 薄膜器件以及薄膜器件的制造方法
CN109196610B (zh) * 2017-02-17 2021-01-12 株式会社村田制作所 薄膜器件以及薄膜器件的制造方法
US10978249B2 (en) 2017-02-17 2021-04-13 Murata Manufacturing Co, Ltd. Thin-film device and method of manufacturing thin-film device

Similar Documents

Publication Publication Date Title
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
KR101992884B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101799492B1 (ko) 액정표시장치
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
JP5538106B2 (ja) 液晶表示パネル
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
JP2005018079A (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2006113590A (ja) 液晶表示装置及びその製造方法
KR20080025544A (ko) 액정표시패널 및 이의 제조 방법
US7567321B2 (en) Liquid crystal display device and method of fabricating the same
JP2011048400A (ja) 液晶ディスプレー下基板の製造方法
KR20140073271A (ko) 액정표시장치 및 그 제조방법
KR20130030975A (ko) 액정표시장치
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101172048B1 (ko) 액정 표시패널 및 그 제조방법
KR101258082B1 (ko) 액정표시소자 및 제조방법
KR101889440B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
JP2009025639A (ja) 液晶表示装置及び液晶表示装置の製造方法
WO2012121138A1 (ja) レジストパターンの形成方法、配線パターンの形成方法、及びアクティブマトリクス基板の製造方法
KR102438251B1 (ko) 액정표시장치 및 그 제조방법
JP2005250228A (ja) トランジスタアレイ基板
KR102085857B1 (ko) 액정표시장치 및 그 제조방법
KR101866388B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101697587B1 (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR101919455B1 (ko) 액정표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12754975

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12754975

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP