KR101441545B1 - 표시기판 및 이의 제조방법 - Google Patents

표시기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101441545B1
KR101441545B1 KR1020080000253A KR20080000253A KR101441545B1 KR 101441545 B1 KR101441545 B1 KR 101441545B1 KR 1020080000253 A KR1020080000253 A KR 1020080000253A KR 20080000253 A KR20080000253 A KR 20080000253A KR 101441545 B1 KR101441545 B1 KR 101441545B1
Authority
KR
South Korea
Prior art keywords
gate
line
data
main line
cover
Prior art date
Application number
KR1020080000253A
Other languages
English (en)
Other versions
KR20090074460A (ko
Inventor
김장수
윤재형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080000253A priority Critical patent/KR101441545B1/ko
Priority to US12/273,661 priority patent/US8242506B2/en
Publication of KR20090074460A publication Critical patent/KR20090074460A/ko
Application granted granted Critical
Publication of KR101441545B1 publication Critical patent/KR101441545B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

신호 딜레이를 감소시킨 표시기판 및 이의 제조방법에서, 표시기판은 베이스 기판, 게이트 배선, 게이트 절연막, 데이터 배선, 박막 트랜지스터 및 화소전극을 포함한다. 게이트 배선은 베이스 기판 상에 제1 방향으로 형성되고 평평한 형상을 갖는 게이트 커버라인 및 게이트 커버라인의 하면으로부터 돌출된 게이트 메인라인을 포함한다. 게이트 절연막은 게이트 배선을 덮도록 베이스 기판 상에 형성된다. 데이터 배선은 제1 방향과 교차하는 제2 방향으로 게이트 절연막 상에 형성된다. 박막 트랜지스터는 게이트 배선 및 데이터 배선과 전기적으로 연결된다. 화소전극은 박막 트랜지스터와 전기적으로 연결된다. 이와 같이, 게이트 배선이 저항이 낮은 게이트 메인라인을 포함함에 따라, 게이트 신호의 딜레이가 보다 감소될 수 있다.
게이트 메인라인, 게이트 커버라인

Description

표시기판 및 이의 제조방법{DISPLAY SUBSTRATE AND METHOD FOR MANUFACTURING THE DISPLAY SUBSTRATE}
본 발명은 표시기판 및 이의 제조방법에 관한 것으로, 보다 상세하게는 액정 표시장치에 사용되는 표시기판 및 이의 제조방법에 관한 것이다.
일반적으로, 액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시패널 및 상기 액정 표시패널의 하부에 배치되어 상기 액정 표시패널로 광을 제공하는 백라이트 어셈블리를 포함한다.
상기 액정 표시패널은 제1 기판, 제1 기판과 대향하는 제2 기판 및 상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함한다. 상기 제1 기판은 제1 방향으로 형성되어 게이트 신호를 전송하는 게이트 배선, 상기 제1 방향과 교차되는 제2 방향으로 형성되어 데이터 신호를 전송하는 데이터 배선, 상기 게이트 배선과 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결된 화소전극을 포함한다.
상기 게이트 신호는 상기 게이트 배선을 따라 전송되어, 상기 박막 트랜지스터의 게이트 전극으로 인가된다. 상기 게이트 전극으로 인가된 상기 게이트 신호 는 상기 박막 트랜지스터를 턴온(turn-on)시키고, 그로 인해 상기 데이터 배선을 통해 인가되는 상기 데이터 신호는 상기 화소전극으로 전송된다.
상기 게이트 배선은 일반적으로 얇은 박막 형태로 형성됨에 따라, 상기 게이트 배선은 상대적으로 높은 저항값을 가질 수 있고, 그로 인해 상기 게이트 신호가 상기 게이트 배선을 따라 전송될 때 신호 딜레이가 발생될 수 있다. 또한, 최근에는 상기 액정 표시패널의 사이즈가 대형화되어 상기 게이트 배선의 길이가 길어짐에 따라, 상기 게이트 신호의 딜레이가 더욱 증가되는 문제점이 발생될 수 있다.
따라서, 본 발명에서 해결하고자 하는 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 게이트 배선에서의 신호 딜레이를 감소시킬 수 있는 표시기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시기판을 제조하기 위한 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 일 실시예에 의한 표시기판은 베이스 기판, 게이트 배선, 게이트 절연막, 데이터 배선, 박막 트랜지스터 및 화소전극을 포함한다.
상기 게이트 배선은 상기 베이스 기판 상에 제1 방향으로 형성되고 평평한 형상을 갖는 게이트 커버라인 및 상기 게이트 커버라인의 하면으로부터 돌출된 게 이트 메인라인을 포함한다. 상기 게이트 절연막은 상기 게이트 배선을 덮도록 상기 베이스 기판 상에 형성된다. 상기 데이터 배선은 상기 제1 방향과 교차하는 제2 방향으로 상기 게이트 절연막 상에 형성된다. 상기 박막 트랜지스터는 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된다. 상기 화소전극은 상기 박막 트랜지스터와 전기적으로 연결된다.
상기 베이스 기판에는 상기 게이트 메인라인을 수납하기 위한 게이트 수납홈이 형성될 수 있다. 여기서, 상기 게이트 수납홈에 수납된 상기 게이트 메인라인의 상면은 상기 베이스 기판의 상면과 실질적으로 평행할 수 있다.
이와 다르게, 상기 표시기판은 상기 베이스 기판 및 상기 게이트 배선 사이에 형성되고, 상기 게이트 메인라인을 수납하는 게이트 수납홈을 갖는 게이트 버퍼층을 더 포함할 수 있다. 여기서, 상기 게이트 수납홈에 수납된 상기 게이트 메인라인의 상면은 상기 게이트 버퍼층의 상면과 실질적으로 평행할 수 있다.
상기 게이트 메인라인의 두께는 상기 게이트 커버라인의 두께보다 두꺼울 수 있다.
상기 게이트 커버배선은 상기 제1 방향을 따라 형성되어 상기 게이트 메인배선을 커버하는 게이트 커버부, 및 상기 게이트 커버부로부터 상기 화소전극 측으로 돌출되어 상기 화소전극의 일부와 중첩되는 레이저 쇼팅부를 포함할 수 있다. 상기 박막 트랜지스터의 게이트 전극은 상기 게이트 커버부로부터 상기 화소전극 측으로 돌출되어 형성될 수 있다. 상기 게이트 메인라인의 일부는 상기 게이트 전극에 의해 커버되도록 상기 게이트 전극의 하면에 형성될 수 있다.
상기 데이터 배선은 상기 제2 방향을 따라 형성된 데이터 메인라인 및 상기 제2 방향을 따라 평평하게 형성되어 상기 데이터 메인라인을 커버하는 데이터 커버라인을 포함할 수 있다.
상기 데이터 커버라인은 상기 게이트 절연층 상에 형성되고, 상기 데이터 메인라인은 상기 데이터 커버라인 상에 형성될 수 있다. 여기서, 상기 표시기판은 상기 데이터 배선을 덮도록 상기 게이트 절연층 상에 형성되고, 상기 데이터 메인라인을 수용하기 위한 데이터 수용홈을 갖는 데이터 버퍼층을 더 포함할 수 있다.
이와 다르게, 상기 데이터 메인라인은 상기 게이트 절연층 상에 형성되고, 상기 데이터 커버라인은 상기 데이터 메인라인 상에 형성될 수 있다. 여기서, 상기 게이트 절연층에는 상기 데이터 메인라인을 수용하기 위한 데이터 수용홈이 형성될 수 있다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 의한 표시기판의 제조방법으로, 우선, 베이스 기판 상에 제1 방향을 따라 게이트 수납홈을 형성한 후, 상기 게이트 수납홈 내에 게이트 메인라인을 형성한다. 이어서, 상기 게이트 메인라인과 접하도록 상기 게이트 메인라인을 평평하게 커버하는 게이트 커버라인 및 상기 게이트 커버라인과 연결된 게이트 전극을 포함하는 게이트 금속패턴을 상기 베이스 기판 상에 형성한다. 이어서, 상기 게이트 금속패턴을 덮도록 상기 베이스 기판 상에 게이트 절연층을 형성한다. 이어서, 상기 게이트 절연층 상에 상기 제1 방향과 교차되는 제2 방향으로 배치된 데이터 배선, 상기 데이터 배선과 연결된 소스 전극 및 상기 소스 전극과 이격된 드레인 전극을 포함하는 데이터 금속 패턴을 형성한다. 이어서, 상기 데이터 금속패턴의 상부에 상기 드레인 전극과 전기적으로 연결된 화소전극을 형성한다.
상기 게이트 메인라인 및 상기 게이트 커버라인은 서로 동일한 물질로 이루어지고, 상기 게이트 커버라인은 상기 게이트 메인라인의 전영역을 완전히 커버하도록 형성될 수 있다. 이와 다르게, 상기 게이트 메인라인 및 상기 게이트 커버라인은 서로 다른 물질로 이루어지고, 상기 게이트 커버라인은 상기 게이트 메인라인의 적어도 일부를 커버하도록 형성될 수도 있다.
상기한 본 발명의 다른 목적을 달성하기 위한 다른 실시예에 의한 표시기판의 제조방법으로, 우선, 베이스 기판 상에 게이트 버퍼층을 형성하고, 상기 게이트 버퍼층의 일부를 식각하여 상기 제1 방향을 따라 게이트 수용홈을 형성한 후, 상기 게이트 수용홈 내에 게이트 메인라인을 형성한다. 이어서, 상기 게이트 메인라인과 접하도록 상기 게이트 메인라인을 평평하게 커버하는 게이트 커버라인 및 상기 게이트 커버라인과 연결된 게이트 전극을 포함하는 게이트 금속패턴을 상기 게이트 버퍼층 상에 형성한다. 이어서, 상기 게이트 금속패턴을 덮도록 상기 게이트 버퍼층 상에 게이트 절연층을 형성한다. 이어서, 상기 게이트 절연층 상에 상기 제1 방향과 교차되는 제2 방향으로 배치된 데이터 배선, 상기 데이터 배선과 연결된 소스 전극 및 상기 소스 전극과 이격된 드레인 전극을 포함하는 데이터 금속패턴을 형성한다. 이어서, 상기 데이터 금속패턴의 상부에 상기 드레인 전극과 전기적으로 연결된 화소전극을 형성한다.
상기 게이트 메인라인 및 상기 게이트 커버라인은 서로 동일한 물질로 이루 어지고, 상기 게이트 커버라인은 상기 게이트 메인라인의 전영역을 완전히 커버하도록 형성될 수 있다. 이와 다르게, 상기 게이트 메인라인 및 상기 게이트 커버라인은 서로 다른 물질로 이루어지고, 상기 게이트 커버라인은 상기 게이트 메인라인의 적어도 일부를 커버하도록 형성될 수도 있다.
본 발명에 따르면, 게이트 배선이 게이트 커버라인보다 두껍게 형성되어 저항이 낮은 게이트 메인라인을 더 구비함에 따라, 게이트 신호가 큰 신호 딜레이 없이 게이트 배선을 따라 보다 빠르게 전송될 수 있다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 제1 실시예에 따른 표시장치를 도시한 사시도이다.
도 1을 참조하면, 본 실시예에 의한 표시장치는 제1 기판(100), 제2 기판(200) 및 액정층(300)을 포함하여, 광을 이용하여 영상을 표시한다.
상기 제1 기판(100)은 일례로, 매트릭스 형태로 배열된 복수의 단위화소들로 이루어진다.
상기 제2 기판(200)은 상기 제1 기판(100)과 대향하여 배치된다. 상기 제2 기판(200)은 상기 단위화소들과 대응되는 위치에 형성된 컬러필터들 및 기판 전면에 형성된 공통전극을 포함할 수 있다. 상기 컬러필터들은 일례로, 적색 컬러필터들, 녹색 컬러필터들 및 청색 컬러필터들을 포함할 수 있다. 상기 컬러필터들은 상기 제2 기판(200)에 포함되는 것이 아니라 상기 제1 기판(100)에 포함될 수도 있다.
상기 액정층(300)은 상기 제1 및 제2 기판들(100, 200) 사이에 개재된다. 상기 액정층(300) 내의 액정들의 배열은 상기 화소전극들 및 상기 공통전극 사이에 형성된 전기장에 의해 변경된다. 상기 액정들의 배열이 변경되면, 상기 액정들을 투과하는 광의 광투과율이 변경되고, 그 결과 영상이 외부로 표시될 수 있다.
한편, 상기 표시장치는 상기 제1 기판(100)의 하부에서 상기 제1 기판(100)으로 광을 제공하는 백라이트 어셈블리(미도시)를 더 포함할 수 있다.
도 2는 도 1의 표시장치 중 제1 기판의 일부를 확대해서 도시한 평면도이고, 도 3은 도 2의 I-I'선을 따라 절단한 단면도이며, 도 4는 도 3과 다른 형태의 박막 트랜지스터를 도시한 단면도이고, 도 5는 도 2의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 2, 도 3 및 도 5를 참조하면, 본 실시예에 의한 상기 제1 기판(100)은 베이스 기판(110), 게이트 배선들(120), 스토리지 배선들(130), 게이트 절연층(140), 데이터 배선들(150), 박막 트랜지스터들(TFT), 보호층(160) 및 화소전극들(170)을 포함한다. 여기서, 상기 박막 트랜지스터들(TFT) 각각은 게이트 전극(GE), 반도체 패턴(AP), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다.
상기 베이스 기판(110)은 플레이트 형상을 갖는다. 상기 베이스 기판(110)은 투명한 물질, 일례로 유리, 석영, 합성수지 등으로 이루어질 수 있다. 상기 베이스 기판(100)은 영상을 표시하기 위한 표시영역 및 상기 표시영역의 외곽에 형성된 주변영역으로 구분될 수 있다. 이때, 상기 표시영역은 매트릭스 형태로 배열된 복수의 단위화소들을 포함한다.
상기 베이스 기판(110)에는 제1 방향(DI1)을 따라 길게 형성되고, 상기 제1 방향(DI1)과 교차하는 제2 방향(DI2)을 따라 병렬로 형성된 게이트 수용홈들(GH)이 형성된다. 상기 제1 및 제2 방향들(DI1, DI2)은 서로 직교할 수 있다. 상기 게이트 수용홈들(GH)은 상기 제1 방향(DI1)을 따라 일직선으로 길게 연장되어 형성되는 것이 바람직하다. 상기 게이트 수용홈들(GH) 각각의 깊이는 약 1㎛ 이상인 것이 바람직하고, 일례로 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다.
또한, 상기 베이스 기판(110)에는 상기 게이트 수용홈들(GH)과 이격되어 상기 제1 방향(DI1)을 따라 길게 형성되고, 상기 제2 방향(DI2)을 따라 병렬로 형성된 스토리지 수용홈들(SH)이 형성된다. 상기 스토리지 수용홈들(SH)은 상기 제1 방향(DI1)을 따라 일직선으로 길게 연장되어 형성되는 것이 바람직하다. 상기 스토리지 수용홈들(SH) 각각의 깊이는 약 1㎛ 이상인 것이 바람직하고, 일례로 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다.
상기 게이트 배선들(120) 각각은 게이트 메인라인(122) 및 게이트 커버라 인(124)을 포함한다.
상기 게이트 메인라인(122)은 상기 베이스 기판(110)의 상기 게이트 수용홈(GH) 내에 형성된다. 상기 게이트 메인라인(122)은 상기 게이트 수용홈(GH)을 완전하게 채울 수 있다. 즉, 상기 게이트 수용홈(GH) 내에 형성된 상기 게이트 메인라인(122)의 상면은 상기 베이스 기판(110)의 상면과 실질적으로 평행한 것이 바람직하다. 그로 인해, 상기 게이트 메인라인(122)의 두께는 일례로 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다. 상기 게이트 메인라인(122)은 일례로, 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al) 등을 포함할 수 있다.
상기 게이트 커버라인(124)은 상기 게이트 메인라인(122) 상에 평평하게 형성되어, 상기 게이트 메인라인(122)을 커버한다. 상기 게이트 커버라인(124)의 두께는 상기 게이트 메인라인(122)의 두께보다 얇다. 일례로, 상기 게이트 커버라인(124)은 광을 차단할 수 있는 최소한의 두께를 갖는 것이 바람직하다. 상기 게이트 커버라인(124)은 상기 게이트 메인라인(122)과 동일한 금속물질로 이루어질 수 있지만, 서로 다른 금속물질로 이루어질 수도 있다. 일례로, 상기 게이트 커버라인(124)은 일례로, 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al) 등을 포함할 수 있다.
상기 게이트 커버라인(124)은 게이트 커버부(124a) 및 레이저 쇼팅부(124b)를 포함할 수 있다.
상기 게이트 커버부(124a)는 상기 제1 방향(DI1)을 따라 상기 게이트 메인라인(122) 상에 형성되어 상기 게이트 메인라인(122)을 커버한다. 즉, 상기 게이트 커버부(124a)의 폭은 상기 게이트 메인라인(122)의 폭보다 넓다.
상기 레이저 쇼팅부(124b)는 상기 게이트 커버부(124a)로부터 상기 제2 방향(DI2)을 따라 돌출되어 형성된다. 상기 레이저 쇼팅부(124b)는 후술될 상기 화소전극(170)의 일부와 중첩될 수 있다. 상기 레이저 쇼팅부(124b)는 항상 화이트 광을 발생시키는 하이(high) 픽셀불량을 오프(off) 픽셀불량으로 바꾸는 레이저 쇼팅 리페어 영역의 역할을 수행할 수 있다. 즉, 레이저빔이 상기 레이저 쇼팅부(124b)에 인가되면, 상기 레이져 쇼팅부(124b)가 상기 화소전극(170)과 전기적으로 연결되고, 그로 인해 상기 하이 픽셀불량이 제거될 수 있다.
상기 게이트 커버라인(124)은 상기 박막 트랜지스터(TFT)의 게이트 전극(GE)과 동일한 금속층으로부터 패터닝되어 형성될 수 있다. 상기 게이트 전극(GE)은 상기 게이트 커버부(124a)로부터 상기 제2 방향(DI2)을 따라 돌출되어 형성된다.
한편, 상기 게이트 커버라인(124)이 상기 게이트 메인라인(122)과 동일한 금속물질로 이루어질 경우, 상기 게이트 커버라인(124)은 상기 게이트 메인라인(122)의 전영역을 완전하게 커버하는 것이 바람직하다. 반면, 상기 게이트 커버라인(124)이 상기 게이트 메인라인(122)과 다른 금속물질로 이루어질 경우, 상기 게이트 커버라인(124)은 상기 게이트 메인라인(122)의 전영역을 완전하게 커버하지 않을 수 있다. 즉, 상기 게이트 커버라인(124)은 상기 게이트 메인라인(122)의 적어도 일부를 커버할 수 있다.
상기 스토리지 배선들(130) 각각은 후술될 상기 화소전극들(170) 각각과 중첩되고, 스토리지 메인라인(132) 및 스토리지 커버라인(134)을 포함한다. 본 실시 예에서, 상기 스토리지 배선들(130)은 생략되어 질 수 있다.
상기 스토리지 메인라인(132)은 상기 베이스 기판(110)의 상기 스토리지 수용홈(SH) 내에 형성된다. 상기 스토리지 수용홈(SH) 내에 형성된 상기 스토리지 메인라인(132)의 상면은 상기 베이스 기판(110)의 상면과 실질적으로 평행한 것이 바람직하다. 그로 인해, 상기 스토리지 메인라인(132)의 두께는 일례로 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다. 상기 스토리지 메인라인(132)은 일례로, 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al) 등을 포함할 수 있다.
상기 스토리지 커버라인(134)은 상기 스토리지 메인라인(132) 상에 평평하게 형성되어, 상기 스토리지 메인라인(132)을 커버한다. 상기 스토리지 커버라인(134)의 두께는 상기 스토리지 메인라인(132)의 두께보다 얇다.
상기 스토리지 커버라인(134)은 상기 게이트 커버라인(124)과 동일한 금속층으로부터 패터닝되어 형성될 수 있다. 그 결과, 상기 스토리지 커버라인(134)은 상기 게이트 커버라인(124)과 동일한 두께를 갖고, 상기 게이트 커버라인(124)과 동일한 금속물질로 이루어질 수 있다.
상기 스토리지 커버라인(134)은 스토리지 커버부(134a) 및 스토리지 전극(134b)을 포함할 수 있다.
상기 스토리지 커버부(134a)는 상기 제1 방향(DI1)을 따라 상기 스토리지 메인라인(132) 상에 형성되어 상기 스토리지 메인라인(132)을 커버한다. 즉, 상기 스토리지 커버부(134a)의 폭은 상기 스토리지 메인라인(132)의 폭보다 넓다. 상기 스토리지 커버부(134a)는 상기 화소전극(170)의 일부와 중첩될 수 있다.
상기 스토리지 전극(134b)은 상기 화소전극(170)과 중첩되는 면적을 늘리기 위해 상기 스토리지 커버부(134a)로부터 상기 제2 방향(DI2)을 따라 돌출되어 형성될 수 있다.
한편, 상기 스토리지 커버라인(134)이 상기 스토리지 메인라인(132)과 동일한 금속물질로 이루어질 경우, 상기 스토리지 커버라인(134)은 상기 스토리지 메인라인(132)의 전영역을 완전하게 커버하는 것이 바람직하다. 반면, 상기 스토리지 커버라인(134)이 상기 스토리지 메인라인(132)과 다른 금속물질로 이루어질 경우, 상기 스토리지 커버라인(134)은 상기 스토리지 메인라인(132)의 전영역을 완전하게 커버하지 않을 수 있다.
상기 게이트 절연층(140)은 상기 게이트 커버라인(124), 상기 게이트 전극(GE) 및 상기 스토리지 커버라인(134)을 덮도록 상기 베이스 기판(110) 상에 형성된다. 상기 게이트 절연층(140)은 일례로, 산화실리콘(SiOx) 또는 질화실리콘(SiNx)으로 이루어질 수 있다.
상기 데이터 배선들(150)은 상기 게이트 절연층(140) 상에 상기 제2 방향(DI2)을 따라 길게 형성되고, 상기 제1 방향(DI1)을 따라 병렬로 배치될 수 있다. 상기 데이터 배선들(150)은 일례로, 일례로, 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al) 등을 포함할 수 있다.
상기 박막 트랜지스터들(TFT)의 소스 전극들(SE) 및 드레인 전극들(DE)은 서로 이격되어 상기 게이트 절연막(140) 상에 형성된다. 상기 소스 전극(SE)은 상기 데이터 배선(150)으로부터 상기 제1 방향(DI)으로 돌출되어 상기 게이트 전극(GE) 의 일부와 중첩되도록 형성될 수 있다. 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 마주보도록 이격되고 상기 게이트 전극(GE)의 일부와 중첩될 수 있다.
한편, 상기 데이터 배선들(150), 상기 소스 전극들(SE) 및 상기 드레인 전극들(DE)은 서로 동일한 금속층으로부터 패터닝되어 형성될 수 있다.
상기 박막 트랜지스터들(TFT)의 반도체 패턴들(SP)은 상기 데이터 배선들(150), 상기 소스 전극들(SE) 및 상기 드레인 전극들(DE)을 포함하는 데이터 금속패턴과 상기 게이트 절연층(140) 사이에 형성된다. 상기 반도체 패턴들(SP) 각각은 액티브 패턴(AP) 및 오믹 콘택패턴(OP)을 포함할 수 있다.
상기 액티브 패턴(AP)은 일례로, 비정질 실리콘(amorphous silicon) 또는 미세결정 실리콘(micro-crystalline silicon)으로 이루어질 수 있다. 상기 오믹 콘택패턴(OP)은 상기 소스 전극(SE) 및 상기 드레인 전극(DE) 사이에 대응되도록 두 부분들로 분리되어 형성된다. 상기 오믹 콘택패턴(OP)은 일례로, 고밀도 이온주입 비정질 실리콘 또는 고밀도 이온주입 미세결정 실리콘일 수 있다.
상기 보호층(160)은 상기 데이터 배선들(150), 상기 소스 전극들(SE) 및 상기 드레인 전극들(DE)을 덮도록 상기 게이트 절연층(140) 상에 형성된다. 상기 보호층(160)에는 상기 드레인 전극들(DE)의 일부를 노출시키는 화소 콘택홀들(CH)이 형성된다.
상기 화소전극들(170)은 투명한 도전성물질을 포함한다. 상기 화소전극들(170)은 상기 단위화소들 내에 상기 패시베이션층(160) 상에 형성되어, 상기 드레인 전극들(DE)과 각각 전기적으로 연결된다. 즉, 상기 화소전극(170)은 상기 패 시베이션층(160)의 상기 화소 콘택홀(CH)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다.
한편, 도 4를 참조하면, 본 실시예에 의한 상기 반도체 패턴들(AP)은 도 3과 달리 상기 게이트 전극들(GE)과 대응되도록 상기 게이트 절연층(140) 상에만 형성될 수 있다. 즉, 상기 액티브 패턴(AP)은 상기 게이트 전극(GE)과 중첩되도록 상기 게이트 절연층(140) 상에 형성된다. 상기 오믹 콘택패턴(OP)은 상기 액티브 패턴(AP) 및 상기 소스 전극(SE) 사이와, 상기 액티브 패턴(AP) 및 상기 드레인 전극(DE) 사이에 형성될 수 있다.
이와 같이, 본 실시예에 따르면, 상기 게이트 메인라인(122)이 상기 게이트 커버라인(124)보다 두껍게 형성됨에 따라, 상기 게이트 메인라인(122)은 상기 게이트 커버라인(124)보다 상대적으로 낮은 저항을 갖는다. 그로 인해, 상기 게이트 메인라인(122)으로 통해 전송되는 게이트 신호는 보다 빠르게 상기 제1 방향을 따라 전송될 수 있다. 즉, 상기 게이트 배선(120)을 따라 상기 게이트 신호가 전송될 때 딜레이되는 것을 방지할 수 있다.
이하, 도 2의 제1 기판을 제조하기 위한 제조방법을 설명하고자 한다.
도 2, 도 3 및 도 5를 참조하면, 우선 상기 베이스 기판(110)의 일부를 제거하여, 상기 베이스 기판(110)에 상기 제1 방향(DI1)을 따라 상기 게이트 수용홈(GH)을 형성한다. 상기 게이트 수용홈(GH)은 일례로, 식각액을 통해 상기 베이스 기판(110)의 일부가 식각되어 형성되거나, 레이저에 의해 상기 베이스 기판(110)의 일부가 제거되어 형성될 수 있다. 본 실시예에서, 상기 게이트 수용 홈(GH)이 형성될 때, 상기 스토리지 수용홈(SH)도 같이 형성될 수 있다.
이어서, 상기 게이트 수용홈(GH) 내에 상기 게이트 메인라인(122)을 형성한다. 상기 게이트 메인라인(122)은 메탈 제팅(metal jetting) 방식으로 상기 게이트 수용홈(GH) 내에 채워짐에 따라 형성될 수 있다. 예를 들어, 점성을 갖는 금속잉크가 상기 게이트 수용홈(GH) 내에 채워짐에 따라, 상기 게이트 메인라인(122)이 형성될 수 있다. 이때, 상기 금속잉크는 은(Ag), 백금(Pt), 구리(Cu) 등을 포함할 수 있다.
이와 다르게, 상기 게이트 메인라인(122)은 ELP(Electrode Less Plating) 방식에 의해 형성될 수도 있다. 예를 들어, 금속시드(metal seed)를 상기 게이트 수용홈(GH)의 바닥면에 형성하고, 이어서 상기 베이스 기판을 도금될 금속을 포함하는 용액 내에 담근다. 그 결과, 상기 도금될 금속이 상기 게이트 수용홈(GH)의 바닥면에 형성된 상기 금속시드에 의해 성장하여, 상기 게이트 메인라인(122)이 형성될 수 있다. 예를 들어, 상기 금속시드는 몰리브덴(Mo)을 포함하고, 상기 도금될 금속은 구리(Cu)를 포함할 수 있다.
본 실시예에서, 상기 게이트 메인라인(122)이 형성될 때, 상기 스토리지 메인라인(132)도 같이 형성될 수 있다.
이어서, 상기 베이스 기판(110) 상에 게이트 금속층을 형성한 후, 상기 게이트 금속층의 일부를 제거하여 상기 게이트 메인라인(122)을 커버하는 게이트 금속패턴을 형성한다. 상기 게이트 금속패턴은 상기 게이트 메인라인(122) 상에 상기 게이트 메인라인(122)을 평평하게 커버하는 상기 게이트 커버라인(124) 및 상기 게 이트 커버라인(124)과 연결된 상기 게이트 전극(GE)을 포함한다. 또한, 상기 게이트 금속패턴은 상기 스토리지 메인라인(132) 상에 상기 스토리지 메인라인(122)을 평평하게 커버하는 상기 스토리지 커버라인(134)을 더 포함할 수 있다.
한편, 상기 게이트 커버라인(124) 및 상기 스토리지 커버라인(134)이 상기 게이트 메인라인(122) 및 상기 스토리지 메인라인(132)과 동일한 금속물질로 이루어질 경우, 상기 게이트 커버라인(124) 및 상기 스토리지 커버라인(134)은 상기 게이트 메인라인(122) 및 상기 스토리지 메인라인(132)의 전영역을 완전하게 커버하도록 형성되는 것이 바람직하다. 왜냐하면, 상기 게이트 커버라인(124) 및 상기 스토리지 커버라인(134)이 상기 게이트 메인라인(122) 및 상기 스토리지 메인라인(132)의 전영역을 완전하게 커버하지 않을 경우, 상기 게이트 금속층의 일부이 식각되어 상기 게이트 금속패턴이 형성될 때, 상기 게이트 메인라인(122) 및 상기 스토리지 메인라인(132)의 일부도 함께 식각될 수 있기 때문이다.
반면, 상기 게이트 커버라인(124) 및 상기 스토리지 커버라인(134)이 상기 게이트 메인라인(122) 및 상기 스토리지 메인라인(132)과 다른 금속물질로 이루어질 경우, 상기 게이트 커버라인(124) 및 상기 스토리지 커버라인(134)은 상기 게이트 메인라인(122) 및 상기 스토리지 메인라인(132)의 전영역을 완전하게 커버하지 않을 수 있다. 왜냐 하면, 상기 게이트 금속층을 식각시킬 수 있는 식각액이 상기 게이트 메인라인(122) 및 상기 스토리지 메인라인(132)을 식각시키지 않거나 비교적 적게 식각시키기 때문이다.
이어서, 상기 게이트 금속패턴을 덮도록 상기 베이스 기판(110) 상에 상기 게이트 절연층(140)을 형성한다.
이어서, 상기 게이트 절연층(140) 상에 반도체층을 형성한 후, 상기 반도체층 상에 데이터 금속층을 형성하고, 상기 데이터 금속층의 일부를 제거하여 데이터 금속패턴을 형성한다. 상기 데이터 금속패턴을 통해 상기 반도체층의 일부를 다시 제거하여, 상기 반도체 패턴(AP)을 형성한다.
한편 도 4에서와 같이, 상기 반도체 패턴(AP)을 먼저 형성한 후, 상기 데이터 금속패턴을 형성할 수 있다. 즉, 상기 게이트 절연층(140) 상에 형성된 상기 반도체층의 일부를 제거하여 상기 게이트 전극(GE)과 대응되는 상기 반도체 패턴(AP)을 형성한다. 상기 반도체 패턴(AP)을 덮도록 상기 게이트 절연층(140) 상에 상기 데이터 금속층을 형성한 후, 상기 데이터 금속층의 일부를 제거하여 상기 데이터 금속패턴을 형성한다.
여기서, 상기 데이터 금속패턴은 상기 게이트 절연층(140) 상에 상기 제2 방향(DI2)으로 형성된 상기 데이터 배선(150), 상기 데이터 배선(150)과 연결된 상기 소스 전극(SE) 및 상기 소스 전극(SE)과 이격된 상기 드레인 전극(DE)을 포함한다.
이어서, 상기 데이터 금속패턴을 덮도록 상기 게이트 절연층(140) 상에 상기 보호층(160)을 형성하고, 상기 보호층(160)의 일부를 제거하여 상기 화소 콘택홀(CH)을 형성한다. 상기 화소 콘택홀(CH)은 상기 드레인 전극(DE)의 일부를 노출시킨다.
이어서, 상기 보호층(160) 상에 상기 화소전극(170)을 포함하는 투명 전극층을 형성한다. 상기 화소전극(170)은 상기 화소 콘택홀(CH)을 통해 상기 드레인 전 극(DE)과 전기적으로 연결된다.
일반적으로, 상기 게이트 메인라인(122)이 메탈 제팅 방식 또는 ELP 방식에 의해 형성될 경우, 상기 게이트 메인라인(122) 내에는 다수의 크랙(crack)이 발생할 수 있고, 그로 인해 상기 게이트 메인라인의 오프(open) 불량이 발생할 수 있다. 그러나, 본 실시예에서와 같이, 상기 게이트 메인라인(122)의 상부에 상기 게이트 커버라인(124)이 형성될 경우, 상기 게이트 메인라인의 오프(open) 불량의 발생을 억제할 수 있다.
도 6은 본 발명의 제2 실시예에 따른 표시장치 중 제1 기판의 일부를 확대해서 도시한 평면도이고, 도 7은 도 6의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이며, 도 8은 도 6의 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다.
도 6, 도 7 및 도 8을 참조하면, 본 실시예에 의한 제1 기판은 게이트 버퍼층(180), 게이트 배선(120) 및 스토리지 배선(130)을 제외하면, 상기 제1 실시예에 의한 제1 기판과 실질적으로 동일하므로, 상기 게이트 버퍼층(180), 상기 게이트 배선(120) 및 상기 스토리지 배선(130) 이외의 구성요소들에 대한 자세한 설명은 생략하기로 한다.
본 실시예에 의한 제1 기판은 상기 베이스 기판(110) 및 상기 게이트 절연층(140) 사이에 형성된 상기 게이트 버퍼층(180)을 더 포함한다. 상기 게이트 버퍼층(180)은 유기 절연물질 또는 무기 절연물질로 이루어질 수 있다.
상기 게이트 버퍼층(180)에는 상기 제1 방향(DI1)을 따라 길게 형성된 게이트 수용홈(GH)이 형성된다. 상기 게이트 수용홈(GH)의 깊이는 약 1㎛ 이상인 것이 바람직하고, 일례로 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다. 상기 게이트 수용홈(GH)은 상기 베이스 기판(110)의 일부가 노출되도록 상기 게이트 수용홈(GH)의 바닥이 제거될 수 있다.
한편, 상기 게이트 버퍼층(180)에는 상기 게이트 수용홈(GH)과 이격되도록 상기 제1 방향(DI1)을 따라 길게 형성된 스토리지 수용홈(SH)이 형성될 수 있다. 상기 스토리지 수용홈(SH)의 깊이는 약 1㎛ 이상인 것이 바람직하고, 일례로 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다. 상기 스토리지 수용홈(SH)은 상기 베이스 기판(110)의 일부가 노출되도록 상기 스토리지 수용홈(SH)의 바닥이 제거될 수 있다.
상기 게이트 배선(120)은 게이트 메인라인(122) 및 게이트 커버라인(124)을 포함한다.
상기 게이트 메인라인(122)은 상기 게이트 버퍼층(180)의 상기 게이트 수용홈(GH) 내에 형성된다. 상기 게이트 메인라인(122)은 상기 게이트 수용홈(GH)을 완전하게 채울 수 있다. 즉, 상기 게이트 수용홈(GH) 내에 형성된 상기 게이트 메인라인(122)의 상면은 상기 게이트 버퍼층(180)의 상면과 실질적으로 평행한 것이 바람직하다. 그로 인해, 상기 게이트 메인라인(122)의 두께는 일례로 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다.
상기 게이트 커버라인(124)은 상기 게이트 메인라인(122) 상에 평평하게 형성되어, 상기 게이트 메인라인(122)을 커버한다. 상기 게이트 커버라인(124)의 두께는 상기 게이트 메인라인(122)의 두께보다 얇다. 일례로, 상기 게이트 커버라인(124)은 광을 차단할 수 있는 최소한의 두께를 갖는 것이 바람직하다.
상기 게이트 커버라인(124)은 게이트 커버부(124a) 및 레이저 쇼팅부(124b)를 포함할 수 있다. 상기 게이트 커버부(124a)는 상기 제1 방향(DI1)을 따라 상기 게이트 메인라인(122) 상에 형성되어 상기 게이트 메인라인(122)을 커버한다. 상기 레이저 쇼팅부(124b)는 상기 게이트 커버부(124a)로부터 상기 제2 방향(DI2)을 따라 돌출되어 형성된다. 상기 레이저 쇼팅부(124b)는 상기 화소전극(170)의 일부와 중첩될 수 있다.
상기 게이트 커버라인(124)은 상기 박막 트랜지스터(TFT)의 게이트 전극(GE)과 동일한 금속층으로부터 패터닝되어 형성될 수 있다. 상기 게이트 전극(GE)은 상기 게이트 커버부(124a)로부터 상기 제2 방향(DI2)을 따라 돌출되어 형성된다.
상기 스토리지 배선(130)은 상기 화소전극들(170) 각각과 중첩되고, 스토리지 메인라인(132) 및 스토리지 커버라인(134)을 포함한다. 본 실시예에서, 상기 스토리지 배선들(130)은 생략되어 질 수 있다.
상기 스토리지 메인라인(132)은 상기 게이트 버퍼층(180)의 상기 스토리지 수용홈(SH) 내에 형성된다. 상기 스토리지 수용홈(SH) 내에 형성된 상기 스토리지 메인라인(132)의 상면은 상기 게이트 버퍼층(180)의 상면과 실질적으로 평행한 것이 바람직하다. 그로 인해, 상기 스토리지 메인라인(132)의 두께는 일례로 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다.
상기 스토리지 커버라인(134)은 상기 스토리지 메인라인(132) 상에 평평하게 형성되어, 상기 스토리지 메인라인(132)을 커버한다. 상기 스토리지 커버라인(134)의 두께는 상기 스토리지 메인라인(132)의 두께보다 얇다.
상기 스토리지 커버라인(134)은 상기 게이트 커버라인(124)과 동일한 금속층으로부터 패터닝되어 형성될 수 있다. 그 결과, 상기 스토리지 커버라인(134)은 상기 게이트 커버라인(124)과 동일한 두께를 갖고, 상기 게이트 커버라인(124)과 동일한 금속물질로 이루어질 수 있다.
상기 스토리지 커버라인(134)은 스토리지 커버부(134a) 및 스토리지 전극(134b)을 포함할 수 있다. 상기 스토리지 커버부(134a)는 상기 제1 방향(DI1)을 따라 상기 스토리지 메인라인(132) 상에 형성되어 상기 스토리지 메인라인(132)을 커버한다. 상기 스토리지 전극(134b)은 상기 화소전극(170)과 중첩되는 면적을 늘리기 위해 상기 스토리지 커버부(134a)로부터 상기 제2 방향(DI2)을 따라 돌출되어 형성될 수 있다.
이하, 도 6의 제1 기판을 제조하는 방법에 대해 간단하게 설명하고자 한다.
도 6, 도 7 및 도 8을 참조하면, 우선 상기 베이스 기판(110) 상에 상기 게이트 버퍼층(180)을 형성하고, 상기 게이트 버퍼층(180)의 일부를 제거하여, 상기 게이트 버퍼층(180)에 상기 제1 방향(DI1)을 따라 상기 게이트 수용홈(GH)을 형성한다. 본 실시예에서, 상기 게이트 수용홈(GH)이 형성될 때, 상기 스토리지 수용홈(SH)도 같이 형성될 수 있다.
이어서, 상기 게이트 수용홈(GH) 내에 상기 게이트 메인라인(122)을 형성한다. 본 실시예에서, 상기 게이트 메인라인(122)이 형성될 때, 상기 스토리지 메인라인(132)도 같이 형성될 수 있다.
본 실시예에서, 상기 게이트 메인라인(122) 및 상기 스토리지 메인라인(132) 은 일례로, 메탈 제팅 방식 또는 ELP 방식으로 상기 게이트 수용홈(GH) 내에 채워짐에 따라 형성될 수 있다.
이어서, 상기 게이트 버퍼층(180) 상에 게이트 금속층을 형성한 후, 상기 게이트 금속층의 일부를 제거하여 상기 게이트 메인라인(122)을 커버하는 게이트 금속패턴을 형성한다. 상기 게이트 금속패턴은 상기 게이트 메인라인(122) 상에 상기 게이트 메인라인(122)을 평평하게 커버하는 상기 게이트 커버라인(124) 및 상기 게이트 커버라인(124)과 연결된 상기 게이트 전극(GE)을 포함한다. 또한, 상기 게이트 금속패턴은 상기 스토리지 메인라인(132) 상에 상기 스토리지 메인라인(122)을 평평하게 커버하는 상기 스토리지 커버라인(134)을 더 포함할 수 있다.
이어서, 상기 게이트 금속패턴을 덮도록 상기 게이트 버퍼층(180) 상에 상기 게이트 절연층(140)을 형성한다.
한편, 본 실시예에 의한 상기 제1 기판의 이후 제조과정은 상기 제1 실시예에 의한 상기 제1 기판의 제조과정과 실질적으로 동일하므로, 생략하기로 한다.
도 9는 본 발명의 제3 실시예에 따른 표시장치 중 제1 기판의 일부를 확대해서 도시한 평면도이며, 도 10은 도 5의 Ⅴ-Ⅴ'선을 따라 절단한 단면도이고, 도 11은 도 10과 다른 형태의 데이터 배선을 도시한 단면도이다.
도 9 및 도 10을 참조하면, 본 실시예에 의한 제1 기판은 데이터 버퍼층(190) 및 데이터 배선(150)을 제외하면, 상기 제1 실시예에 의한 제1 기판과 실질적으로 동일하므로, 상기 데이터 버퍼층(190) 및 상기 데이터 배선(150) 이의 구성요소들에 대한 설명은 생략하기로 한다.
본 실시예에서, 상기 데이터 배선(150)은 데이터 메인라인(152) 및 데이터 커버라인(154)을 포함한다. 또한, 상기 제1 기판은 상기 게이트 절연층(140) 및 상기 보호층(160) 사이에 형성된 데이터 버퍼층(190)을 더 포함한다.
상기 데이터 커버라인(154)은 상기 제2 방향(DI2)을 따라 평평하게 상기 게이트 절연막(140) 상에 형성된다. 상기 박막 트랜지스터(TFT)의 상기 소스 전극(SE)은 상기 데이터 커버라인(154)으로부터 상기 제1 방향(DI1)을 따라 돌출된다. 상기 데이터 커버라인(154)은 상기 박막 트랜지스터(TFT)의 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 금속층으로부터 패터닝되어 형성될 수 있다.
상기 데이터 버퍼층(190)은 상기 데이터 커버라인(154)을 덮도록 상기 게이트 절연층(140) 상에 형성된다. 상기 데이터 버퍼층(190)에는 상기 데이터 커버라인(154)의 일부를 노출시키기 위한 데이터 수용홀(DH)이 형성된다. 상기 데이터 수용홀(DH)은 상기 데이터 커버라인(154)을 따라 연장된다. 상기 데이터 수용홀(DH)의 깊이는 일례로, 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다.
상기 데이터 메인라인(152)은 상기 데이터 수용홀(DH) 내에 형성된다. 즉, 상기 데이터 메인라인(152)은 상기 데이터 커버라인(154)과 접촉되고, 상기 데이터 커버라인(154)을 따라 길게 연장된다. 상기 데이터 메인라인(152)의 두께는 상기 상기 데이터 커버라인(154)의 두께보다 두껍다. 한편, 상기 데이터 수납홀(DH)에 수납된 상기 데이터 메인라인(152)의 상면은 상기 데이터 버퍼층(190)의 상면과 실질적으로 평행할 수 있다. 그 결과, 상기 데이터 메인라인(152)의 깊이는 일례로, 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다.
이하, 도 9 및 도 10의 제1 기판을 제조하는 방법에 대해 설명하고자 한다.
도 9 및 도 10을 참조하면, 본 실시예에 의한 제1 기판의 제조방법은 상기 반도체 패턴(AP) 및 상기 데이터 금속패턴을 형성하는 과정까지는 상기 제1 실시예에 의한 제1 기판의 제조방법과 실질적으로 동일하므로, 상기 반도체 패턴(AP) 및 상기 데이터 금속패턴을 형성하는 과정까지의 설명은 생략하기로 한다.
여기서, 상기 데이터 금속패턴은 상기 게이트 절연층(140) 상에 상기 제2 방향(DI2)으로 형성된 상기 데이터 커버라인(154), 상기 데이터 커버라인(154)과 연결된 상기 소스 전극(SE) 및 상기 소스 전극(SE)과 이격된 상기 드레인 전극(DE)을 포함한다.
상기 반도체 패턴(AP) 및 상기 데이터 금속패턴을 형성한 후, 상기 데이터 금속패턴을 덮도록 상기 데이터 버퍼층(190)을 형성하고, 상기 데이터 버퍼층(190)의 일부를 제거하여 상기 데이터 수용홀(DH)을 형성한다. 상기 데이터 수용홀(DH)은 상기 데이터 커버라인(154)을 따라 연장되어, 상기 데이터 커버라인(154)의 일부를 노출시킨다.
이어서, 상기 데이터 수용홀(DH) 내에 상기 데이터 메인라인(152)을 형성한다. 상기 데이터 메인라인(152)은 일례로, 메탈 제팅 방식 또는 ELP 방식으로 상기 데이터 수용홈(DH) 내에 채워짐에 따라 형성될 수 있다.
이어서, 상기 데이터 메인라인(154)을 덮도록 상기 데이터 버퍼층(190) 상에 상기 보호층(160)을 형성한다.
이어서, 상기 보호층(160)의 일부 및 상기 데이터 버퍼층(190)의 일부를 제거하여 상기 화소 콘택홀(CH)을 형성한다. 상기 화소 콘택홀(CH)은 상기 드레인 전극(DE)의 일부를 노출시킨다.
이어서, 상기 보호층(160) 상에 상기 화소전극(170)을 포함하는 투명 전극층을 형성한다. 상기 화소전극(170)은 상기 화소 콘택홀(CH)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다.
도 9 및 도 11을 참조하면, 본 실시예에 의한 제1 기판은 상기 데이터 버퍼층(190)을 포함하지 않을 수 있다. 즉, 상기 데이터 버퍼층(190)이 생략되는 대신에, 상기 게이트 절연층(140)에 상기 제2 방향을 따라 데이터 수용홈(DH)이 형성될 수 있다. 이때, 상기 데이터 수용홈(DH)의 깊이는 일례로, 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다.
구체적으로 설명하면, 상기 데이터 메인라인(152)은 상기 데이터 수용홈(DH) 내에 형성된다. 이때, 상기 데이터 수용홈(DH) 내에 형성된 상기 데이터 메인라인(152)의 상면은 상기 게이트 절연층(140)의 상면과 평행할 수 있다. 그 결과, 상기 데이터 메인라인(152)의 두께는 일례로, 약 1㎛ ~ 약 5㎛의 범위를 가질 수 있다.
상기 데이터 커버라인(154)은 상기 데이터 메인라인(152)을 따라 상기 데이터 메인라인(152) 상에 평평하게 형성되어, 상기 데이터 메인라인(152)을 커버한다.
한편, 도 9 및 도 11의 제1 기판의 제조방법은 상기 게이트 절연층(140)에 상기 데이터 수용홈(DH)을 형성하고, 상기 데이터 수용홈(DH)에 상기 데이터 메인라인(152)을 채우는 과정을 제외하면, 상기 제1 실시예에 의한 제1 기판의 제조방법과 실질적으로 동일하므로, 자세한 설명은 생략하기로 한다.
이와 같이 본 실시예에 따르면, 상기 데이터 메인라인(152)이 상기 데이터 커버라인(154)보다 두껍게 형성됨에 따라, 상기 데이터 메인라인(152)은 상기 데이터 커버라인(154)보다 상대적으로 낮은 저항을 갖는다. 그로 인해, 상기 데이터 메인라인(152)으로 통해 전송되는 데이터 신호는 보다 빠르게 상기 제2 방향을 따라 전송될 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 표시장치를 도시한 사시도이다.
도 2는 도 1의 표시장치 중 제1 기판의 일부를 확대해서 도시한 평면도이다.
도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 4는 도 3과 다른 형태의 박막 트랜지스터를 도시한 단면도이다.
도 5는 도 2의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 표시장치 중 제1 기판의 일부를 확대해서 도시한 평면도이다.
도 7은 도 6의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.
도 8은 도 6의 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다.
도 9는 본 발명의 제3 실시예에 따른 표시장치 중 제1 기판의 일부를 확대해서 도시한 평면도이다.
도 10은 도 5의 Ⅴ-Ⅴ'선을 따라 절단한 단면도이다.
도 11은 도 10과 다른 형태의 데이터 배선을 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 제1 기판 200 : 제2 기판
300 : 액정층 110 : 베이스 기판
GH : 게이트 수납홈 120 : 게이트 배선
122 : 게이트 메인라인 124 : 게이트 커버라인
124a : 게이트 커버부 124b : 레이저 쇼팅부
130 : 스토리지 배선 132 : 스토리지 메인라인
134 : 스토리지 커버라인 140 : 게이트 절연층
TFT : 박막 트랜지스터 150 : 데이터 배선
152 : 데이터 메인라인 154 : 데이터 커버라인
DH : 데이터 수용홀 160 : 보호층
170 : 화소전극 180 : 게이트 버퍼층
190 : 데이터 버퍼층

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 제1 방향으로 형성되고 평평한 형상을 갖는 게이트 커버라인 및 상기 게이트 커버라인의 하면으로부터 돌출된 게이트 메인라인을 포함하는 게이트 배선;
    상기 게이트 배선을 덮도록 상기 베이스 기판 상에 형성된 게이트 절연막;
    상기 제1 방향과 교차하는 제2 방향으로 상기 게이트 절연막 상에 형성된 데이터 배선;
    상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터; 및
    상기 박막 트랜지스터와 전기적으로 연결된 화소전극을 포함하고,
    상기 베이스 기판에는 상기 게이트 메인라인을 수납하기 위한 게이트 수용홈을 포함하는 것을 특징으로 하는 표시기판.
  2. 삭제
  3. 제1항에 있어서, 상기 게이트 수용홈에 수납된 상기 게이트 메인라인의 상면은 상기 베이스 기판의 상면과 실질적으로 평행한 것을 특징으로 하는 표시기판.
  4. 제1항에 있어서, 상기 베이스 기판 및 상기 게이트 배선 사이에 형성되고, 상기 게이트 메인라인을 수납하는 게이트 수용홈을 갖는 게이트 버퍼층을 더 포함하는 것을 특징으로 하는 표시기판.
  5. 제4항에 있어서, 상기 게이트 수용홈에 수납된 상기 게이트 메인라인의 상면은 상기 게이트 버퍼층의 상면과 실질적으로 평행한 것을 특징으로 하는 표시기판.
  6. 제1항에 있어서, 상기 게이트 메인라인의 두께는 상기 게이트 커버라인의 두께보다 두꺼운 것을 특징으로 하는 표시기판.
  7. 제1항에 있어서, 상기 게이트 커버배선은
    상기 제1 방향을 따라 형성되어 상기 게이트 메인배선을 커버하는 게이트 커버부; 및
    상기 게이트 커버부로부터 상기 화소전극 측으로 돌출되어 상기 화소전극의 일부와 중첩되는 레이저 쇼팅부를 포함하는 것을 특징으로 하는 표시기판.
  8. 제7항에 있어서, 상기 박막 트랜지스터의 게이트 전극은 상기 게이트 커버부로부터 상기 화소전극 측으로 돌출되어 형성된 것을 특징으로 하는 표시기판.
  9. 제8항에 있어서, 상기 게이트 메인라인의 일부는 상기 게이트 전극에 의해 커버되도록 상기 게이트 전극의 하면에 형성된 것을 특징으로 하는 표시기판.
  10. 제1항에 있어서, 상기 데이터 배선은
    상기 제2 방향을 따라 형성된 데이터 메인라인; 및
    상기 제2 방향을 따라 평평하게 형성되어 상기 데이터 메인라인을 커버하는 데이터 커버라인을 포함하는 것을 특징으로 하는 표시기판.
  11. 제10항에 있어서, 상기 데이터 커버라인은 상기 게이트 절연층 상에 형성되고, 상기 데이터 메인라인은 상기 데이터 커버라인 상에 형성된 것을 특징으로 하는 표시기판.
  12. 제11항에 있어서, 상기 데이터 배선을 덮도록 상기 게이트 절연층 상에 형성되고, 상기 데이터 메인라인을 수용하기 위한 데이터 수용홀을 갖는 데이터 버퍼층을 더 포함하는 것을 특징으로 하는 표시기판.
  13. 제10항에 있어서, 상기 데이터 메인라인은 상기 게이트 절연층 상에 형성되고, 상기 데이터 커버라인은 상기 데이터 메인라인 상에 형성된 것을 특징으로 하는 표시기판.
  14. 제13항에 있어서, 상기 게이트 절연층에는 상기 데이터 메인라인을 수용하기 위한 데이터 수용홈이 형성된 것을 특징으로 하는 표시기판.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020080000253A 2008-01-02 2008-01-02 표시기판 및 이의 제조방법 KR101441545B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080000253A KR101441545B1 (ko) 2008-01-02 2008-01-02 표시기판 및 이의 제조방법
US12/273,661 US8242506B2 (en) 2008-01-02 2008-11-19 Array substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080000253A KR101441545B1 (ko) 2008-01-02 2008-01-02 표시기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20090074460A KR20090074460A (ko) 2009-07-07
KR101441545B1 true KR101441545B1 (ko) 2014-09-17

Family

ID=40797005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080000253A KR101441545B1 (ko) 2008-01-02 2008-01-02 표시기판 및 이의 제조방법

Country Status (2)

Country Link
US (1) US8242506B2 (ko)
KR (1) KR101441545B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101418588B1 (ko) * 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101361925B1 (ko) * 2010-07-07 2014-02-21 엘지디스플레이 주식회사 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법
KR101731914B1 (ko) * 2010-12-10 2017-05-04 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN104103648B (zh) * 2014-07-24 2017-12-05 上海天马微电子有限公司 柔性显示设备、柔性显示母板及其制作方法
CN104536207A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 一种显示基板及显示装置
CN107799537A (zh) * 2017-09-26 2018-03-13 武汉华星光电技术有限公司 阵列基板以及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060073373A (ko) * 2004-12-24 2006-06-28 엘지.필립스 엘시디 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118077B1 (ko) * 2005-04-07 2012-03-07 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060073373A (ko) * 2004-12-24 2006-06-28 엘지.필립스 엘시디 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20090166635A1 (en) 2009-07-02
KR20090074460A (ko) 2009-07-07
US8242506B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
US20080204618A1 (en) Display substrate, method for manufacturing the same, and display apparatus having the same
EP2023194A1 (en) Liquid crystal display device and method of manufacturing the liquid crystal display device
KR101441545B1 (ko) 표시기판 및 이의 제조방법
KR102081599B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100938887B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101392208B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
US8298843B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP2008026905A (ja) 表示基板とその製造方法及びこれを有する表示装置
KR20020054608A (ko) 액정표시장치의 블랙매트릭스 형성방법
KR20050020115A (ko) 액정표시장치용 어레이기판 제조방법
KR20100031049A (ko) 표시 기판 및 이의 제조 방법
KR20140141166A (ko) 네로우 베젤 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR101148557B1 (ko) 디스플레이 장치용 기판의 제조방법
KR20070043098A (ko) 어레이 기판 및 이의 제조방법
KR20130113234A (ko) 표시장치 및 그 제조방법
KR100690000B1 (ko) 액정표시소자 및 그 제조방법
KR100776507B1 (ko) 액정표시장치 및 그 제조방법
KR101450884B1 (ko) 평판표시장치 및 이의 제조 방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR100697603B1 (ko) 횡전계 방식 액정표시장치와 그 제조방법
KR101490774B1 (ko) 에프에프에스 모드 액정표시장치
KR20040011161A (ko) 액정표시장치와 그 제조방법
KR20050003498A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101637876B1 (ko) 횡전계 방식 액정표시장치
KR100631369B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee