KR101363746B1 - 액정표시장치 및 이의 제조 방법 - Google Patents

액정표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101363746B1
KR101363746B1 KR1020070034958A KR20070034958A KR101363746B1 KR 101363746 B1 KR101363746 B1 KR 101363746B1 KR 1020070034958 A KR1020070034958 A KR 1020070034958A KR 20070034958 A KR20070034958 A KR 20070034958A KR 101363746 B1 KR101363746 B1 KR 101363746B1
Authority
KR
South Korea
Prior art keywords
column spacer
pattern
substrate
protrusion
disposed
Prior art date
Application number
KR1020070034958A
Other languages
English (en)
Other versions
KR20080091909A (ko
Inventor
박승호
안병건
이상욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070034958A priority Critical patent/KR101363746B1/ko
Publication of KR20080091909A publication Critical patent/KR20080091909A/ko
Application granted granted Critical
Publication of KR101363746B1 publication Critical patent/KR101363746B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

액정표시장치 및 이의 제조 방법이 개시되어 있다. 액정표시장치는 제 1 기판, 제 1 기판 상에 배치되며 입사광의 위상차를 조절하는 반응성 메소겐들을 포함하는 평탄막, 평탄막과 마주하며 돌기부들을 갖는 제 2 기판, 평탄막 상에 배치되며 돌기부와 접촉하는 메인 컬럼스페이서 및 평탄막 상에 배치되며 제 2 기판에 대하여 이격된 서브 컬럼 스페이서를 포함한다. 본 발명에 따른 액정표시장치는 평탄막에 반응성 메소겐을 포함시킬때 발생하는 중력 또는 터치에 의해서 발생하는 얼룩을 방지할 수 있다.
Figure R1020070034958
반응성 메소겐, 이중 컬럼 스페이서, 눌림 얼룩, 터치얼룩, 돌기부

Description

액정표시장치 및 이의 제조 방법{liquid crystal display and method of manufacturing the same}
도 1 은 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치를 도시한 평면도이다.
도 2 는 도 1 에서 I-I` 선을 따라 절단한 단면도이다.
도 3a 내지 도 3h 는 본 발명의 제 2 실시예에 의한 횡전계형 액정표시장치의 제조 방법을 도시한 단면도들이다.
도 4 는 본 발명의 제 3 실시예에 따른 횡전계형 액정표시장치를 도시한 평면도이다.
도 5 는 도 4 에서 I-I` 선을 따라 절단한 단면도이다.
도 6a 내지 도 6d 는 본 발명의 제 4 실시예에 의한 횡전계형 액정표시장치의 제조 방법을 도시한 단면도들이다.
도 7 은 본 발명의 제 5 실시예에 따른 횡전계형 액정표시장치를 도시한 평면도이다.
도 8 은 도 7 에서 I-I` 선을 따라 절단한 단면도이다.
도 9a 내지 도 9c 는 본 발명의 제 6 실시예에 의한 횡전계형 액정표시장치의 제조 방법을 도시한 단면도들이다.
도 10 은 본 발명의 제 7 실시예에 따른 횡전계형 액정표시장치를 도시한 평면도이다.
도 11 는 도 10 에서 I-I` 선을 따라 절단한 단면도이다.
도 12a 내지 도 12h 는 본 발명의 제 8 실시예에 의한 횡전계형 액정표시장치의 제조 방법을 도시한 단면도들이다.
<도면의 주요 부분에 대한 설명>
제 1 기판 : 100 블랙 매트릭스 패턴 : 120
평탄막 : 140 컬럼 스페이서 : 150
제 2 기판 : 200 게이트 배선 : 220
공통 배선 : 230 채널 패턴 : 250
데이터 배선 : 260 돌기부 : 270
화소 전극 : 290 액정층 : 300
본 발명은 액정표시장치에 관한 것으로 특히, 사용자에 의한 터치 또는 중력에 의해서 발생하는 영상의 얼룩을 방지할 수 있는 액정표시장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구는 다양한 형태로 증가하고 있다. 이에 대하여 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러 가지의 평판표시 장치가 활용되고 있다.
그 중에 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점을 가진 LCD가 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서, 가장 많이 사용되고 있다.
이와 같은 액정표시장치는 일반적인 화면 표시장치로서 경량, 박형 및 저 소비 전력의 특징을 유지하면서 고휘도, 대면적 등의 장점을 가져야 한다.
액정표시장치는 컬러필터 기판, 컬러필터 기판과 마주보며 배치된 박막트랜지스터 기판 및 두 기판의 사이에 주입된 액정층을 포함한다.
컬러필터 기판은 빛을 차단하는 블랙매트릭스, 각각의 색깔의 빛을 구현하는 컬러필터들과 컬러필터 기판을 평탄하게 하는 오버코트층(overcoat layer)을 포함하고 있다.
컬러필터 기판과 박막트랜지스터 기판 사이의 셀 갭(cell gap)이 유지되어야 고 품질의 화상을 구현할 수 있다. 그래서 두 기판 사이의 셀 갭(cell gap)을 유지하기 위해서 스페이서(spacer)가 사용된다.
스페이서는 탄성체 플라스틱 미립자로 형성된 볼 스페이서(ball spacer), 컬러필터 기판 또는 박막트랜지스터 기판에 고정되는 컬럼 스페이서가(column spacer) 있다.
컬럼 스페이서는 볼 스페이서 보다 복원력이 약하여 터치에 의한 얼룩 또는 중력에 의한 얼룩이 발생할 가능성이 높다.
또한 오버코트층이 탄성강도가 약한 물질로 이루어진 경우에는 오버코트층이 탄성강도가 강한 물질로 이루어진 경우보다 복원력이 약하다.
따라서 오버코트층이 탄성강도가 약한 물질로 이루어지고 컬러필터 기판과 박막트랜지스터 기판의 셀 갭을 유지하기 위해서 컬럼 스페이서를 사용하는 경우에 터치 또는 중력에 의한 얼룩이 발생할 가능성이 더욱 높아진다.
본 발명의 하나의 목적은 터치 또는 중력에 의해 발생하는 영상의 얼룩을 방지하기에 적합한 액정표시장치를 제공함에 있다.
본 발명의 다른 목적은 상기 액정표시장치의 제조 방법을 제공함에 있다.
상기의 목적을 달성하기 위한 액정표시장치는 제 1 기판, 상기 제 1 기판상에 배치되며 입사광의 위상차를 조절하는 반응성 메소겐(reactive mesogen)들을 포함하는 평탄막, 상기 평탄막과 마주하며 돌기부들을 갖는 제 2 기판, 상기 평탄막 상에 배치되며 상기 돌기부와 접촉하는 메인 컬럼스페이서, 및 상기 평탄막 상에 배치되며 상기 제 2 기판에 대하여 이격된 서브 컬럼 스페이서를 포함한다.
상기의 목적을 달성하기 위한 액정표시장치의 제조 방법은 제 1 기판을 형성하는 단계, 상기 제 1 기판 상에 입사광의 위상차를 조절하는 반응성 메소겐을 포함하는 평탄막을 형성하는 단계, 메인 컬럼 스페이서 및 서브 컬럼 스페이서를 형성하는 단계 및 상기 메인 컬럼 스페이서와 접촉하는 돌기부를 갖는 제 2 기판을 형성하는 단계를 포함한다.
본 발명에 따르면, 액정표시장치는 상기 돌기부에 의해서 상기 메인 컬럼 스페이서와 상기 제 2 기판 사이의 접촉 면적을 줄인다. 또한 돌기부에 의해서 상기 서브 컬럼 스페이서와 상기 제 2 기판 사이에 단차가 발생한다. 따라서 본 발명에 따른 액정표시장치는 터치되거나 눌리는 경우에 복원력이 향상되어 얼룩을 방지할 수 있다.
실시예 1
도 1 은 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치를 도시한 평면도이다. 도 2 는 도 1 에서 I-I` 선을 따라 절단한 단면도이다.
도 1 및 도 2 를 참조하면, 횡전계형 액정표시장치는 제 1 기판(100), 평탄막(140), 컬럼 스페이서(150) 및 제 2 기판(200)을 포함한다.
상기 제 1 기판(100)은 제 1 절연기판(110), 블랙매트릭스 패턴(120) 및 컬러필터 패턴(130)을 포함한다.
상기 제 1 절연 기판(110)은 투명한 부도체이다. 상기 제 1 절연 기판(110)은 예를 들어, 유리 기판일 수 있다.
상기 블랙매트릭스 패턴(120)은 상기 제 1 절연 기판(110) 상에 배치된다. 상기 블랙매트릭스 패턴(120)은 평면에서 보았을 때 개구가 형성된 격자 구조를 가진다. 상기 블랙매트릭스 패턴(120)은 광을 차단하며, 상기 블랙매트릭스 패턴(120)으로 사용될 수 있는 물질의 예로서는 크롬, 산화 크롬 크롬/산화 크롬 및 블랙 레진(black resin)등을 들 수 있다.
상기 컬러필터 패턴(130)은 상기 개구에 배치된다. 상기 컬러필터 패턴(130)의 일부는 상기 블랙매트릭스 패턴(120)의 에지에 오버랩된다. 상기 컬러필터 패턴(130)은 적색 컬러필터 패턴(미도시), 녹색 컬러필터 패턴(미도시), 청색 컬러필터 패턴(미도시)을 포함한다. 상기 적색 컬러필터 패턴은 백색광을 필터링하여 적색광을 발생시키고, 상기 녹색 컬러필터 패턴은 백색광을 필터링하여 녹색광을 발생시키고, 상기 청색 컬러필터 패턴은 백색광을 필터링하여 청색광을 발생시킨다.
상기 평탄막(140)은 상기 제 1 기판(100) 상에 배치된다. 상기 평탄막(140)은 입사광의 위상차를 보상하는 반응성 메소겐(reactive mesogen) 물질을 포함한다. 또한 상기 평탄막(140)은 상기 제 1 기판(100)을 평탄하게 한다.
상기 컬럼 스페이서(150)는 메인 컬럼 스페이서(151) 및 서브 컬럼 스페이서(152)를 포함한다. 상기 컬럼 스페이서(150)는 상기 평탄막(140) 상에 배치되고, 상기 컬럼스페이서(150)는 상기 블랙매트릭스 패턴(120) 상에 배치될 수 있다. 상기 컬럼 스페이서(150)는 상기 제 1 기판(100) 및 후술될 제 2 기판(200) 사이의 셀 갭(cell gap)을 유지한다.
상기 메인 컬럼 스페이서(151)는 상기 제 2 기판(200) 상에 배치된 돌기부(270)에 접촉한다. 이와는 다르게 하나의 상기 메인 컬럼 스페이서(151)는 후술될 다수개의 돌기부들과 접촉할 수 있다.
상기 서브 컬럼 스페이서(152)의 단부 및 상기 제 2 기판(200) 사이에는 갭(L)이 형성되어 있다.
상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)는 상기 평 탄막(140) 상에 교대로 배치된다. 이와는 인접하는 한 쌍의 메인 컬럼 스페이서(151)들 사이에 적어도 두 개의 상기 서브 컬럼 스페이서(152)들이 배치될 수 있다.
상기 제 2 기판(200)은 제 2 절연 기판(210), 게이트 배선(220), 공통 전극(231)을 갖는 공통배선(230), 절연막(240), 채널 패턴(250), 데이터 배선(260), 드레인 전극(262), 보호막(280), 화소 전극(290) 및 상기 돌기부(270)를 포함한다.
상기 제 2 절연 기판(210)은 투명한 부도체이다. 상기 제 2 절연 기판(210)은 유리 기판 또는 석영 기판(quarts substrate)일 수 있다.
상기 게이트 배선(220)은 상기 블랙매트릭스 패턴(120)에 대응하여, 상기 제 2 절연 기판(210) 상에 제 1 방향으로 배치된다. 상기 게이트 배선(220)을 이루는 물질은 알루미늄, 알루미늄 합금 및 구리 등의 전기 저항이 낮은 금속이다. 상기 게이트 배선(220)은 상기 게이트 배선(220)으로부터 제 2 방향으로 분기된 게이트 전극(221)을 포함한다. 상기 게이트 배선(220)은 상기 게이트 전극(221)에 게이트 신호를 인가한다.
상기 공통 배선(230)은 상기 게이트 배선(220)에 평행하게 배치된다. 상기 공통 배선(230)은 상기 공통 배선(230)으로부터 제 2 방향으로 분기된 공통 전극(231)을 포함한다. 상기 공통 배선(230)은 상기 공통 전극(231)에 공통 전압을 인가한다. 상기 공통 배선(230)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금 및 구리 등을 들 수 있다.
상기 절연막(240)은 상기 게이트 배선(220), 상기 게이트 전극(221), 상기 공통 배선(230) 및 상기 공통 전극(231)을 덮는다. 상기 절연막(240)을 이루는 물질은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx)일 수 있다.
상기 채널 패턴(250)은 아몰퍼스 실리콘 패턴(251) 및 n+ 아몰퍼스 실리콘 패턴(252)을 포함한다.
상기 아몰퍼스 실리콘 패턴(251)은 상기 절연막(240) 상에 배치된다. 상기 아몰퍼스 실리콘 패턴(251)을 이루는 물질은 아몰퍼스 실리콘(amorphous silicon)이다.
상기 n+ 아몰퍼스 실리콘 패턴(252)은 한 쌍이 일정 간격으로 이격되어 상기 아몰퍼스 실리콘 패턴(251) 상에 배치된다. 상기 n+ 아몰퍼스 실리콘 패턴(252)을 이루는 물질은 고농도의 불순물이 주입된 아몰퍼스 실리콘이다.
상기 데이터 배선(260)은 상기 절연막(240) 상에 제 2 방향으로 게이트 배선(220)과 교차하며 배치된다. 상기 데이터 배선(260)은 한 쌍의 이격된 상기 n+ 아몰퍼스 실리콘 패턴(252)들 중 하나에 전기적으로 접속하는 소오스 전극(261)을 포함한다. 상기 데이터 배선(260)으로 사용될 수 있는 물질의 예로서는 알루미늄, 알루미늄 합금 및 구리 등을 들 수 있다.
상기 드레인 전극(262)은 한 쌍의 이격된 상기 n+ 아몰퍼스 실리콘 패턴(252)들 중 나머지 하나에 전기적으로 접속한다.
상기 보호막(280)은 상기 데이터 배선(220), 상기 채널 패턴(250) 및 상기 드레인 전극(252)을 덮는다. 상기 보호막(280)은 상기 드레인 전극(262)의 일부를 노출하는 콘택홀(281)을 포함한다. 상기 보호막(280)을 이루는 물질은 실리콘 질화 물 또는 실리콘 산화물일 수 있다.
상기 화소 전극(290)은 상기 보호막(280) 상에 배치된다. 상기 화소 전극(290)은 상기 콘택홀(281)을 통해 상기 드레인 전극(262)과 전기적으로 접속한다. 상기 드레인 전극(262)을 통해 상기 화소 전극(290)에 인가된 데이터 전압 및 상기 공통 전극(231)에 인가된 공통 전압 사이에 전위차가 발생한다. 상기 전위차로 인하여 상기 액정층(300)의 액정들이 일정 방향으로 정렬되고, 상기 액정층(300)을 통과하는 빛의 양이 조절된다.
상기 돌기부(270)는 게이트 배선(220) 상에 위치한다. 이와는 다르게 상기 돌기부(270)는 공통 배선(230) 상에 위치할 수 있다. 상기 돌기부(270)는 상기 메인 컬럼 스페이서(151)와 접촉한다. 상기 돌기부(270)는 다수개의 돌기 패턴(175)들을 포함한다. 상기 돌기 패턴들은 제 1 돌기 패턴(271), 제 2 돌기 패턴(272) 및 제 3 돌기 패턴(273)이다.
상기 제 1 돌기 패턴(271)은 상기 절연막(240) 상에 배치되며, 상기 제 1 돌기 패턴(271)은 상기 아몰퍼스 실리콘 패턴(251)을 이루는 물질과 동일한 물질로 형성되어 있다.
상기 제 2 돌기 패턴(272)은 상기 제 1 돌기 패턴(271) 상에 배치되며, 상기 제 2 돌기 패턴(272)은 상기 n+ 아몰퍼스 실리콘 패턴(252)을 이루는 물질과 동일한 물질로 형성되어 있다.
상기 제 3 돌기 패턴(273)은 상기 제 2 돌기 패턴(272) 상에 배치되며, 상기 제 3 돌기 패턴(273)은 상기 데이터 배선(260)을 이루는 물질과 동일한 물질로 형 성되어 있다. 또한 상기 제 3 돌기 패턴(273)은 평면에서 보았을 때 상기 제 2 돌기 패턴(272)의 일부가 노출되도록 배치된다. 상기 제 3 돌기 패턴(273)은 평면에서 보았을 때 제 2 돌기 패턴(272)의 가운데에 위치되도록 배치된다.
따라서 상기 서브 컬럼 스페이서(152) 및 상기 제 2 기판(200)의 단차(L)는 상기 제 1 돌기 패턴(271), 상기 제 2 돌기 패턴(272) 및 상기 제 3 돌기 패턴(273)의 두께들을 모두 합한 두께이다.
상기 게이트 배선(220)과 상기 데이터 배선(260)이 교차하여 화소 영역(P)이 정의된다. 하나의 상기 제 2 기판 상(200)의 상기 화소 영역(P)에 하나의 상기 돌기부(270)가 배치된다. 이와는 다르게 두 개의 상기 제 2 기판 상(200)의 상기 화소 영역(P)에 하나의 상기 돌기부(270)가 배치될 수 있다.
하나의 상기 화소 영역(P)에 대응되는 평탄막(140) 상에 상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)가 배치된다. 이와는 다르게 하나의 상기 화소 영역(P)에 대응하는 평탄막(140) 상에 상기 메인 컬럼 스페이서(151)가 배치되고, 인접하는 화소 영역(P)에 상기 서브 컬럼 스페이서(152)가 배치될 수 있다.
실시예 2
도 3a 내지 도 3h 는 본 발명의 제 2 실시예에 의한 횡전계형 액정표시장치의 제조 방법을 도시한 단면도들이다.
도 3a 를 참조하면 투명하고 부도체인 제 1 절연 기판(110)이 제공된다. 상 기 제 1 절연 기판(110)은 유리 기판 일 수 있다.
상기 제 1 절연 기판(110) 상에 블랙매트릭스 패턴(120)이 형성된다. 상기 블랙 매트릭스 패턴(120)을 형성하기 위해서는 먼저 상기 제 1 절연 기판(110)에 감광물질을 포함하는 차광막(미도시)을 형성하고, 상기 차광막을 노광 공정 및 현상 공정을 포함하는 포토 공정을 이용하여 패터닝한다. 이후 평면에서 보았을 때 격자 형상으로 패터닝된 상기 블랙매트릭스 패턴(120)은 열 및/또는 광에 의하여 경화될 수 있다. 상기 차광 물질은 감광물질을 포함하는 블랙 레진(black resin)이다.
한편 상기 블랙매트릭스 패턴(120)을 형성하기 위한 다른 방법은 다음과 같다. 상기 제 1 절연 기판(110)에 불투명 금속막(미도시)을 형성하고 상기 불투명 금속막 상에 포토레지스트 필름(미도시)을 형성한다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 이용하여 패터닝 되고, 상기 불투명 금속막 상에 포토레지스트 패턴(미도시)이 형성한다. 상기 포토레지스트 패턴이 식각 마스크로 사용되어, 상기 불투명 금속막은 패터닝되고, 상기 제 1 절연 기판(110) 상에 격자 형상을 갖는 상기 블랙매트릭스 패턴(120)이 형성된다. 상기 블랙매트릭스 패턴(120)이 형성된 후, 상기 블랙매트릭스 패턴(120)을 덮는 상기 포토레지스트 패턴(120)은 애싱 공정 및/또는 스트립 공정에 의해서 제거된다.
상기 블랙매트릭스 패턴(120)이 형성된 후, 상기 블랙매트릭스 패턴(120)에 의해서 형성된 각 개구(미도시)들마다 컬러필터 패턴(130)이 형성된다.
도 3b 를 참조하면, 상기 블랙매트릭스 패턴(120) 및 상기 컬러필터 패 턴(130)이 형성된 후, 상기 블랙매트릭스 패턴(120)과 상기 컬러필터 패턴(130)을 포함하는 제 1 기판 상(100)에 평탄막(140)이 형성된다. 상기 평탄막(140)은 광학적 특성을 개선하기 위한 반응성 메소겐(reactie mesogen) 물질을 포함한다.
상기 평탄막(140)이 형성되기 위해서, 상기 제 1 기판(100) 상에 상기 반응성 메소겐을 포함하는 유기막(미도시)이 도포된 후, 상기 유기막에 자외선이 조사되어 상기 유기막은 1 차적으로 경화된다. 상기 유기막은 약 220℃ 내지 약 230℃의 온도에서 2차 경화되어 상기 평탄막(140)이 형성된다.
상기 평탄막(140)은 상기 제 1 기판(100)을 평탄하게 한다. 상기 평탄막(140)은 반응성 메소겐을 포함하고 있기 때문에, 상기 평탄막(140)은 상기 컬러필터 패턴(130)을 통과하는 광의 위상차를 보상해준다.
상기 평탄막(140)이 형성된 후, 상기 평탄막(140) 상에 메인 컬럼 스페이서(151) 및 서브 컬럼스페이서(152)를 포함하는 컬럼 스페이서(150)가 형성된다. 상기 평탄막(140) 상에 감광 물질이 포함된 유기막(미도시)이 도포되고, 상기 유기막은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해 패터닝된다.
상기 유기막은 약 220℃ 내지 약 230℃의 온도에서 경화되어 상기 컬럼 스페이서(150)가 형성된다.
상기 컬럼 스페이서(150)는 상기 블랙배트릭스 패턴(120) 상에 형성되며, 상기 메인 컬럼 스페이서(151)는 후술될 돌기부(270)와 접촉되도록 형성된다. 상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)는 상기 평탄막(140) 상에 교대로 형성된다. 이와는 다르게 한 쌍의 인접하는 상기 메인 컬럼 스페이 서(151)들 사이에 적어도 두 개의 서브 컬럼스페이서(152)들이 형성될 수 있다.
도 3c 를 참조하면 투명하고 절연체인 제 2 절연 기판(210)이 제공된다. 상기 제 2 절연 기판(210)은 유리 기판 또는 석영 기판(quarts substrate)일 수 있다.
상기 제 2 절연 기판(210) 상에 게이트 전극(221)을 갖는 게이트 배선(220) 및 공통 전극(231)을 갖는 공통 배선(230)이 형성된다. 상기 공통 배선(230)은 상기 게이트 배선(220)에 평행하게 형성된다.
상기 게이트 배선(220) 및 공통 배선(230)을 형성하기 위해서, 상기 제 1 절연 기판(210) 상에 전면적에 걸쳐 게이트 금속막(미도시)이 형성된다. 상기 게이트 금속막을 이루는 물질은 알루미늄, 알루미늄 합금 및 구리 등의 저항이 낮은 금속이다. 상기 게이트 금속막은 화학 기상 증착 공정(CVD) 또는 스퍼터링 공정에 의하여 형성될 수 있다.
상기 게이트 금속막이 형성된 후, 상기 게이트 금속막 상에 감광 물질을 포함하는 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 스핀 공정 또는 슬릿 코팅 공정 등을 통하여 형성된다.
상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해 패터닝되어, 상기 게이트 금속막 상에는 상기 게이트 배선(220) 및 상기 공통 배선(230)과 동일한 형상을 갖는 포토레지스트 패턴(미도시)이 형성된다.
상기 포토레지스트 패턴이 식각마스크로 사용되어, 상기 게이트 금속막은 패터닝되고, 제 2 절연 기판(210) 상에는 상기 게이트 전극(221)을 포함하는 상기 게 이트 배선(220) 및 상기 공통 전극(231)을 포함하는 상기 공통 배선(230)이 형성된다.
도 3d를 참조하면, 상기 게이트 배선(220) 및 상기 공통 배선(230)이 형성된 후, 상기 제 1 절연 기판(210) 상에 상기 게이트 배선(220) 및 상기 공통 배선(230)을 덮는 절연막(240)이 형성된다. 상기 절연막(240)을 이루는 물질로는 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)이다.
도 3e를 참조하면, 상기 절연막(240)이 형성된 후, 상기 절연막(240) 상에 아몰퍼스 실리콘 패턴(251) 및 n+아몰퍼스 실리콘 패턴(252)을 포함하는 채널 패턴(250) 및 돌기부(270)를 구성하는 제 1, 2 돌기 패턴(271, 272)이 형성된다.
상기 채널 패턴(250), 상기 제 1 돌기패턴(271) 및 상기 제 2 돌기 패턴(272)을 형성하기 위해서, 상기 절연막(240) 상에 아몰퍼스 실리콘(amorphous silicon) 박막(미도시) 및 불순물이 고농도로 주입된 n+ 아몰퍼스 실리콘 박막(미도시)이 순차적으로 증착된다. 이후, 상기 n+ 아몰퍼스 실리콘 박막 상에는 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성되고, 상기 포토레지스트 필름은 포토 공정에 의하여 패터닝되어 상기 n+아몰퍼스 실리콘 박막 상에는 포토레지스트 패턴(미도시)이 형성된다.
이후, 상기 포토레지스트 패턴이 식각 마스크로 사용되어, 상기 아몰퍼스 실리콘 박막 및 상기 n+아몰퍼스 실리콘 박막이 패터닝되고, 상기 절연막(240) 상에는 상기 채널 패턴(250), 상기 제 1 돌기 패턴(271) 및 상기 제 2 돌기 패턴(272)이 형성된다.
상기 n+아몰퍼스 실리콘 패턴(252)은 상기 아몰퍼스 실리콘 패턴(251) 상에 한 쌍이 상호 소정의 간격으로 이격 되어 형성된다.
상기 제 1 돌기 패턴(271) 및 상기 제 2 돌기 패턴(272)은 상기 게이트 배선(220) 또는 상기 공통 배선(230) 상에 형성되며, 상기 메인 컬럼 스페이서(151)와 대응되는 위치에 형성된다. 상기 제 1 돌기 패턴(271)은 절연막(240) 상에 형성되고 제 2 돌기 패턴(272)은 제 1 돌기 패턴(271) 상에 형성된다.
도 3f 를 참조하면, 상기 채널 패턴(250), 상기 제 1 돌기 패턴(271) 및 상기 제 2 돌기 패턴(272)이 형성된 후, 상기 절연막(240) 상에는 소오스 전극(261)을 갖는 데이터 배선(260) , 드레인 전극(262) 및 상기 제 2 돌기 패턴(272) 상에 배치된 제 3 돌기 패턴(273)이 형성된다. 상기 데이터 배선(260)은 상기 게이트 배선(220)과 교차하여 형성되고, 상기 데이터 배선(260)은 상기 게이트 배선(220)과 교차하여, 화소 영역(P)을 정의하며 형성된다.
상기 데이터 배선(260), 상기 드레인 전극(262) 및 상기 제 3 돌기 패턴(273)을 형성하기 위해서, 상기 절연막(240) 상에 전 면적에 걸쳐 소오스/드레인 금속막(미도시)이 형성되고, 상기 소오스/드레인 금속막 상에는 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 포토 공정에 의하여 패터닝 되어, 포토레지스트 패턴(미도시)을 형성한다. 상기 포토레지스트 패턴이 식각마스크로 사용되어, 상기 소오스/드레인 금속막은 패터닝 되고, 상기 절연막(240) 상에 상기 데이터 배선(220), 상기 드레인 전극(262) 및 상기 제 2 돌기 패턴(272)이 각각 형성된다.
상기 소오스 전극(261)은 한 쌍의 상기 n+아몰퍼스 실리콘 패턴(252) 중에 어느 하나와 전기적으로 접속된다. 상기 드레인 전극(262)은 한 쌍의 상기 n+아몰퍼스 실리콘 패턴(252) 중에 나머지 하나와 전기적으로 접속된다.
상기 제 3 돌기 패턴(273)은 상기 제 2 돌기 패턴(272) 상에 형성된다. 상기 제 3 돌기 패턴(273)은 평면에서 보았을 때 상기 제 2 돌기 패턴(272)의 일부를 노출하며, 상기 제 3 돌기 패턴(273)은 평면에서 보았을 때 제 2 돌기 패턴(272)의 가운데에 형성된다.
도 3g를 참조하면, 상기 데이터 배선(260), 상기 드레인 전극(262) 및 상기 제 3 돌기 패턴(273)이 형성된 후, 상기 데이터 배선(260), 상기 드레인 전극(262) 및 상기 제 3 돌기 패턴(273)을 덮는 보호막(280)이 형성된다. 상기 보호막(280)은 실리콘 산화막 또는 실리콘 질화막일 수 있고, 상기 보호막(280)은 상기 드레인 전극(262)의 일부를 노출하는 콘택홀(281)을 포함한다.
상기 보호막(280)이 형성된 후, 상기 보호막(280) 상에는 전면적에 걸쳐 투명하면서 도전성을 갖는 투명 도전막(미도시)이 형성된다. 상기 투명 도전막 상에는 포토레지스트 필름(미도시)이 형성되고, 상기 포토레지스트 필름은 포토 공정에 의하여 패터닝되어 상기 투명 도전막 상에는 포토레지스트 패턴(미도시)이 형성된다.
상기 포토레지스트 패턴이 식각마스크로 사용되어, 상기 투명 도전막은 패터닝 되고, 상기 보호막(280) 상에는 화소 전극(290)이 형성된다. 상기 화소 전극(290)은 일부가 노출된 상기 드레인 전극(262)과 전기적으로 연결된다.
상기 화소 전극(290)은 평면상에서 보았을 때, 빗 형상을 갖고, 상기 화소 전극(290) 및 상기 공통 전극(231)은 교대로 형성된다. 한편, 상기 화소 전극(290) 및 상기 공통 전극(231)은 시야각을 개선하기 위해, 평면상에서 보았을 때, 지그재그 형상을 가질 수 있다.
이로써, 상기 제 2 절연기판(210), 상기 게이트 배선(220), 상기 공통 배선(230), 상기 절연막(240), 채널 패턴(250), 상기 데이터 배선(260), 상기 드레인 전극(262), 상기 보호막(280) 및 상기 화소 전극(290)을 포함하는 제 2 기판 상(200)에 상기 제 1 돌기 패턴(271), 상기 제 2 돌기 패턴(272) 및 상기 제 3 돌기 패턴(273)이 차례로 적층되고, 상기 제 2 기판 상(200)에 상기 돌기부(270)가 형성된다.
상기 돌기부(270)는 상게 메인 컬럼 스페이서(151)와 접촉하며, 하나의 화소 영역(P)에 한 개의 돌기부(270)가 형성된다. 이와는 다르게 두 개의 화소 영역(P)에 한 개의 돌기부(270)가 형성될 수도 있다.
한 개의 상기 화소 영역(P)에 대응하는 평탄막(140) 상에 한개의 상기 메인 컬럼 스페이서(151) 및 한 개의 상기 서브 컬럼 스페이서(152)가 형성된다. 이와는 다르게 하나의 상기 화소 영역(P)에 대응하는 평탄막(140) 상에 하나의 상기 메인 컬럼 스페이서(151)가 형성되고, 인접하는 화소 영역(P)에 대응하는 평탄막(140) 상에 하나의 상기 서브 컬럼 스페이서(152)가 형성될 수 있다.
도 3h 를 참조하면, 상기 제 1 기판(100) 및 상기 제 2 기판(200)은 밀봉부재(미도시)에 의하여 결합되고, 상기 제 1 기판(100) 및 상기 제 2 기판(200) 사이 에 액정층이 주입되고, 상기 횡전계형 액정표시장치가 형성된다.
실시예 3
도 4 는 본 발명의 제 3 실시예에 따른 횡전계형 액정표시장치를 도시한 평면도이다. 도 5 는 도 4 에서 I-I` 선을 따라 절단한 단면도이다.
본 발명의 제 3 실시예에 따른 횡전계형 액정표시장치는 돌기부와 컬럼 스페이서를 제외하면 앞서 설명한 제 1 실시예와 동일하다. 따라서 동일한 구성요소에 대해서는 동일한 명칭 및 참조 번호를 부여하기로 한다.
도 4 및 도 5 를 참조하면, 횡전계형 액정표시장치는 제 1 기판(100), 평탄막(140), 컬럼 스페이서(150) 및 제 2 기판(200)을 포함한다.
상기 컬럼 스페이서(150)는 메인 컬럼 스페이서(151) 및 서브 컬럼 스페이서(152)를 포함한다. 상기 컬럼 스페이서(150)는 상기 평탄막(140) 상에 배치되고, 상기 컬럼스페이서(150)는 블랙매트릭스 패턴(120) 상에 배치될 수 있다. 상기 컬럼 스페이서(150)는 상기 제 1 기판(100) 및 후술될 제 2 기판(200) 사이의 셀 갭(cell gap)을 유지한다.
상기 메인 컬럼 스페이서(151)는 상기 제 2 기판(200) 상에 배치된 제 1 돌기부(270a) 및 제 2 돌기부(270b)에 접촉한다.
상기 서브 컬럼 스페이서(152)의 단부 및 상기 제 2 기판(200)에는 갭(L)이 형성되어 있다.
상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)는 상기 평 탄막(140) 상에 교대로 배치된다. 이와는 다르게 인접하는 한 쌍의 메인 컬럼 스페이서(151)들 사이에 적어도 두 개의 상기 서브 컬럼 스페이서(152)들이 배치될 수 있다.
상기 제 2 기판(200)은 제 2 절연 기판(210), 게이트 배선(220), 공통 전극(231)을 갖는 공통배선(230), 절연막(240), 채널 패턴(250), 데이터 배선(260), 드레인 전극(262), 보호막(280), 화소 전극(290), 상기 제 1 돌기부(270a) 및 상기 제 2 돌기부(270b)를 포함한다.
상기 제 1 돌기부(270a)는 상기 게이트 배선(220) 상에 배치되고 상기 제 2 돌기부(270b)는 공통 배선(230) 상에 배치된다. 상기 제 1 돌기부(270a) 및 상기 제 2 돌기부(270b)는 상기 메인 컬럼 스페이서(151)와 접촉한다. 상기 제 1 돌기부(270a)는 제 1 돌기 패턴(271a), 제 2 돌기 패턴(272a) 및 제 3 돌기 패턴(273a)을 포함한다.
상기 제 1 돌기 패턴(271a)은 상기 게이트 배선(220)에 대응되는 상기 절연막(240) 상에 배치된다. 상기 제 1 돌기 패턴(271a)은 아몰퍼스 실리콘 패턴(251)을 이루는 물질과 동일한 물질로 형성되어 있다.
상기 제 2 돌기 패턴(272a)은 상기 제 1 돌기 패턴(271a) 상에 배치되며, 상기 제 2 돌기 패턴(272a)은 n+ 아몰퍼스 실리콘 패턴(252)을 이루는 물질과 동일한 물질로 형성되어 있다.
상기 제 3 돌기 패턴(273a)은 상기 제 2 돌기 패턴(272a) 상에 배치되며, 상기 제 3 돌기 패턴(273a)은 상기 데이터 배선(260)을 이루는 물질과 동일한 물질로 형성되어 있다. 또한 상기 제 3 돌기 패턴(273a)은 평면에서 보았을 때 상기 제 2 돌기 패턴(272a)의 일부가 노출되도록 배치된다. 상기 제 3 돌기 패턴(273a)은 평면에서 보았을 때 제 2 돌기 패턴(272a)의 가운데에 위치되도록 배치된다.
상기 제 2 돌기부(270b)는 제 4 돌기 패턴(271b), 제 5 돌기 패턴(272b) 및 제 6 돌기 패턴(273b)을 포함한다.
상기 제 4 돌기 패턴(271b)은 상기 공통 배선(230)에 대응되는 상기 절연막(240) 상에 배치된다. 상기 제 4 돌기 패턴(271b)은 상기 아몰퍼스 실리콘 패턴(251)을 이루는 물질과 동일한 물질로 형성되어 있다.
상기 제 5 돌기 패턴(272b)은 상기 제 4 돌기 패턴(271b) 상에 배치되며, 상기 제 5 돌기 패턴(272b)은 상기 n+ 아몰퍼스 실리콘 패턴(252)을 이루는 물질과 동일한 물질로 형성되어 있다.
상기 제 6 돌기 패턴(273b)은 상기 제 5 돌기 패턴(272b) 상에 배치되며, 상기 제 6 돌기 패턴(273b)은 상기 데이터 배선(260)을 이루는 물질과 동일한 물질로 형성되어 있다. 또한 상기 제 6 돌기 패턴(273b)은 평면에서 보았을 때 상기 제 5 돌기 패턴(272b)의 일부가 노출되도록 배치된다. 상기 제 6 돌기 패턴(273b)은 평면에서 보았을 때 제 5 돌기 패턴(272b)의 가운데에 위치되도록 배치된다.
따라서 상기 서브 컬럼 스페이서(152)의 단부 및 상기 제 2 기판(200) 사이의 갭(L)은 상기 제 1 돌기 패턴(271a), 상기 제 2 돌기 패턴(272a) 및 상기 제 3 돌기 패턴(273a)의 두께들을 모두 합한 두께이다. 또는 상기 갭(L)은 상기 제 4 돌기 패턴(271b), 상기 제 5 돌기 패턴(272b) 및 상기 제 6 돌기 패턴(273b)의 두께 들을 모두 합한 두께이다.
상기 게이트 배선(220)과 상기 데이터 배선(260)이 교차하여 화소 영역(P)이 정의된다. 하나의 상기 제 2 기판 상(200)의 상기 화소 영역(P)에 하나의 상기 제 1 돌기부(270a) 및 하나의 상기 제 2 돌기부(270b)가 배치된다. 이와는 다르게 두 개의 상기 제 2 기판 상(200)의 상기 화소 영역(P)에 하나의 제 1 돌기부(270a) 및 하나의 제 2 돌기부(270b)가 배치될 수 있다.
하나의 상기 화소 영역(P)에 대응되는 평탄막(140) 상에 상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)가 배치된다. 이와는 다르게 하나의 상기 화소 영역(P)에 대응하는 평탄막(140) 상에 상기 메인 컬럼 스페이서(151)가 배치되고, 인접하는 화소 영역(P)에 상기 서브 컬럼 스페이서(152)가 배치될 수 있다.
실시예 4
도 6a 내지 도 6d 는 본 발명의 제 4 실시예에 의한 횡전계형 액정표시장치의 제조 방법을 도시한 단면도들이다.
본 발명의 제 4 실시예에 따른 횡전계형 액정표시장치의 제조 방법은 컬럼 스페이서를 형성하는 단계, 채널 패턴과 제 1, 2 돌기 패턴을 형성하는 단계 및 데이터 배선과 드레인 전극과 제 3 돌기 패턴을 형성하는 단계를 제외하면 앞서 설명한 제 2 실시예와 동일하다. 따라서 동일한 구성요소에 대해서는 동일한 명칭 및 참조 번호를 부여하기로 한다.
도 6a 를 참조하면, 제 1 절연 기판(110) 상에 블랙매트릭스 패턴(120), 컬러필터 패턴(130) 및 평탄막(140)이 형성된 후, 상기 평탄막(140) 상에 메인 컬럼 스페이서(151) 및 서브 컬럼스페이서(152)를 포함하는 컬럼 스페이서(150)가 형성된다. 상기 평탄막(140) 상에 감광 물질이 포함된 유기막(미도시)이 도포되고, 상기 유기막은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해 패터닝된다.
상기 유기막은 약 220℃ 내지 약 230℃의 온도에서 경화되어 상기 컬럼 스페이서(150)가 형성된다.
상기 컬럼 스페이서(150)는 상기 블랙배트릭스 패턴(120) 상에 형성되며, 상기 메인 컬럼 스페이서(151)는 후술될 제 1 돌기부(270a) 및 후술될 제 2 돌기부(270b)와 접촉되도록 형성된다. 상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)는 상기 평탄막(140) 상에 교대로 형성된다. 이와는 다르게 인접하는 한 쌍의 상기 메인 컬럼 스페이서(151)들 사이에 적어도 두 개의 상기 서브 컬럼스페이서(152)들이 형성될 수 있다.
도 6b를 참조하면, 제 2 절연 기판(210) 상에 게이트 전극(221)을 갖는 게이트 배선(220), 공통 전극(231)을 갖는 공통 배선(230) 및 절연막(240)이 형성된 후, 상기 절연막(240) 상에 아몰퍼스 실리콘 패턴(251) 및 n+아몰퍼스 실리콘 패턴(252)을 포함하는 채널 패턴(250), 제 1 돌기부(270a)를 구성하는 제 1, 2 돌기 패턴(271a, 272a) 및 제 2 돌기부(270b)를 구성하는 제 4, 5 돌기 패턴(271b, 272b)이 형성된다.
상기 채널 패턴(250), 상기 제 1 돌기패턴(271a), 상기 제 2 돌기 패 턴(272a), 상기 제 4 돌기 패턴(271b) 및 제 4 돌기 패턴(272b)을 형성하기 위해서, 상기 절연막(240) 상에 아몰퍼스 실리콘(amorphous silicon) 박막(미도시) 및 불순물이 고농도로 주입된 n+아몰퍼스 실리콘 박막(미도시)이 순차적으로 증착된다. 이후, 상기 n+ 아몰퍼스 실리콘 박막 상에는 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성되고, 상기 포토레지스트 필름은 포토 공정에 의하여 패터닝되어 상기 n+아몰퍼스 실리콘 박막 상에는 포토레지스트 패턴(미도시)이 형성된다.
이후, 상기 포토레지스트 패턴이 식각 마스크로 사용되어, 상기 아몰퍼스 실리콘 박막 및 상기 n+아몰퍼스 실리콘 박막이 패터닝되고, 상기 절연막(240) 상에는 상기 채널 패턴(250), 상기 제 1 돌기 패턴(271a), 상기 제 2 돌기 패턴(272a), 상기 제 4 돌기 패턴(271b) 및 상기 제 5 돌기 패턴(272b)이 형성된다.
상기 n+아몰퍼스 실리콘 패턴(252)은 상기 아몰퍼스 실리콘 패턴(251) 상에 한 쌍이 상호 소정의 간격으로 이격 되어 형성된다.
상기 제 1 돌기 패턴(271a) 및 상기 제 2 돌기 패턴(272a)은 상기 게이트 배선(220)에 대응되는 상기 절연막(240) 상에 형성되며, 상기 메인 컬럼 스페이서(151)와 대응되는 위치에 형성된다. 상기 제 2 돌기 패턴(272)은 상기 제 1 돌기 패턴(271a) 상에 형성된다.
상기 제 4 돌기 패턴(271b) 및 상기 제 5 돌기 패턴(272b)은 상기 공통 배선(230)에 대응되는 절연막(240) 상에 형성되며, 상기 메인 컬럼 스페이서(151)와 대응되는 위치에 형성된다. 상기 5 돌기 패턴(272b)은 상기 제 4 돌기 패턴(271b) 상에 형성된다.
도 6c 를 참조하면, 상기 채널 패턴(250), 상기 제 1 돌기 패턴(271a), 상기 제 2 돌기 패턴(272a), 상기 제 4 돌기 패턴(271b) 및 상기 제 5 돌기 패턴(272b)이 형성된 후, 상기 절연막(240) 상에는 소오스 전극(261)을 갖는 데이터 배선(260) , 드레인 전극(262), 상기 제 2 돌기 패턴(272a) 상에 배치된 제 3 돌기 패턴(273a) 및 상기 제 5 돌기 패턴(272b) 상에 배치된 제 6 돌기 패턴(273b)이 형성된다. 상기 데이터 배선(260)은 상기 게이트 배선(220)과 교차하여 형성되고, 상기 데이터 배선(260)은 게이트 배선(220)과 교차하여, 화소 영역(P)을 정의하며 형성된다.
상기 데이터 배선(260), 상기 드레인 전극(262), 상기 제 3 돌기 패턴(273b) 및 상기 제 6 돌기 패턴(273b)을 형성하기 위해서, 상기 절연막(240) 상에 전 면적에 걸쳐 소오스/드레인 금속막(미도시)이 형성되고, 상기 소오스/드레인 금속막 상에는 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 포토 공정에 의하여 패터닝 되어, 포토레지스트 패턴(미도시)을 형성한다. 상기 포토레지스트 패턴이 식각마스크로 사용되어, 상기 소오스/드레인 금속막은 패터닝 되고, 상기 절연막(240) 상에 상기 데이터 배선(220), 상기 드레인 전극(262), 상기 제 3 돌기 패턴(273a) 및 상기 제 6 돌기 패턴(273b)이 각각 형성된다.
상기 소오스 전극(261)은 한 쌍의 상기 n+아몰퍼스 실리콘 패턴(252) 중에 어느 하나와 전기적으로 접속된다. 상기 드레인 전극(262)은 한 쌍의 상기 n+아몰퍼스 실리콘 패턴(252) 중에 나머지 하나와 전기적으로 접속된다.
상기 제 3 돌기 패턴(273a)은 상기 제 2 돌기 패턴(272a) 상에 형성된다. 상기 제 3 돌기 패턴(273a)은 평면에서 보았을 때 상기 제 2 돌기 패턴(272a)의 일부를 노출하며, 상기 제 3 돌기 패턴(273a)은 평면에서 보았을 때 제 2 돌기 패턴(272a)의 가운데에 형성된다.
상기 제 6 돌기 패턴(273b)은 상기 제 5 돌기 패턴(272b) 상에 형성된다. 상기 제 6 돌기 패턴(273b)은 평면에서 보았을 때 상기 제 5 돌기 패턴(272b)의 일부를 노출하며, 상기 제 6 돌기 패턴(273b)은 평면에서 보았을 때 제 5 돌기 패턴(272b)의 가운데에 형성된다.
이로써, 상기 제 2 절연기판(210), 상기 게이트 배선(220), 상기 공통 배선(230), 상기 절연막(240), 상기 채널 패턴(250), 상기 데이터 배선(260), 상기 드레인 전극(262), 보호막(280) 및 화소 전극(290)을 포함하는 제 2 기판 상(200)에 상기 제 1 돌기 패턴(271a), 제 2 돌기 패턴(272a) 및 제 3 돌기 패턴(273a)이 차례로 적층되고, 상기 제 2 기판 상(200)에 상기 제 1 돌기부(270a)가 형성된다. 또한 상기 제 2 기판(200) 상에 상기 제 4 돌기 패턴(271b), 제 5 돌기 패턴(272b) 및 제 6 돌기 패턴(273b)이 차례로 적층되고, 상기 제 2 기판(200) 에 상기 제 2 돌기부(270b)가 형성된다.
상기 제 1 돌기부(270a) 및 상기 제 2 돌기부(270b)는 상기 메인 컬럼 스페이서(151)와 접촉하며, 하나의 화소 영역(P)에 하나의 상기 제 1 돌기부(270a) 및 하나의 상기 제 2 돌기부(270)가 형성된다. 이와는 다르게 두 개의 화소 영역(P)에 하나의 상기 제 1 돌기부(270a) 및 하나의 상기 제 2 돌기부(270b)가 형성될 수도 있다.
하나의 화소 영역(P)에 대응하는 평탄막(140) 상에 하나의 상기 메인 컬럼 스페이서(151) 및 하나의 상기 서브 컬럼 스페이서(152)가 형성된다. 이와는 다르게 하나의 화소 영역(P)에 대응하는 평탄막(140) 상에 하나의 상기 메인 컬럼 스페이서(151)가 형성되고, 인접하는 화소 영역(P)에 대응하는 평탄막(140) 상에 하나의 상기 서브 컬럼 스페이서(152)가 형성될 수 있다.
도 6d 를 참조하면, 상기 제 1 기판(100) 및 상기 제 2 기판(200)은 밀봉부재(미도시)에 의하여 결합되고, 상기 제 1 기판(100) 및 상기 제 2 기판(200) 사이에 액정층이 주입되고, 상기 횡전계형 액정표시장치가 형성된다.
실시예 5
도 7 은 본 발명의 제 5 실시예에 따른 횡전계형 액정표시장치를 도시한 평면도이다. 도 8 은 도 7 에서 I-I` 선을 따라 절단한 단면도이다.
본 발명의 제 5 실시예에 따른 횡전계형 액정표시장치는 컬럼 스페이서를 제외하면 앞서 설명한 제 1 실시예와 동일하다. 따라서 동일한 구성요소에 대해서는 동일한 명칭 및 참조 번호를 부여하기로 한다.
도 7 및 도 8 을 참조하면, 횡전계형 액정표시장치는 제 1 기판(100), 평탄막(140), 컬럼 스페이서(150) 및 제 2 기판(200)을 포함한다.
상기 제 1 기판(100)은 제 1 절연기판(110), 블랙매트릭스 패턴(120) 및 컬러필터 패턴(130)을 포함한다.
상기 컬럼 스페이서(150)는 메인 컬럼 스페이서(151) 및 서브 컬럼 스페이서(152)를 포함한다. 상기 컬럼 스페이서(150)는 상기 평탄막(140) 상에 배치되고, 상기 컬럼스페이서(150)는 블랙매트릭스 패턴(120) 상에 배치될 수 있다. 상기 컬럼 스페이서(150)는 상기 제 1 기판(100) 및 상기 제 2 기판(200) 사이의 셀 갭(cell gap)을 유지한다.
상기 메인 컬럼 스페이서(151)는 상기 제 2 기판(200) 상에 배치된 돌기부(270)에 접촉한다.
상기 서브 컬럼 스페이서(152)의 단부 및 상기 제 2 기판(200) 사이에는 갭(L)이 형성되어 있다. 상기 서브 컬럼 스페이서(152)는 상기 메인 컬럼 스페이서(151)와 약 0.8㎛ 내지 1.2 ㎛ 의 높이차(H)를 가진다. 상기 갭(L)은 제 1 돌기 패턴(271), 제 2 돌기 패턴(272) 및 제 3 돌기 패턴(273)의 두께와 상기 높이차(H)를 합한 길이이다.
상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)는 상기 평탄막(140) 상에 교대로 배치된다. 이와는 다르게 인접하는 한 쌍의 상기 메인 컬럼 스페이서(151)들 사이에 적어도 두 개의 상기 서브 컬럼 스페이서(152)들이 배치될 수 있다.
게이트 배선(220)과 데이터 배선(260)이 교차하여 화소 영역(P)이 정의된다. 하나의 상기 화소 영역(P)에 대응되는 평탄막(140) 상에 상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)가 배치된다. 이와는 다르게 하나의 상기 화소 영역(P)에 대응하는 평탄막(140) 상에 상기 메인 컬럼 스페이서(151)가 배치 되고, 인접하는 화소 영역(P)에 상기 서브 컬럼 스페이서(152)가 배치될 수 있다.
실시예 6
도 9a 내지 도 9c는 본 발명의 제 6 실시예에 의한 횡전계형 액정표시장치의 제조 방법을 도시한 단면도들이다.
본 발명의 제 6 실시예에 따른 횡전계형 액정표시장치의 제조 방법은 컬럼 스페이서를 형성하는 단계를 제외하면 앞서 설명한 제 2 실시예와 동일하다. 따라서 동일한 구성요소에 대해서는 동일한 명칭 및 참조 번호를 부여하기로 한다.
도 9a 를 참조하면, 제 1 절연 기판(110) 상에 블랙매트릭스 패턴(120), 컬러필터 패턴(130) 및 평탄막(140)이 형성된 후, 상기 평탄막(140) 상에 상기 평탄막(140) 상에 감광 물질이 포함된 유기막(150a)이 도포된다. 상기 감광 물질은 빛을 받지 않는 부분이 현상액에 의해 제거되는 네거티브(negative) 특성을 갖는다.
도 9b 를 참조하면, 상기 유기막(150a) 상에 마스크(160)가 배치된다. 상기 마스크(160)는 광이 투과되는 제 1 투과부(161), 상기 제 1 투과부(161) 보다 적게 광이 투과되는 제 2 투과부(162) 및 광이 차단되는 차단부(163)를 포함한다. 상기 제 1 투과부(161)의 폭(D1)은 상기 제 2 투과부(162)의 폭(D2) 보다 크다. 상기 마스크(160)가 사용되는 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해 상기 유기막(150a)은 패터닝되고, 상기 평탄막(140) 상에 메인 유기막(151a)과 상기 메인 유기막(151a)과 높이차(H)를 가지는 서브 유기막(152a)이 형성된다.
상기 메인 유기막(151a) 및 상기 서브 유기막(152a)은 약 220℃ 내지 약 230 ℃의 온도에서 경화되어 상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)가 형성된다.
상기 컬럼 스페이서(150)는 상기 블랙배트릭스 패턴(120)에 대응되는 상기 평탄막(140) 상에 형성되며, 상기 메인 컬럼 스페이서(151)는 돌기부(270)와 접촉되도록 형성된다. 상기 서브 컬럼 스페이서(152)는 상기 메인 컬럼 스페이서(151)와 약 0.8㎛ 내지 1.2 ㎛ 의 높이차(H)를 가지도록 형성된다.
상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)는 상기 평탄막(140) 상에 교대로 형성된다. 이와는 다르게 인접하는 한 쌍의 상기 메인 컬럼 스페이서(151)들 사이에 적어도 두 개의 상기 서브 컬럼스페이서(152)들이 형성될 수 있다.
게이트 배선(220) 및 데이터 배선(260)이 교차하여 화소 영역(P)이 정의된다.
하나의 상기 화소 영역(P)에 대응하는 평탄막(140) 상에 하나의 상기 메인 컬럼 스페이서(151) 및 하나의 상기 서브 컬럼 스페이서(152)가 형성된다. 이와는 다르게 하나의 상기 화소 영역(P)에 대응하는 평탄막(140) 상에 하나의 상기 메인 컬럼 스페이서(151)가 형성되고, 인접하는 상기 화소 영역(P)에 대응하는 평탄막(140) 상에 하나의 상기 서브 컬럼 스페이서(152)가 형성될 수 있다.
도 9c 를 참조하면, 상기 제 1 기판(100) 및 상기 제 2 기판(200)은 밀봉부재(미도시)에 의하여 결합되고, 상기 제 1 기판(100) 및 상기 제 2 기판(200) 사이에 액정층이 주입되고, 상기 횡전계형 액정표시장치가 형성된다.
실시예 7
도 10 은 본 발명의 제 7 실시예에 따른 횡전계형 액정표시장치를 도시한 평면도이다. 도 11 는 도 10 에서 I-I` 선을 따라 절단한 단면도이다.
도 10 및 도 11 를 참조하면, 횡전계형 액정표시장치는 제 1 기판(100), 평탄막(140), 컬럼 스페이서(150) 및 제 2 기판(200)을 포함한다.
상기 제 1 기판(100)은 제 1 절연기판(110), 블랙매트릭스 패턴(120) 및 컬러필터 패턴(130)을 포함한다.
상기 제 1 절연 기판(110)은 투명한 부도체이다. 상기 제 1 절연 기판(110)은 유리 기판일 수 있다.
상기 블랙매트릭스 패턴(120)은 상기 제 1 절연 기판(110) 상에 배치된다. 상기 블랙매트릭스 패턴(120)은 정면에서 보았을 때 개구가 형성된 격자 구조를 가진다. 상기 블랙매트릭스 패턴(120)은 광을 차단하며, 상기 블랙매트릭스 패턴(120)을 이루는 물질의 예로는 크롬, 산화 크롬 크롬/산화 크롬 및 블랙 레진(black resin) 등을 들 수 있다.
상기 컬러필터 패턴(130)은 상기 개구에 배치된다. 상기 컬러필터 패턴(130)의 일부는 상기 블랙매트릭스 패턴(120)의 에지에 오버랩된다. 상기 컬러필터 패턴(130)은 적색 컬러필터 패턴(미도시), 녹색 컬러필터 패턴(미도시), 청색 컬러필터 패턴(미도시)을 포함한다. 상기 적색 컬러필터 패턴은 백색광을 필터링하여 적색광을 발생시키고, 상기 녹색 컬러필터 패턴은 백색광을 필터링하여 녹색광을 발 생시키고, 상기 청색 컬러필터 패턴은 백색광을 필터링하여 청색광을 발생시킨다.
상기 평탄막(140)은 상기 제 1 기판(100) 상에 배치된다. 상기 평탄막(140)은 입사광의 위상차를 보상하는 반응성 메소겐(reactive mesogen) 물질을 포함한다. 또한 상기 평탄막(140)은 상기 제 1 기판(100)을 평탄하게 한다.
상기 컬럼 스페이서(150)는 메인 컬럼 스페이서(151) 및 서브 컬럼 스페이서(152)를 포함한다. 상기 컬럼 스페이서(150)는 상기 평탄막(140) 상에 배치되고, 상기 컬럼스페이서(150)는 상기 블랙매트릭스 패턴(120) 상에 배치될 수 있다. 상기 컬럼 스페이서(150)는 상기 제 1 기판(100) 및 후술될 제 2 기판(200) 사이의 셀 갭(cell gap)을 유지한다.
상기 메인 컬럼 스페이서(151)는 상기 제 2 기판(200) 상에 배치된 채널 패턴(250)에 대응하여 배치된다.
상기 서브 컬럼 스페이서(152)의 단부 및 상기 제 2 기판(200) 사이에 갭(L)이 형성되어 있다.
상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)는 상기 평탄막(140) 상에 교대로 배치된다. 이와는 다르게 인접하는 한 쌍의 상기 메인 컬럼 스페이서(151)들 사이에 적어도 두 개의 상기 서브 컬럼 스페이서(152)들이 배치될 수 있다.
상기 제 2 기판(200)은 제 2 절연 기판(210), 게이트 배선(220), 공통 전극(231)을 갖는 공통배선(230), 절연막(240), 채널 패턴(250), 데이터 배선(260), 드레인 전극(262), 보호막(280) 및 화소 전극(290)를 포함한다.
상기 제 2 절연 기판(210)은 투명한 부도체이다. 상기 제 2 절연 기판(210)은 유리 기판 또는 석영 기판(quarts substrate)일 수 있다.
상기 게이트 배선(220)은 상기 블랙매트릭스 패턴(120)에 대응하여, 상기 제 2 절연 기판(210) 상에 제 1 방향으로 배치된다. 상기 게이트 배선(220)을 이루는 물질은 알루미늄, 알루미늄 합금 및 구리 등의 전기 저항이 낮은 금속이다. 상기 게이트 배선(220)은 상기 게이트 배선(220)으로부터 수직으로 분기된 게이트 전극(221)을 포함한다. 상기 게이트 배선(220)은 상기 게이트 전극(221)에 게이트 신호를 인가한다.
상기 공통 배선(230)은 상기 게이트 배선(220)에 평행하게 배치된다. 상기 공통 배선(230)은 상기 공통 배선(230)으로부터 제 2 방향으로 분기된 공통 전극(231)을 포함한다. 상기 공통 배선(230)은 상기 공통 전극(231)에 공통 전압을 인가한다. 상기 공통 배선(230)을 이루는 물질은 알루미늄, 알루미늄 합금 및 구리 등의 전기 저항이 낮은 금속이다.
상기 절연막(240)은 상기 게이트 배선(220), 상기 게이트 전극(221), 상기 공통 배선(230) 및 상기 공통 전극(231)을 덮는다. 상기 절연막(240)을 이루는 물질은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx)일 수 있다.
상기 채널 패턴(250)은 아몰퍼스 실리콘 패턴(251) 및 n+ 아몰퍼스 실리콘 패턴(252)을 포함한다.
상기 아몰퍼스 실리콘 패턴(251)은 상기 절연막(240) 상에 배치된다. 상기 아몰퍼스 실리콘 패턴(251)을 이루는 물질은 아몰퍼스 실리콘(amorphous silicon) 이다.
상기 n+ 아몰퍼스 실리콘 패턴(252)은 한 쌍이 일정 간격으로 이격되어 상기 아몰퍼스 실리콘 패턴(251) 상에 배치된다. 상기 n+ 아몰퍼스 실리콘 패턴(252)을 이루는 물질은 고농도의 불순물이 주입된 아몰퍼스 실리콘이다.
상기 데이터 배선(260)은 절연막(240) 상에 상기 제 1 방향에 대하여 제 2 방향으로 게이트 배선(220)과 교차하며 배치된다. 상기 데이터 배선(260)은 한 쌍의 이격된 상기 n+ 아몰퍼스 실리콘 패턴(252)들 중 하나에 전기적으로 접속하는 소오스 전극(261)을 포함한다. 상기 데이터 배선(260)을 이루는 물질은 알루미늄, 알루미늄 합금 및 구리 등의 전기 저항이 낮은 금속이다.
상기 드레인 전극(262)은 한 쌍의 이격된 상기 n+ 아몰퍼스 실리콘 패턴(252)들 중 나머지 하나와 전기적으로 접속한다.
상기 보호막(280)은 상기 데이터 배선(220), 상기 채널 패턴(250) 및 상기 드레인 전극(252)을 덮는다. 상기 보호막(280)은 상기 드레인 전극(262)의 일부를 노출하는 콘택홀(281)을 포함한다. 상기 보호막(280)을 이루는 물질은 실리콘 질화물 또는 실리콘 산화물일 수 있다.
상기 화소 전극(290)은 상기 보호막(280) 상에 배치된다. 상기 화소 전극(280)은 상기 드레인 전극(262)과 전기적으로 접속한다. 상기 드레인 전극(262)을 통해 상기 화소 전극(290)에 인가된 데이터 전압 및 상기 공통 전극(231)에 인가된 공통 전압 사이에 전위차가 발생한다. 상기 전위차로 인하여 상기 액정층(300)의 액정들이 일정 방향으로 정렬되고, 상기 액정층(300)을 통과하는 빛의 양이 조절된다.
상기 게이트 배선(220)과 상기 데이터 배선(260)이 교차하여 화소 영역(P)이 정의된다.
하나의 상기 화소 영역(P)에 대응되는 평탄막(140) 상에 상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)가 배치된다. 이와는 다르게 하나의 상기 화소 영역(P)에 대응하는 평탄막(140) 상에 상기 메인 컬럼 스페이서(151)가 배치되고, 인접하는 화소 영역(P)에 상기 서브 컬럼 스페이서(152)가 배치될 수 있다.
실시예 8
도 12a 내지 도 12h 는 본 발명의 제 8 실시예에 의한 횡전계형 액정표시장치의 제조 방법을 도시한 단면도들이다.
도 12a 를 참조하면 투명하고 부도체인 제 1 절연 기판(110)이 제공된다. 상기 제 1 절연 기판(110)은 유리 기판 일 수 있다.
상기 제 1 절연 기판(110) 상에 블랙매트릭스 패턴(120)이 형성된다. 상기 블랙 매트릭스 패턴(120)을 형성하기 위해서는 먼저 상기 제 1 절연 기판(110)에 감광물질을 포함하는 차광막(미도시)을 형성하고, 상기 차광막을 노광 공정 및 현상 공정을 포함하는 포토 공정을 이용하여 패터닝한다. 이후 평면상에서 보았을 때 격자 형상으로 패터닝된 상기 블랙매트릭스 패턴(120)은 열 및/또는 광에 의하여 경화될 수 있다. 상기 차광 물질은 감광물질을 포함하는 블랙 레진(black resin)이 다.
한편 상기 블랙매트릭스 패턴(120)을 형성하기 위한 다른 방법은 다음과 같다. 상기 제 1 절연 기판(110)에 불투명 금속막(미도시)을 형성하고 상기 불투명 금속막 상에 포토레지스트 필름(미도시)을 형성한다. 상기 포토레지스트 필름은 노광 공정 및 현상 공정을 이용하여 패터닝 되고, 상기 불투명 금속막 상에 포토레지스트 패턴이 형성한다. 상기 포토레지스트 패턴(미도시)이 식각 마스크로 사용되어, 상기 불투명 금속막은 패터닝되고, 상기 제 1 절연 기판(110) 상에 격자 형상을 갖는 상기 블랙매트릭스 패턴(120)이 형성된다. 상기 블랙매트릭스 패턴(120)이 형성된 후, 상기 블랙매트릭스 패턴(120)을 덮는 상기 포토레지스트 패턴(120)은 애싱 공정 및/또는 스트립 공정에 의해서 제거된다.
상기 블랙매트릭스 패턴(120)이 형성된 후, 상기 블랙매트릭스 패턴(120)에 의해서 형성된 각 개구(미도시)들마다 컬러필터 패턴(130)이 형성된다.
도 12b 를 참조하면, 상기 블랙매트릭스 패턴(120) 및 상기 컬러필터 패턴(130)이 형성된 후, 상기 블랙매트릭스 패턴(120)과 상기 컬러필터 패턴(130)을 포함하는 제 1 기판 상(100)에 평탄막(140)이 형성된다. 상기 평탄막(140)은 광학적 특성을 개선하기 위한 반응성 메소겐(reactie mesogen) 물질을 포함한다.
상기 평탄막(140)이 형성되기 위해서, 상기 제 1 기판(100) 상에 상기 반응성 메소겐을 포함하는 유기막(미도시)이 도포된 후, 상기 유기막에 자외선이 조사되어 상기 유기막은 1 차적으로 경화된다. 상기 유기막은 약 220℃ 내지 약 230℃의 온도에서 2차 경화되어 상기 평탄막(140)이 형성된다.
상기 평탄막(140)은 상기 제 1 기판(100)을 평탄하게 한다. 상기 평탄막(140)은 반응성 메소겐을 포함하고 있기 때문에, 상기 평탄막(140)은 상기 컬러필터 패턴(130)을 통과하는 광의 위상차를 보상해준다.
상기 평탄막(140)이 형성된 후, 상기 평탄막(140) 상에 메인 컬럼 스페이서(151) 및 서브 컬럼스페이서(152)를 포함하는 컬럼 스페이서(150)가 형성된다. 상기 평탄막(140) 상에 감광 물질이 포함된 유기막(미도시)이 도포되고, 상기 유기막은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해 패터닝된다.
상기 유기막은 약 220℃ 내지 약 230℃의 온도에서 경화되어 상기 컬럼 스페이서(150)가 형성된다.
상기 컬럼 스페이서(150)는 상기 블랙배트릭스 패턴(120)에 대응되는 상기 평탄막(140) 상에 형성되며, 상기 메인 컬럼 스페이서(151)는 후술될 채털 패턴(250)에 대응되는 영역에 형성된다. 상기 메인 컬럼 스페이서(151) 및 상기 서브 컬럼 스페이서(152)는 상기 평탄막(140) 상에 교대로 형성된다. 이와는 다르게 인접하는 한 쌍의 상기 메인 컬럼 스페이서(151)들 사이에 상기 적어도 두 개의 서브 컬럼스페이서(152)들이 형성될 수 있다.
도 12c 를 참조하면 투명하고 절연체인 제 2 절연 기판(210)이 제공된다. 상기 제 2 절연 기판(210)은 유리 기판 또는 석영 기판(quarts substrate)일 수 있다.
상기 제 2 절연 기판(210) 상에 게이트 전극(221)을 갖는 게이트 배선(220) 및 공통 전극(231)을 갖는 공통 배선(230)이 형성된다. 상기 공통 배선(230)은 상 기 게이트 배선(220)에 평행되도록 형성된다.
상기 게이트 배선(220) 및 공통 배선(230)을 형성하기 위해서, 상기 제 1 절연 기판(210) 상에 전면적에 걸쳐 게이트 금속막(미도시)이 형성된다. 상기 게이트 금속막을 이루는 물질은 알루미늄, 알루미늄 합금 및 구리 등의 저항이 낮은 금속이다. 상기 게이트 금속막은 화학 기상 증착 공정(CVD) 또는 스퍼터링 공정에 의하여 형성될 수 있다.
상기 게이트 금속막이 형성된 후, 상기 게이트 금속막 상에 감광 물질을 포함하는 포토레지스트 필름이 형성된다. 상기 포토레지스트 필름은 스핀 공정 또는 슬릿 코팅 공정 등을 통하여 형성된다.
상기 포토레지스트 필름은 노광 공정 및 현상 공정을 포함하는 포토 공정을 통해 패터닝되어, 상기 게이트 금속막 상에는 상기 게이트 배선(220) 및 상기 공통 배선(230)과 동일한 형상을 갖는 포토레지스트 패턴이 형성된다.
상기 포토레지스트 패턴이 식각마스크로 사용되어, 상기 게이트 금속막은 패터닝되고, 제 2 절연 기판(210) 상에는 상기 게이트 전극(221)을 포함하는 상기 게이트 배선(220) 및 상기 공통 전극(231)을 포함하는 상기 공통 배선(230)이 형성된다.
도 12d를 참조하면, 상기 게이트 배선(220) 및 상기 공통 배선(230)이 형성된 후, 상기 제 1 절연 기판(210) 상에 상기 게이트 배선(220) 및 상기 공통 배선(230)을 덮는 절연막(240)이 형성된다. 상기 절연막(240)을 이루는 물질로는 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)이다.
도 12e를 참조하면, 상기 절연막(240)이 형성된 후, 상기 절연막(240) 상에 아몰퍼스 실리콘 패턴(251) 및 n+아몰퍼스 실리콘 패턴(252)을 포함하는 채널 패턴(250)이 형성된다.
상기 채널 패턴(250)을 형성하기 위해서, 상기 절연막(240) 상에 아몰퍼스 실리콘(amorphous silicon) 박막(미도시) 및 불순물이 고농도로 주입된 n+아몰퍼스 실리콘 박막(미도시)이 순차적으로 증착된다. 이후, 상기 n+ 아몰퍼스 실리콘 박막 상에는 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성되고, 상기 포토레지스트 필름은 포토 공정에 의하여 패터닝되어 상기 n+아몰퍼스 실리콘 박막 상에는 포토레지스트 패턴(미도시)이 형성된다.
이후, 상기 포토레지스트 패턴이 식각 마스크로 사용되어, 상기 아몰퍼스 실리콘 박막 및 상기 n+아몰퍼스 실리콘 박막이 패터닝되고, 상기 절연막(240) 상에는 상기 채널 패턴(250)이 형성된다.
상기 n+아몰퍼스 실리콘 패턴(252)은 상기 아몰퍼스 실리콘 패턴(251) 상에 한 쌍이 상호 소정의 간격으로 이격 되어 형성된다.
도 12f 를 참조하면, 상기 채널 패턴(250)이 형성된 후, 상기 절연막(240) 상에는 소오스 전극(261)을 갖는 데이터 배선(260) 및 드레인 전극(262)이 형성된다. 상기 데이터 배선(260)은 상기 게이트 배선(220)과 교차하여 형성되고, 상기 데이터 배선(260)은 게이트 배선과 교차하여, 화소 영역(P)을 정의하며 형성된다.
상기 데이터 배선(260) 및 상기 드레인 전극(262)을 형성하기 위하여, 상기 절연막(240) 상에 전 면적에 걸쳐 소오스/드레인 금속막(미도시)이 형성되고, 상기 소오스/드레인 금속막 상에는 전면적에 걸쳐 포토레지스트 필름(미도시)이 형성된다. 상기 포토레지스트 필름은 포토 공정에 의하여 패터닝 되어, 포토레지스트 패턴(미도시)을 형성한다. 상기 포토레지스트 패턴이 식각마스크로 사용되어, 상기 소오스/드레인 금속막은 패터닝 되고, 상기 절연막(240) 상에 상기 데이터 배선(220) 및 상기 드레인 전극(262)이 형성된다.
상기 소오스 전극(261)은 한 쌍의 상기 n+아몰퍼스 실리콘 패턴(252) 중에 어느 하나와 전기적으로 접속된다. 상기 드레인 전극(262)은 한 쌍의 상기 n+아몰퍼스 실리콘 패턴(252) 중에 나머지 하나와 전기적으로 접속된다.
도 12g를 참조하면, 상기 데이터 배선(260) 및 상기 드레인 전극(262)이 형성된 후, 상기 데이터 배선(260) 및 상기 드레인 전극(262)을 덮는 보호막(280)이 형성된다. 상기 보호막(280)은 실리콘 산화막 또는 실리콘 질화막일 수 있고, 상기 보호막(280)은 상기 드레인 전극(262)의 일부를 노출하는 콘택홀(281)을 포함한다.
상기 보호막(280)이 형성된 후, 상기 보호막(280) 상에는 전면적에 걸쳐 투명하면서 도전성을 갖는 투명 도전막(미도시)이 형성된다. 상기 투명 도전막 상에는 포토레지스트 필름(미도시)이 형성되고, 상기 포토레지스트 필름은 포토 공정에 의하여 패터닝되어 상기 투명 도전막 상에는 포토레지스트 패턴(미도시)이 형성된다.
상기 포토레지스트 패턴이 식각마스크로 사용되어, 상기 투명 도전막은 패터닝 되고, 상기 보호막(280) 상에는 화소 전극(290)이 형성된다. 상기 화소 전극(290)은 일부가 노출된 상기 드레인 전극(262)과 전기적으로 연결된다.
상기 화소 전극(290)은 평면상에서 보았을 때, 빗 형상을 갖고, 상기 화소 전극(290) 및 상기 공통 전극(231)은 교대로 형성된다. 한편, 상기 화소 전극(290) 및 상기 공통 전극(231)은 시야각을 개선하기 위해, 평면상에서 보았을 때, 지그재그 형상을 가질 수 있다.
하나의 상기 화소 영역(P)에 대응하는 평탄막(140) 상에 하나의 상기 메인 컬럼 스페이서(151) 및 하나의 상기 서브 컬럼 스페이서(152)가 형성된다. 이와는 다르게 하나의 상기 화소 영역(P)에 대응하는 평탄막(140) 상에 하나의 상기 메인 컬럼 스페이서(151)가 형성되고, 인접하는 화소 영역(P)에 대응하는 평탄막(140) 상에 하나의 상기 서브 컬럼 스페이서(152)가 형성될 수 있다.
도 12h 를 참조하면, 상기 제 1 기판(100) 및 상기 제 2 기판(200)은 밀봉부재(미도시)에 의하여 결합되고, 상기 제 1 기판(100) 및 상기 제 2 기판(200) 사이에 액정층이 주입되고, 상기 횡전계형 액정표시장치가 형성된다.
이상에서 상세하게 설명한 바에 의하면, 본 발명은 제 2 기판 상에 형성된 돌기와 접촉하는 메인 컬럼 스페이서 및 제 2 기판에 일정 간격으로 이격된 서브 컬럼 스페이서를 포함한다. 이로서, 본 발명에 의하여 반응성 메소겐을 포함하는 평탄막을 가진 액정표시장치는 사용자의 터치 또는 중력에 의해서 발생하는 영상의 얼룩을 방지할 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (31)

  1. 제 1 기판;
    상기 제 1 기판상에 배치되며 입사광의 위상차를 조절하는 반응성 메소겐들을 포함하는 평탄막;
    상기 제 1 기판과 마주하는 제 2 기판;
    상기 제 2 기판상에 제 1 방향으로 배치되는 게이트 배선 및 상기 게이트 배선과 평행하게 배치되는 공통 배선;
    상기 공통 배선 상에 배치된 제 2 돌기부 및 상기 게이트 배선 상에 배치된 제 1 돌기부;
    상기 평탄막 상에 배치되며 상기 제 1 돌기부 및 제 2 돌기부와 접촉하는 메인 컬럼스페이서; 및
    상기 평탄막 상에 배치되며 상기 제 2 기판에 대하여 이격된 서브 컬럼 스페이서를 포함하는 액정표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 하나의 상기 화소영역에는 상기 메인 컬럼 스페이서 및 상기 서브 컬럼 스페이서 한 쌍이 배치되는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서, 상기 메인 컬럼 스페이서 및 상기 서브 컬럼 스페이서는 서로 다른 화소 영역들에 각각 배치되는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서, 상기 게이트 배선으로부터 분기된 게이트 전극;
    상기 공통 배선으로부터 분기된 공통 전극;
    상기 게이트 전극, 게이트 배선, 공통 전극 및 공통 배선을 덮는 절연막;
    상기 절연막 상에 배치되며 상기 게이트 전극과 대응하는 채널 패턴;
    상기 절연막 상에 제 2 방향으로 배치되며 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선; 및
    상기 채널 패턴과 접속된 소오스 전극 및 드레인 전극을 더 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서, 상기 메인 컬럼 스페이서는 상기 채널 패턴에 대응하는 위치에도 배치되는 것을 특징으로 하는 액정표시장치.
  9. 삭제
  10. 삭제
  11. 제 7 항에 있어서, 상기 제 1 돌기부 및 제 2 돌기부는 상기 채널 패턴을 이루는 물질과 동일한 물질로 이루어지는 것을 특징으로 하는 액정표시장치.
  12. 제 7 항에 있어서, 상기 제 1 돌기부 및 제 2 돌기부는 상기 데이터 배선을 이루는 물질과 동일한 물질로 이루어지는 것을 특징으로 하는 액정표시장치.
  13. 제 7 항에 있어서, 상기 제 1 돌기부 및 제 2 돌기부는 상기 절연막 상에 형성된 제 1 돌기 패턴 및 제 1 돌기 패턴 상에 적층되어 형성된 제 2 돌기 패턴을 포함하는 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서, 상기 제 2 돌기 패턴은 평면에서 보았을 때 상기 제 1 돌기 패턴을 노출하며 형성되는 것을 특징으로 하는 액정표시장치.
  15. 제 1 항에 있어서, 상기 메인 컬럼 스페이서 및 상기 서브 컬럼 스페이서는 상기 평탄막 상에 교대로 배치되는 것을 특징으로 하는 액정표시장치.
  16. 제 1 항에 있어서, 인접하는 두 개의 메인 컬럼 스페이서들 사이에는 적어도 두 개의 서브 컬럼 스페이서들이 배치되는 것을 특징으로 하는 액정표시장치.
  17. 제 1 항에 있어서, 상기 메인 컬럼 스페이서 및 상기 서브 컬럼 스페이서는 0.8㎛ 내지 1.1㎛ 의 높이차를 가지는 것을 특징으로 하는 액정표시장치.
  18. 제 1 기판을 형성하는 단계;
    상기 제 1 기판 상에 입사광의 위상차를 조절하는 반응성 메소겐을 포함하는 평탄막을 형성하는 단계;
    메인 컬럼 스페이서 및 서브 컬럼 스페이서를 형성하는 단계;
    제 2 기판 상에 게이트 전극을 가지는 게이트 배선 및 공통 전극을 갖는 공통 배선을 형성하는 단계;
    상기 게이트 배선 상에 제 1 돌기부를 형성하고, 상기 공통 배선 상에 제 2 돌기부를 형성하는 단계;
    상기 메인 컬럼 스페이서와 상기 제 1 돌기부 및 제 2 돌기부가 접촉하도록 상기 제 1 기판 및 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 게이트 배선 및 공통 배선을 형성하는 단계 이후에,
    상기 게이트 배선 및 공통 배선을 덮는 절연막을 형성하는 단계;
    상기 게이트 전극 상부에 채널패턴을 형성하는 단계; 및
    화소 영역을 정의하며 상기 게이트 배선과 교차하며 상기 채널패턴의 일부와 접속된 소오스 전극을 갖는 데이터 배선 및 상기 소오스 전극으로부터 이격되어 상기 채널패턴의 다른 일단에 형성된 드레인 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  20. 제 19 항에 있어서, 상기 제 1 돌기부 및 제 2 돌기부는 채널 패턴과 함께 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  21. 제 19 항에 있어서, 상기 제 1 돌기부 및 제 2 돌기부는 상기 데이터 배선 및 상기 드레인 전극과 함께 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  22. 삭제
  23. 삭제
  24. 제 19 항에 있어서, 상기 메인 컬럼 스페이서 및 상기 서브 컬럼 스페이서를 형성하는 단계에서 상기 메인 컬럼 스페이서는 상기 채널패턴에 대응하는 영역에도 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  25. 제 19 항에 있어서, 상기 메인 컬럼 스페이서 및 상기 서브 컬럼 스페이서를 형성하는 단계에서 상기 메인 컬럼 스페이서 및 상기 서브 컬럼 스페이서는 서로 다른 화소 영역들에 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  26. 제 18 항에 있어서, 상기 메인 컬럼 스페이서 및 상기 서브 컬럼 스페이서를 형성하는 단계에서 상기 메인 컬럼 스페이서 및 상기 서브 컬럼 스페이서는 0.8㎛ 내지 1.1㎛ 의 높이차를 가지도록 형성되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  27. 삭제
  28. 제 18 항에 있어서,
    상기 평탄막을 형성하는 단계는
    상기 제 1 기판 상에 반응성 메소겐 물질을 포함하는 유기막을 형성하는 단계;
    상기 유기막을 1 차 경화하는 단계 및
    상기 유기막을 2 차 경화하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  29. 제 28 항에 있어서, 상기 유기막을 1 차 경화하는 단계에서 상기 유기막에는 자외선이 조사되는 특징으로 하는 액정표시장치의 제조 방법.
  30. 제 28 항에 있어서, 상기 유기막을 2 차 경화하는 단계에서 상기 유기막은 220℃ 내지 230℃의 온도에서 2 차 경화되는 것을 특징으로 하는 액정표시장치의 제조 방법.
  31. 제 18 항에 있어서, 상기 메인 컬럼 스페이서 및 상기 서브 컬럼 스페이서를 형성하는 단계에서 상기 메인 컬럼 스페이서 및 상기 서브 컬럼스페이서는 교대로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020070034958A 2007-04-10 2007-04-10 액정표시장치 및 이의 제조 방법 KR101363746B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070034958A KR101363746B1 (ko) 2007-04-10 2007-04-10 액정표시장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070034958A KR101363746B1 (ko) 2007-04-10 2007-04-10 액정표시장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080091909A KR20080091909A (ko) 2008-10-15
KR101363746B1 true KR101363746B1 (ko) 2014-02-21

Family

ID=40152251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070034958A KR101363746B1 (ko) 2007-04-10 2007-04-10 액정표시장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101363746B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101665529B1 (ko) 2010-04-21 2016-10-13 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20120136098A (ko) 2011-06-08 2012-12-18 삼성디스플레이 주식회사 액정 표시 장치
US9395583B2 (en) 2012-06-06 2016-07-19 Apple Inc. Column spacer design for a display incorporating a third metal layer
KR102185319B1 (ko) * 2014-03-10 2020-12-02 엘지디스플레이 주식회사 액정 디스플레이 장치
WO2015160377A1 (en) 2014-04-16 2015-10-22 Wrostix Technologies Llc Structure for pixelated self-capacitance
US9367188B2 (en) 2014-05-23 2016-06-14 Apple Inc. RC matching in a touch screen
US10852876B2 (en) 2014-05-28 2020-12-01 Apple Inc. Narrow border touch screen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079676A (ko) * 2005-01-03 2006-07-06 삼성전자주식회사 액정표시패널과 그 제조방법
KR20060110665A (ko) * 2005-04-21 2006-10-25 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법
KR20070035820A (ko) * 2005-09-28 2007-04-02 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060079676A (ko) * 2005-01-03 2006-07-06 삼성전자주식회사 액정표시패널과 그 제조방법
KR20060110665A (ko) * 2005-04-21 2006-10-25 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법
KR20070035820A (ko) * 2005-09-28 2007-04-02 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20080091909A (ko) 2008-10-15

Similar Documents

Publication Publication Date Title
US7633595B2 (en) Liquid crystal display panel having dummy color filter and fabricating method thereof
US7643112B2 (en) Color filter substrate and manufacturing method thereof
KR100422567B1 (ko) 액정표시장치
KR101363746B1 (ko) 액정표시장치 및 이의 제조 방법
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
WO2017067453A1 (zh) 曲面显示面板及其制作方法、曲面显示装置
US8345212B2 (en) Plane switching type liquid crystal display device having ball spacers formed on a barrier between the gate line and the common line
KR20120125444A (ko) 횡전계방식 액티브매트릭스 액정표시장치와 그 제조방법
KR20120033688A (ko) 액정표시장치 및 이의 제조 방법
US20120081651A1 (en) Display panel
CN105655290B (zh) 液晶显示面板、阵列基板及其制造方法
KR101118077B1 (ko) 액정표시장치 및 이의 제조방법
CN104020621A (zh) 一种阵列基板及其制备方法、显示装置
US7763480B2 (en) Method for manufacturing thin film transistor array substrate
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
KR20000019505A (ko) 회절노광을 이용한 액정 표시 장치 제조 방법
KR20040050769A (ko) 액정표시장치용 컬러필터 기판 및 그 제조방법
KR20080052768A (ko) 액정표시장치 및 그 제조방법
US7696027B2 (en) Method of fabricating display substrate and method of fabricating display panel using the same
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
KR101107711B1 (ko) 횡전계 방식의 액정표시장치의 제조방법
KR100648218B1 (ko) 고개구율 컬러 액정표시장치
KR20040060602A (ko) 금속막 증착을 위한 스퍼터와 스퍼터를 이용한 액정 표시장치의 제조법
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR20070021750A (ko) 공통 전극 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7