JP5888802B2 - トランジスタを有する装置 - Google Patents

トランジスタを有する装置 Download PDF

Info

Publication number
JP5888802B2
JP5888802B2 JP2010120563A JP2010120563A JP5888802B2 JP 5888802 B2 JP5888802 B2 JP 5888802B2 JP 2010120563 A JP2010120563 A JP 2010120563A JP 2010120563 A JP2010120563 A JP 2010120563A JP 5888802 B2 JP5888802 B2 JP 5888802B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
impurity semiconductor
impurity
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010120563A
Other languages
English (en)
Other versions
JP2011009730A5 (ja
JP2011009730A (ja
Inventor
宮入　秀和
秀和 宮入
安弘 神保
安弘 神保
宏充 郷戸
宏充 郷戸
隆文 溝口
隆文 溝口
忍 古川
忍 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010120563A priority Critical patent/JP5888802B2/ja
Publication of JP2011009730A publication Critical patent/JP2011009730A/ja
Publication of JP2011009730A5 publication Critical patent/JP2011009730A5/ja
Application granted granted Critical
Publication of JP5888802B2 publication Critical patent/JP5888802B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

本発明の一態様は、薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法に関する。更には、電子機器に関する。
近年、絶縁性表面を有する基板（例えば、ガラス基板）上に半導体薄膜（厚さ数ｎｍ以上数百ｎｍ以下程度）が設けられた、薄膜トランジスタ（以下、ＴＦＴと呼ぶ。）が注目されている。ＴＦＴは、例えば、液晶表示装置などの表示装置のスイッチング素子として開発が急がれている。ＴＦＴの半導体薄膜としては、主に非晶質半導体膜または多結晶半導体膜が用いられ、更には微結晶半導体膜が用いられたものもある（例えば、特許文献１）。表示装置では、搭載するＴＦＴのスイッチング特性が表示品質及び消費電力などに影響する。
ＴＦＴのスイッチング特性を評価するパラメータの１つとして、電流のオンオフ比が挙げられる。ここで、電流のオンオフ比とは、オフ電流に対するオン電流の比をいう。なお、オフ電流とは、ＴＦＴがオフしているときにソースとドレインの間に流れる電流をいい、オン電流とは、ＴＦＴがオンしているときにソースとドレインの間に流れる電流をいう。従って、電流のオンオフ比を高くするためには、オン電流を大きくし、オフ電流を小さくすればよい。
なお、本明細書中において、単に「ソース」と記載するときには、ソース電極とソース領域の一方または双方を含み、両者を特に区別しないものとする。同様に、「ドレイン」と記載するときには、ドレイン電極とドレイン領域の一方または双方を含み、両者を特に区別しないものとする。
ただし、ＴＦＴにおいては、オンオフ比が大きければよいというわけではなく、例えば光リーク電流を低減することも重要である。ここで、光リーク電流とは、ＴＦＴの半導体薄膜に光が照射されることで光起電効果が生じ、ソースとドレインの間に流れてしまう電流をいう。特に、液晶表示装置の画素トランジスタとして用いられるＴＦＴには、バックライトから照射された光が基板側から入射するため、光リーク電流を十分に低く抑える必要がある。そのため、ＴＦＴの半導体薄膜を遮光するための技術開発が数多くなされてきた（例えば、特許文献２）。
特開２００９−４４１３４号公報 特開平１０−２０２９８号公報
本発明の一態様は、オンオフ比が高く、光リーク電流が小さいＴＦＴを提供することを課題とする。
または、本発明の一態様は、コントラスト比が高く、消費電力が小さい表示装置を提供することを課題とする。
本発明の一態様は、第１の配線層と重畳することで遮光されたチャネル形成領域となる半導体層と、チャネル形成領域となる前記半導体層に接して設けられた第１の不純物半導体層と、前記第１の不純物半導体層に接し、且つチャネル形成領域となる前記半導体層には接さずして設けられた第２の不純物半導体層と、第２の不純物半導体層の全面に設けられた第２の配線層を有し、チャネル形成領域となる前記半導体層と前記第１の不純物半導体層の接触箇所は前記第１の配線層と重畳する領域に配され、前記第１の不純物半導体層と前記第２の不純物半導体層の接触箇所は、前記第１の配線層と重畳しない領域に配されていることを特徴とするＴＦＴとその作製方法である。
なお、上記構成の本発明の一態様である前記ＴＦＴにおいて、前記第１の配線層は、少なくとも前記ＴＦＴのゲート電極を構成し、前記第２の配線層は、少なくとも前記ＴＦＴのソース電極及びドレイン電極を構成するとよい。
または、本発明の一態様は、上記構成のＴＦＴに画素電極が接続された表示装置とその作製方法である。
なお、本明細書において、「膜」とは、ＣＶＤ法（プラズマＣＶＤ法などを含む）またはスパッタリング法などにより、被形成面の全面に形成されたものをいう。一方で、「層」とは、「膜」が加工されて形成されたもの、または被形成面の全面に形成された状態で加工を要しないものをいう。ただし、「膜」と「層」を特に区別することなく用いてもよい。
本発明の一態様によると、光リーク電流が小さく、且つオンオフ比が高いＴＦＴを得ることができる。
本発明の一態様によると、コントラスト比が高く、消費電力が小さい表示装置を得ることができる。
本発明の一態様であるＴＦＴを説明する断面図及び上面図。 本発明の一態様であるＴＦＴの作製方法を説明する断面図。 本発明の一態様であるＴＦＴの作製方法を説明する断面図。 本発明の一態様であるＴＦＴの作製方法を説明する断面図。 本発明の一態様であるＴＦＴの一例を説明する断面図及び上面図。 本発明の一態様であるＴＦＴの作製方法を説明する断面図。 本発明の一態様であるＴＦＴの作製方法を説明する断面図。 本発明の一態様であるＴＦＴの作製方法を説明する断面図。 本発明の一態様である電子機器の一例を説明する図。 本発明の一態様である電子機器の一例を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。そして、便宜上、絶縁層は上面図には表さない場合がある。
（実施の形態１）
本実施の形態は、本発明の一態様であるＴＦＴとその作製方法について説明する。
本実施の形態のＴＦＴは、第１の配線層と、前記第１の配線層を覆って設けられたゲート絶縁層と、前記ゲート絶縁層上に前記第１の配線層と一部が重畳して設けられた一対の第１の不純物半導体層と、前記一対の第１の不純物半導体層の間に、少なくともこれらに接して設けられたチャネル形成領域となる半導体層と、前記一対の第１の不純物半導体層の少なくとも端部を覆い、且つチャネル形成領域となる前記半導体層とは離間して設けられた第２の不純物半導体層と、前記第２の不純物半導体層上の全面に設けられた第２の配線層と、を有する。
なお、ここで、第１の配線層は、少なくともゲート電極とゲート配線を構成すればよい。そして、第２の配線層は、少なくともソース電極及びドレイン電極と、ソース配線を構成すればよい。
上記構成のＴＦＴにおいて、チャネル形成領域となる前記半導体層上にはチャネルストップ層が設けられていることが好ましい。チャネル形成領域となる前記半導体層上にチャネルストップ層が設けられることで、チャネル形成領域となる前記半導体層の厚さがエッチングにより目減りすることを防ぎ、ＴＦＴの電気的特性のばらつきを小さくすることができるからである。
上記構成のＴＦＴにおいて、前記第２の配線層と前記第２の不純物半導体層は、前記第１の配線層と重畳しない領域で接することが好ましい。
上記構成のＴＦＴにおいて、前記第１の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度は、前記第２の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度よりも低いことが好ましい。特に好ましくは、前記第２の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度を１．０×１０１９ｃｍ−３以上１．０×１０２１ｃｍ−３以下とし、前記第１の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度を１．０×１０１８ｃｍ−３以上１．０×１０１９ｃｍ−３以下とする。前記第１の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度を前記第２の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度よりも低くすることで、前記第１の不純物半導体層をＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域とすることができるからである。
なお、本明細書中における濃度は、特記しない限り、二次イオン質量分析（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ。以下、ＳＩＭＳと呼ぶ。）法による測定値である。
本実施の形態のＴＦＴの作製方法は、第１の配線層を形成し、前記第１の配線層を覆ってゲート絶縁層を形成し、前記ゲート絶縁層上に第１の不純物半導体層を形成し、前記第１の不純物半導体層を覆って半導体膜と絶縁膜を積層して形成し、前記絶縁膜をエッチングしてチャネルストップ層を形成し、前記チャネルストップ層を用いてエッチングしてチャネル形成領域となる半導体層を形成し、少なくとも前記第１の不純物半導体層に接して第２の不純物半導体層と第２の配線層を積層して形成するものである。
上記構成のＴＦＴの作製方法において、前記第１の不純物半導体層となる第１の不純物半導体膜は、前記半導体膜及び前記第２の不純物半導体層となる第２の不純物半導体膜よりも厚く形成されていることが好ましい。第１の不純物半導体膜は複数回のエッチング工程に曝されるので、該複数回のエッチング工程により第１の不純物半導体層が断線してしまうことを防ぐためである。
まず、本実施の形態のＴＦＴについて図１を参照して説明する。
図１に示すＴＦＴは、第１の配線層１０２と、第１の配線層１０２を覆って設けられたゲート絶縁層１０４と、ゲート絶縁層１０４上に第１の配線層１０２と一部が重畳して設けられた一対の第１の不純物半導体層１０６と、第１の不純物半導体層１０６の間に、少なくともこれらに接して設けられたチャネル形成領域となる半導体層１０８と、半導体層１０８上に設けられたチャネルストップ層１１０と、第１の不純物半導体層１０６の少なくとも端部を覆い、且つ半導体層１０８と離間して設けられ、ソース領域及びドレイン領域として機能する第２の不純物半導体層１１２と、第２の不純物半導体層１１２上の全面に設けられた第２の配線層１１４と、を有する。
なお、ここで、第１の配線層１０２は、少なくともゲート電極とゲート配線を構成すればよい。そして、第２の配線層１１４は、少なくともソース電極及びドレイン電極とソース配線を構成すればよい。
なお、図１に示すＴＦＴは、画素トランジスタに適用することも可能である。そのため、図１に示すＴＦＴは、保護絶縁層１１６に覆われ、保護絶縁層１１６が有する開口部を介して第２の配線層１１４に接続される画素電極層１１８を有する。
図１に示すＴＦＴにおいて、チャネルストップ層１１０は半導体層１０８上に設けられている。そのため、半導体層１０８の表面の酸化を防止し、半導体層１０８の表面へのリークパスを生じうる物質の付着を防止することができ、オフ電流を低減することができる。
図１に示すＴＦＴにおいて、半導体層１０８上にはチャネルストップ層１１０が設けられているため、作製工程中における半導体層１０８の厚さの目減りを防ぐことができる。そのため、半導体層１０８のキャリア移動度の低下を防ぐことができ、ＴＦＴのオン電流の低下を抑制することもできる。更には、半導体層１０８の厚さの均一性を高め、基板面内におけるＴＦＴの特性のばらつきを防止することができる。そして、半導体層１０８上にチャネルストップ層１１０が設けられており、作製工程中において半導体層１０８の全面に不純物半導体膜が形成されないため、半導体層１０８のオフ電流を低く抑えることができる。
図１に示すＴＦＴは、半導体層１０８と、第１の不純物半導体層１０６と、第２の不純物半導体層１１２と、第２の配線層１１４においてゲート電極に逆バイアスが印加されてチャネル形成領域の導電型が反転したとしても、正孔が流れやすい領域を有していないため、オフ電流を低く抑えることができる。更には、仕事関数を考慮することなく第２の配線層１１４に用いる材料を選択することができる。
更には、チャネル形成領域となる半導体層１０８が第１の配線層１０２と重畳しているため、基板１００側からの光が半導体層１０８に入ることを防止することができ、光リーク電流を小さくすることができる。
以上説明したように、図１に示すＴＦＴは、光リーク電流が小さく、オンオフ比が高いものとなる。
次に、図１に示すＴＦＴの作製方法について、図２乃至図４を参照して説明する。
まず、第１の導電膜を形成し、該第１の導電膜上にレジストマスクを形成してエッチングを行い、第１の配線層１０２を形成する（図２（Ａ））。この工程では第１のフォトマスクを使用する。
第１の導電膜は、導電性材料を用いてスパッタリング法またはＣＶＤ法などにより形成すればよい。例えば、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕなどの金属材料またはこれらを主成分とする合金材料を用いることができる。または、Ｎｄ若しくはＳｃを添加したＡｌ合金材料を用いてもよい。そして、これらは単層で形成してもよいし、複数の層を積層して形成してもよい。ここで、第１の導電膜の厚さは、１０ｎｍ以上１０００ｎｍ以下、好ましくは１０ｎｍ以上５００ｎｍ以下、より好ましくは５０ｎｍ以上３００ｎｍ以下にするとよい。
次に、第１の配線層１０２を覆ってゲート絶縁層１０４を形成する（図２（Ｂ））。
ゲート絶縁層１０４は、絶縁性材料を用いてスパッタリング法またはＣＶＤ法などにより形成すればよい。絶縁性材料として、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化シリコンを用いることができる。なお、これらは単層で形成してもよいし、複数の層を積層して形成してもよい。ゲート絶縁層１０４上に結晶性半導体膜が形成される場合には、該結晶性半導体膜に接するゲート絶縁層１０４を酸化シリコン層とすると、結晶性半導体膜の結晶性を向上させることができる。そこで、ゲート絶縁層１０４として酸化シリコン層を形成する場合には、材料ガスに珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）を用いることが好ましい。ここで、ゲート絶縁層１０４の厚さは、１０ｎｍ以上１０００ｎｍ以下、好ましくは１０ｎｍ以上５５０ｎｍ以下、より好ましくは５０ｎｍ以上１５０ｎｍ以下にするとよい。
なお、ここで、結晶性半導体膜とは、結晶性を有する半導体を含む半導体膜をいう。
なお、ここで、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。
なお、ここで、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。
ただし、「酸化窒化シリコン」または「窒化酸化シリコン」を構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
次に、ゲート絶縁層１０４上に第１の不純物半導体膜１０５Ａを形成する（図２（Ｃ））。
第１の不純物半導体膜１０５Ａは、シランなどの堆積性ガスに一導電型を付与する不純物元素を含む気体を加えて形成することができる。導電型がｎ型のＴＦＴを形成する場合には、例えば不純物元素としてリンを添加すればよく、水素化シリコンにフォスフィンなどのｎ型の導電型を付与する不純物元素を含む気体を加えればよい。導電型がｐ型のＴＦＴを形成する場合には、例えば不純物元素としてボロンを添加すればよく、水素化シリコンにジボランなどのｐ型の導電型を付与する不純物元素を含む気体を加えればよい。
なお、第１の不純物半導体膜１０５Ａの結晶性は特に限定されず、結晶性であってもよいし、非晶質であってもよいが、結晶性半導体により設けることが好ましい。第１の不純物半導体膜１０５Ａを結晶性半導体により設けることで、オン電流が大きくなるからである。第１の不純物半導体膜１０５Ａを結晶性半導体により設ける場合には、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。ここでは、一例として、シランガスの流量を１０ｓｃｃｍ、フォスフィンガスを水素ガスにより１００ｐｐｍまで希釈した混合ガスの流量を３０ｓｃｃｍ、水素ガスの流量を１４７０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚとし、電力３００Ｗでプラズマ放電を行うことで、第１の不純物半導体膜１０５Ａを形成する。このように形成した第１の不純物半導体膜１０５Ａには、概ね１．３×１０１９ｃｍ−３の濃度でリンが含まれる。または、シランガスの流量を１０ｓｃｃｍ、フォスフィンガスを水素ガスにより１００ｐｐｍまで希釈した混合ガスの流量を１５０ｓｃｃｍ、水素ガスの流量を１３５０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚとし、電力３００Ｗでプラズマ放電を行うことで、第１の不純物半導体膜１０５Ａを形成する。このように形成した第１の不純物半導体膜１０５Ａには、概ね６．７×１０１９ｃｍ−３の濃度でリンが含まれる。
ここで、第１の不純物半導体膜１０５Ａは、後に説明する半導体膜１０７及び第２の不純物半導体膜１１１よりも厚く形成するとよく、厚さが１０ｎｍ以上１０００ｎｍ以下、好ましくは２０ｎｍ以上２００ｎｍ以下、より好ましくは１００ｎｍ以上２００ｎｍ以下となるように形成すればよい。
次に、第１の不純物半導体膜１０５Ａ上にレジストマスクを形成してエッチングを行い、第１の不純物半導体層１０５Ｂを形成する（図３（Ａ））。この工程では第２のフォトマスクを使用する。
次に、ゲート絶縁層１０４上に第１の不純物半導体層１０５Ｂを覆って半導体膜１０７を形成し、半導体膜１０７を覆って絶縁膜１０９を形成する（図３（Ｂ））。
半導体膜１０７は、結晶性半導体により形成することが好ましい。ここで、結晶性半導体には、多結晶半導体または微結晶半導体などが含まれるが、好ましくは、結晶化工程が不要な微結晶半導体により形成する。ただし、これに限定されず、非晶質半導体により形成してもよい。
ここで、微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む。）の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶性半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している半導体である。柱状結晶または針状結晶の界面には、結晶粒界が形成されることもある。
微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンのピークが生じる５２０ｃｍ−１とアモルファスシリコンのピークが生じる４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。そして、未結合手（ダングリングボンド）を終端するために、水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、Ｈｅ、Ａｒ、ＫｒまたはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性の高い微結晶半導体が得られる。
なお、半導体膜１０７に含まれる酸素及び窒素の濃度（ＳＩＭＳ法による測定値）を、１×１０１８ｃｍ−３未満とすると、半導体膜１０７の結晶性を高めることができる。
半導体膜１０７としては、例えばプラズマＣＶＤ法などにより微結晶シリコンを形成すればよい。なお、半導体膜１０７の厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは２０ｎｍ以上５０ｎｍ以下とすればよい。微結晶半導体層の厚さは、例えば、膜を形成する工程におけるシランの流量と時間により制御することができる。なお、膜の形成時には、酸素または窒素などの結晶化を阻害する成分を低減させ、シランなどの堆積性ガスの流量に対する水素などの希釈ガスの流量を大きくするとよい。このとき、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。このようにして、所謂、微結晶半導体膜が形成される。
絶縁膜１０９は、絶縁性材料を用いてスパッタリング法またはＣＶＤ法などにより形成すればよい。絶縁性材料として、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化シリコンを用いることができる。なお、これらは単層で形成してもよいし、複数の層を積層して形成してもよい。ここで、厚さは１０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上５００ｎｍ以下、より好ましくは１００ｎｍ以上３００ｎｍ以下となるように形成すればよい。絶縁膜１０９は、半導体膜１０７をエッチングする際にエッチングされず、またはされにくい材料を選択する。
次に、絶縁膜１０９上にレジストマスクを形成してエッチングを行い、チャネルストップ層１１０を形成する（図３（Ｃ））。チャネルストップ層１１０は、半導体膜１０７をエッチングする工程でマスクとして用いる。この工程では第３のフォトマスクを使用する。
次に、チャネルストップ層１１０をマスクとして半導体膜１０７をエッチングし、半導体層１０８を形成する（図４（Ａ））。ここで、第１の不純物半導体層１０５Ｂの上面もエッチングされて第１の不純物半導体層１０５Ｃが形成される。
次に、チャネルストップ層１１０などを覆って第２の不純物半導体膜１１１を形成し、第２の不純物半導体膜１１１を覆って第２の導電膜１１３を形成する（図４（Ｂ））。
第２の不純物半導体膜１１１は、第１の不純物半導体膜１０５Ａと同様に形成することができる。
なお、第２の不純物半導体膜１１１の結晶性についても、第１の不純物半導体膜１０５Ａと同様に限定されないが、結晶性半導体により設けることが好ましい。第２の不純物半導体膜１１１を結晶性半導体により設けることで、オン電流が大きくなるからである。第２の不純物半導体膜１１１を結晶性半導体により設ける場合には、堆積性ガスの流量に対する希釈ガスの流量を１０倍以上２０００倍以下、好ましくは５０倍以上２００倍以下とすればよい。ここでは、一例として、シランガスの流量を１０ｓｃｃｍ、フォスフィンガスを水素ガスにより０．５ｖｏｌ％まで希釈した混合ガスの流量を３０ｓｃｃｍ、水素ガスの流量を１５００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚとし、電力３００Ｗでプラズマ放電を行うことで、第２の不純物半導体膜１１１を形成する。このように形成した第２の不純物半導体膜１１１には、概ね６．７×１０２０ｃｍ−３程度のリンが含まれる。なお、混合ガスは０．５ｖｏｌ％まで希釈するが、これは第１の不純物半導体膜１０５Ａの形成時のフォスフィンの濃度１００ｐｐｍよりも明らかに大きいことを注記する。
ここで、第２の不純物半導体膜１１１は、第１の不純物半導体膜１０５Ａよりも薄く形成するとよく、厚さが１０ｎｍ以上５００ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下となるように形成すればよい。
第２の導電膜１１３は、導電性材料を用いてスパッタリング法またはＣＶＤ法などにより形成すればよい。第２の導電膜１１３の材料としては、第１の導電膜と同様の材料を用いることができる。そして、これらは単層で形成してもよいし、複数の層を積層して形成してもよい。ここで、第２の導電膜１１３の厚さは、１０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上５００ｎｍ以下にするとよい。
次に、第２の導電膜１１３上にレジストマスクを形成してエッチングを行い、第２の不純物半導体層１１２と第２の配線層１１４を形成する（図４（Ｃ））。この工程では第４のフォトマスクを使用する。
以上説明したように、ＴＦＴを作製することができる。なお、上記説明したように、本実施の形態では、ＴＦＴを作製するに際して、フォトマスクを４枚使用することになる。
その後、上記のＴＦＴを覆って、第２の配線層１１４に達する開口部が設けられた保護絶縁層１１６を形成し、該開口部を介して第２の配線層１１４に接続されるように第３の導電膜を形成し、該第３の導電膜をエッチングして画素電極層１１８を形成することで、図１に示す画素ＴＦＴを完成させることができる。
なお、保護絶縁層１１６は、絶縁性材料を用いてスパッタリング法またはＣＶＤ法などにより形成し、フォトリソグラフィ法により第２の配線層１１４に達する開口部を形成すればよい。例えば、保護絶縁層１１６として、例えばゲート絶縁層１０４と同様の材料を用いることができる。保護絶縁層１１６は、窒化シリコンにより形成することが特に好ましい。ここで、保護絶縁層１１６の厚さは、５ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下にするとよい。特に、大気中に浮遊する有機物、金属または水蒸気などの汚染源となりうるものの侵入を効果的に防ぐことができるよう、緻密な窒化シリコン層とすることが好ましい。緻密な窒化シリコン層は、例えば、周波数が１ＧＨｚ以上のプラズマを用いたプラズマＣＶＤ法により形成することができる。
なお、画素電極層１１８は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはこれらの２種以上の共重合体などがあげられる。または、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物または酸化シリコンを添加したインジウム錫酸化物などを用いて形成してもよい。画素電極層１１８は、１０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下の厚さで形成すればよい。
なお、図１に示すＴＦＴにおいて、第１の不純物半導体層１０６に含まれる一導電性を付与する不純物元素の濃度が、第２の不純物半導体層１１２に含まれる一導電性を付与する不純物元素の濃度よりも低いと、ＬＤＤ領域が設けられるため好ましい。このとき、第１の不純物半導体層１０６に含まれる一導電性を付与する不純物元素の濃度を１．０×１０１８ｃｍ−３以上１．０×１０１９ｃｍ−３以下とし、第２の不純物半導体層１１２に含まれる一導電性を付与する不純物元素の濃度を１．０×１０１９ｃｍ−３以上１．０×１０２１ｃｍ−３以下とすることが特に好ましい。ＬＤＤ領域が設けられた場合には、ドレイン領域近傍の電界が緩和され、ホットキャリア注入による劣化が抑制される。従って、第１の不純物半導体層１０６は、ドレイン側にのみ設けられていてもよい。更には、この場合に、図１に示すＴＦＴにおいては、第１の不純物半導体層１０６が第１の配線層１０２と重畳しているのみならず、第１の不純物半導体層１０６が第２の不純物半導体層１１２とも重畳しているため、オン電流の低下を防ぐことができる。
（実施の形態２）
本実施の形態は、本発明の一態様であるＴＦＴとその作製方法であって、実施の形態１とは異なるものについて説明する。
本実施の形態では、第１の不純物半導体層の形成と、第２の不純物半導体層及び第２の配線層の形成に同一のフォトマスクを用いることで、使用するフォトマスクの枚数を少なくすることができる。
なお、本実施の形態においても、第１の不純物半導体膜は、チャネル形成領域となる半導体膜及び第２の不純物半導体膜よりも厚く形成されていることが好ましい。第１の不純物半導体層は複数回のエッチング工程に曝されるので、十分な厚さを有せしめることを要するからである。
なお、本実施の形態のＴＦＴは、実施の形態１のＴＦＴとは構造が異なる。本実施の形態のＴＦＴは、第１の配線層と、前記第１の配線層を覆って設けられたゲート絶縁層と、前記ゲート絶縁層上に前記第１の配線層と一部が重畳して設けられた一対の第１の不純物半導体層と、前記一対の第１の不純物半導体層の間に、少なくともこれらに接して設けられた半導体層と、前記一対の第１の不純物半導体層上に前記半導体層とは離間して設けられた第２の不純物半導体層と、前記第２の不純物半導体層上の全面に設けられた第２の配線層と、を有する。すなわち、第２の不純物半導体層が、一対の第１の不純物半導体層上に設けられている点が実施の形態１のＴＦＴとは異なる。
なお、ここで、第１の配線層は、少なくともゲート電極とゲート配線を構成すればよい。そして、第２の配線層は、少なくともソース電極及びドレイン電極と、ソース配線を構成すればよい。
上記構成のＴＦＴにおいても、チャネル形成領域となる前記半導体層上にはチャネルストップ層が設けられていることが好ましい。チャネル形成領域となる前記半導体層上にチャネルストップ層が設けられることで、チャネル形成領域となる前記半導体層の厚さがエッチングにより目減りすることを防ぎ、ＴＦＴの電気的特性のばらつきを小さくすることができるからである。
上記構成のＴＦＴにおいて、前記第２の配線層と前記第２の不純物半導体層は、前記第１の配線層と重畳しない領域で接することが好ましい。
なお、実施の形態１と同様に、上記構成のＴＦＴにおいて、前記第１の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度は、前記第２の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度よりも低いことが好ましい。特に好ましくは、前記第２の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度を１．０×１０１９ｃｍ−３以上１．０×１０２１ｃｍ−３以下とし、前記第１の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度を１．０×１０１８ｃｍ−３以上１．０×１０１９ｃｍ−３以下とする。前記第１の不純物半導体層をＬＤＤ領域とすることができるからである。
まず、実施の形態１（図２（Ｃ））と同様に第１の不純物半導体膜までを形成する。すなわち、基板２００上に第１の配線層２０２を形成し、第１の配線層２０２を覆ってゲート絶縁層２０４を形成し、ゲート絶縁層２０４上に第１の不純物半導体膜２０５Ａを形成する（図６（Ａ））。なお、第１の配線層２０２の形成には第１のフォトマスクを使用する。
次に、第１の不純物半導体膜２０５Ａ上にレジストマスク２２０を形成してエッチングを行って、第１の不純物半導体層２０５Ｂを形成する（図６（Ｂ））。この工程では第２のフォトマスクを使用する。
次に、ゲート絶縁層２０４上に第１の不純物半導体層２０５Ｂを覆って半導体膜２０７と絶縁膜２０９を形成する（図６（Ｃ））。
次に、絶縁膜２０９上にレジストマスクを形成してエッチングを行って、チャネルストップ層２１０を形成する（図７（Ａ））。チャネルストップ層２１０は、次の工程でマスクとして用いる。この工程では第３のフォトマスクを使用する。
次に、チャネルストップ層２１０をマスクとして半導体膜２０７をエッチングし、半導体層２０８を形成する（図７（Ｂ））。ここで、第１の不純物半導体層２０５Ｂの上面もエッチングされて第１の不純物半導体層２０５Ｃが形成される。
次に、少なくとも半導体層２０８に一部が接触するように、チャネルストップ層２１０を覆って第２の不純物半導体膜２１１を形成し、第２の不純物半導体膜２１１上に第２の導電膜２１３を形成する（図７（Ｃ））。
次に、第２の導電膜２１３上にレジストマスク２２２を形成してエッチングを行い、第２の不純物半導体層２１２と第２の配線層２１４を形成する（図８（Ａ））。
ここで、レジストマスク２２２を形成するフォトマスクは、レジストマスク２２０と同一のフォトマスクまたは同一形状のフォトマスクを用いることが好ましい。すなわち、レジストマスク２２０を第２の導電膜２１３上に形成（図８（Ａ）の点線）し、レジストマスク２２０を縮小（後退）させてレジストマスク２２２を形成する。
なお、レジストマスク２２０を縮小（後退）させる手段として、例えば、酸素プラズマによるアッシング処理を挙げることができる。ただし、これに限定されず、水プラズマによるプラズマ処理またはオゾン水による処理などを用いてもよい。
以上説明したように、ＴＦＴを作製することができる（図８（Ｂ））。なお、上記説明したように、本実施の形態では、ＴＦＴを作製するに際して、フォトマスクを３枚使用することになる。
その後、上記のＴＦＴを覆って、第２の配線層２１４に達する開口部が設けられた保護絶縁層２１６を形成し、該開口部を介して第２の配線層２１４に接続されるように第３の導電膜を形成し、該第３の導電膜をエッチングして画素電極層２１８を形成することで、図５に示す画素トランジスタを完成させることができる。
なお、図５に示すＴＦＴにおいても第１の不純物半導体層２０６に含まれる一導電性を付与する不純物元素の濃度が、第２の不純物半導体層２１２に含まれる一導電性を付与する不純物元素の濃度よりも低いと、ＬＤＤ領域が設けられるため好ましい。
（実施の形態３）
実施の形態１及び実施の形態２で説明したＴＦＴとその作製方法は、表示装置のアレイ基板に適用することができる。従って、実施の形態１及び実施の形態２を適用した画素ＴＦＴにより表示装置を作製することができる。
なお、ここで表示装置には、アクティブマトリクス型の液晶表示装置及びアクティブマトリクス型のＥＬ表示装置が含まれる。ただし、これらに限定されず、本実施の形態の表示装置は、ＴＦＴを有する表示装置であればよい。
実施の形態１及び実施の形態２で説明したＴＦＴは、光リーク電流が小さく、且つオンオフ比が高い。そのため、本実施の形態の表示装置は、コントラスト比が高く、消費電力が小さいものとなる。
（実施の形態４）
実施の形態３にて説明した表示装置は、様々な電子機器（遊技機も含む。）に適用することができる。電子機器として、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう。）、コンピュータ用のモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう。）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
実施の形態３にて説明した表示装置は、例えば電子ペーパーに適用することができる。電子ペーパーは、情報を表示する電子機器であれば、あらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示部などに適用することができる。電子機器の一例を図９に示す。
図９（Ａ）は、電子書籍の一例を示している。図９（Ａ）に示す電子書籍は、筐体４００と筐体４０１で構成されている。筐体４００と筐体４０１は、蝶番４０４により連結されており、開閉させることができる。このような構成により、紙の書籍と同様に扱うことができる。
筐体４００には表示部４０２が搭載され、筐体４０１には表示部４０３が搭載されている。表示部４０２と表示部４０３は、一の画面を構成していてもよいし、それぞれが異なる画面を構成していてもよい。表示部４０２と表示部４０３のそれぞれが異なる画面を構成する場合には、例えば右側の表示部（図９（Ａ）では表示部４０２）に文章を表示させ、左側の表示部（図９（Ａ）では表示部４０３）に画像を表示させることができる。表示部４０２と表示部４０３は、実施の形態３にて説明した表示装置を適用することができる。
図９（Ａ）では、筐体４００に操作部などを備えた例を示している。図９（Ａ）では、筐体４００は、電源入力端子４０５、操作キー４０６及びスピーカ４０７などを備えている。操作キー４０６は、例えば頁を送る機能を備えることができる。なお、筐体４００の表示部と同一の面にキーボードやポインティングデバイスなどを備えていてもよい。そして、筐体４００の裏面または側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備えていてもよい。さらに、図９（Ａ）に示す電子書籍は、電子辞書としての機能を有していてもよい。
更には、図９（Ａ）に示す電子書籍は、無線で情報を送受信できる構成を備えていてもよい。無線で情報を送受信できる構成により、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機能を有していてもよい。
図９（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、図９（Ｂ）に示すデジタルフォトフレームは、筐体４１１に表示部４１２が搭載されている。表示部４１２には各種画像を表示することが可能であり、例えば、デジタルカメラなどで撮影した画像を表示させることで、通常の写真立てと同様に機能させることができる。表示部４１２は、実施の形態３にて説明した表示装置を適用することができる。
なお、図９（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備えていてもよい。これらは、表示部４１２と同一の面に備えられていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データの画像を表示部４１２に表示させることができる。
更には、図９（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成を備えていてもよい。無線で情報を送受信できる構成により、所望の画像データを取り込み、表示させる機能を有していてもよい。
図９（Ｃ）は、テレビジョン装置の一例を示している。図９（Ｃ）に示すテレビジョン装置は、筐体４２１に表示部４２２が搭載されている。表示部４２２には、映像を表示することができる。なお、ここでは、スタンド４２３により筐体４２１が支持されている構成を示している。表示部４２２は、実施の形態３にて説明した表示装置を適用することができる。
図９（Ｃ）に示すテレビジョン装置の操作は、筐体４２１に設けられた操作スイッチ、またはリモコン操作機により行うことができる。リモコン操作機に備えられた操作キーにより、チャンネルや音量の操作を行うことができる。更には、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部が設けられていてもよい。
なお、図９（Ｃ）に示すテレビジョン装置は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、更にモデムを介して有線または無線による通信ネットワークに接続することにより、片方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図９（Ｄ）は、携帯電話機の一例を示している。図９（Ｄ）に示す携帯電話機は、筐体４３１に搭載された表示部４３２の他、操作ボタン４３３、操作ボタン４３７、外部接続ポート４３４、スピーカ４３５、及びマイク４３６などを備えている。表示部４３２は、実施の形態３にて説明した表示装置を適用することができる。
図９（Ｄ）に示す携帯電話機は、表示部４３２がタッチパネルであってもよく、指などの接触により、表示部４３２の表示内容などを操作することができる機能を有していてもよい。この場合、電話の発信及びメールの作成などは、表示部４３２を指などで接触することにより行うことができる。
表示部４３２の画面には、例えば３つのモードを設定すればよい。第１のモードは画像の表示を主とする表示モードであり、第２のモードは文字などの情報の入力を主とする入力モードであり、第３のモードは表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話の発信及びメールの作成を行う場合には、表示部４３２を入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合には、表示部４３２の画面の大部分を使用してキーボードまたは番号ボタンを表示させることが好ましい。
または、図９（Ｄ）に示す携帯電話機の内部に、ジャイロセンサ、加速度センサなどの傾きを検出するセンサを備えた検出装置を設けることで、携帯電話機の向き（縦または横）を判別して、表示部４３２の表示情報を自動的に切り替える構成としてもよい。
なお、画面モードの切り替えは、表示部４３２への接触または筐体４３１の操作ボタン４３７を操作することにより行われる構成とすればよい。または、表示部４３２に表示される画像の種類によって切り替える構成としてもよい。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える構成にすればよい。
なお、入力モードにおいて、表示部４３２の光センサで検出される信号を検知し、表示部４３２のタッチ操作による入力が一定期間検出されない場合には、画面のモードを入力モードから表示モードに切り替える構成としてもよい。
表示部４３２は、イメージセンサとして機能させることもできる。例えば、表示部４３２を掌または指で触れ、掌紋または指紋などをイメージセンサで撮像することで、本人認証を行うことができる。なお、表示部４３２に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈または掌静脈などを撮像することもできる。
ところで、図１０は、携帯電話機の一例であり、図１０（Ａ）が正面図を示し、図１０（Ｂ）が背面図を示し、図１０（Ｃ）が２つの筐体をスライドさせたときの正面図を示す。携帯電話機は、筐体４５１と筐体４５２の二つの筐体で構成されている。携帯電話機は、携帯電話機と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
筐体４５１は、表示部４５３、スピーカ４５４、マイクロフォン４５５、操作キー４５６、ポインティングデバイス４５７、表面カメラ用レンズ４５８、外部接続端子ジャック４５９及びイヤホン端子４６０などを備え、筐体４５２は、キーボード４６１、外部メモリスロット４６２、裏面カメラ４６３、ライト４６４などを備えている。なお、アンテナは筐体４５１に内蔵されている。
更に、携帯電話機には、上記の構成に加えて、非接触型ＩＣチップまたは小型記録装置などが内蔵されていてもよい。
図１０（Ａ）に示す重なり合った筐体４５１と筐体４５２は、スライドさせることが可能であり、スライドさせることで図１０（Ｃ）のように展開することができる。表示部４５３には、実施の形態３の表示装置を搭載することが可能である。なお、図１０に示す携帯電話機は、表示部４５３と表面カメラ用レンズ４５８が同一の面に備えられているため、テレビ電話としての使用が可能である。更には、表示部４５３をファインダーとして用いることで、裏面カメラ４６３とライト４６４で静止画及び動画の撮影が可能である。
なお、図１０に示す携帯電話機は、スピーカ４５４とマイクロフォン４５５を用いることで、音声記録装置（録音装置）または音声再生装置として使用することもできる。そして、操作キー４５６により、電話の発着信操作、電子メールなどの簡単な情報入力操作、表示部に表示する画面のスクロール操作及び表示部に表示する情報の選択を行うカーソルの操作などが可能である。
なお、重なり合った筐体４５１と筐体４５２をスライドさせることで、図１０（Ｃ）のように展開させることができる。書類の作成及び携帯情報端末として使用する場合には、キーボード４６１とポインティングデバイス４５７を用いるとよい。外部接続端子ジャック４５９はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。更には、外部メモリスロット４６２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
筐体４５２の裏面（図１０（Ｂ））には、裏面カメラ４６３及びライト４６４が備えられ、表示部４５３をファインダーとして静止画及び動画の撮影が可能である。
そして、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップまたはイヤホンジャックなどを備えていてもよい。
１００ 基板
１０２ 第１の配線層
１０４ ゲート絶縁層
１０５Ａ 第１の不純物半導体膜
１０５Ｂ 第１の不純物半導体層
１０５Ｃ 第１の不純物半導体層
１０６ 第１の不純物半導体層
１０７ 半導体膜
１０８ 半導体層
１０９ 絶縁膜
１１０ チャネルストップ層
１１１ 第２の不純物半導体膜
１１２ 第２の不純物半導体層
１１３ 第２の導電膜
１１４ 第２の配線層
１１６ 保護絶縁層
１１８ 画素電極層
２００ 基板
２０２ 第１の配線層
２０４ ゲート絶縁層
２０５Ａ 第１の不純物半導体膜
２０５Ｂ 第１の不純物半導体層
２０５Ｃ 第１の不純物半導体層
２０６ 第１の不純物半導体層
２０７ 半導体膜
２０８ 半導体層
２０９ 絶縁膜
２１０ チャネルストップ層
２１１ 第２の不純物半導体膜
２１２ 第２の不純物半導体層
２１３ 第２の導電膜
２１４ 第２の配線層
２１６ 保護絶縁層
２１８ 画素電極層
４００ 筐体
４０１ 筐体
４０２ 表示部
４０３ 表示部
４０４ 蝶番
４０５ 電源入力端子
４０６ 操作キー
４０７ スピーカ
４１１ 筐体
４１２ 表示部
４２１ 筐体
４２２ 表示部
４２３ スタンド
４３１ 筐体
４３２ 表示部
４３３ 操作ボタン
４３４ 外部接続ポート
４３５ スピーカ
４３６ マイク
４３７ 操作ボタン
４５１ 筐体
４５２ 筐体
４５３ 表示部
４５４ スピーカ
４５５ マイクロフォン
４５６ 操作キー
４５７ ポインティングデバイス
４５８ 表面カメラ用レンズ
４５９ 外部接続端子ジャック
４６０ イヤホン端子
４６１ キーボード
４６２ 外部メモリスロット
４６３ 裏面カメラ
４６４ ライト

Claims (3)

  1. 第１の配線層と、
    前記第１の配線層上のゲート絶縁層と、
    前記ゲート絶縁層上に前記第１の配線層と一部が重畳して設けられ、ＬＤＤ領域として機能する一対の第１の不純物半導体層と、
    前記一対の第１の不純物半導体層の間に、前記一対の第１の不純物半導体層に接して設けられた半導体層と、
    前記一対の第１の不純物半導体層のうち１つの第１の不純物半導体層の少なくとも端部を覆い、且つ前記半導体層とは離間して設けられ、ソース領域及びドレイン領域として機能する第２の不純物半導体層と、
    前記第２の不純物半導体層上の第２の配線層と、を有し、
    前記半導体層と、前記一対の第１の不純物半導体層のうち１つの第１の不純物半導体層とが接する領域は、前記第１の配線層と重畳する領域であり、前記第２の不純物半導体層と、前記一対の第１の不純物半導体層のうち１つの第１の不純物半導体層とが接する領域は、前記第１の配線層と重畳しない領域であり、
    前記第１の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度は１．０×１０ １８ ｃｍ −３ 以上１．０×１０ １９ ｃｍ −３ 以下であり、前記第２の不純物半導体層に含まれる一導電性を付与する不純物元素の濃度は１．０×１０ １９ ｃｍ −３ 以上１．０×１０ ２１ ｃｍ −３ 以下であることを特徴とするトランジスタを有する装置。
  2. 請求項１において、
    前記半導体層上にチャネルストップ層を有することを特徴とするトランジスタを有する装置。
  3. 請求項１または請求項２において、
    前記半導体層、前記第１の不純物半導体層、及び前記第２の不純物半導体層は、結晶性半導体であることを特徴とするトランジスタを有する装置。
JP2010120563A 2009-05-28 2010-05-26 トランジスタを有する装置 Expired - Fee Related JP5888802B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010120563A JP5888802B2 (ja) 2009-05-28 2010-05-26 トランジスタを有する装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009128691 2009-05-28
JP2009128691 2009-05-28
JP2010120563A JP5888802B2 (ja) 2009-05-28 2010-05-26 トランジスタを有する装置

Publications (3)

Publication Number Publication Date
JP2011009730A JP2011009730A (ja) 2011-01-13
JP2011009730A5 JP2011009730A5 (ja) 2013-06-27
JP5888802B2 true JP5888802B2 (ja) 2016-03-22

Family

ID=43219223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010120563A Expired - Fee Related JP5888802B2 (ja) 2009-05-28 2010-05-26 トランジスタを有する装置

Country Status (2)

Country Link
US (1) US8546810B2 (ja)
JP (1) JP5888802B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101836067B1 (ko) 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
US9515075B1 (en) * 2015-08-31 2016-12-06 Cypress Semiconductor Corporation Method for fabricating ferroelectric random-access memory on pre-patterned bottom electrode and oxidation barrier

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5771126A (en) 1980-10-21 1982-05-01 Semiconductor Energy Lab Co Ltd Semiamorhous semiconductor
JPS5892217A (ja) 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS5972781A (ja) 1982-10-20 1984-04-24 Semiconductor Energy Lab Co Ltd 光電変換半導体装置
JPH0687466B2 (ja) * 1988-07-13 1994-11-02 株式会社精工舎 シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法
US5221631A (en) 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP2839529B2 (ja) 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04266019A (ja) 1991-02-20 1992-09-22 Canon Inc 成膜方法
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
JPH06252170A (ja) * 1993-02-23 1994-09-09 Toshiba Corp 薄膜トランジスタの製造方法
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
JPH06326312A (ja) 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
GB9311129D0 (en) * 1993-05-28 1993-07-14 Philips Electronics Uk Ltd Electronic devices with-film circuit elements forming a sampling circuit
US6183816B1 (en) 1993-07-20 2001-02-06 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the coating
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
TW303526B (ja) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
JP3528422B2 (ja) * 1996-04-10 2004-05-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH1020298A (ja) 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
US5920772A (en) 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
JP4326604B2 (ja) * 1997-09-29 2009-09-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11109411A (ja) * 1997-10-01 1999-04-23 Sanyo Electric Co Ltd 液晶表示装置
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100436181B1 (ko) 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
JP4869601B2 (ja) 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP2005072144A (ja) * 2003-08-21 2005-03-17 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
KR101188356B1 (ko) 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2006064606A1 (ja) * 2004-12-14 2006-06-22 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
JP2008091599A (ja) * 2006-10-02 2008-04-17 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
JP2008124392A (ja) 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101703511B1 (ko) 2008-06-27 2017-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
JP5442228B2 (ja) * 2008-08-07 2014-03-12 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
US8546810B2 (en) 2013-10-01
JP2011009730A (ja) 2011-01-13
US20100301346A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
US11798952B2 (en) Liquid crystal display device and electronic device
US9257561B2 (en) Semiconductor device and manufacturing method thereof
JP5888802B2 (ja) トランジスタを有する装置
JP2010161358A (ja) 薄膜トランジスタ及び表示装置
TW201218282A (en) Thin film element, semiconductor device, and method for manufacturing the same
JP5636275B2 (ja) 半導体装置
US9230826B2 (en) Etching method using mixed gas and method for manufacturing semiconductor device
JP5948040B2 (ja) 結晶性半導体膜の作製方法及び半導体装置の作製方法
JP2010239128A (ja) 薄膜トランジスタ及びその作製方法
US9293595B2 (en) Semiconductor device and manufacturing method thereof
JP5951239B2 (ja) 表示装置の作製方法
JP5667868B2 (ja) 半導体装置の作製方法
JP5697819B2 (ja) 薄膜トランジスタ
JP5766022B2 (ja) 半導体装置の作製方法
JP5767073B2 (ja) エッチング方法及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150224

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160215

R150 Certificate of patent or registration of utility model

Ref document number: 5888802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees