JPH0687466B2 - シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 - Google Patents
シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法Info
- Publication number
- JPH0687466B2 JPH0687466B2 JP17443988A JP17443988A JPH0687466B2 JP H0687466 B2 JPH0687466 B2 JP H0687466B2 JP 17443988 A JP17443988 A JP 17443988A JP 17443988 A JP17443988 A JP 17443988A JP H0687466 B2 JPH0687466 B2 JP H0687466B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- impurity
- insulating layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本願はアクティブマトリクス型液晶表示器等に利用され
るシリコン薄膜トランジスタおよびシリコン薄膜トラン
ジスタの製造方法に関するものである。
るシリコン薄膜トランジスタおよびシリコン薄膜トラン
ジスタの製造方法に関するものである。
［従来の技術］ 第16図は従来のシリコン薄膜トランジスタの一例を示し
たものである。
たものである。
同図において、21は絶縁性基板、22はゲート電極、23は
ゲート絶縁層、24はドナーあるいはアクセプタとなる不
純物を適量含んだ不純物シリコン層、25は活性層となる
真性シリコン層、26は保護絶縁層、27はソース電極、28
はドレイン電極である。
ゲート絶縁層、24はドナーあるいはアクセプタとなる不
純物を適量含んだ不純物シリコン層、25は活性層となる
真性シリコン層、26は保護絶縁層、27はソース電極、28
はドレイン電極である。
同図に示されるように、真性シリコン層25および保護絶
縁層26が連続的に形成されたシリコン薄膜トランジスタ
は、トランジスタの信頼性、特性の再現性等に優れ、広
く研究開発が行われている。
縁層26が連続的に形成されたシリコン薄膜トランジスタ
は、トランジスタの信頼性、特性の再現性等に優れ、広
く研究開発が行われている。
［解決しようとする課題］ 上記従来のシリコン薄膜トランジスタでは、窒化シリコ
ンあるいは酸化シリコン等により形成された保護絶縁層
26を除去して真性シリコン層25を露出させ、この露出し
た真性シリコン層25上に不純物シリコン層24を形成して
いる。
ンあるいは酸化シリコン等により形成された保護絶縁層
26を除去して真性シリコン層25を露出させ、この露出し
た真性シリコン層25上に不純物シリコン層24を形成して
いる。
ところが、真性シリコン層25の保護絶縁層側には保護絶
縁層26中に含まれる窒素あるいは酸素等が拡散した層が
あり、保護絶縁層26を除去するときに、上記窒素あるい
は酸素等が拡散した層を完全に除去することができず、
真性シリコン層26と不純物シリコン層24の接合が不十分
となり、トランジスタ特性の悪化を招いていた。
縁層26中に含まれる窒素あるいは酸素等が拡散した層が
あり、保護絶縁層26を除去するときに、上記窒素あるい
は酸素等が拡散した層を完全に除去することができず、
真性シリコン層26と不純物シリコン層24の接合が不十分
となり、トランジスタ特性の悪化を招いていた。
本願の第１の目的は、真性シリコン層と不純物シリコン
層の接合状態を改善して良好なトランジスタ特性を示す
とともに、光照射時のオフ電流を低減することが可能な
シリコン薄膜トランジスタを提供することである。
層の接合状態を改善して良好なトランジスタ特性を示す
とともに、光照射時のオフ電流を低減することが可能な
シリコン薄膜トランジスタを提供することである。
本願の第２の目的は、真性シリコン層と不純物シリコン
層の接合状態を改善して良好なトランジスタ特性を示す
とともに、マスク枚数を低減してコスト低減、歩留り向
上を図ることが可能なシリコン薄膜トランジスタの製造
方法を提供することである。
層の接合状態を改善して良好なトランジスタ特性を示す
とともに、マスク枚数を低減してコスト低減、歩留り向
上を図ることが可能なシリコン薄膜トランジスタの製造
方法を提供することである。
［課題を解決するための手段］ 本願のシリコン薄膜トランジスタに係わる発明は、絶縁
性基板上に形成されたゲート電極と、上記ゲート電極を
含む上記絶縁性基板上に形成されたゲート絶縁層と、上
記ゲート絶縁層上に形成されソースおよびドレインとな
る一対の不純物シリコン層と、上記ゲート絶縁層上およ
び上記一対の不純物シリコン層上に上記一対の不純物シ
リコン層を連結するように形成された真性シリコン層
と、上記真性シリコン層上に形成された保護絶縁層と、
上記一対の不純物シリコン層にそれぞれ接続されたソー
ス電極およびドレイン電極とを有するシリコン薄膜トラ
ンジスタにおいて、上記真性シリコン層および上記保護
絶縁層が上記ゲート電極と上記不純物シリコン層とに整
合して形成されていることを特徴とする。
性基板上に形成されたゲート電極と、上記ゲート電極を
含む上記絶縁性基板上に形成されたゲート絶縁層と、上
記ゲート絶縁層上に形成されソースおよびドレインとな
る一対の不純物シリコン層と、上記ゲート絶縁層上およ
び上記一対の不純物シリコン層上に上記一対の不純物シ
リコン層を連結するように形成された真性シリコン層
と、上記真性シリコン層上に形成された保護絶縁層と、
上記一対の不純物シリコン層にそれぞれ接続されたソー
ス電極およびドレイン電極とを有するシリコン薄膜トラ
ンジスタにおいて、上記真性シリコン層および上記保護
絶縁層が上記ゲート電極と上記不純物シリコン層とに整
合して形成されていることを特徴とする。
本願のシリコン薄膜トランジスタの製造方法に係わる発
明は、透光性を有した絶縁性基板上にゲート電極を形成
する工程と、上記ゲート電極を含む上記絶縁性基板上に
ゲート絶縁層を形成する工程と、上記ゲート絶縁層上に
ソースおよびドレインとなる一対の不純物シリコン層を
形成する工程と、上記ゲート絶縁層上および不純物シリ
コン層上に真性シリコン層を形成する工程と、上記真性
シリコン層上に保護絶縁層を形成する工程と、上記保護
絶縁層上にフォトレジストを塗布する工程と、上記絶縁
性基板裏面側から紫外光を照射し、上記ゲート電極と上
記不純物シリコン層をマスクとして上記フォトレジスト
を露光する工程と、上記露光されたフォトレジストを現
像して上記ゲート電極と上記不純物シリコン層とに整合
したフォトレジストパターンを形成する工程と、上記フ
ォトレジストパターンをマスクとして上記保護絶縁層お
よび上記真性シリコン層をエッチングし、上記一対の不
純物シリコン層を連結し上記ゲート電極と上記不純物シ
リコン層とに整合した真性シリコン層および保護絶縁層
のパターンを形成する工程と、上記一対の不純物シリコ
ン層にそれぞれ接続されたソース電極およびドレイン電
極を形成する工程とを有する。
明は、透光性を有した絶縁性基板上にゲート電極を形成
する工程と、上記ゲート電極を含む上記絶縁性基板上に
ゲート絶縁層を形成する工程と、上記ゲート絶縁層上に
ソースおよびドレインとなる一対の不純物シリコン層を
形成する工程と、上記ゲート絶縁層上および不純物シリ
コン層上に真性シリコン層を形成する工程と、上記真性
シリコン層上に保護絶縁層を形成する工程と、上記保護
絶縁層上にフォトレジストを塗布する工程と、上記絶縁
性基板裏面側から紫外光を照射し、上記ゲート電極と上
記不純物シリコン層をマスクとして上記フォトレジスト
を露光する工程と、上記露光されたフォトレジストを現
像して上記ゲート電極と上記不純物シリコン層とに整合
したフォトレジストパターンを形成する工程と、上記フ
ォトレジストパターンをマスクとして上記保護絶縁層お
よび上記真性シリコン層をエッチングし、上記一対の不
純物シリコン層を連結し上記ゲート電極と上記不純物シ
リコン層とに整合した真性シリコン層および保護絶縁層
のパターンを形成する工程と、上記一対の不純物シリコ
ン層にそれぞれ接続されたソース電極およびドレイン電
極を形成する工程とを有する。
［実施例］ 以下、本願の実施例を図面に基いて説明する。
実施例１ 第１図および第２図は第１の実施例を示したものである
が、本願の請求項１および２に係わる発明の中心となる
ものではない。
が、本願の請求項１および２に係わる発明の中心となる
ものではない。
第１図および第２図において、１はガラス等を用いた絶
縁性基板、２はCr（クロム）により形成されたゲート電
極、３は窒化シリコン又は酸化シリコンにより形成され
たゲート絶縁層、４は非晶質シリコンより形成されドナ
ーまたはアクセプタとなる不純物を適量含んだ不純物シ
リコン層、５は非晶質シリコンにより形成され活性層と
なる真性シリコン層、６は窒化シリコンまたは酸化シリ
コンにより形成された保護絶縁層、７および８はITO
（インジウム ティン オキサイド）により形成された
ソース電極とドレイン電極、９は上記不純物シリコン層
４と上記ソース電極７およびドレイン電極８を接続する
不純物シリコン層のコンタクト部である。
縁性基板、２はCr（クロム）により形成されたゲート電
極、３は窒化シリコン又は酸化シリコンにより形成され
たゲート絶縁層、４は非晶質シリコンより形成されドナ
ーまたはアクセプタとなる不純物を適量含んだ不純物シ
リコン層、５は非晶質シリコンにより形成され活性層と
なる真性シリコン層、６は窒化シリコンまたは酸化シリ
コンにより形成された保護絶縁層、７および８はITO
（インジウム ティン オキサイド）により形成された
ソース電極とドレイン電極、９は上記不純物シリコン層
４と上記ソース電極７およびドレイン電極８を接続する
不純物シリコン層のコンタクト部である。
以下、第２図（ａ）〜（ｃ）に従い製造方法の説明をす
る。
る。
（ａ）絶縁性基板１上にゲート電極２を形成し、このゲ
ート電極２を含む上記絶縁性基板１上にゲート絶縁層３
を形成し、このゲート絶縁層３上に不純物シリコン層４
を形成し、この不純物シリコン層４をエッチングして、
上記ゲート電極２の端部を横切るように一対の不純物シ
リコン層４のパターンを形成する。
ート電極２を含む上記絶縁性基板１上にゲート絶縁層３
を形成し、このゲート絶縁層３上に不純物シリコン層４
を形成し、この不純物シリコン層４をエッチングして、
上記ゲート電極２の端部を横切るように一対の不純物シ
リコン層４のパターンを形成する。
（ｂ）真性シリコン層５、保護絶縁層６を連続的に形成
し、フォトレジストをマスクとして、上記保護絶縁層６
を緩衝フッ酸溶液を用いてエッチングし、さらにCF4ガ
スを用いたドライエッチング法により真性シリコン層５
をエッチングして、不純物シリコン層４を露出させ、希
フッ酸水溶液で上記露出した不純物シリコン層４表面を
清浄にした後、上記フォトレジストを剥離する。このよ
うにして、ゲート絶縁層３上および一対の不純物シリコ
ン層４上に、上記一対の不純物シリコン層４を連結する
ように、真性シリコン層５およびこの真性シリコン層５
と同形の保護絶縁層６を形成する。
し、フォトレジストをマスクとして、上記保護絶縁層６
を緩衝フッ酸溶液を用いてエッチングし、さらにCF4ガ
スを用いたドライエッチング法により真性シリコン層５
をエッチングして、不純物シリコン層４を露出させ、希
フッ酸水溶液で上記露出した不純物シリコン層４表面を
清浄にした後、上記フォトレジストを剥離する。このよ
うにして、ゲート絶縁層３上および一対の不純物シリコ
ン層４上に、上記一対の不純物シリコン層４を連結する
ように、真性シリコン層５およびこの真性シリコン層５
と同形の保護絶縁層６を形成する。
（ｃ）上記露出した不純物シリコン層４のコンタクト部
９と接するようにソース電極７およびドレイン電極８を
形成する。
９と接するようにソース電極７およびドレイン電極８を
形成する。
以上の工程により同図（ｃ）に示されるようなシリコン
薄膜トランジスタが得られる。
薄膜トランジスタが得られる。
本例では、不純物シリコン層４上に真性シリコン層５を
形成し、この真性シリコン層５上に保護絶縁層６を形成
するため、上記不純物シリコン層４と真性シリコン層５
との接合状態が改善され、良好なトランジスタ特性を得
ることができる。また、上記従来例および本例ととも
に、不純物シリコン層と真性シリコン層は不連続に形成
されるが、上記不純物シリコン層および真性シリコン層
に非晶質シリコン層を用いる場合、真性シリコン層上に
不純物シリコン層を形成するよりも、不純物シリコン層
上に真性シリコン層を形成する方が良好な接合が得られ
ることが実験的に確められている。したがって、この点
に関しても従来例よりも本例の方が優れている。
形成し、この真性シリコン層５上に保護絶縁層６を形成
するため、上記不純物シリコン層４と真性シリコン層５
との接合状態が改善され、良好なトランジスタ特性を得
ることができる。また、上記従来例および本例ととも
に、不純物シリコン層と真性シリコン層は不連続に形成
されるが、上記不純物シリコン層および真性シリコン層
に非晶質シリコン層を用いる場合、真性シリコン層上に
不純物シリコン層を形成するよりも、不純物シリコン層
上に真性シリコン層を形成する方が良好な接合が得られ
ることが実験的に確められている。したがって、この点
に関しても従来例よりも本例の方が優れている。
実施例２ 第３図および第４図は第２の実施例を示したものである
が、本願の請求項１および２に係わる発明の中心となる
ものではない。
が、本願の請求項１および２に係わる発明の中心となる
ものではない。
本例は、真性シリコン層５をゲート電極２の内側に形成
したものである。
したものである。
シリコン薄膜トランジスタ、特に真性シリコン層５に非
晶質シリコンを用いたものでは、真性シリコン層５へ光
が照射されるとオフ電流が増加する。本例では、真性シ
リコン層５をゲート電極２の内側に形成したため、絶縁
性基板１側からの光をゲート電極２が完全に遮断し、真
性シリコン層５へ上記光が達することがない。したがっ
て、光照射による電流の増加を大幅に低減することがで
きる。
晶質シリコンを用いたものでは、真性シリコン層５へ光
が照射されるとオフ電流が増加する。本例では、真性シ
リコン層５をゲート電極２の内側に形成したため、絶縁
性基板１側からの光をゲート電極２が完全に遮断し、真
性シリコン層５へ上記光が達することがない。したがっ
て、光照射による電流の増加を大幅に低減することがで
きる。
なお、本例は上記第１の実施例に対し、マスクパターン
の変更のみで実現可能である。
の変更のみで実現可能である。
実施例３ 第５図および第６図は第３の実施例を示したものである
が、本願の請求項１および２に係わる発明の中心となる
ものではない。
が、本願の請求項１および２に係わる発明の中心となる
ものではない。
本例は、コンタクト９をゲート電極２の外側に形成した
ものである。
ものである。
上記第１の実施例では、第２図（ｃ）に示すように、コ
ンタクト９がゲート電極２の端部をまたいで形成されて
いるため、設計ルールをＬとすると、ゲート電極２と不
純物シリコン層４のオーバーラップ幅は2Lとなる。一
方、本例では、第６図に示すように、上記オーバーラッ
プ幅はＬとなる。周知のように、上記オーバーラップに
基くオーバーラップ容量の増大はトランジスタの応答速
度を遅くする。したがって、本例によれば、上記第１の
実施例に対しオーバーラップ幅を半分にすることができ
るため、トランジスタの応答速度の向上を図ることがで
きる。
ンタクト９がゲート電極２の端部をまたいで形成されて
いるため、設計ルールをＬとすると、ゲート電極２と不
純物シリコン層４のオーバーラップ幅は2Lとなる。一
方、本例では、第６図に示すように、上記オーバーラッ
プ幅はＬとなる。周知のように、上記オーバーラップに
基くオーバーラップ容量の増大はトランジスタの応答速
度を遅くする。したがって、本例によれば、上記第１の
実施例に対しオーバーラップ幅を半分にすることができ
るため、トランジスタの応答速度の向上を図ることがで
きる。
なお、本例の上記第１の実施例に対し、マスクパターン
の変更のみで実現可能である。
の変更のみで実現可能である。
実施例４ 第７図および第８図は第４の実施例を示したものである
が、本願の請求項１および２に係わる発明の中心となる
ものではない。
が、本願の請求項１および２に係わる発明の中心となる
ものではない。
本例は、真性シリコン層の端部が上記ゲート電極の外側
に位置し、かつ上記不純物シリコン層の内側に位置して
いるものである。
に位置し、かつ上記不純物シリコン層の内側に位置して
いるものである。
本例では、ゲート電極２の外側に形成されている真性シ
リコン層５へ達する絶縁性基板１側からの光を、不純物
シリコン層４により、上記ゲート電極２の外側に形成さ
れている真性シリコン層５の全域にわたり大幅に低減す
ることができるため、光照射時のトランジスタのオフ電
流を大幅に減少させることができる。
リコン層５へ達する絶縁性基板１側からの光を、不純物
シリコン層４により、上記ゲート電極２の外側に形成さ
れている真性シリコン層５の全域にわたり大幅に低減す
ることができるため、光照射時のトランジスタのオフ電
流を大幅に減少させることができる。
なお、本例は上記第１の実施例に対し、マスクパターン
の変更のみで実現可能である。
の変更のみで実現可能である。
実施例５ 第９図及び第10図は第５の実施例を示したものである
が、本願の請求項１および２に係わる発明の中心となる
ものではない。
が、本願の請求項１および２に係わる発明の中心となる
ものではない。
本例は、真性シリコン層５下の一対の不純物シリコン層
４の向い合った辺をくし歯形に形成したものである。
４の向い合った辺をくし歯形に形成したものである。
不純物シリコン層４と真性シリコン層５は不連続に形成
されるため、上記従来例よりも接合状態が改善されると
はいえ、十分良好な接合が得られないことがある。接合
が不十分であると、接合部分に寄生抵抗が生じ、トラン
ジスタのオン電流を低下させることになる。本例では、
真性シリコン層５下の一対の不純物シリコン層４に向か
い合った辺を凹凸状に形成したことにより、上記接合部
分の寄生抵抗を減少させることができ、トランジスタの
オン電流の低下を防止することができる。
されるため、上記従来例よりも接合状態が改善されると
はいえ、十分良好な接合が得られないことがある。接合
が不十分であると、接合部分に寄生抵抗が生じ、トラン
ジスタのオン電流を低下させることになる。本例では、
真性シリコン層５下の一対の不純物シリコン層４に向か
い合った辺を凹凸状に形成したことにより、上記接合部
分の寄生抵抗を減少させることができ、トランジスタの
オン電流の低下を防止することができる。
第９図は、凹部と凹部、凸部と凸部を向かい合せたもの
であり、第10図は、凹部と凸部を向かい合せたものであ
る。
であり、第10図は、凹部と凸部を向かい合せたものであ
る。
なお、本例は上記第１の実施例に対し、マスクパターン
の変更のみで実現可能である。
の変更のみで実現可能である。
実施例６ 第11図は第６の実施例を示したものであるが、本願の請
求項１および２に係わる発明の中心となるものではな
い。
求項１および２に係わる発明の中心となるものではな
い。
以下、同図（ａ）〜（ｃ）に従い製造方法の説明を行
う。
う。
（ａ）透光性を有する絶縁性基板１上に、遮光性を有す
るゲート電極２を形成し、このゲート電極２を含む上記
絶縁性基板１上にゲート絶縁層３を形成し、このゲート
絶縁層３上に不純物シリコン層４を形成し、この不純物
シリコン層４をエッチングして、上記ゲート電極２の端
部を横切るように一対の不純物シリコン層４のパターン
を形成する。引続き、上記ゲート絶縁層３および不純物
シリコン層４上に真性シリコン層および保護絶縁層６を
順次形成し、上記保護絶縁層６上にフォトレジスト11を
塗布し、上記絶縁層基板１裏面側から紫外光12を照射
し、上記ゲート電極２をマスクとして上記フォトレジス
ト11を露光する。
るゲート電極２を形成し、このゲート電極２を含む上記
絶縁性基板１上にゲート絶縁層３を形成し、このゲート
絶縁層３上に不純物シリコン層４を形成し、この不純物
シリコン層４をエッチングして、上記ゲート電極２の端
部を横切るように一対の不純物シリコン層４のパターン
を形成する。引続き、上記ゲート絶縁層３および不純物
シリコン層４上に真性シリコン層および保護絶縁層６を
順次形成し、上記保護絶縁層６上にフォトレジスト11を
塗布し、上記絶縁層基板１裏面側から紫外光12を照射
し、上記ゲート電極２をマスクとして上記フォトレジス
ト11を露光する。
（ｂ）上記フォトレジスト11を現像して上記ゲート電極
２に整合したフォトレジスト11と形成し、このフォトレ
ジスト11をマスクとして上記保護絶縁層６および真性シ
リコン層５をエッチングし、上記一対の不純物シリコン
層４を連結し上記ゲート電極２に整合した真性シリコン
層５および保護絶縁層６を形成する。
２に整合したフォトレジスト11と形成し、このフォトレ
ジスト11をマスクとして上記保護絶縁層６および真性シ
リコン層５をエッチングし、上記一対の不純物シリコン
層４を連結し上記ゲート電極２に整合した真性シリコン
層５および保護絶縁層６を形成する。
（ｃ）上記フォトレジスト11を剥離し、上記一対の不純
物シリコン層４のコンタクト部９と接するようにソース
電極７およびドレイン電極８を形成する。
物シリコン層４のコンタクト部９と接するようにソース
電極７およびドレイン電極８を形成する。
以上の工程により製造されたシリコン薄膜トランジスタ
では、真性シリコン層５および保護絶縁層６のパターン
がゲート電極２のパターンを利用して形成される。した
がって、上記第１の実施例に対しフォトマスクの数を１
枚減らすことができる。
では、真性シリコン層５および保護絶縁層６のパターン
がゲート電極２のパターンを利用して形成される。した
がって、上記第１の実施例に対しフォトマスクの数を１
枚減らすことができる。
なお、不純物シリコン層４は紫外光12を吸収するため、
本例では不純物シリコン層の膜厚をできるだけ薄くする
ことが好ましい。
本例では不純物シリコン層の膜厚をできるだけ薄くする
ことが好ましい。
実施例７ 第12図は第７の実施例を示したものであり、本願の請求
項１および２に係わる発明の中心となるものである。
項１および２に係わる発明の中心となるものである。
以下、同図（ａ）〜（ｃ）に従い製造方法の説明を行
う。
う。
（ａ）透光性を有する絶縁性基板１上に遮光性を有する
ゲート電極２を形成し、このゲート電極２を含む上記絶
縁性基板１上にゲート絶縁層３を形成し、このゲート絶
縁層３上に不純物シリコン層４を形成し、この不純物シ
リコン層４をエッチングして上記ゲート電極２の端部を
横切るように一対の不純物シリコン層４のパターンを形
成する。引続き、上記ゲート絶縁層３および不純物シリ
コン層４上に真性シリコン層５および保護絶縁層６を順
次形成し、上記保護絶縁層６上にフォトレジスト11を塗
布し、上記絶縁性基板１裏面側から紫外光12を照射し、
上記ゲート電極および不純物シリコン層４をマスクとし
て、上記フォトレジスト11を露光する。
ゲート電極２を形成し、このゲート電極２を含む上記絶
縁性基板１上にゲート絶縁層３を形成し、このゲート絶
縁層３上に不純物シリコン層４を形成し、この不純物シ
リコン層４をエッチングして上記ゲート電極２の端部を
横切るように一対の不純物シリコン層４のパターンを形
成する。引続き、上記ゲート絶縁層３および不純物シリ
コン層４上に真性シリコン層５および保護絶縁層６を順
次形成し、上記保護絶縁層６上にフォトレジスト11を塗
布し、上記絶縁性基板１裏面側から紫外光12を照射し、
上記ゲート電極および不純物シリコン層４をマスクとし
て、上記フォトレジスト11を露光する。
（ｂ）上記フォトレジスト11を現像して上記ゲート電極
２および不純物シリコン層４に整合したフォトレジスト
11と形成し、このフォトレジスト11をマスクとして上記
保護絶縁層６および真性シリコン層５をエッチングし、
上記一対の不純物シリコン層４を連結し上記ゲート電極
２と不純物シリコン層４に整合した真性シリコン層５お
よび保護絶縁層６を形成する。
２および不純物シリコン層４に整合したフォトレジスト
11と形成し、このフォトレジスト11をマスクとして上記
保護絶縁層６および真性シリコン層５をエッチングし、
上記一対の不純物シリコン層４を連結し上記ゲート電極
２と不純物シリコン層４に整合した真性シリコン層５お
よび保護絶縁層６を形成する。
（ｃ）上記フォトレジスト11を剥離し、上記一対の不純
物シリコン層４端部のコンタクト９と接するように、ソ
ース電極７およびドレイン電極８を形成する。
物シリコン層４端部のコンタクト９と接するように、ソ
ース電極７およびドレイン電極８を形成する。
以上の工程により製造されたシリコン薄膜トランジスタ
では、真性シリコン層５および保護絶縁層６のパターン
が、ゲート電極２および不純物シリコン層４のパターン
を利用して形成されるため、上記第１の実施例に対しフ
ォトマスクの数を１枚減らすことができる。
では、真性シリコン層５および保護絶縁層６のパターン
が、ゲート電極２および不純物シリコン層４のパターン
を利用して形成されるため、上記第１の実施例に対しフ
ォトマスクの数を１枚減らすことができる。
なお、不純物シリコン層４により紫外光12を十分に吸収
させる必要があるため、本例では不純物シリコン層の膜
厚をできるだけ厚くすることが好ましい。
させる必要があるため、本例では不純物シリコン層の膜
厚をできるだけ厚くすることが好ましい。
実施例８ 第13図は第８の実施例を示したものであるが、本願の請
求項１および２に係わる発明の中心となるものではな
い。
求項１および２に係わる発明の中心となるものではな
い。
本例は、不純物シリコン層４と接し、かつソース電極７
およびドレイン電極８の不純物シリコン層４端部におけ
る段差部分を覆うように補助電極10を形成したものであ
る。
およびドレイン電極８の不純物シリコン層４端部におけ
る段差部分を覆うように補助電極10を形成したものであ
る。
本例によれば、上記段差部分でソース電極７あるいはド
レイン電極８が断線しても、上記補助電極10により電気
的接続を確保することができる。
レイン電極８が断線しても、上記補助電極10により電気
的接続を確保することができる。
なお、上記補助電極10にはTi（チタン）等を用いればよ
い。
い。
実施例９ 第14図および第15図は第９の実施例を示したものであ
り、シリコン薄膜トランジスタをアクティブマトリクス
型液晶表示器に応用した例であるが、本願の請求項１お
よび２に係わる発明の中心となるものではない。
り、シリコン薄膜トランジスタをアクティブマトリクス
型液晶表示器に応用した例であるが、本願の請求項１お
よび２に係わる発明の中心となるものではない。
本例では、ゲート電極２の形成と同時にゲート配線13を
形成し、ソース電極７およびドレイン電極８の形成と同
時にソース配線14および画素電極15を形成したものであ
る。したがって、基本的にマスク枚数を増やすことなく
形成可能である。
形成し、ソース電極７およびドレイン電極８の形成と同
時にソース配線14および画素電極15を形成したものであ
る。したがって、基本的にマスク枚数を増やすことなく
形成可能である。
なお、ゲート電極２およびゲート配線13にはCr等を用い
ることができ、ソース電極７、ドレイン電極８、ソース
配線14、および画素電極15にはITO等を用いることがで
きる。
ることができ、ソース電極７、ドレイン電極８、ソース
配線14、および画素電極15にはITO等を用いることがで
きる。
以上の実施例１〜９において、ゲート絶縁層２には、窒
化シリコン、酸化シリコン、あるいは窒化シリコンと酸
化シリコンの多層膜を用いることが好ましい。不純物シ
リコン層４および真性シリコン層５には非晶質シリコン
層を用いることが好ましいが、多結晶シリコン等を用い
ることもできる。保護絶縁層６には窒化シリコンあるい
は酸化シリコン等を用いることができる。
化シリコン、酸化シリコン、あるいは窒化シリコンと酸
化シリコンの多層膜を用いることが好ましい。不純物シ
リコン層４および真性シリコン層５には非晶質シリコン
層を用いることが好ましいが、多結晶シリコン等を用い
ることもできる。保護絶縁層６には窒化シリコンあるい
は酸化シリコン等を用いることができる。
［発明の効果］ 本願の請求項１に係わる発明では、不純物シリコン層と
真性シリコン層との接合状態を改善でき良好なトランジ
スタ特性を得ることが可能となるとともに、真性シリコ
ン層および保護絶縁層がゲート電極と不純物シリコン層
とに整合して形成されているので、真性シリコン層への
光をゲート電極と不純物シリコン層とにより低減するこ
とができ、光照射時のオフ電流を低減することが可能と
なる。
真性シリコン層との接合状態を改善でき良好なトランジ
スタ特性を得ることが可能となるとともに、真性シリコ
ン層および保護絶縁層がゲート電極と不純物シリコン層
とに整合して形成されているので、真性シリコン層への
光をゲート電極と不純物シリコン層とにより低減するこ
とができ、光照射時のオフ電流を低減することが可能と
なる。
本願の請求項２に係わる発明では、不純物シリコン層と
真性シリコン層との接合状態を改善でき良好なトランジ
スタ特性を得ることが可能となるとともに、絶縁性基板
裏面側からゲート電極と不純物シリコン層をマスクとし
てフォトレジストを露光、現像することにより得られた
フォトレジストパターンをマスクとして保護絶縁層およ
び真性シリコン層をエッチングして真性シリコン層およ
び保護絶縁層のパターンを形成するので、マスク枚数を
低減することができコスト低減、歩留り向上を計ること
が可能となる。
真性シリコン層との接合状態を改善でき良好なトランジ
スタ特性を得ることが可能となるとともに、絶縁性基板
裏面側からゲート電極と不純物シリコン層をマスクとし
てフォトレジストを露光、現像することにより得られた
フォトレジストパターンをマスクとして保護絶縁層およ
び真性シリコン層をエッチングして真性シリコン層およ
び保護絶縁層のパターンを形成するので、マスク枚数を
低減することができコスト低減、歩留り向上を計ること
が可能となる。
第１図は第１の実施例を示した平面図、第２図は第１図
のII−II線における製造工程の断面図、第３図は第２の
実施例を示した平面図、第４図は第３図のIV−IV線にお
ける断面図、第５図は第３の実施例を示した平面図、第
６図は第５図のVI−VI線における断面図、第７図は第４
の実施例を示した平面図、第８図は第７図のVIII−VIII
線における断面図、第９図及び第10図は第５の実施例を
示した平面図、第11図は第６の実施例を示した製造工程
の断面図、第12図は第７の実施例を示した製造工程の断
面図、第13図は第８の実施例を示した断面図、第14図は
第９の実施例を示した平面図、第15図は第14図のXV−XV
線における断面図、第16図は従来例の断面図である。 １…絶縁性基板 ２…ゲート電極 ３…ゲート絶縁層 ４…不純物シリコン層 ５…真性シリコン層 ６…保護絶縁層 ７…ソース電極 ８…ドレイン電極 11…フォトレジスト 12…紫外光
のII−II線における製造工程の断面図、第３図は第２の
実施例を示した平面図、第４図は第３図のIV−IV線にお
ける断面図、第５図は第３の実施例を示した平面図、第
６図は第５図のVI−VI線における断面図、第７図は第４
の実施例を示した平面図、第８図は第７図のVIII−VIII
線における断面図、第９図及び第10図は第５の実施例を
示した平面図、第11図は第６の実施例を示した製造工程
の断面図、第12図は第７の実施例を示した製造工程の断
面図、第13図は第８の実施例を示した断面図、第14図は
第９の実施例を示した平面図、第15図は第14図のXV−XV
線における断面図、第16図は従来例の断面図である。 １…絶縁性基板 ２…ゲート電極 ３…ゲート絶縁層 ４…不純物シリコン層 ５…真性シリコン層 ６…保護絶縁層 ７…ソース電極 ８…ドレイン電極 11…フォトレジスト 12…紫外光
───────────────────────────────────────────────────── フロントページの続き (72)発明者 白井 勝夫 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (72)発明者 荻原 芳久 栃木県那須郡塩原町大字下田野531―１ 日本プレシジョン・サーキッツ株式会社内 (56)参考文献 特開 昭60−260155（ＪＰ，Ａ) 特開 昭62−132365（ＪＰ，Ａ) 実開 昭60−54171（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】絶縁性基板上に形成されたゲート電極と、 上記ゲート電極を含む上記絶縁性基板上に形成されたゲ
ート絶縁層と、 上記ゲート絶縁層上に形成されソースおよびドレインと
なる一対の不純物シリコン層と、 上記ゲート絶縁層上および上記一対の不純物シリコン層
上に上記一対の不純物シリコン層を連結するように形成
された真性シリコン層と、 上記真性シリコン層上に形成された保護絶縁層と、 上記一対の不純物シリコン層にそれぞれ接続されたソー
ス電極およびドレイン電極と を有するシリコン薄膜トランジスタにおいて、 上記真性シリコン層および上記保護絶縁層が上記ゲート
電極と上記不純物シリコン層とに整合して形成されてい
る ことを特徴とするシリコン薄膜トランジスタ。 - 【請求項２】透光性を有した絶縁性基板上にゲート電極
を形成する工程と、 上記ゲート電極を含む上記絶縁性基板上にゲート絶縁層
を形成する工程と、 上記ゲート絶縁層上にソースおよびドレインとなる一対
の不純物シリコン層を形成する工程と、 上記ゲート絶縁層上および不純物シリコン層上に真性シ
リコン層を形成する工程と、 上記真性シリコン層上に保護絶縁層を形成する工程と、 上記保護絶縁層上にフォトレジストを塗布する工程と、 上記絶縁性基板裏面側から紫外光を照射し、上記ゲート
電極と上記不純物シリコン層をマスクとして上記フォト
レジストを露光する工程と、 上記露光されたフォトレジストを現像して上記ゲート電
極と上記不純物シリコン層とに整合したフォトレジスト
パターンを形成する工程と、 上記フォトレジストパターンをマスクとして上記保護絶
縁層および上記真性シリコン層をエッチングし、上記一
対の不純物シリコン層を連結し上記ゲート電極と上記不
純物シリコン層とに整合した真性シリコン層および保護
絶縁層のパターンを形成する工程と、 上記一対の不純物シリコン層にそれぞれ接続されたソー
ス電極およびドレイン電極を形成する工程と を有するシリコン薄膜トランジスタの製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17443988A JPH0687466B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
| GB8915530A GB2220792B (en) | 1988-07-13 | 1989-07-06 | Silicon thin film transistor and method for producing the same |
| US07/377,873 US5021850A (en) | 1988-07-13 | 1989-07-10 | Silicon thin film transistor |
| US07/494,037 US5071779A (en) | 1988-07-13 | 1990-03-15 | Method for producing a silicon thin film transistor |
| US07/564,818 US5122849A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor |
| US07/564,806 US5121177A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor |
| US07/564,816 US5121178A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor |
| US07/564,814 US5111261A (en) | 1988-07-13 | 1990-08-08 | Silicon thin film transistor with an intrinsic silicon active layer formed within the boundary defined by the edges of the gate electrode and the impurity containing silicon layer |
| SG16594A SG16594G (en) | 1988-07-13 | 1994-01-28 | Silicon thin transistor and method for producing the same. |
| HK45794A HK45794A (en) | 1988-07-13 | 1994-05-12 | Silicon thin film transistor and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17443988A JPH0687466B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0225038A JPH0225038A (ja) | 1990-01-26 |
| JPH0687466B2 true JPH0687466B2 (ja) | 1994-11-02 |
Family
ID=15978541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17443988A Expired - Fee Related JPH0687466B2 (ja) | 1988-07-13 | 1988-07-13 | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0687466B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011058790A1 (ja) * | 2009-11-12 | 2011-05-19 | シャープ株式会社 | 薄膜トランジスタおよび表示装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5187994B2 (ja) * | 2001-05-10 | 2013-04-24 | ティーピーオー ホンコン ホールディング リミテッド | 薄膜トランジスタの製造方法並びにそのような製造方法を用いて製造された薄膜トランジスタ及び液晶表示パネル |
| EP1935027B1 (en) * | 2005-10-14 | 2017-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101911386B1 (ko) * | 2008-09-19 | 2018-12-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| TWI606593B (zh) * | 2008-11-28 | 2017-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| JP5888802B2 (ja) * | 2009-05-28 | 2016-03-22 | 株式会社半導体エネルギー研究所 | トランジスタを有する装置 |
| JP6124668B2 (ja) * | 2013-04-26 | 2017-05-10 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| KR101594964B1 (ko) * | 2014-02-13 | 2016-02-17 | 고등기술연구원연구조합 | 폐제품의 냉매부품 압착·절단 장치 |
| CN109166911A (zh) * | 2018-07-25 | 2019-01-08 | 深圳市华星光电技术有限公司 | 薄膜晶体管、阵列基板以及显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054171U (ja) * | 1983-09-20 | 1985-04-16 | 三洋電機株式会社 | 液晶表示装置 |
| JPS60260155A (ja) * | 1984-06-06 | 1985-12-23 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS62132365A (ja) * | 1985-12-05 | 1987-06-15 | Sharp Corp | 薄膜トランジスタの製造方法 |
-
1988
- 1988-07-13 JP JP17443988A patent/JPH0687466B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011058790A1 (ja) * | 2009-11-12 | 2011-05-19 | シャープ株式会社 | 薄膜トランジスタおよび表示装置 |
| US8653531B2 (en) | 2009-11-12 | 2014-02-18 | Sharp Kabushiki Kaisha | Thin film transistor and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0225038A (ja) | 1990-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071779A (en) | Method for producing a silicon thin film transistor | |
| US6504182B2 (en) | Thin-film transistors | |
| JP4368016B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| KR100223158B1 (ko) | 액티브매트릭스기판 및 그 제조방법 | |
| US5751020A (en) | Structure of a liquid crystal display unit having exposed channel region | |
| JP4238960B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0687466B2 (ja) | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 | |
| US5109260A (en) | Silicon thin film transistor and method for producing the same | |
| KR100343307B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPS61225869A (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPS6273669A (ja) | 薄膜トランジスタ装置の製造方法 | |
| KR100997963B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP3163844B2 (ja) | 逆スタガード型薄膜電界効果トランジスタの製造方法 | |
| US5122849A (en) | Silicon thin film transistor | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JP3419073B2 (ja) | 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JP3105606B2 (ja) | 液晶装置の製造方法 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH09246554A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| KR100205519B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| JPH04217230A (ja) | 液晶表示素子およびその製造方法 | |
| JPH05134271A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |