JP4368016B2 - 液晶表示装置用薄膜トランジスタ基板の製造方法 - Google Patents
液晶表示装置用薄膜トランジスタ基板の製造方法 Download PDFInfo
- Publication number
- JP4368016B2 JP4368016B2 JP33687299A JP33687299A JP4368016B2 JP 4368016 B2 JP4368016 B2 JP 4368016B2 JP 33687299 A JP33687299 A JP 33687299A JP 33687299 A JP33687299 A JP 33687299A JP 4368016 B2 JP4368016 B2 JP 4368016B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- data
- line
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 46
- 239000010409 thin film Substances 0.000 title claims description 35
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 43
- 238000005530 etching Methods 0.000 claims description 35
- 230000001681 protective effect Effects 0.000 claims description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 239000011651 chromium Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 229910000838 Al alloy Inorganic materials 0.000 claims description 9
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 4
- 238000000059 patterning Methods 0.000 claims 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Description
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置用薄膜トランジスタ基板の製造方法に係り、より詳しくは、四枚のマスクを用いて液晶表示装置用薄膜トランジスタ基板を製造する方法に関する。
【０００２】
【従来の技術】
液晶表示装置は、現在最も広く用いられている平板表示装置中の一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層とからなり、電極に電圧を印加し液晶層の液晶分子を再配列させることにより透過する光の量を調節する表示装置である。
【０００３】
一般に、現在、液晶表示装置の中でも主に用いられるものは、二つの基板に電極がそれぞれ形成されており電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であって、薄膜トランジスタは二つの基板のうちの一つに形成される。
【０００４】
【発明が解決しようとする課題】
薄膜トランジスタが形成されている基板はマスクを用いたフォトエッチング工程を通じて製造することが一般的である。このとき、製造費用を節減するためにはマスクの数を少なくすることが好ましく、現在は通常、５枚または６枚のマスクが用いられている。もちろん、４枚のマスクを用いて薄膜トランジスタ基板を製造する方法についても公開されたことがあるが、これを実際に適用するのが非常に難しいという問題点がある。
【０００５】
従って、本発明の目的は、４枚のマスクを用いて液晶表示装置用薄膜トランジスタ基板を製造する新規の方法を提供することにある。
【０００６】
さらに、本発明の目的は、液晶表示装置の漏洩電流を防止すると同時に配線を保護することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するため、本発明においては、保護膜、ゲート絶縁膜、半導体層を一度にパタニングする。また、データ線を中心に両側のゲート線の上部にエッチング阻止層を形成し、これを用いてエッチング選択比を有する条件を適用しゲート線の上部の半導体層を分離する。
【０００８】
本発明に従う液晶表示装置用薄膜トランジスタ基板の製造方法においては、まず、一番目のマスクを用いて絶縁基板上にゲート線およびゲート線と連結されているゲート電極を含むゲート配線を形成する。次いで、ゲート絶縁膜、半導体である非晶質シリコン層、ドーピングされた非晶質シリコン層およびデータ導体層を順に積層し、二番目のマスクを用いてデータ導体層およびドーピングされた非晶質シリコン層をパタニングし、ゲート線と交差するデータ線、ゲート電極に隣接するデータ線の分枝であるソース電極およびゲート電極に対しソース電極の向こう側に位置するドレイン電極を含むデータ配線、データ線を中心として両側のゲート配線の上部にエッチング阻止層およびこれらの下部に接触層を形成する。次に、データ配線、エッチング阻止層および半導体層の上部に保護膜を積層し、三番目のマスクを用いて保護膜、半導体層およびゲート絶縁膜を一度にパタニングしドレイン電極およびエッチング阻止層を露出させる接触孔および開口部を形成する。保護膜および基板の上部に導電層を積層し、四番目のマスクを用いて導電層をパタニングし接触孔を通じてドレイン電極と連結される画素電極を形成する。次に、保護膜で覆われないエッチング阻止層をエッチングし、このときに露出された非晶質シリコン層およびドーピングされた非晶質シリコン層を除去する。
【０００９】
【発明の実施の形態】
以下、添付図面を参照して本発明に従う液晶表示装置用薄膜トランジスタ基板の製造方法について詳細に説明する。
まず、図１ないし図４を参照して本発明の実施例に従う液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
図１は本発明の実施例１に従う液晶表示装置用薄膜トランジスタ基板を示す図であり、図２は図１に示す薄膜トランジスタ基板をII−II線に沿い切断して示す断面図であり、図３は図１に示す薄膜トランジスタ基板をIII−III線に沿い切断して示す断面図であり、図４は図１に示す薄膜トランジスタ基板をIV−IV線に沿い切断して示す断面図である。
絶縁基板１０上にアルミニウムまたはアルミニウム合金とクロム、モリブデンまたはモリブデン合金の単一膜または二重膜からなるゲート配線および保持配線が形成されている。ゲート配線は横方向に延長されているゲート線２２，前記ゲート線２２の端部に連結されていて外部から印加されるゲート信号をゲート線２２に伝達するゲートパッド２６およびゲート線２２の一部である薄膜トランジスタのゲート電極２４を含む。また、保持配線は横方向に延長されている保持電極線２８と、縦方向に形成されており保持電極線２８とゲート線２２、ゲート電極２４を連結する保持電極線２７、２９を含む。
【００１０】
基板１０上には窒化シリコン（ＳｉＮｘ）などからなるゲート絶縁膜３２および水素化された非晶質シリコンなどの半導体からなる半導体層４２がゲート電極２４、ゲートパッド２６および保持電極２８と類似した形態を有し、互いに同一のパターンにゲート電極２４、ゲートパッド２６および保持電極線２８を覆っている。断面図に示さないがこれらゲート絶縁膜３２、半導体層４２はゲート線２２および保持電極線２７、２９と類似した形態を有し同一のパターンに形成されこれらを覆っている。
【００１１】
半導体層４２上にはｎ形不純物で高濃度でドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる接触層５２、５４、５５、５６が形成されており、接触層５２、５４、５５、５６上にはクロム（Ｃｒ）やモリブデン−タングステン合金などからなるデータ配線およびエッチング阻止層６５が形成されている。データ配線は、縦方向に形成されゲート線２２と交差して画素を定義しゲート電極２４に隣接して重畳されて突出された薄膜トランジスタのソース電極を有するデータ線６２、データ線６２の一端に連結されており外部からの画像信号が印加されるデータパッド６６、データ線６２と分離されておりゲート電極２４に対しソース電極の反対側に位置する薄膜トランジスタのドレイン電極６４を含む。ここで、エッチング阻止層６５はデータ線６２を中心として両側のゲート線２２、ゲート電極２４および保持電極線２８の上部にそれぞれ位置しそれぞれは二つの部分に分離されている。接触層５２、５４、５５、５６とデータ線６２、ドレイン電極６４、データパッド６６およびエッチング阻止層６５は互いに同一のパターンによって形成されている。
【００１２】
半導体層４２上にはデータ線６２、ドレイン電極６４、データパッド６６およびエッチング阻止層６５を覆う保護膜７２が形成されている。保護膜７２にはドレイン電極６４およびデータパッド６６を露出させるための接触孔７４、７６が形成されている。また保護膜７２はゲートパッド２６を露出させるために半導体層４２およびゲート絶縁膜３２と共に構成される接触孔７０を有している。さらに、保護膜７２は、ゲート配線２２、２４および保持電極線２８の上部のゲート絶縁膜３２を露出させるためにそれぞれのエッチング阻止層６５およびその下部の接触層５５と共に構成される開口部７７を有している。ここで、保護膜７２はゲート線２２、ゲート電極２４、ゲートパッド２６、保持電極２７、２８、２９およびデータ線６２、ドレイン電極６４、データパッド６６と類似した形態で形成されている。より詳しくは、多数の半導体層４２は保護膜７２の開口部７７を通じて分離されており、半導体層４２のエッジの境界はゲート絶縁膜３２と同一である。また、接触孔７４、７６および開口部７７を除いた保護膜７２、開口部７７を除いた半導体層４２およびゲート絶縁膜３２はすべて同一の形態を有する。
【００１３】
ゲート線２２とデータ線６２とで囲まれた画素の基板１０の上にはＩＴＯ(in-dium tin oxide)などの透明な導電物質からなる画素電極８４が形成されており、この画素電極８４は接触孔７４を通じてドレイン電極６４と連結されている。データパッド６６の上には、接触孔７６を通じてデータパッド６６と連結されており、外部との電気的な接触を補完する役割をするデータ用電極８６が形成されている。また、ゲートパッド２６上にはゲートパッド２６と接触孔７０を通じて連結されており、外部との電気的な接触を補完する役割をするゲート用電極８０が形成されている。画素電極８４はエッジの周りが保持電極線２７、２８、２９およびゲート線２２と重畳して保持蓄電器をなす。
【００１４】
ここで、導電体パターンとして透明な導電物質を用いたが、反射形液晶表示装置の場合においては不透明な導電物質を用いても構わない。
【００１５】
かかる構造において、隣り合う画素の半導体層４２はゲート線２２および保持電極線２８の上部において開口部７７を通じて分離されている。ゲート線２２、ゲート電極２４、ゲートパッド２６に走査信号が印加される場合、ソース電極６２とドレイン電極６４との間の半導体層でのみ薄膜トランジスタのチャンネルを形成しなければならないが、上述のような構成とすることにより、ゲート線２２または保持電極線２８の上部においても寄生チャンネルが形成される。隣り合う二つのデータ線６２間に半導体層を介して漏洩電流が発生し、二つのデータ線の間に信号の干渉が生じるため、このように隣り合う二つのデータ線６２の間の半導体層を分離する必要がある。
【００１６】
そこで、かかる構造の液晶表示装置用薄膜トランジスタ基板の製造方法について図１ないし図４と図５ないし図１８を参照して詳細に説明する。
まず、図１ないし図４を参考にして本発明の実施例に従う液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
図５、図９、図１３は本発明の実施例に従って製造する中間過程における薄膜トランジスタ基板の配置図であって、製造の順序によって順に示すものである。図６、図１０、図１４はそれぞれ図５、図９、図１３においてVI−VI、Ｘ−Ｘ、XIV−XIV線に沿い切断して示す図であって、ＴＦＴ部の断面図である。図７、図１１、図１５は図５、図９、図１３においてVII−VII、XI−XI、XV−XV線に沿い切断して示す図であって、ゲートパッド部の断面図であり、図８、図１２、図１６はそれぞれ図５、図９、図１３においてVIII−VIII、XII−XII、XVI−XVI線に沿い切断して示す図であって、データパッド部の断面図である。図１７ないし図１８は図２におけるＡ部分において開口部を形成する工程を詳細に示す断面図である。
まず、図５ないし図８に示すように、一番目のマスクを用いて基板１０上にゲート線２２、ゲート電極２４およびゲートパッド２６を含むゲート配線を横方向に形成し、横方向の保持電極線２８、ゲート線２２と保持電極線２８とを連結する縦方向の保持電極線２７、２９を含む保持配線を形成する。ゲート配線２２、２４、２６および保持配線２７、２８、２９はアルミニウム、アルミニウム合金、モリブデン、モリブデン合金、タンタル、チタンまたはクロムの単一膜または多重膜で形成することができる。
【００１７】
次に、図９ないし図１２に示すように、ゲート絶縁膜３２、非晶質シリコンからなる半導体層４２、ドーピングされた非晶質シリコン層およびタンタルまたはチタンまたはクロムまたはモリブデンまたはモリブデン合金からなるデータ導体層の４重層を連続して積層し、二番目のマスクを用いてデータ導体層をパタニングしデータ配線６２、６４、６６およびデータ線６２を中心として両側のゲート線２２および保持電極線２８の上部にエッチング阻止層６５を形成する。この後、マスクを用いずにデータ配線６２、６４、６６およびエッチング阻止層６５で覆れていないドーピングされた非晶質シリコン層をエッチングし、データ配線６２、６４、６６およびエッチング阻止層６５の下部に接触層５２、５４、５５、５６を形成する。
【００１８】
次に、図１３ないし図１６に示すように、酸化シリコンまたは窒化シリコンからなる絶縁膜を積層し、三番目のマスクを用いて絶縁膜を半導体層４２およびゲート絶縁膜３２と共に一度にエッチングする。このとき、ドレイン電極６４およびデータパッド６６を露出させる接触孔７４、７６、半導体層４２およびゲート絶縁膜３２と共にゲートパッド２６を露出させる接触孔７０およびエッチング阻止層６５を露出させる開口部７７を有する保護膜７２が形成される。図１３および図１４に示すように、保護膜７２、半導体層４２およびゲート絶縁膜３２は、ゲート配線２２、２４、２６および保持配線２７、２８、２９を完全に覆うように互いに同一の形状に形成し、保護膜７２はデータ配線６２、６４、６６を完全に覆うよう半導体層４２およびゲート絶縁膜３２と同一の形状に形成する。ここで、保護膜７２、半導体層４２およびゲート絶縁膜３２を一度にエッチングしても保護膜７２の開口部７７の下方にはエッチング阻止層６５があるため、ゲート配線２２、２４および保持電極線２８の上部の半導体層４２はエッチングされない。
【００１９】
このとき、データパッド６６およびエッチング阻止層６５を露出する接触孔７６および開口部７７を有する部分においては保護膜７２はゲート絶縁膜３２および半導体層４２と異なる形状に形成する。
【００２０】
ここで、データ線６２の下部の半導体層４２と保持電極線２７、２９を覆う半導体層４２が分離されないようにすることができるが、図１３に示すように、本発明の実施例でのように分離することが好ましい。
【００２１】
このとき、ゲートパッド２６、データパッド６６およびドレイン電極６４のように、保護膜７２で覆われない部分においてアルミニウムまたはアルミニウム合金が露出されると、これを全面エッチングを通じて除去することが好ましい。これは、アルミニウムまたはアルミニウム合金は以後に形成される透明な導電膜であるＩＴＯとの接触特性がよくないためである。それで、ゲート配線、保持配線およびデータ配線は、クロム、モリブデンまたはモリブデン合金を単一膜で形成するかあるいはこれを上部膜とし、アルミニウムまたはアルミニウム合金を下部膜として形成することが好ましく、アルミニウムまたはアルミニウム合金を上部膜、モリブデンまたはモリブデン合金またはクロムなどを下部膜とする場合においては前述したように、クロム、モリブデン、モリブデン合金を露出させることが好ましい。
【００２２】
次に、図１ないし図４に示すように、ＩＴＯ膜を積層し四番目のマスクを用いたパタニングを行って、接触孔７４を通じてドレイン電極６４と連結される画素電極８４と接触孔７０、７６を通じてゲートパッド２６およびデータパッド６６のクロム、モリブデンまたはモリブデン合金と直接接触するゲート用電極８０およびデータ用電極８２を各画素に形成する。
【００２３】
このとき、ゲート線２２、ゲート電極２４および保持電極線２８の上部に半導体層４２がまだ残留しているので、ゲート信号が印加されるとゲート線２２、ゲート電極２４および保持電極線２８の上部には寄生チャンネルが形成される。これによって、隣り合う二つのデータ線６２が電気的に連結されて二つのデータ線６２の間には漏洩電流による信号の干渉が発生する。従って、ゲート線２２、ゲート電極２４および保持電極線２８の上部において半導体層４２を分離しなければならない。このため、まず別途のマスクを使用せず保護膜７２の開口部７７に露出されたエッチング阻止層６５を、図１７に示すようにエッチングして接触層５５が露出されるようにエッチング阻止層５５を分離する。次いで、別途のマスクを使用せずゲート絶縁膜３２と非晶質シリコン層４２、５５に対し１０以上のエッチング選択比を有する条件を適用して接触層５５および半導体層４２を順にエッチングして開口部７７を通じてゲート絶縁膜３２が露出されるようにしてゲート線２２、ゲート電極２４および保持電極線２８の上部において半導体層４２を分離する。
【００２４】
一方、エッチング阻止層６５をＩＴＯ膜のエッチング条件においてエッチングされる物質で形成することができる。この場合、画素電極８４、ゲート用電極８０およびデータ用電極８２を形成するとき、開口部７７を通じて露出されたエッチング阻止層６５も除去されて接触層５５が露出される。従って、この場合にはエッチング阻止層６５を除去する工程を省略することができる。
【００２５】
かかる本発明の実施例において、ゲートパッド部の構造は上部膜をＩＴＯ膜とし、下部膜はクロム、モリブデンまたはモリブデン合金とする２層構造に形成し、３重膜に形成する場合においては最下部にアルミニウムまたはアルミニウム合金からなる導電膜をさらに含むことができる。また、エッチング阻止層６５を形成し別途のマスクを使用せず選択的なエッチングを通じてゲート線２２、ゲート電極２４および保持電極線２８の上部において半導体層４２を分離する同時にゲート線２２、ゲート電極２４および保持電極線２８の上部にゲート絶縁膜３２を残すことができる。
【００２６】
【発明の効果】
以上のように、本発明によると４枚のマスクを用いて液晶表示装置用薄膜トランジスタ基板を製造することにより、製造コストを節減することができ、選択的なエッチングを通じて半導体層を分離すると同時にゲート配線または保持電極線の上部に絶縁膜を残すことにより、液晶表示装置の漏洩電流を効果的に防止することができる同時に配線が露出されることを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施例に従う液晶表示装置用薄膜トランジスタ基板を示す図である。
【図２】図１に示す薄膜トランジスタ基板をII−II線に沿い切断して示す断面図である。
【図３】図１に示す薄膜トランジスタ基板をIII−III線に沿い切断して示す断面図である。
【図４】図１に示す薄膜トランジスタ基板をIV−IV線に沿い切断して示す断面図である。
【図５】本発明の実施例に従って製造する中間過程における薄膜トランジスタ基板の配置図である。
【図６】図５においてVI−VI線に沿い切断して示す断面図である。
【図７】図５においてVII−VII線に沿い切断して示す断面図である。
【図８】図５においてVIII−VIII線に沿い切断して示す図であって、データパッド部の断面図である。
【図９】本発明の実施例に従って製造する中間過程における薄膜トランジスタ基板の配置図である。
【図１０】図９においてＸ−Ｘ線に沿い切断して示す断面図である。
【図１１】図９においてXI−XI線に沿い切断して示す断面図である。
【図１２】図９においてXII−XII線に沿い切断して示す断面図である。
【図１３】本発明の実施例に従って製造する中間過程における薄膜トランジスタ基板の配置図である。
【図１４】図１３においてXIV−XIV線に沿い切断して示す断面図である。
【図１５】図１３においてXV−XV線に沿い切断して示す断面図である。
【図１６】図１３においてXVI−XVI線に沿い切断して示す断面図である。
【図１７】図２におけるＡ部分の製造工程を詳細に示す断面図である。
【図１８】図２におけるＡ部分の製造工程を詳細に示す断面図である。
【符号の説明】
１０ 絶縁基板
２２ ゲート線
２４ ゲート電極
２７、２９ 保持電極
２８ 保持電極線
３２ ゲート絶縁膜
４２ 半導体層
６２ データ線
６５ エッチング阻止層
８０ ゲート用電極
８４ 画素電極
【発明の属する技術分野】
本発明は液晶表示装置用薄膜トランジスタ基板の製造方法に係り、より詳しくは、四枚のマスクを用いて液晶表示装置用薄膜トランジスタ基板を製造する方法に関する。
【０００２】
【従来の技術】
液晶表示装置は、現在最も広く用いられている平板表示装置中の一つであって、電極が形成されている二枚の基板とその間に挿入されている液晶層とからなり、電極に電圧を印加し液晶層の液晶分子を再配列させることにより透過する光の量を調節する表示装置である。
【０００３】
一般に、現在、液晶表示装置の中でも主に用いられるものは、二つの基板に電極がそれぞれ形成されており電極に印加される電圧をスイッチングする薄膜トランジスタを有している液晶表示装置であって、薄膜トランジスタは二つの基板のうちの一つに形成される。
【０００４】
【発明が解決しようとする課題】
薄膜トランジスタが形成されている基板はマスクを用いたフォトエッチング工程を通じて製造することが一般的である。このとき、製造費用を節減するためにはマスクの数を少なくすることが好ましく、現在は通常、５枚または６枚のマスクが用いられている。もちろん、４枚のマスクを用いて薄膜トランジスタ基板を製造する方法についても公開されたことがあるが、これを実際に適用するのが非常に難しいという問題点がある。
【０００５】
従って、本発明の目的は、４枚のマスクを用いて液晶表示装置用薄膜トランジスタ基板を製造する新規の方法を提供することにある。
【０００６】
さらに、本発明の目的は、液晶表示装置の漏洩電流を防止すると同時に配線を保護することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するため、本発明においては、保護膜、ゲート絶縁膜、半導体層を一度にパタニングする。また、データ線を中心に両側のゲート線の上部にエッチング阻止層を形成し、これを用いてエッチング選択比を有する条件を適用しゲート線の上部の半導体層を分離する。
【０００８】
本発明に従う液晶表示装置用薄膜トランジスタ基板の製造方法においては、まず、一番目のマスクを用いて絶縁基板上にゲート線およびゲート線と連結されているゲート電極を含むゲート配線を形成する。次いで、ゲート絶縁膜、半導体である非晶質シリコン層、ドーピングされた非晶質シリコン層およびデータ導体層を順に積層し、二番目のマスクを用いてデータ導体層およびドーピングされた非晶質シリコン層をパタニングし、ゲート線と交差するデータ線、ゲート電極に隣接するデータ線の分枝であるソース電極およびゲート電極に対しソース電極の向こう側に位置するドレイン電極を含むデータ配線、データ線を中心として両側のゲート配線の上部にエッチング阻止層およびこれらの下部に接触層を形成する。次に、データ配線、エッチング阻止層および半導体層の上部に保護膜を積層し、三番目のマスクを用いて保護膜、半導体層およびゲート絶縁膜を一度にパタニングしドレイン電極およびエッチング阻止層を露出させる接触孔および開口部を形成する。保護膜および基板の上部に導電層を積層し、四番目のマスクを用いて導電層をパタニングし接触孔を通じてドレイン電極と連結される画素電極を形成する。次に、保護膜で覆われないエッチング阻止層をエッチングし、このときに露出された非晶質シリコン層およびドーピングされた非晶質シリコン層を除去する。
【０００９】
【発明の実施の形態】
以下、添付図面を参照して本発明に従う液晶表示装置用薄膜トランジスタ基板の製造方法について詳細に説明する。
まず、図１ないし図４を参照して本発明の実施例に従う液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
図１は本発明の実施例１に従う液晶表示装置用薄膜トランジスタ基板を示す図であり、図２は図１に示す薄膜トランジスタ基板をII−II線に沿い切断して示す断面図であり、図３は図１に示す薄膜トランジスタ基板をIII−III線に沿い切断して示す断面図であり、図４は図１に示す薄膜トランジスタ基板をIV−IV線に沿い切断して示す断面図である。
絶縁基板１０上にアルミニウムまたはアルミニウム合金とクロム、モリブデンまたはモリブデン合金の単一膜または二重膜からなるゲート配線および保持配線が形成されている。ゲート配線は横方向に延長されているゲート線２２，前記ゲート線２２の端部に連結されていて外部から印加されるゲート信号をゲート線２２に伝達するゲートパッド２６およびゲート線２２の一部である薄膜トランジスタのゲート電極２４を含む。また、保持配線は横方向に延長されている保持電極線２８と、縦方向に形成されており保持電極線２８とゲート線２２、ゲート電極２４を連結する保持電極線２７、２９を含む。
【００１０】
基板１０上には窒化シリコン（ＳｉＮｘ）などからなるゲート絶縁膜３２および水素化された非晶質シリコンなどの半導体からなる半導体層４２がゲート電極２４、ゲートパッド２６および保持電極２８と類似した形態を有し、互いに同一のパターンにゲート電極２４、ゲートパッド２６および保持電極線２８を覆っている。断面図に示さないがこれらゲート絶縁膜３２、半導体層４２はゲート線２２および保持電極線２７、２９と類似した形態を有し同一のパターンに形成されこれらを覆っている。
【００１１】
半導体層４２上にはｎ形不純物で高濃度でドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる接触層５２、５４、５５、５６が形成されており、接触層５２、５４、５５、５６上にはクロム（Ｃｒ）やモリブデン−タングステン合金などからなるデータ配線およびエッチング阻止層６５が形成されている。データ配線は、縦方向に形成されゲート線２２と交差して画素を定義しゲート電極２４に隣接して重畳されて突出された薄膜トランジスタのソース電極を有するデータ線６２、データ線６２の一端に連結されており外部からの画像信号が印加されるデータパッド６６、データ線６２と分離されておりゲート電極２４に対しソース電極の反対側に位置する薄膜トランジスタのドレイン電極６４を含む。ここで、エッチング阻止層６５はデータ線６２を中心として両側のゲート線２２、ゲート電極２４および保持電極線２８の上部にそれぞれ位置しそれぞれは二つの部分に分離されている。接触層５２、５４、５５、５６とデータ線６２、ドレイン電極６４、データパッド６６およびエッチング阻止層６５は互いに同一のパターンによって形成されている。
【００１２】
半導体層４２上にはデータ線６２、ドレイン電極６４、データパッド６６およびエッチング阻止層６５を覆う保護膜７２が形成されている。保護膜７２にはドレイン電極６４およびデータパッド６６を露出させるための接触孔７４、７６が形成されている。また保護膜７２はゲートパッド２６を露出させるために半導体層４２およびゲート絶縁膜３２と共に構成される接触孔７０を有している。さらに、保護膜７２は、ゲート配線２２、２４および保持電極線２８の上部のゲート絶縁膜３２を露出させるためにそれぞれのエッチング阻止層６５およびその下部の接触層５５と共に構成される開口部７７を有している。ここで、保護膜７２はゲート線２２、ゲート電極２４、ゲートパッド２６、保持電極２７、２８、２９およびデータ線６２、ドレイン電極６４、データパッド６６と類似した形態で形成されている。より詳しくは、多数の半導体層４２は保護膜７２の開口部７７を通じて分離されており、半導体層４２のエッジの境界はゲート絶縁膜３２と同一である。また、接触孔７４、７６および開口部７７を除いた保護膜７２、開口部７７を除いた半導体層４２およびゲート絶縁膜３２はすべて同一の形態を有する。
【００１３】
ゲート線２２とデータ線６２とで囲まれた画素の基板１０の上にはＩＴＯ(in-dium tin oxide)などの透明な導電物質からなる画素電極８４が形成されており、この画素電極８４は接触孔７４を通じてドレイン電極６４と連結されている。データパッド６６の上には、接触孔７６を通じてデータパッド６６と連結されており、外部との電気的な接触を補完する役割をするデータ用電極８６が形成されている。また、ゲートパッド２６上にはゲートパッド２６と接触孔７０を通じて連結されており、外部との電気的な接触を補完する役割をするゲート用電極８０が形成されている。画素電極８４はエッジの周りが保持電極線２７、２８、２９およびゲート線２２と重畳して保持蓄電器をなす。
【００１４】
ここで、導電体パターンとして透明な導電物質を用いたが、反射形液晶表示装置の場合においては不透明な導電物質を用いても構わない。
【００１５】
かかる構造において、隣り合う画素の半導体層４２はゲート線２２および保持電極線２８の上部において開口部７７を通じて分離されている。ゲート線２２、ゲート電極２４、ゲートパッド２６に走査信号が印加される場合、ソース電極６２とドレイン電極６４との間の半導体層でのみ薄膜トランジスタのチャンネルを形成しなければならないが、上述のような構成とすることにより、ゲート線２２または保持電極線２８の上部においても寄生チャンネルが形成される。隣り合う二つのデータ線６２間に半導体層を介して漏洩電流が発生し、二つのデータ線の間に信号の干渉が生じるため、このように隣り合う二つのデータ線６２の間の半導体層を分離する必要がある。
【００１６】
そこで、かかる構造の液晶表示装置用薄膜トランジスタ基板の製造方法について図１ないし図４と図５ないし図１８を参照して詳細に説明する。
まず、図１ないし図４を参考にして本発明の実施例に従う液晶表示装置用薄膜トランジスタ基板の構造について詳細に説明する。
図５、図９、図１３は本発明の実施例に従って製造する中間過程における薄膜トランジスタ基板の配置図であって、製造の順序によって順に示すものである。図６、図１０、図１４はそれぞれ図５、図９、図１３においてVI−VI、Ｘ−Ｘ、XIV−XIV線に沿い切断して示す図であって、ＴＦＴ部の断面図である。図７、図１１、図１５は図５、図９、図１３においてVII−VII、XI−XI、XV−XV線に沿い切断して示す図であって、ゲートパッド部の断面図であり、図８、図１２、図１６はそれぞれ図５、図９、図１３においてVIII−VIII、XII−XII、XVI−XVI線に沿い切断して示す図であって、データパッド部の断面図である。図１７ないし図１８は図２におけるＡ部分において開口部を形成する工程を詳細に示す断面図である。
まず、図５ないし図８に示すように、一番目のマスクを用いて基板１０上にゲート線２２、ゲート電極２４およびゲートパッド２６を含むゲート配線を横方向に形成し、横方向の保持電極線２８、ゲート線２２と保持電極線２８とを連結する縦方向の保持電極線２７、２９を含む保持配線を形成する。ゲート配線２２、２４、２６および保持配線２７、２８、２９はアルミニウム、アルミニウム合金、モリブデン、モリブデン合金、タンタル、チタンまたはクロムの単一膜または多重膜で形成することができる。
【００１７】
次に、図９ないし図１２に示すように、ゲート絶縁膜３２、非晶質シリコンからなる半導体層４２、ドーピングされた非晶質シリコン層およびタンタルまたはチタンまたはクロムまたはモリブデンまたはモリブデン合金からなるデータ導体層の４重層を連続して積層し、二番目のマスクを用いてデータ導体層をパタニングしデータ配線６２、６４、６６およびデータ線６２を中心として両側のゲート線２２および保持電極線２８の上部にエッチング阻止層６５を形成する。この後、マスクを用いずにデータ配線６２、６４、６６およびエッチング阻止層６５で覆れていないドーピングされた非晶質シリコン層をエッチングし、データ配線６２、６４、６６およびエッチング阻止層６５の下部に接触層５２、５４、５５、５６を形成する。
【００１８】
次に、図１３ないし図１６に示すように、酸化シリコンまたは窒化シリコンからなる絶縁膜を積層し、三番目のマスクを用いて絶縁膜を半導体層４２およびゲート絶縁膜３２と共に一度にエッチングする。このとき、ドレイン電極６４およびデータパッド６６を露出させる接触孔７４、７６、半導体層４２およびゲート絶縁膜３２と共にゲートパッド２６を露出させる接触孔７０およびエッチング阻止層６５を露出させる開口部７７を有する保護膜７２が形成される。図１３および図１４に示すように、保護膜７２、半導体層４２およびゲート絶縁膜３２は、ゲート配線２２、２４、２６および保持配線２７、２８、２９を完全に覆うように互いに同一の形状に形成し、保護膜７２はデータ配線６２、６４、６６を完全に覆うよう半導体層４２およびゲート絶縁膜３２と同一の形状に形成する。ここで、保護膜７２、半導体層４２およびゲート絶縁膜３２を一度にエッチングしても保護膜７２の開口部７７の下方にはエッチング阻止層６５があるため、ゲート配線２２、２４および保持電極線２８の上部の半導体層４２はエッチングされない。
【００１９】
このとき、データパッド６６およびエッチング阻止層６５を露出する接触孔７６および開口部７７を有する部分においては保護膜７２はゲート絶縁膜３２および半導体層４２と異なる形状に形成する。
【００２０】
ここで、データ線６２の下部の半導体層４２と保持電極線２７、２９を覆う半導体層４２が分離されないようにすることができるが、図１３に示すように、本発明の実施例でのように分離することが好ましい。
【００２１】
このとき、ゲートパッド２６、データパッド６６およびドレイン電極６４のように、保護膜７２で覆われない部分においてアルミニウムまたはアルミニウム合金が露出されると、これを全面エッチングを通じて除去することが好ましい。これは、アルミニウムまたはアルミニウム合金は以後に形成される透明な導電膜であるＩＴＯとの接触特性がよくないためである。それで、ゲート配線、保持配線およびデータ配線は、クロム、モリブデンまたはモリブデン合金を単一膜で形成するかあるいはこれを上部膜とし、アルミニウムまたはアルミニウム合金を下部膜として形成することが好ましく、アルミニウムまたはアルミニウム合金を上部膜、モリブデンまたはモリブデン合金またはクロムなどを下部膜とする場合においては前述したように、クロム、モリブデン、モリブデン合金を露出させることが好ましい。
【００２２】
次に、図１ないし図４に示すように、ＩＴＯ膜を積層し四番目のマスクを用いたパタニングを行って、接触孔７４を通じてドレイン電極６４と連結される画素電極８４と接触孔７０、７６を通じてゲートパッド２６およびデータパッド６６のクロム、モリブデンまたはモリブデン合金と直接接触するゲート用電極８０およびデータ用電極８２を各画素に形成する。
【００２３】
このとき、ゲート線２２、ゲート電極２４および保持電極線２８の上部に半導体層４２がまだ残留しているので、ゲート信号が印加されるとゲート線２２、ゲート電極２４および保持電極線２８の上部には寄生チャンネルが形成される。これによって、隣り合う二つのデータ線６２が電気的に連結されて二つのデータ線６２の間には漏洩電流による信号の干渉が発生する。従って、ゲート線２２、ゲート電極２４および保持電極線２８の上部において半導体層４２を分離しなければならない。このため、まず別途のマスクを使用せず保護膜７２の開口部７７に露出されたエッチング阻止層６５を、図１７に示すようにエッチングして接触層５５が露出されるようにエッチング阻止層５５を分離する。次いで、別途のマスクを使用せずゲート絶縁膜３２と非晶質シリコン層４２、５５に対し１０以上のエッチング選択比を有する条件を適用して接触層５５および半導体層４２を順にエッチングして開口部７７を通じてゲート絶縁膜３２が露出されるようにしてゲート線２２、ゲート電極２４および保持電極線２８の上部において半導体層４２を分離する。
【００２４】
一方、エッチング阻止層６５をＩＴＯ膜のエッチング条件においてエッチングされる物質で形成することができる。この場合、画素電極８４、ゲート用電極８０およびデータ用電極８２を形成するとき、開口部７７を通じて露出されたエッチング阻止層６５も除去されて接触層５５が露出される。従って、この場合にはエッチング阻止層６５を除去する工程を省略することができる。
【００２５】
かかる本発明の実施例において、ゲートパッド部の構造は上部膜をＩＴＯ膜とし、下部膜はクロム、モリブデンまたはモリブデン合金とする２層構造に形成し、３重膜に形成する場合においては最下部にアルミニウムまたはアルミニウム合金からなる導電膜をさらに含むことができる。また、エッチング阻止層６５を形成し別途のマスクを使用せず選択的なエッチングを通じてゲート線２２、ゲート電極２４および保持電極線２８の上部において半導体層４２を分離する同時にゲート線２２、ゲート電極２４および保持電極線２８の上部にゲート絶縁膜３２を残すことができる。
【００２６】
【発明の効果】
以上のように、本発明によると４枚のマスクを用いて液晶表示装置用薄膜トランジスタ基板を製造することにより、製造コストを節減することができ、選択的なエッチングを通じて半導体層を分離すると同時にゲート配線または保持電極線の上部に絶縁膜を残すことにより、液晶表示装置の漏洩電流を効果的に防止することができる同時に配線が露出されることを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施例に従う液晶表示装置用薄膜トランジスタ基板を示す図である。
【図２】図１に示す薄膜トランジスタ基板をII−II線に沿い切断して示す断面図である。
【図３】図１に示す薄膜トランジスタ基板をIII−III線に沿い切断して示す断面図である。
【図４】図１に示す薄膜トランジスタ基板をIV−IV線に沿い切断して示す断面図である。
【図５】本発明の実施例に従って製造する中間過程における薄膜トランジスタ基板の配置図である。
【図６】図５においてVI−VI線に沿い切断して示す断面図である。
【図７】図５においてVII−VII線に沿い切断して示す断面図である。
【図８】図５においてVIII−VIII線に沿い切断して示す図であって、データパッド部の断面図である。
【図９】本発明の実施例に従って製造する中間過程における薄膜トランジスタ基板の配置図である。
【図１０】図９においてＸ−Ｘ線に沿い切断して示す断面図である。
【図１１】図９においてXI−XI線に沿い切断して示す断面図である。
【図１２】図９においてXII−XII線に沿い切断して示す断面図である。
【図１３】本発明の実施例に従って製造する中間過程における薄膜トランジスタ基板の配置図である。
【図１４】図１３においてXIV−XIV線に沿い切断して示す断面図である。
【図１５】図１３においてXV−XV線に沿い切断して示す断面図である。
【図１６】図１３においてXVI−XVI線に沿い切断して示す断面図である。
【図１７】図２におけるＡ部分の製造工程を詳細に示す断面図である。
【図１８】図２におけるＡ部分の製造工程を詳細に示す断面図である。
【符号の説明】
１０ 絶縁基板
２２ ゲート線
２４ ゲート電極
２７、２９ 保持電極
２８ 保持電極線
３２ ゲート絶縁膜
４２ 半導体層
６２ データ線
６５ エッチング阻止層
８０ ゲート用電極
８４ 画素電極
Claims (5)
- 一番目のマスクを用いて絶縁基板上に第１方向のゲート線およびゲート線と連結されているゲート電極を含むゲート配線を形成する段階と、
前記ゲート配線および前記基板上にゲート絶縁膜、半導体である非晶質シリコン層、ドーピングされた非晶質シリコン層およびデータ導体層を順に積層する段階と、
二番目のマスクを用いて前記データ導体層をパタニングし、前記第１方向と交差する第２方向に延長しているデータ線、前記データ線と連結されており前記ゲート電極に隣接するソース電極、前記ゲート電極に対し前記ソース電極の向こう側に位置するドレイン電極を含むデータ配線と前記データ線を中心として両側の前記ゲート線上部のエッチング阻止層を形成する段階と、
前記データ配線および前記エッチング阻止層で覆われない前記ドーピングされた非晶質シリコン層をエッチングする段階と、
前記データ配線および前記半導体層上部に保護膜を積層する段階と、
三番目のマスクを用いて前記保護膜、前記非晶質シリコン層よりなる半導体層（以下、半導体層という）および前記ゲート絶縁膜をパタニングし、前記ドレイン電極および前記エッチング阻止層を露出させる第１接触孔および開口部を形成する段階と、
前記保護膜および前記基板の上部に導電層を積層する段階と、
四番目のマスクを用いて前記導電層をパタニングし前記第１接触孔を通じて前記ドレイン電極と連結される画素電極を形成する段階と、
前記開口部に露出された前記エッチング阻止層をエッチングして前記エッチング阻止層の下部の前記ドーピングされた非晶質シリコン層よりなる接触層（以下、接触層という）を露出させる段階と、
前記開口部に露出された前記接触層をエッチングし前記ゲート絶縁膜を露出させる段階と、
を含む液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記ゲート配線は前記ゲート線と連結され外部から走査信号が印加されるゲートパッドをさらに含み、
前記データ配線は前記データ線と連結され外部からデータ信号が印加されるデータパッドをさらに含み、
前記接触孔の形成段階において、前記保護膜、前記半導体層および前記ゲート絶縁膜に前記ゲートパッドを露出する第２接触孔および前記データパッドを露出する第３接触孔を形成する請求項１に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 前記ゲート配線はアルミニウム、アルミニウム合金、クロム、タンタル、チタン、モリブデンまたはモリブデン合金の単一膜、二重膜または三重膜で形成する請求項２に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。
- 前記第１ないし第３接触孔および開口部を通じて前記アルミニウムまたはアルミニウム合金が上部膜に露出される場合において、
前記接触孔を形成する段階以後、前記上部膜を除去する段階をさらに含む請求項３に記載の液晶表示装置用薄膜トランジスタ基板の製造方法。 - 一番目のマスクを用いて絶縁基板上に第１方向のゲート線およびゲート線と連結されているゲート電極を含むゲート配線を形成する段階と、
前記ゲート配線および前記基板上にゲート絶縁膜、半導体である非晶質シリコン層、ドーピングされた非晶質シリコン層およびデータ導体層を順に積層する段階と、
二番目のマスクを用いて前記データ導体層をパタニングし、前記第１方向と交差する第２方向に延長しているデータ線、前記データ線と連結されており前記ゲート電極に隣接するソース電極、前記ゲート電極に対し前記ソース電極の向こう側に位置するドレイン電極を含むデータ配線と前記データ線を中心として両側の前記ゲート線上部のエッチング阻止層を形成する段階と、
前記データ配線および前記エッチング阻止層で覆われない前記ドーピングされた非晶質シリコン層をエッチングする段階と、
前記データ配線および前記半導体層上部に保護膜を積層する段階と、
三番目のマスクを用いて前記保護膜、前記半導体層および前記ゲート絶縁膜をパタニングし、前記ドレイン電極および前記エッチング阻止層を露出させる第１接触孔および開口部を形成する段階と、
前記保護膜および前記基板の上部に導電層を積層する段階と、
四番目のマスクを用いて前記導電層をパタニングし前記第１接触孔を通じて前記ドレイン電極と連結される画素電極を形成すると同時に前記開口部に露出された前記エッチング阻止層をエッチングし前記エッチング阻止層の下部の前記接触層を露出させる段階と、
前記開口部に露出された前記接触層をエッチングし前記ゲート絶縁膜を露出させる段階と、
を含む液晶表示装置用薄膜トランジスタ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050885A KR100321925B1 (ko) | 1998-11-26 | 1998-11-26 | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 |
| KR1998P50885 | 1998-11-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000162646A JP2000162646A (ja) | 2000-06-16 |
| JP4368016B2 true JP4368016B2 (ja) | 2009-11-18 |
Family
ID=19559787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33687299A Expired - Lifetime JP4368016B2 (ja) | 1998-11-26 | 1999-11-26 | 液晶表示装置用薄膜トランジスタ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6256077B1 (ja) |
| JP (1) | JP4368016B2 (ja) |
| KR (1) | KR100321925B1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445004B1 (en) | 1998-02-26 | 2002-09-03 | Samsung Electronics Co., Ltd. | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof |
| TW413844B (en) * | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
| JP3355143B2 (ja) * | 1998-12-22 | 2002-12-09 | 松下電器産業株式会社 | 液晶表示装置およびその製造方法 |
| US6524876B1 (en) | 1999-04-08 | 2003-02-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| KR100348995B1 (ko) * | 1999-09-08 | 2002-08-17 | 엘지.필립스 엘시디 주식회사 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
| KR100654158B1 (ko) * | 1999-10-25 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
| KR100653467B1 (ko) * | 1999-12-24 | 2006-12-04 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터-액정표시소자의 제조방법 |
| KR100685296B1 (ko) * | 1999-12-31 | 2007-02-22 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이 기판의 제조방법 |
| KR100370800B1 (ko) * | 2000-06-09 | 2003-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제작방법 |
| KR100381868B1 (ko) * | 2000-11-29 | 2003-05-01 | 삼성전자주식회사 | 액정 표시 장치 및 그에 사용하는 기판 |
| JP2002182243A (ja) * | 2000-12-15 | 2002-06-26 | Nec Corp | 液晶表示装置用トランジスタ基板及びその製造方法 |
| KR100705616B1 (ko) * | 2000-12-30 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 제조방법 |
| KR100482471B1 (ko) * | 2001-05-07 | 2005-04-14 | 비오이 하이디스 테크놀로지 주식회사 | 액티브 매트릭스형 액정표시소자의 제조방법 |
| KR100442489B1 (ko) * | 2001-06-11 | 2004-07-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR100765135B1 (ko) * | 2001-09-07 | 2007-10-15 | 삼성전자주식회사 | 액정표시장치 및 이의 제조 방법 |
| KR100859521B1 (ko) * | 2002-07-30 | 2008-09-22 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
| KR100890024B1 (ko) * | 2002-09-18 | 2009-03-25 | 삼성전자주식회사 | 액정 표시 장치 |
| CN1296765C (zh) * | 2003-03-18 | 2007-01-24 | 友达光电股份有限公司 | 一种薄膜晶体管液晶显示器面板的制作方法 |
| KR100955772B1 (ko) * | 2003-06-20 | 2010-04-30 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| CN100428039C (zh) * | 2005-11-23 | 2008-10-22 | 北京京东方光电科技有限公司 | 一种tft lcd像素结构 |
| TWI294177B (en) | 2005-12-30 | 2008-03-01 | Au Optronics Corp | Method for manufacturing pixel structure |
| US7749396B2 (en) * | 2006-03-24 | 2010-07-06 | Palo Alto Research Center Incorporated | Method of manufacturing fine features for thin film transistors |
| WO2011030583A1 (ja) * | 2009-09-08 | 2011-03-17 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| CN103715202B (zh) * | 2013-12-23 | 2015-04-01 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| US10826026B2 (en) * | 2018-04-23 | 2020-11-03 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019002A (en) | 1989-07-12 | 1991-05-28 | Honeywell, Inc. | Method of manufacturing flat panel backplanes including electrostatic discharge prevention and displays made thereby |
| JPH0631053A (ja) | 1992-07-20 | 1994-02-08 | Ooizumi:Kk | メダル・コイン等の補給制御方法 |
| JP2530990B2 (ja) * | 1992-10-15 | 1996-09-04 | 富士通株式会社 | 薄膜トランジスタ・マトリクスの製造方法 |
| KR100268860B1 (ko) * | 1992-10-21 | 2000-10-16 | 김영환 | 반도체 장치의 제조방법 |
| KR970006733B1 (ko) | 1993-12-14 | 1997-04-29 | 엘지전자 주식회사 | 박막트랜지스터 제조방법 |
| US5994155A (en) | 1994-01-20 | 1999-11-30 | Goldstar Co., Ltd. | Method of fabricating a thin film transistor liquid crystal display |
| KR100192447B1 (ko) | 1996-05-15 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 |
| KR100194679B1 (ko) | 1996-05-21 | 1999-07-01 | 윤종용 | 박막 트랜지스터 및 그 제조 방법 |
| KR100590742B1 (ko) | 1998-05-11 | 2007-04-25 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
-
1998
- 1998-11-26 KR KR1019980050885A patent/KR100321925B1/ko not_active IP Right Cessation
-
1999
- 1999-10-22 US US09/425,050 patent/US6256077B1/en not_active Expired - Lifetime
- 1999-11-26 JP JP33687299A patent/JP4368016B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6256077B1 (en) | 2001-07-03 |
| KR100321925B1 (ko) | 2002-10-25 |
| JP2000162646A (ja) | 2000-06-16 |
| KR20000033841A (ko) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4368016B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| US6927815B2 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
| US6057904A (en) | Insulating layer arrangements for liquid crystal display and fabricating method thereof | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| KR100218293B1 (ko) | 박막트랜지스터 액정표시소자 및 그의 제조방법 | |
| KR101648806B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20000033047A (ko) | 박막트랜지스터의제조방법 | |
| KR20090077117A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100580398B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP4182779B2 (ja) | 表示装置およびその製造方法 | |
| KR100646781B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100560974B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100299684B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| KR20160100035A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100315914B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| KR20030055125A (ko) | 표시 장치용 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR100720085B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100345960B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100490043B1 (ko) | 평면구동방식의액정표시장치및그제조방법 | |
| KR100205868B1 (ko) | 이중 게이트 박막 트랜지스터 및 그 제조방법 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060619 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090825 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4368016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |