WO2011030583A1 - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
WO2011030583A1
WO2011030583A1 PCT/JP2010/057605 JP2010057605W WO2011030583A1 WO 2011030583 A1 WO2011030583 A1 WO 2011030583A1 JP 2010057605 W JP2010057605 W JP 2010057605W WO 2011030583 A1 WO2011030583 A1 WO 2011030583A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
display device
crystal display
transparent conductive
electrode
Prior art date
Application number
PCT/JP2010/057605
Other languages
English (en)
French (fr)
Inventor
原義仁
中田幸伸
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201080038924.0A priority Critical patent/CN102483546B/zh
Priority to JP2011530765A priority patent/JPWO2011030583A1/ja
Priority to EP10815181.2A priority patent/EP2477064A4/en
Priority to US13/392,885 priority patent/US8692756B2/en
Publication of WO2011030583A1 publication Critical patent/WO2011030583A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Definitions

  • the present invention relates to a liquid crystal display device and a manufacturing method thereof. More particularly, the present invention relates to an active matrix liquid crystal display device and a method for manufacturing the same.
  • Patent Document 1 proposes an active matrix liquid crystal display device that can increase the definition of pixels.
  • An active matrix liquid crystal display device has a configuration in which a liquid crystal layer is disposed between a TFT array substrate having TFTs (Thin Film Transistors) and a counter substrate.
  • TFTs Thin Film Transistors
  • Patent Document 1 in order to eliminate the signal delay, various wirings such as a gate line, a source line, and an auxiliary capacitance wiring are made of aluminum (Al), copper (Cu), titanium (Ti), and silver (Ag).
  • Al aluminum
  • Cu copper
  • Ti titanium
  • Ag silver
  • a method of forming a metal material having a low resistance such as the above has been proposed.
  • wirings formed of these metal materials are also referred to as metal wirings.
  • the liquid crystal display device in order to increase the aperture ratio of the pixel, that is, the ratio of the display area to the entire display screen, it is necessary to reduce the area to be a light shielding portion as much as possible. In order to align the TFT array substrate and the counter substrate with high accuracy, it is preferable that the number of light shielding portions is as small as possible.
  • the light shielding portion is provided at the boundary of the pixels so as to partition each pixel, and is provided so as to cover a TFT or a region where display characteristics are likely to deteriorate as necessary.
  • Patent Document 1 since the metal wiring has a light shielding property, a separate light shielding portion is not formed in an area that can be shielded by the metal wiring, thereby reducing the light shielding portion and reducing the positional deviation between both substrates. In addition, a technique for improving the aperture ratio is applied.
  • an interlayer insulating film having a special configuration is provided on the wiring formed on the TFT array substrate, and a transparent pixel electrode is disposed on the interlayer insulating film, thereby increasing the pixel aperture ratio.
  • the electrodes and / or wirings for forming the auxiliary capacitance are formed of a metal material.
  • the auxiliary capacitance is provided in parallel with the liquid crystal capacitance, and is formed by, for example, an auxiliary capacitance electrode and an auxiliary capacitance wiring.
  • the auxiliary capacitance electrode and the auxiliary capacitance wiring are made of the above metal material. Since the light shielding portion is formed, increasing these areas leads to a decrease in the aperture ratio of the pixel.
  • the width of a light-shielding portion called a black matrix provided at the pixel boundary is also one factor that decreases the aperture ratio.
  • an image is displayed by applying a voltage to the liquid crystal layer between a transparent pixel electrode formed on the TFT array substrate and a common electrode formed on the counter substrate.
  • the pixel electrode is easily affected by the gate voltage that constitutes the TFT, which may deteriorate the display characteristics. Deterioration of display characteristics is likely to occur particularly near the boundary of the pixels, so the width of the black matrix is increased so that the display characteristics are not affected. Improves the aperture ratio.
  • the TFT includes a gate electrode connected to the gate line, a source electrode connected to the source line, and a drain electrode, and further includes a semiconductor layer.
  • the semiconductor layer is made of amorphous silicon (a-Si), polysilicon, single crystal silicon, or the like.
  • a semiconductor layer formed of a-Si (hereinafter also referred to as an a-Si semiconductor layer) is turned off by light. Current tends to increase. For this reason, when the substrate surface is viewed from the normal direction, a light shielding portion is provided at a position overlapping with the TFT, thereby reducing the aperture ratio of the pixel.
  • the active matrix type liquid crystal display device has room for improvement in terms of increasing the aperture ratio of the pixel while securing the auxiliary capacitance.
  • the aperture ratio is likely to decrease as described above, and the a-Si semiconductor layer has a low electron mobility of 0.5 cm 2 / s ⁇ V.
  • the on-current tends to be insufficient, it is difficult to increase the aperture ratio of the pixel.
  • a liquid crystal display device having an a-Si semiconductor layer is difficult to cope with high resolution exceeding 300 dpi, which is required for mobile devices such as mobile phones and digital cameras in recent years.
  • a semiconductor layer using polysilicon (p-Si) having high electron mobility such as CGS (Continuous Grain Silicon) is used.
  • the present invention has been made in view of the above-described situation, and an object of the present invention is to provide a display device capable of improving the aperture ratio of a pixel with a simple configuration even when the definition of the pixel is advanced, and a manufacturing method thereof. To do.
  • the inventors of the present invention have studied various liquid crystal display devices that can achieve high definition and high aperture ratio of pixels.
  • a black matrix which is a display factor.
  • the transparent pixel electrode is less susceptible to electric field disturbance below the transparent conductive film. It was found that the aperture ratio of the pixel can be increased because the width of the black matrix can be reduced and the above problem can be solved brilliantly, and the present invention has been achieved. Is.
  • the present invention is a liquid crystal display device having a plurality of pixels in which a liquid crystal layer is sandwiched between a thin film transistor array substrate and a counter substrate, and the thin film transistor array substrate is arranged in a grid pattern on a main surface of a support substrate.
  • a gate insulating film that is sequentially stacked from the support substrate side, the gate line and the source line that are disposed, the transparent pixel electrode that is disposed in the pixel, the thin film transistor that is formed in the vicinity of the intersection of the source line and the gate line, , A passivation film, a transparent conductive film, a first insulating film, and a transparent pixel electrode, and the transparent pixel electrode is electrically connected to a drain electrode constituting the thin film transistor through a contact hole formed in the first insulating film.
  • the transparent conductive film is electrically connected to the transparent pixel electrode and the drain electrode when the substrate surface is viewed from the normal direction.
  • a liquid crystal display device which does not overlap with the area to be.
  • the passivation film can be applied by using an inorganic material such as silicon oxide (SiOx), silicon nitride (SiNx), or the like by a CVD method, a sputtering method, or the like. Rather, it refers to a laminated film of a SiOx film and a SiNx film that maintains the reliability of the thin film transistor.
  • the first insulating film is an inorganic material such as SiOx or SiNx, or an organic insulating film such as a photosensitive acrylic resin, and forms a contact hole for electrically connecting the transparent pixel electrode and the drain electrode. An interlayer insulating film or the like is used.
  • the transparent conductive film has an effect that the transparent pixel electrode is less susceptible to electric field disturbance in the lower layer than the transparent conductive film (hereinafter also referred to as an electric field shielding effect). Since the electric field shielding effect is obtained by the transparent conductive film disposed between the passivation film and the first insulating film, it is possible to enlarge a display area where good image display can be performed. In addition, when a black matrix is provided so as to cover a display defect area near the boundary of the pixel, the width of the black matrix can be reduced by expanding the display area, thereby reducing the aperture ratio of the pixel. It can also be increased.
  • an auxiliary capacitance is formed between the transparent conductive film and the transparent pixel electrode.
  • an auxiliary capacitance electrode and / or auxiliary capacitance wiring formed of a metal material can be eliminated, or at least one area can be reduced, so that the aperture ratio of the pixel can be improved.
  • the thin film transistor array substrate faces the transparent conductive film through the passivation film when the substrate surface is viewed from the normal direction.
  • the auxiliary capacitance can be formed using the passivation film as a dielectric between the transparent conductive film and the auxiliary capacitance electrode.
  • the thin film transistor array substrate may further include an auxiliary capacitance wiring that faces the transparent conductive film through the gate insulating film when the substrate surface is viewed from the normal direction.
  • a storage capacitor can be formed using a passivation film and a gate insulating film as a dielectric between the storage capacitor wiring and the storage capacitor wiring.
  • an auxiliary capacitance is also formed between the auxiliary capacitance electrode and the auxiliary capacitance wiring using the gate insulating film as a dielectric. Can be formed.
  • the liquid crystal display device can increase the aperture of the pixels as described above, the liquid crystal display device can be suitably applied to a liquid crystal display device in which the pitch of the pixels is 40 ⁇ m or less.
  • a pixel means, for example, a region having a color filter of any color of red (R), blue (B), and green (G), and the pixel pitch is a row direction.
  • the column direction is defined by the average length of the pixels in the direction in which the pixel length is short.
  • the potential of the transparent conductive film is constant in consideration of keeping the auxiliary capacitance constant.
  • Examples of a method for making the potential of the transparent conductive film constant include a method of connecting the transparent conductive film to a reference potential point (grounding) and a method of connecting to a common electrode provided on the counter substrate. The common electrode is used to apply a voltage to the liquid crystal layer.
  • the transparent conductive film is opened only at a position overlapping the opening of the first insulating film and its periphery when the substrate surface is viewed from the normal direction. What you are doing. Even with such a configuration, the aperture ratio of the pixel can be increased.
  • the thin film transistor array substrate is formed using at least six photomasks, and the method is performed on a main surface of a support substrate on which the thin film transistor array substrate is formed.
  • a first photolithography process for forming a gate line using a first photomask, a second photolithography process for forming a semiconductor layer using a second photomask, and a source using a third photomask is performed using a third photomask.
  • a passivation film forming step for forming the passivation film.
  • the liquid crystal display device of the present invention it is possible to expand a region where a good image display can be achieved with a simple configuration in which a transparent conductive film is provided between a passivation film formed on a gate insulating film and the first insulating film. As a result, high definition and high aperture ratio of the pixel can be realized. Moreover, according to the manufacturing method of the liquid crystal display device of the present invention, the liquid crystal display device of the present invention can be easily realized.
  • FIG. 3 is a schematic plan view illustrating a configuration of a pixel of the liquid crystal display device according to Embodiment 1.
  • FIG. 3 is a schematic plan view illustrating a configuration of a transparent conductive film according to Embodiment 1.
  • FIG. (A) is a schematic cross-sectional view taken along the line AB in FIG. 1-1
  • (b) is a schematic cross-sectional view taken along the line CD in FIG. 1-1.
  • FIG. 6 is a flowchart showing a manufacturing process of the TFT array substrate according to the first embodiment. It is a cross-sectional schematic diagram of the substrate in the step of S1 shown in FIG. It is a cross-sectional schematic diagram of the substrate in the process of S2 shown in FIG.
  • FIG. 6 is a schematic plan view illustrating a configuration of a pixel of a liquid crystal display device according to Embodiment 2.
  • FIG. 6 is a schematic plan view illustrating a configuration of a transparent conductive film according to Embodiment 2.
  • FIG. (A) is a schematic cross-sectional view taken along the line AB in FIG.
  • (b) is a schematic cross-sectional view taken along the line CD in FIG. 5-1
  • (c) is a cross-sectional schematic view taken along the line CD in FIG. It is an enlarged schematic diagram which shows a part of (b).
  • It is a cross-sectional schematic diagram of the substrate in the step of S1 shown in FIG. It is a cross-sectional schematic diagram of the substrate in the process of S2 shown in FIG.
  • FIG. 6 It is a cross-sectional schematic diagram of the board
  • FIG. 6 is a schematic plan view illustrating a configuration of a transparent conductive film according to Embodiment 3.
  • FIG. (A) is a schematic cross-sectional view taken along line AB in FIG. 8-1
  • (b) is a schematic cross-sectional view taken along line CD in FIG. 8-1
  • (c) is a cross-sectional schematic view taken along line CD in FIG. It is an enlarged schematic diagram which shows a part of (b).
  • FIG. 8 is a schematic plan view showing a display area and a non-display area of the pixel shown in FIG. It is a cross-sectional schematic diagram of the substrate in the step of S1 shown in FIG. It is a cross-sectional schematic diagram of the substrate in the process of S2 shown in FIG. It is a cross-sectional schematic diagram of the substrate in the process of S3 shown in FIG. It is a cross-sectional schematic diagram of the substrate in the process of S4 shown in FIG. It is a cross-sectional schematic diagram of the substrate in the process of S5 shown in FIG. It is a cross-sectional schematic diagram of the board
  • FIG. (A) is a schematic cross-sectional view taken along line AB in FIG. 13, and (b) is a schematic cross-sectional view taken along line CD in FIG. It is a plane schematic diagram which shows the display area and non-display area
  • Embodiment 1 1-1 is a schematic plan view showing a configuration of a pixel of the liquid crystal display device according to Embodiment 1 of the present invention
  • FIG. 1-2 is a schematic plan view showing a configuration of a transparent conductive film
  • 2A is a schematic cross-sectional view taken along line AB in FIG. 1-1
  • FIG. 2B is a schematic cross-sectional view taken along line CD in FIG. 1-1.
  • the liquid crystal display device 100 includes a TFT array substrate 110, a liquid crystal layer 120, and a color filter (CF) substrate 130 as a counter substrate.
  • the TFT array substrate 110 and the CF substrate 130 are disposed to face each other with the liquid crystal layer 120 interposed therebetween.
  • gate lines (scanning wiring) 102 and source lines (signal wiring) 103 are arranged in a grid pattern.
  • the support substrate 101 include a glass substrate and a resin substrate.
  • Each pixel divided by the gate line 102 and the source line 103 is provided with a transparent pixel electrode 113, and a TFT 105 as a switching element is formed in the vicinity of the intersection of the gate line 102 and the source line 103.
  • a region S in which a plurality of lead-out wirings 150 drawn from the source line 103 and a plurality of terminals 151 connected thereto are arranged is formed at the outer edge of the display region composed of a plurality of pixels.
  • the substrate surface on which the TFT 105 is formed is formed in order from the support substrate 101 side, the gate insulating film 106, the passivation film 109, the transparent conductive film 111, and the first insulating film.
  • the interlayer insulating film 112 is covered.
  • a transparent pixel electrode 113 is formed on the main surface of the interlayer insulating film 112, and the transparent pixel electrode 113 and the drain electrode 108 are electrically connected via a contact hole 115 formed in the interlayer insulating film 112. Has been.
  • the gate insulating film 106 is formed of an inorganic material such as SiOx or SiNx, and the thickness of the gate insulating film 106 is, for example, about 200 nm to 500 nm.
  • an inorganic material such as SiOx, SiNx, or the like formed by CVD, sputtering, or the like can be used. There may be.
  • the transparent conductive film 111 is formed so as to cover almost the entire surface of the substrate. However, when the substrate surface is viewed from the normal direction, the position overlapping the contact hole 115 and its position An opening 211a is formed around the periphery.
  • the transparent conductive film 111 is made of ITO (Indium-Tin-Oxide), IZO (Indium-Zinc-Oxide), IDIXO (Indium Oxide-Indium Zinc Oxide; In 2 O 3 (ZnO) n), tin oxide SnO 2 or the like. It is made of a transparent electrode material, and its film thickness is about 50 nm to 200 nm. The potential of the transparent conductive film 111 when driving the liquid crystal display device 100 is 0 or constant.
  • the interlayer insulating film 112 is formed using, for example, a photosensitive acrylic resin (manufactured by JSR, product number JAS-150, relative dielectric constant 3.4).
  • a photosensitive acrylic resin manufactured by JSR, product number JAS-150, relative dielectric constant 3.4.
  • inorganic materials such as SiOx and SiNx may be used in addition to the photosensitive acrylic resin.
  • the transparent pixel electrode 113 is formed of a transparent electrode material such as ITO or IZO and has a thickness of about 50 nm to 200 nm.
  • a gate electrode 102a connected to the gate line 102 is formed on the main surface of the support substrate 101. 106.
  • a semiconductor layer 107 as a channel layer is formed at a position facing the gate electrode 102a with the gate insulating film 106 interposed therebetween.
  • a semiconductor material for forming the semiconductor layer 107 is not particularly limited, and an oxide semiconductor or the like can be used in addition to a-Si and p-Si.
  • the semiconductor layer 107 formed of a-Si has a low electron mobility as described above, but has a low crystallinity, so that a large-area film can be easily formed, which is suitable for a large liquid crystal display device. ing. Further, since an off-current is likely to occur when exposed to light, the black matrix 202 is provided at a position overlapping the TFT 105 when the substrate surface is viewed from the normal direction as described above.
  • the liquid crystal display according to this embodiment In the device 100, as will be described later, the area of the black matrix 202 provided in another region can be reduced. As a result, even in the liquid crystal display device 100 having an a-Si semiconductor layer, the pixel aperture ratio can be increased. I can plan.
  • the semiconductor layer 107 formed of p-Si has higher electron mobility and excellent TFT characteristics than the semiconductor layer 107 formed of a-Si. However, since the crystallinity is high, a large-area film is formed. Suitable for small liquid crystal display devices. In addition, since the semiconductor layer 107 formed using an oxide semiconductor also has high electron mobility, excellent TFT characteristics can be obtained.
  • the film thickness of the semiconductor layer 107 is not particularly limited and is, for example, about 10 nm to 300 nm.
  • the semiconductor layer 107 is covered with a source electrode 103a and a drain electrode 108 connected to the source line 103, and the gate electrode 102a, the gate insulating film 106, the semiconductor layer 107, the source electrode 103a, and the drain electrode 108 constitute the TFT 105. Is done.
  • the source line 103, the source electrode 103a, the drain electrode 108, and the gate electrode 102a are preferably metal wirings or electrodes formed of the above-described metal materials in order to reduce resistance. These may have either a single layer structure or a laminated structure, and may be formed of the same material or different materials. As an example, the source line 103, the source electrode 103a, the gate electrode 102a, and the drain electrode 108 are formed of a laminated film of Ti and Al, and the thickness of the laminated film is about 80 nm to 550 nm. It is done.
  • the CF substrate 130 is provided with a black matrix 202 and a CF layer 203 on the main surface of the support substrate 201.
  • the black matrix 202 is formed at a position overlapping the pixel boundary when the substrate surface is viewed from the normal direction, and partitions each pixel.
  • the black matrix 202 includes not only pixel boundaries as described above, It is also formed in a region overlapping with the TFT 105 when the substrate surface is viewed from the normal direction.
  • the CF layer 203 has, for example, red (R), blue (B), and green (G) colors, and the CF layer 203 of any color is arranged for each pixel.
  • a counter electrode 204 having a thickness of about 50 nm to 200 nm is formed on the main surface of the CF substrate 130 on the liquid crystal layer 120 side, and a photo spacer (not shown) is provided in the region where the black matrix 202 is formed. ing.
  • the transparent pixel electrode 113 has a gate Less susceptible to electric field disturbance due to voltage. As a result, display defects, particularly display defects that occur in the vicinity of pixel boundaries, can be reduced, and the display area can be enlarged.
  • the display defect area generated near the boundary of the pixel has been improved by providing the black matrix 202 at a position overlapping the display defect area when the substrate surface is viewed from the normal direction. Since the display defect area is reduced, the area of the black matrix 202 overlapping with this area can be reduced, and the aperture ratio of the pixel can be further increased.
  • the width W1 of the black matrix overlapping with the source line 103 and the width W2 of the black matrix overlapping with the gate line 102 can be reduced.
  • the liquid crystal display device 100 can form the auxiliary capacitance Cs1 between the transparent conductive film 111 and the transparent pixel electrode 113, using the interlayer insulating film 112 as the first insulating film as a dielectric.
  • a Cs wiring or a Cs electrode made of a metal material provided for forming an auxiliary capacitor in the liquid crystal display device is not necessary, and the aperture ratio of the pixel is increased while ensuring the auxiliary capacitor. Can do.
  • FIG. 3 is a flowchart showing the manufacturing process of the TFT array substrate 110 according to this embodiment
  • FIGS. 4-1 to 4-6 are schematic cross-sectional views of the substrate in each process shown in FIG.
  • the areas P, Q, R, and S shown in FIGS. 4-1 to 4-6 are shown in FIG. 1-1, but the area T is not shown.
  • the region P is a TFT portion where the TFT 105 is formed
  • the region Q is a Cs portion where an auxiliary capacitance is formed
  • the region R is a connection portion between the transparent conductive film 111 and the drain electrode 108
  • the region T is the periphery. This is a connection part that is electrically connected to the transparent conductive film 111
  • the region S is a terminal part in which the terminal 151 is formed.
  • the TFT array substrate 110 is manufactured through six photolithography processes (S1 to S6) using six photomasks, and the first photolithography process (S1) and the second photolithography process (A passivation film 109 is formed between the third photolithography process (S3) and the fourth photolithography process (S4). It further includes a passivation film forming step (S12).
  • the six photolithography processes are a first photolithography process (step S1) for forming a gate line using a first photomask, and a second photolithography process for forming a semiconductor layer using a second photomask.
  • Photolithography process step S2), third photolithography process (step S3) for forming source lines using a third photomask, and fourth photolithography process (step S3) for forming a transparent conductive film using a fourth photomask (step S3).
  • Step S4 a fifth photolithography process for forming an interlayer insulating film using a fifth photomask (Step S5), and a sixth photolithography process for forming a transparent pixel electrode using a sixth photomask (Step S5).
  • Step S6 a first photolithography process for forming a gate line using a first photomask
  • step S3 for forming source lines using a third photomask
  • fourth photolithography process step S3 for forming a transparent conductive film using a fourth photomask
  • a Ti film having a thickness of 30 nm to 150 nm, an Al film having a thickness of 200 nm to 500 nm, and a thickness of 30 nm to 150 nm are formed on the main surface of the support substrate 101 by, for example, sputtering. These Ti films are formed in this order, and the obtained laminated film is obtained by a photolithography method (hereinafter simply referred to as a photolithography method) including an etching process and a resist peeling process using a first photomask. Pattern the shape. As a result, as shown in FIG. 4A, the gate electrode 102a connected to the gate line 102 is formed in the region P, the wiring 170 is formed in the region T, and the lead-out wiring 150 is formed in the region S.
  • a photolithography method hereinafter simply referred to as a photolithography method
  • the gate insulating film 106 is formed so as to cover the entire surface of the substrate including the gate electrode 102a.
  • the gate insulating film 106 is obtained, for example, by depositing SiN 2 to a thickness of 200 nm to 500 nm by a CVD method.
  • a-Si is deposited to a thickness of 10 nm to 300 nm on the gate insulating film 106 by, for example, a CVD method, and a photolithography method using a second photomask. To form a pattern in a desired shape. As a result, the a-Si layer 107a is formed in the region P as shown in FIG. In the region S, an a-Si layer 107b is formed.
  • the source electrode 103a and the drain electrode 108 are formed on the obtained a-Si layer 107a.
  • the source electrode 103a and the drain electrode 108 for example, Ti is deposited to a thickness of 30 nm to 150 nm and Al is formed to a thickness of 50 nm to 400 nm by sputtering, and the obtained stacked film is used with a third photomask.
  • a pattern is formed in a desired shape by photolithography.
  • the source electrode 103a and the drain electrode 108 are formed in the region P.
  • the film thickness of the a-Si layer 107 a in the region S is reduced by etching to form the semiconductor layer 107.
  • the gate electrode 102a, the gate insulating film 106, the semiconductor layer 107, the source electrode 103a, and the drain electrode 108 are formed on the main surface of the support substrate 101, whereby the TFT 105 is obtained. It is done.
  • a passivation film 109 is formed so as to cover the substrate surface.
  • the passivation film 109 is formed so as to cover the entire surface of the substrate including the source line 103 and the drain electrode 108 by depositing SiN 2 to a thickness of 100 nm to 700 nm by, for example, a CVD method.
  • the transparent conductive film 111 is formed by depositing ITO on the passivation film 109 to a thickness of 50 nm to 200 nm by, for example, sputtering.
  • the transparent conductive film 111 is patterned into a desired shape using the fourth photomask. As a result, as shown in FIG. 4-4, the patterned transparent conductive film 111 is provided in the regions P, Q, and R.
  • an interlayer insulating film 112 that covers the transparent conductive film 111 is formed in the regions P, Q, and R using a photosensitive resin.
  • a contact hole 115 is formed in the interlayer insulating film 112 in the region R and a contact hole 128 is formed in the interlayer insulating film 112 in the region T by using the fifth photomask. Also form a pattern.
  • the drain electrode 108 is exposed in the region R, the wiring 170 is exposed in the region T, and the lead-out wiring 150 is exposed in the region S.
  • a thin film is formed by depositing ITO on the interlayer insulating film 112 so as to have a thickness of 50 nm to 200 nm by sputtering, for example, so as to cover the entire surface of the substrate.
  • the thin film is patterned into a desired shape by a photolithography method using a sixth photomask. As a result, as shown in FIG. 4-6, the patterned transparent pixel electrode 113 is formed in the regions P, Q, and R, and the terminal 151 is formed in the region S.
  • the transparent pixel electrode 113 and the drain electrode 108 are electrically connected through the contact hole 115, and in the region T, the transparent conductive film 111 and the wiring 170 are contact holes using the transparent pixel electrode 113.
  • the lead-out wiring 150 and the terminal 151 are connected.
  • the TFT array substrate 110 is completed through the steps S1 to S6. Next, an example of a method for manufacturing the CF substrate 130 will be described.
  • a black matrix 202 is formed on the main surface of the support substrate 201 by patterning a photosensitive resin containing a black pigment into a desired shape by a photolithography method.
  • a photosensitive resin containing red (R), green (G), and blue (B) pigments is applied to regions partitioned by the black matrix 202 to form the CF layer 203.
  • a transparent electrode material such as ITO is deposited on the surface of the substrate by a sputtering method so as to have a thickness of 50 nm to 200 nm, and a desired pattern shape is formed by a photolithography method or the like to form the counter electrode 204.
  • Photo spacers (not shown) are formed in the region where the black matrix 202 is formed. The photo spacer is obtained by patterning into a desired shape by photolithography using a photosensitive resin.
  • the CF substrate 130 is completed through these steps.
  • a polyimide resin is applied to the surfaces of the TFT array substrate 110 and the CF substrate 130 manufactured as described above by a printing method, thereby forming an alignment film (not shown).
  • the two substrates on which the alignment film is formed are bonded together via a sealing material, and liquid crystal is sealed between the substrates by a method such as a dropping method or an injection method.
  • the bonded substrates are divided by dicing, and various members such as a driving device, a housing, and a light source are provided as necessary, whereby the liquid crystal display device 100 according to the present embodiment is obtained.
  • the specific example of the liquid crystal display device 100 which concerns on this embodiment is demonstrated.
  • Example 1 In the liquid crystal display device 100 according to the first embodiment, when the pixel pitch P1 is set to 39 ⁇ m, even when the pixel size is the same, a liquid crystal display device formed by a process using a normal five-mask (a comparison described later) It was revealed that the aperture ratio was improved by 35% compared with the liquid crystal display device 500) according to the first embodiment.
  • the aperture ratio of the pixel is slightly lowered.
  • the auxiliary capacity may be secured by further providing a Cs wiring or a Cs electrode. it can. Below, the structure which provided Cs wiring and / or Cs electrode is demonstrated.
  • Embodiment 2 In the present embodiment, an example will be described in which a Cs electrode is further provided in addition to the configuration of the first embodiment to secure auxiliary capacitance. Components having the same configurations as those of the first embodiment are denoted by the same reference numerals and description thereof is omitted.
  • FIG. 5A is a schematic plan view illustrating a configuration of a pixel of a liquid crystal display device according to Embodiment 2 of the present invention
  • FIG. 5B is a schematic plan view illustrating a configuration of a transparent conductive film
  • 6A is a schematic cross-sectional view taken along the line AB in FIG. 5-1
  • FIG. 6B is a schematic cross-sectional view taken along the line CD in FIG.
  • FIG. 6C is an enlarged schematic diagram showing a part of FIG.
  • the TFT 105 is located at the lower left corner of the pixel with respect to the paper surface, and the drain electrode 108 extends from the lower left corner of the pixel to the center of the pixel.
  • a portion having a large area functions as the Cs electrode 104a.
  • a contact hole 118 is formed in the interlayer insulating film 112 at a position overlapping the Cs electrode 104a when the substrate is viewed from the normal direction.
  • the transparent pixel electrode 113 and the Cs electrode 104a formed on the interlayer insulating film 112 are electrically connected via the contact hole 118, and the transparent pixel electrode 113 is individually and selectively controlled by the TFT 105. .
  • the transparent conductive film 111 is formed so as to cover the entire surface of the pixel, but here the transparent conductive film 111a is formed as shown in FIGS. 5-2, 6A, and 6B. Further, when viewed from the normal direction, the substrate surface is formed in a region overlapping with the central portion of the pixel, the gate line 102, the source line 103, and the TFT 105. In the central portion of the pixel, it is formed in parallel with the gate line 102 so as to intersect the source line 103, and the area of the region facing the Cs electrode 104a is widened.
  • the contact hole 118 and the hole 211b around it are arranged so as not to overlap with the region where the transparent pixel electrode 113 and the drain electrode 108 (Cs electrode 104a) are electrically connected. Is formed.
  • the storage capacitor for holding the drain voltage has an interlayer insulating film 112 between the transparent pixel electrode 113 and the transparent conductive film 111a.
  • the auxiliary capacitor Cs1 formed as a dielectric and the auxiliary capacitor Cs2 formed using the passivation film 109 as a dielectric between the transparent conductive film 111a and the Cs electrode 104a are secured.
  • the shape of the transparent conductive film 111a is not particularly limited, and when the substrate surface is viewed from the normal direction, even if the configuration is smaller than the Cs electrode 104a, the area of the Cs electrode 104a is the same. Or it is good also as a structure larger than it.
  • FIGS. 7-1 to 7-6 are schematic cross-sectional views illustrating the manufacturing process of the TFT array substrate 110a according to this embodiment.
  • the TFT array substrate 110a is manufactured by the same process as in the first embodiment, but the shape of the photomask pattern used is different.
  • FIGS. 7-1 to 7-6 the configurations of the regions P, S, and T are the same as those in FIGS. 4-1 to 4-6 according to the first embodiment, but the Cs electrode 104a is disposed in the region Q. It is different in point.
  • the region R is included in the region Q.
  • the substrate on which the first and second photolithography processes (S1, S2) are performed as in the first embodiment includes a gate electrode 102a, a wiring 170, and The lead wiring 150 is formed.
  • the gate insulating film forming step (S11) and the second photolithography step (S2) are performed in the same manner as in the first embodiment, thereby obtaining the substrate shown in FIG. 7-2.
  • the third photolithography step (S3) as in the first embodiment, as shown in FIG. 7C, the source electrode 103a and the drain electrode 108 are formed, and the TFT 105 is obtained.
  • the Cs electrode 104a is formed.
  • the passivation film 109 and the patterned transparent conductive film 111 are formed by performing the passivation film forming step (S12) and the fourth photolithography step (S4) as in the first embodiment.
  • a patterned transparent conductive film 111a is formed in the regions P, Q, and R, and a hole 211b is formed in the center of the transparent conductive film 111a.
  • an interlayer insulating film 112 is formed as in the first embodiment, and a fifth photolithography process (S5) is subsequently performed.
  • a contact hole 118 is formed in the region Q, and a contact hole 128 is formed in the region T.
  • a thin film is formed by depositing ITO so as to cover the entire surface of the substrate, and a sixth photolithography process (S6) is performed, so that the transparent pixel electrode 113 is formed in the region Q as shown in FIG. 7-6.
  • the Cs electrode 104a are conducted through the contact hole 118.
  • the transparent conductive film 111a and the wiring 170 are conducted through the contact hole 128 using the transparent pixel electrode 113, and in the region S, The lead wiring 150 and the terminal 151 are electrically connected.
  • Embodiment 3 In the present embodiment, an example in which an auxiliary capacitor is secured by further providing a Cs wiring in addition to the configuration of the second embodiment will be described. Components having the same configurations as those of the first and second embodiments are denoted by the same reference numerals and description thereof is omitted.
  • FIG. 8A is a schematic plan view illustrating a configuration of a pixel of a liquid crystal display device according to Embodiment 3 of the present invention
  • FIG. 8B is a schematic plan view illustrating a configuration of a transparent conductive film.
  • 9A is a schematic cross-sectional view taken along the line AB in FIG. 8-1
  • FIG. 9B is a schematic cross-sectional view taken along the line CD in FIG.
  • FIG. 9C is an enlarged schematic diagram showing a part of FIG.
  • the liquid crystal display device 220 shown in FIGS. 8A and 9A to 9C further includes a source line 113 between the adjacent gate lines 102.
  • the Cs wiring 104 is formed so as to be orthogonal to each other.
  • a common Cs wiring 104 is used for pixels in the same row.
  • the Cs wiring 104 is disposed in the same layer as the gate line 102.
  • the transparent conductive film 111b has substantially the same configuration as the transparent conductive film 111a according to the second embodiment, and is formed so as to overlap with a part of the Cs wiring 104.
  • the auxiliary capacitor for holding the drain voltage has a Cs electrode 104a and a Cs wiring 104 in addition to the auxiliary capacitors Cs1 and Cs2. And the auxiliary capacitor Cs3 formed using the gate insulating film 106 as a dielectric.
  • FIG. 10 is a schematic plan view showing the display area and non-display area of the pixel shown in FIG.
  • the black portion is the non-display area 300
  • the unfocused portion is the display area 310.
  • the non-display area 300 is an area that is shielded from light by a black matrix, a wiring made of a metal material, or the like and is not displayed.
  • the width W3 of the Cs wiring 104, the widths W1 and W2 of the black matrix 202, and the width W4 of the Cs electrode 104a are as follows. It is much thinner.
  • the liquid crystal display device 220 according to the present embodiment has a lower aperture ratio of the pixels than the liquid crystal display device 100 according to the first embodiment, but the liquid crystal display device 500 according to the first embodiment is different from the liquid crystal display device 500 according to the first embodiment. In comparison, the aperture ratio of the pixel is much improved.
  • the present invention is not limited to this, and the Cs wiring 104 is disposed above the Cs electrode 104a. May be.
  • 11-1 to 11-6 are schematic cross-sectional views illustrating the manufacturing process of the TFT array substrate 110b according to this embodiment.
  • the TFT array substrate 110b is manufactured by the same process as in the first and second embodiments, but the shape of the photomask pattern to be used is different.
  • the configurations of the regions P, T, and S are the same as those of FIGS. 7-1 to 7-6 according to the second embodiment, but in the region Q, the Cs wiring 104 is further provided. It differs in that it is formed. That is, as shown in FIG. 11A, the Cs wiring 104 is formed in the region Q on the substrate that has undergone the first photolithography process (S1) according to the second embodiment.
  • a gate insulating film 106 is formed in the same manner as described above so as to cover the substrate surface including the Cs wiring 104, and in the second photolithography step (S2), as shown in FIG. Then, an a-Si layer 107b is formed.
  • the source electrode 103a and the drain electrode 108 are formed.
  • the Cs electrode 104a is formed.
  • a passivation film 109 and a transparent conductive film 111 are formed as in the second embodiment, and a fourth photolithography process (S4) is performed.
  • a fourth photolithography process (S4) is performed.
  • patterned transparent conductive films 111b and holes 211b are formed in the regions P, Q, and R.
  • an interlayer insulating film 112 is formed as in the second embodiment, and a fifth photolithography process (S5) is subsequently performed. As a result, a contact hole 118 is formed in the region Q as shown in FIG. 11-5.
  • a thin film is formed by depositing ITO so as to cover the entire surface of the substrate, and a sixth photolithography process (S6) is performed, so that the transparent pixel electrode 113 is formed in the region Q as shown in FIG. 11-6.
  • the Cs electrode 104a are conducted through the contact hole 118, and in the region S, the lead-out wiring 150 and the terminal 151 are conducted.
  • the TFT array substrate 110b according to the present embodiment is completed.
  • the auxiliary capacitance Cs3 formed between the Cs wiring 104 and the Cs electrode 104a by forming the transparent conductive film 111b between the passivation film 109 and the interlayer insulating film 112, the auxiliary capacitance Cs3 formed between the Cs wiring 104 and the Cs electrode 104a.
  • an auxiliary capacitor Cs2 formed between the transparent conductive film 111a and the Cs wiring 104 and an auxiliary capacitor Cs1 formed between the transparent conductive film 111a and the transparent pixel electrode 113Cs are also obtained. Even if high definition is achieved, the area of the Cs wiring 104 can be reduced and the aperture ratio of the pixel can be increased.
  • the transparent conductive film 111 is formed on the entire surface of the substrate.
  • the transparent conductive films 111a and 111b are formed in the central portion of the pixel and the region (gate gate).
  • the shape of the transparent conductive film is not limited to these.
  • the transparent conductive film is formed of the transparent conductive film. It may be formed only at the center of the pixel. In this case, the shielding effect described above is reduced, but a sufficient Cs capacity can be secured while maintaining the aperture ratio of the pixel.
  • FIG. 12 is a schematic plan view showing another embodiment of the transparent conductive film of the liquid crystal display device according to the present invention.
  • the transparent conductive film 111c is formed only at a position overlapping the source line 103 when the substrate surface is viewed from the normal direction.
  • the width W1 of the Cs wiring 104 is narrowed to improve the aperture ratio of the pixel.
  • the present invention is not limited to this, and the width W2 of the Cs electrode 104a is set to be small.
  • the aperture ratio may be improved by narrowing the width of both the Cs wiring 104 and the Cs electrode 104a.
  • the black matrix 202 and the CF layer 203 are provided on the CF substrate 130 side.
  • the present invention is not limited to this, and these members are not limited to TFT arrays. It can also be formed on the side of the substrate.
  • the liquid crystal display device including the bottom gate type TFT has been described as an example.
  • the present invention is not limited thereto, and the liquid crystal display device including the top gate type TFT is described. Is also applicable.
  • the auxiliary capacitor is only required to be formed at least between the transparent conductive films 111 and 111a and the transparent pixel electrode 113, and the other auxiliary capacitor is not particularly limited in location, and may be formed as necessary. It can be set appropriately.
  • Comparative embodiment 1 13 is a schematic plan view showing the configuration of the pixel of the liquid crystal display device according to the comparative embodiment 1.
  • FIG. 14A is a schematic cross-sectional view taken along the line AB in FIG.
  • FIG. 14B is a schematic cross-sectional view taken along line CD in FIG.
  • FIG. 15 is a schematic plan view showing the display area and non-display area of the pixel shown in FIG.
  • components having the same configurations as those in the above embodiments are denoted by the same reference numerals and description thereof is omitted.
  • the transparent conductive film 111 is not formed between the passivation film 109 and the interlayer insulating film 112, and the auxiliary capacitance is the Cs wiring 224.
  • the Cs electrode 104a only the auxiliary capacitor Cs5 formed with the gate insulating film 106 as a dielectric is formed.
  • the width W5 of the Cs wiring 224 is formed wider than the width W3 of the Cs wiring 104 according to the third embodiment. Further, since the transparent pixel electrode 113 is easily affected by the electric field disturbance due to the gate voltage, the display characteristics are likely to deteriorate in the vicinity of the pixel boundary. Therefore, the widths W7 and W8 of the black matrix 202a in the vicinity of the pixel boundary are formed wider than the widths W1 and W2 of the black matrix 202 according to the third embodiment.
  • the width W6 of the Cs electrode 104a is the same as the width W4 of the Cs wiring 104.
  • the black part is the non-display area 300, and the part not focused on is the display area 310. Comparing FIG. 15 according to this comparative embodiment and FIG. 10 according to the above-described third embodiment, FIG. 15 clearly has more non-display areas 300 and the pixel aperture ratio is lower.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、画素の高精細化が進んでも、簡易な構成で、必要な補助容量を確保しつつ、画素の開口率の向上が図れる表示装置及びその製造方法を提供する。本発明の液晶表示装置は、複数の画素を有する液晶表示装置であって、薄膜トランジスタアレイ基板は、支持基板の主面上に格子状に配置されたゲート線及びソース線と、透明画素電極と、薄膜トランジスタと、支持基板側から順に積層された、ゲート絶縁膜、パッシベーション膜、透明導電膜、第１絶縁膜、及び、透明画素電極を備え、透明画素電極は、第１絶縁膜に形成されたコンタクトホールを介して薄膜トランジスタを構成するドレイン電極と電気的に接続され、透明導電膜は、基板面を法線方向から見たときに、透明画素電極とドレイン電極とが電気的に接続される領域と重畳しない液晶表示装置である。

Description

液晶表示装置及びその製造方法
本発明は、液晶表示装置及びその製造方法に関する。より詳しくは、アクティブマトリクス型の液晶表示装置及びその製造方法に関するものである。
液晶表示装置や有機ＥＬディスプレイ等の表示装置の分野では、解像度の向上や装置の小型化への要望に伴って、画素の高精細化が進展している。また、画素の高精細化だけでなく、画素の高開口率化も求められている。これらの要求は、特に、画素ピッチが４０μｍ以下である高精細な液晶表示装置において顕著である。
例えば、特許文献１には、画素の高精細化が図れるアクティブマトリクス型の液晶表示装置が提案されている。アクティブマトリクス型の液晶表示装置は、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を備えたＴＦＴアレイ基板と対向基板との間に液晶層が配置された構成を有する。
上記液晶表示装置において、画素の高精細化が進むと、これに伴って配線抵抗が大きくなるため、信号遅延が生じやすくなる。そこで、特許文献１には、信号遅延を解消するために、ゲート線、ソース線、補助容量配線等の各種配線を、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、銀（Ａｇ）等の低抵抗な金属材料にて形成する手法が提案されている。以下、これらの金属材料にて形成された配線を金属配線とも称す。
液晶表示装置において、画素の開口率、すなわち、全表示画面に対する表示領域の割合を高めるためには、遮光部となる領域をできるだけ少なくする必要がある。また、ＴＦＴアレイ基板と対向基板とを精度良く位置合わせするためにも、遮光部は、できるだけ少ないことが好ましい。遮光部は、各画素を区画するように画素の境界に設けられる他、必要に応じてＴＦＴや表示特性が劣化しやすい領域等を覆うように設けられる。
特許文献１においては、上記金属配線が遮光性を有することから、この金属配線で遮光できる領域には別途の遮光部を形成しないようにして遮光部の低減を図り、両基板の位置ズレを低減するとともに開口率の向上を図る手法が適用されている。
また、ＴＦＴアレイ基板に形成された配線上に特殊な構成の層間絶縁膜を設け、この層間絶縁膜上に透明画素電極を配置することにより、画素の高開口率化を図っている。
特開２０００－１９９９１７号公報
しかしながら、上記構成を有する液晶表示装置であっても、いまだ画素の開口率は充分であるとは言えず、更なる開口率の向上が求められている。
画素の高開口率化を妨げる要因の一つとして、補助容量を形成するための電極及び／又は配線が金属材料にて形成されていることが挙げられる。液晶表示装置において補助容量は、液晶容量と並列に設けられ、例えば、補助容量電極と補助容量配線とによって形成される。画素の高精細化を図りつつ必要な補助容量を確保するためには、補助容量電極及び補助容量配線の面積を大きくする必要があるが、補助容量電極及び補助容量配線は、上記金属材料にて形成されることから遮光部となるため、これらの面積を大きくすることは、画素の開口率の低下に繋がる。
また、画素の高精細化に伴って、画素の境界に設けられるブラックマトリクスと呼ばれる遮光部の幅が太くなることも開口率を低下させる要因の一つである。アクティブマトリクス型の液晶表示装置においては、ＴＦＴアレイ基板に形成された透明画素電極と対向基板に形成された共通電極との間で液晶層に電圧を印加して画像表示を行っているが、透明画素電極は、ＴＦＴを構成するゲート電圧の影響を受けやすく、これにより表示特性が低下することがある。表示特性の低下は、特に画素の境界付近において生じやすいため、ブラックマトリクスの幅を太くして表示特性に影響がでないようにしているが、このような遮光部の面積の増加によっても、画素の開口率の向上が妨げられる。
更に、アモルファスシリコン（ａ－Ｓｉ）からなる半導体層を備えた液晶表示装置においては、下記の理由から遮光部の面積を増やす必要があり、これによっても画素の開口率の向上が妨げられる。すなわち、ＴＦＴは、ゲート線に接続されたゲート電極、ソース線に接続されたソース電極、及び、ドレイン電極を含み、更に、半導体層を備える。半導体層は、アモルファスシリコン（ａ－Ｓｉ）、ポリシリコン、単結晶シリコン等からなるが、ａ－Ｓｉにて形成された半導体層（以下、ａ－Ｓｉ半導体層とも称す。）は、光によってオフ電流が増加しやすくなる。そのため、基板面を法線方向から見たときにＴＦＴと重畳する位置には遮光部が設けられ、これにより画素の開口率が低下する。
このように、アクティブマトリクス型の液晶表示装置においては、補助容量を確保しつつ画素の高開口率化を図る点で改良の余地があった。特に、ａ－Ｓｉ半導体層を有する液晶表示装置においては、上記のように開口率の低下が生じやすく、更に、ａ－Ｓｉ半導体層は、電子移動度が０．５ｃｍ２／ｓ・Ｖと低いためオン電流が不足しやすいことから、画素の高開口率化が困難であった。例えば、ａ－Ｓｉ半導体層を有する液晶表示装置は、近年、携帯電話やデジタルカメラ等のモバイル機器に要求されている、解像度が３００ｄｐｉを超える高精細化への対応は困難であり、このように高精細な液晶表示装置においては、ＣＧＳ（Ｃｏｎｔｉｎｕｏｕｓ　Ｇｒａｉｎ　Ｓｉｌｉｃｏｎ：続粒界結晶シリコン）のように電子移動度の高いポリシリコン（ｐ－Ｓｉ）を用いた半導体層を用いて対応している。
本発明は、上記現状に鑑みてなされたものであり、画素の高精細化が進んでも、簡易な構成で、画素の開口率の向上が図れる表示装置及びその製造方法を提供することを目的とするものである。
本発明者らは、画素の高精細化及び高開口率化が図れる液晶表示装置について種々検討したところ、画素の高開口率化を妨げている大きな要因としては、ブラックマトリクスがあり、これらが表示領域に占める面積の割合が大きいことに着目した。そして、ゲート絶縁膜上に形成されるパッシベーション膜と第１絶縁膜との間に透明導電膜を設けることで、透明画素電極は、透明導電膜よりも下層の電界乱れを受けにくくなるため表示領域を広くとることができ、ブラックマトリクスの幅を細くすることができるため、画素の高開口率化が図れることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、薄膜トランジスタアレイ基板と対向基板との間に液晶層が挟持され、複数の画素を有する液晶表示装置であって、上記薄膜トランジスタアレイ基板は、支持基板の主面上に格子状に配置されたゲート線及びソース線と、上記画素に配置された透明画素電極と、上記ソース線及び上記ゲート線の交点近傍に形成された薄膜トランジスタと、支持基板側から順に積層された、ゲート絶縁膜、パッシベーション膜、透明導電膜、第１絶縁膜、及び、透明画素電極を備え、上記透明画素電極は、上記第１絶縁膜に形成されたコンタクトホールを介して上記薄膜トランジスタを構成するドレイン電極と電気的に接続され、上記透明導電膜は、基板面を法線方向から見たときに、上記透明画素電極と上記ドレイン電極とが電気的に接続される領域と重畳しない液晶表示装置である。
本発明において、パッシベーション膜とは、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）等の無機材料を用いて、ＣＶＤ法、スパッタ法等により成膜したものが適用でき、ＳｉＯｘ膜、ＳｉＮｘ膜だけでなく、ＳｉＯｘ膜とＳｉＮｘ膜との積層膜であって、薄膜トランジスタの信頼性を保つものをいう。また、第１絶縁膜とは、ＳｉＯｘ、ＳｉＮｘ等の無機材料、又は感光性のアクリル樹脂等の有機絶縁膜をいい、透明画素電極とドレイン電極とを電気的に接続するためのコンタクトホールを形成する層間絶縁膜等が挙げられる。
透明導電膜は、透明画素電極が透明導電膜よりも下層の電界乱れを受けにくくなるという効果（以下、電界シールド効果とも称す。）を奏するものである。パッシベーション膜と第１絶縁膜との間に配置された透明導電膜によって電界シールド効果が得られることで、良好な画像表示を行える表示領域の拡大が図れる。また、画素の境界付近において表示不良領域を覆うようにブラックマトリクスが設けられている場合には、表示領域の拡大によって、このブラックマトリクスの幅を細くすることができ、これにより画素の開口率を高めることもできる。
本発明に係る液晶表示装置において、上記透明導電膜は、上記第１絶縁膜を介して上記透明画素電極と重なる位置にあると、透明導電膜と透明画素電極との間で補助容量を形成することができる。このような構成によると、金属材料にて形成される補助容量電極及び／又は補助容量配線を無くす、又は、少なくとも一方の面積を低減することができるため、画素の開口率の向上が図れる。
本発明に係る液晶表示装置において、上記構成のみでは補助容量が足りないときには、上記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、上記パッシベーション膜を介して上記透明導電膜と対向する補助容量電極を更に備える構成とすることで、透明導電膜と補助容量電極との間においてパッシベーション膜を誘電体として補助容量を形成できる。また、上記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、上記ゲート絶縁膜を介して上記透明導電膜と対向する補助容量配線を更に備える構成とすることによっても、透明導電膜と補助容量配線との間においてパッシベーション膜及びゲート絶縁膜を誘電体として補助容量を形成できる。更に、上記補助容量電極と上記補助容量配線とは、上記ゲート絶縁膜を介して対向する構成であると、補助容量電極と補助容量配線との間においてもゲート絶縁膜を誘電体として補助容量を形成できる。
本発明に係る液晶表示装置は、上記のように画素の高開口化が図れることから、上記画素のピッチが４０μｍ以下である液晶表示装置についても好適に適用できる。なお、本発明において、画素とは、例えば、赤（Ｒ）、青（Ｂ）、及び、緑（Ｇ）のいずれかの色のカラーフィルタを有する領域を意味し、画素ピッチとは、行方向及び列方向のうち、画素の長さが短い方向における画素の平均長さによって規定されるものである。
本発明に係る液晶表示装置において、補助容量を一定に維持することを考慮すると、上記透明導電膜の電位は、一定であることが好ましい。透明導電膜の電位を一定にする方法としては、透明導電膜を基準電位点に接続する方法（接地）、対向基板に設けられた共通電極と接続する方法が挙げられる。共通電極は、液晶層への電圧印加に用いられる。
本発明に係る液晶表示装置において好ましい一形態としては、上記透明導電膜は、基板面を法線方向から見たときに、上記第１絶縁膜の開口部及びその周辺と重畳する位置のみが開口しているものが挙げられる。このような構成によっても、画素の高開口率化が図れる。
本発明に係る液晶表示装置の製造方法の一例としては、上記薄膜トランジスタアレイ基板は、少なくとも６枚のフォトマスクを用いて形成され、上記方法は、上記薄膜トランジスタアレイ基板を形成する支持基板の主面上に第１のフォトマスクを用いてゲート線を形成する第１のフォトリソ工程と、第２のフォトマスクを用いて半導体層を形成する第２のフォトリソ工程と、第３のフォトマスクを用いてソース線を形成する第３のフォトリソ工程と、第４のフォトマスクを用いて透明導電膜を形成する第４のフォトリソ工程と、第５のフォトマスクを用いて上記透明導電膜を覆う第１絶縁膜を形成する第５のフォトリソ工程と、第６のフォトマスクを用いてソース線及びゲート線によって区画された画素に透明画素電極を形成する第６のフォトリソ工程とを備え、上記第１のフォトリソ工程と第２のフォトリソ工程との間に上記ゲート絶縁膜を形成するゲート絶縁膜形成工程を、第３のフォトリソ工程と第４のフォトリソ工程との間に上記パッシベーション膜を形成するパッシベーション膜形成工程を更に含むものが挙げられる。
上述した各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
本発明の液晶表示装置によれば、ゲート絶縁膜上に形成されるパッシベーション膜と第１絶縁膜との間に透明導電膜を設けるという簡易な構成で、良好に画像表示を行える領域の拡大が図れ、画素の高精細化及び高開口率化が実現できる。また、本発明の液晶表示装置の製造方法によれば、本発明の液晶表示装置を容易に実現できる。
実施形態１に係る液晶表示装置の画素の構成を示す平面模式図である。 実施形態１に係る透明導電膜の構成を示す平面模式図である。 （ａ）は、図１－１中のＡ－Ｂ線に沿う断面模式図であり、（ｂ）は、図１－１中のＣ－Ｄ線に沿う断面模式図である。 実施形態１に係るＴＦＴアレイ基板の製造工程を示すフローチャート図である。 図３に示すＳ１の工程における基板の断面模式図である。 図３に示すＳ２の工程における基板の断面模式図である。 図３に示すＳ３の工程における基板の断面模式図である。 図３に示すＳ４の工程における基板の断面模式図である。 図３に示すＳ５の工程における基板の断面模式図である。 図３に示すＳ６の工程における基板の断面模式図である。 実施形態２に係る液晶表示装置の画素の構成を示す平面模式図である。 実施形態２に係る透明導電膜の構成を示す平面模式図である。 （ａ）は、図５－１中のＡ－Ｂ線に沿う断面模式図であり、（ｂ）は、図５－１中のＣ－Ｄ線に沿う断面模式図であり、（ｃ）は、（ｂ）の一部を示す拡大模式図である。 図３に示すＳ１の工程における基板の断面模式図である。 図３に示すＳ２の工程における基板の断面模式図である。 図３に示すＳ３の工程における基板の断面模式図である。 図３に示すＳ４の工程における基板の断面模式図である。 図３に示すＳ５の工程における基板の断面模式図である。 図３に示すＳ６の工程における基板の断面模式図である。 実施形態３に係る液晶表示装置の画素の構成を示す平面模式図である。 実施形態３に係る透明導電膜の構成を示す平面模式図である。 （ａ）は、図８－１中のＡ－Ｂ線に沿う断面模式図であり、（ｂ）は、図８－１中のＣ－Ｄ線に沿う断面模式図であり、（ｃ）は、（ｂ）の一部を示す拡大模式図である。 図８－１に示す画素の表示領域及び非表示領域を示す平面模式図である。 図３に示すＳ１の工程における基板の断面模式図である。 図３に示すＳ２の工程における基板の断面模式図である。 図３に示すＳ３の工程における基板の断面模式図である。 図３に示すＳ４の工程における基板の断面模式図である。 図３に示すＳ５の工程における基板の断面模式図である。 図３に示すＳ６の工程における基板の断面模式図である。 本発明に係る液晶表示装置の透明導電膜の他の形態を示す平面模式図である。 比較実施形態１に係る液晶表示装置の画素の構成を示す平面模式図である。 （ａ）は、図１３中のＡ－Ｂ線に沿う断面模式図であり、（ｂ）は、図１３中のＣ－Ｄ線に沿う断面模式図である。 図１３に示す画素の表示領域及び非表示領域を示す平面模式図である。
以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
実施形態１
図１－１は、本発明の実施形態１に係る液晶表示装置の画素の構成を示す平面模式図であり、図１－２は、透明導電膜の構成を示す平面模式図である。図２（ａ）は、図１－１中のＡ－Ｂ線に沿う断面模式図であり、図２（ｂ）は、図１－１中のＣ－Ｄ線に沿う断面模式図である。
図１－１、図２（ａ）、（ｂ）において、液晶表示装置１００は、ＴＦＴアレイ基板１１０、液晶層１２０、及び、対向基板としてのカラーフィルタ（ＣＦ）基板１３０を備える。ＴＦＴアレイ基板１１０とＣＦ基板１３０とは、液晶層１２０を介して対向して配置されている。
ＴＦＴアレイ基板１１０を構成する支持基板１０１の主面上には、ゲート線（走査配線）１０２及びソース線（信号配線）１０３が格子状に配置されている。支持基板１０１としては、ガラス基板、樹脂基板等が挙げられる。ゲート線１０２及びソース線１０３で区画された各画素には、透明画素電極１１３が配置されており、ゲート線１０２とソース線１０３との交点近傍にはスイッチング素子としてのＴＦＴ１０５が形成されている。また、複数の画素からなる表示領域の外縁には、ソース線１０３から引き出された引き出し配線１５０及びこれに繋がる端子１５１が複数配置された領域Ｓが形成されている。
ＴＦＴ１０５が形成された基板面は、図２（ａ）、（ｂ）に示すように、支持基板１０１側から順に、ゲート絶縁膜１０６、パッシベーション膜１０９、透明導電膜１１１、及び、第１絶縁膜としての層間絶縁膜１１２によって覆われている。層間絶縁膜１１２の主面上には、透明画素電極１１３が形成されており、透明画素電極１１３とドレイン電極１０８とは、層間絶縁膜１１２に形成されたコンタクトホール１１５を介して電気的に接続されている。
ゲート絶縁膜１０６は、ＳｉＯｘ、ＳｉＮｘ等の無機材料にて形成され、ゲート絶縁膜１０６の膜厚は、例えば、２００ｎｍ～５００ｎｍ程度とする。
パッシベーション膜１０９としては、ＳｉＯｘ、ＳｉＮｘ等の無機材料を用いて、ＣＶＤ法、スパッタ法等により成膜したものが適用でき、ＳｉＯｘ膜、ＳｉＮｘ膜だけでなくＳｉＯｘ膜とＳｉＮｘ膜との積層膜であってもよい。
透明導電膜１１１は、図１－２に示すように、基板のほぼ全面を覆うように形成されているが、基板面を法線方向から見たときに、コンタクトホール１１５と重畳する位置及びその周辺には、開口２１１ａが形成されている。
透明導電膜１１１は、ＩＴＯ（Ｉｎｄｉｕｍ－Ｔｉｎ－Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｉｄｉｕｍ－Ｚｉｎｃ－Ｏｘｉｄｅ）、ＩＤＩＸＯ（酸化インジウム－インジウム亜鉛酸化物；Ｉｎ２Ｏ３（ＺｎＯ）ｎ）、酸化錫ＳｎＯ２等の透明電極材料にて形成され、その膜厚は５０ｎｍ～２００ｎｍ程度とする。液晶表示装置１００を駆動する際の透明導電膜１１１の電位は、０又は一定である。
層間絶縁膜１１２は、例えば、感光性のアクリル樹脂（ＪＳＲ社製、品番ＪＡＳ－１５０、比誘電率３．４）を用いて形成する。信頼性の向上を図るためには、感光性のアクリル樹脂以外にＳｉＯｘ、ＳｉＮｘ等の無機材料を使用してもよい。
透明画素電極１１３は、ＩＴＯやＩＺＯ等の透明電極材料にて形成し、その膜厚を５０ｎｍ～２００ｎｍ程度とする。
ＴＦＴ１０５が形成された領域をより詳細に見ると、図２（ａ）に示すように、支持基板１０１の主面上には、ゲート線１０２に繋がるゲート電極１０２ａが形成されており、ゲート絶縁膜１０６にて覆われている。
ゲート絶縁膜１０６を介してゲート電極１０２ａと対向する位置には、チャネル層としての半導体層１０７が形成されている。半導体層１０７を形成する半導体材料は特に限定されるものではなく、ａ－Ｓｉ、ｐ－Ｓｉの他、酸化物半導体等も適用できる。
具体的には、ａ－Ｓｉで形成された半導体層１０７は、上記のように電子移動度が低いものの、結晶性が低いため大面積の膜を容易に形成でき、大型の液晶表示装置に適している。また、光にあたるとオフ電流が発生しやすいことから、上記のように基板面を法線方向から見たときに、ＴＦＴ１０５と重畳する位置にブラックマトリクス２０２を設けるが、本実施形態に係る液晶表示装置１００においては、後述のように、他の領域に設けられるブラックマトリクス２０２の面積を低減できるため、結果としてａ－Ｓｉ半導体層を有する液晶表示装置１００であっても画素の高開口率化が図れる。
ｐ－Ｓｉで形成された半導体層１０７は、ａ－Ｓｉで形成された半導体層１０７に比べて電子移動度が高く優れたＴＦＴ特性が得られるが、結晶性が高いため大面積の膜は形成しにくく、小型の液晶表示装置に適している。また、酸化物半導体で形成された半導体層１０７も電子移動度が高いため、優れたＴＦＴ特性が得られる。半導体層１０７の膜厚は、特に限定されるものではなく、例えば、１０ｎｍ～３００ｎｍ程度とする。
半導体層１０７は、ソース線１０３に繋がるソース電極１０３ａ及びドレイン電極１０８にて覆われており、ゲート電極１０２ａ、ゲート絶縁膜１０６、半導体層１０７、ソース電極１０３ａ、及び、ドレイン電極１０８によってＴＦＴ１０５が構成される。
ソース線１０３、ソース電極１０３ａ、ドレイン電極１０８、及び、ゲート電極１０２ａは、低抵抗化を図るために、上記した金属材料にて形成された金属配線や電極であることが好ましい。これらは、単層構造又は積層構造のいずれであってもよく、それぞれ同じ材料で形成されていても異なった材料で形成されていてもよい。一例としては、ソース線１０３、ソース電極１０３ａ、ゲート電極１０２ａ、及び、ドレイン電極１０８がＴｉとＡｌとの積層膜で形成され、この積層膜の膜厚が、８０ｎｍ～５５０ｎｍ程度であるものが挙げられる。
一方で、ＣＦ基板１３０は、図２（ａ）、（ｂ）に示すように、支持基板２０１の主面上に、ブラックマトリクス２０２と、ＣＦ層２０３とが設けられている。ブラックマトリクス２０２は、基板面を法線方向から見たときに、画素の境界と重なる位置に形成され、各画素を区画する。
また、ＴＦＴ１０５を構成する半導体層１０７がａ－Ｓｉにて形成されているときには、ＴＦＴ１０５に光があたると漏れ電流が発生するため、ブラックマトリクス２０２は、上記のように画素の境界だけでなく、基板面を法線方向から見たときに、ＴＦＴ１０５と重畳する領域にも形成される。ＣＦ層２０３は、例えば、赤（Ｒ）、青（Ｂ）、及び、緑（Ｇ）の色を有し、画素毎にいずれかの色のＣＦ層２０３が配置される。
ＣＦ基板１３０の液晶層１２０側の主面には、厚み５０ｎｍ～２００ｎｍ程度の対向電極２０４が形成されており、ブラックマトリクス２０２が形成された領域には、フォトスペーサ（図示せず）が設けられている。
上記のように構成された液晶表示装置１００は、パッシベーション膜１０９と層間絶縁膜１１２との間に、画素のほぼ全面を覆う透明導電膜１１１が設けられているため、透明画素電極１１３は、ゲート電圧による電界乱れの影響を受けにくくなる。これにより、表示不良、特に画素の境界付近で生じる表示不良を低減でき、表示領域の拡大が図れる。
また、画素の境界付近で生じる表示不良領域は、基板面を法線方向から見たときに、この表示不良領域と重畳する位置にブラックマトリクス２０２を設けることで、表示不良を改善していたが、表示不良領域が低減されることでこの領域と重畳するブラックマトリクス２０２の面積を小さくでき、より一層の画素の高開口率化が図れる。ここでは、基板面を法線方向から見たときに、ソース線１０３と重畳するブラックマトリクスの幅Ｗ１、及び、ゲート線１０２と重畳するブラックマトリクスの幅Ｗ２を狭くすることができる。
また、本実施形態に係る液晶表示装置１００は、透明導電膜１１１と透明画素電極１１３との間で第１絶縁膜としての層間絶縁膜１１２を誘電体として補助容量Ｃｓ１を形成できる。このような構成とすることで、液晶表示装置において補助容量を形成するために設けられているメタル材料からなるＣｓ配線やＣｓ電極が不要となり、補助容量を確保しつつ画素の開口率を高めることができる。
更に、ソース線１０３と透明画素電極１１３との間で形成される寄生容量ムラの発生を抑制できるため、ΔＣｓｄの容量カップリング対策が不要となり、開口率の向上が図れる。
上記のような構成を有する液晶表示装置１００の製造方法の一例について、以下に、具体例を挙げて説明する。まず、ＴＦＴアレイ基板１１０の製造工程について、図３及び図４－１～図４－６を用いて説明する。図３は、本実施形態に係るＴＦＴアレイ基板１１０の製造工程を示すフローチャート図であり、図４－１～図４－６は、図３に示す各工程における基板の断面模式図である。図４－１～図４－６に示す領域Ｐ、Ｑ、Ｒ、Ｓは、それぞれ図１－１に示されているが、領域Ｔは、図示されていない。領域ＰはＴＦＴ１０５が形成されるＴＦＴ部であり、領域Ｑは補助容量が形成されるＣｓ部であり、領域Ｒは透明導電膜１１１とドレイン電極１０８との接続部であり、領域Ｔは周辺で透明導電膜１１１への電気的な接続を行っている接続部であり、領域Ｓは端子１５１が形成される端子部である。
図３に示すように、ＴＦＴアレイ基板１１０は、６枚のフォトマスクを用いた６つのフォトリソ工程（Ｓ１～Ｓ６）を経て製造され、第１のフォトリソ工程（Ｓ１）と第２のフォトリソ工程（Ｓ２）との間にゲート絶縁膜１０６を形成するゲート絶縁膜形成工程（Ｓ１１）を、第３のフォトリソ工程（Ｓ３）と第４のフォトリソ工程（Ｓ４）との間にパッシベーション膜１０９を形成するパッシベーション膜形成工程（Ｓ１２）を更に含む。
６つのフォトリソ工程（Ｓ１～Ｓ６）は、第１のフォトマスクを用いてゲート線を形成する第１のフォトリソ工程（ステップＳ１）、第２のフォトマスクを用いて半導体層を形成する第２のフォトリソ工程（ステップＳ２）、第３のフォトマスクを用いてソース線を形成する第３のフォトリソ工程（ステップＳ３）、第４のフォトマスクを用いて透明導電膜を形成する第４のフォトリソ工程（ステップＳ４）、第５のフォトマスクを用いて層間絶縁膜を形成する第５のフォトリソ工程（ステップＳ５）、及び、第６のフォトマスクを用いて透明画素電極を形成する第６のフォトリソ工程（ステップＳ６）からなる。
第１のフォトリソ工程（Ｓ１）では、支持基板１０１の主面上に、例えば、スパッタ法により、膜厚３０ｎｍ～１５０ｎｍのＴｉ膜、膜厚２００ｎｍ～５００ｎｍのＡｌ膜、及び、膜厚３０ｎｍ～１５０ｎｍのＴｉ膜をこの順番に成膜し、得られた積層膜を第１のフォトマスクを用いてエッチング処理及びレジスト剥離処理を含むフォトリソグラフィ法（以下、単にフォトリソグラフィ法と称す。）により所望の形状にパターン形成する。これにより、図４－１に示すように、領域Ｐにはゲート線１０２に繋がるゲート電極１０２ａが、領域Ｔには配線１７０が、領域Ｓには引き出し配線１５０がそれぞれ形成される。
次いで、ゲート絶縁膜形成工程（Ｓ１１）では、ゲート電極１０２ａを含めて基板の全面を覆うようにゲート絶縁膜１０６を形成する。ゲート絶縁膜１０６は、例えば、ＣＶＤ法により、ＳｉＮ２を厚み２００ｎｍ～５００ｎｍとなるように堆積することにより得られる。
第２のフォトリソ工程（Ｓ２）では、ゲート絶縁膜１０６上に、例えば、ＣＶＤ法により、ａ－Ｓｉを厚み１０ｎｍ～３００ｎｍとなるように堆積して、第２のフォトマスクを用いたフォトリソグラフィ法によって所望の形状にパターン形成する。これにより、図４－２に示すように、領域Ｐにはａ－Ｓｉ層１０７ａが形成される。また、領域Ｓにはａ－Ｓｉ層１０７ｂが形成される。
第３のフォトリソ工程（Ｓ３）では、得られたａ－Ｓｉ層１０７ａ上に、ソース電極１０３ａ及びドレイン電極１０８を形成する。ソース電極１０３ａ及びドレイン電極１０８は、例えば、スパッタ法により、Ｔｉを厚み３０ｎｍ～１５０ｎｍ、Ａｌを厚み５０ｎｍ～４００ｎｍとなるように堆積して、得られた積層膜を第３のフォトマスクを用いたフォトリソグラフィ法によって所望の形状にパターン形成する。これにより、図４－３に示すように、領域Ｐにはソース電極１０３ａ及びドレイン電極１０８が形成される。また、領域Ｓにおけるａ－Ｓｉ層１０７ａの膜厚は、エッチングによって薄くなり、半導体層１０７となる。
上記したＳ１～Ｓ３の工程によって、支持基板１０１の主面上に、ゲート電極１０２ａ、ゲート絶縁膜１０６、半導体層１０７、ソース電極１０３ａ、及び、ドレイン電極１０８が形成されることにより、ＴＦＴ１０５が得られる。
次いで、パッシベーション膜形成工程（Ｓ１２）では、基板面を覆うようにパッシベーション膜１０９を形成する。パッシベーション膜１０９は、例えば、ＣＶＤ法により、ＳｉＮ２を厚み１００ｎｍ～７００ｎｍとなるように堆積して、ソース線１０３及びドレイン電極１０８を含めて基板の全面を覆うように形成される。
次いで、例えば、スパッタ法によりＩＴＯを厚み５０ｎｍ～２００ｎｍとなるようにパッシベーション膜１０９上に堆積させて透明導電膜１１１を形成する。
そして、第４のフォトリソ工程（Ｓ４）では、第４のフォトマスクを用いて透明導電膜１１１を所望の形状にパターン形成する。これにより、図４－４に示すように、領域Ｐ、Ｑ、Ｒには、パターン形成された透明導電膜１１１が設けられる。
次いで、感光性樹脂を用いて、領域Ｐ、Ｑ、Ｒに、透明導電膜１１１を覆う層間絶縁膜１１２を形成する。
第５のフォトリソ工程（Ｓ５）では、第５のフォトマスクを用いて領域Ｒにおける層間絶縁膜１１２にコンタクトホール１１５を、領域Ｔにおける層間絶縁膜１１２にコンタクトホール１２８をそれぞれ形成するとともに、領域Ｓもパターン形成する。これにより、図４－５に示すように、領域Ｒにおいてドレイン電極１０８が、領域Ｔにおいては配線１７０が、領域Ｓにおいては引き出し配線１５０が、それぞれ露出する。
そして、基板の全面を覆うように、例えば、スパッタ法によりＩＴＯを厚み５０ｎｍ～２００ｎｍとなるように層間絶縁膜１１２上に堆積させて薄膜を形成し、第６のフォトリソ工程（Ｓ６）では、この薄膜をフォトリソグラフィ法によって第６のフォトマスクを用いて所望の形状にパターニングする。これにより、図４－６に示すように、領域Ｐ、Ｑ、Ｒには、パターン形成された透明画素電極１１３が形成され、領域Ｓには、端子１５１が形成される。
そして、領域Ｒでは、透明画素電極１１３とドレイン電極１０８とがコンタクトホール１１５を介して電気的に接続され、領域Ｔでは、透明画素電極１１３を用いて透明導電膜１１１と配線１７０とがコンタクトホール１２８を介して電気的に接続され、領域Ｓでは、引き出し配線１５０と端子１５１とが接続される。
上記Ｓ１～Ｓ６の工程によって、ＴＦＴアレイ基板１１０が完成する。次に、ＣＦ基板１３０の製造方法の一例を説明する。
まず、支持基板２０１の主面上に、黒色顔料を含む感光性樹脂をフォトリソグラフィ法により所望の形状にパターニングしてブラックマトリクス２０２を形成する。次いで、ブラックマトリクス２０２によって区画された領域に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の顔料を含む感光性樹脂を塗布して、ＣＦ層２０３を形成する。そして、基板の表面に、ＩＴＯ等の透明電極材料をスパッタ法により厚み５０ｎｍ～２００ｎｍとなるように堆積させて、フォトリソグラフィ法等により所望のパターン形状を形成して、対向電極２０４を形成する。ブラックマトリクス２０２が形成された領域には、フォトスペーサ（図示せず）を形成する。フォトスペーサは、感光性樹脂を用いてフォトリソグラフィ法により、所望の形状にパターニングすることにより得られる。このような工程を経ることでＣＦ基板１３０が完成する。
上記のように製造されたＴＦＴアレイ基板１１０及びＣＦ基板１３０の表面には、ポリイミド樹脂が印刷法により塗布され、これにより配向膜（図示せず。）が形成される。配向膜が形成された両基板は、シール材を介して貼り合わされ、滴下法、注入法等の方法により基板間に液晶が封入される。そして、貼り合せた両基板を、ダイシングにより分断して、駆動装置、筐体、光源等の各種部材が必要に応じて設けられることにより、本実施形態に係る液晶表示装置１００が得られる。
以下に、本実施形態に係る液晶表示装置１００の具体例について説明する。
実施例１
実施形態１に係る液晶表示装置１００において、画素のピッチＰ１を３９μｍとしたところ、同じ画素サイズであっても、通常の５枚マスクを用いたプロセスにて形成された液晶表示装置（後述の比較実施形態１に係る液晶表示装置５００）と比較して開口率は３５％向上していることが明らかとなった。
本発明においては、上記実施形態１に係る構成で充分な補助容量が確保できない場合には、画素の開口率はやや低下するが、Ｃｓ配線やＣｓ電極を更に設けて補助容量を確保することもできる。以下に、Ｃｓ配線及び／又はＣｓ電極を設けた構成について説明する。
実施形態２
本実施形態では、実施形態１の構成に加えて更にＣｓ電極を設けて補助容量を確保する例を挙げて説明する。上記実施形態１と同様の構成をなすものについては、同一の符号を付けて説明を省略する。
図５－１は、本発明の実施形態２に係る液晶表示装置の画素の構成を示す平面模式図であり、図５－２は、透明導電膜の構成を示す平面模式図である。図６（ａ）は、図５－１中のＡ－Ｂ線に沿う断面模式図であり、図６（ｂ）は、図５－１中のＣ－Ｄ線に沿う断面模式図であり、図６（ｃ）は、図６（ｂ）の一部を示す拡大模式図である。
図５－１において、液晶表示装置２１０は、紙面に対して画素の左下の隅にＴＦＴ１０５が位置し、ドレイン電極１０８は、画素の左下の隅から画素の中央まで延びており、画素の中央において面積の広い部分はＣｓ電極１０４ａとして機能する。層間絶縁膜１１２には、基板を法線方向から見たときに、Ｃｓ電極１０４ａと重なる位置にコンタクトホール１１８が形成されている。そして、層間絶縁膜１１２上に形成された透明画素電極１１３とＣｓ電極１０４ａとは、コンタクトホール１１８を介して電気的に接続され、透明画素電極１１３は、ＴＦＴ１０５によって個別かつ選択的に制御される。
上記実施形態１では、透明導電膜１１１は、画素の全面を覆うように形成されていたが、ここでは透明導電膜１１１ａは、図５－２、図６（ａ）、（ｂ）に示すように、基板面を法線方向から見たときに、画素の中央部、ゲート線１０２、ソース線１０３、及び、ＴＦＴ１０５と重畳する領域に形成されている。画素の中央部においては、ソース線１０３と交差するようにゲート線１０２と平行に形成されるとともに、Ｃｓ電極１０４ａと対向する領域の面積が広くなっている。また、Ｃｓ電極１０４ａと対向する領域においては、透明画素電極１１３とドレイン電極１０８（Ｃｓ電極１０４ａ）とが電気的に接続される領域とは重畳しないように、コンタクトホール１１８及びその周囲に孔２１１ｂが形成されている。
上記のように構成された液晶表示装置２１０において、ドレイン電圧保持用の補助容量は、図６（ｃ）に示すように、透明画素電極１１３と透明導電膜１１１ａとの間で層間絶縁膜１１２を誘電体として形成される補助容量Ｃｓ１と、透明導電膜１１１ａとＣｓ電極１０４ａとの間でパッシベーション膜１０９を誘電体として形成される補助容量Ｃｓ２とで確保される。
なお、透明導電膜１１１ａの形状は、特に限定されるものではなく、基板面を法線方向から見たときに、Ｃｓ電極１０４ａよりも小さい構成であっても、Ｃｓ電極１０４ａの面積と同じ、又は、それよりも大きい構成としてもよい。
以下に、本実施形態に係る液晶表示装置２１０の製造方法について説明する。ＴＦＴアレイ基板１１０ａ以外の構成は、上記実施形態１と同様であるため、ここではＴＦＴアレイ基板１１０ａの製造方法のみを説明する。図７－１～図７－６は、本実施形態に係るＴＦＴアレイ基板１１０ａの製造工程を説明する断面模式図である。本実施形態では、上記実施形態１と同様の工程によりＴＦＴアレイ基板１１０ａを製造するが、使用するフォトマスクパターンの形状が異なる。
図７－１～図７－６において、領域Ｐ、Ｓ、Ｔの構成は、上記実施形態１に係る図４－１～図４－６と同じであるが、領域ＱにおいてＣｓ電極１０４ａが配置される点で異なる。また、領域Ｒは領域Ｑに含まれる。
具体的には、図７－１に示すように、上記実施形態１と同様に第１、第２のフォトリソ工程（Ｓ１、Ｓ２）が行われた基板には、ゲート電極１０２ａ、配線１７０、及び、引き出し配線１５０が形成される。そして、ゲート絶縁膜形成工程（Ｓ１１）及び第２のフォトリソ工程（Ｓ２）が上記実施形態１と同様に行われることで、図７－２に示す状態の基板が得られる。そして、上記実施形態１と同様に第３のフォトリソ工程（Ｓ３）を行うことで、図７－３に示すように、ソース電極１０３ａ及びドレイン電極１０８が形成され、ＴＦＴ１０５が得られると供に、領域ＱにおいてＣｓ電極１０４ａが形成される。
次いで、上記実施形態１と同様にパッシベーション膜形成工程（Ｓ１２）及び第４のフォトリソ工程（Ｓ４）が行われることでパッシベーション膜１０９及びパターン形成された透明導電膜１１１が形成される。これにより、図７－４に示すように、領域Ｐ、Ｑ、Ｒには、パターン形成された透明導電膜１１１ａが形成され、透明導電膜１１１ａの中央部には、孔２１１ｂが形成される。
次いで、上記実施形態１と同様に層間絶縁膜１１２が形成され、引き続き第５のフォトリソ工程（Ｓ５）が行われる。これにより、図７－５に示すように、領域Ｑには、コンタクトホール１１８が、領域Ｔには、コンタクトホール１２８がそれぞれ形成される。
そして、基板の全面を覆うようにＩＴＯを堆積させて薄膜を形成し、第６のフォトリソ工程（Ｓ６）を行うことにより、図７－６に示すように、領域Ｑにおいては、透明画素電極１１３とＣｓ電極１０４ａとがコンタクトホール１１８を介して導通し、領域Ｔにおいては、透明画素電極１１３を用いて透明導電膜１１１ａと配線１７０とがコンタクトホール１２８を介して導通し、領域Ｓにおいては、引き出し配線１５０と端子１５１とが導通する。
実施形態３
本実施形態では、実施形態２の構成に加えて更にＣｓ配線を設けて補助容量を確保する例を挙げて説明する。上記実施形態１、２と同様の構成をなすものについては、同一の符号を付けて説明を省略する。
図８－１は、本発明の実施形態３に係る液晶表示装置の画素の構成を示す平面模式図であり、図８－２は、透明導電膜の構成を示す平面模式図である。図９（ａ）は、図８－１中のＡ－Ｂ線に沿う断面模式図であり、図９（ｂ）は、図８－１中のＣ－Ｄ線に沿う断面模式図であり、図９（ｃ）は、図９（ｂ）の一部を示す拡大模式図である。
図８－１、図９（ａ）～（ｃ）に示す液晶表示装置２２０は、上記実施形態２に係る液晶表示装置２１０の構成に加えて更に、隣接するゲート線１０２の間にソース線１１３と直交するように形成されたＣｓ配線１０４を有する。同一行の画素では共通のＣｓ配線１０４が利用される。Ｃｓ配線１０４は、ゲート線１０２と同層に配置される。透明導電膜１１１ｂは、上記実施形態２に係る透明導電膜１１１ａとほぼ同様の構成であり、Ｃｓ配線１０４の一部とも重畳するように形成されている。
上記のように構成された液晶表示装置２２０において、ドレイン電圧保持用の補助容量は、図９（ｃ）に示すように、上記した補助容量Ｃｓ１、Ｃｓ２に加えて、Ｃｓ電極１０４ａとＣｓ配線１０４との間においてゲート絶縁膜１０６を誘電体として形成される補助容量Ｃｓ３とで確保される。
図１０は、図８－１に示す画素の表示領域及び非表示領域を示す平面模式図である。図１０において、黒色部分は非表示領域３００であり、着目されていない部分が表示領域３１０である。非表示領域３００とは、具体的には、ブラックマトリクスや金属材料からなる配線等によって遮光され、表示されない領域である。
後述する比較実施形態１において図１５を用いて説明する液晶表示装置５００の画素と比べると、Ｃｓ配線１０４の幅Ｗ３、及び、ブラックマトリクス２０２の幅Ｗ１、Ｗ２、Ｃｓ電極１０４ａの幅Ｗ４は、格段に細くなっている。このように、本実施形態に係る液晶表示装置２２０は、上記実施形態１に係る液晶表示装置１００に比べて画素の開口率は低くなっているが、比較実施形態１に係る液晶表示装置５００と比較すると、画素の開口率ははるかに向上している。
なお、上記説明では、Ｃｓ配線１０４よりも上層にＣｓ電極１０４ａを設けた例を挙げて説明したが、本発明はこれに限定されるものではなく、Ｃｓ電極１０４ａの上層にＣｓ配線１０４が配置されていてもよい。
以下に、本実施形態に係る液晶表示装置２２０の製造方法について説明する。ＴＦＴアレイ基板１１０ｂ以外の構成は、上記実施形態２と同様であるため、ここではＴＦＴアレイ基板１１０ｂの製造方法のみを説明する。図１１－１～図１１－６は、本実施形態に係るＴＦＴアレイ基板１１０ｂの製造工程を説明する断面模式図である。本実施形態では、上記実施形態１、２と同様の工程によりＴＦＴアレイ基板１１０ｂを製造するが、使用するフォトマスクパターンの形状が異なる。
図１１－１～図１１－６において、領域Ｐ、Ｔ、Ｓの構成は、上記実施形態２に係る図７－１～図７－６と同じであるが、領域ＱにおいてＣｓ配線１０４が更に形成される点で異なる。すなわち、図１１－１に示すように、上記実施形態２に係る第１のフォトリソ工程（Ｓ１）を経た基板は、領域ＱにおいてＣｓ配線１０４が形成される。
次いで、Ｃｓ配線１０４を含めて基板面を覆うように上記と同様にゲート絶縁膜１０６を形成し、第２のフォトリソ工程（Ｓ２）において、図１１－２に示すように、ａ－Ｓｉ層１０７ａ及びａ－Ｓｉ層１０７ｂを形成する。
そして、上記と同様に第３のフォトリソ工程（Ｓ３）を行うことにより、ソース電極１０３ａ及びドレイン電極１０８が形成される。また、領域Ｑには、Ｃｓ電極１０４ａが形成される。
次いで、上記実施形態２と同様にパッシベーション膜１０９及び透明導電膜１１１が形成され、第４のフォトリソ工程（Ｓ４）が行われる。これにより、図１１－４に示すように、領域Ｐ、Ｑ、Ｒには、パターン形成された透明導電膜１１１ｂ及び孔２１１ｂが形成される。
次いで、上記実施形態２と同様に層間絶縁膜１１２が形成され、引き続き第５のフォトリソ工程（Ｓ５）が行われる。これにより、図１１－５に示すように、領域Ｑには、コンタクトホール１１８が形成される。
そして、基板の全面を覆うようにＩＴＯを堆積させて薄膜を形成し、第６のフォトリソ工程（Ｓ６）を行うことにより、図１１－６に示すように、領域Ｑにおいては、透明画素電極１１３とＣｓ電極１０４ａとがコンタクトホール１１８を介して導通し、領域Ｓにおいては、引き出し配線１５０と端子１５１とが導通する。これにより、本実施形態に係るＴＦＴアレイ基板１１０ｂが完成する。
本実施形態においては、上述のように、パッシベーション膜１０９と層間絶縁膜１１２との間に透明導電膜１１１ｂを形成することで、Ｃｓ配線１０４とＣｓ電極１０４ａとの間で形成される補助容量Ｃｓ３だけでなく、透明導電膜１１１ａとＣｓ配線１０４との間で形成される補助容量Ｃｓ２、透明導電膜１１１ａと透明画素電極１１３Ｃｓとの間で形成される補助容量Ｃｓ１も得られることから、画素の高精細化を図っても、Ｃｓ配線１０４の面積を低減して画素の高開口率化が図れる。
なお、上記実施形態１では、透明導電膜１１１は、基板の全面に形成されており、実施形態２、３では、透明導電膜１１１ａ、１１１ｂは、画素の中央部、画素を区画する領域（ゲート線１０２、ソース線１０３と重畳する領域）、及び、ＴＦＴ１０５と重畳する領域に形成されていたが、本発明において透明導電膜の形状はこれらに限定されるものではなく、例えば、透明導電膜は、画素の中央部のみに形成されていてもよい。この場合には、上記したシールド効果は低減するが、画素の開口率を維持しつつ、充分なＣｓ容量を確保できる。
また、透明導電膜は、基板面を法線方向から見たときに、画素を区画する領域と重畳する領域のみに形成されていてもよい。図１２は、本発明に係る液晶表示装置の透明導電膜の他の形態を示す平面模式図である。図１２に示すように、透明導電膜１１１ｃは、基板面を法線方向から見たときに、ソース線１０３と重畳する位置にのみ形成されている。このようなストライプ状の透明導電膜１１１ｃとすることで、透明画素電極１１３がゲート電圧による電界乱れの影響を受けにくくなるという電界シールド効果を維持しつつ、ソース線１０３の負荷容量の増加による信号遅延を解消できる。
なお、上記実施形態では、画素の開口率を向上させるためにＣｓ配線１０４の幅Ｗ１を狭くした例について説明したが、本発明はこれに限定されるものではなく、Ｃｓ電極１０４ａの幅Ｗ２を狭くしてもよく、又は、Ｃｓ配線１０４及びＣｓ電極１０４ａの両方の幅を狭くして開口率の向上を図ってもよい。
また、上記各実施形態では、ブラックマトリクス２０２及びＣＦ層２０３をＣＦ基板１３０の側に設けた例を挙げて説明したが、本発明はこれに限定されるものではなく、これらの部材はＴＦＴアレイ基板の側に形成することもできる。
また、上記各実施形態では、ボトムゲート型のＴＦＴを備える液晶表示装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、トップゲート型のＴＦＴを備える液晶表示装置についても適用できる。更に、補助容量は、少なくとも透明導電膜１１１、１１１ａと透明画素電極１１３との間で形成されていればよく、それ以外の補助容量の形成箇所は特に限定されるものではなく、必要に応じて適宜設定できる。
比較実施形態１
図１３は、比較実施形態１に係る液晶表示装置の画素の構成を示す平面模式図であり、図１４（ａ）は、図１３中のＡ－Ｂ線に沿う断面模式図であり、図１４（ｂ）は、図１３中のＣ－Ｄ線に沿う断面模式図である。図１５は、図１３に示す画素の表示領域及び非表示領域を示す平面模式図である。図１３～図１５において、上記各実施形態と同様の構成をなすものについては、同一の符号をつけて説明を省略する。
図１３、図１４（ａ）、（ｂ）において、液晶表示装置５００は、パッシベーション膜１０９と層間絶縁膜１１２との間に透明導電膜１１１は形成されておらず、補助容量は、Ｃｓ配線２２４とＣｓ電極１０４ａとの間でゲート絶縁膜１０６を誘電体として形成される補助容量Ｃｓ５のみで構成されている。
そのため、補助容量を確保するために、Ｃｓ配線２２４の幅Ｗ５は、上記実施形態３に係るＣｓ配線１０４の幅Ｗ３よりも広く形成されている。また、透明画素電極１１３は、ゲート電圧による電界乱れの影響を受けやすいため、画素の境界付近において表示特性が低下しやすい。そこで、画素の境界付近におけるブラックマトリクス２０２ａの幅Ｗ７、Ｗ８は、実施形態３に係るブラックマトリクス２０２の幅Ｗ１、Ｗ２よりも広く形成されている。なお、Ｃｓ電極１０４ａの幅Ｗ６は、Ｃｓ配線１０４の幅Ｗ４と同じである。
図１５において、黒色部分は非表示領域３００であり、着目されていない部分が表示領域３１０である。本比較実施形態に係る図１５と、上記実施形態３に係る図１０とを比較すると、図１５の方が明らかに非表示領域３００が多く、画素の開口率が低くなっている。
上述した実施形態における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
なお、本願は、２００９年９月８日に出願された日本国特許出願２００９－２０７４７４号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
１００、２１０、２２０、５００　液晶表示装置
１０１、２０１　支持基板
１０２　ゲート線
１０２ａ　ゲート電極
１０３　ソース線
１０３ａ　ソース電極
１０４、２２４　Ｃｓ配線
１０４ａ、２２４ａ　Ｃｓ電極
１０５　ＴＦＴ
１０６　ゲート絶縁膜
１０７　半導体層
１０７ａ、１０７ｂ　ａ－Ｓｉ層
１０８　ドレイン電極
１０９　パッシベーション膜
１１０、１１０ａ、１１０ｂ　ＴＦＴアレイ基板
１１１、１１１ａ、１１１ｂ、１１１ｃ　透明導電膜
１１２　層間絶縁膜
１１３　透明画素電極
１２０　液晶層
１３０　ＣＦ基板
１１５、１１８、１２８　コンタクトホール
１５０　引き出し配線
１５１　端子
２０２、２０２ａ　ブラックマトリクス
２０３　ＣＦ層
２０４　対向電極
２１１ａ、２１１ｂ　孔
３００　非表示領域
３１０　表示領域
Ｗ１～Ｗ９　幅
Ｃｓ１～Ｃｓ５　補助容量
Ｐ、Ｑ、Ｒ、Ｓ、Ｔ　領域
Ｐ１　画素のピッチ

Claims (9)

  1. 薄膜トランジスタアレイ基板と対向基板との間に液晶層が挟持され、複数の画素を有する液晶表示装置であって、
    該薄膜トランジスタアレイ基板は、
    支持基板の主面上に格子状に配置されたゲート線及びソース線と、
    該画素に配置された透明画素電極と、
    該ソース線及び該ゲート線の交点近傍に形成された薄膜トランジスタと、
    支持基板側から順に積層された、ゲート絶縁膜、パッシベーション膜、透明導電膜、第１絶縁膜、及び、透明画素電極を備え、
    該透明画素電極は、該第１絶縁膜に形成されたコンタクトホールを介して該薄膜トランジスタを構成するドレイン電極と電気的に接続され、
    該透明導電膜は、基板面を法線方向から見たときに、該透明画素電極と該ドレイン電極とが電気的に接続される領域と重畳しないことを特徴とする液晶表示装置。
  2. 前記透明導電膜は、前記第１絶縁膜を介して前記透明画素電極と重なる位置にあることを特徴とする請求項１記載の液晶表示装置。
  3. 前記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、前記パッシベーション膜を介して該透明導電膜と対向する補助容量電極を更に備えることを特徴とする請求項１又は２記載の液晶表示装置。
  4. 前記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、該ゲート絶縁膜を介して該透明導電膜と対向する補助容量配線を更に備えることを特徴とする請求項１～３のいずれかに記載の液晶表示装置。
  5. 前記補助容量電極と前記補助容量配線とは、前記ゲート絶縁膜を介して対向することを特徴とする請求項４記載の液晶表示装置。
  6. 前記画素のピッチは、４０μｍ以下であることを特徴とする請求項１～５のいずれかに記載の液晶表示装置。
  7. 前記透明導電膜の電位は、一定であることを特徴とする請求項１～６のいずれかに記載の液晶表示装置。
  8. 前記透明導電膜は、基板面を法線方向から見たときに、前記第１絶縁膜の開口部及びその周辺と重畳する位置のみが開口している請求項１～７のいずれかに記載の液晶表示装置。
  9. 請求項１記載の液晶表示装置の製造方法であって、
    前記薄膜トランジスタアレイ基板は、少なくとも６枚のフォトマスクを用いて形成され、
    該方法は、該薄膜トランジスタアレイ基板を形成する支持基板の主面上に第１のフォトマスクを用いてゲート線を形成する第１のフォトリソ工程と、
    第２のフォトマスクを用いて半導体層を形成する第２のフォトリソ工程と、
    第３のフォトマスクを用いてソース線を形成する第３のフォトリソ工程と、
    第４のフォトマスクを用いて透明導電膜を形成する第４のフォトリソ工程と、
    第５のフォトマスクを用いて該透明導電膜を覆う第１絶縁膜を形成する第５のフォトリソ工程と、
    第６のフォトマスクを用いてソース線及びゲート線によって区画された画素に透明画素電極を形成する第６のフォトリソ工程とを備え、
    該第１のフォトリソ工程と第２のフォトリソ工程との間に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程を、第３のフォトリソ工程と第４のフォトリソ工程との間に前記パッシベーション膜を形成するパッシベーション膜形成工程を更に含むことを特徴とする液晶表示装置の製造方法。
PCT/JP2010/057605 2009-09-08 2010-04-28 液晶表示装置及びその製造方法 WO2011030583A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201080038924.0A CN102483546B (zh) 2009-09-08 2010-04-28 液晶显示装置及其制造方法
JP2011530765A JPWO2011030583A1 (ja) 2009-09-08 2010-04-28 液晶表示装置及びその製造方法
EP10815181.2A EP2477064A4 (en) 2009-09-08 2010-04-28 LIQUID CRYSTAL DISPLAY DEVICE AND MANUFACTURING METHOD THEREFOR
US13/392,885 US8692756B2 (en) 2009-09-08 2010-04-28 Liquid crystal display device and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-207474 2009-09-08
JP2009207474 2009-09-08

Publications (1)

Publication Number Publication Date
WO2011030583A1 true WO2011030583A1 (ja) 2011-03-17

Family

ID=43732260

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/057605 WO2011030583A1 (ja) 2009-09-08 2010-04-28 液晶表示装置及びその製造方法

Country Status (5)

Country Link
US (1) US8692756B2 (ja)
EP (1) EP2477064A4 (ja)
JP (1) JPWO2011030583A1 (ja)
CN (1) CN102483546B (ja)
WO (1) WO2011030583A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012208293A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 液晶装置および電子機器
JP2018087977A (ja) * 2016-11-23 2018-06-07 株式会社半導体エネルギー研究所 表示装置および電子機器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102879944A (zh) * 2012-09-19 2013-01-16 京东方科技集团股份有限公司 一种液晶显示面板及其制造方法、显示装置
JP5956600B2 (ja) * 2012-10-30 2016-07-27 シャープ株式会社 アクティブマトリクス基板、表示パネル及びそれを備えた表示装置
CN104166278B (zh) * 2013-05-16 2019-03-01 瀚宇彩晶股份有限公司 像素阵列基板
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104020593A (zh) * 2014-05-30 2014-09-03 深圳市华星光电技术有限公司 阵列基板、制作方法及液晶显示面板
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
CN105988258A (zh) * 2015-03-23 2016-10-05 群创光电股份有限公司 显示器面板
CN106200141B (zh) * 2015-04-30 2024-03-01 群创光电股份有限公司 显示装置
TWI576646B (zh) 2015-04-30 2017-04-01 群創光電股份有限公司 顯示裝置
WO2017055971A1 (en) * 2015-10-01 2017-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR102523971B1 (ko) 2016-06-16 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110291607B (zh) * 2017-02-06 2021-12-07 夏普株式会社 显示装置
CN110780494A (zh) * 2018-07-25 2020-02-11 夏普株式会社 液晶显示装置用阵列基板以及液晶显示装置
JP7271368B2 (ja) * 2019-08-26 2023-05-11 株式会社ジャパンディスプレイ 照明装置及び表示装置
CN111580300B (zh) * 2020-05-29 2022-09-20 厦门天马微电子有限公司 一种显示面板及显示装置
CN114509903B (zh) * 2022-02-10 2024-02-13 武汉华星光电技术有限公司 显示面板
JP2024111434A (ja) * 2023-02-06 2024-08-19 株式会社ジャパンディスプレイ 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184416A (ja) * 1997-09-08 1999-03-26 Sony Corp 液晶表示素子
JP2000199917A (ja) 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2008145461A (ja) * 2006-12-06 2008-06-26 Hitachi Displays Ltd 液晶表示装置
JP2009207474A (ja) 2008-03-03 2009-09-17 Takami Onuma 農業ハウスの融雪並びに低温及び高温障害防止具

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459596A (en) * 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
JPH09281508A (ja) * 1996-04-12 1997-10-31 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JPH10170937A (ja) * 1996-12-06 1998-06-26 Casio Comput Co Ltd 液晶表示装置
KR100321925B1 (ko) * 1998-11-26 2002-10-25 삼성전자 주식회사 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
JP3134866B2 (ja) * 1999-02-05 2001-02-13 日本電気株式会社 液晶表示装置とその製造方法
JP2006195098A (ja) 2005-01-12 2006-07-27 Toshiba Matsushita Display Technology Co Ltd マトリクスアレイ基板、その製造方法、及び平面表示装置
TWI752316B (zh) * 2006-05-16 2022-01-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP4818839B2 (ja) * 2006-07-19 2011-11-16 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184416A (ja) * 1997-09-08 1999-03-26 Sony Corp 液晶表示素子
JP2000199917A (ja) 1998-10-26 2000-07-18 Sharp Corp 液晶表示装置の製造方法および液晶表示装置
JP2008145461A (ja) * 2006-12-06 2008-06-26 Hitachi Displays Ltd 液晶表示装置
JP2009207474A (ja) 2008-03-03 2009-09-17 Takami Onuma 農業ハウスの融雪並びに低温及び高温障害防止具

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2477064A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012208293A (ja) * 2011-03-29 2012-10-25 Seiko Epson Corp 液晶装置および電子機器
JP2018087977A (ja) * 2016-11-23 2018-06-07 株式会社半導体エネルギー研究所 表示装置および電子機器
JP7076196B2 (ja) 2016-11-23 2022-05-27 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2022103303A (ja) * 2016-11-23 2022-07-07 株式会社半導体エネルギー研究所 表示装置、電子機器
JP7216855B2 (ja) 2016-11-23 2023-02-01 株式会社半導体エネルギー研究所 表示装置、電子機器

Also Published As

Publication number Publication date
CN102483546B (zh) 2015-04-01
US20120162055A1 (en) 2012-06-28
EP2477064A4 (en) 2015-11-04
JPWO2011030583A1 (ja) 2013-02-04
US8692756B2 (en) 2014-04-08
EP2477064A1 (en) 2012-07-18
CN102483546A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
WO2011030583A1 (ja) 液晶表示装置及びその製造方法
JP3307150B2 (ja) アクティブマトリクス型表示装置
US6259200B1 (en) Active-matrix display apparatus
US6356318B1 (en) Active-matrix liquid crystal display having storage capacitors of area smaller than that of pixel electrodes
JP4178090B2 (ja) 電極配線基板および表示装置
JP4266793B2 (ja) 液晶表示装置用アレイ基板
TWI464882B (zh) 薄膜電晶體基板及其製造方法
JP4784382B2 (ja) 液晶表示装置
JP2002277889A (ja) アクティブマトリクス型液晶表示装置
JP2015049426A (ja) 液晶表示装置
JP2004109248A (ja) 液晶表示装置及びその製造方法
US9235091B2 (en) Liquid crystal display device and manufacturing method thereof
WO2009081633A1 (ja) アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法
WO2017213180A1 (ja) 表示装置及びその製造方法
JP3657702B2 (ja) 液晶表示装置
US20040135939A1 (en) Liquid crystal display device with light shielding structure and method for forming the same
WO2018012455A1 (ja) 液晶表示装置
JP2002116712A (ja) 表示装置および表示装置の製造方法
US8350978B2 (en) Liquid crystal display
JP7274627B2 (ja) 表示装置
JP4946250B2 (ja) 液晶表示装置
KR20120130983A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20010100614A (ko) 액정 표시 장치용 기판
JP2000206565A (ja) 表示装置用半導体素子及びこれを用いた液晶表示装置
WO2023184426A1 (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080038924.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10815181

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011530765

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13392885

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010815181

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE