CN102483546A - 液晶显示装置及其制造方法 - Google Patents

液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN102483546A
CN102483546A CN2010800389240A CN201080038924A CN102483546A CN 102483546 A CN102483546 A CN 102483546A CN 2010800389240 A CN2010800389240 A CN 2010800389240A CN 201080038924 A CN201080038924 A CN 201080038924A CN 102483546 A CN102483546 A CN 102483546A
Authority
CN
China
Prior art keywords
liquid crystal
mentioned
electrode
crystal indicator
nesa coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800389240A
Other languages
English (en)
Other versions
CN102483546B (zh
Inventor
原义仁
中田幸伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102483546A publication Critical patent/CN102483546A/zh
Application granted granted Critical
Publication of CN102483546B publication Critical patent/CN102483546B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

本发明提供即使进行像素的高精细化也能以简单构成确保所需的辅助电容并且实现像素的开口率的提高的显示装置及其制造方法。本发明的液晶显示装置是具有多个像素的液晶显示装置，薄膜晶体管阵列基板具备：栅极线和源极线，其按格子状配置于支撑基板的主面上；透明像素电极；薄膜晶体管；以及从支撑基板侧起依次层叠的栅极绝缘膜、钝化膜、透明导电膜、第1绝缘膜以及透明像素电极，透明像素电极通过形成于第1绝缘膜中的接触孔与构成薄膜晶体管的漏极电极电连接，从法线方向观看基板面时，透明导电膜与将透明像素电极和漏极电极电连接的区域不重叠。

Description

液晶显示装置及其制造方法
技术领域
本发明涉及液晶显示装置及其制造方法。更详细地，涉及有源矩阵型的液晶显示装置及其制造方法。
背景技术
在液晶显示装置、有机EL显示器等显示装置的领域，伴随对分辨率的提高、装置的小型化的要求，像素的高精细化正在进展。另外，不仅要求像素的高精细化，也要求像素的高开口率化。这些要求特别是在像素间距为40μm以下的高精细的液晶显示装置中显著。
例如，在专利文献1中提出了实现像素的高精细化的有源矩阵型的液晶显示装置。有源矩阵型的液晶显示装置具有如下构成：在具备TFT(Thin Film Transistor：薄膜晶体管)的TFT阵列基板与相对基板之间配置有液晶层。
在上述液晶显示装置中，当进行像素的高精细化时，伴随于此，配线电阻变大，因此容易产生信号延迟。因此，在专利文献1中提出了如下手法：为了消除信号延迟，由铝(Al)、铜(Cu)、钛(Ti)、银(Ag)等低电阻的金属材料形成栅极线、源极线、辅助电容配线等各种配线。下面，将由这些金属材料形成的配线也称为金属配线。
在液晶显示装置中，为了提高像素的开口率、即显示区域相对于总显示画面的比例，需要尽量减少成为遮光部的区域。另外，为了使TFT阵列基板和相对基板精度良好地对位，也优选遮光部尽量少。遮光部除了以划分各像素的方式设于像素的边界之外，还根据需要以覆盖TFT、显示特性容易劣化的区域等的方式设置。
在专利文献1中，应用如下手法：因为上述金属配线具有遮光性，所以使得在能由该金属配线遮光的区域不形成另外的遮光部而实现遮光部的减少，减少两基板的位置偏差并且实现开口率的提高。
另外，在形成于TFT阵列基板的配线上设置特殊构成的层间绝缘膜，在该层间绝缘膜上配置透明像素电极，由此实现像素的高开口率化。
现有技术文献
专利文献
专利文献1：特开2000-199917号公报
发明内容
发明要解决的问题
但是，即使是具有上述构成的液晶显示装置，仍然不能说像素的开口率充分，要求进一步的开口率的提高。
作为妨碍像素的高开口率化的主要原因之一，可列举用于形成辅助电容的电极和/或配线由金属材料形成。在液晶显示装置中，辅助电容与液晶电容并列地设置，例如利用辅助电容电极和辅助电容配线形成。为了实现像素的高精细化并且确保所需的辅助电容，需要增大辅助电容电极和辅助电容配线的面积，但辅助电容电极和辅助电容配线因为由上述金属材料形成，所以成为遮光部，因此增大它们的面积关联到像素的开口率的降低。
另外，伴随像素的高精细化，设于像素的边界的被称为黑矩阵的遮光部的宽度变粗也是使开口率降低的主要原因之一。在有源矩阵型的液晶显示装置中，在形成于TFT阵列基板的透明像素电极与形成于相对基板的共用电极之间对液晶层施加电压来进行图像显示，但透明像素电极容易受到构成TFT的栅极电压的影响，由此有时显示特性降低。特别是在像素的边界附近容易产生显示特性的降低，因此加粗黑矩阵的宽度使得不影响显示特性，但由于这样的遮光部的面积的增加，妨碍像素的开口率的提高。
此外，在具备含非晶硅(a-Si)的半导体层的液晶显示装置中，基于下述理由，需要增加遮光部的面积，由此也妨碍像素的开口率的提高。即，TFT包含连接到栅极线的栅极电极、连接到源极线的源极电极、以及漏极电极，还具备半导体层。半导体层含非晶硅(a-Si)、多晶硅、单晶硅等，但由a-Si形成的半导体层(下面也称为a-Si半导体层。)的截止电流由于光而容易增加。因此，在从法线方向观看基板面时与TFT重叠的位置设有遮光部，由此像素的开口率降低。
这样，在有源矩阵型的液晶显示装置中，在确保辅助电容并且实现像素的高开口率化的方面具有改进的余地。特别是在具有a-Si半导体层的液晶显示装置中，如上所述容易产生开口率的降低，而且，a-Si半导体层因为电子迁移率低至0.5cm2/S·V，所以导通电流容易不足，由此像素的高开口率化困难。例如具有a-Si半导体层的液晶显示装置对近年来在手机、数码相机等移动设备中所要求的分辨率超过300dpi的高精细化的应对困难，这样，在高精细的液晶显示装置中使用半导体层来应对，半导体层使用如CGS(Continuous Grain Silicon：连续晶界结晶硅)那样电子迁移率高的多晶硅(p-Si)。
本发明是鉴于上述现状而完成的，其目的在于提供即使进行像素的高精细化也能以简单构成实现像素的开口率的提高的显示装置及其制造方法。
用于解决问题的方案
本发明人对实现像素的高精细化和高开口率化的液晶显示装置进行各种研究的结果是：妨碍像素的高开口率化的最主要原因在于黑矩阵，注意到它们占显示区域的面积的比例大。并且发现：通过在形成于栅极绝缘膜上的钝化膜与第1绝缘膜之间设置透明导电膜，透明像素电极难以受到比透明导电膜靠下层的电场混乱的影响，因此能加大显示区域，能使黑矩阵的宽度变细，故实现像素的高开口率化；想到能很好地解决上述问题，达成了本发明。
即，本发明是液晶显示装置，在薄膜晶体管阵列基板与相对基板之间夹持有液晶层，具有多个像素，上述薄膜晶体管阵列基板具备：栅极线和源极线，其按格子状配置于支撑基板的主面上；透明像素电极，其配置于上述像素中；薄膜晶体管，其形成于上述源极线和上述栅极线的交点附近；以及从支撑基板侧起依次层叠的栅极绝缘膜、钝化膜、透明导电膜、第1绝缘膜以及透明像素电极，上述透明像素电极通过形成于上述第1绝缘膜中的接触孔与构成上述薄膜晶体管的漏极电极电连接，当从法线方向观看基板面时，上述透明导电膜与将上述透明像素电极和上述漏极电极电连接的区域不重叠。
在本发明中，所谓钝化膜是指：能应用使用氧化硅(SiOx)、氮化硅(SiNx)等无机材料并利用CVD法、溅射法等形成的膜，不仅是SiOx膜、SiNx膜，也可以是SiOx膜和SiNx膜的层叠膜，保证薄膜晶体管的可靠性。另外，所谓第1绝缘膜是指SiOx、SiNx等无机材料或者感光性的丙烯酸树脂等有机绝缘膜，可列举形成用于电连接透明像素电极和漏极电极的接触孔的层间绝缘膜等。
透明导电膜起到使得透明像素电极更难以受到比透明导电膜靠下层的电场混乱的影响的效果(下面也称为电场屏蔽效果。)。利用配置于钝化膜与第1绝缘膜之间的透明导电膜得到电场屏蔽效果，由此实现可进行良好的图像显示的显示区域的扩大。另外，在像素的边界附近以覆盖显示不良区域的方式设有黑矩阵的情况下，由于显示区域的扩大，能使该黑矩阵的宽度变细，由此也能提高像素的开口率。
在本发明的液晶显示装置中，当上述透明导电膜位于隔着上述第1绝缘膜与上述透明像素电极重叠的位置时，能在透明导电膜与透明像素电极之间形成辅助电容。根据这样的构成，能消除由金属材料形成的辅助电容电极和/或辅助电容配线、或者减少至少一方的面积，因此实现像素的开口率的提高。
在本发明的液晶显示装置中，当辅助电容仅以上述构成并不充分时，上述薄膜晶体管阵列基板设为还具备辅助电容电极的构成，当从法线方向观看基板面时，上述辅助电容电极隔着上述钝化膜与上述透明导电膜相对，由此，能在透明导电膜与辅助电容电极之间以钝化膜为电介质形成辅助电容。另外，上述薄膜晶体管阵列基板设为还具备辅助电容配线的构成，当从法线方向观看基板面时，该辅助电容配线隔着上述栅极绝缘膜与上述透明导电膜相对，由此也能在透明导电膜与辅助电容配线之间以钝化膜和栅极绝缘膜为电介质形成辅助电容。此外，当上述辅助电容电极和上述辅助电容配线是隔着上述栅极绝缘膜相对的构成时，在辅助电容电极与辅助电容配线之间也能以栅极绝缘膜为电介质形成辅助电容。
本发明的液晶显示装置如上所述可实现像素的高开口化，因此对于上述像素的间距为40μm以下的液晶显示装置也能适当应用。此外，在本发明中，所谓像素是指例如具有红(R)、蓝(B)以及绿(G)中的任一颜色的彩色滤光片的区域，所谓像素间距由行方向和列方向中的像素的长度短的方向上的像素的平均长度来规定。
在本发明的液晶显示装置中，当考虑将辅助电容维持成恒定时，优选上述透明导电膜的电位为恒定。作为将透明导电膜的电位设为恒定的方法，可列举将透明导电膜连接到基准电位点的方法(接地)、与设于相对基板的共用电极连接的方法。共用电极使用于向液晶层的电压施加。
作为本发明的液晶显示装置中优选的一方式，可列举如下情况：当从法线方向观看基板面时，上述透明导电膜仅在与上述第1绝缘膜的开口部及其周边重叠的位置开口。根据这样的构成也可实现像素的高开口率化。
作为本发明的液晶显示装置的制造方法的一例，至少使用6个光掩模来形成上述薄膜晶体管阵列基板，上述方法具备如下工序：第1光刻工序，在形成上述薄膜晶体管阵列基板的支撑基板的主面上使用第1光掩模形成栅极线；第2光刻工序，使用第2光掩模形成半导体层；第3光刻工序，使用第3光掩模形成源极线；第4光刻工序，使用第4光掩模形成透明导电膜；第5光刻工序，使用第5光掩模形成覆盖上述透明导电膜的第1绝缘膜；以及第6光刻工序，使用第6光掩模在利用源极线和栅极线划分的像素中形成透明像素电极，在上述第1光刻工序与第2光刻工序之间还包含形成上述栅极绝缘膜的栅极绝缘膜形成工序，在第3光刻工序与第4光刻工序之间还包含形成上述钝化膜的钝化膜形成工序。
上述的各方式可以在不脱离本发明的宗旨的范围内适当组合。
发明效果
根据本发明的液晶显示装置，以在形成于栅极绝缘膜上的钝化膜与第1绝缘膜之间设置透明导电膜的简单构成，实现良好地进行图像显示的区域的扩大，能实现像素的高精细化和高开口率化。另外，根据本发明的液晶显示装置的制造方法，能容易实现本发明的液晶显示装置。
附图说明
图1-1是示出实施方式1的液晶显示装置的像素的构成的平面示意图。
图1-2是示出实施方式1的透明导电膜的构成的平面示意图。
图2(a)是沿图1-1中的A-B线的截面示意图，(b)是沿图1-1中的C-D线的截面示意图。
图3是示出实施方式1的TFT阵列基板的制造工序的流程图。
图4-1是图3所示的S1工序中的基板的截面示意图。
图4-2是图3所示的S2工序中的基板的截面示意图。
图4-3是图3所示的S3工序中的基板的截面示意图。
图4-4是图3所示的S4工序中的基板的截面示意图。
图4-5是图3所示的S5工序中的基板的截面示意图。
图4-6是图3所示的S6工序中的基板的截面示意图。
图5-1是示出实施方式2的液晶显示装置的像素的构成的平面示意图。
图5-2是示出实施方式2的透明导电膜的构成的平面示意图。
图6(a)是沿图5-1中的A-B线的截面示意图，(b)是沿图5-1中的C-D线的截面示意图，(c)是示出(b)的一部分的放大示意图。
图7-1是图3所示的S1工序中的基板的截面示意图。
图7-2是图3所示的S2工序中的基板的截面示意图。
图7-3是图3所示的S3工序中的基板的截面示意图。
图7-4是图3所示的S4工序中的基板的截面示意图。
图7-5是图3所示的S5工序中的基板的截面示意图。
图7-6是图3所示的S6工序中的基板的截面示意图。
图8-1是示出实施方式3的液晶显示装置的像素的构成的平面示意图。
图8-2是示出实施方式3的透明导电膜的构成的平面示意图。
图9(a)是沿图8-1中的A-B线的截面示意图，(b)是沿图8-1中的C-D线的截面示意图，(c)是示出(b)的一部分的放大示意图。
图10是示出图8-1所示的像素的显示区域和非显示区域的平面示意图。
图11-1是图3所示的S1工序中的基板的截面示意图。
图11-2是图3所示的S2工序中的基板的截面示意图。
图11-3是图3所示的S3工序中的基板的截面示意图。
图11-4是图3所示的S4工序中的基板的截面示意图。
图11-5是图3所示的S5工序中的基板的截面示意图。
图11-6是图3所示的S6工序中的基板的截面示意图。
图12是示出本发明的液晶显示装置的透明导电膜的其它方式的平面示意图。
图13是示出比较实施方式1的液晶显示装置的像素的构成的平面示意图。
图14(a)是沿图13中的A-B线的截面示意图，(b)是沿图13中的C-D线的截面示意图。
图15是示出图13所示的像素的显示区域和非显示区域的平面示意图。
具体实施方式
下面揭示实施方式，更详细地说明本发明，但本发明不仅限于这些实施方式。
实施方式1
图1-1是示出本发明的实施方式1的液晶显示装置的像素的构成的平面示意图，图1-2是示出透明导电膜的构成的平面示意图。图2(a)是沿图1-1中的A-B线的截面示意图，图2(b)是沿图1-1中的C-D线的截面示意图。
在图1-1、图2(a)、(b)中，液晶显示装置100具备TFT阵列基板110、液晶层120以及作为相对基板的彩色滤光片(CF)基板130。TFT阵列基板110和CF基板130隔着液晶层120相对地配置。
在构成TFT阵列基板110的支撑基板101的主面上，按格子状配置有栅极线(扫描配线)102和源极线(信号配线)103。作为支撑基板101可列举玻璃基板、树脂基板等。在由栅极线102和源极线103划分的各像素中配置有透明像素电极113，在栅极线102和源极线103的交点附近形成有作为开关元件的TFT105。另外，在包括多个像素的显示区域的外缘形成有区域S，在区域S配置有多个从源极线103引出的引出配线150和与该引出配线150连接的端子151。
如图2(a)、(b)所示，形成有TFT105的基板面从支撑基板101侧起依次被栅极绝缘膜106、钝化膜109、透明导电膜111以及作为第1绝缘膜的层间绝缘膜112覆盖。在层间绝缘膜112的主面上形成有透明像素电极113，透明像素电极113和漏极电极108通过形成于层间绝缘膜112中的接触孔115电连接。
栅极绝缘膜106由SiOx、SiNx等无机材料形成，栅极绝缘膜106的膜厚设为例如200nm～500nm程度。
作为钝化膜109，能应用使用SiOx、SiNx等无机材料并利用CVD法、溅射法等形成的膜，不仅是SiOx膜、SiNx膜，也可以是SiOx膜和SiNx膜的层叠膜。
如图1-2所示，透明导电膜111以覆盖基板的大致整个面的方式形成，但在从法线方向观看基板面时与接触孔115重叠的位置及其周边形成有开口211a。
透明导电膜111由ITO(Indium-Tin-Oxide：铟锡氧化物)、IZO(Indium-Zinc-Oxide：铟锌氧化物)、IDIXO(氧化铟-铟锌氧化物；In2O3(ZnO)n)、氧化锡SnO2等透明电极材料形成，其膜厚设为50nm～200nm程度。驱动液晶显示装置100时的透明导电膜111的电位为0或者恒定。
层间绝缘膜112使用例如感光性的丙烯酸树脂(JSR公司制造，件号为JAS-150，介电常数为3.4)形成。为了实现可靠性的提高，除感光性的丙烯酸树脂以外可以使用SiOx、SiNx等无机材料。
透明像素电极113由ITO、IZO等透明电极材料形成，将其膜厚设为50nm～200nm程度。
当更详细地观看形成有TFT105的区域时，如图2(a)所示，在支撑基板101的主面上形成有与栅极线102连接的栅极电极102a，栅极电极102a被栅极绝缘膜106覆盖。
在隔着栅极绝缘膜106与栅极电极102a相对的位置形成有作为沟道层的半导体层107。形成半导体层107的半导体材料没有特别限定，除a-Si、p-Si之外，也能应用氧化物半导体等。
具体地，如上所述，由a-Si形成的半导体层107的电子迁移率低，但因为结晶性低所以能容易形成大面积的膜，适合于大型的液晶显示装置。另外，因为当照射光时容易产生截止电流，所以如上所述，在从法线方向观看基板面时与TFT105重叠的位置设置黑矩阵202，但在本实施方式的液晶显示装置100中，如后所述，因为能减少设于其它区域的黑矩阵202的面积，所以作为结果，即使是具有a-Si半导体层的液晶显示装置100也可实现像素的高开口率化。
由p-Si形成的半导体层107与由a-Si形成的半导体层107相比电子迁移率高，得到优良的TFT特性，但因为结晶性高，所以大面积的膜难以形成，适合于小型的液晶显示装置。另外，由氧化物半导体形成的半导体层107也因为电子迁移率高，所以得到优良的TFT特性。半导体层107的膜厚没有特别限定，设为例如10nm～300nm程度。
半导体层107被与源极线103连接的源极电极103a和漏极电极108覆盖，TFT105包括栅极电极102a、栅极绝缘膜106、半导体层107、源极电极103a以及漏极电极108。
源极线103、源极电极103a、漏极电极108以及栅极电极102a为了实现低电阻化，优选是由上述的金属材料形成的金属配线、电极。这些可以是单层结构和层叠结构中的任一种，既可以分别由相同材料形成，也可以由不同材料形成。作为一例，可列举源极线103、源极电极103a、栅极电极102a以及漏极电极108由Ti和Al的层叠膜形成，该层叠膜的膜厚为80nm～550nm程度。
另一方面，如图2(a)、(b)所示，CF基板130是在支撑基板201的主面上设有黑矩阵202和CF层203。黑矩阵202形成于从法线方向观看基板面时与像素的边界重叠的位置，并划分各像素。
另外，当构成TFT105的半导体层107由a-Si形成时，若光照射TFT105，则产生漏电流，因此如上所述，黑矩阵202不仅形成于像素的边界，也形成于从法线方向观看基板面时与TFT105重叠的区域。CF层203具有例如红(R)、蓝(B)以及绿(G)的颜色，按每个像素配置有某一颜色的CF层203。
在CF基板130的液晶层120侧的主面形成有厚度50nm～200nm程度的相对电极204，在形成有黑矩阵202的区域设有感光间隔物(未图示)。
如上所述构成的液晶显示装置100在钝化膜109与层间绝缘膜112之间设有覆盖像素的大致整个面的透明导电膜111，因此透明像素电极113难以受到基于栅极电压的电场混乱的影响。由此，能减少显示不良、特别是在像素的边界附近产生的显示不良，实现显示区域的扩大。
另外，在像素的边界附近产生的显示不良区域通过在从法线方向观看基板面时与该显示不良区域重叠的位置设置黑矩阵202，从而改善显示不良，但由于显示不良区域减少，能减少与该区域重叠的黑矩阵202的面积，实现更进一步的像素的高开口率化。在此，能缩窄从法线方向观看基板面时与源极线103重叠的黑矩阵的宽度W1以及与栅极线102重叠的黑矩阵的宽度W2。
另外，本实施方式的液晶显示装置100能在透明导电膜111与透明像素电极113之间以作为第1绝缘膜的层间绝缘膜112为电介质形成辅助电容Cs1。通过设为这样的构成，在液晶显示装置中不需要为了形成辅助电容而设置的含金属材料的Cs配线、Cs电极，能确保辅助电容并且提高像素的开口率。
此外，能抑制在源极线103与透明像素电极113之间形成的寄生电容不均的产生，因此不需要ΔCsd的电容耦合对策，可实现开口率的提高。
下面列举具体例对具有如上所述的构成的液晶显示装置100的制造方法的一例进行说明。首先，使用图3和图4-1～图4-6对TFT阵列基板110的制造工序进行说明。图3是示出本实施方式的TFT阵列基板110的制造工序的流程图，图4-1～图4-6是图3所示的各工序中的基板的截面示意图。图4-1～图4-6所示的区域P、Q、R、S分别在图1-1中示出，但区域T未图示。区域P是形成有TFT105的TFT部，区域Q是形成有辅助电容的Cs部，区域R是透明导电膜111和漏极电极108的连接部，区域T是在周边进行向透明导电膜111的电连接的连接部，区域S是形成有端子151的端子部。
如图3所示，TFT阵列基板110经由使用6个光掩模的6个光刻工序(S1～S6)制造，在第1光刻工序(S1)和第2光刻工序(S2)之间还包含形成栅极绝缘膜106的栅极绝缘膜形成工序(S11)，在第3光刻工序(S3)与第4光刻工序(S4)之间还包含形成钝化膜109的钝化膜形成工序(S12)。
6个光刻工序(S1～S6)包括：第1光刻工序(步骤S1)，使用第1光掩模形成栅极线；第2光刻工序(步骤S2)，使用第2光掩模形成半导体层；第3光刻工序(步骤S3)，使用第3光掩模形成源极线；第4光刻工序(步骤S4)，使用第4光掩模形成透明导电膜；第5光刻工序(步骤S5)，使用第5光掩模形成层间绝缘膜；以及第6光刻工序(步骤S6)，使用第6光掩模形成透明像素电极。
在第1光刻工序(S1)，在支撑基板101的主面上例如利用溅射法使膜厚30nm～150nm的Ti膜、膜厚200nm～500nm的Al膜、以及膜厚30nm～150nm的Ti膜按该顺序成膜，使用第1光掩模并利用包含蚀刻处理和抗蚀剂剥离处理的光刻法(下面仅称为光刻法。)将得到的层叠膜形成为期望形状的图案。由此，如图4-1所示，在区域P形成与栅极线102连接的栅极电极102a，在区域T形成配线170，在区域S形成引出配线150。
接着，在栅极绝缘膜形成工序(S11)，以覆盖包含栅极电极102a在内的基板的整个面的方式形成栅极绝缘膜106。栅极绝缘膜106通过例如利用CVD法沉积SiN2以使得厚度为200nm～500nm而得到。
在第2光刻工序(S2)，在栅极绝缘膜106上例如利用CVD法沉积a-Si以使得厚度为10nm～300nm，利用使用第2光掩模的光刻法形成为期望形状的图案。由此，如图4-2所示，在区域P形成a-Si层107a。另外，在区域S形成a-Si层107b。
在第3光刻工序(S3)，在得到的a-Si层107a上形成源极电极103a和漏极电极108。源极电极103a和漏极电极108是例如利用溅射法沉积Ti以使得厚度为30nm～150nm，并沉积Al以使得厚度为50nm～400nm，利用使用第3光掩模的光刻法将得到的层叠膜形成为期望形状的图案。由此，如图4-3所示，在区域P形成源极电极103a和漏极电极108。另外，区域S中的a-Si层107a的膜厚由于蚀刻而变薄，成为半导体层107。
利用上述S1～S3的工序，在支撑基板101的主面上形成栅极电极102a、栅极绝缘膜106、半导体层107、源极电极103a以及漏极电极108，由此得到TFT105。
接着，在钝化膜形成工序(S12)，以覆盖基板面的方式形成钝化膜109。钝化膜109是例如利用CVD法沉积SiN2以使得厚度为100nm～700nm，以覆盖包含源极线103和漏极电极108在内的基板的整个面的方式形成。
接着，例如利用溅射法在钝化膜109上沉积ITO以使得厚度为50nm～200nm，形成透明导电膜111。
并且，在第4光刻工序(S4)，使用第4光掩模将透明导电膜111形成为期望形状的图案。由此，如图4-4所示，在区域P、Q、R设有形成了图案的透明导电膜111。
接着，使用感光性树脂，在区域P、Q、R形成覆盖透明导电膜111的层间绝缘膜112。
在第5光刻工序(S5)，使用第5光掩模在区域R的层间绝缘膜112中形成接触孔115，在区域T的层间绝缘膜112中形成接触孔128，并且在区域S也形成图案。由此，如图4-5所示，漏极电极108在区域R露出，配线170在区域T露出，引出配线150在区域S露出。
并且，以覆盖基板的整个面的方式，例如利用溅射法在层间绝缘膜112上沉积ITO以使得厚度为50nm～200nm而形成薄膜，在第6光刻工序(S6)，利用光刻法并使用第6光掩模将该薄膜图案化为期望形状。由此，如图4-6所示，在区域P、Q、R形成有透明像素电极113，透明像素电极113形成有图案，在区域S形成有端子151。
并且，在区域R，透明像素电极113和漏极电极108通过接触孔115电连接，在区域T，使用透明像素电极113使透明导电膜111和配线170通过接触孔128电连接，在区域S，引出配线150和端子151连接。
利用上述S1～S6的工序完成TFT阵列基板110。接着，说明CF基板130的制造方法的一例。
首先，在支撑基板201的主面上，利用光刻法将含黑色颜料的感光性树脂图案化为期望形状而形成黑矩阵202。接着，在利用黑矩阵202划分的区域涂敷含红(R)、绿(G)、蓝(B)的颜料的感光性树脂而形成CF层203。并且，在基板的表面利用溅射法沉积ITO等透明电极材料以使得厚度为50nm～200nm，利用光刻法等形成期望的图案形状，形成相对电极204。在形成有黑矩阵202的区域形成感光间隔物(未图示)。感光间隔物是通过使用感光性树脂并利用光刻法图案化为期望形状而得到。通过经由这样的工序而完成CF基板130。
利用印刷法在如上所述制造的TFT阵列基板110和CF基板130的表面上涂敷聚酰亚胺树脂，由此形成取向膜(未图示。)。形成有取向膜的两基板通过密封材料贴合，利用滴下法、注入法等方法在基板间封入液晶。并且，利用切割将贴合的两基板切断，根据需要设有驱动装置、框体、光源等各种部件，由此得到本实施方式的液晶显示装置100。
下面对本实施方式的液晶显示装置100的具体例进行说明。
实施例1
在实施方式1的液晶显示装置100中，将像素间距P1设为39μm的结果是，即使是相同像素尺寸，与利用使用通常的5个掩模的工序形成的液晶显示装置(后述的比较实施方式1的液晶显示装置500)比较，开口率提高35％。
在本发明中，在以上述实施方式1的构成不能确保充分的辅助电容的情况下，像素的开口率会略微降低，不过，还可以设置Cs配线、Cs电极来确保辅助电容。下面对设有Cs配线和/或Cs电极的构成进行说明。
实施方式2
在本实施方式中，列举除了实施方式1的构成之外还设置Cs电极来确保辅助电容的例子进行说明。对于形成与上述实施方式1同样的构成的部分，标注相同符号并省略说明。
图5-1是示出本发明的实施方式2的液晶显示装置的像素的构成的平面示意图，图5-2是示出透明导电膜的构成的平面示意图。图6(a)是沿图5-1中的A-B线的截面示意图，图6(b)是沿图5-1中的C-D线的截面示意图，图6(c)是示出图6(b)的一部分的放大示意图。
在图5-1中，在液晶显示装置210中，相对于纸面使TFT105位于像素的左下角，漏极电极108从像素的左下角延伸至像素的中央，在像素的中央，面积大的部分作为Cs电极104a执行功能。在层间绝缘膜112中，在从法线方向观看基板时与Cs电极104a重叠的位置形成有接触孔118。并且，形成于层间绝缘膜112上的透明像素电极113和Cs电极104a通过接触孔118电连接，透明像素电极113由TFT105单独地且选择性地控制。
在上述实施方式1中，透明导电膜111以覆盖像素的整个面的方式形成，但在此如图5-2、图6(a)、(b)所示，透明导电膜111a形成于从法线方向观看基板面时与像素的中央部、栅极线102、源极线103以及TFT105重叠的区域。在像素的中央部，以与源极线103交叉的方式与栅极线102平行地形成并且与Cs电极104a相对的区域的面积变大。另外，在与Cs电极104a相对的区域中，以与将透明像素电极113和漏极电极108(Cs电极104a)电连接的区域不重叠的方式形成有接触孔118，在其周围形成有孔211b。
在如上所述构成的液晶显示装置210中，如图6(c)所示，漏极电压保持用的辅助电容由辅助电容Cs1和辅助电容Cs2确保，辅助电容Cs 1形成在透明像素电极113与透明导电膜111a之间，以层间绝缘膜112作为电介质，辅助电容Cs2形成在透明导电膜111a与Cs电极104a之间，以钝化膜109作为电介质。
此外，透明导电膜111a的形状没有特别限定，可以是从法线方向观看基板面时比Cs电极104a小的构成，也可以是与Cs电极104a的面积相同、或者比其大的构成。
下面对本实施方式的液晶显示装置210的制造方法进行说明。除TFT阵列基板110a以外的构成与上述实施方式1同样，因此在此仅说明TFT阵列基板110a的制造方法。图7-1～图7-6是说明本实施方式的TFT阵列基板110a的制造工序的截面示意图。在本实施方式中，利用与上述实施方式1同样的工序制造TFT阵列基板110a，但使用的光掩模图案的形状不同。
在图7-1～图7-6中，区域P、S、T的构成与上述实施方式1的图4-1～图4-6相同，但在区域Q配置有Cs电极104a的方面不同。另外，区域R包含于区域Q。
具体地，如图7-1所示，与上述实施方式1同样地在进行了第1、第2光刻工序(S1、S2)的基板中形成栅极电极102a、配线170以及引出配线150。并且，栅极绝缘膜形成工序(S11)和第2光刻工序(S2)与上述实施方式1同样地进行，由此得到图7-2所示的状态的基板。并且，与上述实施方式1同样地进行第3光刻工序(S3)，由此如图7-3所示，形成源极电极103a和漏极电极108，得到TFT105，并且在区域Q中形成Cs电极104a。
接着，与上述实施方式1同样地进行钝化膜形成工序(S12)和第4光刻工序(S4)，由此形成钝化膜109和形成有图案的透明导电膜111。由此，如图7-4所示，在区域P、Q、R形成透明导电膜111a，透明导电膜111a形成有图案，在透明导电膜111a的中央部形成孔211b。
接着，与上述实施方式1同样地形成层间绝缘膜112，接下来进行第5光刻工序(S5)。由此，如图7-5所示，在区域Q形成接触孔118，在区域T形成接触孔128。
并且，以覆盖基板的整个面的方式沉积ITO而形成薄膜，进行第6光刻工序(S6)，由此如图7-6所示，在区域Q，透明像素电极113和Cs电极104a通过接触孔118导通，在区域T，使用透明像素电极113使透明导电膜111a和配线170通过接触孔128导通，在区域S，引出配线150和端子151导通。
实施方式3
在本实施方式中，列举除了实施方式2的构成之外还设置Cs配线来确保辅助电容的例子进行说明。对于形成与上述实施方式1、2同样的构成的部分，标注相同符号并省略说明。
图8-1是示出本发明的实施方式3的液晶显示装置的像素的构成的平面示意图，图8-2是示出透明导电膜的构成的平面示意图。图9(a)是沿图8-1中的A-B线的截面示意图，图9(b)是沿图8-1中的C-D线的截面示意图，图9(c)是示出图9(b)的一部分的放大示意图。
图8-1、图9(a)～(c)所示的液晶显示装置220除了上述实施方式2的液晶显示装置210的构成还具有Cs配线104，Cs配线104以与源极线113正交的方式形成于相邻的栅极线102之间。同一行的像素利用共用的Cs配线104。Cs配线104与栅极线102配置于同层。透明导电膜111b是与上述实施方式2的透明导电膜111a大致同样的构成，以也与Cs配线104的一部分重叠的方式形成。
在如上所述构成的液晶显示装置220中，如图9(c)所示，漏极电压保持用的辅助电容除了上述辅助电容Cs1、Cs2的之外还由辅助电容Cs3确保，辅助电容Cs3形成在Cs电极104a与Cs配线104之间，以栅极绝缘膜106作为电介质。
图10是示出图8-1所示的像素的显示区域和非显示区域的平面示意图。在图10中，黑色部分是非显示区域300，不关注的部分是显示区域310。所谓非显示区域300具体是被黑矩阵、含金属材料的配线等遮光、不进行显示的区域。
与在后述的比较实施方式1中使用图15说明的液晶显示装置500的像素相比的话，Cs配线104的宽度W3和黑矩阵202的宽度W1、W2、Cs电极104a的宽度W4非常细。这样，本实施方式的液晶显示装置220与上述实施方式1的液晶显示装置100相比，像素的开口率变低，但与比较实施方式1的液晶显示装置500比较的话，像素的开口率大大提高。
此外，在上述说明中，列举在比Cs配线104靠上层设置Cs电极104a的例子进行了说明，但本发明不限于此，可以在Cs电极104a的上层配置有Cs配线104。
下面对本实施方式的液晶显示装置220的制造方法进行说明。除TFT阵列基板110b以外的构成与上述实施方式2同样，因此，在此仅说明TFT阵列基板110b的制造方法。图11-1～图11-6是说明本实施方式的TFT阵列基板110b的制造工序的截面示意图。在本实施方式中，利用与上述实施方式1、2同样的工序制造TFT阵列基板110b，但使用的光掩模图案的形状不同。
在图11-1～图11-6中，区域P、T、S的构成与上述实施方式2的图7-1～图7-6相同，但在区域Q中还形成有Cs配线104的方面不同。即，如图11-1所示，经由上述实施方式2的第1光刻工序(S1)的基板在区域Q中形成有Cs配线104。
接着，与上述同样，以覆盖包含Cs配线104在内的基板面的方式形成栅极绝缘膜106，在第2光刻工序(S2)中，如图11-2所示，形成a-Si层107a和a-Si层107b。
并且，与上述同样地进行第3光刻工序(S3)，由此形成源极电极103a和漏极电极108。另外，在区域Q形成Cs电极104a。
接着，与上述实施方式2同样地形成钝化膜109和透明导电膜111，进行第4光刻工序(S4)。由此，如图11-4所示，在区域P、Q、R形成透明导电膜111b和孔211b，透明导电膜111b形成有图案。
接着，与上述实施方式2同样地形成层间绝缘膜112，接下来进行第5光刻工序(S5)。由此，如图11-5所示，在区域Q形成接触孔118。
并且，以覆盖基板的整个面的方式沉积ITO而形成薄膜，进行第6光刻工序(S6)，由此如图11-6所示，在区域Q中，透明像素电极113和Cs电极104a通过接触孔118导通，在区域S中，引出配线150和端子151导通。由此，完成本实施方式的TFT阵列基板110b。
在本实施方式中，如上所述，通过在钝化膜109与层间绝缘膜112之间形成透明导电膜111b，不仅得到在Cs配线104与Cs电极104a之间形成的辅助电容Cs3，也得到在透明导电膜111a与Cs配线104之间形成的辅助电容Cs2、在透明导电膜111a与透明像素电极113Cs之间形成的辅助电容Cs1，由此即使实现像素的高精细化，也减少Cs配线104的面积，实现像素的高开口率化。
此外，在上述实施方式1中，透明导电膜111形成于基板的整个面，在实施方式2、3中，透明导电膜111a、111b形成于像素的中央部、划分像素的区域(与栅极线102、源极线103重叠的区域)、以及与TFT105重叠的区域，但在本发明中透明导电膜的形状不限于此，例如，透明导电膜可以仅形成于像素的中央部。在该情况下，上述屏蔽效果减少，但能维持像素的开口率并且确保充分的Cs电容。
另外，透明导电膜可以仅形成于从法线方向观看基板面时与划分像素的区域重叠的区域。图12是示出本发明的液晶显示装置的透明导电膜的其它方式的平面示意图。如图12所示，透明导电膜111c仅形成于从法线方向观看基板面时与源极线103重叠的位置。通过设为这样的条状的透明导电膜111c，能维持透明像素电极113难以受到基于栅极电压的电场混乱的影响的电场屏蔽效果，并且消除基于源极线103的负载电容增加的信号延迟。
此外，在上述各实施方式中，对为了提高像素的开口率而缩窄Cs配线104的宽度W1的例子进行了说明，但本发明不限于此，可以缩窄Cs电极104a的宽度W2，或者缩窄Cs配线104和Cs电极104a两者的宽度来实现开口率的提高。
另外，在上述各实施方式中，列举将黑矩阵202和CF层203设于CF基板130的一侧的例子进行说明，但本发明不限于此，这些部件也能形成于TFT阵列基板的一侧。
另外，在上述各实施方式中，举例说明了具备底栅型的TFT的液晶显示装置，但本发明不限于此，对于具备顶栅型的TFT的液晶显示装置也能应用。此外，辅助电容只要至少在透明导电膜111、111a与透明像素电极113之间形成即可，除此以外的辅助电容的形成部位没有特别限定，能根据需要适当设定。
比较实施方式1
图13是示出比较实施方式1的液晶显示装置的像素的构成的平面示意图，图14(a)是沿图13中的A-B线的截面示意图，图14(b)是沿图13中的C-D线的截面示意图。图15是示出图13所示的像素的显示区域和非显示区域的平面示意图。在图13～图15中，对形成与上述各实施方式同样的构成的部分标注相同附图标记并省略说明。
在图13、图14(a)、(b)中，液晶显示装置500在钝化膜109与层间绝缘膜112之间未形成透明导电膜111，辅助电容仅由辅助电容Cs5构成，辅助电容Cs5形成在Cs配线224与Cs电极104a之间，以栅极绝缘膜106作为电介质。
因此，为了确保辅助电容，Cs配线224的宽度W5形成得比上述实施方式3的Cs配线104的宽度W3宽。另外，透明像素电极113容易受到基于栅极电压的电场混乱的影响，因此显示特性在像素的边界附近容易降低。因此，像素的边界附近的黑矩阵202a的宽度W7、W8形成得比实施方式3的黑矩阵202的宽度W1、W2宽。此外，Cs电极104a的宽度W6与Cs配线104的宽度W4相同。
在图15中，黑色部分是非显示区域300，不关注的部分是显示区域310。当比较该比较实施方式的图15和上述实施方式3的图10时，图15一方的非显示区域300明显多，像素的开口率变低。
上述实施方式中的各方式可以在不脱离本发明的宗旨的范围内适当组合。
此外，本申请以在2009年9月8日申请的日本专利申请2009-207474号作为基础，基于巴黎公约或进入国的法规要求优先权。该申请的内容的全部编入到本申请中作为参照。
附图标记说明
100、210、220、500：液晶显示装置
101、201：支撑基板
102：栅极线
102a：栅极电极
103：源极线
103a：源极电极
104、224：Cs配线
104a、224a：Cs电极
105：TFT
106：栅极绝缘膜
107：半导体层
107a、107b：a-Si层
108：漏极电极
109：钝化膜
110、110a、110b：TFT阵列基板
111、111a、111b、111c：透明导电膜
112：层间绝缘膜
113：透明像素电极
120：液晶层
130：CF基板
115、118、128：接触孔
150：引出配线
151：端子
202、202a：黑矩阵
203：CF层
204：相对电极
211a、211b：孔
300：非显示区域
310：显示区域
W1～W9：宽度
Cs1～Cs5：辅助电容
P、Q、R、S、T：区域
P1：像素间距

Claims (9)

1.一种液晶显示装置，其特征在于，在薄膜晶体管阵列基板与相对基板之间夹持有液晶层，具有多个像素，
该薄膜晶体管阵列基板具备：
栅极线和源极线，其按格子状配置于支撑基板的主面上；
透明像素电极，其配置于该像素中；
薄膜晶体管，其形成于该源极线和该栅极线的交点附近；以及
从支撑基板侧起依次层叠的栅极绝缘膜、钝化膜、透明导电膜、第1绝缘膜以及透明像素电极，
该透明像素电极通过形成于该第1绝缘膜中的接触孔与构成该薄膜晶体管的漏极电极电连接，
当从法线方向观看基板面时，该透明导电膜与将该透明像素电极和该漏极电极电连接的区域不重叠。
2.根据权利要求1所述的液晶显示装置，其特征在于，上述透明导电膜位于隔着上述第1绝缘膜与上述透明像素电极重叠的位置。
3.根据权利要求1或2所述的液晶显示装置，其特征在于，上述薄膜晶体管阵列基板还具备辅助电容电极，当从法线方向观看基板面时，上述辅助电容电极隔着上述钝化膜与该透明导电膜相对。
4.根据权利要求1～3中的任一项所述的液晶显示装置，其特征在于，上述薄膜晶体管阵列基板还具备辅助电容配线，当从法线方向观看基板面时，该辅助电容配线隔着该栅极绝缘膜与该透明导电膜相对。
5.根据权利要求4所述的液晶显示装置，其特征在于，上述辅助电容电极和上述辅助电容配线隔着上述栅极绝缘膜相对。
6.根据权利要求1～5中的任一项所述的液晶显示装置，其特征在于，上述像素的间距为40μm以下。
7.根据权利要求1～6中的任一项所述的液晶显示装置，其特征在于，上述透明导电膜的电位是恒定的。
8.根据权利要求1～7中的任一项所述的液晶显示装置，
当从法线方向观看基板面时，上述透明导电膜仅在与上述第1绝缘膜的开口部及其周边重叠的位置开口。
9.一种液晶显示装置的制造方法，其特征在于，是权利要求1所述的液晶显示装置的制造方法，
至少使用6个光掩模来形成上述薄膜晶体管阵列基板，
该方法具备如下工序：
第1光刻工序，在形成该薄膜晶体管阵列基板的支撑基板的主面上使用第1光掩模形成栅极线；
第2光刻工序，使用第2光掩模形成半导体层；
第3光刻工序，使用第3光掩模形成源极线；
第4光刻工序，使用第4光掩模形成透明导电膜；
第5光刻工序，使用第5光掩模形成覆盖该透明导电膜的第1绝缘膜；以及
第6光刻工序，使用第6光掩模在利用源极线和栅极线划分的像素中形成透明像素电极，
在该第1光刻工序与第2光刻工序之间还包含形成上述栅极绝缘膜的栅极绝缘膜形成工序，在第3光刻工序与第4光刻工序之间还包含形成上述钝化膜的钝化膜形成工序。
CN201080038924.0A 2009-09-08 2010-04-28 液晶显示装置及其制造方法 Expired - Fee Related CN102483546B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-207474 2009-09-08
JP2009207474 2009-09-08
PCT/JP2010/057605 WO2011030583A1 (ja) 2009-09-08 2010-04-28 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102483546A true CN102483546A (zh) 2012-05-30
CN102483546B CN102483546B (zh) 2015-04-01

Family

ID=43732260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080038924.0A Expired - Fee Related CN102483546B (zh) 2009-09-08 2010-04-28 液晶显示装置及其制造方法

Country Status (5)

Country Link
US (1) US8692756B2 (zh)
EP (1) EP2477064A4 (zh)
JP (1) JPWO2011030583A1 (zh)
CN (1) CN102483546B (zh)
WO (1) WO2011030583A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756177A (zh) * 2012-10-30 2015-07-01 夏普株式会社 有源矩阵基板、显示面板以及具备该显示面板的显示装置
CN105988258A (zh) * 2015-03-23 2016-10-05 群创光电股份有限公司 显示器面板
CN106200141A (zh) * 2015-04-30 2016-12-07 群创光电股份有限公司 显示装置
CN110780494A (zh) * 2018-07-25 2020-02-11 夏普株式会社 液晶显示装置用阵列基板以及液晶显示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5754207B2 (ja) * 2011-03-29 2015-07-29 セイコーエプソン株式会社 液晶装置および電子機器
CN102879944A (zh) * 2012-09-19 2013-01-16 京东方科技集团股份有限公司 一种液晶显示面板及其制造方法、显示装置
CN104166278B (zh) * 2013-05-16 2019-03-01 瀚宇彩晶股份有限公司 像素阵列基板
CN103915451B (zh) * 2014-03-28 2016-05-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104020593A (zh) * 2014-05-30 2014-09-03 深圳市华星光电技术有限公司 阵列基板、制作方法及液晶显示面板
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
TWI576646B (zh) 2015-04-30 2017-04-01 群創光電股份有限公司 顯示裝置
WO2017055971A1 (en) * 2015-10-01 2017-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR102523971B1 (ko) 2016-06-16 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US20180145096A1 (en) * 2016-11-23 2018-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10976581B2 (en) * 2017-02-06 2021-04-13 Sharp Kabushiki Kaisha Display device
JP7271368B2 (ja) * 2019-08-26 2023-05-11 株式会社ジャパンディスプレイ 照明装置及び表示装置
CN111580300B (zh) * 2020-05-29 2022-09-20 厦门天马微电子有限公司 一种显示面板及显示装置
CN114509903B (zh) * 2022-02-10 2024-02-13 武汉华星光电技术有限公司 显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184416A (ja) * 1997-09-08 1999-03-26 Sony Corp 液晶表示素子
US6894734B1 (en) * 1999-02-05 2005-05-17 Nec Lcd Technologies, Ltd. Liquid-crystal display device and method for production thereof
JP2006195098A (ja) * 2005-01-12 2006-07-27 Toshiba Matsushita Display Technology Co Ltd マトリクスアレイ基板、その製造方法、及び平面表示装置
CN101109879A (zh) * 2006-07-19 2008-01-23 株式会社日立显示器 液晶显示装置及其制造方法
US20080137022A1 (en) * 2006-12-06 2008-06-12 Hitachi Displays, Ltd. Liquid crystal display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459596A (en) * 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
JPH09281508A (ja) * 1996-04-12 1997-10-31 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JPH10170937A (ja) * 1996-12-06 1998-06-26 Casio Comput Co Ltd 液晶表示装置
JP3463006B2 (ja) 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
KR100321925B1 (ko) * 1998-11-26 2002-10-25 삼성전자 주식회사 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
TWI617869B (zh) * 2006-05-16 2018-03-11 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
JP2009207474A (ja) 2008-03-03 2009-09-17 Takami Onuma 農業ハウスの融雪並びに低温及び高温障害防止具

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184416A (ja) * 1997-09-08 1999-03-26 Sony Corp 液晶表示素子
US6894734B1 (en) * 1999-02-05 2005-05-17 Nec Lcd Technologies, Ltd. Liquid-crystal display device and method for production thereof
JP2006195098A (ja) * 2005-01-12 2006-07-27 Toshiba Matsushita Display Technology Co Ltd マトリクスアレイ基板、その製造方法、及び平面表示装置
CN101109879A (zh) * 2006-07-19 2008-01-23 株式会社日立显示器 液晶显示装置及其制造方法
US20080137022A1 (en) * 2006-12-06 2008-06-12 Hitachi Displays, Ltd. Liquid crystal display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756177A (zh) * 2012-10-30 2015-07-01 夏普株式会社 有源矩阵基板、显示面板以及具备该显示面板的显示装置
CN104756177B (zh) * 2012-10-30 2017-10-13 夏普株式会社 有源矩阵基板、显示面板以及具备该显示面板的显示装置
CN105988258A (zh) * 2015-03-23 2016-10-05 群创光电股份有限公司 显示器面板
CN106200141A (zh) * 2015-04-30 2016-12-07 群创光电股份有限公司 显示装置
CN106200141B (zh) * 2015-04-30 2024-03-01 群创光电股份有限公司 显示装置
CN110780494A (zh) * 2018-07-25 2020-02-11 夏普株式会社 液晶显示装置用阵列基板以及液晶显示装置

Also Published As

Publication number Publication date
US8692756B2 (en) 2014-04-08
CN102483546B (zh) 2015-04-01
JPWO2011030583A1 (ja) 2013-02-04
US20120162055A1 (en) 2012-06-28
EP2477064A4 (en) 2015-11-04
WO2011030583A1 (ja) 2011-03-17
EP2477064A1 (en) 2012-07-18

Similar Documents

Publication Publication Date Title
CN102483546B (zh) 液晶显示装置及其制造方法
CN102998863B (zh) 边缘场开关模式液晶显示装置的阵列基板及其制造方法
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US9190423B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US7009206B2 (en) Thin film transistor array panel and liquid crystal display including the panel
JP4173851B2 (ja) 表示素子用の薄膜トランジスタ基板及び製造方法
CN100365497C (zh) 显示装置及其制造方法
WO2016004722A1 (zh) 阵列基板、显示面板及显示装置
US20070182873A1 (en) Electro-optical device
CN102566172A (zh) 用于面内切换模式的液晶显示器件的阵列基板及其制作方法
US11619849B2 (en) Array substrate, display panel, display device, and method of manufacturing array substrate
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
KR101456946B1 (ko) 표시 기판 및 이의 제조 방법
US8115215B2 (en) Array substrate and method for manufacturing the same
US10910411B2 (en) Array substrate, manufacturing method thereof and display panel
JP2002116712A (ja) 表示装置および表示装置の製造方法
CN100464235C (zh) 液晶显示器件及其制造方法
JP2870072B2 (ja) 液晶表示装置
KR102162755B1 (ko) 고 투과율을 갖는 고 해상도 액정표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20070109162A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20010100614A (ko) 액정 표시 장치용 기판
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR20110105893A (ko) 더블 레이트 드라이브 타입 액정표시장치용 어레이 기판
CN101527283A (zh) Tft阵列基板制造方法
KR100840325B1 (ko) 액정 표시 장치용 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150401

Termination date: 20200428

CF01 Termination of patent right due to non-payment of annual fee