JPWO2011030583A1 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2011030583A1 JPWO2011030583A1 JP2011530765A JP2011530765A JPWO2011030583A1 JP WO2011030583 A1 JPWO2011030583 A1 JP WO2011030583A1 JP 2011530765 A JP2011530765 A JP 2011530765A JP 2011530765 A JP2011530765 A JP 2011530765A JP WO2011030583 A1 JPWO2011030583 A1 JP WO2011030583A1
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- transparent conductive
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
本発明は、画素の高精細化が進んでも、簡易な構成で、必要な補助容量を確保しつつ、画素の開口率の向上が図れる表示装置及びその製造方法を提供する。本発明の液晶表示装置は、複数の画素を有する液晶表示装置であって、薄膜トランジスタアレイ基板は、支持基板の主面上に格子状に配置されたゲート線及びソース線と、透明画素電極と、薄膜トランジスタと、支持基板側から順に積層された、ゲート絶縁膜、パッシベーション膜、透明導電膜、第1絶縁膜、及び、透明画素電極を備え、透明画素電極は、第1絶縁膜に形成されたコンタクトホールを介して薄膜トランジスタを構成するドレイン電極と電気的に接続され、透明導電膜は、基板面を法線方向から見たときに、透明画素電極とドレイン電極とが電気的に接続される領域と重畳しない液晶表示装置である。
Description
本発明は、液晶表示装置及びその製造方法に関する。より詳しくは、アクティブマトリクス型の液晶表示装置及びその製造方法に関するものである。
液晶表示装置や有機ELディスプレイ等の表示装置の分野では、解像度の向上や装置の小型化への要望に伴って、画素の高精細化が進展している。また、画素の高精細化だけでなく、画素の高開口率化も求められている。これらの要求は、特に、画素ピッチが40μm以下である高精細な液晶表示装置において顕著である。
例えば、特許文献1には、画素の高精細化が図れるアクティブマトリクス型の液晶表示装置が提案されている。アクティブマトリクス型の液晶表示装置は、TFT(Thin Film Transistor:薄膜トランジスタ)を備えたTFTアレイ基板と対向基板との間に液晶層が配置された構成を有する。
上記液晶表示装置において、画素の高精細化が進むと、これに伴って配線抵抗が大きくなるため、信号遅延が生じやすくなる。そこで、特許文献1には、信号遅延を解消するために、ゲート線、ソース線、補助容量配線等の各種配線を、アルミニウム(Al)、銅(Cu)、チタン(Ti)、銀(Ag)等の低抵抗な金属材料にて形成する手法が提案されている。以下、これらの金属材料にて形成された配線を金属配線とも称す。
液晶表示装置において、画素の開口率、すなわち、全表示画面に対する表示領域の割合を高めるためには、遮光部となる領域をできるだけ少なくする必要がある。また、TFTアレイ基板と対向基板とを精度良く位置合わせするためにも、遮光部は、できるだけ少ないことが好ましい。遮光部は、各画素を区画するように画素の境界に設けられる他、必要に応じてTFTや表示特性が劣化しやすい領域等を覆うように設けられる。
特許文献1においては、上記金属配線が遮光性を有することから、この金属配線で遮光できる領域には別途の遮光部を形成しないようにして遮光部の低減を図り、両基板の位置ズレを低減するとともに開口率の向上を図る手法が適用されている。
また、TFTアレイ基板に形成された配線上に特殊な構成の層間絶縁膜を設け、この層間絶縁膜上に透明画素電極を配置することにより、画素の高開口率化を図っている。
しかしながら、上記構成を有する液晶表示装置であっても、いまだ画素の開口率は充分であるとは言えず、更なる開口率の向上が求められている。
画素の高開口率化を妨げる要因の一つとして、補助容量を形成するための電極及び/又は配線が金属材料にて形成されていることが挙げられる。液晶表示装置において補助容量は、液晶容量と並列に設けられ、例えば、補助容量電極と補助容量配線とによって形成される。画素の高精細化を図りつつ必要な補助容量を確保するためには、補助容量電極及び補助容量配線の面積を大きくする必要があるが、補助容量電極及び補助容量配線は、上記金属材料にて形成されることから遮光部となるため、これらの面積を大きくすることは、画素の開口率の低下に繋がる。
また、画素の高精細化に伴って、画素の境界に設けられるブラックマトリクスと呼ばれる遮光部の幅が太くなることも開口率を低下させる要因の一つである。アクティブマトリクス型の液晶表示装置においては、TFTアレイ基板に形成された透明画素電極と対向基板に形成された共通電極との間で液晶層に電圧を印加して画像表示を行っているが、透明画素電極は、TFTを構成するゲート電圧の影響を受けやすく、これにより表示特性が低下することがある。表示特性の低下は、特に画素の境界付近において生じやすいため、ブラックマトリクスの幅を太くして表示特性に影響がでないようにしているが、このような遮光部の面積の増加によっても、画素の開口率の向上が妨げられる。
更に、アモルファスシリコン(a−Si)からなる半導体層を備えた液晶表示装置においては、下記の理由から遮光部の面積を増やす必要があり、これによっても画素の開口率の向上が妨げられる。すなわち、TFTは、ゲート線に接続されたゲート電極、ソース線に接続されたソース電極、及び、ドレイン電極を含み、更に、半導体層を備える。半導体層は、アモルファスシリコン(a−Si)、ポリシリコン、単結晶シリコン等からなるが、a−Siにて形成された半導体層(以下、a−Si半導体層とも称す。)は、光によってオフ電流が増加しやすくなる。そのため、基板面を法線方向から見たときにTFTと重畳する位置には遮光部が設けられ、これにより画素の開口率が低下する。
このように、アクティブマトリクス型の液晶表示装置においては、補助容量を確保しつつ画素の高開口率化を図る点で改良の余地があった。特に、a−Si半導体層を有する液晶表示装置においては、上記のように開口率の低下が生じやすく、更に、a−Si半導体層は、電子移動度が0.5cm2/s・Vと低いためオン電流が不足しやすいことから、画素の高開口率化が困難であった。例えば、a−Si半導体層を有する液晶表示装置は、近年、携帯電話やデジタルカメラ等のモバイル機器に要求されている、解像度が300dpiを超える高精細化への対応は困難であり、このように高精細な液晶表示装置においては、CGS(Continuous Grain Silicon:続粒界結晶シリコン)のように電子移動度の高いポリシリコン(p−Si)を用いた半導体層を用いて対応している。
本発明は、上記現状に鑑みてなされたものであり、画素の高精細化が進んでも、簡易な構成で、画素の開口率の向上が図れる表示装置及びその製造方法を提供することを目的とするものである。
本発明者らは、画素の高精細化及び高開口率化が図れる液晶表示装置について種々検討したところ、画素の高開口率化を妨げている大きな要因としては、ブラックマトリクスがあり、これらが表示領域に占める面積の割合が大きいことに着目した。そして、ゲート絶縁膜上に形成されるパッシベーション膜と第1絶縁膜との間に透明導電膜を設けることで、透明画素電極は、透明導電膜よりも下層の電界乱れを受けにくくなるため表示領域を広くとることができ、ブラックマトリクスの幅を細くすることができるため、画素の高開口率化が図れることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、薄膜トランジスタアレイ基板と対向基板との間に液晶層が挟持され、複数の画素を有する液晶表示装置であって、上記薄膜トランジスタアレイ基板は、支持基板の主面上に格子状に配置されたゲート線及びソース線と、上記画素に配置された透明画素電極と、上記ソース線及び上記ゲート線の交点近傍に形成された薄膜トランジスタと、支持基板側から順に積層された、ゲート絶縁膜、パッシベーション膜、透明導電膜、第1絶縁膜、及び、透明画素電極を備え、上記透明画素電極は、上記第1絶縁膜に形成されたコンタクトホールを介して上記薄膜トランジスタを構成するドレイン電極と電気的に接続され、上記透明導電膜は、基板面を法線方向から見たときに、上記透明画素電極と上記ドレイン電極とが電気的に接続される領域と重畳しない液晶表示装置である。
本発明において、パッシベーション膜とは、酸化シリコン(SiOx)、窒化シリコン(SiNx)等の無機材料を用いて、CVD法、スパッタ法等により成膜したものが適用でき、SiOx膜、SiNx膜だけでなく、SiOx膜とSiNx膜との積層膜であって、薄膜トランジスタの信頼性を保つものをいう。また、第1絶縁膜とは、SiOx、SiNx等の無機材料、又は感光性のアクリル樹脂等の有機絶縁膜をいい、透明画素電極とドレイン電極とを電気的に接続するためのコンタクトホールを形成する層間絶縁膜等が挙げられる。
透明導電膜は、透明画素電極が透明導電膜よりも下層の電界乱れを受けにくくなるという効果(以下、電界シールド効果とも称す。)を奏するものである。パッシベーション膜と第1絶縁膜との間に配置された透明導電膜によって電界シールド効果が得られることで、良好な画像表示を行える表示領域の拡大が図れる。また、画素の境界付近において表示不良領域を覆うようにブラックマトリクスが設けられている場合には、表示領域の拡大によって、このブラックマトリクスの幅を細くすることができ、これにより画素の開口率を高めることもできる。
本発明に係る液晶表示装置において、上記透明導電膜は、上記第1絶縁膜を介して上記透明画素電極と重なる位置にあると、透明導電膜と透明画素電極との間で補助容量を形成することができる。このような構成によると、金属材料にて形成される補助容量電極及び/又は補助容量配線を無くす、又は、少なくとも一方の面積を低減することができるため、画素の開口率の向上が図れる。
本発明に係る液晶表示装置において、上記構成のみでは補助容量が足りないときには、上記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、上記パッシベーション膜を介して上記透明導電膜と対向する補助容量電極を更に備える構成とすることで、透明導電膜と補助容量電極との間においてパッシベーション膜を誘電体として補助容量を形成できる。また、上記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、上記ゲート絶縁膜を介して上記透明導電膜と対向する補助容量配線を更に備える構成とすることによっても、透明導電膜と補助容量配線との間においてパッシベーション膜及びゲート絶縁膜を誘電体として補助容量を形成できる。更に、上記補助容量電極と上記補助容量配線とは、上記ゲート絶縁膜を介して対向する構成であると、補助容量電極と補助容量配線との間においてもゲート絶縁膜を誘電体として補助容量を形成できる。
本発明に係る液晶表示装置は、上記のように画素の高開口化が図れることから、上記画素のピッチが40μm以下である液晶表示装置についても好適に適用できる。なお、本発明において、画素とは、例えば、赤(R)、青(B)、及び、緑(G)のいずれかの色のカラーフィルタを有する領域を意味し、画素ピッチとは、行方向及び列方向のうち、画素の長さが短い方向における画素の平均長さによって規定されるものである。
本発明に係る液晶表示装置において、補助容量を一定に維持することを考慮すると、上記透明導電膜の電位は、一定であることが好ましい。透明導電膜の電位を一定にする方法としては、透明導電膜を基準電位点に接続する方法(接地)、対向基板に設けられた共通電極と接続する方法が挙げられる。共通電極は、液晶層への電圧印加に用いられる。
本発明に係る液晶表示装置において好ましい一形態としては、上記透明導電膜は、基板面を法線方向から見たときに、上記第1絶縁膜の開口部及びその周辺と重畳する位置のみが開口しているものが挙げられる。このような構成によっても、画素の高開口率化が図れる。
本発明に係る液晶表示装置の製造方法の一例としては、上記薄膜トランジスタアレイ基板は、少なくとも6枚のフォトマスクを用いて形成され、上記方法は、上記薄膜トランジスタアレイ基板を形成する支持基板の主面上に第1のフォトマスクを用いてゲート線を形成する第1のフォトリソ工程と、第2のフォトマスクを用いて半導体層を形成する第2のフォトリソ工程と、第3のフォトマスクを用いてソース線を形成する第3のフォトリソ工程と、第4のフォトマスクを用いて透明導電膜を形成する第4のフォトリソ工程と、第5のフォトマスクを用いて上記透明導電膜を覆う第1絶縁膜を形成する第5のフォトリソ工程と、第6のフォトマスクを用いてソース線及びゲート線によって区画された画素に透明画素電極を形成する第6のフォトリソ工程とを備え、上記第1のフォトリソ工程と第2のフォトリソ工程との間に上記ゲート絶縁膜を形成するゲート絶縁膜形成工程を、第3のフォトリソ工程と第4のフォトリソ工程との間に上記パッシベーション膜を形成するパッシベーション膜形成工程を更に含むものが挙げられる。
上述した各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
本発明の液晶表示装置によれば、ゲート絶縁膜上に形成されるパッシベーション膜と第1絶縁膜との間に透明導電膜を設けるという簡易な構成で、良好に画像表示を行える領域の拡大が図れ、画素の高精細化及び高開口率化が実現できる。また、本発明の液晶表示装置の製造方法によれば、本発明の液晶表示装置を容易に実現できる。
以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
実施形態1
図1−1は、本発明の実施形態1に係る液晶表示装置の画素の構成を示す平面模式図であり、図1−2は、透明導電膜の構成を示す平面模式図である。図2(a)は、図1−1中のA−B線に沿う断面模式図であり、図2(b)は、図1−1中のC−D線に沿う断面模式図である。
図1−1は、本発明の実施形態1に係る液晶表示装置の画素の構成を示す平面模式図であり、図1−2は、透明導電膜の構成を示す平面模式図である。図2(a)は、図1−1中のA−B線に沿う断面模式図であり、図2(b)は、図1−1中のC−D線に沿う断面模式図である。
図1−1、図2(a)、(b)において、液晶表示装置100は、TFTアレイ基板110、液晶層120、及び、対向基板としてのカラーフィルタ(CF)基板130を備える。TFTアレイ基板110とCF基板130とは、液晶層120を介して対向して配置されている。
TFTアレイ基板110を構成する支持基板101の主面上には、ゲート線(走査配線)102及びソース線(信号配線)103が格子状に配置されている。支持基板101としては、ガラス基板、樹脂基板等が挙げられる。ゲート線102及びソース線103で区画された各画素には、透明画素電極113が配置されており、ゲート線102とソース線103との交点近傍にはスイッチング素子としてのTFT105が形成されている。また、複数の画素からなる表示領域の外縁には、ソース線103から引き出された引き出し配線150及びこれに繋がる端子151が複数配置された領域Sが形成されている。
TFT105が形成された基板面は、図2(a)、(b)に示すように、支持基板101側から順に、ゲート絶縁膜106、パッシベーション膜109、透明導電膜111、及び、第1絶縁膜としての層間絶縁膜112によって覆われている。層間絶縁膜112の主面上には、透明画素電極113が形成されており、透明画素電極113とドレイン電極108とは、層間絶縁膜112に形成されたコンタクトホール115を介して電気的に接続されている。
ゲート絶縁膜106は、SiOx、SiNx等の無機材料にて形成され、ゲート絶縁膜106の膜厚は、例えば、200nm〜500nm程度とする。
パッシベーション膜109としては、SiOx、SiNx等の無機材料を用いて、CVD法、スパッタ法等により成膜したものが適用でき、SiOx膜、SiNx膜だけでなくSiOx膜とSiNx膜との積層膜であってもよい。
透明導電膜111は、図1−2に示すように、基板のほぼ全面を覆うように形成されているが、基板面を法線方向から見たときに、コンタクトホール115と重畳する位置及びその周辺には、開口211aが形成されている。
透明導電膜111は、ITO(Indium−Tin−Oxide)やIZO(Inidium−Zinc−Oxide)、IDIXO(酸化インジウム−インジウム亜鉛酸化物;In2O3(ZnO)n)、酸化錫SnO2等の透明電極材料にて形成され、その膜厚は50nm〜200nm程度とする。液晶表示装置100を駆動する際の透明導電膜111の電位は、0又は一定である。
層間絶縁膜112は、例えば、感光性のアクリル樹脂(JSR社製、品番JAS−150、比誘電率3.4)を用いて形成する。信頼性の向上を図るためには、感光性のアクリル樹脂以外にSiOx、SiNx等の無機材料を使用してもよい。
透明画素電極113は、ITOやIZO等の透明電極材料にて形成し、その膜厚を50nm〜200nm程度とする。
TFT105が形成された領域をより詳細に見ると、図2(a)に示すように、支持基板101の主面上には、ゲート線102に繋がるゲート電極102aが形成されており、ゲート絶縁膜106にて覆われている。
ゲート絶縁膜106を介してゲート電極102aと対向する位置には、チャネル層としての半導体層107が形成されている。半導体層107を形成する半導体材料は特に限定されるものではなく、a−Si、p−Siの他、酸化物半導体等も適用できる。
具体的には、a−Siで形成された半導体層107は、上記のように電子移動度が低いものの、結晶性が低いため大面積の膜を容易に形成でき、大型の液晶表示装置に適している。また、光にあたるとオフ電流が発生しやすいことから、上記のように基板面を法線方向から見たときに、TFT105と重畳する位置にブラックマトリクス202を設けるが、本実施形態に係る液晶表示装置100においては、後述のように、他の領域に設けられるブラックマトリクス202の面積を低減できるため、結果としてa−Si半導体層を有する液晶表示装置100であっても画素の高開口率化が図れる。
p−Siで形成された半導体層107は、a−Siで形成された半導体層107に比べて電子移動度が高く優れたTFT特性が得られるが、結晶性が高いため大面積の膜は形成しにくく、小型の液晶表示装置に適している。また、酸化物半導体で形成された半導体層107も電子移動度が高いため、優れたTFT特性が得られる。半導体層107の膜厚は、特に限定されるものではなく、例えば、10nm〜300nm程度とする。
半導体層107は、ソース線103に繋がるソース電極103a及びドレイン電極108にて覆われており、ゲート電極102a、ゲート絶縁膜106、半導体層107、ソース電極103a、及び、ドレイン電極108によってTFT105が構成される。
ソース線103、ソース電極103a、ドレイン電極108、及び、ゲート電極102aは、低抵抗化を図るために、上記した金属材料にて形成された金属配線や電極であることが好ましい。これらは、単層構造又は積層構造のいずれであってもよく、それぞれ同じ材料で形成されていても異なった材料で形成されていてもよい。一例としては、ソース線103、ソース電極103a、ゲート電極102a、及び、ドレイン電極108がTiとAlとの積層膜で形成され、この積層膜の膜厚が、80nm〜550nm程度であるものが挙げられる。
一方で、CF基板130は、図2(a)、(b)に示すように、支持基板201の主面上に、ブラックマトリクス202と、CF層203とが設けられている。ブラックマトリクス202は、基板面を法線方向から見たときに、画素の境界と重なる位置に形成され、各画素を区画する。
また、TFT105を構成する半導体層107がa−Siにて形成されているときには、TFT105に光があたると漏れ電流が発生するため、ブラックマトリクス202は、上記のように画素の境界だけでなく、基板面を法線方向から見たときに、TFT105と重畳する領域にも形成される。CF層203は、例えば、赤(R)、青(B)、及び、緑(G)の色を有し、画素毎にいずれかの色のCF層203が配置される。
CF基板130の液晶層120側の主面には、厚み50nm〜200nm程度の対向電極204が形成されており、ブラックマトリクス202が形成された領域には、フォトスペーサ(図示せず)が設けられている。
上記のように構成された液晶表示装置100は、パッシベーション膜109と層間絶縁膜112との間に、画素のほぼ全面を覆う透明導電膜111が設けられているため、透明画素電極113は、ゲート電圧による電界乱れの影響を受けにくくなる。これにより、表示不良、特に画素の境界付近で生じる表示不良を低減でき、表示領域の拡大が図れる。
また、画素の境界付近で生じる表示不良領域は、基板面を法線方向から見たときに、この表示不良領域と重畳する位置にブラックマトリクス202を設けることで、表示不良を改善していたが、表示不良領域が低減されることでこの領域と重畳するブラックマトリクス202の面積を小さくでき、より一層の画素の高開口率化が図れる。ここでは、基板面を法線方向から見たときに、ソース線103と重畳するブラックマトリクスの幅W1、及び、ゲート線102と重畳するブラックマトリクスの幅W2を狭くすることができる。
また、本実施形態に係る液晶表示装置100は、透明導電膜111と透明画素電極113との間で第1絶縁膜としての層間絶縁膜112を誘電体として補助容量Cs1を形成できる。このような構成とすることで、液晶表示装置において補助容量を形成するために設けられているメタル材料からなるCs配線やCs電極が不要となり、補助容量を確保しつつ画素の開口率を高めることができる。
更に、ソース線103と透明画素電極113との間で形成される寄生容量ムラの発生を抑制できるため、ΔCsdの容量カップリング対策が不要となり、開口率の向上が図れる。
上記のような構成を有する液晶表示装置100の製造方法の一例について、以下に、具体例を挙げて説明する。まず、TFTアレイ基板110の製造工程について、図3及び図4−1〜図4−6を用いて説明する。図3は、本実施形態に係るTFTアレイ基板110の製造工程を示すフローチャート図であり、図4−1〜図4−6は、図3に示す各工程における基板の断面模式図である。図4−1〜図4−6に示す領域P、Q、R、Sは、それぞれ図1−1に示されているが、領域Tは、図示されていない。領域PはTFT105が形成されるTFT部であり、領域Qは補助容量が形成されるCs部であり、領域Rは透明導電膜111とドレイン電極108との接続部であり、領域Tは周辺で透明導電膜111への電気的な接続を行っている接続部であり、領域Sは端子151が形成される端子部である。
図3に示すように、TFTアレイ基板110は、6枚のフォトマスクを用いた6つのフォトリソ工程(S1〜S6)を経て製造され、第1のフォトリソ工程(S1)と第2のフォトリソ工程(S2)との間にゲート絶縁膜106を形成するゲート絶縁膜形成工程(S11)を、第3のフォトリソ工程(S3)と第4のフォトリソ工程(S4)との間にパッシベーション膜109を形成するパッシベーション膜形成工程(S12)を更に含む。
6つのフォトリソ工程(S1〜S6)は、第1のフォトマスクを用いてゲート線を形成する第1のフォトリソ工程(ステップS1)、第2のフォトマスクを用いて半導体層を形成する第2のフォトリソ工程(ステップS2)、第3のフォトマスクを用いてソース線を形成する第3のフォトリソ工程(ステップS3)、第4のフォトマスクを用いて透明導電膜を形成する第4のフォトリソ工程(ステップS4)、第5のフォトマスクを用いて層間絶縁膜を形成する第5のフォトリソ工程(ステップS5)、及び、第6のフォトマスクを用いて透明画素電極を形成する第6のフォトリソ工程(ステップS6)からなる。
第1のフォトリソ工程(S1)では、支持基板101の主面上に、例えば、スパッタ法により、膜厚30nm〜150nmのTi膜、膜厚200nm〜500nmのAl膜、及び、膜厚30nm〜150nmのTi膜をこの順番に成膜し、得られた積層膜を第1のフォトマスクを用いてエッチング処理及びレジスト剥離処理を含むフォトリソグラフィ法(以下、単にフォトリソグラフィ法と称す。)により所望の形状にパターン形成する。これにより、図4−1に示すように、領域Pにはゲート線102に繋がるゲート電極102aが、領域Tには配線170が、領域Sには引き出し配線150がそれぞれ形成される。
次いで、ゲート絶縁膜形成工程(S11)では、ゲート電極102aを含めて基板の全面を覆うようにゲート絶縁膜106を形成する。ゲート絶縁膜106は、例えば、CVD法により、SiN2を厚み200nm〜500nmとなるように堆積することにより得られる。
第2のフォトリソ工程(S2)では、ゲート絶縁膜106上に、例えば、CVD法により、a−Siを厚み10nm〜300nmとなるように堆積して、第2のフォトマスクを用いたフォトリソグラフィ法によって所望の形状にパターン形成する。これにより、図4−2に示すように、領域Pにはa−Si層107aが形成される。また、領域Sにはa−Si層107bが形成される。
第3のフォトリソ工程(S3)では、得られたa−Si層107a上に、ソース電極103a及びドレイン電極108を形成する。ソース電極103a及びドレイン電極108は、例えば、スパッタ法により、Tiを厚み30nm〜150nm、Alを厚み50nm〜400nmとなるように堆積して、得られた積層膜を第3のフォトマスクを用いたフォトリソグラフィ法によって所望の形状にパターン形成する。これにより、図4−3に示すように、領域Pにはソース電極103a及びドレイン電極108が形成される。また、領域Sにおけるa−Si層107aの膜厚は、エッチングによって薄くなり、半導体層107となる。
上記したS1〜S3の工程によって、支持基板101の主面上に、ゲート電極102a、ゲート絶縁膜106、半導体層107、ソース電極103a、及び、ドレイン電極108が形成されることにより、TFT105が得られる。
次いで、パッシベーション膜形成工程(S12)では、基板面を覆うようにパッシベーション膜109を形成する。パッシベーション膜109は、例えば、CVD法により、SiN2を厚み100nm〜700nmとなるように堆積して、ソース線103及びドレイン電極108を含めて基板の全面を覆うように形成される。
次いで、例えば、スパッタ法によりITOを厚み50nm〜200nmとなるようにパッシベーション膜109上に堆積させて透明導電膜111を形成する。
そして、第4のフォトリソ工程(S4)では、第4のフォトマスクを用いて透明導電膜111を所望の形状にパターン形成する。これにより、図4−4に示すように、領域P、Q、Rには、パターン形成された透明導電膜111が設けられる。
次いで、感光性樹脂を用いて、領域P、Q、Rに、透明導電膜111を覆う層間絶縁膜112を形成する。
第5のフォトリソ工程(S5)では、第5のフォトマスクを用いて領域Rにおける層間絶縁膜112にコンタクトホール115を、領域Tにおける層間絶縁膜112にコンタクトホール128をそれぞれ形成するとともに、領域Sもパターン形成する。これにより、図4−5に示すように、領域Rにおいてドレイン電極108が、領域Tにおいては配線170が、領域Sにおいては引き出し配線150が、それぞれ露出する。
そして、基板の全面を覆うように、例えば、スパッタ法によりITOを厚み50nm〜200nmとなるように層間絶縁膜112上に堆積させて薄膜を形成し、第6のフォトリソ工程(S6)では、この薄膜をフォトリソグラフィ法によって第6のフォトマスクを用いて所望の形状にパターニングする。これにより、図4−6に示すように、領域P、Q、Rには、パターン形成された透明画素電極113が形成され、領域Sには、端子151が形成される。
そして、領域Rでは、透明画素電極113とドレイン電極108とがコンタクトホール115を介して電気的に接続され、領域Tでは、透明画素電極113を用いて透明導電膜111と配線170とがコンタクトホール128を介して電気的に接続され、領域Sでは、引き出し配線150と端子151とが接続される。
上記S1〜S6の工程によって、TFTアレイ基板110が完成する。次に、CF基板130の製造方法の一例を説明する。
まず、支持基板201の主面上に、黒色顔料を含む感光性樹脂をフォトリソグラフィ法により所望の形状にパターニングしてブラックマトリクス202を形成する。次いで、ブラックマトリクス202によって区画された領域に、赤(R)、緑(G)、青(B)の顔料を含む感光性樹脂を塗布して、CF層203を形成する。そして、基板の表面に、ITO等の透明電極材料をスパッタ法により厚み50nm〜200nmとなるように堆積させて、フォトリソグラフィ法等により所望のパターン形状を形成して、対向電極204を形成する。ブラックマトリクス202が形成された領域には、フォトスペーサ(図示せず)を形成する。フォトスペーサは、感光性樹脂を用いてフォトリソグラフィ法により、所望の形状にパターニングすることにより得られる。このような工程を経ることでCF基板130が完成する。
上記のように製造されたTFTアレイ基板110及びCF基板130の表面には、ポリイミド樹脂が印刷法により塗布され、これにより配向膜(図示せず。)が形成される。配向膜が形成された両基板は、シール材を介して貼り合わされ、滴下法、注入法等の方法により基板間に液晶が封入される。そして、貼り合せた両基板を、ダイシングにより分断して、駆動装置、筐体、光源等の各種部材が必要に応じて設けられることにより、本実施形態に係る液晶表示装置100が得られる。
以下に、本実施形態に係る液晶表示装置100の具体例について説明する。
以下に、本実施形態に係る液晶表示装置100の具体例について説明する。
実施例1
実施形態1に係る液晶表示装置100において、画素のピッチP1を39μmとしたところ、同じ画素サイズであっても、通常の5枚マスクを用いたプロセスにて形成された液晶表示装置(後述の比較実施形態1に係る液晶表示装置500)と比較して開口率は35%向上していることが明らかとなった。
実施形態1に係る液晶表示装置100において、画素のピッチP1を39μmとしたところ、同じ画素サイズであっても、通常の5枚マスクを用いたプロセスにて形成された液晶表示装置(後述の比較実施形態1に係る液晶表示装置500)と比較して開口率は35%向上していることが明らかとなった。
本発明においては、上記実施形態1に係る構成で充分な補助容量が確保できない場合には、画素の開口率はやや低下するが、Cs配線やCs電極を更に設けて補助容量を確保することもできる。以下に、Cs配線及び/又はCs電極を設けた構成について説明する。
実施形態2
本実施形態では、実施形態1の構成に加えて更にCs電極を設けて補助容量を確保する例を挙げて説明する。上記実施形態1と同様の構成をなすものについては、同一の符号を付けて説明を省略する。
本実施形態では、実施形態1の構成に加えて更にCs電極を設けて補助容量を確保する例を挙げて説明する。上記実施形態1と同様の構成をなすものについては、同一の符号を付けて説明を省略する。
図5−1は、本発明の実施形態2に係る液晶表示装置の画素の構成を示す平面模式図であり、図5−2は、透明導電膜の構成を示す平面模式図である。図6(a)は、図5−1中のA−B線に沿う断面模式図であり、図6(b)は、図5−1中のC−D線に沿う断面模式図であり、図6(c)は、図6(b)の一部を示す拡大模式図である。
図5−1において、液晶表示装置210は、紙面に対して画素の左下の隅にTFT105が位置し、ドレイン電極108は、画素の左下の隅から画素の中央まで延びており、画素の中央において面積の広い部分はCs電極104aとして機能する。層間絶縁膜112には、基板を法線方向から見たときに、Cs電極104aと重なる位置にコンタクトホール118が形成されている。そして、層間絶縁膜112上に形成された透明画素電極113とCs電極104aとは、コンタクトホール118を介して電気的に接続され、透明画素電極113は、TFT105によって個別かつ選択的に制御される。
上記実施形態1では、透明導電膜111は、画素の全面を覆うように形成されていたが、ここでは透明導電膜111aは、図5−2、図6(a)、(b)に示すように、基板面を法線方向から見たときに、画素の中央部、ゲート線102、ソース線103、及び、TFT105と重畳する領域に形成されている。画素の中央部においては、ソース線103と交差するようにゲート線102と平行に形成されるとともに、Cs電極104aと対向する領域の面積が広くなっている。また、Cs電極104aと対向する領域においては、透明画素電極113とドレイン電極108(Cs電極104a)とが電気的に接続される領域とは重畳しないように、コンタクトホール118及びその周囲に孔211bが形成されている。
上記のように構成された液晶表示装置210において、ドレイン電圧保持用の補助容量は、図6(c)に示すように、透明画素電極113と透明導電膜111aとの間で層間絶縁膜112を誘電体として形成される補助容量Cs1と、透明導電膜111aとCs電極104aとの間でパッシベーション膜109を誘電体として形成される補助容量Cs2とで確保される。
なお、透明導電膜111aの形状は、特に限定されるものではなく、基板面を法線方向から見たときに、Cs電極104aよりも小さい構成であっても、Cs電極104aの面積と同じ、又は、それよりも大きい構成としてもよい。
以下に、本実施形態に係る液晶表示装置210の製造方法について説明する。TFTアレイ基板110a以外の構成は、上記実施形態1と同様であるため、ここではTFTアレイ基板110aの製造方法のみを説明する。図7−1〜図7−6は、本実施形態に係るTFTアレイ基板110aの製造工程を説明する断面模式図である。本実施形態では、上記実施形態1と同様の工程によりTFTアレイ基板110aを製造するが、使用するフォトマスクパターンの形状が異なる。
図7−1〜図7−6において、領域P、S、Tの構成は、上記実施形態1に係る図4−1〜図4−6と同じであるが、領域QにおいてCs電極104aが配置される点で異なる。また、領域Rは領域Qに含まれる。
具体的には、図7−1に示すように、上記実施形態1と同様に第1、第2のフォトリソ工程(S1、S2)が行われた基板には、ゲート電極102a、配線170、及び、引き出し配線150が形成される。そして、ゲート絶縁膜形成工程(S11)及び第2のフォトリソ工程(S2)が上記実施形態1と同様に行われることで、図7−2に示す状態の基板が得られる。そして、上記実施形態1と同様に第3のフォトリソ工程(S3)を行うことで、図7−3に示すように、ソース電極103a及びドレイン電極108が形成され、TFT105が得られると供に、領域QにおいてCs電極104aが形成される。
次いで、上記実施形態1と同様にパッシベーション膜形成工程(S12)及び第4のフォトリソ工程(S4)が行われることでパッシベーション膜109及びパターン形成された透明導電膜111が形成される。これにより、図7−4に示すように、領域P、Q、Rには、パターン形成された透明導電膜111aが形成され、透明導電膜111aの中央部には、孔211bが形成される。
次いで、上記実施形態1と同様に層間絶縁膜112が形成され、引き続き第5のフォトリソ工程(S5)が行われる。これにより、図7−5に示すように、領域Qには、コンタクトホール118が、領域Tには、コンタクトホール128がそれぞれ形成される。
そして、基板の全面を覆うようにITOを堆積させて薄膜を形成し、第6のフォトリソ工程(S6)を行うことにより、図7−6に示すように、領域Qにおいては、透明画素電極113とCs電極104aとがコンタクトホール118を介して導通し、領域Tにおいては、透明画素電極113を用いて透明導電膜111aと配線170とがコンタクトホール128を介して導通し、領域Sにおいては、引き出し配線150と端子151とが導通する。
実施形態3
本実施形態では、実施形態2の構成に加えて更にCs配線を設けて補助容量を確保する例を挙げて説明する。上記実施形態1、2と同様の構成をなすものについては、同一の符号を付けて説明を省略する。
本実施形態では、実施形態2の構成に加えて更にCs配線を設けて補助容量を確保する例を挙げて説明する。上記実施形態1、2と同様の構成をなすものについては、同一の符号を付けて説明を省略する。
図8−1は、本発明の実施形態3に係る液晶表示装置の画素の構成を示す平面模式図であり、図8−2は、透明導電膜の構成を示す平面模式図である。図9(a)は、図8−1中のA−B線に沿う断面模式図であり、図9(b)は、図8−1中のC−D線に沿う断面模式図であり、図9(c)は、図9(b)の一部を示す拡大模式図である。
図8−1、図9(a)〜(c)に示す液晶表示装置220は、上記実施形態2に係る液晶表示装置210の構成に加えて更に、隣接するゲート線102の間にソース線113と直交するように形成されたCs配線104を有する。同一行の画素では共通のCs配線104が利用される。Cs配線104は、ゲート線102と同層に配置される。透明導電膜111bは、上記実施形態2に係る透明導電膜111aとほぼ同様の構成であり、Cs配線104の一部とも重畳するように形成されている。
上記のように構成された液晶表示装置220において、ドレイン電圧保持用の補助容量は、図9(c)に示すように、上記した補助容量Cs1、Cs2に加えて、Cs電極104aとCs配線104との間においてゲート絶縁膜106を誘電体として形成される補助容量Cs3とで確保される。
図10は、図8−1に示す画素の表示領域及び非表示領域を示す平面模式図である。図10において、黒色部分は非表示領域300であり、着目されていない部分が表示領域310である。非表示領域300とは、具体的には、ブラックマトリクスや金属材料からなる配線等によって遮光され、表示されない領域である。
後述する比較実施形態1において図15を用いて説明する液晶表示装置500の画素と比べると、Cs配線104の幅W3、及び、ブラックマトリクス202の幅W1、W2、Cs電極104aの幅W4は、格段に細くなっている。このように、本実施形態に係る液晶表示装置220は、上記実施形態1に係る液晶表示装置100に比べて画素の開口率は低くなっているが、比較実施形態1に係る液晶表示装置500と比較すると、画素の開口率ははるかに向上している。
なお、上記説明では、Cs配線104よりも上層にCs電極104aを設けた例を挙げて説明したが、本発明はこれに限定されるものではなく、Cs電極104aの上層にCs配線104が配置されていてもよい。
以下に、本実施形態に係る液晶表示装置220の製造方法について説明する。TFTアレイ基板110b以外の構成は、上記実施形態2と同様であるため、ここではTFTアレイ基板110bの製造方法のみを説明する。図11−1〜図11−6は、本実施形態に係るTFTアレイ基板110bの製造工程を説明する断面模式図である。本実施形態では、上記実施形態1、2と同様の工程によりTFTアレイ基板110bを製造するが、使用するフォトマスクパターンの形状が異なる。
図11−1〜図11−6において、領域P、T、Sの構成は、上記実施形態2に係る図7−1〜図7−6と同じであるが、領域QにおいてCs配線104が更に形成される点で異なる。すなわち、図11−1に示すように、上記実施形態2に係る第1のフォトリソ工程(S1)を経た基板は、領域QにおいてCs配線104が形成される。
次いで、Cs配線104を含めて基板面を覆うように上記と同様にゲート絶縁膜106を形成し、第2のフォトリソ工程(S2)において、図11−2に示すように、a−Si層107a及びa−Si層107bを形成する。
そして、上記と同様に第3のフォトリソ工程(S3)を行うことにより、ソース電極103a及びドレイン電極108が形成される。また、領域Qには、Cs電極104aが形成される。
次いで、上記実施形態2と同様にパッシベーション膜109及び透明導電膜111が形成され、第4のフォトリソ工程(S4)が行われる。これにより、図11−4に示すように、領域P、Q、Rには、パターン形成された透明導電膜111b及び孔211bが形成される。
次いで、上記実施形態2と同様に層間絶縁膜112が形成され、引き続き第5のフォトリソ工程(S5)が行われる。これにより、図11−5に示すように、領域Qには、コンタクトホール118が形成される。
そして、基板の全面を覆うようにITOを堆積させて薄膜を形成し、第6のフォトリソ工程(S6)を行うことにより、図11−6に示すように、領域Qにおいては、透明画素電極113とCs電極104aとがコンタクトホール118を介して導通し、領域Sにおいては、引き出し配線150と端子151とが導通する。これにより、本実施形態に係るTFTアレイ基板110bが完成する。
本実施形態においては、上述のように、パッシベーション膜109と層間絶縁膜112との間に透明導電膜111bを形成することで、Cs配線104とCs電極104aとの間で形成される補助容量Cs3だけでなく、透明導電膜111aとCs配線104との間で形成される補助容量Cs2、透明導電膜111aと透明画素電極113Csとの間で形成される補助容量Cs1も得られることから、画素の高精細化を図っても、Cs配線104の面積を低減して画素の高開口率化が図れる。
なお、上記実施形態1では、透明導電膜111は、基板の全面に形成されており、実施形態2、3では、透明導電膜111a、111bは、画素の中央部、画素を区画する領域(ゲート線102、ソース線103と重畳する領域)、及び、TFT105と重畳する領域に形成されていたが、本発明において透明導電膜の形状はこれらに限定されるものではなく、例えば、透明導電膜は、画素の中央部のみに形成されていてもよい。この場合には、上記したシールド効果は低減するが、画素の開口率を維持しつつ、充分なCs容量を確保できる。
また、透明導電膜は、基板面を法線方向から見たときに、画素を区画する領域と重畳する領域のみに形成されていてもよい。図12は、本発明に係る液晶表示装置の透明導電膜の他の形態を示す平面模式図である。図12に示すように、透明導電膜111cは、基板面を法線方向から見たときに、ソース線103と重畳する位置にのみ形成されている。このようなストライプ状の透明導電膜111cとすることで、透明画素電極113がゲート電圧による電界乱れの影響を受けにくくなるという電界シールド効果を維持しつつ、ソース線103の負荷容量の増加による信号遅延を解消できる。
なお、上記実施形態では、画素の開口率を向上させるためにCs配線104の幅W1を狭くした例について説明したが、本発明はこれに限定されるものではなく、Cs電極104aの幅W2を狭くしてもよく、又は、Cs配線104及びCs電極104aの両方の幅を狭くして開口率の向上を図ってもよい。
また、上記各実施形態では、ブラックマトリクス202及びCF層203をCF基板130の側に設けた例を挙げて説明したが、本発明はこれに限定されるものではなく、これらの部材はTFTアレイ基板の側に形成することもできる。
また、上記各実施形態では、ボトムゲート型のTFTを備える液晶表示装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、トップゲート型のTFTを備える液晶表示装置についても適用できる。更に、補助容量は、少なくとも透明導電膜111、111aと透明画素電極113との間で形成されていればよく、それ以外の補助容量の形成箇所は特に限定されるものではなく、必要に応じて適宜設定できる。
比較実施形態1
図13は、比較実施形態1に係る液晶表示装置の画素の構成を示す平面模式図であり、図14(a)は、図13中のA−B線に沿う断面模式図であり、図14(b)は、図13中のC−D線に沿う断面模式図である。図15は、図13に示す画素の表示領域及び非表示領域を示す平面模式図である。図13〜図15において、上記各実施形態と同様の構成をなすものについては、同一の符号をつけて説明を省略する。
図13は、比較実施形態1に係る液晶表示装置の画素の構成を示す平面模式図であり、図14(a)は、図13中のA−B線に沿う断面模式図であり、図14(b)は、図13中のC−D線に沿う断面模式図である。図15は、図13に示す画素の表示領域及び非表示領域を示す平面模式図である。図13〜図15において、上記各実施形態と同様の構成をなすものについては、同一の符号をつけて説明を省略する。
図13、図14(a)、(b)において、液晶表示装置500は、パッシベーション膜109と層間絶縁膜112との間に透明導電膜111は形成されておらず、補助容量は、Cs配線224とCs電極104aとの間でゲート絶縁膜106を誘電体として形成される補助容量Cs5のみで構成されている。
そのため、補助容量を確保するために、Cs配線224の幅W5は、上記実施形態3に係るCs配線104の幅W3よりも広く形成されている。また、透明画素電極113は、ゲート電圧による電界乱れの影響を受けやすいため、画素の境界付近において表示特性が低下しやすい。そこで、画素の境界付近におけるブラックマトリクス202aの幅W7、W8は、実施形態3に係るブラックマトリクス202の幅W1、W2よりも広く形成されている。なお、Cs電極104aの幅W6は、Cs配線104の幅W4と同じである。
図15において、黒色部分は非表示領域300であり、着目されていない部分が表示領域310である。本比較実施形態に係る図15と、上記実施形態3に係る図10とを比較すると、図15の方が明らかに非表示領域300が多く、画素の開口率が低くなっている。
上述した実施形態における各形態は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
なお、本願は、2009年9月8日に出願された日本国特許出願2009−207474号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
100、210、220、500 液晶表示装置
101、201 支持基板
102 ゲート線
102a ゲート電極
103 ソース線
103a ソース電極
104、224 Cs配線
104a、224a Cs電極
105 TFT
106 ゲート絶縁膜
107 半導体層
107a、107b a−Si層
108 ドレイン電極
109 パッシベーション膜
110、110a、110b TFTアレイ基板
111、111a、111b、111c 透明導電膜
112 層間絶縁膜
113 透明画素電極
120 液晶層
130 CF基板
115、118、128 コンタクトホール
150 引き出し配線
151 端子
202、202a ブラックマトリクス
203 CF層
204 対向電極
211a、211b 孔
300 非表示領域
310 表示領域
W1〜W9 幅
Cs1〜Cs5 補助容量
P、Q、R、S、T 領域
P1 画素のピッチ
101、201 支持基板
102 ゲート線
102a ゲート電極
103 ソース線
103a ソース電極
104、224 Cs配線
104a、224a Cs電極
105 TFT
106 ゲート絶縁膜
107 半導体層
107a、107b a−Si層
108 ドレイン電極
109 パッシベーション膜
110、110a、110b TFTアレイ基板
111、111a、111b、111c 透明導電膜
112 層間絶縁膜
113 透明画素電極
120 液晶層
130 CF基板
115、118、128 コンタクトホール
150 引き出し配線
151 端子
202、202a ブラックマトリクス
203 CF層
204 対向電極
211a、211b 孔
300 非表示領域
310 表示領域
W1〜W9 幅
Cs1〜Cs5 補助容量
P、Q、R、S、T 領域
P1 画素のピッチ
Claims (9)
- 薄膜トランジスタアレイ基板と対向基板との間に液晶層が挟持され、複数の画素を有する液晶表示装置であって、
該薄膜トランジスタアレイ基板は、
支持基板の主面上に格子状に配置されたゲート線及びソース線と、
該画素に配置された透明画素電極と、
該ソース線及び該ゲート線の交点近傍に形成された薄膜トランジスタと、
支持基板側から順に積層された、ゲート絶縁膜、パッシベーション膜、透明導電膜、第1絶縁膜、及び、透明画素電極を備え、
該透明画素電極は、該第1絶縁膜に形成されたコンタクトホールを介して該薄膜トランジスタを構成するドレイン電極と電気的に接続され、
該透明導電膜は、基板面を法線方向から見たときに、該透明画素電極と該ドレイン電極とが電気的に接続される領域と重畳しないことを特徴とする液晶表示装置。 - 前記透明導電膜は、前記第1絶縁膜を介して前記透明画素電極と重なる位置にあることを特徴とする請求項1記載の液晶表示装置。
- 前記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、前記パッシベーション膜を介して該透明導電膜と対向する補助容量電極を更に備えることを特徴とする請求項1又は2記載の液晶表示装置。
- 前記薄膜トランジスタアレイ基板は、基板面を法線方向から見たときに、該ゲート絶縁膜を介して該透明導電膜と対向する補助容量配線を更に備えることを特徴とする請求項1〜3のいずれかに記載の液晶表示装置。
- 前記補助容量電極と前記補助容量配線とは、前記ゲート絶縁膜を介して対向することを特徴とする請求項4記載の液晶表示装置。
- 前記画素のピッチは、40μm以下であることを特徴とする請求項1〜5のいずれかに記載の液晶表示装置。
- 前記透明導電膜の電位は、一定であることを特徴とする請求項1〜6のいずれかに記載の液晶表示装置。
- 前記透明導電膜は、基板面を法線方向から見たときに、前記第1絶縁膜の開口部及びその周辺と重畳する位置のみが開口している請求項1〜7のいずれかに記載の液晶表示装置。
- 請求項1記載の液晶表示装置の製造方法であって、
前記薄膜トランジスタアレイ基板は、少なくとも6枚のフォトマスクを用いて形成され、
該方法は、該薄膜トランジスタアレイ基板を形成する支持基板の主面上に第1のフォトマスクを用いてゲート線を形成する第1のフォトリソ工程と、
第2のフォトマスクを用いて半導体層を形成する第2のフォトリソ工程と、
第3のフォトマスクを用いてソース線を形成する第3のフォトリソ工程と、
第4のフォトマスクを用いて透明導電膜を形成する第4のフォトリソ工程と、
第5のフォトマスクを用いて該透明導電膜を覆う第1絶縁膜を形成する第5のフォトリソ工程と、
第6のフォトマスクを用いてソース線及びゲート線によって区画された画素に透明画素電極を形成する第6のフォトリソ工程とを備え、
該第1のフォトリソ工程と第2のフォトリソ工程との間に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程を、第3のフォトリソ工程と第4のフォトリソ工程との間に前記パッシベーション膜を形成するパッシベーション膜形成工程を更に含むことを特徴とする液晶表示装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009207474 | 2009-09-08 | ||
JP2009207474 | 2009-09-08 | ||
PCT/JP2010/057605 WO2011030583A1 (ja) | 2009-09-08 | 2010-04-28 | 液晶表示装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011030583A1 true JPWO2011030583A1 (ja) | 2013-02-04 |
Family
ID=43732260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011530765A Pending JPWO2011030583A1 (ja) | 2009-09-08 | 2010-04-28 | 液晶表示装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8692756B2 (ja) |
EP (1) | EP2477064A4 (ja) |
JP (1) | JPWO2011030583A1 (ja) |
CN (1) | CN102483546B (ja) |
WO (1) | WO2011030583A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5754207B2 (ja) * | 2011-03-29 | 2015-07-29 | セイコーエプソン株式会社 | 液晶装置および電子機器 |
CN102879944A (zh) * | 2012-09-19 | 2013-01-16 | 京东方科技集团股份有限公司 | 一种液晶显示面板及其制造方法、显示装置 |
EP3564742B1 (en) * | 2012-10-30 | 2022-02-23 | Sharp Kabushiki Kaisha | Active-matrix substrate and display panel including the same |
CN104166278B (zh) * | 2013-05-16 | 2019-03-01 | 瀚宇彩晶股份有限公司 | 像素阵列基板 |
CN103915451B (zh) * | 2014-03-28 | 2016-05-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法、显示装置 |
CN104020593A (zh) * | 2014-05-30 | 2014-09-03 | 深圳市华星光电技术有限公司 | 阵列基板、制作方法及液晶显示面板 |
US9753590B2 (en) * | 2014-06-13 | 2017-09-05 | Lg Display Co., Ltd. | Display device integrated with touch screen panel and method of fabricating the same |
CN105988258A (zh) * | 2015-03-23 | 2016-10-05 | 群创光电股份有限公司 | 显示器面板 |
CN118011691A (zh) * | 2015-04-30 | 2024-05-10 | 群创光电股份有限公司 | 显示装置 |
TWI576646B (zh) * | 2015-04-30 | 2017-04-01 | 群創光電股份有限公司 | 顯示裝置 |
WO2017055971A1 (en) * | 2015-10-01 | 2017-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
KR102523971B1 (ko) | 2016-06-16 | 2023-04-21 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
US20180145096A1 (en) * | 2016-11-23 | 2018-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
US10976581B2 (en) * | 2017-02-06 | 2021-04-13 | Sharp Kabushiki Kaisha | Display device |
CN110780494A (zh) * | 2018-07-25 | 2020-02-11 | 夏普株式会社 | 液晶显示装置用阵列基板以及液晶显示装置 |
JP7271368B2 (ja) * | 2019-08-26 | 2023-05-11 | 株式会社ジャパンディスプレイ | 照明装置及び表示装置 |
CN111580300B (zh) * | 2020-05-29 | 2022-09-20 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
CN114509903B (zh) * | 2022-02-10 | 2024-02-13 | 武汉华星光电技术有限公司 | 显示面板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10170937A (ja) * | 1996-12-06 | 1998-06-26 | Casio Comput Co Ltd | 液晶表示装置 |
JP2008145461A (ja) * | 2006-12-06 | 2008-06-26 | Hitachi Displays Ltd | 液晶表示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0592063A3 (en) * | 1992-09-14 | 1994-07-13 | Toshiba Kk | Active matrix liquid crystal display device |
JPH09281508A (ja) * | 1996-04-12 | 1997-10-31 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその作製方法 |
JPH1184416A (ja) | 1997-09-08 | 1999-03-26 | Sony Corp | 液晶表示素子 |
JP3463006B2 (ja) | 1998-10-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置の製造方法および液晶表示装置 |
KR100321925B1 (ko) * | 1998-11-26 | 2002-10-25 | 삼성전자 주식회사 | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 |
JP3134866B2 (ja) * | 1999-02-05 | 2001-02-13 | 日本電気株式会社 | 液晶表示装置とその製造方法 |
JP2006195098A (ja) | 2005-01-12 | 2006-07-27 | Toshiba Matsushita Display Technology Co Ltd | マトリクスアレイ基板、その製造方法、及び平面表示装置 |
TWI545380B (zh) * | 2006-05-16 | 2016-08-11 | 半導體能源研究所股份有限公司 | 液晶顯示裝置和半導體裝置 |
JP4818839B2 (ja) * | 2006-07-19 | 2011-11-16 | 株式会社 日立ディスプレイズ | 液晶表示装置及びその製造方法 |
JP2009207474A (ja) | 2008-03-03 | 2009-09-17 | Takami Onuma | 農業ハウスの融雪並びに低温及び高温障害防止具 |
-
2010
- 2010-04-28 WO PCT/JP2010/057605 patent/WO2011030583A1/ja active Application Filing
- 2010-04-28 US US13/392,885 patent/US8692756B2/en not_active Expired - Fee Related
- 2010-04-28 CN CN201080038924.0A patent/CN102483546B/zh not_active Expired - Fee Related
- 2010-04-28 JP JP2011530765A patent/JPWO2011030583A1/ja active Pending
- 2010-04-28 EP EP10815181.2A patent/EP2477064A4/en not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10170937A (ja) * | 1996-12-06 | 1998-06-26 | Casio Comput Co Ltd | 液晶表示装置 |
JP2008145461A (ja) * | 2006-12-06 | 2008-06-26 | Hitachi Displays Ltd | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US8692756B2 (en) | 2014-04-08 |
CN102483546B (zh) | 2015-04-01 |
US20120162055A1 (en) | 2012-06-28 |
WO2011030583A1 (ja) | 2011-03-17 |
CN102483546A (zh) | 2012-05-30 |
EP2477064A1 (en) | 2012-07-18 |
EP2477064A4 (en) | 2015-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011030583A1 (ja) | 液晶表示装置及びその製造方法 | |
JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
KR100728853B1 (ko) | 전극배선기판 및 표시장치 | |
US6356318B1 (en) | Active-matrix liquid crystal display having storage capacitors of area smaller than that of pixel electrodes | |
TWI464882B (zh) | 薄膜電晶體基板及其製造方法 | |
US6259200B1 (en) | Active-matrix display apparatus | |
JP5239924B2 (ja) | 液晶表示装置及びそれを用いた電子機器 | |
KR20180076661A (ko) | 표시 장치용 기판과 그를 포함하는 표시 장치 | |
WO2014190727A1 (zh) | 阵列基板及其制造方法、显示装置 | |
US6208390B1 (en) | Electrode substrate resistant to wire breakage for an active matrix display device | |
JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2015049426A (ja) | 液晶表示装置 | |
JP2004109248A (ja) | 液晶表示装置及びその製造方法 | |
WO2009081633A1 (ja) | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 | |
US9235091B2 (en) | Liquid crystal display device and manufacturing method thereof | |
WO2017213180A1 (ja) | 表示装置及びその製造方法 | |
US7894010B2 (en) | Liquid crystal display panel and method for fabricating the same | |
US20040135939A1 (en) | Liquid crystal display device with light shielding structure and method for forming the same | |
WO2018012455A1 (ja) | 液晶表示装置 | |
JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
JP2711015B2 (ja) | マトリクス形表示装置 | |
JP7274627B2 (ja) | 表示装置 | |
JP5939755B2 (ja) | 液晶表示装置 | |
JP4946250B2 (ja) | 液晶表示装置 | |
KR20120130983A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140225 |