KR100205519B1 - 박막트랜지스터 어레이 기판 및 그 제조방법 - Google Patents

박막트랜지스터 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR100205519B1
KR100205519B1 KR1019960011379A KR19960011379A KR100205519B1 KR 100205519 B1 KR100205519 B1 KR 100205519B1 KR 1019960011379 A KR1019960011379 A KR 1019960011379A KR 19960011379 A KR19960011379 A KR 19960011379A KR 100205519 B1 KR100205519 B1 KR 100205519B1
Authority
KR
South Korea
Prior art keywords
thin film
film
film transistor
resin
bus line
Prior art date
Application number
KR1019960011379A
Other languages
English (en)
Other versions
KR970072483A (ko
Inventor
신경아
김병구
김수만
권병익
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960011379A priority Critical patent/KR100205519B1/ko
Priority to US08/803,382 priority patent/US5866919A/en
Priority to US08/901,676 priority patent/US5926702A/en
Publication of KR970072483A publication Critical patent/KR970072483A/ko
Application granted granted Critical
Publication of KR100205519B1 publication Critical patent/KR100205519B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치의 박막트랜지스터 어레이 기판에 관한 것으로, 특히 박막트랜지스터 액정표시장치의 개구율을 향상시켜 높은 화면 휘도(brightness)와 저소비전력의 액정표시장치를 제공하기에 적합하도록, 기판과, 기판상에 형성된 적어도 하나이상의 게이트 버스라인과, 게이트 버스라인에 교차하도록 형성된 적어도 하나이상의 데이터 버스라인과, 게이트 버스라인에 게이트 전극이 연결되고, 데이터 버스라인에 일채널 전극이 연결되도록 형성된 적어도 하나이상의 박막트랜지스터와, 적어도 데이터 버스라인 및 게이트 버스라인과 박막트랜지스터를 덮도록 형성된 수지차광막과, 수지차광막의 상부를 제외한 노출된 전표면에 패턴형성된 투명절연막과, 수지차광막 일부 및 투명절연막을 덮으며, 박막트랜지스터의 드레인 전극과 연결 형성된 화소전극을 포함하여 이루어진다.

Description

박막트랜지스터 어레이 기판 및 그 제조방법
제1도는 종래의 액정표시장치의 구조를 예시한 도면.
제2도는 종래의 액정표시장치의 구조를 예시한 도면.
제3도는 본 발명에 따른 박막트랜지스터 어레이 기판의 구조를 예시한 도면.
제4도는 본 발명에 따른 박막트랜지스터 어레이 기판의 제조방법을 예시한 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
10, 20, 30, 50 : 기판(상판 및 하판) 11-1, 31-1, 51-1 : 게이트 전극
11-2, 31-2, 51-2 : 게이트 버스라인
12, 32,52 : 게이트 절연막 13, 33, 53 : 활성층
14, 34, 54 : 오믹콘택층
15-1, 35-1, 55-1 : 소오스 전극
15-2, 35-2, 55-2 : 데이터 버스라인
16, 36, 56 : 드레인 전극 17, 37, 58a : 보호막
18, 38, 61 : 화소전극 19, 24 : 배향막
21 : 차광막 22 : 컬러필터
23 : 공통전압전극 39, 59a : 수지차광막
40 : 배향막 58 : 보호막용 절연막
59 : 차광막용 수지층 60 : 투명절연막
본 발명은 액정표시장치의 박막트랜지스터 어레이 기판에 관한 것으로, 특히 박막트랜지스터 액정표시장치의 개구율을 향상시켜 높은 화면 휘도(brightness)와 저소비전력의 액정표시장치를 제공하기에 적합하도록 한 박막트랜지스터 어레이 기판 및 그 제조방법에 관한 것이다.
제1a도는 종래의 박막트랜지스터 액정표시장치를 구성하는 박막트랜지스터 어레이 기판(이하 "하판"이라고 한다.)의 구조를 설명하기 위하여 도시한 평면도로서, 하나의 기판(10) 즉 하판 상에 화소가 매트릭스형태로 배열되어 있는데, 각 화소는 스위칭 소자인 박막트랜지스터와 박막트랜지스터의 드레인 전극(또는 소오스 전극)(16)에 연결된 화소전극(18)으로 구성된다. 그리고, 일 방향을 따라서 형성된 게이트 버스라인(11-2)이 각 화소에 포함된 박막트랜지스터의 게이트 전극(11-1)에 연결되어 있고, 이와 교차하는 방향을 따라서 형성된 데이터 버스라인(15-2)이 각 화소의 소오스 전극(또는 드레인 전극)(15-1)에 연결되어 있다.
또한, 하판에 대응하는 다른 기판 즉, 대응 전극 기판(이하 "상판"이라고 한다.)(도면상에 미도시)에는 하판상의 불투명한 부분 및 빛샘현상의 원인이 되는 부분을 가리도록 차광막(black matrix)(21)이 형성되어 있다. 제1a도에 도시된 화소전극의 경계선 내부로 표시된 점선(21)은 상판의 차광막 패턴을 표시한 것이다.
제1b도와 제1c도는 각각 제1a도에 도시된 절단선 Ⅰ-Ⅰ와 절단선 Ⅱ-Ⅱ를 따라서 액정표시장치의 상판(20) 및 하판(10)을 절단한 상태의 단면도로서, 데이터 버스라인이 지나는 영역과 박막트랜지스터가 형성된 영역을 각각 도시하고 있다. 하판(10)에는 금속물질로 이루어진 게이트 전극(11-1)이 있고, 그 상부에는 기판 전면에 걸쳐 게이트 절연막(12)이 기재되어 섬모양의 반도체물질로 이루어진 활성층(13)과, 활성층(13) 위에 도핑된 반도체물질로 형성된 오믹콘택층(14)이 있다. 오믹콘택층(14)의 상부에는 소오스 전극(15-1) 및 드레인 전극(16)이 형성되어 있는데, 소오스 전극(15-1)은 게이트 절연막(12) 상부에 형성된 데이터 버스라인(15-2)으로 연장되어 있다. 데이터 버스라인(15-2) 및 소오스 전극(15-1)과 드레인 전극(16)과 노출된 활성층(13)과 노출된 절연막(12)의 상부에는 보호막(17)이 있다. 그리고, 보호막(17)에 형성된 콘택홀을 통하여 드레인 전극과(16)과 연결되는 화소전극(18)이 보호막(17) 상부에 형성되어 있다. 화소전극(18) 위에 도시된 최상층의 막은 배향막(19)이다. 이와 같이 형성된 하판(10)에 대응하여 상판(20)에는 박막트랜지스터 및 데이터 버스라인(15-2)과 게이트 버스라인의 위치에 맞추어 차광막(21)이 형성되어 있는데, 이때 합착마진과 빛샘방지를 위한 마진을 고려하여 차광막(21)을 형성하므로써, 하판(10)에서 개구된 부위를 감소시키게 된다. 상판(20)에는 차광막(21) 외에 컬러필터(22) 및 공통전압전극(23)과 배향막(24)이 형성되어 있다.
제2a도 및 b도는 종래의 또다른 기술로서, 제1도에 예시된 기술과 같이, 상판에 차광막을 형성하는 경우에는 상판과 하판을 합착하는 과정에서 정렬오차를 고려한 합착마진을 계산하여 차광막을 형성하므로 그 크기가 커지는 문제점을 해결하기 위하여 하판에 차광막을 형성하면서, 반사도 및 종래 차광막 물질인 크롬 등의 금속물질이 가지는 도전성에 의한 기생 용량 문제를 해결하기 위하여 차광막을 불투명한 절연성 수지로 형성한 기술인데, 도면과 같이, 박막트랜지스터 및 화소전극(38)과 이에 연결된 게이트 버스라인 및 데이터 버스라인(35-2)을 형성한 후, 박막트랜지스터 및 게이트 버스라인과 데이터 버스라인(35-2)의 상부와 빛샘현상이 발생되는 이들 영역과 화소전극(38)사이를 가리도록 불투명 절연성 수지로 수지차광막(39)을 형성한 것이다. 최상층은 배향막(40)이다. 그러나, 불투명 절연성 수지의 경우, 흡수율의 한계로 인해 차광막을 1∼ 2㎛ 정도의 두께로 형성하여야 하기 때문에, 화소전극(38)과 수지차광막(39)의 단차가 커서, 폴리이미드와 같은 배향막(40)을 도포한 후, 러빙공정을 수행할 때, 화소전극(38)의 단차경계영역에서 배향막(40)의 러빙불량이 발생하여, 공정완료후, 액정이 화소전극의 인가전압에 의하여 정상적인 배향을 하지못하는 문제점을 가지고 있었다.
그래서, 본 발명은 개구율향상을 위하여 차광막을 박막트랜지스터 기판상에 수지로 형성하면서, 수지차광막과 화소전극간에 발생되는 단차를 줄여 이후 공정에서의 배향막의 러빙불량 발생을 방지할 수 있는 액정표시장치의 박막트랜지스터 어레이 기판 구조와 그 형성방법에 관한 것으로, 먼저 그 구조는 기판과, 기판 상에 형성된 적어도 하나이상의 게이트 버스라인과, 게이트 버스라인에 교차하도록 형성된 적어도 하나이상의 데이터 버스라인과, 게이트 버스라인에 게이트 전극이 연결되고, 데이터 버스라인에 일채널 전극이 연결되도록 형성된 적어도 하나이상의 박막트랜지스터와, 적어도 데이터 버스라인 및 게이트 버스라인과 박막트랜지스터를 덮도록 형성된 수지차광막과, 수지차광막의 상부를 제외한 노출된 전표면에 패턴형성된 투명절연막과, 수지차광막 일부 및 투명절연막을 덮으며, 박막트랜지스터의 드레인 전극과 연결 형성된 화소전극을 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명은 박막트랜지스터 어레이 기판을 제조하는 방법으로서, 기판의 일부영역에 행렬로 배열된 박막트랜지스터 및 박막트랜지스터의 게이트 전극에 연결된 게이트 버스라인과, 게이트 버스라인과 교차하며 박막트랜지스터의 소오스전극에 연결된 데이터 버스라인을 형성하는 단계와, 기판 상부의 노출된 전표면에 불투명 절연성 수지를 도포한 후, 박막트랜지스터의 드레인전극상부를 제외한 박막트랜지스터 및 데이터 버스라인과 게이트 버스라인의 상부에 불투명 절연성 수지가 남도록 패터닝하여 수지차광막을 형성하는 단계와, 수지차광막 및 상기 기판 상부의 노출된 전표면에 투명 절연성 수지를 도포한 후, 배면노광의 기법을 이용하여 패터닝하고 수지차광막의 상부 및 드레인전극이 노출되는 투명절연막을 형성하는 단계와, 투명절연막 및 수지차광막의 노출된 표면에 투명도전물질을 적층한 후, 드레인전극과 연결된 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
제3도는 본 발명에 따른 박막트랜지스터 어레이 기판의 일 실시예를 도시한 것으로, 먼저, 제3a도에 예시된 한 화소를 중심으로 화소의 구조를 설명하기 예시한 평면도를 보면, 기판(50)상에 서로 직교하여 형성된 게이트 버스라인(51-2)과 데이터 버스라인(55-2)이 형성되어 있고, 게이트 버스라인(51-2)과 데이터 버스라인(55-2)의 교차부사이 영역에 화소전극(61)이 형성되어 있는데, 이 화소전극(61)은 게이트 버스라인으로부터 돌출형성된 게이트 전극(51-1)과 데이터 버스라인(55-2)으로부터 돌출형성된 소오스전극(55-1)과 이에 대응되는 드레인 전극(56)에 연결되어 있다. 또한, 화소전극은 자신의 스위칭 소자인 박막트랜지스터의 게이트 전극(51-1)과 연결된 게이트 버스라인(51-2)과는 되도록 중첩정도를 최소화 또는 중첩되지 않도록 형성하는데, 그 이유는 자기 단의 게이트 버스라인(51-2)과 화소전극(61)이 중첩될 경우에 두 금속층간에 기생용량이 발생되어 이로 인한 신호왜곡을 최소화하기 위해서이다. 한편, 전단 또는 후단의 게이트 버스라인(51-2)과의 중첩을 크게하여 스토리지 용량의 일전극 역할을 하도록 한다. 한편, 화소전극(61)의 양측을 정의하는 데이터 버스라인(55-2)과의 중첩은 종래의 기술에 비하여 크게 하였는데, 이는 제3b도 및 제3c도에 대한 설명에서 볼 수 있듯이 데이터 버스라인(51-2)과 화소전극(61)사이에 수지차광막 등의 절연막이 1∼ 2㎛이상의 두께로 형성되어 있어서, 두 금속층간에 발생될 수 있는 기생용량의 크기를 최소화할 수 있기 때문이다. 그리고, 게이트 버스라인(55-2)과 데이터 버스라인(55-2) 및 박막트랜지스터와 중첩되는 수지차광막(60)이 형성되어 있는데, 이 수지차광막(60)의 패턴도 종래의 기술에 비하여 최소면적으로 형성할 수 있는데, 이는 상부에 화소전극(61)을 넓게 형성함으로써, 빛샘현상의 원인을 제거할 수 있기 때문이다. 또 평면도인 제3a도에서는 도시되지 않았지만, 수지차광막(60)을 경계로 하여 화소전극(60)의 하부에 투명절연막이 형성되어 있는데, 이 때, 투명절연막은 수지차광막(60)의 두께를 고려하여 평탄화를 위한 층이다.
제3b도 및 제3c도는 제3a도에 도시된 절단선 Ⅱ-Ⅱ 및 Ⅲ-Ⅲ을 따라서 절단된 단면을 도시한 것으로 데이터 버스라인이 형성된 부위와 박막트랜지스터가 형성된 부위를 설명하기 위한 것이다. 따라서, 기판(50) 위에 크롬 또는 알루미늄과 같은 금속물질로 형성된 게이트 전극(51-1)이 있는데, 게이트 전극(51-1)은 게이트 버스라인과 연결되어 이로부터 돌출된 형태를 가지고 있다. 게이트 전극(51-1)상부를 포함한 노출된 전표면상에 실리콘 질화막 또는 실리콘 산화막과 같은 절연막인 게이트 절연막(52)이 형성되어 있고, 그 상부에 게이트 전극(51-1)과 중첩되도록 비정질 실리콘 등의 반도체 물질로 된 활성층(53)이 있다. 활성층(53)상부에는 불순물이 도핑된 비정질 실리콘 등의 반도체 물질로써 형성된 오믹 콘택층(54)이 있으며, 각 오믹 콘택층(54)과 접촉연결되도록 크롬 등의 금속물질로 소오스 전극(55-1)과 드레인 전극(56)이 오믹 콘택층(54) 및 활성층(53)으로부터 노출된 게이트 절연막(52)의 일부를 덮도록 형성되어 있다. 이 때, 소오스 전극(55-1)은 데이터 버스라인(55-2)과 연결형성되어 있다. 게이트 버스라인 및 데이터 버스라인(55-2)과 박막트랜지스터의 상부에는 실리콘 질화막과 같은 절연막으로 보호막(58a)이 형성되어 있고, 그 상부에 동일한 패턴으로 1∼ 2㎛정도 두께로 불투명 절연성 수지로 수지차광막(59a)이 형성되어 있다. 그리고, 수지차광막(59a)의 측부에는 1∼ 2㎛정도 두께의 투명절연막(60)이 형성되어 있는데, 이러한 투명절연막은 투명한 절연물질로 바람직하게는 음성 감광특성을 가지는 유기수지로 형성되어 있다. 이는 배면노광을 적용할 경우에 별도의 마스크 없이 투명절연막의 패터닝을 해주기 위함이다. 또한, 박막트랜지스터의 드레인 전극(56)상부에는 수지차광막(59a)과 투명절연막(60)의 경계부에 콘택홀이 형성되어 있어서, 이 콘택홀을 통하여 드레인 전극(56)과 접촉연결되는 ITO와 같은 투명도전물질로 화소전극(61)이 투명절연막(60)의 상부에 형성되어 있다. 이 때, 화소전극(61)은 수지차광막(59a)의 상부의 일부 영역까지 연장되어 있다.
제3도의 실시예에서는 박막트랜지스터 및 각 버스라인의 상부에 보호막이 형성되어 있고, 그 상부에 수지차광막이 형성되어 있는데, 이 때, 보호막의 역할은 수지차광막을 구성하는 불투명 절연성 수지에 포함된 불순물의 확산방지 역할만을 하므로, 생략이 가능하다. 특히, 제3도에 예시된 스위칭 소자인 박막트랜지스터의 구조와 달리, 오믹 콘택층 및 소오스 전극과 드레인 전극으로부터 노출된 활성층의 상부를 보호하는 에치스톱층을 가지는 구조의 박막트랜지스터의 경우에는 에치스톱층이 상부의 수지차광막으로부터의 불순물확산을 방지할 수 있으므로 보호막을 박막트랜지스터의 상부에 형성하지 않을 수 있다. 또한 보호막이 제3도와의 구조와는 달리, 화소전극이 형성되는 투명절연막하부에도 형성될 수 있는데, 이 경우에는 이후 공정의 평탄화측면에서는 더 효과가 좋다.
제4도는 제3도와 같은 구조의 박막트랜지스터 어레이 기판을 제조하는 방법의 각 단계를 예시한 제조공정도로서, 먼저, 제4a도와 같이, 기판(50)의 일부영역에 크롬 또는 알루미늄 등의 금속물질로 형성된 게이트 버스라인(도면 미도시) 및 이에 직교하는 방향으로 교차하는 크롬 등의 금속물질로 형성된 데이터 버스라인(55-2)과 게이트 버스라인과 동일물질로 연결형성된 게이트 전극(51-1)과 데이터 버스라인(55-2)과 동일물질로 연결형성된 소오스 전극(55-1)과 게이트 전극(51-1)의 상부와 노출된 전표면에 실리콘 질화막 또는 실리콘 산화막 등의 절연물질로 형성된 게이트 절연막(52)과 게이트 전극(51-1)에 중첩하도록 비정질실리콘 등의 반도체 물질로 섬모양으로 형성된 활성층(53)과 활성층(53)위에 불순물 도핑된 비정질실리콘등의 불순물이 포함된 반도체 물질로 형성된 오믹 콘택층(54)과 일측 오믹콘택층(54)에 접촉 연결된 소오스 전극(55-1)에 대응하여 다른 오믹 콘택층(54)에 접촉연결되어 소오스 전극(55-1)과 동일물질 또는 다른 금속으로 형성된 드레인 전극(56)을 포함하여 이루어지는 박막트랜지스터를 각 화소마다 형성한다.
다음으로, 제4b도와 같이, 박막트랜지스터 및 데이터 버스라인(55-2)과 게이트 버스라인(도면 미도시)을 포함하여 기판(50) 전면에 화학기상증착방법으로 실리콘 질화막 또는 실리콘 산화막 등의 보호막용 절연층(56)을 적층하고, 그 상부에 불투명한 광학적 특성을 가지며, 전기적으로 절연성을 띠는 유기수지를 1∼ 2㎛정도의 두께로 기판 전면에 걸쳐 도포하여 차광막용 수지층(59)을 형성한다.
다음으로, 제4c도와 같이, 사진식각공정을 이용하여 게이트 버스라인 및 데이터 버스라인(55-2)과 박막트랜지스터와 중첩하는 부위에만 남도록 차광막용 수지층(59)과 보호막용 절연층(58)을 선택식각하여 수지차광막(59a)과 보호막(58a)을 형성한다. 이와는 다른 방법으로, 최종적으로 수지차광막(59a) 및 보호막(58a)의 형성을 요하는 영역의 하부에는 금속 등의 불투명물질층을 가지고 있으므로, 제4b도에 도시된 차광막용 수지층(59)을 양성 감광특성을 가지는 물질로 형성할 경우에는 기판 후면에서 레이저 빔 등을 조사하여 노광시켜서, 수지차광막(59a)과 보호막(58a)을 형성할 수 있다. 이 때, 박막트랜지스터의 드레인 전극(56)은 일부가 노출되도록 수지차광막(59a)과 보호막(58a)을 형성한다.
다음으로, 제4d도와 같이, 기판 전면에 걸쳐 음성 감광특성을 가지며 전기적으로 절연성을 띠는 유기수지를 도포한 후, 기판(50) 후면에서 레이저 빔 등을 조사하여 노광시켜서 수지차광막(59a)등이 형성된 영역상부의 유기수지를 제거하여 투명절연막(60)을 형성한다. 이 때, 투명절연막(60)이 수지차광막(59a)의 형성두께(1∼ 2㎛)와 같은 정도로 형성하므로서, 이후 공정 특히 배향막의 러빙공정에서 배향불량을 방지할 수 있도록 평탄화상태를 양호하게 한다. 한편, 투명절연막(60) 형성시 박막트랜지스터의 드레인 전극(56)의 노출된 영역을 덮지 않도록하여 투명절연막(60)과 수지차광막(59a)/보호막(58a) 사이의 경계에 드레인 전극(56)으로의 콘택홀을 형성한다.
다음으로, 제4e도와 같이, 수지차광막(59a)/보호막(58a)과 투명절연막(60)사이의 경계부에 형성된 드레인 전극(56)으로의 콘택홀 및 기판 전면에 산화인듐과 같은 투명도전물질을 적층한 후, 사진식각공정을 이용하여 화소전극(61)을 형성한다. 이 때, 빛샘현상을 방지할 수 있도록 화소전극(60)을 수지차광막(59a)의 일부와 중첩되도록 형성한다. 또한, 제3a도에 도시된 바와 같이, 이웃하는 전단 또는 후단의 게이트 버스라인에 중첩 형성된 수지차광막(59a)과의 중첩정도를 크게하여 스토리지 용량을 형성하도록 할 수 있다.
제4도에 예시된 본 발명에 따른 박막트랜지스터 어레이 기판 제조방법은 제4d도에 도시된 단계에서, 음성의 감광특성을 가지는 유기수지를 사용하여 기판 후면노광에 의한 자기정렬방식으로 투명절연막(60)을 형성하지만, 양성의 감광특성을 가지는 유기수지를 사용해서도 하여 사진식각공정으로 투명절연막(60)을 형성할 수도 있다. 또한, 제4b도에 도시된 단계에서, 차광막용 수지층(59)을 형성하기 이전에 보호막용 절연막(58)을 형성하는 단계를 생략하여 게이트 버스라인 및 데이터 버스라인과 박막트랜지스터가 형성된 기판전면에 차광막용 수지층(59)을 도포형성한 후, 패터닝하여 수지차광막(59a)을 형성할 수 있다. 이와 같은 경우, 수지차광막(59a)이 박막트랜지스터의 활성층(53)과 직접 접촉연결되어 수지차광막(59a)내에 포함된 불순물이 활성층(53)으로 확산침투되어 박막트랜지스터 채널 특성을 변화시킬 수 있으나, 스위칭 소자로서 에치스토퍼를 활성층상부에 가지는 박막트랜지스터를 제4a도에 도시된 단계에서 형성시킨다면 이러한 문제점도 해결할 수 있다.
또다른 방법으로는, 제4b도에 도시된 단계에서, 보호막용 절연막과 차광막용 수지층을 형성한 후, 제4c도단계에서, 차광막용 수지층을 패터닝한 후, 보호막용 절연막은 패터닝하지 않고, 기판전면에 그대로 남겨두어 보호막을 형성할 수 있다. 이와 같이, 보호막이 기판전면에 걸쳐 형성되면, 평탄화 효과를 더 크게 얻을 수 있는 장점이 있다.
이상에서 설명한 본 발명의 박막트랜지스터 어레이 기판은 먼저, 투명 절연막을 수지차광막이 형성되지 않는 화소전극부 등에 형성함으로써, 수지차광막과 화소전극간의 평탄화를 얻을 수 있어서, 배향막 러빙공정과 같은 후공정에서의 작업이 용이할 뿐아니라 액정주입 후, 액정이 양호하게 배열될 수 있어 소자특성을 좋게 할 수 있고, 데이터 버스라인상부에 보호막/수지차광막 또는 수지차광막을 개재하여 화소전극이 형성되므로서, 두 금속층간에 발생되던 기생용량을 줄일 수 있어서, 화소전극을 데이터 버스라인에 중첩하여 형성할 수 있다. 이는 두 금속층사이에 형성되는 절연막의 두께가 종래의 2000∼3000Å정도이던 것에 비하여 1∼ 2㎛이상으로 형성되기 때문에 얻을 수 있는 효과로서, 개구율을 향상시켜 높은 화면 휘도(brightness)와 저소비전력의 액정표시장치를 얻을 수 있을 뿐 아니라, 두 금속층간의 기생용량에 의한 수직 크로스토크와 같은 신호왜곡현상을 줄일 수 있어서 화면표시특성을 향상시킬 수 있다. 또한, 투명절연막을 형성함에 있어서, 음성 감광특성을 가지는 유기수지를 사용하여 배면노광을 이용한 자기정렬방법으로 투명절연막을 형성함으로써 마스크의 추가 사용이 필요없기 때문에 생산성면에서도 우수한 특징을 가진다.

Claims (12)

  1. 기판과, 상기 기판상에 형성된 적어도 하나이상의 게이트 버스라인과, 상기 게이트 버스라인에 교차하도록 형성된 적어도 하나이상의 데이터 버스라인과, 상기 게이트 버스라인에 게이트 전극이 연결되고, 상기 데이터 버스라인에 일채널 전극이 연결되도록 형성된 적어도 하나이상의 박막트랜지스터와, 적어도 상기 데이터 버스라인 및 상기 게이트 버스라인과 상기 박막트랜지스터를 덮도록 형성된 수지차광막과, 상기 수지차광막의 상부를 제외한 노출된 전표면에 패턴형성된 투명절연막과, 상기 수지차광막 일부 및 상기 투명절연막을 덮으며, 상기 박막트랜지스터의 드레인 전극과 연결 형성된 화소전극을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  2. 제1항에 있어서, 상기 수지차광막은 불투명 절연성 수지로 형성된 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  3. 제1항에 있어서, 상기 투명절연막은 투명 절연성 유기수지로 형성된 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  4. 제3항에 있어서, 상기 투명 절연성 유기수지는 음성 감광특성을 가지는 물질인 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  5. 제1항에 있어서, 상기 수지차광막 하부에 동일 패턴의 보호막이 부가형성된 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  6. 제1항에 있어서, 상기 수지차광막 하부 및 상기 투명절연막 하부에 보호막이 부가형성된 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  7. 제1항에 있어서, 상기 화소전극이 상기 데이터 버스라인의 일부와 중첩되도록 상기 수지차광막을 덮으면서, 상기 박막트랜지스터의 게이트 전극에 연결된 상기 게이트 버스라인과는 중첩되지 않고, 상기 게이트 버스라인에 이웃하는 게이트 버스라인의 일부와 중첩되도록 상기 수지차광막을 덮도록 형성된 것을 특징으로 하는 박막트랜지스터 어레이 기판.
  8. 박막트랜지스터 어레이 기판 제조방법에 있어서, 1) 기판의 일부영역에 행렬로 배열된 박막트랜지스터 및 상기 박막트랜지스터의 게이트 전극에 연결된 게이트 버스라인과, 상기 게이트 버스라인과 교차하며 상기 박막트랜지스터의 소오스전극에 연결된 데이터 버스라인을 형성하는 단계와, 2) 상기 기판 상부의 노출된 전표면에 불투명 절연성 수지를 도포한 후, 상기 박막트랜지스터의 드레인전극상부를 제외한 상기 박막트랜지스터 및 상기 데이터 버스라인과 상기 게이트 버스라인의 상부에 상기 불투명 절연성 수지가 남도록 패터닝하여 수지차광막을 형성하는 단계와, 3) 상기 수지차광막 및 상기 기판 상부의 노출된 전표면에 투명 절연성 수지를 도포한 후, 패터닝하여 상기 수지차광막의 상부 및 상기 드레인전극이 노출되는 투명절연막을 형성하는 단계와, 4) 상기 투명절연막 및 상기 수지차광막의 노출된 표면에 투명도전물질을 적층한 후, 상기 드레인전극과 연결된 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판 제조방법.
  9. 제8항에 있어서, 상기 1) 단계 및 2) 단계를 진행한 후, 상기 3) 단계의 투명 절연성 수지로 음성 감광특성을 가지고 있는 물질을 도포한 후, 상기 기판 후면에서 레이저 등을 이용하여 노광한 후, 상기 수지차광막 상부에 도포된 상기 투명 절연성 수지를 제거하여 투명절연막을 형성하는 것을 특징으로 하는 박막트랜지스터 어레이 기판 제조방법.
  10. 제8항 또는 제9항에 있어서, 상기 1)단계 후, 상기 기판 상부의 노출된 전표면에 실리콘 질화막을 적층하는 단계를 부가한 후, 상기 2)단계에서, 상기 실리콘 질화막 상부에 불투명 절연물질을 적층하고, 상기 패터닝하여 상기 수지차광막을 형성한 후, 상기 수지차광막을 마스크로 상기 실리콘 질화막을 패터닝하여 보호막을 형성하고, 상기 3)단계와 상기 4)단계를 포함하여 진행하는 것을 특징으로 하는 박막트랜지스터 어레이 기판 제조방법.
  11. 제8항 또는 제9항에 있어서, 상기 1)단계 후, 상기 기판 상부의 노출된 전표면에 실리콘 질화막을 적층하여 보호막을 형성하는 단계를 부가한 후, 상기 2)단계에서, 상기 보호막 상부에 불투명 절연물질을 적층하고, 패터닝하여 상기 수지차광막을 형성한 후, 상기 3)단계에서, 상기 수지차광막 및 상기 보호막 상부의 노출된 전표면에 상기 투명 절연성 수지를 도포하고, 상기 보호막 상부에 상기 투명절연막을 형성한 후, 상기 4)단계를 포함하여 진행하는 것을 특징으로 하는 박막트랜지스터 어레이 기판 제조방법.
  12. 제8항에 있어서, 상기 4)단계에서, 상기 화소전극을 상기 데이터 버스라인의 일부와 전단(또는 후단)의 게이트 버스라인의 일부에 중첩되게, 상기 수지차광막 일부 및 투명절연막의 상부를 덮도록 형성하는 것을 특징으로 하는 박막트랜지스터 어레이 기판 제조방법.
KR1019960011379A 1996-04-16 1996-04-16 박막트랜지스터 어레이 기판 및 그 제조방법 KR100205519B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960011379A KR100205519B1 (ko) 1996-04-16 1996-04-16 박막트랜지스터 어레이 기판 및 그 제조방법
US08/803,382 US5866919A (en) 1996-04-16 1997-02-20 TFT array having planarized light shielding element
US08/901,676 US5926702A (en) 1996-04-16 1997-07-28 Method of fabricating TFT array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011379A KR100205519B1 (ko) 1996-04-16 1996-04-16 박막트랜지스터 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970072483A KR970072483A (ko) 1997-11-07
KR100205519B1 true KR100205519B1 (ko) 1999-07-01

Family

ID=19455771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011379A KR100205519B1 (ko) 1996-04-16 1996-04-16 박막트랜지스터 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100205519B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976305B2 (en) 2011-08-22 2015-03-10 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8976305B2 (en) 2011-08-22 2015-03-10 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
KR970072483A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
US5926702A (en) Method of fabricating TFT array substrate
KR0171102B1 (ko) 액정표시장치 구조 및 제조방법
US6043511A (en) Thin film transistor array panel used for a liquid crystal display having patterned data line components
KR100634919B1 (ko) 표시 장치용 배선 기판 및 그 제조 방법
JP4335845B2 (ja) 液晶表示装置及びその製造方法
US8023057B2 (en) Thin film transistor array panel used for liquid crystal display and a manufacturing method thereof
US5933208A (en) Liquid crystal display with color filter and light shielding layer forming a substantially planarized surface over the TFT
KR100239778B1 (ko) 액정표시장치 및 그 제조방법
US5760861A (en) Liquid crystal display device and a method for fabricating black matrix thereto
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
JP3600112B2 (ja) 液晶表示装置の製造方法
JP4090594B2 (ja) 反射型液晶表示装置およびその製造方法
JP4034470B2 (ja) 液晶表示装置およびその製造方法
KR100205519B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
JP2882319B2 (ja) 液晶パネル
KR100192507B1 (ko) 티에프티-엘씨디의 구조 및 제조방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JPH1138437A (ja) 液晶表示装置及びその製造方法
KR100237684B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JPH0191468A (ja) 薄膜トランジスタ
KR100205520B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR100486492B1 (ko) Tft기판의제조방법및tft기판
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR100679519B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 18

EXPY Expiration of term