JP5697819B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP5697819B2 JP5697819B2 JP2010285329A JP2010285329A JP5697819B2 JP 5697819 B2 JP5697819 B2 JP 5697819B2 JP 2010285329 A JP2010285329 A JP 2010285329A JP 2010285329 A JP2010285329 A JP 2010285329A JP 5697819 B2 JP5697819 B2 JP 5697819B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- tft
- film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
本発明の一態様は、薄膜トランジスタ及びその作製方法に関する。
近年、絶縁性表面を有する基板（例えば、ガラス基板）上の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が注目されている。ＴＦＴは、集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及び電気光学装置のような電子デバイスに広く応用されている。液晶表示装置などの画像表示装置では、スイッチング素子として、主に非晶質半導体または多結晶半導体を用いたＴＦＴが用いられている。
一方で、近年では、微結晶半導体をチャネル形成領域に用いたＴＦＴについて、盛んに開発が進められている。例えば、特許文献１及び特許文献２には、微結晶半導体膜の核生成位置及び核生成密度を制御する技術が開示されている。
本発明の一態様は、ソースとドレインの間を高抵抗化させ、結晶粒を含み、結晶粒の核生成位置及び核生成密度が制御された半導体膜を用いて形成される、スイッチング特性に優れたＴＦＴを提供することを課題とする。
本発明の一態様であるＴＦＴは、結晶粒を含み、非晶質構造の中に複数の結晶領域を含む半導体層を有し、該半導体層の上（基板とは反対側）にゲート絶縁膜を介して該半導体層の少なくともチャネル形成領域と重畳したゲート電極を有する。すなわち、本発明の一態様であるＴＦＴは、トップゲート構造である。
上記構成のＴＦＴにおいて、半導体層中の結晶粒と結晶領域の占める割合は、半導体層の上側で大きく、下側で小さくするとよい。このような半導体層は、結晶粒を逆錐形状とすることで形成することができる。結晶粒を逆錐形状とするためには、結晶粒の核生成位置及び核生成密度を制御すればよい。
結晶粒を含み、非晶質構造の中に複数の結晶領域を含む半導体膜は、「結晶核の生成を抑制する不純物」の存在下において、微結晶半導体の生成が可能な混合比で半導体材料ガスと希釈ガスを混合して形成すればよい。「結晶核の生成を抑制する不純物」存在下は、例えば下記の方法により作り出すことができる。
（１）半導体膜の被形成面に「結晶核の生成を抑制する不純物」を存在させる。
（２）表面が半導体膜の被形成面となる膜中に「結晶核の生成を抑制する不純物」を含ませる。
（３）「結晶核の生成を抑制する不純物」を含む膜によって、半導体膜の形成に用いる反応室内壁を被覆する。
（４）半導体膜の形成初期のガスに「結晶核の生成を抑制する不純物」を含ませる。
（１）半導体膜の被形成面に「結晶核の生成を抑制する不純物」を存在させる。
（２）表面が半導体膜の被形成面となる膜中に「結晶核の生成を抑制する不純物」を含ませる。
（３）「結晶核の生成を抑制する不純物」を含む膜によって、半導体膜の形成に用いる反応室内壁を被覆する。
（４）半導体膜の形成初期のガスに「結晶核の生成を抑制する不純物」を含ませる。
上記した「結晶核の生成を抑制する不純物」としては、窒素若しくは窒化物が好ましい。半導体層に窒素を含ませる場合には、該半導体層において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって計測される窒素濃度が１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３とするとよい。該窒素濃度は、ゲート絶縁層と半導体層の界面近傍において、ＳＩＭＳによって計測されるピーク濃度が３×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３となることが好ましい。ゲート絶縁層と半導体層の界面近傍から半導体層の厚さ方向に向けて窒素濃度を減少させていくことで、結晶粒の成長端となる核生成位置と核生成密度を制御する。
なお、「結晶核の生成を抑制する不純物」としては、例えば上記した窒素のように、シリコン中においてキャリアトラップを生成しない不純物元素を選択する。一方、シリコンのダングリングボンドを生成する不純物元素（例えば、酸素）の濃度は低減させる。酸素についてはＳＩＭＳによって計測される濃度を５×１０１８ｃｍ−３以下とすることが好ましい。
なお、本明細書中における「濃度」は、ＳＩＭＳによる測定値を基にしている。ただし、他の計測法が挙げられている場合など、特別に記載がある場合には、この限りではない。
なお、本明細書において、「膜」とは、ＣＶＤ法（プラズマＣＶＤ法などを含む）またはスパッタリング法などにより、被形成面の全面に形成されたものをいう。一方で、「層」とは、「膜」が加工されて形成されたもの、または被形成面の全面に形成された状態で加工を要しないものをいう。ただし、「膜」と「層」を特に区別することなく用いてもよい。
本発明の一態様によれば、スイッチング特性に優れたＴＦＴを得ることができる。
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
なお、以下の説明で参照する図面などにおいて、各構成の大きさ、厚さまたは領域の幅などは、明瞭化のために誇張されて表記されている場合がある。よって、必ずしもそのスケールに限定されるものではない。
なお、以下に説明する各実施の形態は、互いに矛盾しない範囲で適宜組み合わせて用いることができる。
（実施の形態１）
本実施の形態は、本発明の一態様であるＴＦＴの一例について説明する。
本実施の形態は、本発明の一態様であるＴＦＴの一例について説明する。
図１は、本実施の形態のＴＦＴの上面図と、該上面図のＸ−Ｙにおける断面図を示す。
図１に示すＴＦＴは、基板１００上に設けられた下地層１０２と、下地層１０２上に設けられた第１の配線層１０４と、第１の配線層１０４に少なくとも一部が接する不純物半導体層１０６と、少なくとも一部が不純物半導体層１０６を介して第１の配線層１０４と電気的に接続される半導体層１０８と、半導体層１０８上に設けられた第１の絶縁層１１０と、少なくとも半導体層１０８と第１の絶縁層１１０を覆って設けられた第２の絶縁層１１２と、第２の絶縁層１１２上であって、不純物半導体層１０６の少なくとも一部、及び不純物半導体層１０６によって形成されるソース領域とドレイン領域の間（半導体層１０８のチャネル形成領域を含む）に重畳して設けられた第２の配線層１１４と、を有する。すなわち、図１に示すＴＦＴは、トップゲート構造のスタガ型ＴＦＴである。
基板１００は、絶縁性基板である。基板１００として、例えば、ガラス基板または石英基板を用いることができる。ここでは、ガラス基板を用いる。基板１００がマザーガラスである場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。または、基板１００が透光性でなくてもよい場合には、ステンレス合金などの金属の基板の表面に絶縁層を設けたものを用いてもよい。
下地層１０２は、絶縁性材料（例えば、酸化シリコン、窒化シリコン、酸化窒化シリコンまたは窒化酸化シリコンなど）により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。基板１００がアルカリ金属イオン（例えば、Ｎａ）などの可動イオンを含む場合には、これらが半導体層などに侵入することを防止するために、下地層１０２を窒化シリコンまたは窒化酸化シリコンにより形成することが好ましい。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋ−ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ−ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
一方で、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
第１の配線層１０４は、少なくとも信号線とソース電極及びドレイン電極を構成する。第１の配線層１０４は、導電性材料（例えば金属、または一導電型の不純物元素が添加された半導体など）により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造として形成する。
不純物半導体層１０６は、少なくともソース領域及びドレイン領域を形成する。一導電型を付与する不純物元素が含まれる半導体により形成する。ＴＦＴがｎ型である場合には、一導電型を付与する不純物元素として、例えば、ＰまたはＡｓを添加したシリコンが挙げられる。ＴＦＴがｐ型である場合には、一導電型を付与する不純物元素として、例えば、Ｂが挙げられる。ただし、ＴＦＴはｎ型にすることが好ましい。そのため、ここでは、Ｐを添加したシリコンを用いる。なお、不純物半導体層１０６は非晶質半導体により形成する。ただし、これに限定されない。ドナー若しくはアクセプタとなる不純物元素は、不純物半導体膜の形成時の原料ガスに添加してもよいし、または、半導体膜を形成した後に添加してもよい。
半導体層１０８は、少なくともＴＦＴのチャネル形成領域を含む。半導体層１０８は、結晶粒を含み、非晶質構造の中に複数の結晶領域を含むとよい。結晶粒の起点となる核生成位置と核生成密度は、キャリアが流れる領域にあわせて制御される。図１に示すＴＦＴは、トップゲート構造であるため、半導体層１０８中の結晶粒と結晶領域の占める割合は、半導体層の上側で大きく、下側で小さくするとよい。このような半導体層は、結晶粒を逆錐形状とすることで形成することができる。結晶粒を逆錐形状とするには、結晶粒の核生成位置及び核生成密度を制御すればよい。
ここで、半導体層１０８について詳細に説明する。半導体層１０８において、結晶性半導体により構成される結晶粒は、非晶質構造を含む半導体層中に離散して存在する（図５（Ａ））。または、結晶粒が更に成長し、結晶粒上部が繋がった状態を有する。（図５（Ｂ））。
半導体層１０８は、第１の領域１３０と第２の領域１３２を有する（図５（Ａ））。第１の領域１３０は、非晶質構造を含み、微小結晶粒１３４を有する。第２の領域１３２は、離散的に存在する複数の結晶粒１３６と、微小結晶粒１３４と、複数の結晶粒１３６及び微小結晶粒１３４の間を充填する非晶質構造と、を有する。第１の領域１３０は、下地層１０２上に接して、下地層１０２との界面から厚さｔ１となる位置まで存在する。第２の領域１３２は、第１の領域１３０上に接して、厚さｔ２となる位置まで存在する。すなわち、結晶粒１３６の核生成位置は、下地層１０２との界面からｔ１の位置となるよう半導体層１０８の厚さ方向において制御されている。結晶粒１３６の核生成位置は、第１の半導体層１０８に含まれる「結晶核の生成を抑制する不純物」の濃度により制御される。「結晶核の生成を抑制する不純物」として代表的には窒素が挙げられる。
そして、結晶粒１３６の形状は、逆錐形状である。ここで、逆錐形状とは、多数の平面から構成される面の閉じた曲線又は折れ線の周上を一周する点と、この多数の平面から構成される面の外に存在する頂点とを結ぶ曲線によって作られる曲面と、で囲まれた立体的形状であって、該頂点が基板１００側に存在するものをいう。換言すると、下地層１０２と半導体層１０８との界面から離れた位置から、半導体層１０８が堆積される方向に向けて、（好ましくはソース領域及びドレイン領域に達しない領域内において）略放射状に成長した形状である。離散的に形成された結晶核のそれぞれが、半導体層１０８の形成と共に結晶の方位に沿って成長することで、結晶粒１３６は、結晶核を起点として結晶の成長方向と垂直な面の面内方向に拡がるように成長する。このような結晶粒を有することで、非晶質半導体よりもオン電流を高くすることができる。また、結晶粒１３６内には単結晶または双晶を含む。
上記説明したように、結晶粒は離散的に存在する。結晶粒を離散的に存在させるためには、結晶の核生成密度を制御すればよい。
なお、上記の「結晶核の生成を抑制する不純物」が高濃度（二次イオン質量分析法によって計測される濃度が概ね１×１０２０ａｔｏｍｓ／ｃｍ３以上）に存在すると、結晶成長も抑制される。そのため、窒素は、半導体層１０８の被形成面にのみ存在させ、または半導体層１０８となる膜の形成初期にのみ導入するとよい。
半導体層１０８の第１の領域１３０は、非晶質構造を含み、微小結晶粒１３４を有する。また、従来の非晶質半導体層と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない。これらのことから、従来の非晶質半導体層と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体層であるといえる。また、半導体層１０８の第１の領域１３０における低温フォトルミネッセンス分光によるスペクトルのピーク領域は、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶半導体層（代表的には微結晶シリコン層）における低温フォトルミネッセンス分光によるスペクトルのピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下である。
なお、「結晶核の生成を抑制する不純物」として、窒素に代えてＮＨ基またはＮＨ２基を有していてもよい。半導体層１０８にＮＨ基を含ませることで、ダングリングボンドを架橋することができ、またはＮＨ２基を含ませることでダングリングボンドを終端し、オン電流の向上に寄与する。なお、半導体層１０８にＮＨ基またはＮＨ２基を含ませるためには、形成に用いるガス中にＮＨ３ガスを含ませればよい。
半導体層１０８の第２の領域１３２は、好ましくは、非晶質構造を含み、微小結晶粒を有する。すなわち、第１の領域１３０と同質の部分を有しているといえる。該半導体層は、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない。すなわち、従来の非晶質半導体と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体層であるといえる。このような半導体層は、結晶性半導体の形成と同様の形成条件を用いて、且つ形成ガスに窒素を含むガスを含ませることで形成することができる。
なお、半導体層１０８において、窒素濃度は、下地層との界面から離れるにつれて徐々に低下する。窒素濃度は、２５ｎｍ以上４０ｎｍ以下の範囲で下地層より一桁低下するとよく、好ましくは３０ｎｍ以上３５ｎｍ以下で一桁低下することが好ましい。
なお、微小結晶粒１３４は、必ずしも含まれていなくてもよい。すなわち、結晶粒１３６は、微小結晶粒１３４を含まない非晶質構造中に分散されていてもよい。半導体層１０８に微小結晶粒１３４が含まれていない場合であっても、半導体層１０８にＮＨ基またはＮＨ２基を含んでいてもよい。
上記したように、トップゲート構造の半導体層１０８が逆錐形状を有することで、チャネル形成領域の結晶性を高くすることができるため、ＴＦＴの電界効果移動度を向上させ、オン電流を大きくすることができる。
または、結晶粒が更に成長し、結晶粒の上部が互いに繋がっていてもよい。結晶粒が繋がることで、結晶膜１３８が形成される（図５（Ｂ））。図５（Ｂ）のように結晶粒が繋がることで、図５（Ａ）の状態よりも更にＴＦＴの電界効果移動度を向上させ、オン電流を大きくすることができる。
なお、本明細書のＴＦＴを示す図において、結晶粒、非晶質構造を含む領域などを総括して「半導体層」と呼ぶ。なお、本実施の形態では図５（Ｂ）に示す半導体層をＴＦＴに設け、その他の実施の形態では図５（Ｂ）に示す半導体層をＴＦＴに設けているが、これに限定されず、各々が逆であってもよい。
第１の絶縁層１１０は、少なくともＴＦＴのゲート絶縁層の一部として機能するのみならず、半導体層１０８の保護層としても機能する。第１の絶縁層１１０は、絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）により形成すればよい。または、非晶質シリコンにより形成してもよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。第１の絶縁層１１０は、酸化シリコンまたは酸化窒化シリコンにより形成することが好ましい。
第２の絶縁層１１２は、少なくともＴＦＴのゲート絶縁層の一部として機能する。第２の絶縁層１１２は、第１の絶縁層１１０と同様の材料により形成すればよいが、窒化シリコンまたは窒化酸化シリコンにより形成することが好ましい。
なお、第１の絶縁層１１０及び第２の絶縁層１１２は、高周波数（１ＧＨｚ程度）のマイクロ波プラズマＣＶＤ装置を用いて形成することが好ましい。マイクロ波プラズマＣＶＤ装置を用いて、高周波数のプラズマにより第１の絶縁層１１０及び第２の絶縁層１１２を形成すると、ゲートと、ドレイン及びソースとの間の絶縁耐圧を向上させることができるため、信頼性の高いＴＦＴを得ることができる。
第２の配線層１１４は、少なくとも走査線とゲート電極を構成する。第１の配線層１０４と同様に、導電性材料（例えば、金属、または一導電型の不純物元素が添加された半導体など）により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造として形成する。
第３の絶縁層１１６は、少なくともＴＦＴの保護層（いわゆる、パッシベーション層）として機能し、大気中に浮遊する有機物、金属または水蒸気などの汚染源となりうる不純物の侵入を防止する。第３の絶縁層１１６は、絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよいが、窒化シリコンまたは窒化酸化シリコンにより形成することが好ましい。
第３の配線層１２０は、少なくとも画素電極を構成する。第３の配線層１２０は、透光性を有する導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。第３の配線層１２０は、シート抵抗が１００００Ω／ｃｍ２以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などが挙げられる。
または、第３の配線層１２０は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、または酸化シリコンを添加したＩＴＯなどを用いて形成することができる。
ここで、図１に示すＴＦＴの作製方法について説明する。
まず、基板１００上に下地層１０２を形成する。その後、下地層１０２上に第１の導電膜を形成し、該第１の導電膜をフォトリソグラフィ法により加工して第１の配線層１０４を形成する（図２（Ａ））。
次に、第１の配線層１０４に接して不純物半導体膜１５２を形成する（図２（Ｂ））。不純物半導体膜１５２をフォトリソグラフィ法により加工して不純物半導体層１０６を形成する（図２（Ｃ））。
次に、少なくとも不純物半導体層１０６に接して半導体膜１５４と第１の絶縁膜１５６をこの順に積層して形成する（図２（Ｄ））。
半導体膜１５４は、加工されて半導体層１０８となるものである。そのため、半導体膜１５４は、好ましくは、結晶粒を含み、非晶質構造の中に複数の結晶領域を含む半導体膜であって、結晶粒が逆錐形状である。結晶粒を含み、非晶質構造の中に複数の結晶領域を含む半導体膜は、「結晶核の生成を抑制する不純物」の存在下において、微結晶半導体の生成が可能な混合比で半導体材料ガスと希釈ガスを混合して形成すればよい。「結晶核の生成を抑制する不純物」存在下は、例えば下記の方法により形成することができる。
（１）半導体膜の被形成面に「結晶核の生成を抑制する不純物」を存在させる。
（２）表面が半導体膜の被形成面となる膜中に「結晶核の生成を抑制する不純物」を含ませる。
（３）「結晶核の生成を抑制する不純物」を含む膜によって、半導体膜の形成に用いる反応室内壁を被覆する。
（４）半導体膜の形成初期のガスに「結晶核の生成を抑制する不純物」を含ませる。
（１）半導体膜の被形成面に「結晶核の生成を抑制する不純物」を存在させる。
（２）表面が半導体膜の被形成面となる膜中に「結晶核の生成を抑制する不純物」を含ませる。
（３）「結晶核の生成を抑制する不純物」を含む膜によって、半導体膜の形成に用いる反応室内壁を被覆する。
（４）半導体膜の形成初期のガスに「結晶核の生成を抑制する不純物」を含ませる。
（１）半導体膜の被形成面に「結晶核の生成を抑制する不純物」を存在させる方法としては、例えば、窒素を含むガスに半導体膜の被形成面を曝す方法が挙げられる。
まず、ＮＦ３ガスなどによりクリーニングされた反応室内に基板１００を搬入する。そして、基板１００が搬入された状態で、半導体膜１５４の被形成面に窒素を供給する。ここでは、下地層１０２、第１の配線層１０４及び不純物半導体層１０６をＮＨ３ガスに曝すことで窒素を供給する。ＮＨ３ガスには水素を含ませてもよい。ここでは、一例として、反応室内の圧力は概ね２０Ｐａ〜３０Ｐａ、基板の温度は２８０℃とし、処理時間は６０秒間とするとよい。なお、プラズマ処理を行ってもよい。その後、ガスを排気し、半導体膜１５４の形成に用いるガスを反応室内に導入する。
（２）半導体膜の被形成面となる膜中に「結晶核の生成を抑制する不純物」を含ませる方法としては、例えば、下地層１０２に窒素を含ませる方法が挙げられる。例えば、下地層１０２を窒化シリコン層とすればよい。または、第１の配線層１０４を積層構造として最上層を窒化チタン層とすればよい。なお、不純物半導体層１０６を、窒素を含む層にすることは困難であるが、例えば不純物半導体層１０６を２層の積層構造とし、上層のみに窒素を含む層を設けてもよい。
（３）「結晶核の生成を抑制する不純物」を含む膜によって、半導体膜の形成に用いる反応室内壁を被覆する方法としては、例えば、反応室内壁を窒化シリコン膜で覆う方法が挙げられる。
（４）半導体膜の形成初期のガスに「結晶核の生成を抑制する不純物」を含ませる方法としては、例えば、半導体膜の形成初期にのみＮＨ３ガスを含ませる方法が挙げられる。
なお、上記した「結晶核の生成を抑制する不純物」存在下は、（１）〜（４）の方法を複数組み合わせて用いてもよい。
半導体膜の形成初期にのみＮＨ３ガスを含ませる場合には、一例として、ＳｉＨ４の流量を２０ｓｃｃｍ、ＮＨ３を１０００ｐｐｍまで希釈したＮＨ３とＨ２の混合ガスの流量を５０ｓｃｃｍ、Ｈ２の流量を７００ｓｃｃｍ、Ａｒの流量を７５０ｓｃｃｍとし、反応室内の圧力を３５０Ｐａ、基板の温度を２８０℃とし、１３．５６ＭＨｚの高周波電源を用いて６０Ｗのプラズマ放電を行う。このとき、上部電源と基板の間隔は２５ｍｍとする。
または、反応室内の圧力を７９８Ｐａ、基板の温度を２８０℃とし、１３．５６ＭＨｚの高周波電源を用いて１００Ｗのプラズマ放電を行う。このときは、上部電源と基板の間隔は１５ｍｍとする。
その後、ＮＨ３とＨ２の混合ガスの流量を０とする。
上記の例において、半導体膜１５４の形成に用いられる材料ガスでは、ＳｉＨ４の流量に対する他のガスの流量を７５倍としている。そのため、シリコンは徐々に堆積される。
上記した「結晶核の生成を抑制する不純物」としては、窒素若しくは窒化物が好ましい。半導体層に窒素を含ませる場合には、該半導体層において、ＳＩＭＳによって計測される窒素濃度が１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３とするとよい。該窒素濃度は下地と半導体膜１５４の界面近傍において、ＳＩＭＳによって計測されるピーク濃度が３×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３となることが好ましい。下地と半導体膜１５４の界面近傍から半導体膜１５４の厚さ方向に向けて窒素濃度を減少させていくことで、結晶粒の成長端となる核生成位置と核生成密度を制御することができる。具体的には、結晶粒を逆錐形状とすることができる。
なお、「結晶核の生成を抑制する不純物」としては、例えば上記した窒素のように、シリコン中においてキャリアトラップを生成しない不純物元素を選択する。一方、シリコンのダングリングボンドを生成する不純物元素（例えば、酸素）の濃度は低減させる。酸素についてはＳＩＭＳによって計測される濃度を５×１０１８ｃｍ−３以下とすることが好ましい。
なお、ＮＨ３ガスを原料ガスに含ませて、半導体膜１５４にＮＨ基またはＮＨ２基を含ませてもよい。
次に、半導体膜１５４と第１の絶縁膜１５６をフォトリソグラフィ法により加工して半導体層１０８及び第１の絶縁層１１０を形成する（図３（Ａ））。
なお、図示していないが、半導体層１０８及び第１の絶縁層１１０を形成する工程で、半導体層１０８及び第１の絶縁層１１０と重畳していない部分の不純物半導体層１０６がエッチングされてもよい。このとき、不純物半導体層１０６、半導体層１０８及び第１の絶縁層１１０の側面がすべて同一面上に揃うように形成されてもよい。
なお、第１の絶縁膜１５６は、上記フォトリソグラフィ法による加工に際して、半導体膜１５４が汚染されないように設けられるものである。
次に、少なくとも半導体層１０８及び第１の絶縁層１１０を覆って第２の絶縁膜１５８を形成し、第２の絶縁膜１５８上に第２の導電膜１６０を形成する（図３（Ｂ））。
次に、第２の導電膜１６０をフォトリソグラフィ法により加工して第２の配線層１１４を形成する（図３（Ｃ））。
以上説明した方法により、ＴＦＴを作製することができる。
次に、少なくとも第２の配線層１１４を覆って第３の絶縁膜１６２を形成する（図３（Ｄ））。
次に、第２の絶縁膜１５８と第３の絶縁膜１６２をフォトリソグラフィ法により加工して、開口部１１８を有する第２の絶縁層１１２と第３の絶縁層１１６を形成する（図４（Ａ））。
次に、開口部１１８において第１の配線層１０４と電気的に接続されるように第３の導電膜を形成し、該第３の導電膜をフォトリソグラフィ法により加工して第３の配線層１２０を形成する（図４（Ｂ））。
以上説明したように、図１に示す画素ＴＦＴ（画素トランジスタ）を作製することができる。
本実施の形態のＴＦＴは、ソース領域とドレイン領域の間に「非晶質を含む層」が設けられるため、ソース領域とドレイン領域の間を高抵抗化することができ、オフ電流を小さくすることができる。そして、チャネル形成領域の結晶性を高くすることができる。そのため、電界効果移動度が高く、オン電流が高いものとすることができる。そして、オフ電流も十分に抑えることができる。従って、本実施の形態により、オン／オフ比の高いＴＦＴを得ることができる。
（実施の形態２）
本実施の形態は、本発明の一態様であって、実施の形態１に示すものとは異なる形態について説明する。具体的には、第１の導電膜と不純物半導体膜を積層して形成し、１枚のフォトマスクを用いてこれらの加工を行う。
本実施の形態は、本発明の一態様であって、実施の形態１に示すものとは異なる形態について説明する。具体的には、第１の導電膜と不純物半導体膜を積層して形成し、１枚のフォトマスクを用いてこれらの加工を行う。
なお、実施の形態１と同じものには同じ符号を付している。
基板１００上に下地層１０２を形成し、下地層１０２上に第１の導電膜２００を形成し、第１の導電膜２００上に不純物半導体膜２０２を形成する（図６（Ａ））。
第１の導電膜２００は、実施の形態１の第１の導電膜と同様に形成することができる。なお、ここで第１の導電膜２００は、第１の配線層２０４となる膜である。
不純物半導体膜２０２は、実施の形態１の不純物半導体膜１５２と同様の材料及び方法により形成することができる。
次に、第１の導電膜２００及び不純物半導体膜２０２をフォトリソグラフィ法により加工して、第１の配線層２０４及び不純物半導体層２０６を形成する（図６（Ｂ）））。第１の配線層１０４と不純物半導体層２０６がこのように形成されることで、これらの側面は同一平面上に存在することになる。ただし、化学反応などにより第１の導電膜２００及び不純物半導体膜２０２のいずれかのエッチングの進行が速い場合には、これらの側面は必ずしも同一平面上に存在していなくてもよい。
次に、不純物半導体層２０６などを覆って、絶縁膜２０８を形成する（図６（Ｃ））。絶縁膜２０８をエッチングして、サイドウォール絶縁層２１０を形成する（図６（Ｄ））。ここで、エッチングは、異方性の高いドライエッチングにより基板１００に対して垂直な方向に行えばよく、例えば、希ガスを含むガスによりドライエッチングを行えばよい。
次に、少なくとも一部が不純物半導体層２０６と接するように半導体膜２１２と第１の絶縁膜２１４をこの順に積層して形成する（図７（Ａ））。
半導体膜２１２は、実施の形態１の半導体膜１５４と同様の材料及び方法により形成することができる。第１の絶縁膜２１４は、実施の形態１の第１の絶縁膜１５６と同様の材料及び方法により形成することができる。
次に、半導体膜２１２と第１の絶縁膜２１４を加工して、半導体層２１６及び第１の絶縁層２１８を形成する。その後の工程は、実施の形態１で説明した作製方法と同様である。
このようにして本実施の形態のＴＦＴを作製することができる（図７（Ｂ））。
なお、サイドウォール絶縁層２１０は、第１の配線層２０４と半導体層２１６の間に設けられていればよい。
本実施の形態により、第１の配線層の形成と不純物半導体層の形成が、１枚のフォトマスクにより可能となる。従って、ＴＦＴを少ないマスク数で作製することができる。
なお、本実施の形態のＴＦＴは上記説明に限定されず、サイドウォール絶縁層２１０を設けなくてもよい。ただし、上記説明した構造とすることで半導体層２１６と第１の配線層２０４が直接接しないことになる。そのため、第１の配線層２０４により形成されるソースとドレインの間において、半導体層２１６の基板１００側を介して流れるオフ電流を抑制することができる。そのため、本実施の形態のＴＦＴは、オン／オフ比の高いものとすることができる。
（実施の形態３）
本実施の形態は、本発明の一態様であって、実施の形態１及び実施の形態２に示すものとは異なる形態について説明する。具体的には、第２の配線層と第３の配線層との間に第３の絶縁層が設けられていない形態について説明する。
本実施の形態は、本発明の一態様であって、実施の形態１及び実施の形態２に示すものとは異なる形態について説明する。具体的には、第２の配線層と第３の配線層との間に第３の絶縁層が設けられていない形態について説明する。
まず、上記説明の図３（Ｃ）のように、第２の配線層１１４まで形成し、第２の絶縁膜１５８に開口部１１８を形成し、第２の絶縁層１１２を形成する（図８（Ａ））。
次に、開口部１１８を介して第１の配線層１０４に接続されるよう、第２の絶縁層１１２上に第３の導電膜３００を形成する（図８（Ｂ））。このとき、第２の配線層１１４と第３の導電膜３００が接して形成される。
次に、第３の導電膜３００を加工して第３の配線層１２０を形成する。このようにして本実施の形態のＴＦＴを作製することができる（図８（Ｃ））。
上記工程によると、第２の配線層１１４と第３の導電膜３００が接してしまうため、第２の配線層１１４と第３の導電膜３００が異種金属である場合には電蝕するおそれがある。例えば、第２の配線層１１４をＡｌにより形成し、第３の導電膜３００をＩＴＯにより形成した場合には、電蝕が生じることが多い。
なお、ここで「電蝕」とは、異種金属（イオン化傾向の異なる金属）が接触した場合に、一方の金属が腐食する現象をいう。
従って、第２の配線層１１４にＡｌを用いる場合には、ＴｉまたはＭｏなどで挟持して積層構造とするとよい。更には、第３の導電膜３００を形成する前に、第２の配線層１１４が露出された状態で、表面に窒素プラズマ処理を行うなどして改質することが好ましい。更に好ましくは、開口部１１８を形成する前に該プラズマ処理を行うことである。
または、第２の配線層１１４として、Ａｌ中にＮｉとＬａを添加したＡｌ−Ｎｉ−Ｌａ合金を用いてもよい。Ａｌ−Ｎｉ−Ｌａ合金を用いると、ＩＴＯとの間での接触抵抗が増大しにくい。ここでは、Ｎｉを１．０ａｔｏｍｉｃ％〜４．０ａｔｏｍｉｃ％添加し、Ｌａを０．３５ａｔｏｍｉｃ％添加したＡｌ−Ｎｉ−Ｌａ合金を用いることが好ましい。なお、Ａｌ−Ｎｉ−Ｌａ合金は本実施の形態の第２の配線層１１４に限定されず、本実施の形態及び他の実施の形態のあらゆる配線層の材料として用いることができる。
本実施の形態により、第２の配線層と第３の配線層との間に第３の絶縁層を設けずとも画素ＴＦＴを作製することができる。本実施の形態により、第３の絶縁層１１６を形成しなくてもよいため、作製コストを低減することができる。
（実施の形態４）
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態３に示すものとは異なる形態について説明する。具体的には、基板とＴＦＴの間に遮光層が設けられた形態について説明する。基板とＴＦＴの間に遮光層を設けることで、光電流による影響を抑えることができる。
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態３に示すものとは異なる形態について説明する。具体的には、基板とＴＦＴの間に遮光層が設けられた形態について説明する。基板とＴＦＴの間に遮光層を設けることで、光電流による影響を抑えることができる。
図９には、本実施の形態の画素ＴＦＴを示す。すなわち、図９に示す画素ＴＦＴは、基板１００上にＴＦＴの全面と重畳して設けられた遮光層４００と、遮光層４００を覆って設けられた下地層４０２と、下地層４０２上に設けられた第１の配線層１０４と、第１の配線層１０４に少なくとも一部が接する不純物半導体層１０６と、少なくとも一部が不純物半導体層１０６を介して第１の配線層１０４と電気的に接続される半導体層１０８と、半導体層１０８上に設けられた第１の絶縁層１１０と、少なくとも半導体層１０８と第１の絶縁層１１０を覆って設けられた第２の絶縁層１１２と、第２の絶縁層１１２上であって、不純物半導体層１０６の少なくとも一部、及び不純物半導体層１０６によって形成されるソース領域とドレイン領域の間（半導体層１０８のチャネル形成領域を含む）に重畳して設けられた第２の配線層１１４と、少なくとも第２の配線層１１４を覆って設けられた第３の絶縁層１１６と、第３の絶縁層１１６上に設けられ、第１の配線層１０４と電気的に接続される第３の配線層１２０と、を有する。
遮光層４００は、遮光層となる材料膜をスパッタリング法などにより基板１００上に形成し、これをフォトリソグラフィ法により加工して形成すればよい。従って、遮光層４００を設けることで使用するフォトマスクは１枚増加することになる。遮光層となる材料膜としては、例えば、Ｃｒを主成分とする材料膜（窒化Ｃｒ膜、酸化Ｃｒ膜を含む）が挙げられる。
なお、下地層４０２は、実施の形態１の下地層１０２と同様の材料及び方法により形成すればよい。
なお、図９では、遮光層４００がＴＦＴの全面と重畳して設けられているが、これに限定されない。遮光層４００は、少なくとも半導体層１０８を遮光できるように設けられていればよい。
なお、図９では、基板１００上に接して遮光層４００が設けられているが、これに限定されない。基板１００と遮光層４００の間に更なる下地膜が設けられていてもよい。基板１００と遮光層４００の間に更なる下地膜が形成されると、遮光層４００の形成に際して行う加工（例えば、ドライエッチング）によって基板１００がエッチングされることを防止することができる。
（実施の形態５）
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態４に示すものとは異なる形態について説明する。具体的には、実施の形態１の画素ＴＦＴの作製工程では６枚のフォトマスクを要するが、本実施の形態の画素ＴＦＴは、３枚のフォトマスクで作製することができる。更には、本実施の形態のＴＦＴは２枚のフォトマスクで作製することができる。
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態４に示すものとは異なる形態について説明する。具体的には、実施の形態１の画素ＴＦＴの作製工程では６枚のフォトマスクを要するが、本実施の形態の画素ＴＦＴは、３枚のフォトマスクで作製することができる。更には、本実施の形態のＴＦＴは２枚のフォトマスクで作製することができる。
図１０には、本実施の形態の画素ＴＦＴの上面図と、該上面図のＸ−Ｙにおける断面図を示す。
図１０に示す画素ＴＦＴは、基板５００上に設けられた下地層５０２と、下地層５０２上に設けられた第１の配線層５０４と、第１の配線層５０４上の一部に設けられた不純物半導体層５０６と、少なくとも一部が不純物半導体層５０６を介して第１の配線層５０４と電気的に接続される半導体層５０８と、半導体層５０８上に設けられた第１の絶縁層５１０と、第１の絶縁層５１０上に設けられた第２の絶縁層５１２と、第２の絶縁層５１２上であって、不純物半導体層５０６の少なくとも一部、及び不純物半導体層５０６によって形成されるソース領域とドレイン領域の間（半導体層５０８のチャネル形成領域を含む）に重畳して設けられた第２の配線層５１４と、少なくとも半導体層５０８の側面を覆って設けられたサイドウォール絶縁層５１６Ａと、第１の配線層５０４と電気的に接続される第３の配線層５２０と、を有する。すなわち、図１０に示す画素ＴＦＴは、図１に示す実施の形態１のＴＦＴと同様に、トップゲート構造のスタガ型ＴＦＴである。
なお、図１０に示すＴＦＴでは、第２の配線層５１４の凹部にサイドウォール絶縁層５１６Ｂが設けられ、少なくとも第１の配線層５０４の側面に接してサイドウォール絶縁層５１６Ｃが設けられている。なお、第２の配線層５１４の凹部は、第１の配線層５０４及び不純物半導体層５０６の厚みに起因して生じるものである。サイドウォール絶縁層５１６Ｂ及びサイドウォール絶縁層５１６Ｃにより、第１の配線層５０４及び第２の配線層５１４よりも上に設けられる薄膜の被覆性を向上させることができ、配線が断線することなどを防止することができる。サイドウォール絶縁層５１６Ｂ及びサイドウォール絶縁層５１６Ｃは、サイドウォール絶縁層５１６Ａと同時に形成することができる。
ただし、サイドウォール絶縁層５１６Ａ、サイドウォール絶縁層５１６Ｂ及びサイドウォール絶縁層５１６Ｃは、必ずしも設けられていなくてもよい。
なお、第１の絶縁層５１０と第２の絶縁層５１２は、必ずしも双方を設ける必要はなく、第２の絶縁層５１２のみが設けられていてもよい。
基板５００は、実施の形態１の基板１００と同様の基板を用いればよい。
下地層５０２は、実施の形態１の下地層１０２と同様の材料及び方法により形成すればよい。
第１の配線層５０４は、実施の形態１の第１の配線層１０４と同様の材料及び形成方法により形成すればよい。
不純物半導体層５０６は、実施の形態１の不純物半導体層１０６と同様の材料及び方法により形成すればよい。
半導体層５０８は、実施の形態１の半導体層１０８と同様の材料及び方法により形成すればよい。
第１の絶縁層５１０は、実施の形態１の第１の絶縁層１１０と同様の材料により形成すればよい。
第２の絶縁層５１２は、実施の形態１の第２の絶縁層１１２と同様の材料により形成すればよい。
第２の配線層５１４は、実施の形態１の第２の配線層１１４と同様の材料により形成すればよい。
サイドウォール絶縁層５１６Ａは、実施の形態２のサイドウォール絶縁層２１０と同様の材料により形成すればよい。
第３の配線層５２０は、実施の形態１の第３の配線層１２０と同様の材料により形成すればよい。
ここで、図１０に示すＴＦＴの作製方法について、以下に説明する。
まず、基板５００上に下地層５０２を形成する。その後、下地層５０２上に第１の導電膜を形成し、該第１の導電膜上に不純物半導体膜を形成し、該第１の導電膜及び該不純物半導体膜をフォトリソグラフィ法により加工することで第１の配線層５０４及び不純物半導体層５０６を形成する（図１１（Ａ））。すなわち、実施の形態２と同様の形成方法を適用することができる。ここで、第１のフォトマスクを使用する。
次に、不純物半導体層５０６上に、半導体膜５２２、第１の絶縁膜５２４、第２の絶縁膜５２６及び第２の導電膜５２８を、この順に積層して形成する（図１１（Ｂ））。
次に、半導体膜５２２、第１の絶縁膜５２４、第２の絶縁膜５２６及び第２の導電膜５２８をフォトリソグラフィ法により加工することで半導体層５０８及び第１の絶縁層５１０、第２の絶縁層５１２及び第２の配線層５１４を形成する（図１１（Ｃ））。ここで、第２のフォトマスクを使用する。
以上説明したように、本実施の形態のＴＦＴを作製することができる。
次に、上記のように作製したＴＦＴを覆って絶縁膜５３０を形成する（図１１（Ｄ））。
次に、絶縁膜５３０をエッチングすることでサイドウォール絶縁層５１６Ａ、サイドウォール絶縁層５１６Ｂ及びサイドウォール絶縁層５１６Ｃを形成する（図１２（Ａ））。ここで、エッチングは、実施の形態２と同様に、異方性の高いドライエッチングにより基板５００に対して垂直な方向に行えばよく、例えば、希ガスを含むガスによりドライエッチングを行えばよい。
次に、少なくとも第１の配線層５０４に電気的に接続されるように、第３の導電膜５３２を形成する（図１２（Ｂ））。
次に、第３の導電膜５３２をフォトリソグラフィ法により加工することで第３の配線層５２０を形成する（図１２（Ｃ））。ここで、第３のフォトマスクを使用する。
以上説明したように、画素ＴＦＴを作製することができる。上記説明したように、ＴＦＴを２枚のフォトマスクにより作製することができる。更には、画素ＴＦＴを３枚のフォトマスクにより作製することができる。
（実施の形態６）
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態５に示すものとは異なる形態について説明する。具体的には、実施の形態５からフォトマスク数を増やすことなく、ゲート電極として機能する第２の配線層と半導体層が重畳する面積を狭くした形態について説明する。
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態５に示すものとは異なる形態について説明する。具体的には、実施の形態５からフォトマスク数を増やすことなく、ゲート電極として機能する第２の配線層と半導体層が重畳する面積を狭くした形態について説明する。
本実施の形態では、実施の形態５における半導体膜５２２、第１の絶縁膜５２４、第２の絶縁膜５２６及び第２の導電膜５２８の加工に用いたレジストマスクを縮小させて「縮小レジストマスク」を形成し、この「縮小レジストマスク」を用いて第２の配線層５１４を形成する。
「縮小レジストマスク」を用いることで、第２の配線層５１４と半導体層５０８が重畳する面積を狭くすることができる。第２の配線層５１４の形成に「縮小レジストマスク」を用いることで、半導体層５０８と第２の配線層５１４の間において、第１の絶縁層５１０及び第２の絶縁層５１２の側面を介して生じるリーク電流を低減することができる。更には、第１の配線層５０４と第２の配線層５１４の間において、第１の絶縁層５１０及び第２の絶縁層５１２の側面を介して生じるリーク電流を低減することができる。
まず、上記した図１１（Ｃ）のように、半導体層５０８及び第１の絶縁層５１０、第２の絶縁層５１２及び第２の配線層５１４まで形成する（図１３（Ａ））。次に、上記工程で用いたレジストマスク６００を縮小させて、縮小レジストマスク６０２を形成する（図１３（Ｂ））。
レジストマスク６００を縮小させて縮小レジストマスク６０２を形成する方法として、例えば酸素プラズマを用いたアッシングなどが挙げられる。
次に、縮小レジストマスク６０２を用いて第２の配線層５１４をエッチングして、縮小された第２の配線層６０４を形成する（図１３（Ｃ））。その後、縮小レジストマスク６０２を除去する（図１３（Ｄ））。
以上説明したように、本実施の形態のＴＦＴを作製することができる。
本実施の形態で説明した方法によりＴＦＴを作製することで、使用するフォトマスクの枚数を増加させることなく、ＴＦＴのリーク電流を低減することができる。
（実施の形態７）
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態６に示すものとは異なる形態について説明する。具体的には、実施の形態５のＴＦＴを覆って絶縁層を形成し、該絶縁層上に画素電極として機能する配線層を形成する。
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態６に示すものとは異なる形態について説明する。具体的には、実施の形態５のＴＦＴを覆って絶縁層を形成し、該絶縁層上に画素電極として機能する配線層を形成する。
まず、上記した図１１（Ｄ）のように、絶縁膜５３０まで形成する。次に、絶縁膜５３０を選択的にエッチングすることで、絶縁膜５３０に開口部７００を形成して絶縁層７０２を形成する（図１４（Ａ））。次に、少なくとも第１の配線層５０４に電気的に接続されるように、第３の導電膜７０４を形成する（図１４（Ｂ））。次に、第３の導電膜７０４をフォトリソグラフィ法により加工することで第３の配線層７０６を形成する（図１４（Ｃ））。
以上説明したように、本実施の形態の画素ＴＦＴを作製することができる。
本実施の形態で説明した方法により画素ＴＦＴを作製してもよい。ただし、本実施の形態ではフォトマスクの枚数が１枚増加する。そのため、画素ＴＦＴを４枚のフォトマスクにより作製することができる。
（実施の形態８）
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態７に示すものとは異なる形態について説明する。具体的には、実施の形態５のＴＦＴと基板の間に遮光層を設けることで、光電流による影響を抑えることができる。
本実施の形態は、本発明の一態様であって、実施の形態１乃至実施の形態７に示すものとは異なる形態について説明する。具体的には、実施の形態５のＴＦＴと基板の間に遮光層を設けることで、光電流による影響を抑えることができる。
図１５には、本実施の形態の画素ＴＦＴを示す。すなわち、図１５に示す画素ＴＦＴは、基板５００上にＴＦＴの全面と重畳して設けられた遮光層８００と、遮光層８００を覆って設けられた下地層８０２と、下地層８０２上に設けられた第１の配線層５０４と、第１の配線層５０４上の一部に設けられた不純物半導体層５０６と、少なくとも一部が不純物半導体層５０６を介して第１の配線層５０４と電気的に接続される半導体層５０８と、半導体層５０８上に設けられた第１の絶縁層５１０と、第１の絶縁層５１０上に設けられた第２の絶縁層５１２と、第２の絶縁層５１２上であって、不純物半導体層５０６の少なくとも一部、及び不純物半導体層５０６によって形成されるソース領域とドレイン領域の間（半導体層５０８のチャネル形成領域を含む）に重畳して設けられた第２の配線層５１４と、少なくとも半導体層５０８の側面を覆って設けられたサイドウォール絶縁層５１６Ａと、第１の配線層５０４と電気的に接続される第３の配線層５２０と、を有する。すなわち、図１５に示すＴＦＴは、図１０に示す実施の形態５のＴＦＴと同様に、トップゲート構造のスタガ型ＴＦＴである。
なお、図１５に示すＴＦＴでは、第２の配線層５１４の凹部にサイドウォール絶縁層５１６Ｂが設けられ、少なくとも第１の配線層５０４の側面に接してサイドウォール絶縁層５１６Ｃが設けられている。更には、遮光層８００上に設けられた下地層８０２の段差に接してサイドウォール絶縁層８０４が設けられている。
なお、第２の配線層５１４の凹部は、第１の配線層５０４及び不純物半導体層５０６の厚みに起因して生じるものである。サイドウォール絶縁層５１６Ｂ、サイドウォール絶縁層５１６Ｃ及びサイドウォール絶縁層８０４により、第１の配線層５０４及び第２の配線層５１４よりも上に設けられる薄膜の被覆性を向上させることができ、配線が断線することなどを防止することができる。サイドウォール絶縁層５１６Ｂ、サイドウォール絶縁層５１６Ｃ及びサイドウォール絶縁層８０４は、サイドウォール絶縁層５１６Ａと同時に形成することができる。
ただし、サイドウォール絶縁層５１６Ａ、サイドウォール絶縁層５１６Ｂ、サイドウォール絶縁層５１６Ｃ及びサイドウォール絶縁層８０４は、必ずしも設けられていなくてもよい。
遮光層８００は、実施の形態４の遮光層４００と同様の材料及び方法により形成すればよい。
なお、下地層８０２は、実施の形態１の下地層１０２と同様の材料及び方法により形成すればよい。
なお、図１５では、遮光層８００がＴＦＴの全面と重畳して設けられているが、これに限定されない。遮光層８００は、少なくとも半導体層５０８を遮光できるように設けられていればよい。
なお、図１５では、基板５００上に接して遮光層８００が設けられているが、これに限定されない。基板５００と遮光層８００の間に更なる下地膜が設けられていてもよい。基板５００と遮光層８００の間に更なる下地膜が形成されると、遮光層８００の形成に際して行う加工（例えば、ドライエッチング）によって基板５００がエッチングされることを防止することができる。
以上説明したように、本実施の形態の画素ＴＦＴを作製することができる。
本実施の形態で説明した方法により画素ＴＦＴを作製してもよい。ただし、本実施の形態ではフォトマスクの枚数が１枚増加する。そのため、画素ＴＦＴを４枚のフォトマスクにより作製することができる。
（実施の形態９）
実施の形態１乃至実施の形態８に示したＴＦＴは、表示装置の保護回路部に適用することも可能である。表示装置の保護回路部は、例えば、ダイオード接続されたＴＦＴを複数設けて構成することができる。
実施の形態１乃至実施の形態８に示したＴＦＴは、表示装置の保護回路部に適用することも可能である。表示装置の保護回路部は、例えば、ダイオード接続されたＴＦＴを複数設けて構成することができる。
図１６（Ａ）は、図１のＴＦＴを第３の配線層１２０によりダイオード接続したときの、接続した部分の構成を示す。このように、第１の配線層１０４と第２の配線層１１４を第３の配線層１２０により接続することで、ダイオード接続を実現することができる。
しかし、第３の配線層１２０は画素電極として機能するため、配線抵抗などに関しては第１の配線層１０４及び第２の配線層１１４と比較して不利な場合が多い。そのため、図１６（Ｂ）に示すように、第２の絶縁層１１２に開口部を設けて、該開口部を介して第１の配線層１０４と第２の配線層１１４を接続してもよい。図１６（Ｂ）に示すようにダイオード接続させることで、配線遅延を防止することができる。
ただし、図１６（Ｂ）に示すようにダイオード接続させる場合には、フォトマスク数が１枚増えることになる。そのため、実施の形態１に対して図１６（Ｂ）に示す構成を適用すると、画素ＴＦＴの作製工程では７枚のフォトマスクを要することになる。実施の形態５に対して図１６（Ｂ）に示す構成を適用すると、画素ＴＦＴの作製工程では４枚のフォトマスクを要することになる。
（実施の形態１０）
実施の形態１乃至実施の形態８で説明したＴＦＴは、表示装置のアレイ基板に適用することができる。実施の形態１乃至実施の形態８で説明したＴＦＴを適用した表示装置を搭載して電子機器を作製することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用のモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。なお、本実施の形態の電子機器は、実施の形態９の構成を有していてもよい。
実施の形態１乃至実施の形態８で説明したＴＦＴは、表示装置のアレイ基板に適用することができる。実施の形態１乃至実施の形態８で説明したＴＦＴを適用した表示装置を搭載して電子機器を作製することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用のモニタ、電子ペーパー、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。なお、本実施の形態の電子機器は、実施の形態９の構成を有していてもよい。
上記実施の形態にて説明した画素ＴＦＴを適用した表示装置は、例えば電子ペーパーに適用することができる。電子ペーパーは、情報を表示するあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける表示などに適用することができる。
図１７（Ａ）は、電子書籍の一例を示している。図１７（Ａ）に示す電子書籍は、筐体９００及び筐体９０１で構成されている。筐体９００及び筐体９０１は、蝶番９０４により連結され、開閉させることができ、図１７（Ａ）に示す電子書籍は紙の書籍と同様に扱うことができる。
筐体９００には表示部９０２が組み込まれ、筐体９０１には表示部９０３が組み込まれている。表示部９０２及び表示部９０３は、一つの画面を分割して表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば、右側の表示部（図１７（Ａ）では表示部９０２）に文章を表示し、左側の表示部（図１７（Ａ）では表示部９０３）に画像を表示することができる。表示部９０２及び表示部９０３は、上記実施の形態にて説明した画素ＴＦＴを適用した表示装置を適用することができる。
図１７（Ａ）では、筐体９００に、電源入力端子９０５、操作キー９０６及びスピーカ９０７などが備えられている。操作キー９０６は、例えば頁を送る機能を備えていてもよい。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備えていてもよいし、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）または記録媒体挿入部などを備えていてもよい。なお、図１７（Ａ）に示す電子書籍は、無線で情報を送受信できる構成を更に備えていてもよい。
図１７（Ｂ）は、デジタルフォトフレームの一例を示している。図１７（Ｂ）に示すデジタルフォトフレームは、筐体９１１に表示部９１２が組み込まれた構成である。表示部９１２に、上記実施の形態にて説明した画素ＴＦＴを適用した表示装置を適用することができる。
なお、図１７（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とするとよい。これらの構成は、表示部と同一面に備えられていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９１２に表示させることができる。なお、図１７（Ｂ）に示すデジタルフォトフレームは、無線で情報を送受信出来る構成としてもよい。
図１７（Ｃ）は、テレビジョン装置の一例を示している。図１７（Ｃ）に示すテレビジョン装置は、筐体９２１に表示部９２２が組み込まれ、スタンド９２３により筐体９２１が支持されている。表示部９２２に、上記実施の形態にて説明した画素ＴＦＴを適用した表示装置を適用することができる。
図１７（Ｃ）に示すテレビジョン装置の操作は、筐体９２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の調整を行うことができ、表示部９２２に表示される映像を選択することができる。また、リモコン操作機自体に、当該リモコン操作機から出力する情報を表示する表示部が設けられていてもよい。
なお、図１７（Ｃ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することで、片方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１７（Ｄ）は、携帯電話機の一例を示している。図１７（Ｄ）に示す携帯電話機は、筐体９３１に組み込まれた表示部９３２の他、操作ボタン９３３、操作ボタン９３７、外部接続ポート９３４、スピーカ９３５、及びマイク９３６などを備えている。表示部９３２に、上記実施の形態にて説明した画素ＴＦＴを適用した表示装置を適用することができる。
図１７（Ｄ）に示す携帯電話機は、表示部９３２がタッチパネルであってもよい。この場合、電話の発信或いはメールの作成などには、表示部９３２をタッチパネルとして使用することで行うことができる。
表示部９３２の画面は、主として３つのモードがある。第１のモードは、画像の表示を主とする表示モードであり、第２のモードは、文字などの情報の入力を主とする入力モードである。第３のモードは表示モードと入力モードの２つのモードが混合した表示／入力モードである。
例えば、電話の発信あるいはメールの作成を行う場合には、表示部９３２を、文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合には、表示部９３２の画面の大部分を使用してキーボードまたは番号ボタンを表示させることが好ましい。
図１７（Ｄ）に示す携帯電話機の内部に、ジャイロ、加速度センサなどの傾きを検出するセンサを備えた検出装置を設けることで、携帯電話機の向き（縦または横）に応じて、表示部９３２の表示情報を自動的に切り替える構成とすることもできる。
画面モードの切り替えは、表示部９３２への接触、または筐体９３１の操作ボタン９３７の操作により行われる構成としてもよいし、表示部９３２に表示される画像の種類によって切り替わる構成としてもよい。
入力モードにおいて、表示部９３２のタッチ操作が一定期間行われていない場合に、画面のモードを入力モードから表示モードに切り替える構成としてもよい。
表示部９３２は、イメージセンサとして機能させることもできる。例えば、表示部９３２を掌や指で触れ、掌紋及び指紋などをイメージセンサで撮像することで、本人認証を行うことができる。表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
以上説明したように、上記実施の形態にて説明したＴＦＴ及び表示装置は様々な電子機器に適用することができる。
ところで、図１８は、アクティブマトリクス型の電子ペーパーの断面図を示す。
図１８の電子ペーパーは、ツイストボール表示方式を用いた表示装置の一例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いて、該球形粒子を第１の電極と第２の電極の間に配置し、第１の電極と第２の電極の間に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法をいう。
ＴＦＴ９５０は、図１に示したトップゲート構造のＴＦＴであり、第１の電極を構成する第３の配線層９５８は、第２の絶縁層９５２、第３の絶縁層９５４及び第４の絶縁層である樹脂層９５６に設けられた開口部を介してソース電極又はドレイン電極と電気的に接続している。第２の絶縁層９５２はＴＦＴ９５０を覆って設けられている。
第３の配線層９５８と対向電極層９６０の間には球形粒子９６２が設けられ、球形粒子９６２は、キャビティ９６６、黒色領域９６４ａ及び白色領域９６４ｂを有し、球形粒子９６２の周囲は、樹脂などの充填材９６８で充填されている（図１８）。第３の配線層９５８は画素電極に相当し、対向電極層９６０は共通電極に相当する。対向電極層９６０は、ＴＦＴ９５０と同一基板上に設けられる共通電位線と電気的に接続されている。共通接続部において、一対の基板間に導電性粒子を配置して対向電極層９６０と共通電位線とを電気的に接続することができる（図示していない）。
または、ツイストボールに代えて、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。マイクロカプセルは、画素電極と対向電極の間に電位差を生じさせると、白い微粒子と黒い微粒子が各々逆の方向に移動し、白または黒を表示することができる。電気泳動表示素子は液晶表示素子に比べて反射率が高いため、光源が不要であり、消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。そして、表示部に電力を供給することなく一度表示した像を保持することが可能である。そのため、電子ペーパーが電波発信源から無線により信号及び電力を供給する構成である場合に、電波発信源から電子ペーパーを遠ざけた場合であっても、表示された像を保持しておくことが可能である。
上記実施の形態のいずれかで説明したＴＦＴをスイッチング素子に用いて電子ペーパーを作製することができる。例えば図１７（Ａ）の電子書籍に適用できる。
１００ 基板
１０２ 下地層
１０４ 第１の配線層
１０６ 不純物半導体層
１０８ 半導体層
１１０ 第１の絶縁層
１１２ 第２の絶縁層
１１４ 第２の配線層
１１６ 第３の絶縁層
１１８ 開口部
１２０ 第３の配線層
１３０ 第１の領域
１３２ 第２の領域
１３４ 微小結晶粒
１３６ 結晶粒
１３８ 結晶膜
１５２ 不純物半導体膜
１５４ 半導体膜
１５６ 第１の絶縁膜
１５８ 第２の絶縁膜
１６０ 第２の導電膜
１６２ 第３の絶縁膜
２００ 第１の導電膜
２０２ 不純物半導体膜
２０４ 第１の配線層
２０６ 不純物半導体層
２０８ 絶縁膜
２１０ サイドウォール絶縁層
２１２ 半導体膜
２１４ 第１の絶縁膜
２１６ 半導体層
２１８ 第１の絶縁層
３００ 第３の導電膜
４００ 遮光層
４０２ 下地層
５００ 基板
５０２ 下地層
５０４ 第１の配線層
５０６ 不純物半導体層
５０８ 半導体層
５１０ 第１の絶縁層
５１２ 第２の絶縁層
５１４ 第２の配線層
５１６Ａ サイドウォール絶縁層
５１６Ｂ サイドウォール絶縁層
５１６Ｃ サイドウォール絶縁層
５２０ 第３の配線層
５２２ 半導体膜
５２４ 第１の絶縁膜
５２６ 第２の絶縁膜
５２８ 第２の導電膜
５３０ 絶縁膜
５３２ 第３の導電膜
６００ レジストマスク
６０２ 縮小レジストマスク
６０４ 第２の配線層
７００ 開口部
７０２ 絶縁層
７０４ 第３の導電膜
７０６ 第３の配線層
８００ 遮光層
８０２ 下地層
８０４ サイドウォール絶縁層
９００ 筐体
９０１ 筐体
９０２ 表示部
９０３ 表示部
９０４ 蝶番
９０５ 電源入力端子
９０６ 操作キー
９０７ スピーカ
９１１ 筐体
９１２ 表示部
９２１ 筐体
９２２ 表示部
９２３ スタンド
９３１ 筐体
９３２ 表示部
９３３ 操作ボタン
９３４ 外部接続ポート
９３５ スピーカ
９３６ マイク
９３７ 操作ボタン
９５０ ＴＦＴ
９５２ 第２の絶縁層
９５４ 第３の絶縁層
９５６ 樹脂層
９５８ 第３の配線層
９６０ 対向電極層
９６２ 球形粒子
９６４ａ 黒色領域
９６４ｂ 白色領域
９６６ キャビティ
９６８ 充填材
１０２ 下地層
１０４ 第１の配線層
１０６ 不純物半導体層
１０８ 半導体層
１１０ 第１の絶縁層
１１２ 第２の絶縁層
１１４ 第２の配線層
１１６ 第３の絶縁層
１１８ 開口部
１２０ 第３の配線層
１３０ 第１の領域
１３２ 第２の領域
１３４ 微小結晶粒
１３６ 結晶粒
１３８ 結晶膜
１５２ 不純物半導体膜
１５４ 半導体膜
１５６ 第１の絶縁膜
１５８ 第２の絶縁膜
１６０ 第２の導電膜
１６２ 第３の絶縁膜
２００ 第１の導電膜
２０２ 不純物半導体膜
２０４ 第１の配線層
２０６ 不純物半導体層
２０８ 絶縁膜
２１０ サイドウォール絶縁層
２１２ 半導体膜
２１４ 第１の絶縁膜
２１６ 半導体層
２１８ 第１の絶縁層
３００ 第３の導電膜
４００ 遮光層
４０２ 下地層
５００ 基板
５０２ 下地層
５０４ 第１の配線層
５０６ 不純物半導体層
５０８ 半導体層
５１０ 第１の絶縁層
５１２ 第２の絶縁層
５１４ 第２の配線層
５１６Ａ サイドウォール絶縁層
５１６Ｂ サイドウォール絶縁層
５１６Ｃ サイドウォール絶縁層
５２０ 第３の配線層
５２２ 半導体膜
５２４ 第１の絶縁膜
５２６ 第２の絶縁膜
５２８ 第２の導電膜
５３０ 絶縁膜
５３２ 第３の導電膜
６００ レジストマスク
６０２ 縮小レジストマスク
６０４ 第２の配線層
７００ 開口部
７０２ 絶縁層
７０４ 第３の導電膜
７０６ 第３の配線層
８００ 遮光層
８０２ 下地層
８０４ サイドウォール絶縁層
９００ 筐体
９０１ 筐体
９０２ 表示部
９０３ 表示部
９０４ 蝶番
９０５ 電源入力端子
９０６ 操作キー
９０７ スピーカ
９１１ 筐体
９１２ 表示部
９２１ 筐体
９２２ 表示部
９２３ スタンド
９３１ 筐体
９３２ 表示部
９３３ 操作ボタン
９３４ 外部接続ポート
９３５ スピーカ
９３６ マイク
９３７ 操作ボタン
９５０ ＴＦＴ
９５２ 第２の絶縁層
９５４ 第３の絶縁層
９５６ 樹脂層
９５８ 第３の配線層
９６０ 対向電極層
９６２ 球形粒子
９６４ａ 黒色領域
９６４ｂ 白色領域
９６６ キャビティ
９６８ 充填材
Claims (1)
- 下地層上に設けられた第１の配線層と、
前記第１の配線層に少なくとも一部が接する不純物半導体層と、
少なくとも一部が前記不純物半導体層を介して前記第１の配線層と電気的に接続される半導体層と、
少なくとも前記半導体層を覆って設けられた絶縁層と、
前記絶縁層上であって、前記不純物半導体層の少なくとも一部、及び前記不純物半導体層によって形成されるソース領域とドレイン領域の間に重畳して設けられた第２の配線層と、を有し、
前記半導体層は逆錐形状の結晶粒を含み、
前記不純物半導体層は前記第１の配線層上にのみ設けられ、
前記不純物半導体層と前記第１の配線層の側面が同一平面上に存在し、
前記第１の配線層の側面に接してサイドウォール絶縁層が設けられていることを特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010285329A JP5697819B2 (ja) | 2009-12-28 | 2010-12-22 | 薄膜トランジスタ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009297890 | 2009-12-28 | ||
| JP2009297890 | 2009-12-28 | ||
| JP2010285329A JP5697819B2 (ja) | 2009-12-28 | 2010-12-22 | 薄膜トランジスタ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011155250A JP2011155250A (ja) | 2011-08-11 |
| JP2011155250A5 JP2011155250A5 (ja) | 2013-12-19 |
| JP5697819B2 true JP5697819B2 (ja) | 2015-04-08 |
Family
ID=44540973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010285329A Expired - Fee Related JP5697819B2 (ja) | 2009-12-28 | 2010-12-22 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5697819B2 (ja) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2759207B2 (ja) * | 1988-06-16 | 1998-05-28 | カシオ計算機株式会社 | 画素電極と薄膜トランジスタの形成方法 |
| JPH05196962A (ja) * | 1992-01-20 | 1993-08-06 | Fujitsu Ltd | 液晶表示装置の製造方法 |
| JPH06326129A (ja) * | 1993-05-11 | 1994-11-25 | Fujitsu Ltd | 薄膜トランジスタとその製造方法 |
| JP3295188B2 (ja) * | 1993-09-10 | 2002-06-24 | 新日本製鐵株式会社 | Ｓｏｉ構造ｍｏｓトランジスタの製造方法 |
| JPH0918005A (ja) * | 1995-06-30 | 1997-01-17 | Citizen Watch Co Ltd | 液晶表示装置用薄膜トランジスター |
| JPH09181321A (ja) * | 1995-12-26 | 1997-07-11 | Sharp Corp | スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 |
| GB9710514D0 (en) * | 1996-09-21 | 1997-07-16 | Philips Electronics Nv | Electronic devices and their manufacture |
| JP2000331932A (ja) * | 1999-05-18 | 2000-11-30 | Hitachi Ltd | 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置 |
| JP2005167051A (ja) * | 2003-12-04 | 2005-06-23 | Sony Corp | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
| KR101455317B1 (ko) * | 2008-04-18 | 2014-10-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 및 그 제작 방법 |
-
2010
- 2010-12-22 JP JP2010285329A patent/JP5697819B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011155250A (ja) | 2011-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5917653B2 (ja) | 半導体装置 | |
| KR102506007B1 (ko) | 트랜지스터의 제작 방법 | |
| JP5409024B2 (ja) | 表示装置 | |
| US9257561B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2010161358A (ja) | 薄膜トランジスタ及び表示装置 | |
| JP2011151382A (ja) | 薄膜トランジスタとその作製方法 | |
| US20220013667A1 (en) | Semiconductor device | |
| JP5636275B2 (ja) | 半導体装置 | |
| JP5963414B2 (ja) | トランジスタの作製方法 | |
| CN113016090A (zh) | 半导体装置 | |
| JP2012069938A (ja) | 半導体装置及びその作製方法 | |
| US8546810B2 (en) | Thin film transistor, display device, and electronic appliance | |
| JP5878603B2 (ja) | 半導体装置の作製方法 | |
| JP5948040B2 (ja) | 結晶性半導体膜の作製方法及び半導体装置の作製方法 | |
| JP5697819B2 (ja) | 薄膜トランジスタ | |
| JP6339632B2 (ja) | 薄膜トランジスタの作製方法 | |
| US9293595B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5951239B2 (ja) | 表示装置の作製方法 | |
| JP5766022B2 (ja) | 半導体装置の作製方法 | |
| JP5667868B2 (ja) | 半導体装置の作製方法 | |
| TW202410452A (zh) | 半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131031 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131031 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5697819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |