JPH0918005A - 液晶表示装置用薄膜トランジスター - Google Patents

液晶表示装置用薄膜トランジスター

Info

Publication number
JPH0918005A
JPH0918005A JP16492195A JP16492195A JPH0918005A JP H0918005 A JPH0918005 A JP H0918005A JP 16492195 A JP16492195 A JP 16492195A JP 16492195 A JP16492195 A JP 16492195A JP H0918005 A JPH0918005 A JP H0918005A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
insulating film
film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16492195A
Other languages
English (en)
Inventor
Kanetaka Sekiguchi
関口　　金孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP16492195A priority Critical patent/JPH0918005A/ja
Publication of JPH0918005A publication Critical patent/JPH0918005A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【構成】 基板１上に設けるソース電極２とドレイン電
極３と、ソース電極とドレイン電極上に設ける半導体層
６と、半導体層上に設けるゲート絶縁膜７と、ゲート絶
縁膜上に設けるゲート電極８とを備え、半導体層とゲー
ト絶縁膜とゲート電極は下層より上層に設ける順に大き
さを小さくする。 【効果】 電気的耐圧の大きな液晶表示装置用薄膜トラ
ンジスターを得ることができ、液晶表示装置用薄膜トラ
ンジスターを液晶表示装置に使用する場合に静電気ある
いは機械的衝撃により、液晶表示装置用薄膜トランジス
ターの特性を劣化することが防止することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は液晶表示装置に用いる薄
膜トランジスターの構造に関し、とくにソース電極とド
レイン電極を有し、ドレイン電極の一部は画素電極とな
り、ソース電極とドレイン電極上に半導体層を有し、半
導体層上にはゲート絶縁膜とゲート電極を有する液晶表
示装置用薄膜トランジスターに関するものである。
【０００２】
【従来の技術】近年、液晶表示パネルを用いた表示装置
は、大容量化の一途をたどっている。そして、単純マト
リクス構成の表示装置にマルチプレクス駆動を用いる方
式や、あるいは各画素にスイッチング素子を有するアク
ティブマトリクス型の液晶表示装置においては、高精細
表示や表示面積の大型化のために走査線数の増加を行っ
ている。
【０００３】アクティブマトリクス型の液晶表示装置に
用いるスイッチング素子には、３端子型の薄膜トランジ
スター（ＴＦＴ）と２端子型の薄膜ダイオード（ＴＦ
Ｄ）とがある。２端子型の薄膜ダイオードは３端子型の
薄膜トランジスターに比較して構造が簡単な利点を有し
ているが、液晶表示装置としての能力は３端子型の薄膜
トランジスターが優れている。
【０００４】そのため、３端子型の薄膜トランジスター
の構造や製造方法を改善することにより、高性能で簡単
な構造と製造方法とからなる薄膜トランジスターの開発
が望まれている。
【０００５】このような簡単な構造と製造方法による薄
膜トランジスターの構造を、図１４と図１５とを用いて
説明する。図１４は従来技術における液晶表示装置用薄
膜トランジスターの構成を示す平面図である。さらに図
１５は、図１４の薄膜トランジスターを示す平面図にお
けるＣ−Ｃ線における断面を示す断面図である。以下図
１４と図１５とを交互に用いて、従来技術における液晶
表示装置用薄膜トランジスターの構造を説明する。
【０００６】基板８１上には、透明導電性膜からなるソ
ース電極８２とドレイン電極８３とを設ける。ドレイン
電極８３の一部領域は表示電極８５に接続している。
【０００７】さらにソース電極８２とドレイン電極８３
と基板８１上には、アモルファスシリコン膜（ａ−Ｓ
ｉ）からなる半導体層８６を設ける。
【０００８】さらに半導体層８６上にゲート絶縁膜８７
とゲート電極８８を設ける。図面に示すように、半導体
層８６とゲート絶縁膜８７とゲート電極８８とは同一の
パターン形状をしている。
【０００９】このように、ソース電極８２とドレイン電
極８３と半導体層８６とゲート絶縁膜８７とゲート電極
８８とから薄膜トランジスター（ＴＦＴ）９０を構成し
ている。
【００１０】つぎに図１４と図１５に示す従来技術にお
ける液晶表示装置用薄膜トランジスターの製造方法を、
図１６から図１８を用いて説明する。
【００１１】図１６に示すように、基板８１の全面に透
明導電性膜として酸化インジュウムスズ膜（ＩＴＯ）を
形成する。
【００１２】その後、酸化インジュウムスズ膜上に光感
光性レジスト（図示せず）を回転塗布法により形成し、
この光感光性レジストを露光と現像処理であるフォトリ
ソグラフィー法によりパターニングする。
【００１３】その後、このパターニングした光感光性レ
ジストをエッチングマスクとして用いて、エッチング液
として塩化第２鉄（ＦｅＣｌ3 ）と塩酸（ＨＣｌ）の水
溶液を利用する湿式エッチング法にて酸化インジュウム
スズ膜（ＩＴＯ）をパターニングする。この結果、酸化
インジュウムスズ膜からなるソース電極８２とドレイン
電極８３とドレイン電極８３に接続する表示電極８５を
形成する。
【００１４】つぎに図１７に示すように、基板８１とソ
ース電極８２とドレイン電極８３上の全面に、半導体層
８６としてアモルファスシリコン膜を、プラズマ化学気
相成長法（プラズマＣＶＤ法）により形成する。
【００１５】その後、この半導体層８６上の全面に窒化
シリコン膜（ＳｉＮ）からなるゲート絶縁膜８７をプラ
ズマ化学気相成長法（プラズマＣＶＤ法）により形成す
る。
【００１６】さらにその後、ゲート絶縁膜８７上の全面
にクロム膜（Ｃｒ）からなるゲート電極８８材料を真空
スパッタリング法により形成する。
【００１７】つぎに図１８に示すように、ゲート電極８
８材料上に形成する光感光性レジストをエッチングマス
クとして利用するエッチング処理により、はじめにゲー
ト電極８８を湿式エッチング法によりパターン形成す
る。
【００１８】その後、ゲート絶縁膜８７と半導体層８６
とを順次、反応性イオンエッチング（ＲＩＥ）法を利用
してエッチング処理を行う。
【００１９】この結果、同一のパターン形状を有するゲ
ート電極８８とゲート絶縁膜８７と半導体層８６とを形
成する。
【００２０】以上、図１６から図１８に示す製造工程に
より、２枚のフォトマスクにより液晶表示装置用薄膜ト
ランジスターを形成することが可能となる。
【００２１】
【発明が解決しようとする課題】図１４から図１８に示
す従来技術における液晶表示装置用薄膜トランジスター
の構造においては、半導体層８６とゲート絶縁膜８７と
ゲート電極８８とは、同一のパターン形状となってい
る。
【００２２】このためゲート絶縁膜８７の側壁部を通じ
て、半導体層８６とソース電極８２とドレイン電極８３
間、あるいは半導体層８６とゲート電極８８間に短絡が
発生する問題点がある。
【００２３】この短絡の原因は、前述のゲート絶縁膜８
７と半導体層８６との反応性イオンエッチング処理にお
いて発生するダメージや、液晶表示装置の配向膜の配向
処理であるラビング処理工程でゲート絶縁膜８７の絶縁
性が劣化する。この結果、半導体層８６とソース電極８
２とドレイン電極８３間、あるいは半導体層８６とゲー
ト電極８８間に短絡が発生する
【００２４】さらに静電気の発生により半導体層８６や
ゲート絶縁膜８７の側壁部が絶縁破壊を起こしてしま
う。さらにまた、半導体層８６とゲート絶縁膜８７とが
液晶に触れるため、液晶表示装置用薄膜トランジスター
に特性変化を生じてしまう。
【００２５】そのため薄膜トランジスター９０の素子欠
陥が発生し、さらに特性の変化が生じるため液晶表示装
置の表示品質の低下を起こしてしまう。
【００２６】そこで本発明の第１の目的は、液晶表示装
置用薄膜トランジスターにおいて、ゲート電極と半導体
層間、あるいはゲート電極とソース電極とドレイン電極
と間の短絡を防止することが可能な液晶表示装置用薄膜
トランジスター構造を提供することである。
【００２７】本発明の第２の目的は、半導体層やゲート
電極への液層の接触を防止することが可能な液晶表示装
置用薄膜トランジスター構造を提供して、安定で高品質
の液晶表示装置を提供するものである。
【００２８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の液晶表示装置用薄膜トランジスターにおい
ては、下記記載の構造を採用する。
【００２９】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設ける半導体層と、半導体
層上に設けるゲート絶縁膜と、ゲート絶縁膜上に設ける
ゲート電極とを備え、半導体層とゲート絶縁膜とゲート
電極は下層より上層に設ける順に大きさを小さくするこ
とを特徴とする。
【００３０】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設ける半導体層と、半導体
層上に設けるゲート絶縁膜と、ゲート絶縁膜上に設ける
ゲート電極とを備え、半導体層とゲート絶縁膜とゲート
電極は下層より上層に設ける順に大きさを小さくし、ゲ
ート電極の側壁部にゲート電極の酸化物からなるゲート
電極酸化膜を設けることを特徴とする。
【００３１】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設ける半導体層と、半導体
層上に設けるゲート絶縁膜と、ゲート絶縁膜上に設ける
ゲート電極とを備え、半導体層とゲート絶縁膜とゲート
電極は下層より上層に設ける順に大きさを小さくし、半
導体層の側壁部には半導体層の酸化物である半導体層酸
化膜を設けることを特徴とする。
【００３２】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設ける半導体層と、半導体
層上に設けるゲート絶縁膜と、ゲート絶縁膜上に設ける
ゲート電極とを備え、半導体層とゲート絶縁膜とゲート
電極は下層より上層に設ける順に大きさを小さくし、半
導体層の側壁部には半導体層の酸化物である半導体層酸
化膜を設け、ゲート電極の側壁部にゲート電極の酸化物
からなるゲート電極酸化膜を設けることを特徴とする。
【００３３】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設ける半導体層と、半導体
層上に設けるゲート絶縁膜と、ゲート絶縁膜上に設ける
ゲート電極とを備え、半導体層とゲート絶縁膜とゲート
電極は下層より上層に設ける順に大きさを小さくし、ソ
ース電極とドレイン電極と半導体層との間に金属膜を設
け、金属膜の外周部は半導体層の外周部と同一パターン
からなことを特徴とする。
【００３４】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設ける金属膜と、金属膜上
に設ける半導体層と、半導体層上に設けるゲート絶縁膜
と、ゲート絶縁膜上に設けるゲート電極とを備え、半導
体層とゲート絶縁膜とゲート電極は下層より上層に設け
る順に大きさを小さくし、金属膜の外周部は半導体層の
外周部と同一パターンからなことを特徴とする。
【００３５】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設け不純物イオンを含む金
属膜と、金属膜上に設ける半導体層と、半導体層上に設
けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電
極とを備え、半導体層とゲート絶縁膜とゲート電極は下
層より上層に設ける順に大きさを小さくし、金属膜の外
周部は半導体層の外周部と同一パターンからなことを特
徴とする。
【００３６】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、光
遮蔽膜と補助容量用電極上に設ける層間絶縁膜と、この
層間絶縁膜上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設ける半導体層と、半導体
層上に設けるゲート絶縁膜と、ゲート絶縁膜上に設ける
ゲート電極とを備え、半導体層とゲート絶縁膜とゲート
電極は下層より上層に設ける順に大きさを小さくするこ
とを特徴とする。
【００３７】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、光
遮蔽膜と補助容量用電極上に設ける層間絶縁膜と、この
層間絶縁膜上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設ける半導体層と、半導体
層上に設けるゲート絶縁膜と、ゲート絶縁膜上に設ける
ゲート電極とを備え、半導体層とゲート絶縁膜とゲート
電極は下層より上層に設ける順に大きさを小さくし、ゲ
ート電極の側壁部にゲート電極の酸化物からなるゲート
電極酸化膜を設けることを特徴とする。
【００３８】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、光
遮蔽膜と補助容量用電極上に設ける層間絶縁膜と、層間
絶縁膜上に設けるソース電極とドレイン電極と、ソース
電極とドレイン電極上に設ける半導体層と、半導体層上
に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲー
ト電極とを備え、半導体層とゲート絶縁膜とゲート電極
は下層より上層に設ける順に大きさを小さくし、半導体
層の側壁部には半導体層の酸化物である半導体層酸化膜
を設けることを特徴とする。
【００３９】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、光
遮蔽膜と補助容量用電極上に設ける層間絶縁膜と、層間
絶縁膜上に設けるソース電極とドレイン電極と、ソース
電極とドレイン電極上に設ける半導体層と、半導体層上
に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲー
ト電極とを備え、半導体層とゲート絶縁膜とゲート電極
は下層より上層に設ける順に大きさを小さくし、半導体
層の側壁部には半導体層の酸化物である半導体層酸化膜
を設け、ゲート電極の側壁部にゲート電極の酸化物から
なるゲート電極酸化膜を設けることを特徴とする。
【００４０】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、光
遮蔽膜と補助容量用電極上に設ける層間絶縁膜と、層間
絶縁膜上に設けるソース電極とドレイン電極と、ソース
電極とドレイン電極上に設ける半導体層と、半導体層上
に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲー
ト電極とを備え、半導体層とゲート絶縁膜とゲート電極
は下層より上層に設ける順に大きさを小さくし、ソース
電極とドレイン電極と半導体層との間に金属膜を設け、
金属膜の外周部は半導体層の外周部と同一パターンとす
ることを特徴とする。
【００４１】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、光
遮蔽膜と補助容量用電極上に設ける層間絶縁膜と、この
層間絶縁膜上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設ける金属膜と、金属膜上
に設ける半導体層と、半導体層上に設けるゲート絶縁膜
と、ゲート絶縁膜上に設けるゲート電極とを備え、半導
体層とゲート絶縁膜とゲート電極は下層より上層に設け
る順に大きさを小さくし、金属膜の外周部は半導体層の
外周部と同一パターンからなことを特徴とする。
【００４２】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、光
遮蔽膜と補助容量用電極上に設ける層間絶縁膜と、この
層間絶縁膜上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設ける金属膜と、金属膜上
に設ける半導体層と、半導体層上に設けるゲート絶縁膜
と、ゲート絶縁膜上に設けるゲート電極とを備え、半導
体層とゲート絶縁膜とゲート電極は下層より上層に設け
る順に大きさを小さくし、金属膜の外周部は半導体層の
外周部と同一パターンからなことを特徴とする。
【００４３】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、補
助容量用電極上に設ける補助容量用電極酸化膜と、光遮
蔽膜と補助容量用電極酸化膜上に設ける層間絶縁膜と、
この層間絶縁膜上に設けるソース電極とドレイン電極
と、ソース電極とドレイン電極上に設ける半導体層と、
半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜上に
設けるゲート電極とを備え、半導体層とゲート絶縁膜と
ゲート電極は下層より上層に設ける順に大きさを小さく
することを特徴とする。
【００４４】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、補
助容量用電極上に設ける補助容量用電極酸化膜と、光遮
蔽膜と補助容量用電極酸化膜上に設ける層間絶縁膜と、
この層間絶縁膜上に設けるソース電極とドレイン電極
と、ソース電極とドレイン電極上に設ける半導体層と、
半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜上に
設けるゲート電極とを備え、半導体層とゲート絶縁膜と
ゲート電極は下層より上層に設ける順に大きさを小さく
し、ゲート電極の側壁部にゲート電極の酸化物からなる
ゲート電極酸化膜を設けることを特徴とする。
【００４５】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、補
助容量用電極上に設ける補助容量用電極酸化膜と、光遮
蔽膜と補助容量用電極酸化膜上に設ける層間絶縁膜と、
この層間絶縁膜上に設けるソース電極とドレイン電極
と、ソース電極とドレイン電極上に設け る半導体層
と、半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜
上に設けるゲート電極とを備え、半導体層とゲート絶縁
膜とゲート電極は下層より上層に設ける順に大きさを小
さくし、半導体層の側壁部には半導体層の酸化物である
半導体層酸化膜を設けることを特徴とする。
【００４６】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、補
助容量用電極上に設ける補助容量用電極酸化膜と、光遮
蔽膜と補助容量用電極酸化膜上に設ける層間絶縁膜と、
層間絶縁膜上に設けるソース電極とドレイン電極と、ソ
ース電極とドレイン電極上に設ける半導体層と、半導体
層上に設けるゲート絶縁膜と、ゲート絶縁膜上に設ける
ゲート電極とを備え、半導体層とゲート絶縁膜とゲート
電極は下層より上層に設ける順に大きさを小さくし、半
導体層の側壁部には半導体層の酸化物である半導体層酸
化膜を設け、ゲート電極の側壁部にゲート電極の酸化物
からなるゲート電極酸化膜を設けることを特徴とする。
【００４７】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、補
助容量用電極上に設ける補助容量用電極酸化膜と、光遮
蔽膜と補助容量用電極酸化膜上に設ける層間絶縁膜と、
この層間絶縁膜上に設けるソース電極とドレイン電極
と、ソース電極とドレイン電極上に設ける半導体層と、
半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜上に
設けるゲート電極とを備え、半導体層とゲート絶縁膜と
ゲート電極は下層より上層に設ける順に大きさを小さく
し、ソース電極とドレイン電極と半導体層との間に金属
膜を設け、金属膜の外周部は半導体層の外周部と同一パ
ターンからなこと特徴とする。
【００４８】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、補
助容量用電極上に設ける補助容量用電極酸化膜と、光遮
蔽膜と補助容量用電極酸化膜上に設ける層間絶縁膜と、
この層間絶縁膜上に設けるソース電極とドレイン電極
と、ソース電極とドレイン電極上に設ける金属膜と、金
属膜上に設ける半導体層と、半導体層上に設けるゲート
絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備
え、半導体層とゲート絶縁膜とゲート電極は下層より上
層に設ける順に大きさを小さくし、金属膜の外周部は半
導体層の外周部と同一パターンからなことを特徴とす
る。
【００４９】本発明の液晶表示装置用薄膜トランジスタ
ーは、基板上に設ける光遮蔽膜と補助容量用電極と、補
助容量用電極上に設ける補助容量用電極酸化膜と、光遮
蔽膜と補助容量用電極酸化膜上に設ける層間絶縁膜と、
この層間絶縁膜上に設けるソース電極とドレイン電極
と、ソース電極とドレイン電極上に設ける金属膜と、金
属膜上に設ける半導体層と、半導体層上に設けるゲート
絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備
え、半導体層とゲート絶縁膜とゲート電極は下層より上
層に設ける順に大きさを小さくし、金属膜の外周部は半
導体層の外周部と同一パターンからなことを特徴とす
る。
【００５０】
【作用】本発明の液晶表示装置用薄膜トランジスター
は、基板上にソース電極とドレイン電極と半導体層とゲ
ート絶縁膜とゲート電極とを備え、ゲート電極とゲート
絶縁膜と半導体層は、ゲート電極のパターン形状よりゲ
ート絶縁膜を大きくし、ゲート絶縁膜のパターン形状よ
り半導体層を大きくする。
【００５１】すなわち下層の半導体層と中層のゲート絶
縁膜と上層のゲート電極へと順次、そのパターン形状を
大きくなるように構成し、その断面形状を階段状にす
る。
【００５２】さらに本発明の液晶表示装置用薄膜トラン
ジスターは、ゲート電極の側壁部にゲート電極酸化膜を
設ける構造を採用する。
【００５３】さらに本発明の液晶表示装置用薄膜トラン
ジスターは、半導体層の側壁部に半導体層酸化膜を設け
る構造を採用する。
【００５４】さらに本発明の液晶表示装置用薄膜トラン
ジスターは、ゲート電極の側壁部にゲート電極酸化膜を
設け、そのうえ半導体層の側壁部に半導体層酸化膜を設
ける構造を採用する。
【００５５】さらに本発明の液晶表示装置用薄膜トラン
ジスターは、透明導電性膜からなるソース電極とドレイ
ン電極と、半導体層との間に金属膜を設け、そしてこの
金属膜の外周部は半導体層の外周部とほぼ同一なパター
ン形状を有する構造とする。
【００５６】さらに本発明の液晶表示装置用薄膜トラン
ジスターは、透明導電性膜からなるソース電極とドレイ
ン電極と、半導体層との間に不純物イオンを含む金属膜
を設け、そしてこの不純物イオンを含む金属膜の外周部
は半導体層の外周部とほぼ同一なパターン形状を有する
構造とする。
【００５７】このように本発明の液晶表示装置用薄膜ト
ランジスターにおいては、基板上にソース電極とドレイ
ン電極と半導体層とゲート絶縁膜とゲート電極とを備
え、ゲート電極とゲート絶縁膜と半導体層とは、ゲート
電極のパターン形状よりゲート絶縁膜を大きく、そのう
えゲート絶縁膜のパターン形状より半導体層を大きくす
る構造を採用している。
【００５８】このように本発明ではソース電極とドレイ
ン電極とゲート電極間には、ゲート電極より大きなパタ
ーン形状のゲート絶縁膜とゲート絶縁膜より大きなパタ
ーン形状の半導体層のパターン形状を採用する。このこ
とによって、半導体層とゲート電極間には、ゲート電極
より大きなゲート絶縁膜により距離的に分離することが
できる。
【００５９】したがって、ソース電極とドレイン電極と
半導体層とゲート電極とは、相互の絶縁性分離が完全と
なるため、液晶表示装置用薄膜トランジスターのスイッ
チング特性を改善することができる。
【００６０】さらに、液晶表示装置の製造工程時に発生
する静電気あるいはラビング処理工程による絶縁破壊
や、被膜のラビング処理工程時のパターンエッジの剥離
や欠けの物理的劣化を防止することが可能となる。
【００６１】さらに本発明の液晶表示装置用薄膜トラン
ジスターにおいては、薄膜トランジスターを構成するゲ
ート電極の側壁部においては、このゲート電極の酸化物
であるゲート電極酸化膜により覆われている構造を採用
する。
【００６２】このことにより、ソース電極とドレイン電
極とゲート電極間の抵抗値、あるいは半導体層とゲート
電極間の抵抗値をさらに大きくできるため、薄膜トラン
ジスターのスイッチング特性を改善することができる。
【００６３】さらに、ゲート電極側壁部のゲート電極酸
化膜によって、液晶表示装置の製造工程時に発生する静
電気に起因する静電破壊を防止し、さらにパターンエッ
ジの剥離や欠けの物理的劣化を防止することが可能とな
る。そして、このゲート電極酸化膜はゲート電極の酸化
物を利用するため、とくに絶縁性被膜を形成する必要が
ないため工程を複雑にすることがない。
【００６４】さらに、半導体層側壁部の半導体層酸化膜
によって、液晶表示装置の製造工程時に発生する静電気
に起因する静電破壊を防止し、さらにパターンエッジの
剥離や欠けの物理的劣化を防止することが可能となる。
そして、この半導体層酸化膜は半導体層の酸化物を利用
するため、とくに絶縁性被膜を形成する必要がないため
工程を複雑にすることがない。
【００６５】さらに、ゲート電極と半導体層との側壁部
においては、ゲート電極と半導体層のそれぞれの酸化物
からなるゲート電極酸化膜と半導体層酸化膜により覆わ
れている構造を採用する。
【００６６】このことにより、ソース電極とドレイン電
極とゲート電極間の抵抗値、あるいは半導体層とゲート
電極間の抵抗値をさらに大きくできるため、薄膜トラン
ジスターのスイッチング特性を改善することができる。
さらに、液晶表示装置の製造工程時に発生する静電気に
起因する静電破壊の発生を防止し、さらにパターンエッ
ジの剥離や欠けの物理的劣化を防止することが可能とな
る。そして、ゲート電極の酸化物であるゲート電極酸化
膜と半導体層の酸化物である半導体層酸化膜を利用する
ため、とくに絶縁性被膜を形成する必要がないため工程
を複雑にすることがない。
【００６７】さらに本発明の液晶表示装置用薄膜トラン
ジスターにおいては、透明導電性膜からなるソース電極
とドレイン電極と、半導体層との間に金属膜を設ける構
成としている。しかも、この金属膜の外周部は半導体層
の外周部とほぼ同一のパターン形状とする構造を採用す
る。
【００６８】このことにより本発明では、透明導電性膜
と半導体層との相互の反応を防止できるとともに、半導
体層と金属膜との整流性を利用し、薄膜トランジスター
のスイッチング特性を改善することができる。
【００６９】さらに本発明の液晶表示装置用薄膜トラン
ジスターにおいては、透明導電性膜からなるソース電極
とドレイン電極と、半導体層との間に不純物イオンを含
む金属膜を設ける構成としている。しかも、この不純物
イオンを含む金属膜の外周部は半導体層の外周部とほぼ
同一のパターン形状とする構造を採用する。
【００７０】このことにより本発明では、半導体層と金
属膜との整流性を利用し、薄膜トランジスターのスイッ
チング特性を改善することができる。
【００７１】
【実施例】以下、図面を用いて本発明の実施例における
液晶表示装置用薄膜トランジスターの構造を説明する。
はじめに本発明の第１の実施例における液晶表示装置用
薄膜トランジスターの構造を図１と図２に基づいて説明
する。
【００７２】図１は本発明の第１の実施例における液晶
表示装置用薄膜トランジスターの構成を示す平面図であ
る。さらに図２は、図１の薄膜トランジスターを示す平
面図におけるＡ−Ａ線での断面を示す断面図である。以
下、図１と図２とを交互に用いて、本発明の液晶表示装
置に用いる液晶表示装置用薄膜トランジスターの構造を
説明する。
【００７３】基板１上には、透明導電性膜からなるソー
ス電極２とドレイン電極３を、その間に隙間を有するよ
うに設ける。このドレイン電極３の一部領域は表示電極
５に接続している。
【００７４】さらにソース電極２とドレイン電極３と基
板１上には、アモルファスシリコン膜（ａ−Ｓｉ）から
なる半導体層６を設ける。
【００７５】さらに半導体層６上にゲート絶縁膜７を設
け、ゲート絶縁膜７上にゲート電極８を設ける。そして
半導体層６に比較してゲート絶縁膜７は、小さなパター
ン形状としている。さらに、ゲート絶縁膜７上に設ける
ゲート電極８は、ゲート絶縁膜７に比較して小さなパタ
ーン形状とする構造を有する。
【００７６】すなわち下層の半導体層６と中層のゲート
絶縁膜７と上層のゲート電極８とは順次、大きなパター
ン形状となるように、その断面形状を階段状とする。
【００７７】この異なるパターン形状の半導体層６とゲ
ート絶縁膜７とゲート電極８との寸法差は、０．２μｍ
から１．０μｍ程度になるように設定する。
【００７８】そしてソース電極２とドレイン電極３と、
半導体層６と、ゲート絶縁膜７と、ゲート電極８とによ
り薄膜トランジスター（ＴＦＴ）１０を構成する。
【００７９】つぎに図１と図２に示す本発明の第１の実
施例における液晶表示装置用薄膜トランジスターの構造
を形成するための製造方法を、図３から図６の断面図を
用いて説明する。
【００８０】図３に示すように、基板１の全面に透明導
電性膜として酸化インジウムスズ膜（ＩＴＯ）を形成す
る。この酸化インジウムスズ膜は、真空スパッタリング
法により、膜厚１００ｎｍから２００ｎｍで形成する。
【００８１】その後、酸化インジウムスズ膜上の全面に
光感光性レジスト（図示せず）を回転塗布法により形成
し、光感光性レジストを露光と現像処理のフォトリソグ
ラフィー法によりパターニングする。
【００８２】その後、このパターニングした光感光性レ
ジストをエッチングマスクとして用いて、エッチング液
として塩化第２鉄（ＦｅＣｌ3 ）と塩酸（ＨＣｌ）の水
溶液を利用する湿式エッチング法にて酸化インジウムス
ズ膜（ＩＴＯ）をパターニングする。
【００８３】この結果、酸化インジウムスズ膜（ＩＴ
Ｏ）からなるソース電極２とドレイン電極３と、このド
レイン電極３に接続する表示電極５とを形成する。
【００８４】つぎに図４に示すように、基板１とソース
電極２とドレイン電極３との上の全面に、半導体層６と
してアモルファスシリコン膜を形成する。このアモルフ
ァスシリコン膜は、プラズマ化学気相成長法（プラズマ
ＣＶＤ法）により、７０ｎｍから１５０ｎｍの膜厚で形
成する。
【００８５】その後、半導体層６上に窒化シリコン膜
（ＳｉＮ）からなるゲート絶縁膜７をプラズマ化学気相
成長法（プラズマＣＶＤ法）により形成する。このゲー
ト絶縁膜７は、１００ｎｍから３００ｎｍの膜厚で形成
する。
【００８６】その後、ゲート絶縁膜７上の全面にクロム
膜（Ｃｒ）からなるゲート電極８材料を真空スパッタリ
ング法により形成する。このゲート絶縁膜８は２００ｎ
ｍ程度の膜厚で形成する。
【００８７】つぎに図５に示すように、ゲート電極８材
料上に回転塗布法により光感光性レジスト２１を形成
し、フォトリソグラフィー処理により光感光性レジスト
２１をパターニングする。
【００８８】その後、このパターニングした光感光性レ
ジスト２１をエッチングマスクに利用するパターニング
工程により、はじめにゲート電極８を湿式エッチング法
によりパターン形成する。
【００８９】このクロム膜からなるゲート電極８材料の
湿式エッチング処理は、エッチング液として硝酸セリウ
ムアンモニウム（（ＮＨ4 ）2 Ｃｅ（ＮＯ3 ）6 ）と過
塩素酸（ＨＣｌＯ4 ）との混合溶液を用いて行う。
【００９０】その後、光感光性レジスト２１をエッチン
グマスクに用いて、ゲート絶縁膜７と半導体層６とを順
次、反応性イオンエッチング（ＲＩＥ）法を利用しパタ
ーン形成を行う。この段階では、光感光性レジスト２１
と同一パターン形状を有するゲート電極８とゲート絶縁
膜７と半導体層６とをパターン形成する。
【００９１】このゲート絶縁膜７と半導体層６とのエッ
チング処理は、エッチングガスとして六フッ化イオウ
（ＳＦ6 ）と酸素（Ｏ2 ）との混合ガスを用いて行う。
【００９２】その後、光感光性レジスト２１を酸素プラ
ズマ中にてアッシング処理を行い、当初の大きさより小
さなパターン形状の光感光性レジスト２１を形成する。
このときアッシング処理時間を制御して、当初の大きさ
より０．２μｍから１μｍ小さな光感光性レジスト２１
を形成する。
【００９３】その後、このパターン形状を小さくした光
感光性レジスト２１をエッチングマスクとして用いて、
再度ゲート電極８とゲート絶縁膜７とのエッチング加工
を行う。ゲート電極８とゲート絶縁膜７とのエッチング
処理は、前述の反応性イオンエッチング法を用いて行
う。
【００９４】この２度目の反応性イオンエッチング処理
工程によって、半導体層６より長さ０．２μｍから１μ
ｍ小さなパターン形状のゲート絶縁膜７とゲート電極８
とを形成することができる。
【００９５】つぎに図６に示すように、さらにふたたび
光感光性レジスト２１を酸素プラズマ中にてアッシング
処理を行い、さらに小さくな光感光性レジスト２１を形
成する。このときアッシング処理時間を制御して、はじ
めのアッシング処理後の大きさより０．２μｍから１μ
ｍ小さな光感光性レジスト２１を形成する。
【００９６】その後、このパターン形状を小さくした光
感光性レジスト２１をエッチングマスクとして用いて、
さらにふたたびゲート電極８をエッチング処理を行う。
このゲート電極８のエッチング処理は、前述の反応性イ
オンエッチング法を用いて行う。
【００９７】この３度目の反応性イオンエッチング処理
工程によって、ゲート絶縁膜７よりも長さ０．２μｍか
ら１μｍだけ小さなゲート電極８を形成することができ
る。
【００９８】以上のエッチング処理工程により図６に示
すように、半導体層６よりも小さなパターン形状のゲー
ト絶縁膜７と、さらにこのゲート絶縁膜７より小さなパ
ターン形状のゲート電極８とを、同一の光感光性レジス
ト２１を複数回加工することにより、フォトマスクを増
加させることなく形成することができる。
【００９９】この結果、その断面形状が階段状の半導体
層６とゲート絶縁膜７とゲート電極８とを形成すること
ができる。
【０１００】このように本発明の第１の実施例における
液晶表示装置用薄膜トランジスターは半導体層６とゲー
ト絶縁膜７とゲート電極８とは、それぞれパターン形状
が異なる。すなわち、半導体層６に比較してゲート絶縁
膜７のパターン形状を小さくし、さらにゲート絶縁膜７
に比較してゲート電極８のパターン形状を小さくする構
造を、本発明は採用している。
【０１０１】このような断面が階段状のパターン形状を
採用しているため、本発明の液晶表示装置用薄膜トラン
ジスターの耐圧を大きくすることができる。
【０１０２】さらに、液晶表示装置用薄膜トランジスタ
ーの半導体層６とゲート絶縁膜７とゲート電極８の側壁
部でのリーク電流を小さくすることができるため、本発
明の液晶表示装置用薄膜トランジスターは、その性能を
向上させることができる。
【０１０３】この理由は、反応性イオンエッチング処理
時のダメージがゲート絶縁膜７に発生しても、同一パタ
ーン形状でないため、半導体層６とソース電極２とドレ
イン電極３間、あるいは半導体層６とゲート電極８間に
は短絡は発生せず、リーク電流も低減できる。
【０１０４】さらに半導体層６とゲート絶縁膜７とゲー
ト電極８とは、階段状のパターン形状となっているた
め、絶縁破壊の発生を抑制し、さらにラビング処理工程
時の被膜の剥離や欠けの発生を防止することができるた
めである。
【０１０５】つぎに本発明の第２の実施例における液晶
表示装置用薄膜トランジスターの構造を図７をに基づい
て説明する。図７は第２の実施例における液晶表示装置
用薄膜トランジスターの構成を示す断面図である。な
お、第２の実施例に示す液晶表示装置用薄膜トランジス
ターの平面パターン構造は、本発明の第１の実施例の液
晶表示装置用薄膜トランジスターの構造を示す図１と同
じであるので、図１を用いる。以下に図７と図１を用い
て本発明の第２の実施例における液晶表示装置用薄膜ト
ランジスターの構造を説明する。
【０１０６】基板１上には、透明導電性膜からなるソー
ス電極２とドレイン電極３とを有する。このドレイン電
極３の一部領域は表示電極５に接続している。
【０１０７】さらにソース電極２とドレイン電極３と基
板１上には、アモルファスシリコン膜（ａ−Ｓｉ）から
なる半導体層６を設ける。
【０１０８】さらに半導体層６上にゲート絶縁膜７を設
け、このゲート絶縁膜７上にゲート電極８を設ける。
【０１０９】そして半導体層６に比較して、ゲート絶縁
膜７のパターン形状は小さくしている。さらに、ゲート
電極８のパターン形状は、ゲート絶縁膜７に比較して小
さくする構造を採用する。すなわち、下層の半導体層６
と中層のゲート絶縁膜７と上層のゲート電極８とは順
次、大きなパターン形状とするように、その断面形状を
階段状とする。
【０１１０】そしてソース電極２とドレイン電極３と、
半導体層６と、ゲート絶縁膜７と、ゲート電極８とによ
り薄膜トランジスター（ＴＦＴ）１０を構成する。
【０１１１】さらに、ゲート電極８の側壁部３１には、
ゲート電極８の酸化物からなるゲート電極酸化膜３２を
有する。
【０１１２】この図７に示す第２の実施例における液晶
表示装置用薄膜トランジスターの構造を形成するための
製造方法は、第１の実施例の製造工程における図６に示
す光感光性レジスト２１をエッチングマスクとして利用
して、ゲート絶縁膜７よりパターン形状の小さなゲート
電極８を形成後、ゲート電極８の側壁部３１にゲート電
極酸化膜３２を形成する。このゲート電極酸化膜３２
は、ゲート電極８の側壁部３１を陽極酸化法により酸化
を行いゲート電極酸化膜３２を形成する。
【０１１３】このように本発明の第２の実施例における
液晶表示装置用薄膜トランジスターは、半導体層６とゲ
ート絶縁膜７とゲート電極８とはそれぞれパターン形状
が異なり、半導体層６に比較してゲート絶縁膜７のパタ
ーン形状を小さくし、さらにゲート絶縁膜７に比較して
ゲート電極８のパターン形状を小さくしている。
【０１１４】さらに本発明の第２の実施例における液晶
表示装置用薄膜トランジスターは、ゲート電極８の側壁
部３１にゲート電極８の酸化物でなるゲート電極酸化膜
３２を設けている。
【０１１５】このため、薄膜トランジスター１０のゲー
ト電極８と半導体層６間、あるいはゲート電極８とソー
ス電極２とドレイン電極３間との短絡の発生を防止する
ことができる。
【０１１６】さらに、本発明の薄膜トランジスター１０
は、液晶表示装置の製造工程時に発生する静電気に起因
する静電破壊の発生を抑制し、さらにラビング処理工程
時の被膜の剥離や欠けの発生を防止することができる。
【０１１７】さらに、本発明の第２の実施例における液
晶表示装置用薄膜トランジスターの構造を用いることに
より、半導体層６とゲート絶縁膜７と間のゲート電極８
の側壁部３１でのリーク電流を小さくすることができ
る。このため薄膜トランジスターの性能を向上させるこ
とができる。
【０１１８】さらにそのうえ、本発明の第２の実施例で
は、ゲート電極８の側壁部３１にのみゲート電極酸化膜
３２を設け、ゲート電極８の上面には酸化膜を形成して
いない。このため、薄膜トランジスターの性能を向上さ
せることができ、さらにゲート電極８に外部信号を印加
するための電極との接続抵抗値を小さくすることが可能
となる。
【０１１９】つぎに本発明の第３の実施例における液晶
表示装置用薄膜トランジスターの構造を図８と図９に基
づいて説明する。図８は本発明の第３の実施例における
液晶表示装置用薄膜トランジスターの構成を示す平面図
である。さらに図９は、図８の薄膜トランジスターを示
す平面図におけるＢ−Ｂ線での断面を示す断面図であ
る。以下図８と図９とを交互に用いて、本発明の液晶表
示装置用薄膜トランジスターの構造を説明する。
【０１２０】基板１上には、光遮光性を有し金属被膜か
らなる光遮蔽膜３５と補助容量用電極３６とを設ける。
そして好ましくは補助容量用電極３６上には、補助容量
用電極酸化膜３４を設けている。
【０１２１】この補助容量用電極酸化膜３４を設けるこ
とによって、層間絶縁膜３７の劣化を防止するととも
に、光遮蔽膜３５と補助容量用電極３６と、薄膜トラン
ジスター１０を構成する電極との電気的短絡を防止する
ことができる。このため好ましくは補助容量用電極３６
表面には、補助容量用電極酸化膜３４を設けるとよい。
【０１２２】さらに、光遮蔽膜３５と補助容量用電極酸
化膜３４上の全面には、層間絶縁膜３７を設ける。
【０１２３】層間絶縁膜３７上には透明導電性膜として
酸化インジウムスズ膜（ＩＴＯ）からなるソース電極２
とドレイン電極３と表示電極５とを設ける。
【０１２４】さらにソース電極２とドレイン電極３上に
は、不純物イオンとしてリン（Ｐ）イオンを含む金属膜
３８と金属膜３９としてチタン（Ｔｉ）膜を有する。こ
の金属膜３８と金属膜３９は、不純物イオンを含まなく
てもよい。
【０１２５】ドレイン電極３の一部領域は表示電極５に
接続し、この表示電極５の上面には金属膜３９は設けて
いない。
【０１２６】さらに不純物を含む金属膜３８と金属膜３
９上と層間絶縁膜３７上にはアモルファスシリコン膜
（ａ−Ｓｉ）からなる半導体層６を設ける。さらににそ
のうえ半導体層６と金属膜３８、３９の界面では金属膜
３９に含むリンイオン（Ｐ）が半導体層６に拡散してお
り、半導体層６はＮ型半導体層として作用する。
【０１２７】さらに金属膜３８と金属膜３９の外周部
は、半導体層６の外周部と同一のパターン形状としてい
る。
【０１２８】さらに半導体層６上にゲート絶縁膜７を設
け、このゲート絶縁膜７上にゲート電極８を設ける。そ
して、半導体層６に比較してゲート絶縁膜７のパターン
形状は小さくしている。さらにゲート電極８のパターン
形状は、ゲート絶縁膜７に比較して小さくする構造を有
する。
【０１２９】すなわち下層の半導体層６と中層のゲート
絶縁膜７と上層のゲート電極８とは順次、大きなパター
ン形状となるように、その断面形状を階段状とする構造
を採用する。
【０１３０】そしてソース電極２とドレイン電極３と、
半導体層６と、ゲート絶縁膜７と、ゲート電極８とによ
り薄膜トランジスター（ＴＦＴ）１０を構成する。
【０１３１】つぎにこの図８と図９に示す本発明の第３
の実施例における液晶表示装置用薄膜トランジスターの
構造を形成するための製造方法を、図１０から図１３の
断面図を用いて説明する。
【０１３２】図１０に示すように、基板１上に光遮蔽膜
３５と補助容量用電極３６材料として、遮光性を有する
タンタル膜（Ｔａ）を真空スパッタリング法にて形成す
る。このタンタル膜は８０ｎｍから１００ｎｍの膜厚で
形成する。
【０１３３】その後、タンタル膜上の全面に光感光性レ
ジスト（図示せず）を回転塗布法により形成し、この光
感光性レジストをフォトリソグラフィー法によりパター
ニングする。
【０１３４】その後、このパターニングした光感光性レ
ジストをエッチングマスクとして用いて、タンタル膜の
エッチングを行い光遮蔽膜３５と補助容量用電極３６と
を形成する。
【０１３５】このタンタル膜のエッチングは、フッ化イ
オウ（ＳＦ6 ）と酸素（Ｏ2 ）とアルゴン（Ａｒ）の混
合ガスをエッチングガスとして用いる反応性イオンエッ
チング法（ＲＩＥ）によりパターンエッチングする。
【０１３６】その後、陽極酸化法により補助容量用電極
３６の表面に、補助容量用電極３６の陽極酸化膜である
酸化タンタル膜（Ｔａ2 Ｏ5 ）からなる補助容量用電極
酸化膜３４を形成する。前述のように、この補助容量用
電極酸化膜３４は形成しなくてもよい。
【０１３７】補助容量用電極酸化膜３４は、クエン酸を
陽極酸化液として用い、白金板とタンタル膜との間に直
流電圧を印加して形成する。この補助容量用電極酸化膜
３４の膜厚は、５０ｎｍから１００ｎｍで形成する。
【０１３８】つぎに図１１に示すように、基板１上と光
遮蔽膜３５上と補助容量用電極酸化膜３４上との全面
に、真空プラズマＣＶＤ法にて酸化シリコン膜（ＳｉＯ
2 ）からなる層間絶縁膜３７を形成する。この層間絶縁
膜３７は、５００ｎｍの膜厚で形成する。
【０１３９】その後、層間絶縁膜３７上の全面に透明導
電性膜として、酸化インジウムスズ膜（ＩＴＯ）を形成
する。この酸化インジウムスズ膜は、１００ｎｍから２
００ｎｍの膜厚で形成する。
【０１４０】その後、酸化インジウムスズ膜上の全面
に、金属膜３８、３９として不純物イオンとしてリン
（Ｐ）イオンを含むチタン膜（Ｔｉ）を形成する。前述
のように金属膜３８、３９には、不純物イオンを添加し
なくてもよい。
【０１４１】この不純物イオンを含む金属膜３８、３９
の形成は、反応性スパッタリング装置を用いて、反応ガ
スとしてホスフィン（ＰＨ3 ）を導入して、リンイオン
を含むチタンを形成する。この金属膜３８、３９は、３
０ｎｍから５０ｎｍの膜厚で形成する。
【０１４２】その後、チタン膜上の全面に光感光性レジ
スト（図示せず）を回転塗布法により形成し、この光感
光性レジストをフォトリソグラフィー法によりパターニ
ングする。
【０１４３】その後、このパターニングした光感光性レ
ジストをエッチングマスクとして用い、チタンを反応性
イオンエッチング法によりパターニングして、金属膜３
８、３９を形成する。
【０１４４】さらに同じ光感光性レジストをエッチング
マスクとして用い、酸化インジウムスズ膜（ＩＴＯ）を
塩化第２鉄（ＦｅＣｌ3 ）と塩酸（ＨＣｌ）の水溶液を
利用する湿式エッチング法にて、パターニングを行いソ
ース電極２とドレイン電極３と、このドレイン電極３に
接続する表示電極５とを形成する。
【０１４５】この結果、ソース電極２と金属膜３８と、
ドレイン電極３と金属膜３９とは、それぞれ同一パター
ン形状に形成することができる。
【０１４６】つぎに図１２に示すように、層間絶縁膜３
７と金属膜３８、３９と基板１上の全面に半導体層６と
してアモルファスシリコン膜をプラズマ化学気相成長法
（プラズマＣＶＤ法）により形成する。この半導体層６
は、７０ｎｍから１５０ｎｍの膜厚で形成する。
【０１４７】その後、半導体層６上の全面に酸化シリコ
ン膜（ＳｉＯ2 ）からなるゲート絶縁膜７をプラズマ化
学気相成長法（プラズマＣＶＤ法）により形成する。こ
のゲート絶縁膜７は、１００ｎｍから３００ｎｍの膜厚
で形成する。
【０１４８】その後、ゲート絶縁膜７上の全面にモリブ
デン（Ｍｏ）膜からなるゲート電極８材料を真空スパッ
タリング法により形成する。このモリブデン膜からなる
ゲート電極８材料の膜厚は、２００ｎｍの膜厚で形成す
る。
【０１４９】その後、ゲート電極８材料上に形成する光
感光性レジスト２１をエッチングマスクに利用するパタ
ーニング工程により、モリブデン膜を湿式エッチング法
によりパターニングしてゲート電極８を形成する。
【０１５０】このモリブデン膜からなるゲート電極８の
湿式エッチング処理は、エッチング液としてリン酸（Ｈ
3 ＰＯ4 ）と硝酸（ＨＮＯ3 ）と酢酸（ＣＨ3 ＣＯＯ
Ｈ）との混合溶液を用いて行う。
【０１５１】その後、ゲート絶縁膜７と半導体層６と金
属膜３８、３９との順に反応性イオンエッチング（ＲＩ
Ｅ）法を利用しパターン形成を行い、同一のパターン形
状を有するゲート電極８とゲート絶縁膜７と半導体層６
と金属膜３８、３９とを形成する。
【０１５２】このゲート絶縁膜７と半導体層６と金属膜
３８、３９とのエッチング処理は、反応ガスとして六フ
ッ化イオウ（ＳＦ6 ）と酸素（Ｏ2 ）との混合ガスを用
いて行う。
【０１５３】このエッチング処理工程によって、金属膜
３８と金属膜３９との外周部は半導体層６の外周部と同
一パターン形状に形成することができる。
【０１５４】その後、光感光性レジスト２１を酸素プラ
ズマ中にてアッシング処理を行い、当初の大きさより小
さなパターン形状に光感光性レジスト２１をパターニン
グする。
【０１５５】その後、このパターン形状を小さくした光
感光性レジスト２１をエッチングマスクとして用いて、
ふたたびゲート電極８とゲート絶縁膜７とのエッチング
加工を行う。このゲート電極８とゲート絶縁膜７とは、
前述の反応性イオンエッチング法を用いてパターニング
する。
【０１５６】この２度目の反応性イオンエッチング処理
によって、半導体層６より小さなパターン形状のゲート
絶縁膜７とゲート電極８とを形成することができる。
【０１５７】つぎに図１３に示すように、さらにふたた
び光感光性レジスト２１を酸素プラズマ中にてアッシン
グ処理を行い、さらに小さなパターン形状の光感光性レ
ジスト２１を形成する。
【０１５８】その後、このパターン形状を小さくした光
感光性レジスト２１をエッチングマスクとして用いて、
さらにふたたびゲート電極８のエッチング加工を行う。
このゲート電極８のエッチング処理は、前述の反応性イ
オンエッチング法を用いてパターニングする。
【０１５９】この３度目の反応性イオンエッチング処理
工程により、ゲート絶縁膜７よりも小さなパターン形状
のゲート電極８を形成することができる。
【０１６０】以上のエッチング処理工程により、図１３
に示すように半導体層６よりも小さなパターン形状のゲ
ート絶縁膜７と、このゲート絶縁膜７より小さなパター
ン形状のゲート電極８とを、同一光感光性レジスト２１
を複数回加工することによりフォトマスクを増やすこと
なく形成することができる。
【０１６１】本発明の第３の実施例における液晶表示装
置用薄膜トランジスターでは、ソース電極２とドレイン
電極３と、半導体層６との間に金属膜３８、３９あるい
は不純物イオンを含む金属膜３８、３９を設けている。
【０１６２】このことにより本発明の第３の実施例の液
晶表示装置用薄膜トランジスターにおいては、透明導電
性膜からなるソース電極２とドレイン電極３と、半導体
層６との相互の反応を防止できるとともに、半導体層と
金属膜との整流性を利用し、薄膜トランジスターのスイ
ッチング特性を改善することができる。
【０１６３】さらに本発明の第３の実施例においては、
金属膜３８、３９に含む不純物イオンであるリン（Ｐ）
イオンを半導体層６に拡散することにより、半導体層６
の導電型をＮ型半導体層にすることが可能である。
【０１６４】このように半導体層６の導電型をＮ型半導
体層にすると、薄膜トランジスターのチャネル領域をＮ
型とすることができ、リーク電流を低減し、さらに半導
体層６とソース電極２とドレイン電極３と金属膜３８、
３９との接続抵抗を低くすることができる。
【０１６５】さらに本発明の第３の実施例の液晶表示装
置用薄膜トランジスターでは、透明導電性膜からなるソ
ース電極２とドレイン電極３上の金属膜３８、３９のパ
ターニングは、半導体層６のエッチング工程に続けてエ
ッチング加工を行い、パターニングしている。
【０１６６】このことにより透明導電性膜からなる表示
電極５上の金属膜３９を半導体層６のエッチング加工と
同時に除去することができるため、製造工程を複雑にす
ることなく薄膜トランジスターの特性の向上が可能とな
る。
【０１６７】さらに本発明の第３の実施例の液晶表示装
置用薄膜トランジスターでは、光遮蔽膜３５と補助容量
用電極３６とを同一のエッチング処理工程によりパター
ン形成し、補助容量用電極３６の表面には、補助容量用
電極３６の酸化物からなる補助容量用電極酸化膜３４を
設けている。
【０１６８】そのため補助容量用電極３６上に設ける層
間絶縁膜３７にピンホールなどの劣化が生じた場合にお
いても、補助容量用電極３６上の補助容量用電極酸化膜
３４により薄膜トランジスターと補助容量用電極３６と
の電気的短絡の発生を防止することができる。
【０１６９】さらに本発明の第３の実施例の液晶表示装
置用薄膜トランジスターでは、半導体層６とゲート絶縁
膜７とゲート電極８とはそれぞれパターン形状が異な
り、半導体層６に比較してゲート絶縁膜７のパターン形
状を小さくし、さらにゲート絶縁膜７に比較してゲート
電極８のパターン形状をさくしている。このようなパタ
ーン形状とする構造を採用することによって、本発明の
薄膜トランジスターの電気的耐圧を大きくすることがで
きる。
【０１７０】さらに本発明では、液晶表示装置用薄膜ト
ランジスターの半導体層６とゲート絶縁膜７とゲート電
極８の側壁でのリーク電流を小さくすることができるた
め、薄膜トランジスターの性能の向上がすることができ
る。
【０１７１】この理由は、反応性イオンエッチング処理
時のダメージがゲート絶縁膜７に発生しても、同一パタ
ーン形状でないため、半導体層６とソース電極２とドレ
イン電極３間、あるいは半導体層６とゲート電極８間に
は短絡は発生せず、リーク電流も低減できる。
【０１７２】さらに半導体層６とゲート絶縁膜７とゲー
ト電極８とは、その断面形状が階段状のパターン形状と
なっているため、絶縁破壊の発生を抑制し、さらにラビ
ング処理工程時の被膜の剥離や欠けの発生を防止するこ
とができるためである。
【０１７３】さらに本発明の液晶表示装置用薄膜トラン
ジスターにおいては、半導体層６の側壁部に半導体層酸
化膜を設ける構造を採用してもよい。この半導体層酸化
膜を設けることにより、半導体層６とゲート電極８間
と、半導体層６とソース電極２とドレイン電極３間と、
あるいはゲート電極８と金属膜３８、３９との間の短絡
の発生を防止することができる。
【０１７４】この半導体層酸化膜は、酸素（Ｏ2 ）雰囲
気中で温度２５０℃でのプラズマ酸化処理により形成す
る。
【０１７５】さらに本発明の液晶表示装置用薄膜トラン
ジスターにおいては、半導体層６の側壁部に設ける半導
体層酸化膜と、ゲート電極８の側壁部に設けるゲート電
極酸化膜とを有する構造を採用してもよい。この半導体
層酸化膜とゲート電極酸化膜とを設けることにより、半
導体層６とゲート電極８間と、半導体層６とソース電極
２とドレイン電極３間と、あるいはゲート電極８と金属
膜３８、３９との間の短絡の発生を防止することができ
る。
【０１７６】以上の実施例の説明では、ゲート電極８と
しては、クロム（Ｃｒ）やモリブデン（Ｍｏ）以外に、
タンタル（Ｔａ）やチタン（Ｔｉ）やアルミニウム（Ａ
ｌ）や、あるいは金属シリサイドを適用することができ
る。
【０１７７】さらに金属膜３８、３９に添加する不純物
イオンとしてはリン（Ｐ）イオン以外に、窒素（Ｎ）や
ホウ素（Ｂ）の不純物イオンを適用することができるた
め、窒素（Ｎ）やホウ素（Ｂ）の不純物イオンを含む金
属膜を利用することが有効である。
【０１７８】
【発明の効果】以上の説明から明らかなように本発明の
液晶表示装置用薄膜トランジスターの構造では、半導体
層とゲート絶縁膜とゲート電極とはそれぞれパターン形
状が異なり、半導体層に比較してゲート絶縁膜のパター
ン形状を小さくし、さらにゲート絶縁膜に比較してゲー
ト電極のパターン形状を小さくする構造も用いている。
【０１７９】このため、エッチング加工によって変質し
ダメージが発生する各被膜の側壁部をずらす構成にする
ことが可能である。そのため本発明の薄膜トランジスタ
ーの構造においては、電気的耐圧の大きな液晶表示装置
用薄膜トランジスターを得ることができる。
【０１８０】そのため本発明の液晶表示装置用薄膜トラ
ンジスターを液晶表示装置に使用する場合、静電気に起
因する静電破壊や、機械的衝撃によるパターンエッジの
欠けや剥離は発生せず、液晶表示装置用薄膜トランジス
ターの特性を劣化することを防止することができる。
【０１８１】さらに本発明の液晶表示装置用薄膜トラン
ジスターは、ゲート電極あるは半導体層の側壁部をゲー
ト電極酸化膜あるいは半導体層酸化膜により覆う構造を
採用する。
【０１８２】このことにより本発明では、静電気に起因
する静電破壊の発生を抑え、さらに機械的衝撃によるパ
ターンエッジの欠けや剥離の発生を防止できるととも
に、水分や不純物イオンの付着による液晶表示装置用薄
膜トランジスターの電流リークを低減することができ
る。したがって、液晶表示装置用薄膜トランジスターの
スイッチング特性を向上させることができる。
【０１８３】さらに本発明の液晶表示装置用薄膜トラン
ジスターは、透明導電性膜からなるソース電極とドレイ
ン電極と半導体層との間に金属膜を設ける構造を採用す
る。そしてさらに、ソース電極とドレイン電極上の金属
膜の外周部は、半導体層の外周部と同一のパターン形状
とする。この金属膜は、自己整合的なエッチング加工に
よって形成できる。
【０１８４】このことによって本発明の薄膜トランジス
ターにおいては、透明導電性膜からなるソース電極とド
レイン電極と、半導体層との相互の反応を防止できると
ともに、半導体層と金属膜との整流性を利用し、薄膜ト
ランジスターのスイッチング特性を改善することができ
る。
【０１８５】さらに本発明においては、金属膜に含む不
純物イオンを半導体層に拡散することにより、半導体層
の導電型をＮ型あるいはＰ型の半導体層にすることが可
能である。
【０１８６】このように半導体層の導電型をＮ型あるい
はＰ型半導体層にすると、薄膜トランジスターのチャネ
ル領域をＮ型あるいはＰ型とすることができ、リーク電
流を低減し、さらに半導体層とソース電極とドレイン電
極と金属膜との接続抵抗を低くすることができる。
【０１８７】さらにそのうえ本発明の薄膜トランジスタ
ーにおいては、液晶表示装置用薄膜トランジスターの下
層に光遮蔽膜と補助容量用電極とを設ける構造を採用し
ている。さらに、補助容量用電極上に補助容量用電極酸
化膜を設ける構造も採用している。
【０１８８】このことにより薄膜トランジスターへの光
照射を抑え、光照射に起因する特性変化を防止し、さら
に補助容量用電極と液晶表示装置用薄膜トランジスター
の電気的短絡が防止でき、液晶表示装置用薄膜トランジ
スターの製造歩留まりを向上させることができる。
【０１８９】さらに本発明の薄膜トランジスターにおい
ては、液晶表示装置用薄膜トランジスターの半導体層あ
るいはゲート電極の側壁部に半導体層酸化膜あるいはゲ
ート電極酸化膜を設ける。このことにより半導体層の側
壁部やゲート電極の側壁部によるソース電極とデーター
電極とゲート電極間でのリーク電流を低減することがで
きる。この結果、液晶表示装置用薄膜トランジスターの
スイッチング素子としての特性を向上させることができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例における液晶表示装置用
薄膜トランジスターの構造を示す平面図である。
【図２】本発明の第１の実施例における液晶表示装置薄
膜トランジスターの構造を示す断面図である。
【図３】本発明の第１の実施例における液晶表示装置用
薄膜トランジスターの構造を形成するための製造工程の
過程を示す断面図である。
【図４】本発明の第１の実施例における液晶表示装置用
薄膜トランジスターの構造を形成するための製造工程の
過程を示す断面図である。
【図５】本発明の第１の実施例における液晶表示装置用
薄膜トランジスターの構造を形成するための製造工程の
過程を示す断面図である。
【図６】本発明の第１の実施例における液晶表示装置用
薄膜トランジスターの構造を形成するための製造工程の
過程を示す断面図である。
【図７】本発明の第２の実施例における液晶表示装置薄
膜トランジスターの構造を示す断面図である。
【図８】本発明の第３の実施例における液晶表示装置用
薄膜トランジスターの構造を示す平面図である。
【図９】本発明の第３の実施例における液晶表示装置薄
膜トランジスターの構造を示す断面図である。
【図１０】本発明の第３の実施例における液晶表示装置
用薄膜トランジスターの構造を形成するための製造工程
の過程を示す断面図である。
【図１１】本発明の第３の実施例における液晶表示装置
用薄膜トランジスターの構造を形成するための製造工程
の過程を示す断面図である。
【図１２】本発明の第３の実施例における液晶表示装置
用薄膜トランジスターの構造を形成するための製造工程
の過程を示す断面図である。
【図１３】本発明の第３の実施例における液晶表示装置
用薄膜トランジスターの構造を形成するための製造工程
の過程を示す断面図である。
【図１４】従来技術における液晶表示装置用薄膜トラン
ジスターの構造を示す平面図である。
【図１５】従来技術における液晶表示装置用薄膜トラン
ジスターの構造を示す断面図である。
【図１６】従来技術における液晶表示装置用薄膜トラン
ジスターの構造を形成するための製造工程の過程を示す
断面図である。
【図１７】従来技術における液晶表示装置用薄膜トラン
ジスターの構成を形成するための製造工程の過程を示す
断面図である。
【図１８】従来技術における液晶表示装置用薄膜トラン
ジスターの構造を形成するための製造工程の過程を示す
断面図である。
【符号の説明】
２ ソース電極 ３ ドレイン電極 ６ 半導体層 ７ ゲート絶縁膜 ８ ゲート電極 １０ 薄膜トランジスター ３２ ゲート電極酸化膜 ３５ 光遮蔽膜 ３６ 補助容量用電極 ３７ 層間絶縁膜

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 基板上に設けるソース電極とドレイン電
    極と、ソース電極とドレイン電極上に設ける半導体層
    と、半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜
    上に設けるゲート電極とを備え、半導体層とゲート絶縁
    膜とゲート電極は下層より上層に設ける順に大きさを小
    さくすることを特徴とする液晶表示装置用薄膜トランジ
    スター。
  2. 【請求項２】 基板上に設けるソース電極とドレイン電
    極と、ソース電極とドレイン電極上に設ける半導体層
    と、半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜
    上に設けるゲート電極とを備え、半導体層とゲート絶縁
    膜とゲート電極は下層より上層に設ける順に大きさを小
    さくし、ゲート電極の側壁部にゲート電極の酸化物から
    なるゲート電極酸化膜を設けることを特徴とする液晶表
    示装置用薄膜トランジスター。
  3. 【請求項３】 基板上に設けるソース電極とドレイン電
    極と、ソース電極とドレイン電極上に設ける半導体層
    と、半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜
    上に設けるゲート電極とを備え、半導体層とゲート絶縁
    膜とゲート電極は下層より上層に設ける順に大きさを小
    さくし、半導体層の側壁部には半導体層の酸化物である
    半導体層酸化膜を設けることを特徴とする液晶表示装置
    用薄膜トランジスター。
  4. 【請求項４】 基板上に設けるソース電極とドレイン電
    極と、ソース電極とドレイン電極上に設ける半導体層
    と、半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜
    上に設けるゲート電極とを備え、半導体層とゲート絶縁
    膜とゲート電極は下層より上層に設ける順に大きさを小
    さくし、半導体層の側壁部には半導体層の酸化物である
    半導体層酸化膜を設け、ゲート電極の側壁部にゲート電
    極の酸化物からなるゲート電極酸化膜を設けることを特
    徴とする液晶表示装置用薄膜トランジスター。
  5. 【請求項５】 基板上に設けるソース電極とドレイン電
    極と、ソース電極とドレイン電極上に設ける半導体層
    と、半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜
    上に設けるゲート電極とを備え、半導体層とゲート絶縁
    膜とゲート電極は下層より上層に設ける順に大きさを小
    さくし、ソース電極とドレイン電極と半導体層との間に
    金属膜を設け、金属膜の外周部は半導体層の外周部と同
    一パターンからなことを特徴とする液晶表示装置用薄膜
    トランジスター。
  6. 【請求項６】 基板上に設けるソース電極とドレイン電
    極と、ソース電極とドレイン電極上に設ける金属膜と、
    金属膜上に設ける半導体層と、半導体層上に設けるゲー
    ト絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備
    え、半導体層とゲート絶縁膜とゲート電極は下層より上
    層に設ける順に大きさを小さくし、金属膜の外周部は半
    導体層の外周部と同一パターンからなことを特徴とする
    液晶表示装置用薄膜トランジスター。
  7. 【請求項７】 基板上に設けるソース電極とドレイン電
    極と、ソース電極とドレイン電極上に設け不純物イオン
    を含む金属膜と、金属膜上に設ける半導体層と、半導体
    層上に設けるゲート絶縁膜と、ゲート絶縁膜上に設ける
    ゲート電極とを備え、半導体層とゲート絶縁膜とゲート
    電極は下層より上層に設ける順に大きさを小さくし、金
    属膜の外周部は半導体層の外周部と同一パターンからな
    ことを特徴とする液晶表示装置用薄膜トランジスター。
  8. 【請求項８】 基板上に設ける光遮蔽膜と補助容量用電
    極と、光遮蔽膜と補助容量用電極上に設ける層間絶縁膜
    と、この層間絶縁膜上に設けるソース電極とドレイン電
    極と、ソース電極とドレイン電極上に設ける半導体層
    と、半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜
    上に設けるゲート電極とを備え、半導体層とゲート絶縁
    膜とゲート電極は下層より上層に設ける順に大きさを小
    さくすることを特徴とする液晶表示装置用薄膜トランジ
    スター。
  9. 【請求項９】 基板上に設ける光遮蔽膜と補助容量用電
    極と、光遮蔽膜と補助容量用電極上に設ける層間絶縁膜
    と、この層間絶縁膜上に設けるソース電極とドレイン電
    極と、ソース電極とドレイン電極上に設ける半導体層
    と、半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜
    上に設けるゲート電極とを備え、半導体層とゲート絶縁
    膜とゲート電極は下層より上層に設ける順に大きさを小
    さくし、ゲート電極の側壁部にゲート電極の酸化物から
    なるゲート電極酸化膜を設けることを特徴とする液晶表
    示装置用薄膜トランジスター。
  10. 【請求項１０】 基板上に設ける光遮蔽膜と補助容量用
    電極と、光遮蔽膜と補助容量用電極上に設ける層間絶縁
    膜と、層間絶縁膜上に設けるソース電極とドレイン電極
    と、ソース電極とドレイン電極上に設ける半導体層と、
    半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜上に
    設けるゲート電極とを備え、半導体層とゲート絶縁膜と
    ゲート電極は下層より上層に設ける順に大きさを小さく
    し、半導体層の側壁部には半導体層の酸化物である半導
    体層酸化膜を設けることを特徴とする液晶表示装置用薄
    膜トランジスター。
  11. 【請求項１１】 基板上に設ける光遮蔽膜と補助容量用
    電極と、光遮蔽膜と補助容量用電極上に設ける層間絶縁
    膜と、層間絶縁膜上に設けるソース電極とドレイン電極
    と、ソース電極とドレイン電極上に設ける半導体層と、
    半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜上に
    設けるゲート電極とを備え、半導体層とゲート絶縁膜と
    ゲート電極は下層より上層に設ける順に大きさを小さく
    し、半導体層の側壁部には半導体層の酸化物である半導
    体層酸化膜を設け、ゲート電極の側壁部にゲート電極の
    酸化物からなるゲート電極酸化膜を設けることを特徴と
    する液晶表示装置用薄膜トランジスター。
  12. 【請求項１２】 基板上に設ける光遮蔽膜と補助容量用
    電極と、光遮蔽膜と補助容量用電極上に設ける層間絶縁
    膜と、層間絶縁膜上に設けるソース電極とドレイン電極
    と、ソース電極とドレイン電極上に設ける半導体層と、
    半導体層上に設けるゲート絶縁膜と、ゲート絶縁膜上に
    設けるゲート電極とを備え、半導体層とゲート絶縁膜と
    ゲート電極は下層より上層に設ける順に大きさを小さく
    し、ソース電極とドレイン電極と半導体層との間に金属
    膜を設け、金属膜の外周部は半導体層の外周部と同一パ
    ターンとすることを特徴とする液晶表示装置用薄膜トラ
    ンジスター。
  13. 【請求項１３】 基板上に設ける光遮蔽膜と補助容量用
    電極と、光遮蔽膜と補助容量用電極上に設ける層間絶縁
    膜と、この層間絶縁膜上に設けるソース電極とドレイン
    電極と、ソース電極とドレイン電極上に設ける金属膜
    と、金属膜上に設ける半導体層と、半導体層上に設ける
    ゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極と
    を備え、半導体層とゲート絶縁膜とゲート電極は下層よ
    り上層に設ける順に大きさを小さくし、金属膜の外周部
    は半導体層の外周部と同一パターンからなことを特徴と
    する液晶表示装置用薄膜トランジスター。
  14. 【請求項１４】 基板上に設ける光遮蔽膜と補助容量用
    電極と、光遮蔽膜と補助容量用電極上に設ける層間絶縁
    膜と、この層間絶縁膜上に設けるソース電極とドレイン
    電極と、ソース電極とドレイン電極上に設ける金属膜
    と、金属膜上に設ける半導体層と、半導体層上に設ける
    ゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極と
    を備え、半導体層とゲート絶縁膜とゲート電極は下層よ
    り上層に設ける順に大きさを小さくし、金属膜の外周部
    は半導体層の外周部と同一パターンからなことを特徴と
    する液晶表示装置用薄膜トランジスター。
  15. 【請求項１５】 基板上に設ける光遮蔽膜と補助容量用
    電極と、補助容量用電極上に設ける補助容量用電極酸化
    膜と、光遮蔽膜と補助容量用電極酸化膜上に設ける層間
    絶縁膜と、この層間絶縁膜上に設けるソース電極とドレ
    イン電極と、ソース電極とドレイン電極上に設ける半導
    体層と、半導体層上に設けるゲート絶縁膜と、ゲート絶
    縁膜上に設けるゲート電極とを備え、半導体層とゲート
    絶縁膜とゲート電極は下層より上層に設ける順に大きさ
    を小さくすることを特徴とする液晶表示装置用薄膜トラ
    ンジスター。
  16. 【請求項１６】 基板上に設ける光遮蔽膜と補助容量用
    電極と、補助容量用電極上に設ける補助容量用電極酸化
    膜と、光遮蔽膜と補助容量用電極酸化膜上に設ける層間
    絶縁膜と、この層間絶縁膜上に設けるソース電極とドレ
    イン電極と、ソース電極とドレイン電極上に設ける半導
    体層と、半導体層上に設けるゲート絶縁膜と、ゲート絶
    縁膜上に設けるゲート電極とを備え、半導体層とゲート
    絶縁膜とゲート電極は下層より上層に設ける順に大きさ
    を小さくし、ゲート電極の側壁部にゲート電極の酸化物
    からなるゲート電極酸化膜を設けることを特徴とする液
    晶表示装置用薄膜トランジスター。
  17. 【請求項１７】 基板上に設ける光遮蔽膜と補助容量用
    電極と、補助容量用電極上に設ける補助容量用電極酸化
    膜と、光遮蔽膜と補助容量用電極酸化膜上に設ける層間
    絶縁膜と、この層間絶縁膜上に設けるソース電極とドレ
    イン電極と、ソース電極とドレイン電極上に設ける半導
    体層と、半導体層上に設けるゲート絶縁膜と、ゲート絶
    縁膜上に設けるゲート電極とを備え、半導体層とゲート
    絶縁膜とゲート電極は下層より上層に設ける順に大きさ
    を小さくし、半導体層の側壁部には半導体層の酸化物で
    ある半導体層酸化膜を設けることを特徴とする液晶表示
    装置用薄膜トランジスター。
  18. 【請求項１８】 基板上に設ける光遮蔽膜と補助容量用
    電極と、補助容量用電極上に設ける補助容量用電極酸化
    膜と、光遮蔽膜と補助容量用電極酸化膜上に設ける層間
    絶縁膜と、この層間絶縁膜上に設けるソース電極とドレ
    イン電極と、ソース電極とドレイン電極上に設ける半導
    体層と、半導体層上に設けるゲート絶縁膜と、ゲート絶
    縁膜上に設けるゲート電極とを備え、半導体層とゲート
    絶縁膜とゲート電極は下層より上層に設ける順に大きさ
    を小さくし、半導体層の側壁部には半導体層の酸化物で
    ある半導体層酸化膜を設け、ゲート電極の側壁部にゲー
    ト電極の酸化物からなるゲート電極酸化膜を設けること
    を特徴とする液晶表示装置用薄膜トランジスター。
  19. 【請求項１９】 基板上に設ける光遮蔽膜と補助容量用
    電極と、補助容量用電極上に設ける補助容量用電極酸化
    膜と、光遮蔽膜と補助容量用電極酸化膜上に設ける層間
    絶縁膜と、この層間絶縁膜上に設けるソース電極とドレ
    イン電極と、ソース電極とドレイン電極上に設ける半導
    体層と、半導体層上に設けるゲート絶縁膜と、ゲート絶
    縁膜上に設けるゲート電極とを備え、半導体層とゲート
    絶縁膜とゲート電極は下層より上層に設ける順に大きさ
    を小さくし、ソース電極とドレイン電極と半導体層との
    間に金属膜を設け、金属膜の外周部は半導体層の外周部
    と同一パターンからなことを特徴とする液晶表示装置用
    薄膜トランジスター。
  20. 【請求項２０】 基板上に設ける光遮蔽膜と補助容量用
    電極と、補助容量用電極上に設ける補助容量用電極酸化
    膜と、光遮蔽膜と補助容量用電極酸化膜上に設ける層間
    絶縁膜と、この層間絶縁膜上に設けるソース電極とドレ
    イン電極と、ソース電極とドレイン電極上に設ける金属
    膜と、金属膜上に設ける半導体層と、半導体層上に設け
    るゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極
    とを備え、半導体層とゲート絶縁膜とゲート電極は下層
    より上層に設ける順に大きさを小さくし、金属膜の外周
    部は半導体層の外周部と同一パターンからなことを特徴
    とする液晶表示装置用薄膜トランジスター。
  21. 【請求項２１】 基板上に設ける光遮蔽膜と補助容量用
    電極と、補助容量用電極上に設ける補助容量用電極酸化
    膜と、光遮蔽膜と補助容量用電極酸化膜上に設ける層間
    絶縁膜と、この層間絶縁膜上に設けるソース電極とドレ
    イン電極と、ソース電極とドレイン電極上に設ける金属
    膜と、金属膜上に設ける半導体層と、半導体層上に設け
    るゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極
    とを備え、半導体層とゲート絶縁膜とゲート電極は下層
    より上層に設ける順に大きさを小さくし、金属膜の外周
    部は半導体層の外周部と同一パターンからなことを特徴
    とする液晶表示装置用薄膜トランジスター。
JP16492195A 1995-06-30 1995-06-30 液晶表示装置用薄膜トランジスター Pending JPH0918005A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16492195A JPH0918005A (ja) 1995-06-30 1995-06-30 液晶表示装置用薄膜トランジスター

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16492195A JPH0918005A (ja) 1995-06-30 1995-06-30 液晶表示装置用薄膜トランジスター

Publications (1)

Publication Number Publication Date
JPH0918005A true JPH0918005A (ja) 1997-01-17

Family

ID=15802384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16492195A Pending JPH0918005A (ja) 1995-06-30 1995-06-30 液晶表示装置用薄膜トランジスター

Country Status (1)

Country Link
JP (1) JPH0918005A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303449A (ja) * 2005-04-21 2006-11-02 Samsung Sdi Co Ltd アクティブマトリックス回路基板、この製造方法及びこれを備えたアクティブマトリックスディスプレイ装置
JP2011155250A (ja) * 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
JP2012064966A (ja) * 2003-12-30 2012-03-29 Samsung Electronics Co Ltd 多結晶シリコン半導体素子及びその製造方法
JP2012089860A (ja) * 2000-08-11 2012-05-10 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089860A (ja) * 2000-08-11 2012-05-10 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法
JP2012064966A (ja) * 2003-12-30 2012-03-29 Samsung Electronics Co Ltd 多結晶シリコン半導体素子及びその製造方法
JP2006303449A (ja) * 2005-04-21 2006-11-02 Samsung Sdi Co Ltd アクティブマトリックス回路基板、この製造方法及びこれを備えたアクティブマトリックスディスプレイ装置
JP2011155250A (ja) * 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法

Similar Documents

Publication Publication Date Title
US6329672B1 (en) Thin film transistor having a second gate metal layer preventing formation of hillocks
US5032531A (en) Method of manufacturing active matrix panel
KR100660359B1 (ko) 박막 트랜지스터 및 그 제조 방법
US7294855B2 (en) Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
US6338988B1 (en) Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step
JP4221314B2 (ja) 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
KR100322968B1 (ko) 프린지 필드 구동 액정 표시 장치의 제조방법
US8093595B2 (en) Thin film array panel and manufacturing method thereof
US6104042A (en) Thin film transistor with a multi-metal structure a method of manufacturing the same
KR970006733B1 (ko) 박막트랜지스터 제조방법
JP3484168B2 (ja) 薄膜トランジスタを形成する方法
JPH0918005A (ja) 液晶表示装置用薄膜トランジスター
US7163868B2 (en) Method for forming a lightly doped drain in a thin film transistor
KR100852819B1 (ko) 액정표시장치의 제조 방법
JPH0918006A (ja) 薄膜トランジスタおよびその製造方法
JPH10173195A (ja) 薄膜トランジスタ及びその製造方法
JP2000174280A (ja) 絶縁ゲート型トランジスタおよびその製造方法
KR100218578B1 (ko) 액정표시장치의 구조와 그 제조방법
KR950003942B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
JPH0951103A (ja) 薄膜トランジスタおよびその製造方法
JPH09139508A (ja) 薄膜トランジスタの製造方法
JPH0732255B2 (ja) 薄膜トランジスタの製造方法
KR20030058614A (ko) 액정표시장치의 제조방법
KR100658057B1 (ko) 박막 트랜지스터의 제조 방법
JPH0862615A (ja) 液晶表示装置