JPH0951103A

JPH0951103A - 薄膜トランジスタおよびその製造方法

Info

Publication number: JPH0951103A
Application number: JP20296795A
Authority: JP
Inventors: Takashi Toida; 孝志戸井田; Kanetaka Sekiguchi; 関口　　金孝
Original assignee: Citizen Watch Co Ltd
Current assignee: Citizen Watch Co Ltd
Priority date: 1995-08-09
Filing date: 1995-08-09
Publication date: 1997-02-18

Abstract

(57)【要約】【構成】基板１１上に設けるソースドレイン電極１３
と、ソースドレイン電極上に設ける半導体膜１５と、半
導体膜上に設けるゲート絶縁膜１７と、ゲート絶縁膜上
に設けるゲート電極１９とを備え、半導体膜のパターン
形状はゲート電極のパターン形状より小さくする薄膜ト
ランジスタおよびその製造方法。【効果】ゲート絶縁膜側壁部のダメージや、ゲート絶
縁膜の側壁部に導電材料が付着することに起因する、ゲ
ート電極とソースドレイン電極間、あるいはゲート電極
と半導体膜間に短絡は発生しない。このため薄膜トラン
ジスタはリーク電流の発生がなく、良好なトランジスタ
特性を示す薄膜トランジスタを提供することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁性を有する基板上
や絶縁性被膜上に形成する薄膜トランジスタの構造と、
この構造を形成するための製造方法とに関する。

【０００２】

【従来の技術】絶縁性を有する基板上や絶縁性被膜上に
形成する薄膜トランジスタは、アクティブマトリクス型
の液晶表示装置のスイッチング素子や、センサや、三次
元回路素子に利用されている。この薄膜トランジスタの
構造と製造方法とを、図１３の断面図を用いて説明す
る。

【０００３】図１３に示すように、絶縁性を有する基板
１１上に、その間に隙間を形成するようにソースドレイ
ン電極１３を設ける。さらにこのソースドレイン電極１
３に重なるように、半導体膜１５を設ける。この半導体
膜１５が薄膜トランジスタの活性領域となる。

【０００４】さらにこの半導体膜１５上にゲート絶縁膜
１７を設け、さらにこのゲート絶縁膜１７上にゲート電
極１９を設ける。このように金属−絶縁膜−半導体構造
を有する薄膜トランジスタが得られる。

【０００５】つぎにこの図１３に示す薄膜トランジスタ
の製造方法を、以下に説明する。まずはじめに、基板１
１の全面に透明導電膜からなるソースドレイン電極１３
材料を形成する。

【０００６】その後、ソースドレイン電極１３材料上に
フォトレジストを形成し、フォトマスクを用いて露光処
理と、現像処理を行いソースドレイン電極１３形状にフ
ォトレジストをパターン形成する。

【０００７】その後、このパターン形成したフォトレジ
ストをエッチングマスクに用いて透明導電膜を湿式エッ
チング処理して、ソースドレイン電極１３を形成する。

【０００８】その後、全面に半導体膜１５材料とゲート
絶縁膜１７材料とゲート電極１９材料とを順次形成し、
ゲート電極１９材料上にフォトレジストを形成し、フォ
トマスクを用いて露光処理と、現像処理を行いゲート電
極１９形状にフォトレジストをパターン形成する。

【０００９】その後、このパターン形成したフォトレジ
ストをエッチングマスクに用いてゲート電極１９材料を
湿式エッチング処理して、ゲート電極１３を形成する。

【００１０】その後、同じフォトレジストをエッチング
マスクに用いて、乾式エッチング処理である反応性イオ
ンエッチング法を用いて、ゲート絶縁膜１７材料とゲー
ト電極１９材料とを順次エッチングする。

【００１１】この結果、ソースドレイン電極１３上に、
同一のパターン形状を有する半導体膜１５とゲート絶縁
膜１７とゲート電極１９とを有する薄膜トランジスタを
形成することができる。

【００１２】ここで半導体膜１５とゲート絶縁膜１７と
ゲート電極１９とのエッチング処理は、湿式エッチング
と乾式エッチングとを組み合わせている。この理由は乾
式エッチング処理におけるフォトレジストと、半導体膜
１５とゲート絶縁膜１７とゲート電極１９とのエッチン
グ選択比が充分に大きく取れず、フォトレジストがエッ
チングされ、設計値寸法とエッチング後パターン寸法と
の差が大きくなってしまうことを防止している。

【００１３】

【発明が解決しようとする課題】図１３に示す薄膜トラ
ンジスタにおいては、２枚のフォトマスクによって薄膜
トランジスタを形成することができる。すなわちソース
ドレイン電極１３のパターニングのためのフォトマスク
と、半導体膜１５とゲート絶縁膜１７とゲート電極１９
とのパターニングのためのフォトマスクとの、２枚のフ
ォトマスクで薄膜トランジスタを形成することができ
る。

【００１４】このため図１３に示すような薄膜トランジ
スタは、その製造工程が簡略されるという利点をもつ。
しかしながらこの薄膜トランジスタにおいては、以下に
記載するような半導体膜１５とゲート絶縁膜１７とゲー
ト電極１９との断面形状に起因する問題点をもってい
る。

【００１５】すなわち従来技術における薄膜トランジス
タのソースドレイン電極１３に重なるように設ける半導
体膜１５とゲート絶縁膜１７とゲート電極１９とは、前
述のように同一パターン形状となる。

【００１６】このためゲート絶縁膜１７の側壁部を介し
て、ゲート電極１９とソースドレイン電極１３間、ある
いはゲート電極１９と半導体膜１５間に短絡が発生する
という問題点が生じる。

【００１７】この短絡発生の原因は、前述のゲート絶縁
膜１７と半導体膜１５との反応性イオンエッチング処理
において発生する側壁部のエッチングダメージや、半導
体膜１５下層のソースドレイン電極１３表面から反応性
イオンエッチング処理においてイオンでたたき出された
導電材料がゲート絶縁膜１７の側壁部に付着するためで
ある。

【００１８】このソースドレイン電極１３表面からたた
き出された導電材料の付着は、基板位置によるエッチン
グばらつきを吸収するために、半導体膜１５のエッチン
グ終了後もしばらくの時間、反応性イオンエッチング処
理を継続して行うことにより発生し、現状では避けられ
ない。

【００１９】このため薄膜トランジスタはリーク電流が
多くなったり、ゲート電極１９と半導体膜１５とが直接
接触することになりトランジスタ特性を示さないことが
発生する。

【００２０】本発明の目的は、上記課題を解決して、側
壁部における短絡が発生しない薄膜トランジスタの構造
と、その製造方法とを提供することである。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に本発明の薄膜トランジスタの構造とその製造方法と
は、下記記載の手段を採用する。

【００２２】本発明の薄膜トランジスタは、基板上に設
けるソースドレイン電極と、ソースドレイン電極上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、半導体膜
のパターン形状はゲート電極のパターン形状より小さく
することを特徴とする。

【００２３】本発明の薄膜トランジスタは、基板上に設
けるソースドレイン電極と、ソースドレイン電極上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、半導体膜
のパターン形状はゲート電極とゲート絶縁膜とのパター
ン形状より小さくすることを特徴とする。

【００２４】本発明の薄膜トランジスタは、基板上に設
けるソースドレイン電極と、ソースドレイン電極上に設
ける中間膜と、中間膜上に設ける半導体膜と、半導体膜
上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲ
ート電極とを備え、半導体膜のパターン形状はゲート電
極のパターン形状より小さくすることを特徴とする。

【００２５】本発明の薄膜トランジスタは、基板上に設
けるソースドレイン電極と、ソースドレイン電極上に設
ける中間膜と、中間膜上に設ける半導体膜と、半導体膜
上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲ
ート電極とを備え、半導体膜のパターン形状はゲート電
極とゲート絶縁膜とのパターン形状より小さくすること
を特徴とする。

【００２６】本発明の薄膜トランジスタは、基板上に設
けるソースドレイン電極と、ソースドレイン電極上に設
け不純物を含む中間膜と、中間膜上に設ける半導体膜
と、半導体膜上に設けるゲート絶縁膜と、このゲート絶
縁膜上に設けるゲート電極とを備え、半導体膜のパター
ン形状はゲート電極のパターン形状より小さくすること
を特徴とする。

【００２７】本発明の薄膜トランジスタは、基板上に設
けるソースドレイン電極と、ソースドレイン電極上に設
け不純物を含む中間膜と、中間膜上に設ける半導体膜
と、半導体膜上に設けるゲート絶縁膜と、このゲート絶
縁膜上に設けるゲート電極とを備え、半導体膜のパター
ン形状はゲート電極とゲート絶縁膜とのパターン形状よ
り小さくすることを特徴とする。

【００２８】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶
縁膜上に設けるソースドレイン電極と、このソースドレ
イン電極上に設ける半導体膜と、半導体膜上に設けるゲ
ート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを
備え、半導体膜のパターン形状はゲート電極のパターン
形状より小さくすることを特徴とする。

【００２９】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶
縁膜上に設けるソースドレイン電極と、このソースドレ
イン電極上に設ける半導体膜と、半導体膜上に設けるゲ
ート絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを
備え、半導体膜のパターン形状はゲート電極とゲート絶
縁膜とのパターン形状より小さくすることを特徴とす
る。

【００３０】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶
縁膜上に設けるソースドレイン電極と、ソースドレイン
電極上に設ける中間膜と、中間膜上に設ける半導体膜
と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜
上に設けるゲート電極とを備え、半導体膜のパターン形
状はゲート電極のパターン形状より小さくすることを特
徴とする。

【００３１】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶
縁膜上に設けるソースドレイン電極と、ソースドレイン
電極上に設ける中間膜と、中間膜上に設ける半導体膜
と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜
上に設けるゲート電極とを備え、半導体膜のパターン形
状はゲート電極とゲート絶縁膜とのパターン形状より小
さくすることを特徴とする。

【００３２】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と、遮光膜上に設ける層間絶縁膜と、層間絶
縁膜上に設けるソースドレイン電極と、ソースドレイン
電極上に設け不純物を含む中間膜と、中間膜上に設ける
半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲー
ト絶縁膜上に設けるゲート電極とを備え、半導体膜のパ
ターン形状はゲート電極のパターン形状より小さくする
ことを特徴とする。

【００３３】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と、この遮光膜上に設ける層間絶縁膜と、層
間絶縁膜上に設けるソースドレイン電極と、ソースドレ
イン電極上に設け不純物を含む中間膜と、中間膜上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、半導体膜
のパターン形状はゲート電極とゲート絶縁膜とのパター
ン形状より小さくすることを特徴とする。

【００３４】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、遮光膜と容量下部電極上
に設ける層間絶縁膜と、層間絶縁膜上に設けるソースド
レイン電極と、このソースドレイン電極上に設ける半導
体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶
縁膜上に設けるゲート電極とを備え、半導体膜のパター
ン形状はゲート電極のパターン形状より小さくすること
を特徴とする。

【００３５】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、遮光膜と容量下部電極上
に設ける層間絶縁膜と、層間絶縁膜上に設けるソースド
レイン電極と、このソースドレイン電極上に設ける半導
体膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶
縁膜上に設けるゲート電極とを備え、半導体膜のパター
ン形状はゲート電極とゲート絶縁膜とのパターン形状よ
り小さくすることを特徴とする。

【００３６】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、遮光膜と容量下部電極上
に設ける層間絶縁膜と、層間絶縁膜上に設けるソースド
レイン電極と、ソースドレイン電極上に設ける中間膜
と、中間膜上に設ける半導体膜と、半導体膜上に設ける
ゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極と
を備え、半導体膜のパターン形状はゲート電極のパター
ン形状より小さくすることを特徴とする。

【００３７】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、遮光膜と容量下部電極上
に設ける層間絶縁膜と、層間絶縁膜上に設けるソースド
レイン電極と、ソースドレイン電極上に設ける中間膜
と、中間膜上に設ける半導体膜と、半導体膜上に設ける
ゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極と
を備え、半導体膜のパターン形状はゲート電極とゲート
絶縁膜とのパターン形状より小さくすることを特徴とす
る。

【００３８】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、遮光膜と容量下部電極上
に設ける層間絶縁膜と、層間絶縁膜上に設けるソースド
レイン電極と、ソースドレイン電極上に設け不純物を含
む中間膜と、中間膜上に設ける半導体膜と、半導体膜上
に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲー
ト電極とを備え、半導体膜のパターン形状はゲート電極
のパターン形状より小さくすることを特徴とする。

【００３９】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、遮光膜と容量下部電極上
に設ける層間絶縁膜と、層間絶縁膜上に設けるソースド
レイン電極と、ソースドレイン電極上に設け不純物を含
む中間膜と、中間膜上に設ける半導体膜と、半導体膜上
に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲー
ト電極とを備え、半導体膜のパターン形状はゲート電極
とゲート絶縁膜とのパターン形状より小さくすることを
特徴とする。

【００４０】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、容量下部電極上に設ける
酸化膜と、遮光膜と容量下部電極上に設ける層間絶縁膜
と、層間絶縁膜上に設けるソースドレイン電極と、この
ソースドレイン電極上に設ける半導体膜と、半導体膜上
に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲー
ト電極とを備え、半導体膜のパターン形状はゲート電極
のパターン形状より小さくすることを特徴とする。

【００４１】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、容量下部電極上に設ける
酸化膜と、遮光膜と容量下部電極上に設ける層間絶縁膜
と、層間絶縁膜上に設けるソースドレイン電極と、この
ソースドレイン電極上に設ける半導体膜と、半導体膜上
に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲー
ト電極とを備え、半導体膜のパターン形状はゲート電極
とゲート絶縁膜とのパターン形状より小さくすることを
特徴とする。

【００４２】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、容量下部電極上に設ける
酸化膜と、遮光膜と容量下部電極上に設ける層間絶縁膜
と、層間絶縁膜上に設けるソースドレイン電極と、ソー
スドレイン電極上に設ける中間膜と、中間膜上に設ける
半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲー
ト絶縁膜上に設けるゲート電極とを備え、半導体膜のパ
ターン形状はゲート電極のパターン形状より小さくする
ことを特徴とする。

【００４３】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、容量下部電極上に設ける
酸化膜と、遮光膜と容量下部電極上に設ける層間絶縁膜
と、層間絶縁膜上に設けるソースドレイン電極と、ソー
スドレイン電極上に設ける中間膜と、中間膜上に設ける
半導体膜と、半導体膜上に設けるゲート絶縁膜と、ゲー
ト絶縁膜上に設けるゲート電極とを備え、半導体膜のパ
ターン形状はゲート電極とゲート絶縁膜とのパターン形
状より小さくすることを特徴とする。

【００４４】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、容量下部電極上に設ける
酸化膜と、遮光膜と容量下部電極上に設ける層間絶縁膜
と、層間絶縁膜上に設けるソースドレイン電極と、ソー
スドレイン電極上に設け不純物を含む中間膜と、中間膜
上に設ける半導体膜と、半導体膜上に設けるゲート絶縁
膜と、ゲート絶縁膜上に設けるゲート電極とを備え、半
導体膜のパターン形状はゲート電極のパターン形状より
小さくすることを特徴とする。

【００４５】本発明の薄膜トランジスタは、基板上に設
ける遮光膜と容量下部電極と、容量下部電極上に設ける
酸化膜と、遮光膜と容量下部電極上に設ける層間絶縁膜
と、層間絶縁膜上に設けるソースドレイン電極と、ソー
スドレイン電極上に設け不純物を含む中間膜と、中間膜
上に設ける半導体膜と、半導体膜上に設けるゲート絶縁
膜と、ゲート絶縁膜上に設けるゲート電極とを備え、こ
の半導体膜のパターン形状はゲート電極とゲート絶縁膜
とのパターン形状より小さくすることを特徴とする。

【００４６】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料を形成し、ソースドレ
イン電極材料上にフォトレジストを形成し、フォトレジ
ストをエッチングマスクに用いてソースドレイン電極材
料をエッチングしてソースドレイン電極を形成する工程
と、半導体膜材料とゲート絶縁膜材料とゲート電極材料
とを順次形成し、ゲート電極材料上にフォトレジストを
形成する工程と、フォトレジストをエッチングマスクに
用いて半導体膜材料とゲート絶縁膜材料とゲート電極材
料とをエッチングしてゲート電極とゲート絶縁膜とこの
ゲート電極よりパターン形状の小さな半導体膜を形成す
る工程とを有することを特徴とする。

【００４７】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料を形成し、ソースドレ
イン電極材料上にフォトレジストを形成し、フォトレジ
ストをエッチングマスクに用いてソースドレイン電極材
料をエッチングしてソースドレイン電極を形成する工程
と、半導体膜材料とゲート絶縁膜材料とゲート電極材料
とを順次形成し、ゲート電極材料上にフォトレジストを
形成する工程と、フォトレジストをエッチングマスクに
用いて半導体膜材料とゲート絶縁膜材料とゲート電極材
料とをエッチングしてゲート電極とゲート絶縁膜とこの
ゲート電極とゲート絶縁膜よりパターン形状の小さな半
導体膜を形成する工程とを有することを特徴とする。

【００４８】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料と中間膜材料を形成
し、中間膜材料上にフォトレジストを形成し、フォトレ
ジストをエッチングマスクに用いて中間膜材料とソース
ドレイン電極材料をエッチングして中間膜とソースドレ
イン電極を形成する工程と、半導体膜材料とゲート絶縁
膜材料とゲート電極材料とを順次形成し、ゲート電極材
料上にフォトレジストを形成する工程と、フォトレジス
トをエッチングマスクに用いて半導体膜材料とゲート絶
縁膜材料とゲート電極材料とをエッチングしてゲート電
極とゲート絶縁膜とこのゲート電極よりパターン形状の
小さな半導体膜を形成する工程とを有することを特徴と
する。

【００４９】基板上にソースドレイン電極材料と中間膜
材料を形成し、中間膜材料上にフォトレジストを形成
し、フォトレジストをエッチングマスクに用いて中間膜
材料とソースドレイン電極材料をエッチングして中間膜
とソースドレイン電極を形成する工程と、半導体膜材料
とゲート絶縁膜材料とゲート電極材料とを順次形成し、
ゲート電極材料上にフォトレジストを形成する工程と、
フォトレジストをエッチングマスクに用いて半導体膜材
料とゲート絶縁膜材料とゲート電極材料とをエッチング
してゲート電極とゲート絶縁膜とこのゲート電極とゲー
ト絶縁膜よりパターン形状の小さな半導体膜を形成する
工程とを有することを特徴とする。

【００５０】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料と不純物を含む中間膜
材料を形成し、中間膜材料上にフォトレジストを形成
し、フォトレジストをエッチングマスクに用いて中間膜
材料とソースドレイン電極材料をエッチングして中間膜
とソースドレイン電極を形成する工程と、半導体膜材料
とゲート絶縁膜材料とゲート電極材料とを順次形成し、
ゲート電極材料上にフォトレジストを形成する工程と、
フォトレジストをエッチングマスクに用いて半導体膜材
料とゲート絶縁膜材料とゲート電極材料とをエッチング
してゲート電極とゲート絶縁膜とこのゲート電極よりパ
ターン形状の小さな半導体膜を形成する工程とを有する
ことを特徴とする。

【００５１】本発明の薄膜トランジスタの製造方法は、
基板上にソースドレイン電極材料と不純物を含む中間膜
材料を形成し、中間膜材料上にフォトレジストを形成
し、フォトレジストをエッチングマスクに用いて中間膜
材料とソースドレイン電極材料をエッチングして中間膜
とソースドレイン電極を形成する工程と、半導体膜材料
とゲート絶縁膜材料とゲート電極材料とを順次形成し、
ゲート電極材料上にフォトレジストを形成する工程と、
フォトレジストをエッチングマスクに用いて半導体膜材
料とゲート絶縁膜材料とゲート電極材料とをエッチング
してゲート電極とゲート絶縁膜とこのゲート電極とゲー
ト絶縁膜よりパターン形状の小さな半導体膜を形成する
工程とを有することを特徴とする。

【００５２】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料を形成し、ソース
ドレイン電極材料上にフォトレジストを形成し、フォト
レジストをエッチングマスクに用いてソースドレイン電
極材料をエッチングしてソースドレイン電極を形成する
工程と、半導体膜材料とゲート絶縁膜材料とゲート電極
材料とを順次形成し、ゲート電極材料上にフォトレジス
トを形成する工程と、フォトレジストをエッチングマス
クに用いて半導体膜材料とゲート絶縁膜材料とゲート電
極材料とをエッチングしてゲート電極とゲート絶縁膜と
このゲート電極よりパターン形状の小さな半導体膜を形
成する工程とを有することを特徴とする。

【００５３】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料を形成し、ソース
ドレイン電極材料上にフォトレジストを形成し、フォト
レジストをエッチングマスクに用いてソースドレイン電
極材料をエッチングしてソースドレイン電極を形成する
工程と、半導体膜材料とゲート絶縁膜材料とゲート電極
材料とを順次形成し、ゲート電極材料上にフォトレジス
トを形成する工程と、フォトレジストをエッチングマス
クに用いて半導体膜材料とゲート絶縁膜材料とゲート電
極材料とをエッチングしてゲート電極とゲート絶縁膜と
このゲート電極とゲート絶縁膜よりパターン形状の小さ
な半導体膜を形成する工程とを有することを特徴とす
る。

【００５４】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料と中間膜材料を形
成し、中間膜材料上にフォトレジストを形成し、フォト
レジストをエッチングマスクに用いて中間膜材料とソー
スドレイン電極材料をエッチングして中間膜とソースド
レイン電極を形成する工程と、半導体膜材料とゲート絶
縁膜材料とゲート電極材料とを順次形成し、ゲート電極
材料上にフォトレジストを形成する工程と、フォトレジ
ストをエッチングマスクに用いて半導体膜材料とゲート
絶縁膜材料とゲート電極材料とをエッチングしてゲート
電極とゲート絶縁膜とこのゲート電極よりパターン形状
の小さな半導体膜を形成する工程とを有することを特徴
とする。

【００５５】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料と中間膜材料を形
成し、中間膜材料上にフォトレジストを形成し、フォト
レジストをエッチングマスクに用いて中間膜材料とソー
スドレイン電極材料をエッチングして中間膜とソースド
レイン電極を形成する工程と、半導体膜材料とゲート絶
縁膜材料とゲート電極材料とを順次形成し、ゲート電極
材料上にフォトレジストを形成する工程と、フォトレジ
ストをエッチングマスクに用いて半導体膜材料とゲート
絶縁膜材料とゲート電極材料とをエッチングしてゲート
電極とゲート絶縁膜とこのゲート電極とゲート絶縁膜よ
りパターン形状の小さな半導体膜を形成する工程とを有
することを特徴とする。

【００５６】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料と不純物を含む中
間膜材料を形成し、中間膜材料上にフォトレジストを形
成し、フォトレジストをエッチングマスクに用いて中間
膜材料とソースドレイン電極材料をエッチングして中間
膜とソースドレイン電極を形成する工程と、半導体膜材
料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングしてゲート電極とゲート絶縁膜とこのゲート電極よ
りパターン形状の小さな半導体膜を形成する工程とを有
することを特徴とする。

【００５７】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料と不純物を含む中
間膜材料を形成し、中間膜材料上にフォトレジストを形
成し、フォトレジストをエッチングマスクに用いて中間
膜材料とソースドレイン電極材料をエッチングして中間
膜とソースドレイン電極を形成する工程と、半導体膜材
料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングしてゲート電極とゲート絶縁膜とこのゲート電極と
ゲート絶縁膜よりパターン形状の小さな半導体膜を形成
する工程とを有することを特徴とする。

【００５８】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、容量下部電極上に酸化膜を形成
し、層間絶縁膜を形成する工程と、層間絶縁膜上にソー
スドレイン電極材料を形成し、ソースドレイン電極材料
上にフォトレジストを形成し、フォトレジストをエッチ
ングマスクに用いてソースドレイン電極材料をエッチン
グしてソースドレイン電極を形成する工程と、半導体膜
材料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングしてゲート電極とゲート絶縁膜とこのゲート電極よ
りパターン形状の小さな半導体膜を形成する工程とを有
することを特徴とする。

【００５９】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、容量下部電極上に酸化膜を形成
し、層間絶縁膜を形成する工程と、層間絶縁膜上にソー
スドレイン電極材料を形成し、ソースドレイン電極材料
上にフォトレジストを形成し、フォトレジストをエッチ
ングマスクに用いてソースドレイン電極材料をエッチン
グしてソースドレイン電極を形成する工程と、半導体膜
材料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングしてゲート電極とゲート絶縁膜とこのゲート電極と
ゲート絶縁膜よりパターン形状の小さな半導体膜を形成
する工程とを有することを特徴とする。

【００６０】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、容量下部電極上に酸化膜を形成
し、層間絶縁膜を形成する工程と、層間絶縁膜上にソー
スドレイン電極材料と中間膜材料を形成し、中間膜材料
上にフォトレジストを形成し、フォトレジストをエッチ
ングマスクに用いて中間膜材料とソースドレイン電極材
料をエッチングして中間膜とソースドレイン電極を形成
する工程と、半導体膜材料とゲート絶縁膜材料とゲート
電極材料とを順次形成し、ゲート電極材料上にフォトレ
ジストを形成する工程と、フォトレジストをエッチング
マスクに用いて半導体膜材料とゲート絶縁膜材料とゲー
ト電極材料とをエッチングしてゲート電極とゲート絶縁
膜とこのゲート電極よりパターン形状の小さな半導体膜
を形成する工程とを有することを特徴とする。

【００６１】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、容量下部電極上に酸化膜を形成
し、層間絶縁膜を形成する工程と、層間絶縁膜上にソー
スドレイン電極材料と中間膜材料を形成し、中間膜材料
上にフォトレジストを形成し、フォトレジストをエッチ
ングマスクに用いて中間膜材料とソースドレイン電極材
料をエッチングして中間膜とソースドレイン電極を形成
する工程と、半導体膜材料とゲート絶縁膜材料とゲート
電極材料とを順次形成し、ゲート電極材料上にフォトレ
ジストを形成する工程と、フォトレジストをエッチング
マスクに用いて半導体膜材料とゲート絶縁膜材料とゲー
ト電極材料とをエッチングしてゲート電極とゲート絶縁
膜とこのゲート電極とゲート絶縁膜よりパターン形状の
小さな半導体膜を形成する工程とを有することを特徴と
する。

【００６２】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、容量下部電極上に酸化膜を形成
し、層間絶縁膜を形成する工程と、層間絶縁膜上にソー
スドレイン電極材料と不純物を含む中間膜材料を形成
し、中間膜材料上にフォトレジストを形成し、フォトレ
ジストをエッチングマスクに用いて中間膜材料とソース
ドレイン電極材料をエッチングして中間膜とソースドレ
イン電極を形成する工程と、半導体膜材料とゲート絶縁
膜材料とゲート電極材料とを順次形成し、ゲート電極材
料上にフォトレジストを形成する工程と、フォトレジス
トをエッチングマスクに用いて半導体膜材料とゲート絶
縁膜材料とゲート電極材料とをエッチングしてゲート電
極とゲート絶縁膜とこのゲート電極よりパターン形状の
小さな半導体膜を形成する工程とを有することを特徴と
する。

【００６３】本発明の薄膜トランジスタの製造方法は、
基板上に遮光膜と容量下部電極となる材料を形成し、遮
光膜と容量下部電極となる材料上にフォトレジストを形
成しフォトレジストをエッチングマスクに用いて遮光膜
と容量下部電極となる材料をエッチングして遮光膜と容
量下部電極を形成し、容量下部電極上に酸化膜を形成
し、層間絶縁膜を形成する工程と、層間絶縁膜上にソー
スドレイン電極材料と不純物を含む中間膜材料を形成
し、中間膜材料上にフォトレジストを形成し、フォトレ
ジストをエッチングマスクに用いて中間膜材料とソース
ドレイン電極材料をエッチングして中間膜とソースドレ
イン電極を形成する工程と、半導体膜材料とゲート絶縁
膜材料とゲート電極材料とを順次形成し、ゲート電極材
料上にフォトレジストを形成する工程と、フォトレジス
トをエッチングマスクに用いて半導体膜材料とゲート絶
縁膜材料とゲート電極材料とをエッチングしてゲート電
極とゲート絶縁膜とこのゲート電極とゲート絶縁膜より
パターン形状の小さな半導体膜を形成する工程とを有す
ることを特徴とする。

【００６４】

【作用】本発明の薄膜トランジスタにおいては、半導体
膜のパターン形状をゲート電極のパターン形状より小さ
くする手段や、あるいは半導体膜のパターン形状をゲー
ト電極とゲート絶縁膜のパターン形状より小さくする手
段を採用している。

【００６５】このため半導体膜の外周部を、ゲート電極
および／またはゲート絶縁膜の外周部より後退させて、
ゲート電極および／またはゲート絶縁膜を半導体膜に対
してひさし状に設ける。すなわち本発明の薄膜トランジ
スタは、半導体膜とゲート電極とゲート絶縁膜との外周
部は同一パターンとならない構成を採用している。

【００６６】この結果、ゲート絶縁膜側壁部のダメージ
や、ゲート絶縁膜の側壁部に導電材料が付着することに
起因する、ゲート電極とソースドレイン電極間、あるい
はゲート電極と半導体膜間に短絡は発生しない。

【００６７】このため薄膜トランジスタはリーク電流の
発生がなく、良好なトランジスタ特性を示す薄膜トラン
ジスタを提供することができる。

【００６８】さらに本発明の薄膜トランジスタでは、半
導体膜の側壁部に絶縁膜を設ける構成を採用する。この
ためゲート絶縁膜側壁部のダメージや、ゲート絶縁膜の
側壁部に導電材料が付着することに起因する、ゲート電
極とソースドレイン電極間、あるいはゲート電極と半導
体膜間に短絡は発生しない。

【００６９】

【実施例】以下、図面を用いて本発明の実施例における
薄膜トランジスタの構造とその製造方法とを説明する。
まずはじめに本発明の実施例における薄膜トランジスタ
の構造を、図３の断面図を用いて説明する。以下の実施
例の説明においては、薄膜トランジスタを、絶縁性を有
する基板に設ける例で説明する。

【００７０】図３に示すように、絶縁性を有するガラス
からなる基板１１上にソースドレイン電極１３を設け
る。このソースドレイン電極１３は、その間に隙間を設
けるように配置し、この隙間が薄膜トランジスタのチャ
ネル領域に相当する。

【００７１】さらにソースドレイン電極１３上に半導体
膜１５を設け、さらにこの半導体膜１５上にゲート絶縁
膜１７を設ける。半導体膜１５はシリコン膜からなり、
このシリコン膜からなる半導体膜１５が薄膜トランジス
タの活性領域となる。さらにまた、このゲート絶縁膜１
７上にゲート電極１９を設ける。

【００７２】このようにゲート電極１９の金属と、ゲー
ト絶縁膜１７の絶縁膜と、半導体膜１５の半導体との構
造を有する薄膜トランジスタを構成する。

【００７３】そして本発明の薄膜トランジスタにおいて
は、半導体膜１５のパターン形状をゲート絶縁膜１７と
ゲート電極１９のパターン形状より小さくする。

【００７４】このように半導体膜１５の外周部はゲート
電極１９とゲート絶縁膜１７の外周部より後退させて、
ゲート電極１９とゲート絶縁膜１７とを半導体膜１５に
対してひさし状になるように設ける。すなわち本発明の
薄膜トランジスタは、半導体膜１５の外周部と、ゲート
電極１９とゲート絶縁膜１７との外周部とは同一パター
ンとならない構成を採用している。

【００７５】この結果、ゲート絶縁膜１７の側壁部のダ
メージや、ゲート絶縁膜１７の側壁部に導電材料が付着
することに起因する、ゲート電極１９とソースドレイン
電極１３間、あるいはゲート電極１９と半導体膜１５間
に短絡は発生しない。

【００７６】なお本発明の薄膜トランジスタの半導体膜
１５の外周部は、ゲート電極１９とゲート絶縁膜１７の
外周部より０．２μｍから１．０μｍ後退させる。

【００７７】つぎに図３に示す薄膜トランジスタの構造
を形成するための製造方法を、図１から図３の断面図を
用いて説明する。

【００７８】はじめに図１に示すように、絶縁性を有す
るガラスからなる基板１１上の全面に、ソースドレイン
電極１３材料として、酸化インジウムスズ（ＩＴＯ）膜
からなる透明導電膜を形成する。この酸化インジウムス
ズ膜は、スパッタリング装置を用いて、２００ｎｍの膜
厚で形成する。

【００７９】その後、酸化インジウムスズ膜上の全面に
回転塗布法を用いて、感光性材料であるフォレジスト２
７を形成する。その後、所定のフォトマスクを用いて露
光処理と現像処理とを行い、フォレジスト２７をソース
ドレイン電極１３のパターン形状にパターニングする。

【００８０】その後、このパターニングしたフォトレジ
スト２７をエッチングマスクとして用いて、湿式エッチ
ング法にて酸化インジウムスズ膜をパターニングしてソ
ースドレイン電極１３を形成する。

【００８１】この酸化インジウムスズ膜の湿式エッチン
グ処理は、エッチング液として塩化第２鉄（ＦｅＣｌ
₃ ）と塩酸（ＨＣｌ）の水溶液を用いて行う。

【００８２】その後、ソースドレイン電極１３をパター
ニングするためのエッチングマスクとして用いたフォト
レジスト２７を除去する。フォトレジスト２７の除去
は、硫酸（Ｈ₂ ＳＯ₄ ）と過酸化水素（Ｈ₂ Ｏ₂ ）との
混合溶液を用いる。

【００８３】つぎに図２に示すように、基板１１の全面
に非単結晶シリコンからなる半導体膜１５材料を１５０
ｎｍの膜厚で形成する。この半導体膜１５材料は、反応
ガスとしてモノシラン（ＳｉＨ₄ ）を使用し、プラズマ
化学的気相成長装置を用いることにより形成する。

【００８４】その後、半導体膜１５材料上の全面に酸化
シリコン（ＳｉＯ₂ ）膜からなるゲート絶縁膜１７を１
００ｎｍの膜厚で形成する。このゲート絶縁膜１７は、
反応ガスとしてモノシラン（ＳｉＨ₄ ）と酸素（Ｏ₂ ）
とを使用し、プラズマ化学的気相成長装置を用いること
により形成する。

【００８５】その後、ゲート絶縁膜１７材料上の全面に
モリブデン（Ｍｏ）膜からなるゲート電極１９材料を２
００ｎｍの膜厚で形成する。このモリブデン膜は、スパ
ッタリング装置を用いて形成する。

【００８６】その後、ゲート電極１９材料上の全面に回
転塗布法を用いて、感光性材料であるフォレジスト２７
を形成する。その後、所定のフォトマスクを用いて露光
処理と現像処理とを行い、フォレジスト２７をゲート電
極１９のパターン形状にパターニングする。

【００８７】つぎに図３に示すように、このパターニン
グしたフォトレジスト２７をエッチングマスクとして用
いて、湿式エッチング法にてモリブデン膜をパターニン
グしてゲート電極１９を形成する。

【００８８】このモリブデン膜からなるゲート電極１９
の湿式エッチング処理は、エッチング液としてリン酸
（Ｈ₃ ＰＯ₄ ）と硝酸（ＨＮＯ₃ ）と酢酸（ＣＨ₃ ＣＯ
ＯＨ）との混合溶液を用いて行う。

【００８９】その後、フォトレジスト２７をエッチング
マスクに用いて、ゲート絶縁膜１７材料と半導体膜１５
材料とを反応性イオンエッチング法によってパターニン
グして、ゲート絶縁膜１７と半導体膜１５とを形成す
る。

【００９０】このゲート絶縁膜１７材料と半導体膜１５
材料との反応性イオンエッチング処理は、エッチングガ
スとして六フッ化イオウ（ＳＦ₆ ）と酸素（Ｏ₂ ）との
混合ガスを用いて行う。

【００９１】そしてこのゲート絶縁膜１７と半導体膜１
５とを形成するための反応性イオンエッチング処理にお
いて、半導体膜１５を完全にエッチング終了した時点で
エッチング処理を終了せず、エッチング時間を継続する
オーバーエッチング処理を行い、半導体膜１５のパター
ン形状をゲート絶縁膜１７とゲート電極１９より小さく
する。

【００９２】このときオーバーエッチング処理時間を制
御することによって、半導体膜１５の外周部を、ゲート
電極１９とゲート絶縁膜１７の外周部より後退させる寸
法を調整する。

【００９３】このことにより、ゲート絶縁膜１７とゲー
ト電極１９の外周部から０．２μｍから１．０μｍ後退
した半導体膜１５を形成することができる。

【００９４】このように本発明の薄膜トランジスタの製
造方法においては、半導体膜１５のオーバーエッチング
処理を行ってそのパターン寸法を小さくし、半導体膜１
５に対してひさし状のゲート絶縁膜１７とゲート電極１
９とを有する薄膜トランジスタを形成している。

【００９５】このため本発明においては、ゲート絶縁膜
１７側壁部のダメージや、ゲート絶縁膜１７の側壁部に
導電材料が付着することに起因する、ゲート電極１９と
ソースドレイン電極１３間、あるいはゲート電極１９と
半導体膜１５間に短絡は発生しない。このため薄膜トラ
ンジスタはリーク電流の発生がなく、良好なトランジス
タ特性を示す薄膜トランジスタを提供することができ
る。

【００９６】つぎに以上の説明とは異なる実施例におけ
る薄膜トランジスタの構造を、図４の断面図を用いて説
明する。

【００９７】図４に示すように、絶縁性を有するガラス
からなる基板１１上にソースドレイン電極１３を設け
る。このソースドレイン電極１３は、その間に隙間を設
けるように配置し、この隙間が薄膜トランジスタのチャ
ネル領域に相当する。

【００９８】さらにソースドレイン電極１３上に半導体
膜１５を設け、さらにこの半導体膜１５上にゲート絶縁
膜１７を設ける。さらにまた、このゲート絶縁膜１７上
にゲート電極１９を設ける。半導体膜１５はシリコン膜
からなり、このシリコン膜からなる半導体膜１５が薄膜
トランジスタの活性領域となる。

【００９９】このようにゲート電極１９の金属と、ゲー
ト絶縁膜１７の絶縁膜と、半導体膜１５の半導体との構
造を有する薄膜トランジスタを構成する。

【０１００】この図４に示す本発明の薄膜トランジスタ
においては、半導体膜１５とゲート絶縁膜１７とのパタ
ーン形状を、ゲート電極１９のパターン形状より小さく
している。

【０１０１】このように半導体膜１５とゲート絶縁膜１
７の外周部はゲート電極１９の外周部より後退させて、
ゲート電極１９をゲート絶縁膜１７と半導体膜１５とに
対してひさし状になるように設ける。すなわち本発明の
薄膜トランジスタは、半導体膜１５とゲート絶縁膜１７
との外周部と、ゲート電極１９の外周部とは同一パター
ンとならない構成を採用している。

【０１０２】この結果、ゲート絶縁膜１７の側壁部のダ
メージや、ゲート絶縁膜１７の側壁部に導電材料が付着
することに起因する、ゲート電極１９とソースドレイン
電極１３間、あるいはゲート電極１９と半導体膜１５間
に短絡は発生しない。

【０１０３】なお図４に示す本発明の薄膜トランジスタ
の半導体膜１５とゲート絶縁膜１７の外周部は、ゲート
電極１９の外周部より０．２μｍから１．０μｍの寸法
だけ後退させる。

【０１０４】この図４に示す薄膜トランジスタの構造を
形成するための製造方法は、図１から図３を用いて説明
したさきの実施例の製造方法とほぼ同じ処理工程を行え
ばよく、半導体膜１５とゲート絶縁膜１７との反応性イ
オンエッチング処理時間を、若干変えればよい。

【０１０５】すなわち、さきの実施例より半導体膜１５
材料とゲート絶縁膜１７材料とのオーバーエッチング時
間を延長し、ゲート絶縁膜１７の側壁領域もエッチング
し、半導体膜１５とゲート絶縁膜１７の外周部を、ゲー
ト電極１９の外周部より後退させる。

【０１０６】図４を用いて説明する実施例の薄膜トラン
ジスタにおいても、半導体膜１５とゲート絶縁膜１７と
に対してひさし状のゲート電極１９を有する薄膜トラン
ジスタを形成している。

【０１０７】このため本発明においては、ゲート絶縁膜
１７側壁部のダメージや、ゲート絶縁膜１７の側壁部に
導電材料が付着することに起因する、ゲート電極１９と
ソースドレイン電極１３間、あるいはゲート電極１９と
半導体膜１５間に短絡は発生しない。このため薄膜トラ
ンジスタはリーク電流の発生がなく、良好なトランジス
タ特性を示す薄膜トランジスタを提供することができ
る。

【０１０８】つぎに以上の説明と異なる実施例における
薄膜トランジスタの構造とその製造方法とを説明する。
まずはじめに本発明の実施例における薄膜トランジスタ
の構造を、図６の断面図を用いて説明する。

【０１０９】図６に示すように、絶縁性を有するガラス
からなる基板１１上にソースドレイン電極１３を設け
る。このソースドレイン電極１３は、その間に隙間を設
けるように配置し、この隙間が薄膜トランジスタのチャ
ネル領域に相当する。

【０１１０】さらにソースドレイン電極１３上に半導体
膜１５を設け、さらにこの半導体膜１５上にゲート絶縁
膜１７を設ける。さらにまた、このゲート絶縁膜１７上
にゲート電極１９を設ける。半導体膜１５はシリコン膜
からなり、このシリコン膜からなる半導体膜１５が薄膜
トランジスタの活性領域となる。

【０１１１】このようにゲート電極１９の金属と、ゲー
ト絶縁膜１７の絶縁膜と、半導体膜１５の半導体との構
造を有する薄膜トランジスタを構成する。

【０１１２】そして図６に示す実施例の薄膜トランジス
タにおいては、半導体膜１５のパターン形状は、ゲート
絶縁膜１７とゲート電極１９とのパターン形状より小さ
くして、しかも半導体膜１５の側壁部に酸化シリコン
（ＳｉＯ₂ ）膜からなる絶縁膜２９を設けている。

【０１１３】この結果、半導体膜１５の側壁部に設ける
絶縁性を有する絶縁膜２９により、ゲート絶縁膜１７側
壁部のダメージや、ゲート絶縁膜１７の側壁部に導電材
料が付着することに起因する、ゲート電極１９とソース
ドレイン電極１３間、あるいはゲート電極１９と半導体
膜１５間に短絡は発生しない。

【０１１４】つぎに図６に示す薄膜トランジスタの構造
を形成するための製造方法を、図５から図６の断面図を
用いて説明する。

【０１１５】はじめに図５に示すように、絶縁性を有す
るガラスからなる基板１１上の全面に、ソースドレイン
電極１３材料として、酸化インジウムスズ（ＩＴＯ）膜
からなる透明導電膜を形成する。この酸化インジウムス
ズ膜は、スパッタリング装置を用いて、２００ｎｍの膜
厚で形成する。

【０１１６】その後、酸化インジウムスズ膜上の全面に
回転塗布法を用いて、感光性材料であるフォレジスト２
７を形成する。その後、所定のフォトマスクを用いて露
光処理と現像処理とを行い、フォレジスト２７をソース
ドレイン電極１３のパターン形状にパターニングする。

【０１１７】その後、このパターニングしたフォトレジ
スト２７をエッチングマスクとして用いて、湿式エッチ
ング法にて酸化インジウムスズ膜をパターニングしてソ
ースドレイン電極１３を形成する。

【０１１８】この酸化インジウムスズ膜の湿式エッチン
グ処理は、エッチング液として塩化第２鉄（ＦｅＣｌ
₃ ）と塩酸（ＨＣｌ）の水溶液を用いて行う。

【０１１９】その後、ソースドレイン電極１３をパター
ニングするためのエッチングマスクとして用いたフォト
レジスト２７を除去する。フォトレジスト２７の除去
は、硫酸（Ｈ₂ ＳＯ₄ ）と過酸化水素（Ｈ₂ Ｏ₂ ）との
混合溶液を用いる。

【０１２０】その後、基板１１に非単結晶シリコンから
なる半導体膜１５材料を１５０ｎｍの膜厚で全面に形成
する。この半導体膜１５材料は、反応ガスとしてモノシ
ラン（ＳｉＨ₄ ）を使用し、プラズマ化学的気相成長装
置を用いることにより形成する。

【０１２１】その後、半導体膜１５材料上の全面に酸化
シリコン（ＳｉＯ₂ ）膜からなるゲート絶縁膜１７材料
を１００ｎｍの膜厚で形成する。このゲート絶縁膜１７
材料は、反応ガスとしてモノシラン（ＳｉＨ₄ ）と酸素
（Ｏ₂ ）とを使用し、プラズマ化学的気相成長装置を用
いることにより形成する。

【０１２２】その後、ゲート絶縁膜１７材料上の全面に
モリブデン（Ｍｏ）膜からなるゲート電極１９材料を２
００ｎｍの膜厚で形成する。このモリブデン膜は、スパ
ッタリング装置を用いて形成する。

【０１２３】その後、ゲート電極１９材料上の全面に回
転塗布法を用いて、感光性材料であるフォレジスト２７
を形成する。その後、所定のフォトマスクを用いて露光
処理と現像処理とを行い、フォレジスト２７をゲート電
極１９のパターン形状にパターニングする。

【０１２４】その後、このパターニングしたフォトレジ
スト２７をエッチングマスクとして用いて、湿式エッチ
ング法にてモリブデン膜をパターニングしてゲート電極
１９を形成する。

【０１２５】このモリブデン膜からなるゲート電極１９
の湿式エッチング処理は、エッチング液としてリン酸
（Ｈ₃ ＰＯ₄ ）と硝酸（ＨＮＯ₃ ）と酢酸（ＣＨ₃ ＣＯ
ＯＨ）との混合溶液を用いて行う。

【０１２６】その後、フォトレジスト２７をエッチング
マスクに用いて、ゲート絶縁膜１７材料と半導体膜１５
材料とを反応性イオンエッチング法によってパターニン
グして、ゲート絶縁膜１７と半導体膜１５とを形成す
る。

【０１２７】このゲート絶縁膜１７材料と半導体膜１５
材料との反応性イオンエッチング処理は、エッチングガ
スとして六フッ化イオウ（ＳＦ₆ ）と酸素（Ｏ₂ ）との
混合ガスを用いて行う。

【０１２８】そしてこのゲート絶縁膜１７と半導体膜１
５とを形成するための反応性イオンエッチング処理にお
いて、半導体膜１５を完全にエッチング終了した時点で
エッチング処理を終了し、半導体膜１５とゲート絶縁膜
１７とゲート電極１９とのパターン形状をほぼ同一パタ
ーン形状で形成する。

【０１２９】つぎに図６に示すように、酸化処理を行
い、半導体膜１５の側壁部にこの半導体膜１５の酸化膜
である絶縁性を有する絶縁膜２９を形成する。

【０１３０】この絶縁膜２９は、酸素（Ｏ₂ ）雰囲気中
で温度２５０℃でのプラズマ酸化処理により、半導体膜
１５のシリコン膜を酸化して膜厚３０ｎｍの酸化シリコ
ン膜からなる絶縁膜２９を形成する。

【０１３１】上記の酸化処理においては、半導体膜１５
のシリコンと酸素とが反応して酸化シリコン膜が形成さ
れる。したがってこの酸化処理によって、半導体膜１５
の外周部はゲート電極１９の外周部より後退するような
パターン形状となる。

【０１３２】このように本発明の薄膜トランジスタの製
造方法においては、半導体膜１５とゲート絶縁膜１７と
ゲート電極１９とのパターン形状をほぼ同じパターン形
状に形成後、酸化処理を行い半導体膜１５の側壁部に絶
縁膜２９を有する薄膜トランジスタを形成している。

【０１３３】このため本発明においては、ゲート絶縁膜
１７側壁部のダメージや、ゲート絶縁膜１７の側壁部に
導電材料が付着することに起因する、ゲート電極１９と
ソースドレイン電極１３間、あるいはゲート電極１９と
半導体膜１５間に短絡は発生しない。このため薄膜トラ
ンジスタはリーク電流の発生がなく、良好なトランジス
タ特性を示す薄膜トランジスタを提供することができ
る。

【０１３４】あるいはこの図５と図６とを用いて説明し
た薄膜トランジスタにおいて、ゲート絶縁膜１７と半導
体膜１５とを反応性イオンエッチング処理後、半導体膜
１５のエッチングが進行して、この半導体膜１５のパタ
ーン形状がゲート電極１９のパターン形状より小さくな
ってもよい。

【０１３５】そしてその後、半導体膜１５側壁部の酸化
処理を行うと、絶縁膜２９とゲート絶縁膜１７とゲート
電極１９との外周部のパターン形状をほぼ同じ形状とす
ることができる。

【０１３６】つぎに以上の説明と異なる実施例における
薄膜トランジスタの構造とその製造方法とを説明する。
まずはじめに本発明の実施例における薄膜トランジスタ
の構造を、図９の断面図を用いて説明する。

【０１３７】図９に示すように、絶縁性を有するガラス
からなる基板１１上に、その間に隙間を設けるようにソ
ースドレイン電極１３を設ける。この隙間が薄膜トラン
ジスタのチャネル領域に相当する。

【０１３８】このソースドレイン電極１３上に中間膜３
７を設ける。さらにこの中間膜３７上に半導体膜１５を
設け、さらにこの半導体膜１５上にゲート絶縁膜１７を
設ける。さらにまた、このゲート絶縁膜１７上にゲート
電極１９を設ける。

【０１３９】ここで中間膜３７の外周部は、半導体膜１
５の外周部とほぼ同一パターン形状となる。そしてシリ
コン膜からなる半導体膜１５が薄膜トランジスタの活性
領域となる。

【０１４０】このようにゲート電極１９の金属と、ゲー
ト絶縁膜１７の絶縁膜と、半導体膜１５の半導体との構
造を有する薄膜トランジスタを構成する。

【０１４１】本発明の薄膜トランジスタ構造において
は、半導体膜１５のパターン形状をゲート絶縁膜１７と
ゲート電極１９のパターン形状より小さくする。

【０１４２】このように半導体膜１５の外周部はゲート
電極１９とゲート絶縁膜１７の外周部より後退させて、
ゲート電極１９とゲート絶縁膜１７を半導体膜１５に対
してひさし状に設ける。すなわち本発明の薄膜トランジ
スタは、半導体膜１５の外周部と、ゲート電極１９とゲ
ート絶縁膜１７との外周部とは同一パターンとならない
ような構成を採用している。

【０１４３】この結果、ゲート絶縁膜１７の側壁部のダ
メージや、ゲート絶縁膜１７の側壁部に導電材料が付着
することに起因する、ゲート電極１９とソースドレイン
電極１３間、あるいはゲート電極１９と半導体膜１５間
に短絡は発生しない。

【０１４４】なお本発明の薄膜トランジスタの半導体膜
１５の外周部は、ゲート電極１９とゲート絶縁膜１７の
外周部より０．２μｍから１．０μｍ後退させる。

【０１４５】さらに図９に示す薄膜トランジスタでは、
中間膜３７を設けることによって、透明導電膜からなる
ソースドレイン電極１３と、半導体膜１５との相互の反
応を防止できるとともに、半導体膜１５と中間膜３７と
の整流性を利用し、薄膜トランジスタのスイッチング特
性を改善することができる。

【０１４６】つぎに図９に示す薄膜トランジスタの構造
を形成するための製造方法を、図７から図９の断面図を
用いて説明する。

【０１４７】はじめに図７に示すように、絶縁性を有す
るガラスからなる基板１１上の全面に、ソースドレイン
電極１３材料として、酸化インジウムスズ（ＩＴＯ）膜
からなる透明導電膜と、中間膜３７材料としてチタン
（Ｔｉ）とを順次形成する。

【０１４８】この酸化インジウムスズ膜は、スパッタリ
ング装置を用いて、膜厚２００ｎｍで形成し、さらに中
間膜３７材料であるチタンはスパッタリング装置を用い
て、５０ｎｍの膜厚で形成する。

【０１４９】その後、中間膜３７材料であるチタン膜上
の全面に回転塗布法を用いて、感光性材料であるフォレ
ジスト２７を形成する。その後、所定のフォトマスクを
用いて露光処理と現像処理とを行い、フォレジスト２７
をソースドレイン電極１３のパターン形状にパターニン
グする。

【０１５０】その後、このパターニングしたフォトレジ
スト２７をエッチングマスクとして用いて、反応性イオ
ンエッチング法にてチタン膜と酸化インジウムスズ膜と
をパターニングして、同一パターン形状の中間膜３７と
ソースドレイン電極１３とを形成する。

【０１５１】このチタン膜の反応性イオンエッチング処
理は、六フッ化イオウ（ＳＦ₆ ）と酸素（Ｏ₂ ）との混
合ガスからなる反応ガスを用いて行い、酸化インジウム
スズ膜の反応性イオンエッチング処理は、反応ガスとし
てメタン（ＣＨ₄ ）と四塩化炭素（ＣＣｌ₄ ）と水素
（Ｈ₂ ）との混合ガスを用いて行う。

【０１５２】その後、ソースドレイン電極１３をパター
ニングするためのエッチングマスクとして用いたフォト
レジスト２７を除去する。フォトレジスト２７の除去
は、硫酸（Ｈ₂ ＳＯ₄ ）と過酸化水素（Ｈ₂ Ｏ₂ ）との
混合溶液を用いる。

【０１５３】つぎに図８に示すように、基板１１の全面
に非単結晶シリコンからなる半導体膜１５材料を１５０
ｎｍの膜厚で形成する。この半導体膜１５材料は、反応
ガスとしてモノシラン（ＳｉＨ₄ ）を用いるプラズマ化
学的気相成長装置により形成する。

【０１５４】その後、半導体膜１５材料上の全面に酸化
シリコン（ＳｉＯ₂ ）膜からなるゲート絶縁膜１７を１
００ｎｍの膜厚で形成する。このゲート絶縁膜１７は、
反応ガスとしてモノシラン（ＳｉＨ₄ ）と酸素（Ｏ₂ ）
とを用いるプラズマ化学的気相成長装置により形成す
る。

【０１５５】その後、ゲート絶縁膜１７材料上の全面に
モリブデン（Ｍｏ）膜からなるゲート電極１９材料を２
００ｎｍの膜厚で形成する。このモリブデン膜は、スパ
ッタリング装置を用いて形成する。

【０１５６】その後、ゲート電極１９材料上の全面に回
転塗布法を用いて、感光性材料であるフォレジスト２７
を形成する。その後、所定のフォトマスクを用いて露光
処理と現像処理とを行い、フォレジスト２７をゲート電
極１９のパターン形状にパターニングする。

【０１５７】つぎに、このパターニングしたフォトレジ
ストをエッチングマスクとして用いて、湿式エッチング
法にてモリブデン膜をパターニングしてゲート電極１９
を形成する。

【０１５８】このモリブデン膜からなるゲート電極１９
の湿式エッチング処理は、エッチング液としてリン酸
（Ｈ₃ ＰＯ₄ ）と硝酸（ＨＮＯ₃ ）と酢酸（ＣＨ₃ ＣＯ
ＯＨ）との混合溶液を用いて行う。

【０１５９】その後、フォトレジストをエッチングマス
クに用いて、ゲート絶縁膜１７材料と半導体膜１５材料
と中間膜３７材料とを反応性イオンエッチング処理によ
りパターニングして、ゲート絶縁膜１７と半導体膜１５
と中間膜３７とを形成する。

【０１６０】このゲート絶縁膜１７材料と半導体膜１５
材料と中間膜３７材料との反応性イオンエッチング処理
は、エッチングガスとして六フッ化イオウ（ＳＦ₆ ）と
酸素（Ｏ₂ ）との混合ガスを用いて行う。

【０１６１】そしてこのゲート絶縁膜１７と半導体膜１
５と中間膜３７とを形成するための反応性イオンエッチ
ング処理において、中間膜３７を完全にエッチング終了
した時点でエッチング処理を終了せず、エッチング処理
を継続してオーバーエッチング処理を行って、半導体膜
１５のパターン形状をゲート絶縁膜１７とゲート電極１
９より小さくする。

【０１６２】このときオーバーエッチング処理時間を制
御することによって、半導体膜１５の外周部を、ゲート
電極１９とゲート絶縁膜１７の外周部より後退させる寸
法を調整する。

【０１６３】このことにより、ゲート絶縁膜１７とゲー
ト電極１９の外周部から０．２μｍから１．０μｍ後退
した半導体膜１５を形成することができる。

【０１６４】この結果、ソースドレイン電極１３と半導
体膜１５とのあいだで、しかもこの半導体膜１５にほぼ
整合する領域に中間膜３７を形成することができる。

【０１６５】このように本発明の薄膜トランジスタの製
造方法においては、半導体膜１５のオーバーエッチング
処理を行ってそのパターン寸法を小さくし、半導体膜１
５に対してひさし状のゲート絶縁膜１７とゲート電極１
９を有する薄膜トランジスタを形成している。

【０１６６】なお中間膜３７下層のソースドレイン電極
１３は、中間膜３７のエッチング処理が終了しソースド
レイン電極１３表面が露出しても、前述の中間膜３７の
エッチングガスでソースドレイン電極１３材料である酸
化インジウムスズはほとんどエッチングされない。この
ためにソースドレイン電極１３の膜厚の減少は発生しな
い。

【０１６７】このように本発明においては、ゲート絶縁
膜１７側壁部のダメージや、ゲート絶縁膜１７の側壁部
に導電材料が付着することに起因する、ゲート電極１９
とソースドレイン電極１３間、あるいはゲート電極１９
と半導体膜１５間に短絡は発生しない。このため薄膜ト
ランジスタはリーク電流の発生がなく、良好なトランジ
スタ特性を示す薄膜トランジスタを提供することができ
る。

【０１６８】さらに図９に示す薄膜トランジスタでは、
中間膜３７を設けることにより、ソースドレイン電極１
３と半導体膜１５との相互の反応を防止することができ
るとともに、半導体膜１５と中間膜３７との整流性を利
用し、薄膜トランジスタのスイッチング特性を改善する
ことができる。

【０１６９】この図７から図９を用いて説明した実施例
の薄膜トランジスタにおいて、中間膜３７に不純物イオ
ンとしてリン（Ｐ）イオンを導入してもよい。

【０１７０】中間膜３７に不純物イオンを導入すると、
この中間膜３７に接触する半導体膜１５にリンイオンを
拡散させることができ、半導体膜１５の導電型をＮ型と
することができる。

【０１７１】このように半導体膜１５の導電型をＮ型の
半導体にすると、薄膜トランジスタのチャネル領域をＮ
型とすることができ、リーク電流を低減し、さらに半導
体膜１５とソースドレイン電極１３と中間膜３７との相
互にの接続抵抗を低くすることができる。

【０１７２】この不純物イオンを含む中間膜３７の形成
は、反応性スパッタリング装置を用いて、反応ガスとし
てホスフィン（ＰＨ₃ ）を導入して、リンイオンを含む
チタンを形成する。

【０１７３】さらに図７から図９を用いて説明した実施
例の薄膜トランジスタにおいて、半導体膜１５とゲート
絶縁膜１７の外周部を、ゲート電極１９の外周部より後
退させて、ゲート電極１９をゲート絶縁膜１７と半導体
膜１５とに対してひさし状に設けてもよい。この後退量
は０．２μｍから１．０μｍとする。

【０１７４】このような構造にしても、ゲート絶縁膜１
７側壁部のダメージや、ゲート絶縁膜１７の側壁部に導
電材料が付着することに起因する、ゲート電極１９とソ
ースドレイン電極１３間、あるいはゲート電極１９と半
導体膜１５間に短絡は発生しない。

【０１７５】このため薄膜トランジスタはリーク電流の
発生がなく、良好なトランジスタ特性を示す薄膜トラン
ジスタを提供することができる。

【０１７６】さらに図７から図９を用いて説明した実施
例における薄膜トランジスタにおいて、半導体膜１５の
側壁部に酸化シリコン膜からなる絶縁膜を設けてもよ
い。このことによって、ゲート電極１９とソースドレイ
ン電極１３間、あるいはゲート電極１９と半導体膜１５
間に短絡は発生せず、リーク電流の発生がなく、良好な
特性を有する薄膜トランジスタを得ることができる。

【０１７７】以上図１から図９を用いて説明した実施例
においてソースドレイン電極１３材料として、透明導電
膜を適用する例で説明したが、透明導電膜以外に、ソー
スドレイン電極１３材料としては、アルミニウム（Ａ
ｌ）やチタン（Ｔｉ）やタンタル（Ｔａ）やモリブデン
（Ｍｏ）やタングステン（Ｗ）や、あるいはこれらの材
料の合金膜も適用することができる。

【０１７８】つぎに以上の説明と異なる実施例における
薄膜トランジスタの構造とその製造方法とを説明する。
以下に説明する実施例においては、薄膜トランジスタを
液晶表示装置のスイッチング素子として適用する場合の
構造とその製造方法である。まずはじめに本発明の実施
例における薄膜トランジスタの構造を図１０の断面図を
用いて説明する。

【０１７９】図１０に示すように、絶縁性を有するガラ
スからなる基板１１上には光遮光性を有し金属被膜から
なる遮光膜２１と容量下部電極２３とを設ける。さらに
遮光膜２１と容量下部電極２３との上面に層間絶縁膜３
３を設ける。

【０１８０】ここで遮光膜２１は基板１１下面からの光
が薄膜トランジスタに照射され、この薄膜トランジスタ
に光リーク電流が流れることを防止している。このため
遮光膜２１の平面パターン形状は、薄膜トランジスタと
ほぼ同じ大きさか、あるいはやや大きなパターン形状に
なるようにする。

【０１８１】さらに容量下部電極２３は、層間絶縁膜３
３を介してその上面に設ける画素電極２５とで、金属−
絶縁膜−金属構造の容量を構成し、薄膜トランジスタの
ドレインに接続している。そしてこの容量によって、デ
ータ線を介して書き込んだ印加電圧を、つぎに書き込み
までの時間保持する役割をもつ。すなわち、画素電極２
５は容量の上部電極としての役割ももつ。

【０１８２】このように層間絶縁膜３３はデータ保持容
量の絶縁膜としての役割と、遮光膜２１と薄膜トランジ
スタとの絶縁分離としての役割とを備えている。

【０１８３】さらにこの層間絶縁膜３３の上面に、その
間に隙間を設けるようにソースドレイン電極１３と、ド
レインに接続する画素電極２５とを設ける。このソース
ドレイン電極１３と画素電極２５とは、透明導電膜で構
成する。

【０１８４】このソースドレイン電極１３上に非単結晶
シリコン膜からなる半導体膜１５を設け、さらにこの半
導体膜１５上に酸化シリコン膜からなるゲート絶縁膜１
７を設ける。さらにまた、このゲート絶縁膜１７上にモ
リブデン膜からなるゲート電極１９を設ける。そしてシ
リコン膜からなる半導体膜１５が薄膜トランジスタの活
性領域となる。

【０１８５】このようにゲート電極１９の金属と、ゲー
ト絶縁膜１７の絶縁膜と、半導体膜１５の半導体との構
造を有する薄膜トランジスタを構成する。

【０１８６】そして本発明の薄膜トランジスタにおいて
は、半導体膜１５のパターン形状をゲート絶縁膜１７と
ゲート電極１９のパターン形状より小さくする。

【０１８７】この結果、半導体膜１５の外周部はゲート
電極１９とゲート絶縁膜１７の外周部より後退させて、
ゲート電極１９とゲート絶縁膜１７を半導体膜１５に対
してひさし状に設ける。すなわち本発明の薄膜トランジ
スタは、半導体膜１５の外周部と、ゲート電極１９とゲ
ート絶縁膜１７との外周部とは同一パターンとならない
構成を採用している。

【０１８８】この結果、ゲート絶縁膜１７の側壁部のダ
メージや、ゲート絶縁膜１７の側壁部に導電材料が付着
することに起因する、ゲート電極１９とソースドレイン
電極１３間、あるいはゲート電極１９と半導体膜１５間
に短絡は発生しない。

【０１８９】なお本発明の薄膜トランジスタの半導体膜
１５の外周部は、ゲート電極１９とゲート絶縁膜１７の
外周部より０．２μｍから１．０μｍ後退させる。

【０１９０】さらに薄膜トランジスタの下面に、この薄
膜トランジスタへの光照射を防止するための遮光膜２１
を設けている。このため薄膜トランジスタに光リーク電
流が流れることを抑制している

【０１９１】このため薄膜トランジスタはリーク電流の
発生がなく、良好なトランジスタ特性を示す薄膜トラン
ジスタを提供することができる。

【０１９２】つぎに図１０に示す薄膜トランジスタの構
造を形成するための製造方法を、図１０の断面図を用い
て説明する。

【０１９３】まずはじめに、基板１１上に遮光膜２１と
容量下部電極２３材料として、遮光性を有するタンタル
（Ｔａ）膜を全面に形成する。このタンタル膜は１００
ｎｍの膜厚で、スパッタリング法により形成する。

【０１９４】その後、タンタル膜上の全面にフォトレジ
スト（図示せず）を回転塗布法により形成し、所定のフ
ォトマスクを用いて露光処理と現像処理とを行い、フォ
トレジストを遮光膜２１と容量下部電極２３とのパター
ンに形成する。

【０１９５】その後、このパターニングしたフォトレジ
ストをエッチングマスクに用いて、反応性イオンエッチ
ング法により、タンタル膜をパターニングして遮光膜２
１と容量下部電極２３とを形成する。

【０１９６】このタンタル膜の反応性イオンエッチング
処理は、エッチングガスとして六フッ化イオウ（ＳＦ
₆ ）と酸素（Ｏ₂ ）とアルゴン（Ａｒ）との混合ガスを
用いて行う。

【０１９７】その後、全面に化学的気相成長法を用いて
酸化シリコン（ＳｉＯ₂ ）膜からなる層間絶縁膜３３
を、５００ｎｍの膜厚で形成する。この層間絶縁膜３３
は、モノシラン（ＳｉＨ₄ ）と酸素（Ｏ₂ ）とを反応ガ
スとして用いて形成する。

【０１９８】その後のソースドレイン電極１３と半導体
膜１５とゲート絶縁膜１７とゲート電極１９との形成方
法は、図１から図３を用いて説明した方法と同じ処理工
程により形成することができるので、詳細な説明は省略
する。

【０１９９】この図１０を用いて説明した実施例におけ
る薄膜トランジスタにおいて、ゲート電極１９のパター
ン形状より半導体膜１５とゲート絶縁膜１７とのパター
ン形状を小さくする構造を採用してもよく、さらに半導
体膜１５の側壁部に酸化シリコン膜からなる絶縁膜を設
ける構造を採用してもよい。

【０２００】これらの構造を適用することによって、ゲ
ート電極１９とソースドレイン電極１３間、あるいはゲ
ート電極１９と半導体膜１５間の短絡の発生を防止し、
良好な特性を有する薄膜トランジスタを得ることができ
る。

【０２０１】つぎに図１０を用いて説明した実施例と異
なる実施例における薄膜トランジスタの構造とその製造
方法とを説明する。以下に説明する実施例においては、
薄膜トランジスタを液晶表示装置のスイッチング素子と
して適用する場合の構造と製造方法である。まずはじめ
に本発明の実施例における薄膜トランジスタの構造を図
１１の断面図を用いて説明する。

【０２０２】図１１に示すように、絶縁性を有するガラ
スからなる基板１１上には光遮光性を有し金属被膜から
なる遮光膜２１と容量下部電極２３とを設ける。さらに
遮光膜２１と容量下部電極２３との上面に層間絶縁膜３
３を設ける。

【０２０３】ここで遮光膜２１は基板１１下面からの光
が薄膜トランジスタに照射され、この薄膜トランジスタ
に光リーク電流が流れることを防止している。このため
遮光膜２１の平面パターン形状は、薄膜トランジスタと
ほぼ同じ大きさか、あるいはやや大きなパターン形状に
なるようにする。

【０２０４】さらに容量下部電極２３は、層間絶縁膜３
３を介してその上面に設ける画素電極２５とで、金属−
絶縁膜−金属構造の容量を構成し、薄膜トランジスタの
ドレインに接続している。そしてこの容量によって、デ
ータ線を介して書き込んだ印加電圧を、つぎに書き込み
までの時間保持する役割をもつ。すなわち、画素電極２
５は容量の上部電極としての役割ももつ。

【０２０５】このように層間絶縁膜３３はデータ保持容
量の絶縁膜としての役割と、遮光膜２１と薄膜トランジ
スタとの絶縁分離としての役割とを備えている。

【０２０６】さらにこの層間絶縁膜３３の上面に、その
間に隙間を設けるようにソースドレイン電極１３と、ド
レインに接続する画素電極２５とを設ける。このソース
ドレイン電極１３と画素電極２５とは、透明導電膜で構
成する。

【０２０７】このソースドレイン電極１３上面にチタン
（Ｔｉ）膜からなる中間膜３７を設ける。さらにこの中
間膜３７上に非単結晶シリコン膜からなる半導体膜１５
を設け、さらにこの半導体膜１５上に酸化シリコン膜か
らなるゲート絶縁膜１７を設ける。さらにまた、このゲ
ート絶縁膜１７上にモリブデン膜からなるゲート電極１
９を設ける。そしてシリコン膜からなる半導体膜１５が
薄膜トランジスタの活性領域となる。

【０２０８】このようにゲート電極１９の金属と、ゲー
ト絶縁膜１７の絶縁膜と、半導体膜１５の半導体との構
造を有する薄膜トランジスタを構成する。

【０２０９】そして本発明の薄膜トランジスタにおいて
は、半導体膜１５のパターン形状をゲート絶縁膜１７と
ゲート電極１９のパターン形状より小さくする。

【０２１０】このように半導体膜１５の外周部はゲート
電極１９とゲート絶縁膜１７の外周部より後退させて、
ゲート電極１９とゲート絶縁膜１７を半導体膜１５に対
してひさし状に設ける。すなわち本発明の薄膜トランジ
スタは、半導体膜１５の外周部と、ゲート電極１９とゲ
ート絶縁膜１７との外周部とは同一パターンとならない
構成を採用している。

【０２１１】この結果、ゲート絶縁膜１７の側壁部のダ
メージや、ゲート絶縁膜１７の側壁部に導電材料が付着
することに起因する、ゲート電極１９とソースドレイン
電極１３間、あるいはゲート電極１９と半導体膜１５間
に短絡は発生しない。

【０２１２】なお本発明の薄膜トランジスタの半導体膜
１５の外周部は、ゲート電極１９とゲート絶縁膜１７の
外周部より０．２μｍから１．０μｍ後退させる。

【０２１３】さらに薄膜トランジスタの下面に、この薄
膜トランジスタへの光照射を防止するための遮光膜２１
を設けている。このため薄膜トランジスタに光リーク電
流が流れることを抑制している

【０２１４】このため薄膜トランジスタはリーク電流の
発生がなく、良好なトランジスタ特性を示す薄膜トラン
ジスタを提供することができる。

【０２１５】さらに図１１に示す薄膜トランジスタで
は、中間膜３７を設けることにより、透明導電膜からな
るソースドレイン電極１３と、半導体膜１５との相互の
反応を防止することができるとともに、半導体膜１５と
中間膜３７との整流性を利用して、薄膜トランジスタの
スイッチング特性を改善することができる。

【０２１６】つぎに図１１に示す薄膜トランジスタ構造
を形成するための製造方法を、説明する。

【０２１７】まずはじめに、基板１１上に遮光膜２１と
容量下部電極２３材料として、遮光性を有するタンタル
（Ｔａ）膜を全面に形成する。このタンタル膜は１００
ｎｍの膜厚で、スパッタリング法により形成する。

【０２１８】その後、タンタル膜上の全面にフォトレジ
スト（図示せず）を回転塗布法により形成し、所定のフ
ォトマスクを用いて露光処理と現像処理とを行い、フォ
トレジストを遮光膜２１と容量下部電極２３とのパター
ンに形成する。

【０２１９】その後、このパターニングしたフォトレジ
ストをエッチングマスクに用いて、反応性イオンエッチ
ング法により、タンタル膜をパターニングして遮光膜２
１と容量下部電極２３とを形成する。

【０２２０】このタンタル膜の反応性イオンエッチング
処理は、エッチングガスとして六フッ化イオウ（ＳＦ
₆ ）と酸素（Ｏ₂ ）とアルゴン（Ａｒ）との混合ガスを
用いて行う。

【０２２１】その後、全面に化学的気相成長法を用いて
酸化シリコン（ＳｉＯ₂ ）膜からなる層間絶縁膜３３
を、５００ｎｍの膜厚で形成する。この層間絶縁膜３３
は、モノシラン（ＳｉＨ₄ ）と酸素（Ｏ₂ ）とを反応ガ
スとして用いて形成する。

【０２２２】その後のソースドレイン電極１３と中間膜
３７と半導体膜１５とゲート絶縁膜１７とゲート電極１
９との形成方法は、図７から図９を用いて説明した方法
と同じ処理工程により形成することができるので、詳細
な説明は省略する。

【０２２３】この図１１を用いて説明した実施例におい
て、中間膜３７に不純物イオンとしてリン（Ｐ）イオン
を導入してもよい。この中間膜３７に不純物イオンを導
入すると、この中間膜３７に接触する半導体膜１５にリ
ンイオンを拡散させることができ、半導体膜１５の導電
型をＮ型とすることができる。

【０２２４】このように半導体膜１５の導電型をＮ型の
半導体にすると、薄膜トランジスタのチャネル領域をＮ
型とすることができ、リーク電流を低減し、さらに半導
体膜１５とソースドレイン電極１３と中間膜３７との相
互の接続抵抗を低くすることができる。

【０２２５】この不純物イオンを含む中間膜３７の形成
は、反応性スパッタリング装置を用いて、反応ガスとし
てホスフィン（ＰＨ₃ ）を導入して、リンイオンを含む
チタンを形成すればよい。

【０２２６】この図１０を用いて説明した実施例におけ
る薄膜トランジスタにおいて、ゲート電極１９のパター
ン形状より半導体膜１５とゲート絶縁膜１７とのパター
ン形状を小さくする構造を採用してもよく、さらに半導
体膜１５の側壁部に酸化シリコン膜からなる絶縁膜を設
ける構造を採用してもよい。

【０２２７】これらの構造を適用することによって、ゲ
ート電極１９とソースドレイン電極１３間、あるいはゲ
ート電極１９と半導体膜１５間の短絡の発生を防止し、
良好な特性を有する薄膜トランジスタを得ることができ
る。

【０２２８】つぎに図１１を用いて説明した実施例と異
なる実施例における薄膜トランジスタの構造とその製造
方法とを説明する。以下に説明する実施例においては、
薄膜トランジスタを液晶表示装置のスイッチング素子と
して適用する場合の構造と製造方法である。まずはじめ
に本発明の実施例における薄膜トランジスタの構造を図
１２の断面図を用いて説明する。

【０２２９】図１２に示すように、絶縁性を有するガラ
スからなる基板１１上には光遮光性を有し金属被膜から
なる遮光膜２１と容量下部電極２３とを設ける。さらに
この容量下部電極２３の表面に酸化タンタル膜（Ｔａ₂
Ｏ₅ ）からなる酸化膜３５を設ける。またさらに遮光膜
２１と容量下部電極２３との上面に層間絶縁膜３３を設
ける。

【０２３０】ここで遮光膜２１は基板１１下面からの光
が薄膜トランジスタに照射され、この薄膜トランジスタ
に光リーク電流が流れることを防止している。このため
遮光膜２１の平面パターン形状は、薄膜トランジスタと
ほぼ同じ大きさか、あるいはやや大きなパターン形状に
なるようにする。

【０２３１】さらに容量下部電極２３は、その表面の酸
化膜３５と層間絶縁膜３３を介してその上面に設ける画
素電極２５とで、金属−絶縁膜−金属構造の容量を構成
し、薄膜トランジスタのドレインに接続している。そし
てこの容量によって、データ線を介して書き込んだ印加
電圧を、つぎに書き込みまでの時間保持する役割をも
つ。

【０２３２】さらに容量下部電極２３表面の酸化膜３５
は層間絶縁膜３７にピンホールなどの膜欠陥が生じた場
合においても、酸化膜３５の働きによって画素電極２５
と容量下部電極２３との電気的短絡の発生を防止する役
割をもつ。

【０２３３】このように層間絶縁膜３３はデータ保持容
量の絶縁膜としての役割と、遮光膜２１と薄膜トランジ
スタとの絶縁分離としての役割とを備えている。

【０２３４】さらにこの層間絶縁膜３３の上面に、その
間に隙間を設けるようにソースドレイン電極１３と、ド
レインに接続する画素電極２３とを設ける。このソース
ドレイン電極１３と画素電極２３とは、透明導電膜で構
成する。

【０２３５】このソースドレイン電極１３上にに非単結
晶シリコン膜からなる半導体膜１５を設け、さらにこの
半導体膜１５上に酸化シリコン膜からなるゲート絶縁膜
１７を設ける。さらにまた、このゲート絶縁膜１７上に
モリブデン膜からなるゲート電極１９を設ける。そして
シリコン膜からなる半導体膜１５が薄膜トランジスタの
活性領域となる。

【０２３６】このようにゲート電極１９の金属と、ゲー
ト絶縁膜１７の絶縁膜と、半導体膜１５の半導体との構
造を有する薄膜トランジスタを構成する。

【０２３７】そして本発明の薄膜トランジスタにおいて
は、半導体膜１５のパターン形状をゲート絶縁膜１７と
ゲート電極１９のパターン形状より小さくする。

【０２３８】このように半導体膜１５の外周部はゲート
電極１９とゲート絶縁膜１７の外周部より後退させて、
ゲート電極１９とゲート絶縁膜１７を半導体膜１５に対
してひさし状に設ける。すなわち本発明の薄膜トランジ
スタは、半導体膜１５の外周部と、ゲート電極１９とゲ
ート絶縁膜１７との外周部とは同一パターンとならない
構成を採用している。

【０２３９】この結果、ゲート絶縁膜１７の側壁部のダ
メージや、ゲート絶縁膜１７の側壁部に導電材料が付着
することに起因する、ゲート電極１９とソースドレイン
電極１３間、あるいはゲート電極１９と半導体膜１５間
に短絡は発生しない。

【０２４０】なお本発明の薄膜トランジスタの半導体膜
１５の外周部は、ゲート電極１９とゲート絶縁膜１７の
外周部より０．２μｍから１．０μｍ後退させる。

【０２４１】さらに薄膜トランジスタの下面に、この薄
膜トランジスタへの光照射を防止するための遮光膜２１
を設けている。このため薄膜トランジスタに光リーク電
流が流れることを抑制している

【０２４２】このため薄膜トランジスタはリーク電流の
発生がなく、良好なトランジスタ特性を示す薄膜トラン
ジスタを提供することができる。

【０２４３】さらに図１２に示す薄膜トランジスタにお
いては、容量下部電極２３表面に酸化膜３５を設けてい
る。この酸化膜３５は層間絶縁膜３７にピンホールなど
の膜欠陥が生じた場合においても、酸化膜３５の働きに
よって画素電極２５と容量下部電極２３との電気的短絡
の発生を防止することができる。

【０２４４】さらに容量下部電極２３の表面に酸化膜３
５を設けることによって、図１２に示す実施例における
薄膜トランジスタは、図１０と図１１とを用いて説明し
た薄膜トランジスタの層間絶縁膜３３より、その膜厚を
薄くすることができる。

【０２４５】つぎに図１２に示す薄膜トランジスタ構造
を形成するための製造方法を、説明する。

【０２４６】図１２に示すようにまずはじめに、基板１
１上の全面に遮光膜２１と容量下部電極２３材料とし
て、遮光性を有するタンタル（Ｔａ）膜を形成する。こ
のタンタル膜は１００ｎｍの膜厚で、スパッタリング法
により形成する。

【０２４７】その後、タンタル膜上の全面にフォトレジ
スト（図示せず）を回転塗布法により形成し、所定のフ
ォトマスクを用いて露光処理と現像処理とを行い、フォ
トレジストを遮光膜２１と容量下部電極２３とのパター
ンに形成する。

【０２４８】その後、このパターニングしたフォトレジ
ストをエッチングマスクに用いて、反応性イオンエッチ
ング法により、タンタル膜をパターニングして遮光膜２
１と容量下部電極２３とを形成する。

【０２４９】このタンタル膜の反応性イオンエッチング
処理は、エッチングガスとして六フッ化イオウ（ＳＦ
₆ ）と酸素（Ｏ₂ ）とアルゴン（Ａｒ）との混合ガスを
用いて行う。

【０２５０】その後、容量下部電極２３の表面に酸化膜
３５を５０ｎｍの膜厚で形成する。酸化膜３５は、クエ
ン酸を陽極酸化液として用い、白金板とタンタル膜との
間に直流電圧を印加する陽極酸化処理によって形成す
る。

【０２５１】その後、全面に化学的気相成長法を用いて
酸化シリコン（ＳｉＯ₂ ）膜からなる層間絶縁膜３３
を、４００ｎｍの膜厚で形成する。この層間絶縁膜３３
は、モノシラン（ＳｉＨ₄ ）と酸素（Ｏ₂ ）とを反応ガ
スとして用いて形成する。

【０２５２】その後のソースドレイン電極１３と半導体
膜１５とゲート絶縁膜１７とゲート電極１９との形成方
法は、図１から図９を用いて説明した方法と同じ処理工
程により形成することができるので、詳細な説明は省略
する。

【０２５３】この図１２を説明した実施例においても、
ソースドレイン電極１３と半導体膜１５との間にチタン
（Ｔｉ）膜からなる中間膜を設けてもよい。

【０２５４】中間膜を設けることにより、透明導電膜か
らなるソースドレイン電極１３と半導体膜１５との相互
の反応を防止できるとともに、半導体膜１５と中間膜と
の整流性を利用し、薄膜トランジスタのスイッチング特
性を改善することができる。

【０２５５】さらにこの図１２を用いて説明した実施例
において、中間膜に不純物イオンとしてリン（Ｐ）イオ
ンを導入してもよい。この中間膜に不純物イオンを導入
すると、この中間膜に接触する半導体膜１５にリンイオ
ンを拡散させることができ、半導体膜１５の導電型をＮ
型とすることができる。

【０２５６】このように半導体膜１５の導電型をＮ型の
半導体にすると、薄膜トランジスタのチャネル領域をＮ
型とすることができ、リーク電流を低減し、さらに半導
体膜１５とソースドレイン電極１３と中間膜との相互に
の接続抵抗を低くすることができる。

【０２５７】この不純物イオンを含む中間膜３７の形成
は、反応性スパッタリング装置を用いて、反応ガスとし
てホスフィン（ＰＨ₃ ）を導入して、リンイオンを含む
チタンを形成すればよい。

【０２５８】この図１０を用いて説明した実施例におけ
る薄膜トランジスタにおいて、ゲート電極１９のパター
ン形状より半導体膜１５とゲート絶縁膜１７とのパター
ン形状を小さくする構造を採用してもよく、さらに半導
体膜１５の側壁部に酸化シリコン膜からなる絶縁膜を設
ける構造を採用してもよい。

【０２５９】これらの構造を適用することによって、ゲ
ート電極１９とソースドレイン電極１３間、あるいはゲ
ート電極１９と半導体膜１５間の短絡の発生を防止し、
良好な特性を有する薄膜トランジスタを得ることができ
る。

【０２６０】以上図１から図１２を用いて説明した本発
明の薄膜トランジスタにおいては、半導体膜１５のパタ
ーン形状をゲート絶縁膜１７とゲート電極１９とのパタ
ーン形状より小さくするか、あるいは半導体膜１５とゲ
ート絶縁膜１７とのパターン形状をゲート電極１９のパ
ターン形状より小さくする構造を適用する実施例で説明
した。

【０２６１】しかしながら、ゲート電極１９とゲート絶
縁膜１７と半導体膜１５とは、その外周部が順次小さく
なるようなパターン形状を、本発明の薄膜トランジスタ
において適用してもよい。

【０２６２】さらに図１から図１２を用いて説明した本
発明の薄膜トランジスタにおいて、半導体膜１５のパタ
ーン形状あるいは半導体膜１５とゲート絶縁膜１７のパ
ターン形状を、ゲート電極１９のパターン形状より小さ
くするためのエッチング処理方法としては、乾式エッチ
ングである反応性イオンエッチング法を適用する実施例
で説明した。

【０２６３】しかしながら反応性イオンエッチング法を
適用してゲート電極１９とゲート絶縁膜１７と半導体膜
１５とをほぼ同じパターン形状で形成後、半導体膜１５
の側壁部を湿式エッチング処理して、ゲート電極１９よ
り小さなパターン形状の半導体膜１５を形成することが
できる。

【０２６４】この湿式エッチングによる半導体膜１５側
壁部のエッチング液としては、硝酸（ＨＮＯ₃ ）とフッ
酸（ＨＦ）との混合溶液を用いる。

【０２６５】さらにこの湿式エッチング処理を適用する
と、ゲート電極１９と半導体膜１５より小さなパターン
形状のゲート絶縁膜１７を形成することができる。

【０２６６】このようなゲート電極１９と半導体膜１５
とのパターン形状より小さなパターン形状を有する薄膜
トランジスタ構造を適用することによって、ゲート電極
１９とソースドレイン電極１３間、あるいはゲート電極
１９と半導体膜１５間の短絡の発生を防止し、良好な特
性を有する薄膜トランジスタを得ることができる。

【０２６７】このゲート電極１９と半導体膜１５とのパ
ターン形状より小さなパターン形状を有する薄膜トラン
ジスタの製造方法としては、反応性イオンエッチング法
を適用してゲート電極１９とゲート絶縁膜１７と半導体
膜１５とをほぼ同じパターン形状でパターン形成する。
その後、酸化シリコン膜からなるゲート絶縁膜１７を採
用しているときは、バッファードフッ酸を用いて側壁部
を湿式エッチング処理して形成する。

【０２６８】なおこの酸化シリコン膜からなるゲート絶
縁膜１７をエッチングするバッファードフッ酸は、フッ
酸（ＨＦ）とフッ化アンモニウム（ＮＨ₄ Ｆ）との混合
水溶液からなる。

【０２６９】以上の実施例の説明では、ゲート電極１９
としてはモリブデン（Ｍｏ）を用いる実施例で説明した
がモリブデン以外に、タンタル（Ｔａ）やチタン（Ｔ
ｉ）やアルミニウム（Ａｌ）やタングステン（Ｗ）や、
あるいはこれらの合金膜も適用することができる。

【０２７０】さらにゲート電極１９としては、不純物を
含むシリコン膜を適用してもよい。そしてゲート電極１
９に導入する不純物としてはリン（Ｐ）やボロン（Ｂ）
を用いる。

【０２７１】さらに中間膜３７に添加する不純物イオン
としては、リン（Ｐ）イオン以外に窒素（Ｎ）やホウ素
（Ｂ）や砒素（Ａｓ）の不純物イオンを適用することが
できる。

【０２７２】さらに半導体膜１５として非晶質シリコン
膜や多結晶シリコン膜からなる非単結晶シリコン膜を本
発明では適用するが、これらの被膜にアルゴンレーザ光
やエキシマレーザ光を照射して、その粒径を大きくした
非単結晶シリコン膜や単結晶シリコン膜や、あるいは単
結晶シリコン膜と非単結晶シリコン膜とが混在する半導
体膜も、本発明では適用することができる。

【０２７３】さらにゲート絶縁膜１７としては酸化シリ
コン膜を適用する実施例で以上説明したが、酸化シリコ
ン膜以外に窒化シリコン膜や酸化タンタル膜や酸化窒化
シリコン膜や酸化アルミニウム膜や、あるいはこれらの
被膜の複合膜もゲート絶縁膜として、本発明では適用す
ることができる。

【０２７４】さらに以上説明した本発明の実施例におい
ては、層間絶縁膜３３として酸化シリコン膜を用いる例
で説明したが、酸化シリコン膜以外にリンやボロンを含
む酸化シリコン膜や窒化シリコン膜や酸化タンタル膜
や、あるいは有機樹脂絶縁膜であるポリイミド膜やカラ
ーフィルター膜も層間絶縁膜３３として適用することが
できる。

【０２７５】あるいは層間絶縁膜３３としては、塗布ガ
ラス（ＳＯＧ）膜を用いてもよい。この塗布ガラス膜は
酸化シリコンと溶媒とを混合したものであり、回転塗布
法により基板１１に形成後、２５０℃から３００℃の温
度で加熱処理して、塗布ガラス膜中の溶媒を蒸発させて
形成する。

【０２７６】

【発明の効果】以上の説明から明らかなように本発明の
実施例における薄膜トランジスタ構造においては、半導
体膜のパターン形状をゲート電極のパターン形状より小
さくする構成や、あるいは半導体膜のパターン形状をゲ
ート電極とゲート絶縁膜のパターン形状より小さくする
構成を採用している。

【０２７７】このため半導体膜の外周部を、ゲート電極
および／またはゲート絶縁膜の外周部より後退させて、
ゲート電極および／またはゲート絶縁膜を半導体膜に対
してひさし状に設ける。すなわち本発明の薄膜トランジ
スタは、半導体膜とゲート電極とゲート絶縁膜との外周
部は同一パターンとならない構成を採用している。

【０２７８】この結果、ゲート絶縁膜側壁部のダメージ
や、ゲート絶縁膜の側壁部に導電材料が付着することに
起因する、ゲート電極とソースドレイン電極間、あるい
はゲート電極と半導体膜間に短絡は発生しない。

【０２７９】このため薄膜トランジスタはリーク電流の
発生がなく、良好なトランジスタ特性を示す薄膜トラン
ジスタを提供することができる。

【０２８０】さらに本発明の薄膜トランジスタでは、ゲ
ート電極の側壁部に絶縁膜を設ける構成を採用する。こ
のためゲート絶縁膜の側壁部のダメージや、ゲート絶縁
膜の側壁部に導電材料が付着することに起因する、ゲー
ト電極とソースドレイン電極間、あるいはゲート電極と
半導体膜間に短絡は発生しない。

【０２８１】さらに本発明の実施例における薄膜トラン
ジスタにおいては、ソースドレイン電極と半導体膜との
間に中間膜を設けている。このことにより、ソースドレ
イン電極と半導体膜との相互の反応を防止できるととも
に、半導体膜と中間膜との整流性を利用し、薄膜トラン
ジスタのスイッチング特性を改善することができる。

【０２８２】さらに本発明の実施例における薄膜トラン
ジスタにおいては、中間膜に不純物イオンを導入してい
る。この中間膜に不純物イオンを導入すると、この中間
膜に接触する半導体膜に不純物イオンを拡散させること
ができ、薄膜トランジスタのリーク電流を低減し、さら
に半導体膜とソースドレイン電極と中間膜との相互にの
接続抵抗を低くすることができる。

【０２８３】さらに本発明の薄膜トランジスタの下面
に、この薄膜トランジスタへの光照射を防止するための
遮光膜を設けている。このため薄膜トランジスタに光リ
ーク電流が流れることを抑制している

【０２８４】さらに本発明の薄膜トランジスタにおいて
は、容量下部電極表面に酸化膜を設けている。この酸化
膜は層間絶縁膜にピンホールなどの膜欠陥が生じた場合
においても、酸化膜の働きによって画素電極と容量下部
電極との電気的短絡の発生を防止することができる。

【０２８５】さらに容量下部電極の表面に酸化膜を設け
ることによって、層間絶縁膜の膜厚を、この酸化膜を設
けないときと比較して薄くすることができるという効果
も有する。

【図面の簡単な説明】

【図１】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。

【図２】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。

【図３】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。

【図４】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。

【図５】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。

【図６】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。

【図７】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。

【図８】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。

【図９】本発明の実施例における薄膜トランジスタの構
造とその製造方法とを示す断面図である。

【図１０】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。

【図１１】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。

【図１２】本発明の実施例における薄膜トランジスタの
構造とその製造方法とを示す断面図である。

【図１３】従来技術における薄膜トランジスタの構造と
その製造方法とを示す断面図である。

【符号の説明】

１１基板１３ソースドレイン電極１５半導体膜１７ゲート絶縁膜１９ゲート電極２７フォトレジスト３５酸化膜３７中間膜

Claims

【特許請求の範囲】

【請求項１】基板上に設けるソースドレイン電極と、
ソースドレイン電極上に設ける半導体膜と、半導体膜上
に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲー
ト電極とを備え、半導体膜のパターン形状はゲート電極
のパターン形状より小さくすることを特徴とする薄膜ト
ランジスタ。
【請求項２】基板上に設けるソースドレイン電極と、
ソースドレイン電極上に設ける半導体膜と、半導体膜上
に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲー
ト電極とを備え、半導体膜のパターン形状はゲート電極
とゲート絶縁膜とのパターン形状より小さくすることを
特徴とする薄膜トランジスタ。
【請求項３】基板上に設けるソースドレイン電極と、
ソースドレイン電極上に設ける中間膜と、中間膜上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、半導体膜
のパターン形状はゲート電極のパターン形状より小さく
することを特徴とする薄膜トランジスタ。
【請求項４】基板上に設けるソースドレイン電極と、
ソースドレイン電極上に設ける中間膜と、中間膜上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、半導体膜
のパターン形状はゲート電極とゲート絶縁膜とのパター
ン形状より小さくすることを特徴とする薄膜トランジス
タ。
【請求項５】基板上に設けるソースドレイン電極と、
ソースドレイン電極上に設け不純物を含む中間膜と、中
間膜上に設ける半導体膜と、半導体膜上に設けるゲート
絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備
え、半導体膜のパターン形状はゲート電極のパターン形
状より小さくすることを特徴とする薄膜トランジスタ。
【請求項６】基板上に設けるソースドレイン電極と、
ソースドレイン電極上に設け不純物を含む中間膜と、中
間膜上に設ける半導体膜と、半導体膜上に設けるゲート
絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備
え、半導体膜のパターン形状はゲート電極とゲート絶縁
膜とのパターン形状より小さくすることを特徴とする薄
膜トランジスタ。
【請求項７】基板上に設ける遮光膜と、遮光膜上に設
ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイ
ン電極と、このソースドレイン電極上に設ける半導体膜
と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜
上に設けるゲート電極とを備え、半導体膜のパターン形
状はゲート電極のパターン形状より小さくすることを特
徴とする薄膜トランジスタ。
【請求項８】基板上に設ける遮光膜と、遮光膜上に設
ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイ
ン電極と、このソースドレイン電極上に設ける半導体膜
と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜
上に設けるゲート電極とを備え、半導体膜のパターン形
状はゲート電極とゲート絶縁膜とのパターン形状より小
さくすることを特徴とする薄膜トランジスタ。
【請求項９】基板上に設ける遮光膜と、遮光膜上に設
ける層間絶縁膜と、層間絶縁膜上に設けるソースドレイ
ン電極と、ソースドレイン電極上に設ける中間膜と、中
間膜上に設ける半導体膜と、半導体膜上に設けるゲート
絶縁膜と、ゲート絶縁膜上に設けるゲート電極とを備
え、半導体膜のパターン形状はゲート電極のパターン形
状より小さくすることを特徴とする薄膜トランジスタ。
【請求項１０】基板上に設ける遮光膜と、この遮光膜
上に設ける層間絶縁膜と、層間絶縁膜上に設けるソース
ドレイン電極と、ソースドレイン電極上に設ける中間膜
と、中間膜上に設ける半導体膜と、半導体膜上に設ける
ゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極と
を備え、半導体膜のパターン形状はゲート電極とゲート
絶縁膜とのパターン形状より小さくすることを特徴とす
る薄膜トランジスタ。
【請求項１１】基板上に設ける遮光膜と、この遮光膜
上に設ける層間絶縁膜と、層間絶縁膜上に設けるソース
ドレイン電極と、ソースドレイン電極上に設け不純物を
含む中間膜と、中間膜上に設ける半導体膜と、半導体膜
上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲ
ート電極とを備え、半導体膜のパターン形状はゲート電
極のパターン形状より小さくすることを特徴とする薄膜
トランジスタ。
【請求項１２】基板上に設ける遮光膜と、この遮光膜
上に設ける層間絶縁膜と、層間絶縁膜上に設けるソース
ドレイン電極と、ソースドレイン電極上に設け不純物を
含む中間膜と、中間膜上に設ける半導体膜と、半導体膜
上に設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲ
ート電極とを備え、半導体膜のパターン形状はゲート電
極とゲート絶縁膜とのパターン形状より小さくすること
を特徴とする薄膜トランジスタ。
【請求項１３】基板上に設ける遮光膜と容量下部電極
と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層
間絶縁膜上に設けるソースドレイン電極と、このソース
ドレイン電極上に設ける半導体膜と、半導体膜上に設け
るゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極
とを備え、半導体膜のパターン形状はゲート電極のパタ
ーン形状より小さくすることを特徴とする薄膜トランジ
スタ。
【請求項１４】基板上に設ける遮光膜と容量下部電極
と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層
間絶縁膜上に設けるソースドレイン電極と、このソース
ドレイン電極上に設ける半導体膜と、半導体膜上に設け
るゲート絶縁膜と、ゲート絶縁膜上に設けるゲート電極
とを備え、半導体膜のパターン形状はゲート電極とゲー
ト絶縁膜とのパターン形状より小さくすることを特徴と
する薄膜トランジスタ。
【請求項１５】基板上に設ける遮光膜と容量下部電極
と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層
間絶縁膜上に設けるソースドレイン電極と、ソースドレ
イン電極上に設ける中間膜と、中間膜上に設ける半導体
膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁
膜上に設けるゲート電極とを備え、半導体膜のパターン
形状はゲート電極のパターン形状より小さくすることを
特徴とする薄膜トランジスタ。
【請求項１６】基板上に設ける遮光膜と容量下部電極
と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層
間絶縁膜上に設けるソースドレイン電極と、ソースドレ
イン電極上に設ける中間膜と、中間膜上に設ける半導体
膜と、半導体膜上に設けるゲート絶縁膜と、ゲート絶縁
膜上に設けるゲート電極とを備え、半導体膜のパターン
形状はゲート電極とゲート絶縁膜とのパターン形状より
小さくすることを特徴とする薄膜トランジスタ。
【請求項１７】基板上に設ける遮光膜と容量下部電極
と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層
間絶縁膜上に設けるソースドレイン電極と、ソースドレ
イン電極上に設け不純物を含む中間膜と、中間膜上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、半導体膜
のパターン形状はゲート電極のパターン形状より小さく
することを特徴とする薄膜トランジスタ。
【請求項１８】基板上に設ける遮光膜と容量下部電極
と、遮光膜と容量下部電極上に設ける層間絶縁膜と、層
間絶縁膜上に設けるソースドレイン電極と、ソースドレ
イン電極上に設け不純物を含む中間膜と、中間膜上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、半導体膜
のパターン形状はゲート電極とゲート絶縁膜とのパター
ン形状より小さくすることを特徴とする薄膜トランジス
タ。
【請求項１９】基板上に設ける遮光膜と容量下部電極
と、容量下部電極上に設ける酸化膜と、遮光膜と容量下
部電極上に設ける層間絶縁膜と、層間絶縁膜上に設ける
ソースドレイン電極と、このソースドレイン電極上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、半導体膜
のパターン形状はゲート電極のパターン形状より小さく
することを特徴とする薄膜トランジスタ。
【請求項２０】基板上に設ける遮光膜と容量下部電極
と、容量下部電極上に設ける酸化膜と、遮光膜と容量下
部電極上に設ける層間絶縁膜と、層間絶縁膜上に設ける
ソースドレイン電極と、このソースドレイン電極上に設
ける半導体膜と、半導体膜上に設けるゲート絶縁膜と、
ゲート絶縁膜上に設けるゲート電極とを備え、半導体膜
のパターン形状はゲート電極とゲート絶縁膜とのパター
ン形状より小さくすることを特徴とする薄膜トランジス
タ。
【請求項２１】基板上に設ける遮光膜と容量下部電極
と、容量下部電極上に設ける酸化膜と、遮光膜と容量下
部電極上に設ける層間絶縁膜と、層間絶縁膜上に設ける
ソースドレイン電極と、ソースドレイン電極上に設ける
中間膜と、中間膜上に設ける半導体膜と、半導体膜上に
設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート
電極とを備え、半導体膜のパターン形状はゲート電極の
パターン形状より小さくすることを特徴とする薄膜トラ
ンジスタ。
【請求項２２】基板上に設ける遮光膜と容量下部電極
と、容量下部電極上に設ける酸化膜と、遮光膜と容量下
部電極上に設ける層間絶縁膜と、層間絶縁膜上に設ける
ソースドレイン電極と、ソースドレイン電極上に設ける
中間膜と、中間膜上に設ける半導体膜と、半導体膜上に
設けるゲート絶縁膜と、ゲート絶縁膜上に設けるゲート
電極とを備え、半導体膜のパターン形状はゲート電極と
ゲート絶縁膜とのパターン形状より小さくすることを特
徴とする薄膜トランジスタ。
【請求項２３】基板上に設ける遮光膜と容量下部電極
と、容量下部電極上に設ける酸化膜と、遮光膜と容量下
部電極上に設ける層間絶縁膜と、層間絶縁膜上に設ける
ソースドレイン電極と、ソースドレイン電極上に設け不
純物を含む中間膜と、中間膜上に設ける半導体膜と、半
導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設
けるゲート電極とを備え、半導体膜のパターン形状はゲ
ート電極のパターン形状より小さくすることを特徴とす
る薄膜トランジスタ。
【請求項２４】基板上に設ける遮光膜と容量下部電極
と、容量下部電極上に設ける酸化膜と、遮光膜と容量下
部電極上に設ける層間絶縁膜と、層間絶縁膜上に設ける
ソースドレイン電極と、ソースドレイン電極上に設け不
純物を含む中間膜と、中間膜上に設ける半導体膜と、半
導体膜上に設けるゲート絶縁膜と、ゲート絶縁膜上に設
けるゲート電極とを備え、半導体膜のパターン形状はゲ
ート電極とゲート絶縁膜とのパターン形状より小さくす
ることを特徴とする薄膜トランジスタ。
【請求項２５】半導体膜はその側壁部に絶縁膜を設け
ることを特徴とする請求項１、２、３、４、５、６、
７、８、９、１０、１１、１２、１３、１４、１５、１
６、１７、１８、１９、２０、２１、２２、２３、ある
いは２４に記載の薄膜トランジスタ。
【請求項２６】ゲート絶縁膜は半導体膜とゲート電極
とのパターン形状より小さいことを特徴とする請求項
１、２、３、４、５、６、７、８、９、１０、１１、１
２、１３、１４、１５、１６、１７、１８、１９、２
０、２１、２２、２３、あるいは２４に記載の薄膜トラ
ンジスタ。
【請求項２７】半導体膜とゲート絶縁膜とゲート電極
のパターン形状は上面から下面に順次小さくすることを
特徴とする請求項１、２、３、４、５、６、７、８、
９、１０、１１、１２、１３、１４、１５、１６、１
７、１８、１９、２０、２１、２２、２３、あるいは２
４に記載の薄膜トランジスタ。
【請求項２８】基板上にソースドレイン電極材料を形
成し、ソースドレイン電極材料上にフォトレジストを形
成し、フォトレジストをエッチングマスクに用いてソー
スドレイン電極材料をエッチングしてソースドレイン電
極を形成する工程と、半導体膜材料とゲート絶縁膜材料
とゲート電極材料とを順次形成し、ゲート電極材料上に
フォトレジストを形成する工程と、フォトレジストをエ
ッチングマスクに用いて半導体膜材料とゲート絶縁膜材
料とゲート電極材料とをエッチングしてゲート電極とゲ
ート絶縁膜とこのゲート電極よりパターン形状の小さな
半導体膜を形成する工程とを有することを特徴とする薄
膜トランジスタの製造方法。
【請求項２９】基板上にソースドレイン電極材料を形
成し、ソースドレイン電極材料上にフォトレジストを形
成し、フォトレジストをエッチングマスクに用いてソー
スドレイン電極材料をエッチングしてソースドレイン電
極を形成する工程と、半導体膜材料とゲート絶縁膜材料
とゲート電極材料とを順次形成し、ゲート電極材料上に
フォトレジストを形成する工程と、フォトレジストをエ
ッチングマスクに用いて半導体膜材料とゲート絶縁膜材
料とゲート電極材料とをエッチングしてゲート電極とゲ
ート絶縁膜とこのゲート電極とゲート絶縁膜よりパター
ン形状の小さな半導体膜を形成する工程とを有すること
を特徴とする薄膜トランジスタの製造方法。
【請求項３０】基板上にソースドレイン電極材料と中
間膜材料を形成し、中間膜材料上にフォトレジストを形
成し、フォトレジストをエッチングマスクに用いて中間
膜材料とソースドレイン電極材料をエッチングして中間
膜とソースドレイン電極を形成する工程と、半導体膜材
料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングしてゲート電極とゲート絶縁膜とこのゲート電極よ
りパターン形状の小さな半導体膜を形成する工程とを有
することを特徴とする薄膜トランジスタの製造方法。
【請求項３１】基板上にソースドレイン電極材料と中
間膜材料を形成し、中間膜材料上にフォトレジストを形
成し、フォトレジストをエッチングマスクに用いて中間
膜材料とソースドレイン電極材料をエッチングして中間
膜とソースドレイン電極を形成する工程と、半導体膜材
料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングしてゲート電極とゲート絶縁膜とこのゲート電極と
ゲート絶縁膜よりパターン形状の小さな半導体膜を形成
する工程とを有することを特徴とする薄膜トランジスタ
の製造方法。
【請求項３２】基板上にソースドレイン電極材料と不
純物を含む中間膜材料を形成し、中間膜材料上にフォト
レジストを形成し、フォトレジストをエッチングマスク
に用いて中間膜材料とソースドレイン電極材料をエッチ
ングして中間膜とソースドレイン電極を形成する工程
と、半導体膜材料とゲート絶縁膜材料とゲート電極材料
とを順次形成し、ゲート電極材料上にフォトレジストを
形成する工程と、フォトレジストをエッチングマスクに
用いて半導体膜材料とゲート絶縁膜材料とゲート電極材
料とをエッチングしてゲート電極とゲート絶縁膜とこの
ゲート電極よりパターン形状の小さな半導体膜を形成す
る工程とを有することを特徴とする薄膜トランジスタの
製造方法。
【請求項３３】基板上にソースドレイン電極材料と不
純物を含む中間膜材料を形成し、中間膜材料上にフォト
レジストを形成し、フォトレジストをエッチングマスク
に用いて中間膜材料とソースドレイン電極材料をエッチ
ングして中間膜とソースドレイン電極を形成する工程
と、半導体膜材料とゲート絶縁膜材料とゲート電極材料
とを順次形成し、ゲート電極材料上にフォトレジストを
形成する工程と、フォトレジストをエッチングマスクに
用いて半導体膜材料とゲート絶縁膜材料とゲート電極材
料とをエッチングしてゲート電極とゲート絶縁膜とこの
ゲート電極とゲート絶縁膜よりパターン形状の小さな半
導体膜を形成する工程とを有することを特徴とする薄膜
トランジスタの製造方法。
【請求項３４】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料を形成し、ソースドレイン電極材料上にフォトレジス
トを形成し、フォトレジストをエッチングマスクに用い
てソースドレイン電極材料をエッチングしてソースドレ
イン電極を形成する工程と、半導体膜材料とゲート絶縁
膜材料とゲート電極材料とを順次形成し、ゲート電極材
料上にフォトレジストを形成する工程と、フォトレジス
トをエッチングマスクに用いて半導体膜材料とゲート絶
縁膜材料とゲート電極材料とをエッチングしてゲート電
極とゲート絶縁膜とこのゲート電極よりパターン形状の
小さな半導体膜を形成する工程とを有することを特徴と
する薄膜トランジスタの製造方法。
【請求項３５】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料を形成し、ソースドレイン電極材料上にフォトレジス
トを形成し、フォトレジストをエッチングマスクに用い
てソースドレイン電極材料をエッチングしてソースドレ
イン電極を形成する工程と、半導体膜材料とゲート絶縁
膜材料とゲート電極材料とを順次形成し、ゲート電極材
料上にフォトレジストを形成する工程と、フォトレジス
トをエッチングマスクに用いて半導体膜材料とゲート絶
縁膜材料とゲート電極材料とをエッチングしてゲート電
極とゲート絶縁膜とこのゲート電極とゲート絶縁膜より
パターン形状の小さな半導体膜を形成する工程とを有す
ることを特徴とする薄膜トランジスタの製造方法。
【請求項３６】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料と中間膜材料を形成し、中間膜材料上にフォトレジス
トを形成し、フォトレジストをエッチングマスクに用い
て中間膜材料とソースドレイン電極材料をエッチングし
て中間膜とソースドレイン電極を形成する工程と、半導
体膜材料とゲート絶縁膜材料とゲート電極材料とを順次
形成し、ゲート電極材料上にフォトレジストを形成する
工程と、フォトレジストをエッチングマスクに用いて半
導体膜材料とゲート絶縁膜材料とゲート電極材料とをエ
ッチングしてゲート電極とゲート絶縁膜とこのゲート電
極よりパターン形状の小さな半導体膜を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方
法。
【請求項３７】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料と中間膜材料を形成し、中間膜材料上にフォトレジス
トを形成し、フォトレジストをエッチングマスクに用い
て中間膜材料とソースドレイン電極材料をエッチングし
て中間膜とソースドレイン電極を形成する工程と、半導
体膜材料とゲート絶縁膜材料とゲート電極材料とを順次
形成し、ゲート電極材料上にフォトレジストを形成する
工程と、フォトレジストをエッチングマスクに用いて半
導体膜材料とゲート絶縁膜材料とゲート電極材料とをエ
ッチングしてゲート電極とゲート絶縁膜とこのゲート電
極とゲート絶縁膜よりパターン形状の小さな半導体膜を
形成する工程とを有することを特徴とする薄膜トランジ
スタの製造方法。
【請求項３８】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料と不純物を含む中間膜材料を形成し、中間膜材料上に
フォトレジストを形成し、フォトレジストをエッチング
マスクに用いて中間膜材料とソースドレイン電極材料を
エッチングして中間膜とソースドレイン電極を形成する
工程と、半導体膜材料とゲート絶縁膜材料とゲート電極
材料とを順次形成し、ゲート電極材料上にフォトレジス
トを形成する工程と、フォトレジストをエッチングマス
クに用いて半導体膜材料とゲート絶縁膜材料とゲート電
極材料とをエッチングしてゲート電極とゲート絶縁膜と
このゲート電極よりパターン形状の小さな半導体膜を形
成する工程とを有することを特徴とする薄膜トランジス
タの製造方法。
【請求項３９】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、層間絶縁膜を
形成する工程と、層間絶縁膜上にソースドレイン電極材
料と不純物を含む中間膜材料を形成し、中間膜材料上に
フォトレジストを形成し、フォトレジストをエッチング
マスクに用いて中間膜材料とソースドレイン電極材料を
エッチングして中間膜とソースドレイン電極を形成する
工程と、半導体膜材料とゲート絶縁膜材料とゲート電極
材料とを順次形成し、ゲート電極材料上にフォトレジス
トを形成する工程と、フォトレジストをエッチングマス
クに用いて半導体膜材料とゲート絶縁膜材料とゲート電
極材料とをエッチングしてゲート電極とゲート絶縁膜と
このゲート電極とゲート絶縁膜よりパターン形状の小さ
な半導体膜を形成する工程とを有することを特徴とする
薄膜トランジスタの製造方法。
【請求項４０】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、容量下部電極
上に酸化膜を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料を形成し、ソース
ドレイン電極材料上にフォトレジストを形成し、フォト
レジストをエッチングマスクに用いてソースドレイン電
極材料をエッチングしてソースドレイン電極を形成する
工程と、半導体膜材料とゲート絶縁膜材料とゲート電極
材料とを順次形成し、ゲート電極材料上にフォトレジス
トを形成する工程と、フォトレジストをエッチングマス
クに用いて半導体膜材料とゲート絶縁膜材料とゲート電
極材料とをエッチングしてゲート電極とゲート絶縁膜と
このゲート電極よりパターン形状の小さな半導体膜を形
成する工程とを有することを特徴とする薄膜トランジス
タの製造方法。
【請求項４１】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、容量下部電極
上に酸化膜を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料を形成し、ソース
ドレイン電極材料上にフォトレジストを形成し、フォト
レジストをエッチングマスクに用いてソースドレイン電
極材料をエッチングしてソースドレイン電極を形成する
工程と、半導体膜材料とゲート絶縁膜材料とゲート電極
材料とを順次形成し、ゲート電極材料上にフォトレジス
トを形成する工程と、フォトレジストをエッチングマス
クに用いて半導体膜材料とゲート絶縁膜材料とゲート電
極材料とをエッチングしてゲート電極とゲート絶縁膜と
このゲート電極とゲート絶縁膜よりパターン形状の小さ
な半導体膜を形成する工程とを有することを特徴とする
薄膜トランジスタの製造方法。
【請求項４２】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、容量下部電極
上に酸化膜を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料と中間膜材料を形
成し、中間膜材料上にフォトレジストを形成し、フォト
レジストをエッチングマスクに用いて中間膜材料とソー
スドレイン電極材料をエッチングして中間膜とソースド
レイン電極を形成する工程と、半導体膜材料とゲート絶
縁膜材料とゲート電極材料とを順次形成し、ゲート電極
材料上にフォトレジストを形成する工程と、フォトレジ
ストをエッチングマスクに用いて半導体膜材料とゲート
絶縁膜材料とゲート電極材料とをエッチングしてゲート
電極とゲート絶縁膜とこのゲート電極よりパターン形状
の小さな半導体膜を形成する工程とを有することを特徴
とする薄膜トランジスタの製造方法。
【請求項４３】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、容量下部電極
上に酸化膜を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料と中間膜材料を形
成し、中間膜材料上にフォトレジストを形成し、フォト
レジストをエッチングマスクに用いて中間膜材料とソー
スドレイン電極材料をエッチングして中間膜とソースド
レイン電極を形成する工程と、半導体膜材料とゲート絶
縁膜材料とゲート電極材料とを順次形成し、ゲート電極
材料上にフォトレジストを形成する工程と、フォトレジ
ストをエッチングマスクに用いて半導体膜材料とゲート
絶縁膜材料とゲート電極材料とをエッチングしてゲート
電極とゲート絶縁膜とこのゲート電極とゲート絶縁膜よ
りパターン形状の小さな半導体膜を形成する工程とを有
することを特徴とする薄膜トランジスタの製造方法。
【請求項４４】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、容量下部電極
上に酸化膜を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料と不純物を含む中
間膜材料を形成し、中間膜材料上にフォトレジストを形
成し、フォトレジストをエッチングマスクに用いて中間
膜材料とソースドレイン電極材料をエッチングして中間
膜とソースドレイン電極を形成する工程と、半導体膜材
料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングしてゲート電極とゲート絶縁膜とこのゲート電極よ
りパターン形状の小さな半導体膜を形成する工程とを有
することを特徴とする薄膜トランジスタの製造方法。
【請求項４５】基板上に遮光膜と容量下部電極となる
材料を形成し、遮光膜と容量下部電極となる材料上にフ
ォトレジストを形成し、フォトレジストをエッチングマ
スクに用いて遮光膜と容量下部電極となる材料をエッチ
ングして遮光膜と容量下部電極を形成し、容量下部電極
上に酸化膜を形成し、層間絶縁膜を形成する工程と、層
間絶縁膜上にソースドレイン電極材料と不純物を含む中
間膜材料を形成し、中間膜材料上にフォトレジストを形
成し、フォトレジストをエッチングマスクに用いて中間
膜材料とソースドレイン電極材料をエッチングして中間
膜とソースドレイン電極を形成する工程と、半導体膜材
料とゲート絶縁膜材料とゲート電極材料とを順次形成
し、ゲート電極材料上にフォトレジストを形成する工程
と、フォトレジストをエッチングマスクに用いて半導体
膜材料とゲート絶縁膜材料とゲート電極材料とをエッチ
ングしてゲート電極とゲート絶縁膜とこのゲート電極と
ゲート絶縁膜よりパターン形状の小さな半導体膜を形成
する工程とを有することを特徴とする薄膜トランジスタ
の製造方法。