JP2016100537A - 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置 Download PDF

Info

Publication number
JP2016100537A
JP2016100537A JP2014238202A JP2014238202A JP2016100537A JP 2016100537 A JP2016100537 A JP 2016100537A JP 2014238202 A JP2014238202 A JP 2014238202A JP 2014238202 A JP2014238202 A JP 2014238202A JP 2016100537 A JP2016100537 A JP 2016100537A
Authority
JP
Japan
Prior art keywords
thin film
laser
irradiation
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014238202A
Other languages
English (en)
Other versions
JP6471379B2 (ja
Inventor
水村　通伸
Michinobu Mizumura
通伸 水村
畑中　誠
Makoto Hatanaka
誠 畑中
哲也 木口
Tetsuya Kiguchi
哲也 木口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2014238202A priority Critical patent/JP6471379B2/ja
Priority to PCT/JP2015/082554 priority patent/WO2016084702A1/ja
Priority to KR1020177013227A priority patent/KR20170086505A/ko
Priority to CN201580064351.1A priority patent/CN107004604B/zh
Priority to TW104138678A priority patent/TWI692035B/zh
Publication of JP2016100537A publication Critical patent/JP2016100537A/ja
Priority to US15/583,726 priority patent/US10211343B2/en
Priority to US16/183,424 priority patent/US10622484B2/en
Priority to US16/239,454 priority patent/US10535778B2/en
Application granted granted Critical
Publication of JP6471379B2 publication Critical patent/JP6471379B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】簡単なプロセスでリーク電流を低減可能な半導体層構造を実現する。【解決手段】基板５上にゲート電極１、ソース電極３、ドレイン電極４及び半導体層２を積層して備えた薄膜トランジスタであって、前記半導体層２は、少なくとも前記ゲート電極１に対応した領域のアモルファスシリコン薄膜７がレーザアニールして形成されたポリシリコン薄膜８であり、前記ソース電極３及び前記ドレイン電極４に夫々対応した領域の前記ポリシリコン薄膜８の結晶粒径が前記ソース電極３と前記ドレイン電極４とに挟まれたチャンネル領域１０の前記ポリシリコン薄膜８の結晶粒径に比べて小さい構造とした。【選択図】図１

Description

本発明は、ポリシリコン薄膜の半導体層を備えた薄膜トランジスタに関し、特に簡単なプロセスでリーク電流を低減可能な構造を実現しようとする薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置に係るものである。
一般に、薄膜トランジスタ（以下「ＴＦＴ（Thin Film Transistor）」という）は、基板上にゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた構造を有している。この場合、半導体層としてポリシリコン薄膜を用いたＴＦＴは、電子の移動度が高く、低消費電力のディスプレイに用いられている。
ポリシリコン薄膜の半導体層は、基板の全面に被着されたアモルファスシリコン薄膜の、少なくともゲート電極に対応した領域を均一にレーザアニール処理することによりポリシリコン化させて形成される。この場合、ソース電極及びドレイン電極に夫々対応した領域のアモルファスシリコン薄膜も、ソース電極及びドレイン電極間のチャンネル領域と同様にアニール処理されてポリシリコン薄膜となっているため、電極間の電界強度が高くなりＴＦＴオフ時のリーク電流が大きくなるという問題があった。
この問題に対処するために、従来のＴＦＴは、チャンネル領域とソース電極に対応した領域、及びチャンネル領域とドレイン電極に対応した領域との間のポリシリコン薄膜に不純物を注入してチャンネル領域よりも低濃度としたＬＤＤ（Lightly Doped Drain）構造が採用されている（例えば、特許文献１参照）。
特開２００７−３３５７８０号公報
しかし、このような従来のＴＦＴにおいては、ポリシリコン薄膜に不純物を注入する工程が必要であり、製造プロセスが複雑となって製造コストが増加するという問題があった。
そこで、本発明は、このような問題点に対処し、簡単なプロセスでリーク電流を低減可能な構造を実現しようとする薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置を提供することを目的とする。
上記目的を達成するために、本発明による薄膜トランジスタは、基板上にゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた薄膜トランジスタであって、前記半導体層は、少なくとも前記ゲート電極に対応した領域のアモルファスシリコン薄膜がレーザアニールして形成されたポリシリコン薄膜であり、前記ソース電極及び前記ドレイン電極に夫々対応した領域の前記ポリシリコン薄膜の結晶粒径を前記ソース電極と前記ドレイン電極とに挟まれたチャンネル領域の前記ポリシリコン薄膜の結晶粒径に比べて小さくしたものである。
また、本発明による薄膜トランジスタの製造方法は、基板上にゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた薄膜トランジスタの製造方法であって、前記基板上に被着されたアモルファスシリコン薄膜の少なくとも前記ゲート電極に対応した領域にレーザ光を照射してポリシリコン薄膜とし、前記半導体層を形成するレーザアニール工程を含み、前記レーザアニール工程は、前記ソース電極及び前記ドレイン電極に夫々対応した領域の前記ポリシリコン薄膜の結晶粒径が前記ソース電極と前記ドレイン電極とに挟まれたチャンネル領域の前記ポリシリコン薄膜の結晶粒径に比べて小さくなるように、前記ソース電極及び前記ドレイン電極に夫々対応した領域にレーザ光を前記チャンネル領域よりも少ない照射量で照射して実施されるものである。
さらに、本発明によるレーザアニール装置は、基板上にゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた薄膜トランジスタの、少なくとも前記ゲート電極に対応した領域のアモルファスシリコン薄膜をレーザアニールしてポリシリコン薄膜とし、前記半導体層を形成するレーザアニール装置であって、前記ソース電極及び前記ドレイン電極に夫々対応した領域の前記ポリシリコン薄膜の結晶粒径が、前記ソース電極と前記ドレイン電極とに挟まれたチャンネル領域の前記ポリシリコン薄膜の結晶粒径に比べて小さくなるように、前記ソース電極及び前記ドレイン電極に夫々対応した領域のレーザアニールを前記チャンネル領域のレーザアニールよりも少ないレーザ光の照射量で実施すべくレーザ光の照射量を制御する制御手段を備えたものである。
本発明によれば、アモルファスシリコン薄膜のレーザアニールにおけるレーザ光の照射量を制御するだけで、ソース電極及びドレイン電極に夫々対応した領域のポリシリコン薄膜の結晶粒径をソース電極とドレイン電極とに挟まれたチャンネル領域のポリシリコン薄膜の結晶粒径に比べて小さくすることができる。したがって、ソース電極及びドレイン電極に夫々対応した領域における電子の移動度をチャンネル領域に比べて下げることができ、ＴＦＴオフ時のリーク電流を低減することができる。
また、チャンネル領域だけを均一にアニール処理した場合には、アニール処理後に半導体層上に形成されるソース電極及びドレイン電極のチャンネル領域に対する位置ずれが生じたとき、その位置ずれがＴＦＴの電気特性に影響するおそれがあるが、本発明によれば、半導体層のポリシリコン薄膜の結晶粒径をソース電極及びドレイン電極に夫々対応した領域及びチャンネル領域で段階的に変化させているので、上記位置ずれの許容量を増すことができる。したがって、ＴＦＴの製造が容易になる。
本発明による薄膜トランジスタの一実施形態を示す断面図である。 本発明による薄膜トランジスタのレーザアニールについて断面で示す説明図である。 本発明による薄膜トランジスタのレーザアニールについて平面で示す説明図である。 上記レーザアニールにおけるレーザ光の照射量の分布を示す説明図である。 本発明によるレーザアニール装置の一実施形態を示す正面図である。 本発明によるレーザアニール装置に使用するシャドウマスク及びマイクロレンズアレイの一構成例を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＯ−Ｏ線断面矢視図である。 本発明によるレーザアニール装置の制御手段の一構成例を示すブロック図である。 本発明によるレーザアニール装置のレーザアニール動作を示す説明図である。 本発明によるレーザアニール装置に使用するシャドウマスク及びマイクロレンズアレイの他の構成例を示す説明図であり、（ａ）はマイクロレンズをゲート電極の配置に合致させた場合の開口の配置例を示し、（ｂ）は開口をゲート電極の配置に合致させた場合のマイクロレンズの配置例を示している。 図９（ｂ）のマイクロレンズの配置について解説する説明図である。
以下、本発明の実施形態を添付図面に基づいて詳細に説明する。図１は本発明による薄膜トランジスタの一実施形態を示す断面図である。この薄膜トランジスタ（ＴＦＴ）は、ディスプレイの画素電極を駆動するために、ＴＦＴ基板上に縦横に交差させて設けられた複数のデータ線とゲート線との交差部に設けられたもので、ゲート電極１と、半導体層２と、ソース電極３と、ドレイン電極４とを備えて構成されている。
上記ゲート電極１は、透明ガラスから成る基板５上に一定の配列ピッチでマトリクス状に複数形成されたもので、上記基板５の横方向に平行に伸びて形成された複数のゲート線（図３参照）６に電気的に接続されて表示領域外に設けられたゲートドライブ回路から走査情報が供給されるようになっている。
上記ゲート電極１を覆って、半導体層２が設けられている。この半導体層２は、基板５上に被着されたアモルファスシリコン薄膜７の少なくともゲート電極１に対応した領域に紫外線のレーザ光Ｌを照射し、アモルファスシリコン薄膜７をレーザアニールして形成されたポリシリコン薄膜８であり、ゲート電極１との間に絶縁膜９を介在させて設けられている。そして、後述のソース電極３及びドレイン電極４に夫々対応した領域のポリシリコン薄膜８の結晶粒径がソース電極３とドレイン電極４とに挟まれたチャンネル領域１０のポリシリコン薄膜８の結晶粒径に比べて小さくした構造を有している。
このような構造の半導体層２は、ソース電極３及びドレイン電極４に夫々対応した領域のアモルファス薄膜のレーザアニールをチャンネル領域１０のレーザ光Ｌの照射量よりも少ない照射量で実施して形成される。以下、ソース電極３に対応した半導体層２の領域を「ソース領域１１」といい、ドレイン電極４に対応した半導体層２の領域を「ドレイン領域１２」という。
詳細には、図２，３に示すように、上記レーザアニールは、照射形状が上記チャンネル領域１０と同じ形状となるように整形されたパルスレーザ光（以下、単に「レーザ光Ｌ」という）の照射位置を照射領域が一部重なった状態でゲート電極１に対応した領域内のソース電極３側又はドレイン電極４側の一方端から他方端に向かってステップ移動させて実施される。本実施形態においては、レーザ光Ｌの照射位置がソース電極３側からドレイン電極４側に向かう方向（図３に示す矢印方向）にステップ移動される場合について示す。
より詳細には、レーザ光Ｌの照射位置のステップ移動量は、レーザアニールがレーザ光Ｌのｎショット（ｎは３以上の整数）で実施される場合に、上記チャンネル領域１０のソース電極３及びドレイン電極４の対向方向（図３に示す矢印方向）の幅ｄの１／ｎに等しい量に設定される。
具体的には、上記ステップ移動量は、チャンネル領域１０のソース−ドレイン間の幅が例えば４μｍであり、レーザアニールが例えばトータル２０ショットのレーザ光照射で実行される場合には、４μｍ／２０＝０．２μｍに設定される。
レーザ光Ｌの照射は、後述のレーザ照射光学系１４（図５参照）及び基板５が相対的にｄ／ｎずつステップ移動する度に行うとよい。又は、基板５をゲート電極１のドレイン電極４側からソース電極３側に向かう方向（図３の矢印と反対方向）に一定速度で搬送しながら、基板５がｄ／ｎだけ移動する毎にレーザ光Ｌを照射してもよい。又は、ドレイン電極４側からソース電極３側に向かう方向（図３の矢印と反対方向）のゲート電極１の配列ピッチをｗ２としたとき、同方向に互いに（ｗ２−ｄ／ｎ）だけ離れた位置を照射するように複数の開口２５を設けたシャドウマスク２１（図６参照）を使用し、基板５を同方向に一定速度で搬送しながら、基板５が最初の照射位置からｗ２だけ移動する毎にレーザ光Ｌを照射させてもよい。
上記半導体層２上にて、ゲート電極１の一方端側には、ソース電極３が設けられている。このソース電極３は、上記ゲート線６に交差させて設けられた図示省略のデータ線に電気的に接続されており、表示領域外に設けられたソースドライブ回路からデータ信号が供給されるようになっている。
上記半導体層２上にて、ゲート電極１の他方端側には、ドレイン電極４が設けられている。このドレイン電極４は、ディスプレイの図示省略の画素電極に上記データ線及びソース電極３を介して供給されるデータ信号を供給するもので、上記画素電極に電気的に接続させて設けられている。
そして、上記ソース電極３及びドレイン電極４上には、絶縁膜からなる図示省略の保護膜が形成されている。
次に、このように構成されたＴＦＴを製造する方法について説明する。
本発明によるＴＦＴの製造方法は、基板５上にゲート電極１、ソース電極３、ドレイン電極４及び半導体層２を積層して備えたＴＦＴの製造方法であって、基板５上に成膜されたアモルファスシリコン薄膜７の少なくともゲート電極１に対応した領域に紫外線のレーザ光Ｌを照射してポリシリコン薄膜８とし、半導体層２を形成するレーザアニール工程を含んでいる。
なお、本発明のＴＦＴは、半導体層２の構造が異なる点を除いて公知のＴＦＴ構造と同じであるため、基本的な製造方法は、従来技術が適用される。そこで、ここでは、従来技術と異なる半導体層２の形成、特にレーザアニール工程について説明する。
本発明によるＴＦＴの製造方法におけるレーザアニール工程は、ソース領域１１及びドレイン領域１２のポリシリコン薄膜８の結晶粒径がチャンネル領域１０のポリシリコン薄膜８の結晶粒径に比べて小さくなるように、ソース領域１１及びドレイン領域１２のレーザアニールをチャンネル領域１０のレーザ光Ｌの照射量よりも少ない照射量で実施することを特徴としている。
詳細には、上記レーザアニール工程は、レーザ光Ｌの照射領域の形状が上記チャンネル領域１０と同じ形状となるように整形されたレーザ光Ｌの照射位置を、上記照射領域のソース電極３とドレイン電極４との対向方向の一部が重なった状態でゲート電極１に対応した領域内のソース電極３側又はドレイン電極４側の一方端から他方端に向かってステップ移動させて実施される。
より詳細には、上記レーザアニール工程は、レーザアニールがレーザ光Ｌのｎショット（ｎは３以上の整数）で実施される場合に、上記レーザ光Ｌの照射位置のステップ移動量をチャンネル領域１０のソース電極３及びドレイン電極４の対向方向の幅ｄの１／ｎに等しい量となるように設定して実施される。
以下、レーザアニール工程を、図２及び図３を参照して説明する。ここでは、一例として５ショットのレーザ光照射によりレーザアニールが実施される場合について説明する。
先ず、図２（ａ）及び図３（ａ）に示すように、アモルファスシリコン薄膜７上のレーザ光Ｌの照射形状が上記チャンネル領域１０と同じ形状となるように整形された紫外線のレーザ光Ｌを、ゲート電極１に対応した領域内でソース電極３側端部領域のアモルファスシリコン薄膜７に１ショット照射（１回目の照射）する。これにより、アモルファスシリコン薄膜７のレーザ光Ｌの照射された部分が瞬間加熱されて溶融し、シリコン分子の結合状態がアモルファス（非結晶）状態から、ポリ（多結晶）状態に変えられてポリシリコン薄膜８となる。
ここで使用されるレーザは、波長が３５５ｎｍのＹＡＧレーザや波長が３０８ｎｍのエキシマレーザである。
次に、レーザ光Ｌの照射位置がドレイン電極４方向（図２（ａ）及び図３（ａ）に示す矢印方向）にｄ／５だけステップ移動され、上記と同様にレーザ光Ｌを１ショット照射（２回目の照射）する。
詳細には、図２（ａ）に示すように、レーザ光Ｌを基板５（又はゲート電極１）に対して相対的に矢印方向にステップ移動し、図２（ａ）及び図３（ａ）に示す１回目のレーザ光照射位置から、図２（ｂ）及び図３（ｂ）に示すように矢印方向にｄ／５だけずれたゲート電極１上の位置に１ショットのレーザ光Ｌを照射（２回目の照射）する。これにより、レーザ光Ｌの照射されたアモルファスシリコン薄膜７の部分が瞬間加熱されて溶融し、シリコン分子の結合状態がアモルファス状態からポリ状態に変えられ、ポリシリコン薄膜８となる。
この場合、１回目のレーザ光Ｌの照射領域と２回目の照射領域との重なり部は、１回目の照射領域よりもレーザ光Ｌの照射量が増して照射エネルギーが高くなり、上記重なり部の結晶化（結晶成長）が促進される。その結果、同部分のポリシリコン薄膜８の結晶粒径は、他の部分のポリシリコン薄膜８の結晶粒径に比べて大きくなる。
次いで、上記と同様にして、レーザ光Ｌを基板５に対して相対的に矢印方向にステップ移動し、図２（ｂ）及び図３（ｂ）に示す２回目のレーザ光Ｌの照射位置から、図２（ｃ）及び図３（ｃ）に示すように矢印方向にｄ／５だけずれたゲート電極１の位置に１ショットのレーザ光Ｌを照射（３回目の照射）する。これにより、１回目〜３回目の３ショットのレーザ光Ｌによる照射領域の重なり部分は、レーザ光Ｌの照射量が先の２回のレーザ光Ｌの照射量よりもさらに増して照射エネルギーがより高くなり、上記重なり部分のポリシリコン薄膜８の結晶化（結晶成長）はより促進される。その結果、同部分のポリシリコン薄膜８の結晶粒径は、より大きくなる。
さらに、上述と同様にして、レーザ光Ｌを基板５に対して相対的に矢印方向にステップ移動し、図２（ｃ）及び図３（ｃ）に示す３回目のレーザ光Ｌの照射位置から、図２（ｄ）及び図３（ｄ）に示すように矢印方向にｄ／５だけずれたゲート電極1上の位置に１ショットのレーザ光Ｌを照射（４回目の照射）する。これにより、１回目〜４回目の４ショットのレーザ光Ｌによる照射領域の重なり部分は、レーザ光Ｌの照射量が先の３回のレーザ光Ｌの照射量よりもさらに増して照射エネルギーがさらに高くなり、上記重なり部分のポリシリコン薄膜８の結晶化（結晶成長）はさらに促進される。その結果、同部分のポリシリコン薄膜８の結晶粒径は、より大きくなる。
さらにまた、上述と同様にして、レーザ光Ｌを基板５に対して相対的に矢印方向にステップ移動し、図２（ｄ）及び図３（ｄ）に示す４回目のレーザ光Ｌの照射位置から、図２（ｅ）及び図３（ｅ）に示すように矢印方向にｄ／５だけずれたゲート電極1上の位置（ドレイン電極４側端部領域）に１ショットのレーザ光Ｌを照射（５回目の照射であり、最後のレーザ光照射）する。これにより、ゲート電極１に対応した領域のアモルファスシリコン薄膜７のレーザアニールが終了し、ポリシリコン薄膜８の半導体層２が形成される。
この場合、１回目〜５回目の５ショットのレーザ光Ｌによる照射領域の重なり部分（チャンネル領域１０の中央部）は、レーザ光Ｌの照射量が先の４回のレーザ光Ｌの照射量よりもさらに増して照射エネルギーがさらに高くなり、上記重なり部分の結晶化（結晶成長）はより促進される。その結果、同部分のポリシリコン薄膜８の結晶粒径は、より大きくなる。
また、チャンネル領域１０の中央部からドレイン電極４側端部に向かって、レーザ光Ｌの照射領域の重なる回数が減るためレーザ光Ｌの照射量が減少する。したがって、チャンネル領域１０の中央部からドレイン電極４側端部に向かって、照射エネルギーが減少し、ポリシリコン薄膜８の結晶粒径が次第に小さくなる。
上述したように、レーザ光Ｌの照射位置をｄ／ｎずつステップ移動させることにより、図４に示すように、ゲート電極１上のアモルファスシリコン薄膜７へのレーザ光Ｌの照射量に分布を持たせることができる。即ち、チャンネル領域１０に比べてソース領域１１及びドレイン領域１２のレーザ光Ｌの照射量を少なくすることができ、ソース領域１１及びドレイン領域１２のポリシリコン化の進行をチャンネル領域１０よりも抑えることができる。これにより、ソース領域１１及びドレイン領域１２のポリシリコン薄膜８の結晶粒径をチャンネル領域１０のポリシリコン薄膜８の結晶粒径に比べて小さくすることができる。
なお、レーザアニールに要するレーザ光Ｌのショット回数ｎは、少なくともチャンネル領域１０におけるアモルファスシリコン薄膜７の全膜厚を溶融させるのに十分な照射エネルギーが得られるように決定するのがよい。
このように、本発明によれば、ソース領域１１及びドレイン領域１２のポリシリコン薄膜８の結晶粒径をチャンネル領域１０のポリシリコン薄膜８の結晶粒径に比べて小さくすることができる。したがって、半導体層２のソース領域１１及びドレイン領域１２の電子移動度をチャンネル領域１０の電子移動度よりも低くすることができ、ＴＦＴオフ時のリーク電流を低減することができる。
次に、上記レーザアニール工程を実施するための本発明によるレーザアニール装置について図５を参照して説明する。
本発明によるレーザアニール装置は、搬送手段１３と、レーザ照射光学系１４と、アライメント手段１５と、撮像手段１６と、制御手段１７と、を備えて構成されている。
上記搬送手段１３は、最表面にアモルファスシリコン薄膜７が形成されたＴＦＴ基板１８を図５に示す矢印Ａ方向に一定速度で搬送するものであり、ＴＦＴ基板１８に予め形成されたゲート線６が搬送方向（矢印Ａ方向）と平行となるように位置決め載置できるようになっている。
上記搬送手段１３の上方には、レーザ照射光学系１４が配設されている。このレーザ照射光学系１４は、紫外線のレーザ光ＬをＴＦＴ基板１８上の予め定められた所定位置に適切に照射させるものであり、レーザ光Ｌの進行方向上流側から下流側に向かって、レーザ１９と、カップリング光学系２０と、シャドウマスク２１と、マイクロレンズアレイ２２と、をこの順に備えて構成されている。
ここで、上記レーザ１９は、紫外線のレーザ光Ｌをパルス発光するもので、例えば波長が３５５ｎｍのＹＡＧレーザや波長が３０８ｎｍのエキシマレーザである。
また、上記カップリング光学系２０は、レーザ１９から放出されたレーザ光Ｌを拡張すると共に均一化して後述のシャドウマスク２１に照射させるものであり、図示省略のビームエキスパンダ、フォトインテグレータ、コリメータレンズを含んでいる。
さらに、上記シャドウマスク２１は、１つのレーザ光Ｌから複数のレーザ光Ｌに分離するものであり、図６（ｂ）に示すように透明な石英基板２３上に成膜されたクロム（Ｃｒ）やアルミニウム（Ａｌ）等の遮光膜２４にＴＦＴ基板１８上に照射されるレーザ光Ｌの照射形状をチャンネル領域１０の形状に合わせて整形するための複数の開口２５を設けたもので、レーザ光Ｌの照射形状と相似形に形成されている。
詳細には、上記シャドウマスク２１は、図６（ａ）に示すように、ＴＦＴ基板１８上にマトリクス状に形成されたゲート電極１の搬送方向（矢印Ａ方向）と交差する方向の配列ピッチｗ１の２以上の整数倍のピッチ（図６（ａ）においては２ｗ１で示す）で複数の開口２５を１直線に並べて形成した開口列２６を搬送方向に複数列設けると共に、搬送方向上流側に位置する複数列の開口列２６（以下「第１の開口群２７」という）の各開口２５を通してレーザ光Ｌが照射される各ゲート電極１の間に位置する他の複数のゲート電極１を補間してレーザ光Ｌが照射できるように後続の複数列の開口列２６（以下、「第２の開口群２８」という）を搬送方向と交差する方向に所定寸法（図６（ａ）においてはｗ１で示す）だけずらして設けたものである。
より詳細には、上記第１及び第２の開口群２７，２８の各開口列２６は、レーザアニールにおけるレーザ光Ｌのショット数ｎに等しい列数（図６（ａ）においては５列で示す）で形成されている。この場合、開口２５の搬送方向の幅をＤ、同方向のゲート電極１の配列ピッチをｗ２、レーザアニールにおけるレーザ光Ｌのショット数をｎとすると、第１及び第２の開口群２７，２８における隣接する開口列２６間の距離は、（ｗ２±ｄ／ｎ）に設定されている。そして、第１及び第２の開口群２７，２８は、各開口群２７，２８の搬送方向上流側に位置する開口列２６間の距離が搬送方向のゲート電極１の配列ピッチｗ２のｍ倍（ｍはレーザ光Ｌのショット数ｎ以上の整数）に設定されている。なお、図６（ａ）においてはｎ＝５で示すと共に、隣接する開口列２６間の距離が（ｗ２−ｄ／ｎ）の場合について示す。
上記マイクロレンズアレイ２２は、上記開口２５をゲート電極１上に縮小投影するものであり、図６に示すように、上記第１及び第２の開口群２７，２８の各開口２５の中心に光軸中心を合致させて複数のマイクロレンズ（集光レンズ）２９を配置している。この場合、マイクロレンズ２９の縮小倍率は、開口２５の像をチャンネル領域１０の形状に合わせてゲート電極１上のアモルファスシリコン薄膜７上に合焦させ得るように設定されている。これにより、開口２５の搬送方向の幅Ｄは、マイクロレンズ２９の上記縮小倍率で縮小されてチャンネル領域１０のソース−ドレイン間の幅ｄに合致することになる。
上記シャドウマスク２１及びマイクロレンズアレイ２２を一体的に搬送方向と交差する方向に移動可能にアライメント手段１５が設けられている。このアライメント手段１５は、レーザ光Ｌを目標位置に適切に照射させるためのものであり、搬送方向に対して左右に振れながら搬送されるＴＦＴ基板１８の動きに追従させてシャドウマスク２１及びマイクロレンズアレイ２２を移動させることができるようになっている。
上記搬送手段１３側にて搬送面の下側には、撮像手段１６が設けられている。この搬送手段１３は、ＴＦＴ基板１８の裏面側からＴＦＴ基板１８の透明ガラスを透かしてＴＦＴ基板１８の表面に形成されたゲート電極１及びゲート線６を撮影するものであり、複数の受光素子を搬送方向と交差する方向に１直線に並べて備えた細長状の受光面を有するラインカメラである。そして、上記シャドウマスク２１の搬送方向（矢印Ａ方向）の最も上流側に位置する開口列２６ａの中心線に受光面の長手中心線を合致させて、又は前記開口列２６ａよりも搬送方向上流側に予め定められた所定距離だけ離れた位置を撮影するように配置されている。
上記搬送手段１３、レーザ照射光学系１４、アライメント手段１５及び撮像手段１６に電気的に接続して制御手段１７が設けられている。この制御手段１７は、ＴＦＴ基板１８のソース電極３及びドレイン電極４に夫々対応した領域のポリシリコン薄膜８の結晶粒径が、ソース電極３とドレイン電極４とに挟まれたチャンネル領域１０のポリシリコン薄膜８の結晶粒径に比べて小さくなるように、ソース領域１１及びドレイン領域１２のレーザアニールをチャンネル領域１０のレーザアニールよりも少ないレーザ光Ｌの照射量で実施すべくレーザ光Ｌの照射量を制御するものである。
詳細には、上記制御手段１７は、照射形状がチャンネル領域１０と同じ形状となるように整形されたレーザ光Ｌの照射位置を一部が重なった状態でゲート電極１に対応した領域内のソース電極３側又はドレイン電極４側の一方端から他方端に向かってステップ移動するようにステップ移動量を制御するものである。これにより、チャンネル領域２のレーザ光Ｌの照射量が他の部分よりも多くなるようにレーザ光Ｌの照射量に分布を持たせることができる。
より詳細には、制御手段１７は、レーザアニールが、複数の開口２５のうちソース電極３及びドレイン電極４の対向方向（搬送方向）に対応して並んだ複数の開口２５を通過した複数のレーザ光Ｌの多重照射により実施されるように、同方向へのＴＦＴ基板１８の移動速度及びレーザ光Ｌの照射タイミングを制御するようになっている。
そして、上記制御手段１７は、図７に示すように、搬送手段駆動コントローラ３０と、レーザ駆動コントローラ３１と、アライメント手段駆動コントローラ３２と、画像処理部３３と、演算部３４と、メモリ３５と、制御部３６と、を備えて構成されている。
ここで、搬送手段駆動コントローラ３０は、ＴＦＴ基板１８を予め定められた一定速度で矢印Ａ方向に搬送させるように搬送手段１３の駆動を制御するものである。また、レーザ駆動コントローラ３１は、レーザ光Ｌを所定の時間間隔でパルス発光させるようにレーザ１９の駆動を制御するものである。さらに、アライメント手段駆動コントローラ３２は、搬送方向に対して左右に振れながら搬送されるＴＦＴ基板１８の動きに追従させるべく、シャドウマスク２１とマイクロレンズアレイ２２とを一体的に搬送方向と交差する方向に移動させるよう制御するものである。
画像処理部３３は、撮像手段１６により撮影された画像情報に基づいて搬送方向の輝度変化から、ゲート電極１の搬送方向と交差する縁部を検出すると共に、搬送方向と交差する方向の輝度変化（受光面の長軸方向の輝度変化）から搬送方向に平行に伸びるゲート線６の縁部の位置を検出するものであり、上記各検出情報及び撮像手段１６に予め定められた基準位置情報を後述の演算部３４に出力するようになっている。
演算部３４は、ゲート電極１の搬送方向と交差する縁部の検出情報を画像処理部３３から入力し、該検出時点からＴＦＴ基板１８の移動距離を演算し、ＴＦＴ基板１８の移動距離が移動距離の目標値と合致して、シャドウマスク２１の搬送方向の最も上流側に位置する開口列２６ａの開口２５に対応するレーザ光Ｌの照射位置がゲート電極１上のソース電極３側端部領域における最初の照射位置に合致すると、レーザ駆動コントローラ３１に１パルスのレーザ光Ｌの発光指令を出力するようになっている。また、演算部３４は、搬送方向に平行なゲート線６の縁部の位置情報のうち予め定められたゲート線６の縁部の位置情報と撮像手段１６に予め定められた基準位置情報とに基づいて両者間の距離を演算し、該距離とアライメント目標値とのずれ量を算出し、そのずれ量（位置ずれ情報）をアライメント手段駆動コントローラ３２に出力するようになっている。これにより、アライメント手段駆動コントローラ３２は、上記位置ずれ情報に基づいて位置ずれを補正するようにアライメント手段１５を駆動することになる。
メモリ３５は、ＴＦＴ基板１８の搬送速度、上記各目標値等を保存するものであり、書き換え可能な記憶装置である。そして、制御部３６は、上記各要素が適切に動作するように装置全体を統合して制御するものである。
次に、このように構成されたレーザアニール装置の動作について説明する。ここでは、１つのゲート電極１に注目し、レーザアニールがレーザ光Ｌの５ショットで実行され場合について説明する。
先ず、搬送手段１３が制御手段１７によって制御されてＴＦＴ基板１８を図５の矢印Ａ方向に一定速度で搬送を開始する。
次に、撮像手段１６によりＴＦＴ基板１８の裏面側からＴＦＴ基板１８を透かして表面に形成されたゲート電極１及びゲート線６が撮影される。この場合、撮像手段１６により撮影された画像が画像処理部３３で処理され、搬送方向の輝度変化から搬送方向の最も下流側に位置するゲート電極１の搬送方向と交差する縁部が検出されると、該縁部が検出された時点を基準にいてＴＦＴ基板１８の移動距離が演算部３４において演算される。そして、その移動距離がメモリ３５に保存された移動距離の目標値に合致して、シャドウマスク２１の搬送方向の最も上流側に位置する開口列２６ａの開口２５に対応するレーザ光Ｌの照射位置がゲート電極１上のソース電極３側端部領域の予め定められた最初の照射位置に合致すると、演算部３４からレーザ駆動コントローラ３１に１パルスのレーザ光Ｌの発光指令が出力される。
また、画像処理部３３では、撮像手段１６により撮影された画像の搬送方向と交差方向の輝度変化から搬送方向に平行なゲート線６の縁部が検出され、その位置情報が演算部３４に出力される。演算部３４では、入力した位置情報のうち予め定められたゲート線６の縁部（例えば、搬送方向に向かって右側縁部）の位置情報と撮像手段１６に予め定められた基準位置情報とに基づいて両者間の距離を演算し、該距離とメモリ３５に保存されたアライメント目標値とのずれ量を算出し、そのずれ量（位置ずれ情報）をアライメント手段駆動コントローラ３２に出力する。
アライメント手段駆動コントローラ３２は、上記位置ずれ情報に基づいて位置ずれを補正するようにアライメント手段１５を駆動し、シャドウマスク２１及びマイクロレンズアレイ２２を一体的に搬送方向と交差する方向に微動させる。これにより、シャドウマスク２１及びマイクロレンズアレイ２２は、ＴＦＴ基板１８の搬送方向と交差方向の動きに追従して動き、レーザ光Ｌをゲート電極１上の予め定められた所定位置に適切に照射させることができる。シャドウマスク２１及びマイクロレンズアレイ２２のＴＦＴ基板１８に対する追従動作は、ＴＦＴ基板１８の搬送中、常時実行される。
レーザ駆動コントローラ３１は、演算部３４から入力した発光指令に基づいてレーザ１９を駆動し、１パルスのレーザ光Ｌを発光させる。レーザ１９で発光したレーザ光Ｌは、カップリング光学系２０によりビーム径が拡張され、輝度分布が均一化されてシャドウマスク２１に照射する。
シャドウマスク２１に照射したレーザ光Ｌは、シャドウマスク２１に設けられた複数の開口２５により複数のレーザ光Ｌに分離される。さらに、分離された複数のレーザ光Ｌは、図８（ａ）に示すように、各開口２５に夫々対応して設けられたマイクロレンズ２９によりゲート電極１上のアモルファスシリコン薄膜７の上記最初の照射位置に集光される。このとき、アモルファスシリコン薄膜７上には、開口２５の像が縮小投影されてチャンネル領域１０と同形状の領域がレーザ光Ｌにより照明される。これにより、１ショット目のレーザ光Ｌにより照明された上記最初の照射位置のアモルファスシリコン薄膜７が瞬間加熱されて溶融し、アモルファスシリコン薄膜７の一部がポリシリコン化（多結晶化）する。
演算部３４では、ＴＦＴ基板１８の移動距離が演算される。そして、ＴＦＴ基板１８の移動距離がメモリ３５に保存されたゲート電極１の搬送方向の配列ピッチｗ２に等しい距離だけ移動し、図８（ｂ）に示すように、ゲート電極１が搬送方向下流側の次のマイクロレンズ２９の下に達すると、演算部３４からレーザ駆動コントローラ３１に２ショット目の発光指令が出力される。これにより、レーザ駆動コントローラ３１は、レーザ１９を駆動して２ショット目のレーザ光Ｌを発光させる。
２ショット目のレーザ光Ｌは、図８（ｂ）に示すように、マイクロレンズ２９によりゲート電極１上のアモルファスシリコン薄膜７上に集光する。そして、２ショット目のレーザ光Ｌにより照明された領域のアモルファスシリコン薄膜７が瞬間加熱されて溶融し、アモルファスシリコン薄膜７の一部がポリシリコン化する。このとき、開口２５及びマイクロレンズ２９は、図８（ａ）に示すように、搬送方向に（ｗ２−ｄ／５）ピッチで設けられているため、２ショット目のレーザ光Ｌの照射位置は、１ショット目のレーザ光Ｌの照射位置よりもｄ／５だけ搬送方向上流側にずれた位置となる。なお、ｄはチャンネル領域１０の搬送方向の幅寸法である。
１ショット目のレーザ光Ｌの照射領域と２ショット目のレーザ光Ｌの照射領域との重なった部分には、１ショット目のレーザ光Ｌの照射領域よりも高い照射エネルギーが付与され、同部分のポリシリコン薄膜８の結晶化が促進される。
以降、図８（ｃ）〜（ｅ）に示すように、ＴＦＴ基板１８がｗ２だけ搬送される毎にレーザ光Ｌが発光され、３ショット目〜５ショット目のレーザ光Ｌがゲート電極１上のアモルファスシリコン薄膜７に照射される。この場合、３ショット目〜５ショット目のレーザ光Ｌの照射位置は、搬送方向上流側にｄ／５ずつずれた位置となる。
このように、１ショット目〜５ショット目のレーザ光Ｌの照射領域の重なり数の多い部分ほどレーザ光Ｌの照射量が増して照射エネルギーがより高くなり、ポリシリコン薄膜８の結晶化（結晶成長）がより促進される。その結果、レーザ光Ｌの照射量が多いチャンネル領域１０のポリシリコン薄膜８の結晶粒径がレーザ光Ｌの照射量の少ないソース領域１１及びドレイン領域１２のポリシリコン薄膜８の結晶粒径よりも大きくなる。このようにして、ソース領域１１及びドレイン領域１２のポリシリコン薄膜８の結晶粒径がチャンネル領域１０のポリシリコン薄膜８の結晶粒径に比べて小さい半導体層２が形成される。
なお、上記実施形態においては、搬送方向における開口２５及びマイクロレンズの配列ピッチが（ｗ２−ｄ／５）の場合につて説明したが、本発明はこれに限られず上記配列ピッチは（ｗ２＋ｄ／５）であってもよい。
また、上記実施形態においては、開口２５の中心とマイクロレンズ２９の光軸とを合致させてシャドウマスク２１とマイクロレンズアレイ２２とを形成した場合について説明したが、本発明はこれに限られず、図９（ａ）に示すように、マイクロレンズ２９の搬送方向の配列ピッチをゲート電極１の同方向の配列ピッチｗ２に合わせてマイクロレンズアレイ２２を形成してもよい。この場合、開口２５は、真ん中の開口２５の中心を対応するマイクロレンズ２９の光軸に合致させた状態で搬送方向に（ｗ２±Ｄ／ｎ）の配列ピッチで配置するとよい。なお、図９（ａ）は、（ｗ２＋Ｄ／ｎ）及びｎ＝５の場合について示している。
又は、図９（ｂ）に示すように、開口２５の搬送方向の配列ピッチをゲート電極１の同方向の配列ピッチｗ２に合わせてシャドウマスク２１を形成してもよい。この場合、マイクロレンズ２９は、真ん中のマイクロレンズ２９の光軸を対応する開口２５の中心に合致させた状態で搬送方向に（ｗ２±Ｄ×ｄ／｛（Ｄ＋ｄ）×ｎ｝）（図９（ｂ）は（ｗ２−Ｄ×ｄ／｛（Ｄ＋ｄ）×ｎ｝）及びｎ＝５の場合を示す。）の配列ピッチで配置するとよい。
これについて、図１０を参照して詳細に説明する。先ず、図９（ｂ）に示す真ん中の開口２５及びマイクロレンズ２９の右隣の開口２５及びマイクロレンズ２９に注目して考える。この場合、図１０に示すように、開口２５の中心とマイクロレンズ２９の光軸中心との間のずれ量をΔとすると、ゲート電極１上に投影される開口２５の像の中心は、マイクロレンズ２９の光軸に対してΔ×ｄ／Ｄだけずれた位置となる。ここで、ｄ／Ｄはマイクロレンズ２９の縮小倍率に相当する。したがって、開口２９の中心線とゲート電極１上の開口２９の像の中心線との間の距離は、（１＋ｄ／Ｄ）×Δとなる。
この場合、真ん中の開口２５の中心とマイクロレンズ２９の光軸とを合致させているため、真ん中の開口２５の像の中心線は、開口２９の中心線に合致しているが、真ん中の開口２５の右隣の開口２５の像は、該開口２５の中心線の位置から（１＋ｄ／Ｄ）×Δだけずれた位置となる。そして、そのずれ量がｄ／ｎであるから、（１＋ｄ／Ｄ）×Δ＝ｄ／ｎと表すことができ、Δ＝Ｄ×ｄ／｛（Ｄ＋ｄ）×ｎ｝となる。したがって、マイクロレンズ２９は、真ん中のマイクロレンズ２９の光軸を対応する開口２５の中心に合致させた状態で搬送方向に（ｗ２±Δ）、即ち（ｗ２±Ｄ×ｄ／｛（Ｄ＋ｄ）×ｎ｝）の配列ピッチで配置すればよいことになる。
さらに、上記実施形態においては、マイクロレンズアレイ２２が各開口２５に対応させて夫々１つのマイクロレズを備えた場合について説明したが、複数の開口２５（開口群）に対応させて１つのマイクロレンズ２９を備えたものであってもよい。この場合、搬送方向上流側の複数の開口群が対応する複数のマイクロレンズ２９により投影される搬送方向と交差方向の複数領域の間の領域を後続の複数の開口群で補間するように複数の開口群及びマイクロレンズ２９を設けるとよい。
１…ゲート電極
２…半導体層
３…ソース電極
４…ドレイン電極
５…基板
７…アモルファスシリコン薄膜
８…ポリシリコン薄膜
１０…チャンネル領域
１１…ソース領域
１２…ドレイン領域
上記目的を達成するために、本発明による薄膜トランジスタは、基板上にゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた薄膜トランジスタであって、前記半導体層は、ポリシリコン薄膜であり、前記ソース電極及び前記ドレイン電極に夫々対応した領域の前記ポリシリコン薄膜の結晶粒径を前記ソース電極と前記ドレイン電極とに挟まれたチャンネル領域の前記ポリシリコン薄膜の結晶粒径に比べて小さくしたものである。
さらに、本発明によるレーザアニール装置は、基板上にゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた薄膜トランジスタの、少なくとも前記ゲート電極に対応した領域のアモルファスシリコン薄膜をレーザアニールしてポリシリコン薄膜とし、前記半導体層を形成するレーザアニール装置であって、前記基板上にレーザ光を照射するレーザ照射光学系と、前記ソース電極及び前記ドレイン電極に夫々対応した領域の前記ポリシリコン薄膜の結晶粒径が、前記ソース電極と前記ドレイン電極とに挟まれたチャンネル領域の前記ポリシリコン薄膜の結晶粒径に比べて小さくなるように、前記ソース電極及び前記ドレイン電極に夫々対応した領域のレーザアニールを前記チャンネル領域のレーザアニールよりも少ないレーザ光の照射量で実施すべくレーザ光の照射量を制御する制御手段と、を備えたものである。
詳細には、図２，３に示すように、上記レーザアニールは、照射形状が上記チャンネル領域１０と同じ形状となるように整形されたパルスレーザ光（以下、単に「レーザ光Ｌ」という）の照射位置を、レーザ光Ｌの照射領域が一部重なった状態でゲート電極１に対応した領域内のソース電極３側又はドレイン電極４側の一方端から他方端に向かってステップ移動させて実施される。本実施形態においては、レーザ光Ｌの照射位置がソース電極３側からドレイン電極４側に向かう方向（図３に示す矢印方向）にステップ移動される場合について示す。
次いで、上記と同様にして、レーザ光Ｌを基板５に対して相対的に矢印方向にステップ移動し、図２（ｂ）及び図３（ｂ）に示す２回目のレーザ光Ｌの照射位置から、図２（ｃ）及び図３（ｃ）に示すように矢印方向にｄ／５だけずれたゲート電極１上の位置に１ショットのレーザ光Ｌを照射（３回目の照射）する。これにより、１回目〜３回目の３ショットのレーザ光Ｌによる照射領域の重なり部分は、レーザ光Ｌの照射量が先の２回のレーザ光Ｌの照射量よりもさらに増して照射エネルギーがより高くなり、上記重なり部分のポリシリコン薄膜８の結晶化（結晶成長）はより促進される。その結果、同部分のポリシリコン薄膜８の結晶粒径は、より大きくなる。
上記搬送手段１３側にて搬送面の下側には、撮像手段１６が設けられている。この撮像手段１６は、ＴＦＴ基板１８の裏面側からＴＦＴ基板１８の透明ガラスを透かしてＴＦＴ基板１８の表面に形成されたゲート電極１及びゲート線６を撮影するものであり、複数の受光素子を搬送方向と交差する方向に１直線に並べて備えた細長状の受光面を有するラインカメラである。そして、上記シャドウマスク２１の搬送方向（矢印Ａ方向）の最も上流側に位置する開口列２６ａの中心線に受光面の長手中心線を合致させて、又は前記開口列２６ａよりも搬送方向上流側に予め定められた所定距離だけ離れた位置を撮影するように配置されている。
詳細には、上記制御手段１７は、照射形状がチャンネル領域１０と同じ形状となるように整形されたレーザ光Ｌの照射位置を一部が重なった状態でゲート電極１に対応した領域内のソース電極３側又はドレイン電極４側の一方端から他方端に向かってステップ移動させるように、上記照射位置のステップ移動量を制御するものである。これにより、チャンネル領域２のレーザ光Ｌの照射量が他の部分よりも多くなるようにレーザ光Ｌの照射量に分布を持たせることができる。
次に、撮像手段１６によりＴＦＴ基板１８の裏面側からＴＦＴ基板１８を透かして表面に形成されたゲート電極１及びゲート線６が撮影される。この場合、撮像手段１６により撮影された画像が画像処理部３３で処理され、搬送方向の輝度変化から搬送方向の最も下流側に位置するゲート電極１の搬送方向と交差する縁部が検出されると、該縁部が検出された時点を基準にしてＴＦＴ基板１８の移動距離が演算部３４において演算される。そして、その移動距離がメモリ３５に保存された移動距離の目標値に合致して、シャドウマスク２１の搬送方向の最も上流側に位置する開口列２６ａの開口２５に対応するレーザ光Ｌの照射位置がゲート電極１上のソース電極３側端部領域の予め定められた最初の照射位置に合致すると、演算部３４からレーザ駆動コントローラ３１に１パルスのレーザ光Ｌの発光指令が出力される。
これについて、図１０を参照して詳細に説明する。先ず、図９（ｂ）に示す真ん中の開口２５及びマイクロレンズ２９の右隣の開口２５及びマイクロレンズ２９に注目して考える。この場合、図１０に示すように、開口２５の中心とマイクロレンズ２９の光軸中心との間のずれ量をΔとすると、ゲート電極１上に投影される開口２５の像の中心は、マイクロレンズ２９の光軸に対してΔ×ｄ／Ｄだけずれた位置となる。ここで、ｄ／Ｄはマイクロレンズ２９の縮小倍率に相当する。したがって、開口２５の中心線とゲート電極１上の開口２５の像の中心線との間の距離は、（１＋ｄ／Ｄ）×Δとなる。
この場合、真ん中の開口２５の中心とマイクロレンズ２９の光軸とを合致させているため、真ん中の開口２５の像の中心線は、開口２５の中心線に合致しているが、真ん中の開口２５の右隣の開口２５の像は、該開口２５の中心線の位置から（１＋ｄ／Ｄ）×Δだけずれた位置となる。そして、そのずれ量がｄ／ｎであるから、（１＋ｄ／Ｄ）×Δ＝ｄ／ｎと表すことができ、Δ＝Ｄ×ｄ／｛（Ｄ＋ｄ）×ｎ｝となる。したがって、マイクロレンズ２９は、真ん中のマイクロレンズ２９の光軸を対応する開口２５の中心に合致させた状態で搬送方向に（ｗ２±Δ）、即ち（ｗ２±Ｄ×ｄ／｛（Ｄ＋ｄ）×ｎ｝）の配列ピッチで配置すればよいことになる。
１…ゲート電極
２…半導体層
３…ソース電極
４…ドレイン電極
５…基板
７…アモルファスシリコン薄膜
８…ポリシリコン薄膜
１０…チャンネル領域
１１…ソース領域
１２…ドレイン領域
１４…レーザ照射光学系
２１…シャドウマスク
２９…マイクロレンズ（集光レンズ）

Claims (8)

  1. 基板上にゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた薄膜トランジスタであって、
    前記半導体層は、少なくとも前記ゲート電極に対応した領域のアモルファスシリコン薄膜がレーザアニールして形成されたポリシリコン薄膜であり、前記ソース電極及び前記ドレイン電極に夫々対応した領域の前記ポリシリコン薄膜の結晶粒径が前記ソース電極と前記ドレイン電極とに挟まれたチャンネル領域の前記ポリシリコン薄膜の結晶粒径に比べて小さいことを特徴とする薄膜トランジスタ。
  2. 基板上にゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた薄膜トランジスタの製造方法であって、
    前記基板上に被着されたアモルファスシリコン薄膜の少なくとも前記ゲート電極に対応した領域にレーザ光を照射してポリシリコン薄膜とし、前記半導体層を形成するレーザアニール工程を含み、
    前記レーザアニール工程は、前記ソース電極及び前記ドレイン電極に夫々対応した領域の前記ポリシリコン薄膜の結晶粒径が前記ソース電極と前記ドレイン電極とに挟まれたチャンネル領域の前記ポリシリコン薄膜の結晶粒径に比べて小さくなるように、前記ソース電極及び前記ドレイン電極に夫々対応した領域にレーザ光を前記チャンネル領域よりも少ない照射量で照射して実施されることを特徴とする薄膜トランジスタの製造方法。
  3. 前記レーザアニール工程は、照射形状が前記チャンネル領域と同じ形状となるように整形されたレーザ光の照射位置を照射領域が一部重なった状態で前記ゲート電極に対応した領域内の前記ソース電極側又は前記ドレイン電極側の一方端から他方端に向かってステップ移動させて実施されることを特徴とする請求項２記載の薄膜トランジスタの製造方法。
  4. 前記レーザ光の照射位置のステップ移動量は、前記レーザアニールが前記レーザ光のｎショット（ｎは３以上の整数）で実施される場合に、前記チャンネル領域の前記ソース電極及び前記ドレイン電極の対向方向の幅の１／ｎに等しいことを特徴とする請求項３記載の薄膜トランジスタの製造方法。
  5. 基板上にゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた薄膜トランジスタの、少なくとも前記ゲート電極に対応した領域のアモルファスシリコン薄膜をレーザアニールしてポリシリコン薄膜とし、前記半導体層を形成するレーザアニール装置であって、
    前記ソース電極及び前記ドレイン電極に夫々対応した領域の前記ポリシリコン薄膜の結晶粒径が、前記ソース電極と前記ドレイン電極とに挟まれたチャンネル領域の前記ポリシリコン薄膜の結晶粒径に比べて小さくなるように、前記ソース電極及び前記ドレイン電極に夫々対応した領域のレーザアニールを前記チャンネル領域のレーザアニールよりも少ないレーザ光の照射量で実施すべくレーザ光の照射量を制御する制御手段を備えたことを特徴とするレーザアニール装置。
  6. 前記制御手段は、照射形状が前記チャンネル領域と同じ形状となるように整形されたレーザ光の照射位置を照射領域が一部重なった状態で前記ゲート電極に対応した領域内の前記ソース電極側又は前記ドレイン電極側の一方端から他方端に向かってステップ移動するようにステップ移動量を制御することを特徴とする請求項５記載のレーザアニール装置。
  7. 前記レーザ光の照射形状を前記チャンネル領域の形状に合わせて整形するための開口を有するシャドウマスクと、前記開口を前記アモルファスシリコン薄膜上に縮小して合焦させる集光レンズとをさらに備えたことを特徴とする請求項５又は６記載のレーザアニール装置。
  8. 前記基板上には、複数の前記薄膜トランジスタが一定の配列ピッチでマトリクス状に配置して備えられ、
    前記シャドウマスクは、複数の前記薄膜トランジスタに対応させて複数の前記開口を設けたものであり、
    前記制御手段は、前記レーザアニールが、複数の前記開口のうち前記ソース電極及び前記ドレイン電極の対向方向に対応して並んだ複数の前記開口を通過した複数の前記レーザ光の多重照射により実施されるように、同方向への前記基板の移動速度及び前記レーザ光の照射タイミングを制御することを特徴とする請求項７記載のレーザアニール装置。
JP2014238202A 2014-11-25 2014-11-25 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置 Expired - Fee Related JP6471379B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2014238202A JP6471379B2 (ja) 2014-11-25 2014-11-25 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
KR1020177013227A KR20170086505A (ko) 2014-11-25 2015-11-19 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 레이저 어닐링 장치
CN201580064351.1A CN107004604B (zh) 2014-11-25 2015-11-19 薄膜晶体管、薄膜晶体管的制造方法以及激光退火装置
PCT/JP2015/082554 WO2016084702A1 (ja) 2014-11-25 2015-11-19 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
TW104138678A TWI692035B (zh) 2014-11-25 2015-11-23 薄膜電晶體、薄膜電晶體之製造方法及雷射退火裝置
US15/583,726 US10211343B2 (en) 2014-11-25 2017-05-01 Thin film transistor, manufacturing process for thin film transistor, and laser annealing apparatus
US16/183,424 US10622484B2 (en) 2014-11-25 2018-11-07 Thin film transistor, manufacturing process for thin film transistor, and laser annealing apparatus
US16/239,454 US10535778B2 (en) 2014-11-25 2019-01-03 Thin film transistor, manufacturing process for thin film transistor, and laser annealing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014238202A JP6471379B2 (ja) 2014-11-25 2014-11-25 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置

Publications (2)

Publication Number Publication Date
JP2016100537A true JP2016100537A (ja) 2016-05-30
JP6471379B2 JP6471379B2 (ja) 2019-02-20

Family

ID=56074269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014238202A Expired - Fee Related JP6471379B2 (ja) 2014-11-25 2014-11-25 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置

Country Status (6)

Country Link
US (3) US10211343B2 (ja)
JP (1) JP6471379B2 (ja)
KR (1) KR20170086505A (ja)
CN (1) CN107004604B (ja)
TW (1) TWI692035B (ja)
WO (1) WO2016084702A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018124214A1 (ja) * 2016-12-28 2018-07-05 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2018138783A1 (ja) * 2017-01-24 2018-08-02 堺ディスプレイプロダクト株式会社 レーザーアニール装置、レーザーアニール方法及びマスク
WO2019031252A1 (ja) * 2017-08-10 2019-02-14 株式会社ブイ・テクノロジー レーザ照射装置、投影マスク、レーザ照射方法およびプログラム
CN109417034A (zh) * 2016-07-20 2019-03-01 V科技股份有限公司 激光照射装置、薄膜晶体管及薄膜晶体管的制造方法
WO2019111362A1 (ja) * 2017-12-06 2019-06-13 株式会社ブイ・テクノロジー レーザ照射装置、レーザ照射方法、および、投影マスク
KR20190087427A (ko) 2016-11-30 2019-07-24 가부시키가이샤 브이 테크놀로지 레이저 조사 장치 및 박막 트랜지스터의 제조 방법
WO2019186798A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
KR20190117548A (ko) 2017-02-21 2019-10-16 브이 테크놀로지 씨오. 엘티디 레이저 조사 장치, 박막 트랜지스터의 제조 방법, 프로그램 및 투영 마스크
KR20200057696A (ko) 2017-09-26 2020-05-26 브이 테크놀로지 씨오. 엘티디 레이저 조사 장치, 레이저 조사 방법 및 투영 마스크
KR20200105472A (ko) 2018-01-10 2020-09-07 브이 테크놀로지 씨오. 엘티디 레이저 조사 장치 및 레이저 조사 방법
US10896817B2 (en) 2016-11-16 2021-01-19 V Technology Co. Ltd. Laser irradiation apparatus, thin film transistor, and method of manufacturing thin film transistor

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160063515A (ko) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 트랜지스터, 이를 구비한 유기발광 표시장치, 및 유기발광 표시장치 제조방법
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN107393830A (zh) * 2017-07-21 2017-11-24 京东方科技集团股份有限公司 薄膜晶体管的制备方法
JP2020035799A (ja) * 2018-08-27 2020-03-05 キオクシア株式会社 半導体記憶装置
US10672797B2 (en) * 2018-09-30 2020-06-02 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, method for fabricating array substrate and display
US10840333B2 (en) * 2018-10-31 2020-11-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of manufacture
WO2021189445A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
JP7391064B2 (ja) * 2021-03-22 2023-12-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117190A (ja) * 1997-06-19 1999-01-22 Sony Corp 薄膜トランジスタの製造方法
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2001127302A (ja) * 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
JP2002110542A (ja) * 2000-09-28 2002-04-12 Toshiba Corp Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
JP2002222957A (ja) * 2001-01-26 2002-08-09 Hitachi Ltd 薄膜トランジスタ装置
JP2005294851A (ja) * 2004-04-05 2005-10-20 Quanta Display Inc 低温ポリシリコンｔｆｔ構造及びそのチャネル層の製造方法
JP2008192688A (ja) * 2007-02-01 2008-08-21 Sharp Corp 半導体装置
JP2011029411A (ja) * 2009-07-24 2011-02-10 V Technology Co Ltd 薄膜トランジスタ、その製造方法及び液晶表示装置
WO2013005250A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびに表示装置
WO2013172965A1 (en) * 2012-05-14 2013-11-21 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349355B2 (ja) 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
US6906346B2 (en) * 2000-07-24 2005-06-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, EL display device, method for fabricating semiconductor thin film, and method for manufacturing the semiconductor device
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
JP2006237270A (ja) * 2005-02-24 2006-09-07 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
JP2007281421A (ja) 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
JP4169072B2 (ja) 2006-03-13 2008-10-22 ソニー株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
JP2007324425A (ja) 2006-06-02 2007-12-13 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
JP2007335780A (ja) 2006-06-19 2007-12-27 Mitsubishi Electric Corp Ｔｆｔ基板及びその製造方法、これを用いた表示装置、並びに層間絶縁膜の評価方法
US7750403B2 (en) * 2006-06-30 2010-07-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US9646831B2 (en) * 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117190A (ja) * 1997-06-19 1999-01-22 Sony Corp 薄膜トランジスタの製造方法
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2001127302A (ja) * 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
JP2002110542A (ja) * 2000-09-28 2002-04-12 Toshiba Corp Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
JP2002222957A (ja) * 2001-01-26 2002-08-09 Hitachi Ltd 薄膜トランジスタ装置
JP2005294851A (ja) * 2004-04-05 2005-10-20 Quanta Display Inc 低温ポリシリコンｔｆｔ構造及びそのチャネル層の製造方法
JP2008192688A (ja) * 2007-02-01 2008-08-21 Sharp Corp 半導体装置
JP2011029411A (ja) * 2009-07-24 2011-02-10 V Technology Co Ltd 薄膜トランジスタ、その製造方法及び液晶表示装置
WO2013005250A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびに表示装置
WO2013172965A1 (en) * 2012-05-14 2013-11-21 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10608115B2 (en) 2016-07-20 2020-03-31 V Technology Co., Ltd. Laser beam irradiation device, thin-film transistor, and method of manufacturing thin-film transistor
CN109417034A (zh) * 2016-07-20 2019-03-01 V科技股份有限公司 激光照射装置、薄膜晶体管及薄膜晶体管的制造方法
KR20190029602A (ko) 2016-07-20 2019-03-20 가부시키가이샤 브이 테크놀로지 레이저 조사 장치, 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
US10896817B2 (en) 2016-11-16 2021-01-19 V Technology Co. Ltd. Laser irradiation apparatus, thin film transistor, and method of manufacturing thin film transistor
KR20190087427A (ko) 2016-11-30 2019-07-24 가부시키가이샤 브이 테크놀로지 레이저 조사 장치 및 박막 트랜지스터의 제조 방법
US10840095B2 (en) 2016-12-28 2020-11-17 V Technology Co., Ltd. Laser irradiation device, thin-film transistor and thin-film transistor manufacturing method
KR20190099423A (ko) 2016-12-28 2019-08-27 가부시키가이샤 브이 테크놀로지 레이저 조사 장치, 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
WO2018124214A1 (ja) * 2016-12-28 2018-07-05 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2018138783A1 (ja) * 2017-01-24 2018-08-02 堺ディスプレイプロダクト株式会社 レーザーアニール装置、レーザーアニール方法及びマスク
CN110462787A (zh) * 2017-01-24 2019-11-15 堺显示器制品株式会社 激光退火装置、激光退火方法和掩模
KR20190117548A (ko) 2017-02-21 2019-10-16 브이 테크놀로지 씨오. 엘티디 레이저 조사 장치, 박막 트랜지스터의 제조 방법, 프로그램 및 투영 마스크
KR20200035025A (ko) 2017-08-10 2020-04-01 브이 테크놀로지 씨오. 엘티디 레이저 조사 장치, 투영 마스크, 레이저 조사 방법 및 프로그램
WO2019031252A1 (ja) * 2017-08-10 2019-02-14 株式会社ブイ・テクノロジー レーザ照射装置、投影マスク、レーザ照射方法およびプログラム
KR20200057696A (ko) 2017-09-26 2020-05-26 브이 테크놀로지 씨오. 엘티디 레이저 조사 장치, 레이저 조사 방법 및 투영 마스크
WO2019111362A1 (ja) * 2017-12-06 2019-06-13 株式会社ブイ・テクノロジー レーザ照射装置、レーザ照射方法、および、投影マスク
KR20200105472A (ko) 2018-01-10 2020-09-07 브이 테크놀로지 씨오. 엘티디 레이저 조사 장치 및 레이저 조사 방법
WO2019186798A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法

Also Published As

Publication number Publication date
US10535778B2 (en) 2020-01-14
US10211343B2 (en) 2019-02-19
TW201631671A (zh) 2016-09-01
US20190074384A1 (en) 2019-03-07
TWI692035B (zh) 2020-04-21
US10622484B2 (en) 2020-04-14
WO2016084702A1 (ja) 2016-06-02
KR20170086505A (ko) 2017-07-26
CN107004604B (zh) 2020-10-30
CN107004604A (zh) 2017-08-01
US20170236948A1 (en) 2017-08-17
JP6471379B2 (ja) 2019-02-20
US20190140103A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
JP6471379B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
JP6655301B2 (ja) レーザアニール装置及び薄膜トランジスタの製造方法
US10818492B2 (en) Method for manufacturing thin film transistor and mask for use in the manufacturing method
US10608115B2 (en) Laser beam irradiation device, thin-film transistor, and method of manufacturing thin-film transistor
US10971361B2 (en) Laser annealing method, laser annealing apparatus, and thin film transistor substrate
US20200194260A1 (en) Laser irradiation device, laser irradiation method and projection mask
JP2020145363A (ja) レーザアニール装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181226

R150 Certificate of patent or registration of utility model

Ref document number: 6471379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees