KR20170086505A - 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 레이저 어닐링 장치 - Google Patents

박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 레이저 어닐링 장치 Download PDF

Info

Publication number
KR20170086505A
KR20170086505A KR1020177013227A KR20177013227A KR20170086505A KR 20170086505 A KR20170086505 A KR 20170086505A KR 1020177013227 A KR1020177013227 A KR 1020177013227A KR 20177013227 A KR20177013227 A KR 20177013227A KR 20170086505 A KR20170086505 A KR 20170086505A
Authority
KR
South Korea
Prior art keywords
thin film
laser
irradiation
laser light
electrode
Prior art date
Application number
KR1020177013227A
Other languages
English (en)
Inventor
미치노부 미주무라
마코토 하타나카
데츠야 기구치
Original Assignee
브이 테크놀로지 씨오. 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이 테크놀로지 씨오. 엘티디 filed Critical 브이 테크놀로지 씨오. 엘티디
Publication of KR20170086505A publication Critical patent/KR20170086505A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판(5) 위에 게이트 전극(1), 소스 전극(3), 드레인 전극(4) 및 반도체층(2)를 적층하여 구비한 박막 트랜지스터로서, 상기 반도체층(2)은 폴리실리콘 박막(8)이며, 상기 소스 전극(3) 및 상기 드레인 전극(4)에 각각 대응하는 영역의 상기 폴리실리콘 박막(8)의 결정립경이 상기 소스 전극(3)과 상기 드레인 전극(4) 사이의 채널 영역(10)의 상기 폴리실리콘 박막(8)의 결정립경에 비해 작은 구조로 하였다.

Description

박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 레이저 어닐링 장치 {THIN-FILM TRANSISTOR, METHOD FOR MANUFACTURING THIN-FILM TRANSISTOR, AND LASER ANNEALING DEVICE}
본 발명은 폴리실리콘 박막의 반도체층을 구비한 박막 트랜지스터에 관한 것으로, 특히 간단한 프로세스로 누설 전류를 저감 가능한 구조를 실현하기 위한 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 레이저 어닐링 장치에 관한 것이다.
일반적으로, 박막 트랜지스터 (이하 「TFT (Thin Film Transistor)」라고 한다)는 기판 위에 게이트 전극, 소스 전극, 드레인 전극 및 반도체층을 적층하여 구비한 구조를 가지고 있다. 이 경우, 반도체층으로서 폴리실리콘 박막을 사용한 TFT는 전자의 이동도가 높아서, 저소비 전력의 디스플레이에 사용되고 있다.
폴리실리콘 박막의 반도체층은 기판의 전면에 피착된 아몰퍼스 실리콘 박막의 적어도 게이트 전극에 대응하는 영역을 균일하게 레이저 어닐링 처리함으로써 폴리실리콘화하여 형성된다. 이 경우, 소스 전극 및 드레인 전극에 각각 대응하는 영역의 아몰퍼스 실리콘 박막도 소스 전극 및 드레인 전극 사이의 채널 영역과 마찬가지로 어닐링 처리되어 폴리실리콘 박막이 되었기 때문에, 전극 사이의 전계 강도가 높아져서 TFT 오프시의 누설 전류가 커진다고 하는 문제가 있었다.
이 문제에 대처하기 위하여, 종래의 TFT는 채널 영역과 소스 전극에 대응하는 영역, 및 채널 영역과 드레인 전극에 대응하는 영역과의 사이의 폴리실리콘 박막에 불순물을 주입하여 채널 영역보다 낮은 농도로 한 LDD(Lightly Doped Drain) 구조가 채용되어 있다 (예를 들면, 특허 문헌 1 참조).
특허 문헌 1: 일본공개특허공보 특개 2007－335780호
그러나, 이러한 종래의 TFT에 있어서는, 폴리실리콘 박막에 불순물을 주입하는 공정이 필요하여, 제조 프로세스가 복잡하게 되고, 제조 코스트가 증가한다고 하는 문제가 있었다.
이에, 본 발명은 이러한 문제점에 대처하여, 간단한 프로세스로 누설 전류를 저감 가능한 구조를 실현하기 위한 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 레이저 어닐링 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 의한 박막 트랜지스터는 기판 위에 게이트 전극, 소스 전극, 드레인 전극 및 반도체층을 적층하여 구비한 박막 트랜지스터로서, 상기 반도체층은 폴리실리콘 박막이고, 상기 소스 전극 및 상기 드레인 전극에 각각 대응하는 영역의 상기 폴리실리콘 박막의 결정립경을 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역의 상기 폴리실리콘 박막의 결정립경에 비해 작게 한 것이다.
또한, 본 발명에 의한 박막 트랜지스터의 제조 방법은 기판 위에 게이트 전극, 소스 전극, 드레인 전극 및 반도체층을 적층하여 구비한 박막 트랜지스터의 제조 방법으로서, 상기 기판 위에 피착된 아몰퍼스 실리콘 박막의 적어도 상기 게이트 전극에 대응하는 영역에 레이저 광을 조사하여 폴리실리콘 박막으로 하고, 상기 반도체층을 형성하는 레이저 어닐링 공정을 포함하며, 상기 레이저 어닐링 공정은 상기 소스 전극 및 상기 드레인 전극에 각각 대응하는 영역의 상기 폴리실리콘 박막의 결정립경이 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역의 상기 폴리실리콘 박막의 결정립경에 비해 작아지도록, 상기 소스 전극 및 상기 드레인 전극에 각각 대응하는 영역에 레이저 광을 상기 채널 영역보다 적은 조사량으로 조사하여 실시되는 것이다.
또한, 본 발명에 의한 레이저 어닐링 장치는 기판 위에 게이트 전극, 소스 전극, 드레인 전극 및 반도체층을 적층하여 구비한 박막 트랜지스터의, 적어도 상기 게이트 전극에 대응하는 영역의 아몰퍼스 실리콘 박막을 레이저 어닐링하여 폴리실리콘 박막으로 하고, 상기 반도체층을 형성하는 레이저 어닐링 장치로서, 상기 기판 위에 레이저 광을 조사하는 레이저 조사 광학계와, 상기 소스 전극 및 상기 드레인 전극에 각각 대응하는 영역의 상기 폴리실리콘 박막의 결정립경이 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역의 상기 폴리실리콘 박막의 결정립경에 비해 작아지도록, 상기 소스 전극 및 상기 드레인 전극에 각각 대응하는 영역의 레이저 어닐링을 상기 채널 영역의 레이저 어닐링보다 적은 레이저 광의 조사량으로 실시하기 위하여 레이저 광의 조사량을 제어하는 제어 수단을 구비한 것이다.
본 발명에 의하면, 아몰퍼스 실리콘 박막의 레이저 어닐링에 있어서의 레이저 광의 조사량을 제어하는 것만으로, 소스 전극 및 드레인 전극에 각각 대응하는 영역의 폴리실리콘 박막의 결정립경을 소스 전극과 드레인 전극 사이의 채널 영역의 폴리실리콘 박막의 결정립경에 비해 작게 할 수 있다. 따라서, 소스 전극 및 드레인 전극에 각각 대응하는 영역에 있어서의 전자의 이동도를 채널 영역에 비해 낮출 수 있고, TFT 오프 시의 누설 전류를 저감할 수 있다.
또한, 채널 영역만을 균일하게 어닐링 처리하였을 경우에는, 어닐링 처리 후에 반도체층 위에 형성되는 소스 전극 및 드레인 전극의 채널 영역에 대한 위치 어긋남이 생겼을 때, 그 위치 어긋남이 TFT의 전기 특성에 영향을 줄 우려가 있지만, 본 발명에 의하면, 반도체층의 폴리실리콘 박막의 결정립경을 소스 전극 및 드레인 전극에 각각 대응하는 영역 및 채널 영역에서 단계적으로 변화시키고 있으므로, 상기 위치 어긋남의 허용량을 늘릴 수 있다. 따라서, TFT의 제조가 용이하게 된다.
[도 1] 본 발명에 의한 박막 트랜지스터의 일실시 형태를 나타내는 단면도이다.
[도 2] 본 발명에 의한 박막 트랜지스터의 레이저 어닐링에 대하여 단면으로 나타내는 설명도이다.
[도 3] 본 발명에 의한 박막 트랜지스터의 레이저 어닐링에 대하여 평면으로 나타내는 설명도이다.
[도 4] 상기 레이저 어닐링에 있어서의 레이저 광의 조사량의 분포를 나타내는 설명도이다.
[도 5] 본 발명에 의한 레이저 어닐링 장치의 일실시 형태를 나타내는 정면도이다.
[도 6] 본 발명에 의한 레이저 어닐링 장치에 사용하는 쉐도우 마스크 및 마이크로 렌즈 어레이의 하나의 구성예를 나타내는 도면으로, (a)는 평면도, (b)는 (a)의 O－O선 단면 화살표 방향에서 본 도면이다.
[도 7] 본 발명에 의한 레이저 어닐링 장치의 제어 수단의 하나의 구성예를 나타내는 블록도이다.
[도 8] 본 발명에 의한 레이저 어닐링 장치의 레이저 어닐링 동작을 나타내는 설명도이다.
[도 9] 본 발명에 의한 레이저 어닐링 장치에 사용하는 쉐도우 마스크 및 마이크로 렌즈 배열 외 구성예를 나타내는 설명도이며, (a)는 마이크로 렌즈를 게이트 전극의 배치에 합치시킨 경우의 개구의 배치 예를 나타내고, (b)는 개구를 게이트 전극의 배치에 합치시킨 경우의 마이크로 렌즈의 배치예를 나타내고 있다.
[도 10] 도 9(b)의 마이크로 렌즈의 배치에 대하여 해설하는 설명도이다.
이하, 본 발명의 실시 형태를 첨부 도면에 기초하여 상세하게 설명한다. 도 1은 본 발명에 의한 박막 트랜지스터의 일실시 형태를 나타내는 단면도이다. 이 박막 트랜지스터(TFT)는 디스플레이의 화소 전극을 구동하기 위하여, TFT 기판 위에 가로세로로 교차시켜서 설치된 복수의 데이터 라인과 게이트 라인의 교차부에 설치된 것으로, 게이트 전극(1)과, 반도체층(2)과, 소스 전극(3)과, 드레인 전극(4)을 구비하여 구성되어 있다.
상기 게이트 전극(1)은 투명 유리로 이루어지는 기판(5) 위에 일정한 배열 피치로 매트릭스 상으로 복수 형성된 것으로, 상기 기판(5)의 가로 방향에 평행하게 연장되어 형성된 복수의 게이트 라인(도 3 참조)(6)에 전기적으로 접속되어 표시 영역 밖에 설치된 게이트 드라이브 회로로부터 주사 정보가 공급되도록 되어 있다.
상기 게이트 전극(1)을 덮고서, 반도체층(2)이 형성되어 있다. 이 반도체층(2)은 기판(5) 위에 피착된 아몰퍼스 실리콘 박막(7)의 적어도 게이트 전극(1)에 대응하는 영역에 자외선의 레이저 광(L)을 조사하여, 아몰퍼스 실리콘 박막(7)을 레이저 어닐링하여 형성된 폴리실리콘 박막(8)으로, 게이트 전극(1)과의 사이에 절연 막(9)를 개재시켜서 형성되어 있다. 또한, 후술하는 소스 전극(3) 및 드레인 전극(4)에 각각 대응하는 영역의 폴리실리콘 박막(8)의 결정립경이 소스 전극(3)과 드레인 전극(4) 사이의 채널 영역(10)의 폴리실리콘 박막(8)의 결정립경에 비해 작게 한 구조로 되어 있다.
이러한 구조의 반도체층(2)은 소스 전극(3) 및 드레인 전극(4)에 각각 대응하는 영역의 아몰퍼스 박막의 레이저 어닐링을 채널 영역(10)의 레이저 광(L)의 조사량보다 적은 조사량으로 실시하여 형성된다. 이하, 소스 전극(3)에 대응한 반도체층(2)의 영역을 「소스 영역(11)」이라 하고, 드레인 전극(4)에 대응한 반도체층(2)의 영역을 「드레인 영역(12)」이라 한다.
상세하게는, 도 2, 3에 도시하는 바와 같이, 상기 레이저 어닐링은 조사 형상이 상기 채널 영역(10)과 동일한 형상이 되도록 정형된 펄스 레이저 광 (이하, 간단히 「레이저 광(L)」이라고 한다)의 조사 위치를, 레이저 광(L)의 조사부가 일부 겹쳐진 상태에서 게이트 전극(1)에 대응하는 영역 내의 소스 전극(3)측 또는 드레인 전극(4)측의 한쪽 단으로부터 다른 한쪽 단을 향하여 스텝 이동시켜 실시된다. 본 실시 형태에 있어서는, 레이저 광(L)의 조사 위치가 소스 전극(3)측으로부터 드레인 전극(4)측으로 향하는 방향(도 3에 나타내는 화살표 방향)으로 스텝 이동되는 경우에 대하여 나타낸다.
더 상세하게는, 레이저 광(L)의 조사 위치의 스텝 이동 양은 레이저 어닐링이 레이저 광(L)의 n 쇼트 (n은 3 이상의 정수)로 실시되는 경우에, 상기 채널 영역(10)의 소스 전극(3) 및 드레인 전극(4)의 대향하는 방향(도 3에 도시하는 화살표 방향)의 폭(d)의 1/n과 같은 양으로 설정된다.
구체적으로는, 상기 스텝 이동 양은 채널 영역(10)의 소스-드레인 사이의 폭이 예컨대 4μm이고, 레이저 어닐링이 예컨대 합계 20 쇼트의 레이저 광 조사로 실행되는 경우에는, 4μm/20=0.2μm로 설정된다.
레이저 광(L)의 조사는 후술하는 레이저 조사 광학계(14)(도 5 참조) 및 기판(5)이 상대적으로 d/n씩 스텝 이동할 때마다 실시하면 좋다. 또한, 기판(5)을 게이트 전극(1)의 드레인 전극(4)측으로부터 소스 전극(3)측을 향하는 방향 (도 3의 화살표와 반대 방향)으로 일정 속도로 반송하면서, 기판(5)이 d/n만큼 이동할 때마다 레이저 광(L)을 조사하여도 좋다. 또는, 드레인 전극(4)측으로부터 소스 전극(3)측으로 향하는 방향(도 3의 화살표와 반대 방향)의 게이트 전극(1)의 배열 피치를 w2로 하였을 때, 동일한 방향으로 서로 (w2－d/n)만큼 떨어진 위치를 조사하도록 복수의 개구(25)를 형성한 쉐도우 마스크(21)(도 6 참조)를 사용하고, 기판(5)을 동일한 방향으로 일정 속도로 반송하면서, 기판(5)이 최초의 조사 위치로부터 w2만큼 이동할 때마다 레이저 광(L)을 조사하여도 좋다.
상기 반도체층(2) 위에서, 게이트 전극(1)의 한쪽 단측에는, 소스 전극(3)이 형성되어 있다. 이 소스 전극(3)은 상기 게이트 라인(6)에 교차시켜서 형성된 도시를 생략한 데이터 라인에 전기적으로 접속되어 있고, 표시 영역 밖에 형성된 소스 드라이브 회로로부터 데이터 신호가 공급되도록 되어 있다.
상기 반도체층(2) 위에서, 게이트 전극(1)의 다른 한쪽 단측에는, 드레인 전극(4)이 형성되어 있다. 이 드레인 전극(4)은 디스플레이의 도시를 생략한 화소 전극에 상기 데이터 라인 및 소스 전극(3)을 통해 공급되는 데이터 신호를 공급하는 것으로, 상기 화소 전극에 전기적으로 접속시켜서 형성되어 있다.
또한, 상기 소스 전극(3) 및 드레인 전극(4) 위에는, 절연막으로 이루어지는 도시를 생략한 보호막이 형성되어 있다.
다음으로, 이와 같이 구성된 TFT를 제조하는 방법에 대하여 설명한다.
본 발명에 의한 TFT의 제조 방법은 기판(5) 위에 게이트 전극(1), 소스 전극(3), 드레인 전극(4) 및 반도체층(2)을 적층하여 구비한 TFT의 제조 방법으로서, 기판(5) 위에 성막된 아몰퍼스 실리콘 박막(7)의 적어도 게이트 전극(1)에 대응하는 영역에 자외선의 레이저 광(L)을 조사하여 폴리실리콘 박막(8)으로 하고, 반도체층(2)를 형성하는 레이저 어닐링 공정을 포함하고 있다.
또한, 본 발명의 TFT는 반도체층(2)의 구조가 다른 점을 제외하고 공지의 TFT 구조와 같기 때문에, 기본적인 제조 방법은 종래 기술이 적용된다. 또한, 여기에서는, 종래 기술과 다른 반도체층(2)의 형성, 특히 레이저 어닐링 공정에 대하여 설명한다.
본 발명에 의한 TFT의 제조 방법에 있어서의 레이저 어닐링 공정은 소스 영역(11) 및 드레인 영역(12)의 폴리실리콘 박막(8)의 결정립경이 채널 영역(10)의 폴리실리콘 박막(8)의 결정립경에 비해 작아지도록, 소스 영역(11) 및 드레인 영역(12)의 레이저 어닐링을 채널 영역(10)의 레이저 광(L)의 조사량보다 적은 조사량으로 실시하는 것을 특징으로 하고 있다.
상세하게는, 상기 레이저 어닐링 공정은 레이저 광(L)의 조사부의 조사 형상이 상기 채널 영역(10)과 같은 형상이 되도록 정형된 레이저 광(L)의 조사 위치를, 상기 조사부의 소스 전극(3)과 드레인 전극(4)의 대향 방향의 일부가 겹친 상태에서 게이트 전극(1)에 대응하는 영역 내의 소스 전극(3)측 또는 드레인 전극(4)측의 한쪽 단으로부터 다른 한쪽 단을 향하여 스텝 이동시켜 실시된다.
더 상세하게는, 상기 레이저 어닐링 공정은 레이저 어닐링이 레이저 광(L)의 n 쇼트 (n은 3 이상의 정수)로 실시되는 경우에, 상기 레이저 광(L)의 조사 위치의 스텝 이동 양을 채널 영역(10)의 소스 전극(3) 및 드레인 전극(4)의 대향 방향의 폭(d)의 1/n과 같은 양이 되도록 설정하여 실시된다.
이하, 레이저 어닐링 공정을, 도 2 및 도 3을 참조하여 설명한다. 여기에서는, 일례로서 5 쇼트의 레이저 광 조사에 의해 레이저 어닐링이 실시되는 경우에 대하여 설명한다.
먼저, 도 2(a) 및 도 3(a)에 도시하는 바와 같이, 아몰퍼스 실리콘 박막(7) 위의 레이저 광(L)의 조사 형상이 상기 채널 영역(10)과 동일한 형상이 되도록 정형된 자외선의 레이저 광(L)을, 게이트 전극(1)에 대응하는 영역 내에서 소스 전극(3)측 단부 영역의 아몰퍼스 실리콘 박막(7)에 1 쇼트 조사(1회째의 조사)한다. 이에 의해, 아몰퍼스 실리콘 박막(7)의 레이저 광(L)의 조사된 부분이 순간 가열되어 용융되고, 실리콘 분자의 결합 상태가 아몰퍼스(비결정) 상태로부터 폴리(다결정) 상태로 바뀌어 폴리실리콘 박막(8)이 된다.
여기서 사용되는 레이저는 파장이 355 nm인 YAG 레이저나, 파장이 308 nm인 엑시머 레이저이다.
다음으로, 레이저 광(L)의 조사 위치가 드레인 전극(4) 방향 (도 2(a) 및 도 3(a)에 도시하는 화살표 방향)으로 d/5만큼 스텝 이동되어, 상기와 같이 레이저 광(L)을 1 쇼트 조사(2회째의 조사)한다.
상세하게는, 도 2(a)에 도시하는 바와 같이, 레이저 광(L)을 기판(5) (또는 게이트 전극(1))에 대하여 상대적으로 화살표 방향으로 스텝 이동하여, 도 2(a) 및 도 3(a)에 도시하는 1회째의 레이저 광 조사 위치로부터, 도 2(b) 및 도 3(b)에 도시하는 바와 같이 화살표 방향으로 d/5만큼 어긋난 게이트 전극(1) 위의 위치에 1 쇼트의 레이저 광(L)을 조사(2회째의 조사)한다. 이에 의해, 레이저 광(L)이 조사된 아몰퍼스 실리콘 박막(7)의 부분이 순간 가열되어 용융되고, 실리콘 분자의 결합 상태가 아몰퍼스 상태로부터 폴리 상태로 바뀌어 폴리실리콘 박막(8)이 된다.
이 경우, 1회째의 레이저 광(L)의 조사부와 2회째의 조사부의 겹친 부분은 1회째의 조사부보다 레이저 광(L)의 조사량이 증가하여 조사 에너지가 높아지고, 상기 겹쳐진 부분의 결정화(결정 성장)가 촉진된다. 그 결과, 이 부분의 폴리실리콘 박막(8)의 결정립경은 다른 부분의 폴리실리콘 박막(8)의 결정립경에 비해 커진다.
다음으로, 상기와 같이 하여, 레이저 광(L)을 기판(5)에 대하여 상대적으로 화살표 방향으로 스텝 이동하여, 도 2(b) 및 도 3(b)에 도시하는 2회째의 레이저 광(L)의 조사 위치로부터, 도 2(c) 및 도 3(c)에 도시하는 바와 같이 화살표 방향으로 d/5만큼 어긋난 게이트 전극(1) 위의 위치에 1 쇼트의 레이저 광(L)을 조사(3회째의 조사)한다. 이에 의해, 1회째 내지 3회째의 3 쇼트의 레이저 광(L)에 의한 조사부의 겹친 부분은 레이저 광(L)의 조사량이 앞의 2회의 레이저 광(L)의 조사량보다 한층 더 늘어나 조사 에너지가 더 높아져서, 상기 겹친 부분의 폴리실리콘 박막(8)의 결정화(결정 성장)는 더 촉진된다. 그 결과, 이 부분의 폴리실리콘 박막(8)의 결정립경은 더 커진다.
또한, 전술한 바와 같이 하여, 레이저 광(L)을 기판(5)에 대하여 상대적으로 화살표 방향으로 스텝 이동하여, 도 2(c) 및 도 3(c)에 도시하는 3회째의 레이저 광(L)의 조사 위치로부터, 도 2(d) 및 도 3(d)에 도시하는 바와 같이, 화살표 방향으로 d/5만큼 어긋난 게이트 전극(1) 위의 위치에 1 쇼트의 레이저 광(L)을 조사(4회째의 조사)한다. 이에 의하여, 1회째 내지 4회째의 4 쇼트의 레이저 광(L)에 의한 조사부의 겹친 부분은 레이저 광(L)의 조사량이 앞의 3회의 레이저 광(L)의 조사량이 더 늘어나서 조사 에너지가 더 높아지고, 상기 겹친 부분의 폴리실리콘 박막(8)의 결정화(결정 성장)는 더 촉진된다. 그 결과, 이 부분의 폴리실리콘 박막(8)의 결정립경은 더 커진다.
또한, 전술한 바와 같이 하여, 레이저 광(L)을 기판(5)에 대하여 상대적으로 화살표 방향으로 스텝 이동하여, 도 2(d) 및 도 3(d)에 도시하는 4회째의 레이저 광(L)의 조사 위치로부터, 도 2(e) 및 도 3(e)에 도시하는 바와 같이, 화살표 방향으로 d/5만큼 어긋난 게이트 전극(1) 위의 위치(드레인 전극(4)측 단부 영역)에 1 쇼트의 레이저 광(L)을 조사(5회째의 조사이며, 마지막 레이저광 조사)한다. 이에 의해, 게이트 전극(1)에 대응하는 영역의 아몰퍼스 실리콘 박막(7)의 레이저 어닐링이 종료되어, 폴리실리콘 박막(8)의 반도체층(2)이 형성된다.
이 경우, 1회째 내지 5회째의 5 쇼트의 레이저 광(L)에 의한 조사부의 겹친 부분(채널 영역(10)의 중앙부)은 레이저 광(L)의 조사량이 앞의 4회의 레이저 광(L)의 조사량보다 더 늘어나서 조사 에너지가 더 높아지고, 상기 겹친 부분의 결정화(결정 성장)는 더 촉진된다. 그 결과, 이 부분의 폴리실리콘 박막(8)의 결정립경은 더 커진다.
또한, 채널 영역(10)의 중앙부로부터 드레인 전극(4)측 단부를 향하여, 레이저 광(L)의 조사부가 겹치는 회수가 줄어들기 때문에 레이저 광(L)의 조사량이 감소한다. 따라서, 채널 영역(10)의 중앙부로부터 드레인 전극(4)측 단부를 향하여, 조사 에너지가 감소하여, 폴리실리콘 박막(8)의 결정립경이 점차 작아진다.
전술한 바와 같이, 레이저 광(L)의 조사 위치를 d/n씩 스텝 이동시킴으로써, 도 4에 도시하는 바와 같이, 게이트 전극(1) 위의 아몰퍼스 실리콘 박막(7)에의 레이저 광(L)의 조사량에 분포를 갖게 할 수 있다. 즉, 채널 영역(10)에 비해 소스 영역(11) 및 드레인 영역(12)의 레이저 광(L)의 조사량을 줄일 수 있고, 소스 영역(11) 및 드레인 영역(12)의 폴리실리콘화의 진행을 채널 영역(10)보다 억제할 수 있다. 이에 의해, 소스 영역(11) 및 드레인 영역(12)의 폴리실리콘 박막(8)의 결정립경을 채널 영역(10)의 폴리실리콘 박막(8)의 결정립경에 비해 작게 할 수 있다.
또한, 레이저 어닐링에 필요한 레이저 광(L)의 쇼트 회수 n은 적어도 채널 영역(10)에 있어서의 아몰퍼스 실리콘 박막(7)의 전체 막 두께를 용융시키는데 충분한 조사 에너지를 얻어지도록 결정하는 것이 좋다.
이와 같이, 본 발명에 의하면, 소스 영역(11) 및 드레인 영역(12)의 폴리실리콘 박막(8)의 결정립경을 채널 영역(10)의 폴리실리콘 박막(8)의 결정립경에 비해 작게 할 수 있다. 따라서, 반도체층(2)의 소스 영역(11) 및 드레인 영역(12)의 전자 이동도를 채널 영역(10)의 전자 이동도보다 낮게 할 수 있고, TFT 오프 시의 누설 전류를 저감할 수 있다.
다음으로, 상기 레이저 어닐링 공정을 실시하기 위한 본 발명에 의한 레이저 어닐링 장치에 대하여 도 5를 참조하여 설명한다.
본 발명에 의한 레이저 어닐링 장치는 반송 수단(13)과, 레이저 조사 광학계(14)와, 얼라인먼트 수단(15)과, 촬상 수단(16)과, 제어 수단(17)을 구비하여 구성되어 있다.
상기 반송 수단(13)은 최표면에 아몰퍼스 실리콘 박막(7)이 형성된 TFT 기판(18)을 도 5에 도시하는 화살표 A 방향으로 일정 속도로 반송하는 것으로, TFT 기판(18)에 미리 형성된 게이트 라인(6)이 반송 방향(화살표 A 방향)과 평행이 되도록 위치 결정하여 탑재할 수 있게 되어 있다.
상기 반송 수단(13)의 윗쪽에는, 레이저 조사 광학계(14)가 설치되어 있다. 이 레이저 조사 광학계(14)는 자외선의 레이저 광(L)을 TFT 기판(18) 위의 미리 정해진 소정 위치에 적절하게 조사시킴으로써, 레이저 광(L)의 진행 방향 상류측으로부터 하류측을 향하여, 레이저(19)와, 커플링 광학계(20)와, 쉐도우 마스크(21)와, 마이크로 렌즈 어레이(22)를 이 순서로 구비하여 구성되어 있다.
여기서, 상기 레이저(19)는 자외선의 레이저 광(L)을 펄스 발광하는 것으로, 예를 들면 파장이 355 nm인 YAG 레이저나 파장이 308 nm인 엑시머 레이저이다.
또한, 상기 커플링 광학계(20)는 레이저(19)로부터 방출된 레이저 광(L)을 확장하는 동시에, 균일화하여 후술하는 쉐도우 마스크(21)에 조사시키는 것으로, 도시를 생략한 빔 익스팬더, 포토 인테그레이터, 콜리메터 렌즈를 포함하고 있다.
또한, 상기 쉐도우 마스크(21)는 1개의 레이저 광(L)으로부터 복수의 레이저 광(L)으로 분리하는 것으로, 도 6(b)에 도시하는 바와 같이, 투명한 석영 기판(23) 위에 성막된 크롬(Cr)이나 알루미늄(Al) 등의 차광막(24)에 TFT 기판(18) 위에 조사되는 레이저 광(L)의 조사 형상을 채널 영역(10)의 형상에 맞추어 정형하기 위한 복수의 개구(25)를 구비한 것으로, 레이저 광(L)의 조사 형상과 상사형으로 형성되어 있다.
상세하게는, 상기 쉐도우 마스크(21)는, 도 6(a)에 도시하는 바와 같이, TFT 기판(18) 위에 매트릭스상으로 형성된 게이트 전극(1)의 반송 방향(화살표 A 방향)과 교차하는 방향의 배열 피치(w1)의 2 이상의 정수배의 피치(도 6(a)에 있어서는 2 w1로 나타낸다)로 복수의 개구(25)를 일직선으로 배열하여 형성한 개구 열(26)을 반송 방향으로 복수열 형성하는 동시에, 반송 방향 상류측에 위치하는 복수열의 개구 열(26) (이하 「제1의 개구군(27)」이라고 한다)의 각 개구(25)를 통해 레이저 광(L)이 조사되는 각 게이트 전극(1)의 사이에 위치하는 다른 복수의 게이트 전극(1)을 보간하여 레이저 광(L)을 조사할 수 있도록 후속하는 복수열의 개구 열(26)(이하, 「제2의 개구 군(28)」이라 한다.)을 반송 방향과 교차하는 방향으로 소정 치수(도 6(a)에 있어서는 w1로 나타낸다)만큼 어긋나게 하여 형성한 것이다.
더 상세하게는, 상기 제1 및 제2의 개구 군(27, 28)의 각 개구 열(26)은 레이저 어닐링에 있어서의 레이저 광(L)의 쇼트 수 n과 같은 열수(도 6(a)에 있어서는 5열로 나타낸다)로 형성되어 있다. 이 경우, 개구(25)의 반송 방향의 폭을 D, 동일한 방향의 게이트 전극(1)의 배열 피치를 w2, 레이저 어닐링에 있어서의 레이저 광(L)의 쇼트 수를 n으로 하면, 제1 및 제2의 개구 군(27, 28)에 있어서의 인접하는 개구 열(26) 사이의 거리는 (w2±/n)로 설정되어 있다. 또한, 제1 및 제2의 개구 군(27, 28)은 각 개구 군(27, 28)의 반송 방향 상류측에 위치하는 개구 열(26) 사이의 거리가 반송 방향의 게이트 전극(1)의 배열 피치(w2)의 m배 (m는 레이저 광(L)의 쇼트 수 n 이상의 정수)로 설정되어 있다. 아울러, 도 6(a)에 있어서는 n=5로 나타내는 동시에, 인접하는 개구 열(26) 사이의 거리가 (w2－d/n)인 경우에 대하여 도시한다.
상기 마이크로 렌즈 어레이(22)는 상기 개구(25)를 게이트 전극(1) 위에 축소 투영하는 것으로, 도 6에 도시하는 바와 같이, 상기 제1 및 제2의 개구 군(27, 28)의 각 개구(25)의 중심에 광축 중심을 합치시켜 복수의 마이크로 렌즈(집광렌즈) (29)를 배치하고 있다. 이 경우, 마이크로 렌즈(29)의 축소 배율은, 개구(25)의 상을 채널 영역(10)의 형상에 맞추어 게이트 전극(1) 위의 아몰퍼스 실리콘 박막(7) 위에 포커싱시켜 얻도록 설정되어 있다. 이에 의해, 개구(25)의 반송 방향의 폭 D는 마이크로 렌즈(29)의 상기 축소 배율로 축소되어 채널 영역(10)의 소스-드레인 사이의 폭(d)에 합치하게 된다.
상기 쉐도우 마스크(21) 및 마이크로 렌즈 어레이(22)를 일체적으로 반송 방향과 교차하는 방향으로 이동 가능하게 얼라인먼트 수단(15)이 설치되어 있다. 이 얼라인먼트 수단(15)은 레이저 광(L)을 목표 위치에 적절하게 조사시키기 위한 것으로, 반송 방향에 대하여 좌우로 흔들리면서 반송되는 TFT 기판(18)의 움직임에 추종시켜 쉐도우 마스크(21) 및 마이크로 렌즈 어레이(22)를 이동시킬 수 있게 되어 있다.
상기 반송 수단(13) 측에서 반송면의 아래 쪽에는, 촬상 수단(16)이 설치되어 있다. 이 촬상 수단(16)은 TFT 기판(18)의 이면측으로부터 TFT 기판(18)의 투명 유리를 통과하여 TFT 기판(18)의 표면에 형성된 게이트 전극(1) 및 게이트 라인(6)을 촬영하는 것으로, 복수의 수광소자를 반송 방향과 교차하는 방향으로 일직선으로 배열하여 구비한 가늘고 긴 형태의 수광면을 가진 라인 카메라이다. 또한, 상기 쉐도우 마스크(21)의 반송 방향(화살표 A 방향)의 가장 상류측에 위치하는 개구 열(26a)의 중심선에 수광면의 긴 쪽의 중심선을 합치시키고, 또한 상기 개구 열(26a)보다 반송 방향 상류측에 미리 정해진 소정 거리만큼 떨어진 위치를 촬영하도록 배치되어 있다.
상기 반송 수단(13), 레이저 조사 광학계(14), 얼라인먼트 수단(15) 및 촬상 수단(16)에 전기적으로 접속하여 제어 수단(17)이 설치되어 있다. 이 제어 수단(17)은 TFT 기판(18)의 소스 전극(3) 및 드레인 전극(4)에 각각 대응하는 영역의 폴리실리콘 박막(8)의 결정립경이 소스 전극(3)과 드레인 전극(4) 사이의 채널 영역(10)의 폴리실리콘 박막(8)의 결정립경에 비해 작아지도록, 소스 영역(11) 및 드레인 영역(12)의 레이저 어닐링을 채널 영역(10)의 레이저 어닐링보다 적은 레이저 광(L)의 조사량으로 실시할 수 있도록 레이저 광(L)의 조사량을 제어하는 것이다.
상세하게는, 상기 제어 수단(17)은 조사 형상이 채널 영역(10)과 동일한 형상이 되도록 정형된 레이저 광(L)의 조사 위치를, 일부가 겹친 상태에서 게이트 전극(1)에 대응하는 영역 내의 소스 전극(3)측 또는 드레인 전극(4)측의 한쪽 단으로부터 다른 한쪽 단을 향하여 스텝 이동시키도록, 상기 조사 위치의 스텝 이동 양을 제어하는 것이다. 이에 의해, 채널 영역(2)의 레이저 광(L)의 조사량이 다른 부분보다 많아지도록 레이저 광(L)의 조사량에 분포를 갖게 할 수 있다.
더 상세하게는, 제어 수단(17)은 레이저 어닐링이 복수의 개구(25) 중 소스 전극(3) 및 드레인 전극(4)의 대향 방향(반송 방향)에 대응하여 배열한 복수의 개구(25)를 통과한 복수의 레이저 광(L)의 다중 조사에 의해 실시되도록, 동일한 방향에의 TFT 기판(18)의 이동 속도 및 레이저 광(L)의 조사 타이밍을 제어하게 되어 있다.
또한, 상기 제어 수단(17)은, 도 7에 도시하는 바와 같이, 반송 수단 구동 콘트롤러(30)와, 레이저 구동 콘트롤러(31)와, 얼라인먼트 수단 구동 콘트롤러(32)와, 화상 처리부(33)와, 연산부(34)와, 메모리(35)와, 제어부(36)를 구비하여 구성되어 있다.
여기서, 반송 수단 구동 콘트롤러(30)는 TFT 기판(18)을 미리 정해진 일정 속도로 화살표 A 방향으로 반송시키도록 반송 수단(13)의 구동을 제어하는 것이다. 또한, 레이저 구동 콘트롤러(31)는 레이저 광(L)을 소정의 시간 간격으로 펄스 발광시키도록 레이저(19)의 구동을 제어하는 것이다. 또한, 얼라인먼트 수단 구동 콘트롤러(32)는, 반송 방향에 대하여 좌우로 흔들리면서 반송되는 TFT 기판(18)의 움직임에 추종시킬 수 있도록, 쉐도우 마스크(21)와 마이크로 렌즈 어레이(22)를 일체적으로 반송 방향과 교차하는 방향으로 이동시키도록 제어하는 것이다.
화상 처리부(33)는 촬상 수단(16)에 의해 촬영된 영상 정보에 기초하여 반송 방향의 휘도 변화로부터, 게이트 전극(1)의 반송 방향과 교차하는 가장자리부를 검출하는 동시에, 반송 방향과 교차하는 방향의 휘도 변화(수광면의 장축 방향의 휘도 변화)로부터 반송 방향에 평행하게 뻗은 게이트 라인(6)의 가장자리부의 위치를 검출하는 것으로, 상기 각 검출 정보 및 촬상 수단(16)에 미리 정해진 기준 위치 정보를 후술하는 연산부(34)에 출력하게 되어 있다.
연산부(34)는 게이트 전극(1)의 반송 방향과 교차하는 가장자리부의 검출 정보를 화상 처리부(33)로부터 입력하고, 이 검출 시점으로부터 TFT 기판(18)의 이동 거리를 연산하여, TFT 기판(18)의 이동 거리가 이동 거리의 목표 값과 합치하고, 쉐도우 마스크(21)의 반송 방향의 가장 상류측에 위치하는 개구 열(26a)의 개구(25)에 대응하는 레이저 광(L)의 조사 위치가 게이트 전극(1) 위의 소스 전극(3)측 단부 영역에 있어서의 최초의 조사 위치에 합치하면, 레이저 구동 콘트롤러(31)에 1 펄스의 레이저 광(L)의 발광 지령을 출력하게 되어 있다. 또한, 연산부(34)는 반송 방향에 평행한 게이트 라인(6)의 가장자리부의 위치 정보 중에서 미리 정해진 게이트 라인(6)의 가장자리부의 위치 정보와 촬상 수단(16)에 미리 정해진 기준 위치 정보에 기초하여 양자 사이의 거리를 연산하고, 이 거리와 얼라인먼트 목표 값과의 어긋남량을 산출하고, 그 어긋남량(위치 어긋남 정보)을 얼라인먼트 수단 구동 콘트롤러(32)에 출력하게 되어 있다. 이에 의해, 얼라인먼트 수단 구동 콘트롤러(32)는 상기 위치 어긋남 정보에 기초하여 위치 어긋남을 보정하도록 얼라인먼트 수단(15)을 구동하게 된다.
메모리(35)는 TFT 기판(18)의 반송 속도, 상기 각 목표 값 등을 보존하는 것으로, 리라이팅이 가능한 기억 장치이다. 또한, 제어부(36)는 상기 각 요소가 적절하게 동작하도록 장치 전체를 통합하여 제어하는 것이다.
다음으로, 이와 같이 구성된 레이저 어닐링 장치의 동작에 대하여 설명한다. 여기에서는, 1개의 게이트 전극(1)에 주목하여, 레이저 어닐링이 레이저 광(L)의 5 쇼트로 실행되는 경우에 대하여 설명한다.
먼저, 반송 수단(13)이 제어 수단(17)에 의해서 제어되어 TFT 기판(18)을 도 5의 화살표 A 방향으로 일정 속도로 반송을 개시한다.
다음으로, 촬상 수단(16)에 의해 TFT 기판(18)의 이면측으로부터 TFT 기판(18)을 통과하여 표면에 형성된 게이트 전극(1) 및 게이트 라인(6)이 촬영된다. 이 경우, 촬상 수단(16)에 의해 촬영된 화상이 화상 처리부(33)로 처리되고, 반송 방향의 휘도 변화로부터 반송 방향의 가장 하류측에 위치하는 게이트 전극(1)의 반송 방향과 교차하는 가장자리부가 검출되면, 이 가장자리부가 검출된 시점을 기준으로 하여 TFT 기판(18)의 이동 거리가 연산부(34)에서 연산된다. 또한, 그 이동 거리가 메모리(35)에 보존된 이동 거리의 목표 값에 합치하고, 쉐도우 마스크(21)의 반송 방향의 가장 상류측에 위치하는 개구 열(26a)의 개구(25)에 대응하는 레이저 광(L)의 조사 위치가 게이트 전극(1) 위의 소스 전극(3)측 단부 영역의 미리 정해진 최초의 조사 위치에 합치하면, 연산부(34)로부터 레이저 구동 콘트롤러(31)에 1 펄스의 레이저 광(L)의 발광 지령이 출력된다.
또한, 화상 처리부(33)에서는, 촬상 수단(16)에 의해 촬영된 화상의 반송 방향과 교차 방향의 휘도 변화로부터 반송 방향에 평행한 게이트 라인(6)의 가장자리부가 검출되어, 그 위치 정보가 연산부(34)에 출력된다. 연산부(34)에서는, 입력한 위치 정보 중에서 미리 정해진 게이트 라인(6)의 가장자리부(예를 들면, 반송 방향을 향하여 우측 가장자리부)의 위치 정보와 촬상 수단(16)에 미리 정해진 기준 위치 정보에 기초하여 양자 사이의 거리를 연산하고, 이 거리와 메모리(35)에 보존된 얼라인먼트 목표 값과의 어긋남량을 산출하여, 그 어긋남량 (위치 어긋남 정보)을 얼라인먼트 수단 구동 콘트롤러(32)에 출력한다.
얼라인먼트 수단 구동 콘트롤러(32)는 상기 위치 어긋남 정보에 기초하여 위치 어긋남을 보정하도록 얼라인먼트 수단(15)을 구동하고, 쉐도우 마스크(21) 및 마이크로 렌즈 어레이(22)를 일체적으로 반송 방향과 교차하는 방향으로 미세하게 이동시킨다. 이에 의해, 쉐도우 마스크(21) 및 마이크로 렌즈 어레이(22)는 TFT 기판(18)의 반송 방향과 교차 방향의 움직임에 추종하여 움직이고, 레이저 광(L)을 게이트 전극(1) 위의 미리 정해진 소정 위치에 적절하게 조사시킬 수 있다. 쉐도우 마스크(21) 및 마이크로 렌즈 어레이(22)의 TFT 기판(18)에 대한 추종 동작은 TFT 기판(18)의 반송 중에 상시 실행된다.
레이저 구동 콘트롤러(31)는 연산부(34)로부터 입력한 발광 지령에 기초하여 레이저(19)를 구동하여, 1 펄스의 레이저 광(L)을 발광시킨다. 레이저(19)에서 발광한 레이저 광(L)은 커플링 광학계(20)에 의해 빔 지름이 확장되어 휘도 분포가 균일화되어 쉐도우 마스크(21)에 조사한다.
쉐도우 마스크(21)에 조사한 레이저 광(L)은 쉐도우 마스크(21)에 설치된 복수의 개구(25)에 의해 복수의 레이저 광(L)으로 분리된다. 또한, 분리된 복수의 레이저 광(L)은, 도 8(a)에 도시하는 바와 같이, 각 개구(25)에 각각 대응하여 설치된 마이크로 렌즈(29)에 의해 게이트 전극(1) 위의 아몰퍼스 실리콘 박막(7)의 상기 최초의 조사 위치에 집광된다. 이 때, 아몰퍼스 실리콘 박막(7) 위에는, 개구(25)의 상이 축소 투영되어 채널 영역(10)에 동일한 형상의 부분이 레이저 광(L)에 의해 조명된다. 이에 의해, 1 쇼트째의 레이저 광(L)에 의해 조명된 상기 최초의 조사 위치의 아몰퍼스 실리콘 박막(7)이 순간 가열되어 용융되고, 아몰퍼스 실리콘 박막(7)의 일부가 폴리실리콘화(다결정화)한다.)
연산부(34)에서는, TFT 기판(18)의 이동 거리가 연산된다. 또한, TFT 기판(18)의 이동 거리가 메모리(35)에 보존된 게이트 전극(1)의 반송 방향의 배열 피치 w2와 동일한 거리만큼 이동하여, 도 8(b)에 도시하는 바와 같이, 게이트 전극(1)이 반송 방향 하류측의 다음의 마이크로 렌즈(29) 아래에 이르면, 연산부(34)로부터 레이저 구동 콘트롤러(31)에 2 쇼트째의 발광 지령이 출력된다. 이에 의해, 레이저 구동 콘트롤러(31)는 레이저(19)를 구동하여 2 쇼트째의 레이저 광(L)을 발광시킨다.
2 쇼트째의 레이저 광(L)은, 도 8(b)에 도시하는 바와 같이, 마이크로 렌즈(29)에 의해 게이트 전극(1) 위의 아몰퍼스 실리콘 박막(7) 위에 집광한다. 또한, 2 쇼트째의 레이저 광(L)에 의해 조명된 부분의 아몰퍼스 실리콘 박막(7)이 순간 가열되어 용융되고, 아몰퍼스 실리콘 박막(7)의 일부가 폴리실리콘화한다. 이 때, 개구(25) 및 마이크로 렌즈(29)는, 도 8(a)에 도시하는 바와 같이, 반송 방향으로 (w2－d/5) 피치로 설치되어 있기 때문에, 2 쇼트째의 레이저 광(L)의 조사 위치는 1 쇼트째의 레이저 광(L)의 조사 위치보다 d/5만큼 반송 방향 상류측으로 어긋난 위치가 된다. 또한, d는 채널 영역(10)의 반송 방향의 폭 치수이다.
1 쇼트째의 레이저 광(L)의 조사부와 2 쇼트째의 레이저 광(L)의 조사부의 겹친 부분에는, 1 쇼트째의 레이저 광(L)의 조사부보다 높은 조사 에너지가 부여되고, 이 부분의 폴리실리콘 박막(8)의 결정화가 촉진된다.
이후, 도 8(c) 내지 (e)에 도시하는 바와 같이, TFT 기판(18)이 w2만큼 반송될 때마다 레이저 광(L)이 발광되어, 3 쇼트째 내지 5 쇼트째의 레이저 광(L)이 게이트 전극(1) 위의 아몰퍼스 실리콘 박막(7)에 조사된다. 이 경우, 3 쇼트째 내지 5 쇼트째의 레이저 광(L)의 조사 위치는 반송 방향 상류측으로 d/5씩 어긋난 위치가 된다.
이와 같이, 1 쇼트째 내지 5 쇼트째의 레이저 광(L)의 조사부의 겹쳐진 수가 많은 부분일수록 레이저 광(L)의 조사량이 늘어나서 조사 에너지가 더 높아지고, 폴리실리콘 박막(8)의 결정화(결정 성장)가 더 촉진된다. 그 결과, 레이저 광(L)의 조사량이 많은 채널 영역(10)의 폴리실리콘 박막(8)의 결정립경이 레이저 광(L)의 조사량이 적은 소스 영역(11) 및 드레인 영역(12)의 폴리실리콘 박막(8)의 결정립경보다 커진다. 이와 같이 하여, 소스 영역(11) 및 드레인 영역(12)의 폴리실리콘 박막(8)의 결정립경이 채널 영역(10)의 폴리실리콘 박막(8)의 결정립경에 비해 작은 반도체층(2)이 형성된다.
또한, 상기 실시 형태에 있어서는, 반송 방향에 있어서의 개구(25) 및 마이크로 렌즈의 배열 피치가 (w2－d/5)인 경우에 대하여 설명하였지만, 본 발명은 이것에 한정되지 않고 상기 배열 피치는 (w2＋d/5)이어도 좋다.
또한, 상기 실시 형태에 있어서는, 개구(25)의 중심과 마이크로 렌즈(29)의 광축을 합치시켜 쉐도우 마스크(21)와 마이크로 렌즈 어레이(22)를 형성한 경우에 대하여 설명하였지만, 본 발명은 이에 한정되지 않고, 도 9(a)에 도시하는 바와 같이, 마이크로 렌즈(29)의 반송 방향의 배열 피치를 게이트 전극(1)의 동일한 방향의 배열 피치 w2에 맞추어 마이크로 렌즈 어레이(22)를 형성하여도 좋다. 이 경우, 개구(25)는 한가운데의 개구(25)의 중심을, 대응하는 마이크로 렌즈(29)의 광축에 합치시킨 상태에서 반송 방향으로 (w2±D/n)의 배열 피치로 배치하면 좋다. 아울러, 도 9(a)는 (w2＋D/n) 및 n=5인 경우에 대하여 나타낸다.
또한, 도 9(b)에 도시하는 바와 같이, 개구(25)의 반송 방향의 배열 피치를 게이트 전극(1)의 동일한 방향의 배열 피치 w2에 맞추어 쉐도우 마스크(21)를 형성하여도 좋다. 이 경우, 마이크로 렌즈(29)는 한가운데의 마이크로 렌즈(29)의 광축을 대응하는 개구(25)의 중심에 합치시킨 상태에서 반송 방향으로 (w2±D×d/｛(D＋d)×n｝)(도 9(b)는 (w2－D×d/｛(D＋d)×n｝) 및 n=5인 경우를 나타낸다.)의 배열 피치로 배치하면 좋다.
이에 대하여, 도 10을 참조하여 상세하게 설명한다. 먼저, 도 9(b)에 나타내는 한가운데의 개구(25) 및 마이크로 렌즈(29)의 오른쪽 옆의 개구(25) 및 마이크로 렌즈(29)에 주목하여 생각한다. 이 경우, 도 10에 도시하는 바와 같이, 개구(25)의 중심과 마이크로 렌즈(29)의 광축 중심과의 사이의 어긋남량을 Δ로 하면, 게이트 전극(1) 상에 투영되는 개구(25)의 상의 중심은 마이크로 렌즈(29)의 광축에 대하여 Δ×d/D만큼 어긋난 위치가 된다. 여기서, d/D는 마이크로 렌즈(29)의 축소 배율에 상당한다. 따라서, 개구(25)의 중심선과 게이트 전극(1) 위의 개구(25)의 상의 중심선과의 사이의 거리는 (1＋d/D)×Δ가 된다.
이 경우, 한가운데의 개구(25)의 중심과 마이크로 렌즈(29)의 광축을 합치시키고 있기 때문에, 한가운데의 개구(25)의 상의 중심선은 개구(25)의 중심선에 합치하고 있지만, 한가운데의 개구(25)의 오른쪽 옆의 개구(25)의 상은 이 개구(25)의 중심선의 위치로부터 (1＋d/D)×Δ만큼 어긋난 위치가 된다. 또한, 그 어긋남량이 d/n이기 때문에, (1＋d/D)×Δ=d/n으로 나타낼 수 있고, Δ=D×d/｛(D＋d)×n｝가 된다. 따라서, 마이크로 렌즈(29)는, 한가운데의 마이크로 렌즈(29)의 광축을, 대응하는 개구(25)의 중심에 합치시킨 상태에서 반송 방향으로 (w2±Δ), 즉 (w2±D×d/｛(D＋d)×n｝)의 배열 피치로 배치하면 좋다.
또한, 상기 실시 형태에 있어서는, 마이크로 렌즈 어레이(22)가 각 개구(25)에 대응시켜 각각 1개의 마이크로 렌즈를 구비한 경우에 대하여 설명하였지만, 복수의 개구(25)(개구군)에 대응시켜 1개의 마이크로 렌즈(29)를 구비한 것이어도 좋다. 이 경우, 반송 방향 상류측의 복수의 개구군이 대응하는 복수의 마이크로 렌즈(29)에 의해 투영되는 반송 방향과 교차 방향의 복수 영역의 사이의 영역을 후속의 복수의 개구군으로 보간하도록 복수의 개구군 및 마이크로 렌즈(29)를 구비하면 좋다.
1 게이트 전극
2 반도체층
3 소스 전극
4 드레인 전극
5 기판
7 아몰퍼스 실리콘 박막
8 폴리실리콘 박막
10 채널 영역
11 소스 영역
12 드레인 영역

Claims (8)

  1. 기판 위에 게이트 전극, 소스 전극, 드레인 전극 및 반도체층을 적층하여 구비한 박막 트랜지스터로서,
    상기 반도체층은 폴리실리콘 박막이고, 상기 소스 전극 및 상기 드레인 전극에 각각 대응하는 영역의 상기 폴리실리콘 박막의 결정립경이 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역의 상기 폴리실리콘 박막의 결정립경에 비해 작은 것을 특징으로 하는 박막 트랜지스터.
  2. 기판 위에 게이트 전극, 소스 전극, 드레인 전극 및 반도체층을 적층하여 구비한 박막 트랜지스터의 제조 방법으로서,
    상기 기판 위에 피착된 아몰퍼스 실리콘 박막의 적어도 상기 게이트 전극에 대응하는 영역에 레이저 광을 조사하여 폴리실리콘 박막으로 하고, 상기 반도체층을 형성하는 레이저 어닐링 공정을 포함하며,
    상기 레이저 어닐링 공정은 상기 소스 전극 및 상기 드레인 전극에 각각 대응하는 영역의 상기 폴리실리콘 박막의 결정립경이 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역의 상기 폴리실리콘 박막의 결정립경에 비해 작아지도록, 상기 소스 전극 및 상기 드레인 전극에 각각 대응하는 영역에 레이저 광을, 상기 채널 영역보다 적은 조사량으로 조사하여 실시되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  3. 제2항에 있어서, 상기 레이저 어닐링 공정은 조사 형상이 상기 채널 영역과 같은 형상이 되도록 정형된 레이저 광의 조사 위치를, 조사부가 일부 겹친 상태에서 상기 게이트 전극에 대응하는 영역 내의 상기 소스 전극측 또는 상기 드레인 전극측의 한쪽 단으로부터 다른 한쪽 단을 향하여 스텝 이동시켜 실시되는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  4. 제3항에 있어서, 상기 레이저 광의 조사 위치의 스텝 이동 양은, 상기 레이저 어닐링이 상기 레이저 광의 n 쇼트(n은 3 이상의 정수)로 실시되는 경우에, 상기 채널 영역의 상기 소스 전극 및 상기 드레인 전극의 대향 방향의 폭의 1/n과 같은 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  5. 기판 위에 게이트 전극, 소스 전극, 드레인 전극 및 반도체층을 적층하여 구비한 박막 트랜지스터의, 적어도 상기 게이트 전극에 대응하는 영역의 아몰퍼스 실리콘 박막을 레이저 어닐링하여 폴리실리콘 박막으로 하고, 상기 반도체층을 형성하는 레이저 어닐링 장치로서,
    상기 기판 위에 레이저 광을 조사하는 레이저 조사 광학계와,
    상기 소스 전극 및 상기 드레인 전극에 각각 대응하는 영역의 상기 폴리실리콘 박막의 결정립경이 상기 소스 전극과 상기 드레인 전극 사이의 채널 영역의 상기 폴리실리콘 박막의 결정립경에 비해 작아지도록, 상기 소스 전극 및 상기 드레인 전극에 각각 대응하는 영역의 레이저 어닐링을 상기 채널 영역의 레이저 어닐링보다 적은 레이저 광의 조사량으로 실시할 수 있도록 레이저 광의 조사량을 제어하는 제어 수단을 구비한 것을 특징으로 하는 레이저 어닐링 장치.
  6. 제5항에 있어서, 상기 제어 수단은 조사 형상이 상기 채널 영역과 동일한 형상이 되도록 정형된 레이저 광의 조사 위치를, 조사부가 일부 겹친 상태에서 상기 게이트 전극에 대응하는 영역 내의 상기 소스 전극측 또는 상기 드레인 전극측의 한쪽 단으로부터 다른 한쪽 단을 향하여 스텝 이동시키도록, 상기 조사 위치의 스텝 이동 양을 제어하는 것을 특징으로 하는 레이저 어닐링 장치.
  7. 제5항 또는 제6항에 있어서, 상기 레이저 조사 광학계는 상기 레이저 광의 조사 형상을 상기 채널 영역의 형상에 맞추어 정형하기 위한 개구가 있는 쉐도우 마스크와, 상기 개구를 상기 아몰퍼스 실리콘 박막 위에 축소하여 포커싱시키는 집광렌즈를 구비한 것을 특징으로 하는 레이저 어닐링 장치.
  8. 제7항에 있어서, 상기 기판 위에는 복수의 상기 박막 트랜지스터가 일정한 배열 피치로 매트릭스상으로 배치되어 구비되고,
    상기 쉐도우 마스크는 복수의 상기 박막 트랜지스터에 대응시켜 복수의 상기 개구를 구비한 것으로,
    상기 제어 수단은 상기 레이저 어닐링이 복수의 상기 개구 중에 상기 소스 전극 및 상기 드레인 전극의 대향 방향에 대응하여 배열된 복수의 상기 개구를 통과한 복수의 상기 레이저 광의 다중 조사에 의해 실시되도록, 동일한 방향에의 상기 레이저 조사 광학계 및 상기 기판의 상대적인 이동 속도, 및 상기 레이저 광의 조사 타이밍을 제어하는 것을 특징으로 하는 레이저 어닐링 장치.
KR1020177013227A 2014-11-25 2015-11-19 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 레이저 어닐링 장치 KR20170086505A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-238202 2014-11-25
JP2014238202A JP6471379B2 (ja) 2014-11-25 2014-11-25 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
PCT/JP2015/082554 WO2016084702A1 (ja) 2014-11-25 2015-11-19 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置

Publications (1)

Publication Number Publication Date
KR20170086505A true KR20170086505A (ko) 2017-07-26

Family

ID=56074269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177013227A KR20170086505A (ko) 2014-11-25 2015-11-19 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 레이저 어닐링 장치

Country Status (6)

Country Link
US (3) US10211343B2 (ko)
JP (1) JP6471379B2 (ko)
KR (1) KR20170086505A (ko)
CN (1) CN107004604B (ko)
TW (1) TWI692035B (ko)
WO (1) WO2016084702A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160063515A (ko) * 2014-11-26 2016-06-07 삼성디스플레이 주식회사 트랜지스터, 이를 구비한 유기발광 표시장치, 및 유기발광 표시장치 제조방법
US20190140102A1 (en) * 2016-04-25 2019-05-09 Sakai Display Products Corporation Thin film transistor, display device, and thin film transistor manufacturing method
JP6781872B2 (ja) 2016-07-20 2020-11-11 株式会社ブイ・テクノロジー レーザ照射装置および薄膜トランジスタの製造方法
WO2018092218A1 (ja) 2016-11-16 2018-05-24 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2018093154A (ja) 2016-11-30 2018-06-14 株式会社ブイ・テクノロジー レーザ照射装置および薄膜トランジスタの製造方法
JP2018107403A (ja) 2016-12-28 2018-07-05 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2018138783A1 (ja) * 2017-01-24 2018-08-02 堺ディスプレイプロダクト株式会社 レーザーアニール装置、レーザーアニール方法及びマスク
JP2018137302A (ja) 2017-02-21 2018-08-30 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法およびプログラム
CN107393830A (zh) * 2017-07-21 2017-11-24 京东方科技集团股份有限公司 薄膜晶体管的制备方法
JP2019036597A (ja) * 2017-08-10 2019-03-07 株式会社ブイ・テクノロジー レーザ照射装置、投影マスク、レーザ照射方法およびプログラム
JP2019062079A (ja) 2017-09-26 2019-04-18 株式会社ブイ・テクノロジー レーザ照射装置、レーザ照射方法及び投影マスク
WO2019111362A1 (ja) * 2017-12-06 2019-06-13 株式会社ブイ・テクノロジー レーザ照射装置、レーザ照射方法、および、投影マスク
JP2019121743A (ja) 2018-01-10 2019-07-22 株式会社ブイ・テクノロジー レーザ照射装置、及び、レーザ照射方法
WO2019186798A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
JP2020035799A (ja) * 2018-08-27 2020-03-05 キオクシア株式会社 半導体記憶装置
US10672797B2 (en) * 2018-09-30 2020-06-02 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, method for fabricating array substrate and display
US10840333B2 (en) * 2018-10-31 2020-11-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of manufacture
CN113748521A (zh) * 2020-03-27 2021-12-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
JP7391064B2 (ja) * 2021-03-22 2023-12-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349355B2 (ja) 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
JPH1117190A (ja) * 1997-06-19 1999-01-22 Sony Corp 薄膜トランジスタの製造方法
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2001127302A (ja) 1999-10-28 2001-05-11 Hitachi Ltd 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置
TW515103B (en) * 2000-07-24 2002-12-21 Matsushita Electric Ind Co Ltd Semiconductor device, liquid crystal display device, EL display device, and manufacturing methods of semiconductor thin film and semiconductor device
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
JP2002110542A (ja) * 2000-09-28 2002-04-12 Toshiba Corp Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
JP4732599B2 (ja) * 2001-01-26 2011-07-27 株式会社日立製作所 薄膜トランジスタ装置
TWI228832B (en) * 2004-04-05 2005-03-01 Quanta Display Inc Structure of LTPS-TFT and fabricating method of channel layer thereof
JP2006237270A (ja) * 2005-02-24 2006-09-07 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
JP4169072B2 (ja) 2006-03-13 2008-10-22 ソニー株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
JP2007281421A (ja) 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
JP2007324425A (ja) 2006-06-02 2007-12-13 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
JP2007335780A (ja) 2006-06-19 2007-12-27 Mitsubishi Electric Corp Ｔｆｔ基板及びその製造方法、これを用いた表示装置、並びに層間絶縁膜の評価方法
KR101362955B1 (ko) * 2006-06-30 2014-02-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP2008192688A (ja) * 2007-02-01 2008-08-21 Sharp Corp 半導体装置
JP5470519B2 (ja) * 2009-07-24 2014-04-16 株式会社ブイ・テクノロジー 薄膜トランジスタ、その製造方法及び液晶表示装置
US9646831B2 (en) * 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
WO2013005250A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびに表示装置
JP2015516694A (ja) * 2012-05-14 2015-06-11 ザ・トラスティーズ・オブ・コロンビア・ユニバーシティ・イン・ザ・シティ・オブ・ニューヨーク 薄膜の改良型エキシマレーザアニーリング

Also Published As

Publication number Publication date
US20170236948A1 (en) 2017-08-17
JP6471379B2 (ja) 2019-02-20
US20190140103A1 (en) 2019-05-09
TW201631671A (zh) 2016-09-01
CN107004604A (zh) 2017-08-01
WO2016084702A1 (ja) 2016-06-02
US10211343B2 (en) 2019-02-19
US20190074384A1 (en) 2019-03-07
JP2016100537A (ja) 2016-05-30
US10622484B2 (en) 2020-04-14
CN107004604B (zh) 2020-10-30
TWI692035B (zh) 2020-04-21
US10535778B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
US10651294B2 (en) Laser annealing method, laser annealing apparatus, and manufacturing process for thin film transistor
KR20170086505A (ko) 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 레이저 어닐링 장치
TWI492306B (zh) 雷射退火方法及雷射退火裝置
US10818492B2 (en) Method for manufacturing thin film transistor and mask for use in the manufacturing method
KR101872469B1 (ko) 레이저 어닐링 장치 및 레이저 어닐링 방법
US10950437B2 (en) Laser annealing method, laser annealing apparatus, and thin film transistor substrate
US20190157462A1 (en) Laser beam irradiation device, thin-film transistor, and method of manufacturing thin-film transistor
WO2020184153A1 (ja) レーザアニール装置