JP2018107403A - レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法 - Google Patents

レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2018107403A
JP2018107403A JP2016255690A JP2016255690A JP2018107403A JP 2018107403 A JP2018107403 A JP 2018107403A JP 2016255690 A JP2016255690 A JP 2016255690A JP 2016255690 A JP2016255690 A JP 2016255690A JP 2018107403 A JP2018107403 A JP 2018107403A
Authority
JP
Japan
Prior art keywords
thin film
predetermined
amorphous silicon
glass substrate
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016255690A
Other languages
English (en)
Inventor
水村　通伸
Michinobu Mizumura
通伸 水村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2016255690A priority Critical patent/JP2018107403A/ja
Priority to PCT/JP2017/047038 priority patent/WO2018124214A1/ja
Priority to CN201780079804.7A priority patent/CN110114855A/zh
Priority to KR1020197017853A priority patent/KR20190099423A/ko
Priority to TW106146338A priority patent/TW201824367A/zh
Publication of JP2018107403A publication Critical patent/JP2018107403A/ja
Priority to US16/451,476 priority patent/US10840095B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70025—Production of exposure light, i.e. light sources by lasers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70258—Projection system adjustments, e.g. adjustments during exposure or alignment during assembly of projection system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • G02B3/0037—Arrays characterized by the distribution or form of lenses
    • G02B3/0056—Arrays characterized by the distribution or form of lenses arranged along two different directions in a plane, e.g. honeycomb arrangement of lenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ガラス基板に含まれる複数の薄膜トランジスタの特性には、ばらつきが生じてしまう可能性がある。
【解決手段】本発明の一実施形態におけるレーザ照射装置は、レーザ光を発生する光源と、所定方向に移動するガラス基板上の複数の薄膜トランジスタの各々に被着されたアモルファスシリコン薄膜の所定の領域に、当該レーザ光を照射する投影レンズと、当該投影レンズ上に設けられ、各々が所定数の開口部を含む複数の列であって、当該所定方向に平行に設けられる複数の列を有する投影マスクパターンと、を備え、当該投影レンズは、当該投影マスクパターンを介して当該レーザ光を照射し、当該投影マスクパターンは、当該複数の列の各々において、当該所定数の開口部の少なくとも一部が当該所定方向に平行な一直線上に配置されていないことを特徴とする。
【選択図】図５

Description

本発明は、薄膜トランジスタの形成に関するものであり、特に、薄膜トランジスタ上のアモルファスシリコン薄膜にレーザ光を照射して、ポリシリコン薄膜を形成するためのレーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法に関する。
逆スタガ構造の薄膜トランジスタとして、アモルファスシリコン薄膜をチャネル領域に使用したものが存在する。ただ、アモルファスシリコン薄膜は電子移動度が小さいため、当該アモルファスシリコン薄膜をチャネル領域に使用すると、薄膜トランジスタにおける電荷の移動度が小さくなるという難点があった。
そこで、アモルファスシリコン薄膜の所定の領域をレーザ光により瞬間的に加熱することで多結晶化し、電子移動度の高いポリシリコン薄膜を形成して、当該ポリシリコン薄膜をチャネル領域に使用する技術が存在する。
例えば、特許文献１には、チャネル領域にアモルファスシリコン薄膜形成し、その後、このアモルファスシリコン薄膜にエキシマレーザ等のレーザ光を照射してレーザアニールすることにより、短時間での溶融凝固によって、ポリシリコン薄膜に結晶化させる処理を行うことが開示されている。特許文献１には、当該処理を行うことにより、薄膜トランジスタのソースとドレイン間のチャネル領域を、電子移動度の高いポリシリコン薄膜とすることが可能となり、トランジスタ動作の高速化が可能になる旨が記載されている。
特開２０１６−１００５３７号公報
特許文献１に記載の薄膜トランジスタでは、ソースとドレイン間のチャネル領域が、一か所（一本）のポリシリコン薄膜により形成されている。そのため、薄膜トランジスタの特性は、一か所（一本）のポリシリコン薄膜に依存することになる。
ここで、エキシマレーザ等のレーザ光のエネルギ密度は、その照射（ショット）ごとにばらつきが生じるため、当該レーザ光を用いて形成されるポリシリコン薄膜の電子移動度にもばらつきが生じる。そのため、当該ポリシリコン薄膜を用いて形成される薄膜トランジスタの特性も、レーザ光のエネルギ密度のばらつきに依存してしまう。
その結果、ガラス基板に含まれる複数の薄膜トランジスタの特性には、ばらつきが生じてしまう可能性がある。
本発明の目的は、かかる問題点に鑑みてなされたものであって、ガラス基板に含まれる複数の薄膜トランジスタの特性のばらつきを抑制可能なレーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することである。
本発明の一実施形態におけるレーザ照射装置は、レーザ光を発生する光源と、所定方向に移動するガラス基板上の複数の薄膜トランジスタの各々に被着されたアモルファスシリコン薄膜の所定の領域に、当該レーザ光を照射する投影レンズと、当該投影レンズ上に設けられ、各々が所定数の開口部を含む複数の列であって、当該所定方向に平行に設けられる複数の列を有する投影マスクパターンと、を備え、当該投影レンズは、当該投影マスクパターンを介して当該レーザ光を照射し、当該投影マスクパターンは、当該複数の列の各々において、当該所定数の開口部の少なくとも一部が当該所定方向に平行な一直線上に配置されていないことを特徴とする。
本発明の一実施形態におけるレーザ照射装置において、当該投影マスクパターンは、当該複数の列の各々において、当該所定数の開口部の各々が所定の周期を有する所定の波形上に配置されることを特徴としてもよい。
本発明の一実施形態におけるレーザ照射装置において、当該投影マスクパターンは、当該複数の列の各々において、当該所定数の開口部の各々が略正弦波上に配置されることを特徴としてもよい。
本発明の一実施形態におけるレーザ照射装置において、当該投影レンズは、各々が所定数のマイクロレンズを含む複数の列であって、当該所定方向に平行に設けられる複数の列を有するマイクロレンズアレイであり、当該マイクロレンズアレイは、当該複数の列の各々において、当該所定数のマイクロレンズの少なくとも一部が当該所定方向に平行な一直線上に配置されていないことを特徴としてもよい。
本発明の一実施形態におけるレーザ照射装置において、当該マイクロレンズアレイは、当該複数の列の各々において、当該所定数のマイクロレンズの各々が所定の周期を有する所定の波形上に配置されることを特徴としてもよい。
本発明の一実施形態におけるレーザ照射装置において、当該マイクロレンズアレイは、当該複数の列の各々において、当該所定数のマイクロレンズの各々が略正弦波上に配置されることを特徴としてもよい。
本発明の一実施形態におけるレーザ照射装置において、当該マイクロレンズアレイにおいて、当該一列に含まれ互いに隣接するマイクロレンズが、互いに所定の距離ずらして配置され、当該所定の距離は、当該ガラス基板において当該アモルファスシリコン薄膜が配置される間隔の自然数倍であることを特徴としてもよい。
本発明の一実施形態におけるレーザ照射装置において、当該光源は、当該ガラス基板上の一列に含まれるアモルファスシリコン薄膜に対して、当該マイクロレンズアレイを用いたレーザ光の照射を、所定の回数繰り返すことを特徴としてもよい。
本発明の一実施形態におけるレーザ照射装置において、当該光源は、当該ガラス基板上の一列に含まれるアモルファスシリコン薄膜に対するレーザ光の照射を繰り返すごとに、当該マイクロレンズアレイを、当該所定の波形の所定の位相分当該一列に直交する方向に移動させることを特徴としてもよい。
本発明の一実施形態におけるレーザ照射装置において、当該投影レンズは、薄膜トランジスタに含まれるソース電極とドレイン電極との間に被着されたアモルファスシリコン薄膜の所定の領域にレーザ光を照射して、ポリシリコン薄膜を形成することを特徴としてもよい。
本発明の一実施形態における薄膜トランジスタの製造方法は、レーザ光を発生する第１のステップと、所定方向に移動するガラス基板上の複数の薄膜トランジスタの各々に被着されたアモルファスシリコン薄膜の所定の領域に、当該レーザ光を照射する当該第２のステップと、を含み、第２のステップにおいて、当該投影レンズ上に設けられ、各々が所定数の開口部を含む複数の列であって、当該所定方向に平行に設けられる複数の列を有する投影マスクパターン当該用いて、当該レーザ光を照射し、当該投影マスクパターンは、当該複数の列の各々において、当該所定数の開口部の少なくとも一部が当該所定方向に平行な一直線上に配置されていないことを特徴とする。
本発明によれば、ガラス基板に含まれる複数の薄膜トランジスタの特性のばらつきを抑制可能な、レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することである。
レーザ照射装置１０の構成例を示す図である。 レーザ照射装置１０がレーザ光１４を照射するガラス基板３０の例を示す模式図である。 所定の領域がアニール化された薄膜トランジスタ２０の例を示す模式図である。 従来のマイクロレンズアレイ１３の構成例を示す図である。 マイクロレンズアレイ１３の構成例を示す図である。 マイクロレンズアレイ１３の他の構成例を示す図である。 マイクロレンズアレイ１３によるレーザアニールについて説明するための図である。 マイクロレンズアレイ１３によるレーザアニールについて説明するための他の図である。 レーザ照射装置１０の他の構成例を示す図である。 投影マスクパターンの構成例を示す図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態におけるレーザ照射装置１０の構成例を示す図である。
本発明の第１の実施形態において、レーザ照射装置１０は、薄膜トランジスタ（ＴＦＴ）２０のような半導体装置の製造工程において、例えば、チャネル領域形成予定領域のみにレーザ光を照射してアニールし、当該チャネル領域形成予定領域を多結晶化するための装置である。
レーザ照射装置１０は、例えば、液晶表示装置の周辺回路などの画素の薄膜トランジスタを形成する際に用いられる。このような薄膜トランジスタを形成する場合、まず、ガラス基板３０上にＡｌ等の金属膜からなるゲート電極を、スパッタによりパターン形成する。そして、低温プラズマＣＶＤ法により、ガラス基板３０上の全面にＳｉＮ膜からなるゲート絶縁膜を形成する。その後、ゲート絶縁膜上に、例えば、プラズマＣＶＤ法によりアモルファスシリコン薄膜２１を形成する。そして、図１に例示するレーザ照射装置１０により、アモルファスシリコン薄膜２１のゲート電極上の所定の領域にレーザ光１４を照射してアニールし、当該所定の領域を多結晶化してポリシリコン化する。
図１に示すように、レーザ照射装置１０において、レーザ光源１１から出射されたレーザ光は、カップリング光学系１２によりビーム系が拡張され、輝度分布が均一化される。レーザ光源１１は、例えば、波長が３０８ｎｍや２４８ｎｍなどのレーザ光を、所定の繰り返し周期で放射するエキシマレーザである。
その後、レーザ光は、マイクロレンズアレイ１３上に設けられた投影マスクパターン１５（図示しない）の複数の開口（透過領域）により、複数のレーザ光１４に分離され、アモルファスシリコン薄膜２１の所定の領域に照射される。マイクロレンズアレイ１３には、投影マスクパターン１５が設けられ、当該投影マスクパターン１５によって所定の領域にレーザ光１４が照射される。そして、アモルファスシリコン薄膜２１の所定の領域が瞬間加熱されて溶融し、アモルファスシリコン薄膜２１の一部がポリシリコン薄膜２２となる。
ポリシリコン薄膜２２は、アモルファスシリコン薄膜２１に比べて電子移動度が高く、薄膜トランジスタ２０において、ソース２３とドレイン２４とを電気的に接続させるチャネル領域に用いられる。なお、図１の例では、マイクロレンズアレイ１３を用いた例を示しているが、必ずしもマイクロレンズアレイ１３を用いる必要はなく、１個の投影レンズを用いてレーザ光１４を照射してもよい。なお、実施形態１では、マイクロレンズアレイ１３を用いて、ポリシリコン薄膜２２を形成する場合を例にして説明する。
図２は、所定の領域がアニール化された薄膜トランジスタ２０の例を示す模式図である。なお、薄膜トランジスタ２０は、最初にポリシリコン薄膜２２を形成し、その後、形成されたポリシリコン薄膜２２の両端にソース２３とドレイン２４を形成することで、作成される。
図２に示すように、薄膜トランジスタは、ソース２３とドレイン２４との間に、ポリシリコン薄膜２２が形成されている。レーザ照射装置１０は、薄膜トランジスタ２０に対して、マイクロレンズアレイ１３の一列（または一行）に含まれる例えば２０個のマイクロレンズ１７を用いて、レーザ光１４を照射する。すなわち、レーザ照射装置１０は、ポリシリコン薄膜２２に対して、２０ショットのレーザ光１４を照射する。その結果、薄膜トランジスタ２０において、アモルファスシリコン薄膜２１の所定の領域が瞬間加熱されて溶融し、ポリシリコン薄膜２２となる。
ポリシリコン薄膜２２は、レーザ光１４のエネルギ密度は１ショットごとにばらつきがあることから、その電子移動度にばらつきが生じる可能性がある。前述したように、ポリシリコン薄膜２２の電子移動度は、当該ポリシリコン薄膜２２に最後に照射されたレーザ光１４のエネルギ密度、すなわち最後のショットのエネルギ密度に依存するからである。
レーザ照射装置１０は、アモルファスシリコン薄膜２１にレーザ光１４を照射する。ここで、レーザ照射装置１０は所定の周期でレーザ光１４を照射し、レーザ光１４が照射されていない時間にガラス基板３０を移動させ、次のアモルファスシリコン薄膜２１の箇所に当該レーザ光１４が照射されるようにする。
ここで、図３は、マイクロレンズ１７を縦および横に整列させた場合のマイクロレンズアレイ１３の構成例を示す図である。図３に示すように、マイクロレンズアレイ１３において、スキャン方向の１列（又は１行）には、２０個のマイクロレンズ１７が配置される。レーザ照射装置１０は、１つの薄膜トランジスタ２０に対して、マイクロレンズアレイ１３の１列（又は１行）に含まれる２０個のマイクロレンズ１７の少なくとも一部を用いて、レーザ光１４を照射する。なお、マイクロレンズアレイ１３に含まれる一列（又は一行）のマイクロレンズ１７の数は、２０個に限られず、いくつであってもよい。また、図３に示すように、マイクロレンズアレイ１３は、その一列（または一行）にマイクロレンズ１７を２０個含むが、一行（または一列）には例えば８３個含む。なお、８３個は例示であって、いくつであってもよいことは言うまでもない。
レーザ照射装置１０が、図３に例示するマイクロレンズアレイ１３を用いてポリシリコン薄膜２２を形成する場合、完成品である液晶画面において、表示むらが発生する恐れがある。以下、説明する。
図４は、ガラス基板３０の構成例を示す図である。図４に示すように、ガラス基板３０は、移動方向に対して、所定の間隔「Ｈ」でアモルファスシリコン薄膜２１が配置される。そして、レーザ照射装置１０は、所定の周期で、ガラス基板３０上に配置されたアモルファスシリコン薄膜２１の部分に、レーザ光１４を照射する。
そして、レーザ照射装置１０は、図３に例示するマイクロレンズアレイ１３を用いて、ガラス基板上の複数のアモルファスシリコン薄膜２１に対して、同一のレーザ光１４を照射する。レーザ照射装置１０は、例えば、図４に示す領域Ａに含まれる複数のアモルファスシリコン薄膜２１に対して、同一のレーザ光１４を照射する。また、レーザ照射装置１０は、図４に示す領域Ｂに含まれる複数のアモルファスシリコン薄膜２１に対しても、同一のレーザ光１４を照射する。
ここで、レーザ照射装置１０は、アニール化を行うために、図３に示すマイクロレンズアレイ１３の一列（又は一行）に含まれる２０個のマイクロレンズ１７の各々を用いて、レーザ光１４を照射することが考えられる。
この場合、図４の領域Ａにある複数のアモルファスシリコン薄膜２１は、まず、図３に示すマイクロレンズアレイ１３のＡ列に含まれる第１のマイクロレンズ１７を用いて、レーザ光１４を照射される。その後、ガラス基板３０を所定の間隔「Ｈ」だけ移動させる。ガラス基板３０が移動している間、レーザ照射装置１０は、レーザ光１４の照射を停止する。そして、ガラス基板３０が「Ｈ」だけ移動した後、領域Ａにある複数のアモルファスシリコン薄膜２１は、図３に示すマイクロレンズアレイ１３のＢ列に含まれる第２のマイクロレンズ１７を用いて、レーザ光１４を照射される。
レーザ照射装置１０は、これを繰り返し実行して、最後に、領域Ａにある複数のアモルファスシリコン薄膜２１に対して、図３に示すマイクロレンズアレイ１３のＴ列に含まれるマイクロレンズ１７を用いて、レーザ光１４を照射する。その結果、領域Ａにある複数のアモルファスシリコン薄膜２１は、図３に示すマイクロレンズアレイ１３の一列（又は一行）に含まれる２０個のマイクロレンズ１７の各々を用いて、レーザ光１４を照射されることになる。
同様にして、レーザ照射装置１０は、図４の領域Ｂにある複数のアモルファスシリコン薄膜２１に対しても、図３に示すマイクロレンズアレイ１３の一列（又は一行）に含まれる２０個のマイクロレンズ１７の各々を用いて、レーザ光１４を照射する。ただ、領域Ｂは、領域Ａに比べてガラス基板の移動方向に対して「Ｈ」だけ位置が異なるため、レーザ光１４が照射されるタイミングが、１照射分だけ遅れる。すなわち、領域Ａの複数のアモルファスシリコン薄膜２１が、Ｂ列の第２のマイクロレンズ１７を用いてレーザ光１４を照射される時に、領域Ｂの複数のアモルファスシリコン薄膜２１は、Ａ列の第１のマイクロレンズ１７を用いてレーザ光１４を照射される。そして、領域Ａの複数のアモルファスシリコン薄膜２１が、Ｔ列の第２０のマイクロレンズ１７を用いてレーザ光１４を照射される時には、領域Ｂの複数のアモルファスシリコン薄膜２１は、Ｓ列の第１９のマイクロレンズ１７を用いて、レーザ光が照射されることになる。そして、領域Ｂの複数のアモルファスシリコン薄膜２１は、次のレーザ光の照射のタイミングで、Ｔ列の第２０のマイクロレンズ１７を用いて、レーザ光が照射されることになる。
つまり、図４に示す領域Ａに含まれる複数のアモルファスシリコン薄膜２１と、領域Ｂに含まれる複数のアモルファスシリコン薄膜２１とは、最後に照射されるレーザ光１４が異なることになる。
ここで、エキシマレーザにおいて、パルス間の安定性は、０．５％程度である。すなわち、レーザ照射装置１０は、１ショットごとに、そのレーザ光１４のエネルギ密度に０．５％程度のばらつきを生じさせる。そのため、レーザ照射装置１０によって形成されるポリシリコン薄膜２２の電子移動度にも、ばらつきが生じてしまう可能性がある。そして、レーザ光１４を照射されたことにより形成されたポリシリコン薄膜２２の電子移動度は、当該ポリシリコン薄膜２２に最後に照射されたレーザ光１４のエネルギ密度、すなわち最後のショットのエネルギ密度に依存する。
そのため、領域Ａに含まれる複数のアモルファスシリコン薄膜２１と、領域Ｂに含まれる複数のアモルファスシリコン薄膜２１とは、最後に照射されるレーザ光が異なるため、形成されるポリシリコン薄膜２２の電子移動度が互いに異なることになる。
一方で、領域Ａに含まれる複数のアモルファスシリコン薄膜２１どうしは、最後に照射されたレーザ光１４は同じであるため、領域Ａ内においては、形成されるポリシリコン薄膜２２の電子移動度は同じとなる。これは、領域Ｂに含まれる複数のアモルファスシリコン薄膜２１どうしでも同様であり、領域Ｂ内においては、形成されるポリシリコン薄膜２２の電子移動度は同じとなる。すなわち、ガラス基板上において、互いに隣接する領域間では電子移動度が互いに異なるが、同じ領域内の複数のアモルファスシリコン薄膜２１どうしは電子移動度が同一となる。
その結果、液晶画面において、表示むらが発生する原因となる。図４に例示するように、領域Ａと領域Ｂとの境界が“線状”であるため、互いに異なる特性の薄膜トランジスタ２０が、当該“線上”の境界において突き合うことなり、その特性の違いによる表示の違い（例えば色の濃淡などの違い）が“線”となって表れてしまう。その結果、液晶画面において表示むらが“すじ”となってしまい、無視できない程度に強調されてしまう。
そこで、本発明の第１の実施形態では、図５に例示するように、各々が所定数のマイクロレンズ１７を含む複数の列であって、ガラス基板３０の移動方向に平行に設けられる複数の列を有し、当該複数の列の各々において、所定数のマイクロレンズの少なくとも一部が移動方向に平行な一直線上に配置されていないマイクロレンズアレイ１３を用いて、レーザ光１４を照射する。
図５は、本発明の第１の実施形態におけるマイクロレンズアレイ１３において、ガラス基板３０の移動方向に平行に設けられる複数の列のうちの一列を示す。図５に示すように、マイクロレンズアレイ１３に含まれるマイクロレンズ１７の一列は、複数のマイクロレンズ１７の少なくとも一部が、ガラス基板３０の移動方向に平行な一直線上に配置されていない。
図５に例示するマイクロレンズアレイ１３は、複数のマイクロレンズ１７の少なくとも一部が、ガラス基板３０の移動方向に平行な一直線上に配置されていない。平行な一直線上に配置されていないため、ガラス基板３０上の少なくとも一部の隣接するアモルファスシリコン薄膜２１が、互いに異なるレーザ光１４で照射されるようになる。その結果、隣接するポリシリコン薄膜２２の電子移動度は、互いに異なることとなる。すなわち、ガラス基板３０全体において、互いに隣接する薄膜トランジスタ２０の特性は、互いに異なることになり、当該特性の違いによる表示の違い（例えば色の濃淡などの違い）が“線状”に表れることが無くなる。そのため、液晶画面において表示むらが“スジ”とならず、当該表示むらが強調されることを防止することができる。
複数のマイクロレンズ１７の少なくとも一部がガラス基板３０の移動方向に平行な一直線上に配置されていないマイクロレンズアレイ１３として、例えば、マイクロレンズ１７の一列が略サインカーブ（Ｓｉｎｅ Ｗａｖｅ、正弦波）上に配置されたマイクロレンズアレイ１３が考えられる。図６は、マイクロレンズ１７の一列が略サインカーブ（Ｓｉｎｅ Ｗａｖｅ、正弦波）上に配置されたマイクロレンズアレイ１３の構成例である。なお、マイクロレンズ１７は、サインカーブ上に配置されてもよいし、略サインカーブ上に配置されてもよい。なお、略サインカーブは、厳密にはサインカーブとは言えないが、サインカーブに近い形状の波形を意味する。
なお、図６に示すマイクロレンズアレイ１３は、一例であって、マイクロレンズ１７の配置は、この例に限られない。例えば、マイクロレンズ１７は、コサインカーブ（余弦波）上や、略コサインカーブ上に配置されてもよい。また、マイクロレンズ１７の各々は、サインカーブ又はコサインカーブ上に必ずしも配置される必要はなく、所定の周期を有する波形上に配置されていてもよい。
また、図６に示すように、マイクロレンズアレイ１３において、互いに隣接するマイクロレンズ１７の列は、所定の距離だけ、互いにずらして配置される。具体的には、Ａ列のマイクロレンズ１７と、Ｂ列のマイクロレンズ１７とは、所定の距離だけ、互いにずらして配置される。所定の距離は、ガラス基板３０において、アモルファスシリコン薄膜２１が配置される間隔「Ｈ」である。すなわち、マイクロレンズアレイ１３において互いに隣接するマイクロレンズ１７の列のそれぞれが、ガラス基板３０において互いに隣接するアモルファスシリコン薄膜２１に対応する。なお、所定の距離は、間隔「Ｈ」の自然数倍であってもよい。この場合において、マイクロレンズアレイ１３において互いに隣接するマイクロレンズ１７の列のそれぞれは、ガラス基板３０において数個（自然数倍の個数）先のアモルファスシリコン薄膜２１の各々に対応する。
図７は、マイクロレンズアレイ１３に含まれるマイクロレンズ１７と、ガラス基板３０に含まれるアモルファスシリコン薄膜２１との対応関係を説明するための図である。なお、図７は、マイクロレンズアレイ１３において互いに隣接するマイクロレンズ１７の列のそれぞれが、ガラス基板３０において互いに隣接するアモルファスシリコン薄膜２１に対応する場合の例である。
図７に示すように、Ａ列のマイクロレンズ１７は、ガラス基板３０の“領域２、領域４、領域６・・・”のアモルファスシリコン薄膜２１に対応する。一方、Ｂ列のマイクロレンズ１７は、ガラス基板３０の“領域３、領域５、領域７・・・”のアモルファスシリコン薄膜２１に対応する。このように、マイクロレンズアレイ１３において、隣接するマイクロレンズ１７の列は、互いに異なる領域のアモルファスシリコン薄膜２１に対応する。なお、図７のマイクロレンズアレイ１３におけるマイクロレンズ１７の配置は、あくまでも例示であって、互いに隣接する列に含まれるマイクロレンズ１７の各々が、互いに異なる領域のアモルファスシリコン薄膜２１に対応していれば、マイクロレンズ１７の配置はどのようなものであってもよい。
図７に示すように、Ａ列のマイクロレンズ１７の各々は、“領域２の４行目、領域４の５行目、領域６の６行目、・・・”のアモルファスシリコン薄膜２１に対応する。また、Ｂ列のマイクロレンズ１７の各々は、“領域１の８行目、領域３の９行目、領域５の１０行目、・・・”のアモルファスシリコン薄膜２１に対応する。このように、同じ列（例えば、Ａ列やＢ列）に含まれるマイクロレンズ１７の各々は、ガラス基板３０において、隣接していないアモルファスシリコン薄膜２１に対応する。なお、図７のマイクロレンズアレイ１３におけるマイクロレンズ１７の配置は、あくまでも例示であって、同じ列に含まれるマイクロレンズ１７の各々が、互いに隣接していないアモルファスシリコン薄膜２１に対応していれば、マイクロレンズ１７の配置はどのようなものであってもよい。
上記のとおり、図７に例示するマイクロレンズアレイ１３を用いてレーザ光１４を照射すると、ガラス基板３０において互いに隣接するアモルファスシリコン薄膜２１は、異なる列に含まれるマイクロレンズ１７によって、当該レーザ光１４が照射されることになる。また、ガラス基板３０において互いに隣接するアモルファスシリコン薄膜２１は、最後にレーザ光１４が照射されるタイミングは、異なるタイミングとなる。
例えば、図７の領域１の８行目のアモルファスシリコン薄膜２１と、領域２の８行目のアモルファスシリコン薄膜２１とを例にして説明する。まず、領域１の８行目のアモルファスシリコン薄膜２１は、マイクロレンズアレイ１３に含まれるＢ列のマイクロレンズ１７を用いて、レーザ光１４が照射される。一方、領域２の８行目のアモルファスシリコン薄膜２１は、マイクロレンズアレイ１３に含まれるＡ列のマイクロレンズ１７を用いて、レーザ光１４が照射される。このように、隣接するアモルファスシリコン薄膜２１は、異なる列に含まれるマイクロレンズ１７によって、レーザ光１４が照射される。
また、領域２の８行目のアモルファスシリコン薄膜２１は、領域２の８行目のアモルファスシリコン薄膜２１が最後にレーザ光１４を照射されてから、４ショット後のレーザ光１４によって、最後にレーザ光１４が照射されることとなる。なぜなら、図７に例示するマイクロレンズアレイ１３において、互いに異なる列に含まれるマイクロレンズ１７は、３ショットや４ショット分だけ離れて配置されているためである。
このように、ガラス基板３０上において、隣接するアモルファスシリコン薄膜２１は、異なる列に含まれるマイクロレンズ１７によって、異なるタイミングで最後にレーザ光１４を照射されることとなる。
ここで、エキシマレーザにおいて、パルス間の安定性は、０．５％程度である。すなわち、レーザ照射装置１０は、１ショットごとに、そのレーザ光１４のエネルギ密度に０．５％程度のばらつきを生じさせる。そのため、レーザ照射装置１０によって形成されるポリシリコン薄膜２２の電子移動度にも、ばらつぎが生じてしまう可能性がある。そして、レーザ光１４を照射されたことにより形成されたポリシリコン薄膜２２の電子移動度は、当該ポリシリコン薄膜２２に最後に照射されたレーザ光１４のエネルギ密度、すなわち最後のショットのエネルギ密度に依存する。
上記の通り、図７に例示するマイクロレンズアレイ１３を用いると、ガラス基板３０上において互いに隣接するアモルファスシリコン薄膜２１は、異なる列に含まれるマイクロレンズ１７を用いて、レーザ光１４が照射されることになる。そのため、最後に照射されるレーザ光１４も異なることとなり、その結果、形成されるポリシリコン薄膜２２の電子移動度が互いに異なることになる。
したがって、ガラス基板３０全体において、隣接する薄膜トランジスタ２０は、互いに異なる特性となる。そのため、薄膜トランジスタ２０の特性の違いによる表示の違い（例えば色の濃淡などの違い）が分散され、線状に表われなくなる。そのため、液晶画面において表示むらが“スジ”とならず、当該表示むらが強調されることを防止することができる。
本発明の第１の実施形態において、ガラス基板３０は、１つのマイクロレンズ１７によりレーザ光１４が照射されるごとに、所定の距離だけ移動する。所定の距離は、図３に例示するように、ガラス基板３０における複数の薄膜トランジスタ２０間の距離「Ｈ」である。レーザ照射装置１０は、ガラス基板３０を当該所定の距離移動させる間、レーザ光１４の照射を停止する。
ガラス基板３０が所定の距離「Ｈ」を移動した後、レーザ照射装置１０は、マイクロレンズアレイ１３に含まれるマイクロレンズ１７を用いて、レーザ光１４を照射する。なお、本発明の第１の実施形態では、図７に示すマイクロレンズアレイ１３を用いるため、１回のスキャンでは、１つのアモルファスシリコン薄膜２１に対して、１０個のマイクロレンズ１７によりレーザ光１４が照射される。例えば、図７において、領域１の１行目のアモルファスシリコン薄膜２１は、Ｂ列、Ｄ列、Ｆ列・・・と、合計１０列分に含まれるマイクロレンズ１７によって、レーザ光１４が照射されることになる。そのため、１つのアモルファスシリコン薄膜２１に対して、２０回のレーザ光１４を照射するためには、図７に示すマイクロレンズ１３によって、２回スキャンする必要がある。
そこで、本発明の第１の実施形態では、ガラス基板３０の移動方向に垂直な方向に対して、図７に示すマイクロレンズアレイ１３を用いて１回スキャンした後、当該スキャンの開始位置に当該ガラス基板３０（又はマイクロレンズアレイ１３）を戻して、２回目のスキャンを行う。
その後、ガラス基板３０の薄膜トランジスタ２０に、レーザアニールを用いてポリシリコン薄膜２２を形成した後、別の工程において、当該薄膜トランジスタ２０に、ソース２３とドレイン２４とが形成される。
なお、レーザ照射装置１０は、ガラス基板３０が「Ｈ」だけ移動した後、一旦停止した当該ガラス基板３０に対してレーザ光１４を照射してもよいし、移動し続けている当該ガラス基板３０に対してレーザ光１４を照射してもよい。
なお、レーザ照射装置１０の照射ヘッド（すなわち、レーザ光源１１、カップリング光学系１２、マイクロレンズアレイ１３及び投影マスク１５０）が、ガラス基板３０に対して移動してもよい。
このように、本発明の第１の実施形態では、マイクロレンズ１７の一列が例えば略サインカーブ上に配置されたマイクロレンズアレイ１３を用いて、アモルファスシリコン薄膜２１に対してレーザ光１４を照射する。その結果、隣接するアモルファスシリコン薄膜２１に対して、互いに異なるレーザ光１４が照射されるようになる。そのため、隣接するポリシリコン薄膜２２の電子移動度は、互いに異なることとなる。すなわち、ガラス基板３０全体において、互いに隣接する薄膜トランジスタ２０の特性は、互いに異なることになり、当該特性の違いによる表示の違い（例えば色の濃淡などの違い）が“線状”に表れることが無くなる。そのため、液晶画面において表示むらが“スジ”とならず、当該表示むらが強調されることを防止することができる。
（第２の実施形態）
本発明の第２の実施形態は、１回目のスキャン終了後、マイクロレンズアレイ１３を、スキャン方向に直交する方向に、マイクロレンズ１７の一列が配置される略サインカーブの所定の位相分だけ移動させて、２回目のスキャンを行う場合の実施形態である。
図８は、本発明の第２の実施形態における、マイクロレンズアレイ１３に含まれるマイクロレンズ１７と、ガラス基板３０に含まれるアモルファスシリコン薄膜２１との対応関係を説明するための図である。
ここで、マイクロレンズアレイのスキャン方向の直交方向の一行（または一列）に含むことが可能なマイクロレンズ１７の数は、レーザ照射装置１０によるレーザ光１４の出力に依存する。そのため、レーザ照射装置１０は、ガラス基板全体に対してレーザアニール処理を行うためには、スキャン方向にスキャンした後、スキャン方向の直交方向に１ステップ分（マイクロレンズアレイの長辺分）移動し、再度スキャン方向にスキャンすることを繰り返す必要がある。そのため、１回のスキャンでアニール処理された領域と、次のスキャンでアニール処理された領域との間に“線状”のつなぎ目（つなぎ領域）が存在することになる。このように、“線状”のつなぎ目（つなぎ領域）が現れる態様でレーザ光１４を照射してしまうと、このつなぎ目（つなぎ領域）が液晶画面上で“つなぎムラ”として認識されてしまう。
そこで、本発明の第２の実施形態では、一のスキャンでアニール処理された領域と、次のスキャンでアニール処理された領域と、の間に“線状”のつなぎ目（つなぎ領域）ができないようにアニール処理を行うことで、“つなぎムラ”の発生を低減する。
そのため、本発明の第２の実施形態では、図７に示すマイクロレンズアレイ１３を用いて１回スキャンした後、当該ガラス基板３０の移動方向に、当該マイクロレンズアレイ１３を、マイクロレンズ１７を配置する略サインカーブの所定の位相分ずらして、２回目のスキャンを行う。
本発明の第２の実施形態においても、図７に示すマイクロレンズアレイ１３を用いるため、１回のスキャンでは、１つのアモルファスシリコン薄膜２１に対して、１０個のマイクロレンズ１７によりレーザ光１４が照射される。例えば、図７において、領域１の１行目のアモルファスシリコン薄膜２１は、Ｂ列、Ｄ列、Ｆ列・・・と、合計１０列分に含まれるマイクロレンズ１７によって、レーザ光１４が照射されることになる。そのため、１つのアモルファスシリコン薄膜２１に対して、２０回のレーザ光１４を照射するためには、図７に示すマイクロレンズ１３によって２回スキャンする必要がある。
この場合において、図７に示すマイクロレンズアレイ１３を用いて１回スキャンした後、当該ガラス基板３０の移動方向に、マイクロレンズ１７を配置する略サインカーブの９０度分だけ位相をずらして、２回目のスキャンを行う。なお、所定の位相は、例えば、図８に示すように９０度であってもよいし、１８０度や２７０度などであってもよい。
図８に示すように、２回目のスキャンの際に、ガラス基板３０の移動方向にマイクロレンズアレイ１３を所定の位相分ずらすことにより、一のスキャンでアニール処理された領域と、次のスキャンでアニール処理された領域とが、当該所定の位相分だけ重複することになる。重複する領域があるため、一のスキャンでアニール処理された領域と、次のスキャンでアニール処理された領域との境界に、“線状”のつなぎ目（つなぎ領域）が現れなくなる。
（アニール化処理の工程について）
本発明の第１の実施形態において、レーザ照射装置１０は、ガラス基板３０に対して、図６に示す投影マスクパターンが設けられたマイクロレンズアレイ１３を用いて、レーザ光１４を照射する。
ガラス基板３０は、マイクロレンズアレイ１３を用いてレーザ光１４が照射されるごとに、所定の距離だけ移動する（スキャンする）。所定の距離は、図３に例示するように、ガラス基板３０における複数の薄膜トランジスタ２０間の間隔「Ｈ」である。レーザ照射装置１０は、ガラス基板３０を当該所定の距離移動させる間、レーザ光１４の照射を停止する。
ガラス基板３０が所定の距離（すなわち、複数の薄膜トランジスタ２０間の間隔「Ｈ」）移動した後、レーザ照射装置１０は、マイクロレンズアレイ１３を用いて、レーザ光１４を照射する。レーザ照射装置１０は、マイクロレンズアレイ１３を用いたレーザ光１４の照射と、ガラス基板３０の移動とを繰り返して、ガラス基板３０の縦方向（スキャンする方向。すなわち、所定の距離だけ移動する方向）に対して、アニール化処理を行う。
その後、ガラス基板３０は、スキャン方向に直交する方向に、マイクロレンズ１７の一列が配置される略サインカーブの所定の位相分だけ移動する。レーザ照射装置１０は、ガラス基板３０を当該１ステップ分移動させる間、レーザ光１４の照射を停止する。
その後、レーザ照射装置１０は、マイクロレンズアレイ１３を用いて、レーザ光１４を照射し、２回目のスキャンを行う。
その後、ガラス基板３０は、スキャン方向に直交する方向に、１ステップ分（マイクロレンズアレイ１３の幅に対応する距離分）移動する。ガラス基板３０が１ステップ分移動した後、レーザ照射装置１０は、マイクロレンズアレイ１３を用いてレーザ光１４を照射し、当該ガラス基板３０の縦方向にアニール化処理を行う。
そして、ガラス基板３０に含まれる薄膜トランジスタ２０の全部に、レーザアニールを用いてポリシリコン薄膜２２を形成した後、別の工程において、当該薄膜トランジスタ２０に、ソース２３とドレイン２４とが形成される。
このように、本発明の第２の実施形態では、異なるスキャンによってなされたアニール化処理間のつなぎ目が存在しなくなる。つなぎ目がないため、“つなぎムラ”も発生せず、本発明の第１の実施形態におけるレーザ照射装置１０によってアニール化処理することにより、高品質な液晶画面等を提供することができる。
（第３の実施形態）
本発明の第３の実施形態は、マイクロレンズアレイ１３の代わりに、１個の投影レンズ１８を用いて、レーザアニールを行う場合の実施形態である。
図９は、本発明の第４の実施形態におけるレーザ照射装置１０の構成例を示す図である。図９に示すように、本発明の第３の実施形態におけるレーザ照射装置１０は、レーザ光源１１と、カップリング光学系１２と、投影マスクパターン１５と、投影レンズ１８とを含む。なお、レーザ光源１１と、カップリング光学系１２とは、図１に示す本発明の第１の実施形態におけるレーザ光源１１と、カップリング光学系１２と同様の構成であるため、詳細な説明は省略される。
本発明の第３の実施形態では、各々が所定数の開口部１６を含む複数の列であって、ガラス基板３０の移動方向に平行に設けられる複数の列を有し、当該複数の列の各々において、所定数の開口部１６の少なくとも一部が移動方向に平行な一直線上に配置されていない投影マスクパターン１５を用いて、レーザ光１４を照射する。
投影マスクパターン１５に含まれる開口部１６の一列は、複数の開口部１６の少なくとも一部が、ガラス基板３０の移動方向に平行な一直線上に配置されていない。開口部１６の少なくとも一部が平行な一直線上に配置されていないため、ガラス基板３０上の少なくとも一部の隣接するアモルファスシリコン薄膜２１が、互いに異なるレーザ光１４で照射されるようになる。その結果、隣接するポリシリコン薄膜２２の電子移動度は、互いに異なることとなる。すなわち、ガラス基板３０全体において、互いに隣接する薄膜トランジスタ２０の特性は、互いに異なることになり、当該特性の違いによる表示の違い（例えば色の濃淡などの違い）が“線状”に表れることが無くなる。そのため、液晶画面において表示むらが“スジ”とならず、当該表示むらが強調されることを防止することができる。
複数の開口部１６の少なくとも一部がガラス基板３０の移動方向に平行な一直線上に配置されていない投影マスクパターン１５の例として、例えば、開口部１６の一列が略サインカーブ（Ｓｉｎｅ Ｗａｖｅ、正弦波）上に配置された投影マスクパターン１５が考えられる。図１０は、開口部１６の一列が略サインカーブ（Ｓｉｎｅ Ｗａｖｅ、正弦波）上に配置された投影マスクパターン１５の構成例である。
なお、図１０に示す投影マスクパターン１５は、一例であって、開口部１６の配置は、この例に限られない。例えば、開口部１６は、コサインカーブ（余弦波）上や、略コサインカーブ上に配置されてもよい。また、開口部１６の各々は、サインカーブ又はコサインカーブ上に必ずしも配置される必要はなく、所定の周期を有する波形上に配置されていてもよい。
レーザ光は、図１０に例示する投影マスクパターン１５の開口（透過領域１６）を透過し、投影レンズ１８により、アモルファスシリコン薄膜２１の所定の領域に照射される。その結果、アモルファスシリコン薄膜２１の所定の領域が瞬間加熱されて溶融し、アモルファスシリコン薄膜２１の一部がポリシリコン薄膜２２となる。
本発明の第３の実施形態においても、レーザ照射装置１０は所定の周期でレーザ光１４を照射し、レーザ光１４が照射されていない時間にガラス基板３０を移動させ、次のアモルファスシリコン薄膜２１の箇所に当該レーザ光１４が照射されるようにする。第３の実施形態においても、図３に示すように、ガラス基板３０は、移動方向に対して、所定の間隔「Ｈ」でアモルファスシリコン薄膜２１が配置される。そして、レーザ照射装置１０は、所定の周期で、ガラス基板３０上に配置されたアモルファスシリコン薄膜２１の部分に、レーザ光１４を照射する。
ここで、投影レンズ１８を用いる場合、レーザ光１４が、当該投影レンズ１８の光学系の倍率で換算される。すなわち、投影マスクパターン１５のパターンが、投影レンズ１８の光学系の倍率で換算され、ガラス基板３０上の所定の領域がレーザアニールされる。
すなわち、投影マスクパターン１５のマスクパターンは、投影レンズ１８の光学系の倍率で換算され、ガラス基板３０上の所定の領域がレーザアニールされる。例えば、投影レンズ１８の光学系の倍率が約２倍であると、投影マスクパターン１５のマスクパターンは、約１／２（０．５）倍され、ガラス基板３０の所定の領域がレーザアニールされる。なお、投影レンズ１８の光学系の倍率は、約２倍に限られず、どのような倍率であってもよい。投影マスクパターン１５のマスクパターンは、投影レンズ１８の光学系の倍率に応じて、ガラス基板３０上の所定の領域がレーザアニールされる。例えば、投影レンズ１８の光学系の倍率が４倍であれば、投影マスクパターン１５のマスクパターンは、約１／４（０．２５）倍され、ガラス基板３０の所定の領域がレーザアニールされる。
また、投影レンズ１８が倒立像を形成する場合、ガラス基板３０に照射される投影マスクパターン１５の縮小像は、投影レンズ１８のレンズの光軸を中心に１８０度回転したパターンとなる。一方、投影レンズ１８が正立像を形成する場合、ガラス基板３０に照射される投影マスクパターン１５の縮小像は、当該投影マスクパターン１５そのままとなる。
なお、単一の投影レンズにおいて、例えば、収差等の影響で、中央部に比べて周辺部の照射光量や倍率が異なる場合でも、投影マスクパターン１５の中央部と周辺部でマスクの透過率を変えることで均一な照射を実現できる。例えば、単一の照射レンズにおいて、中央部に比べて周辺部の照射光量が少ない場合は、投影マスクパターン１５の中央部のマスクの透過率を高くし、一方で周辺部のマスクの透過率を当該中央部の透過率に比べて低く設定することにより、投影マスクパターン１５全体で均一な照射を実現することが可能となる。
上記のとおり、本発明の第３の実施形態では、１個の投影レンズ１８を用いて、レーザアニールを行った場合であっても、隣接するアモルファスシリコン薄膜２１に対して、互いに異なる透過率のレーザ光１４を照射することが可能となる。その結果、ガラス基板３０全体において、互いに隣接する薄膜トランジスタ２０の特性は、互いに異なることになり、当該特性の違いによる表示の違い（例えば色の濃淡などの違い）が“線状”に表れることが無くなる。そのため、液晶画面において表示むらが“スジ”とならず、当該表示むらが強調されることを防止することができる。
なお、以上の説明において、「垂直」「平行」「平面」「直交」等の記載がある場合に、これらの各記載は厳密な意味ではない。すなわち、「垂直」「平行」「平面」「直交」とは、設計上や製造上等における公差や誤差が許容され、「実質的に垂直」「実質的に平行」「実質的に平面」「実質的に直交」という意味である。なお、ここでの公差や誤差とは、本発明の構成・作用・効果を逸脱しない範囲における単位のことを意味するものである。
また、以上の説明において、外観上の寸法や大きさが「同一」「等しい」「異なる」等の記載がある場合に、これらの各記載は厳密な意味ではない。すなわち、「同一」「等しい」「異なる」とは、設計上や製造上等における公差や誤差が許容され、「実質的に同一」「実質的に等しい」「実質的に異なる」という意味である。なお、ここでの公差や誤差とは、本発明の構成・作用・効果を逸脱しない範囲における単位のことを意味するものである。
本発明を諸図面や実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。従って、これらの変形や修正は本発明の範囲に含まれることに留意されたい。例えば、各手段、各ステップ等に含まれる機能等は論理的に矛盾しないように再配置可能であり、複数の手段やステップ等を１つに組み合わせたり、或いは分割したりすることが可能である。また、上記実施の形態に示す構成を適宜組み合わせることとしてもよい。
１０ レーザ照射装置
１１ レーザ光源
１２ カップリング光学系
１３ マイクロレンズアレイ
１４ レーザ光
１５ 投影マスクパターン
１６ 透過領域
１７ マイクロレンズ
１８ 投影レンズ
２０ 薄膜トランジスタ
２１ アモルファスシリコン薄膜
２２ ポリシリコン薄膜
２３ ソース
２４ ドレイン
３０ ガラス基板

Claims (11)

  1. レーザ光を発生する光源と、
    所定方向に移動するガラス基板上の複数の薄膜トランジスタの各々に被着されたアモルファスシリコン薄膜の所定の領域に、前記レーザ光を照射する投影レンズと、
    前記投影レンズ上に設けられ、各々が所定数の開口部を含む複数の列であって、前記所定方向に平行に設けられる複数の列を有する投影マスクパターンと、を備え、
    前記投影レンズは、前記投影マスクパターンを介して前記レーザ光を照射し、
    前記投影マスクパターンは、前記複数の列の各々において、前記所定数の開口部の少なくとも一部が前記所定方向に平行な一直線上に配置されていないことを特徴とするレーザ照射装置。
  2. 前記投影マスクパターンは、前記複数の列の各々において、前記所定数の開口部の各々が所定の周期を有する所定の波形上に配置されることを特徴とする請求項１に記載のレーザ照射装置。
  3. 前記投影マスクパターンは、前記複数の列の各々において、前記所定数の開口部の各々が略正弦波上に配置されることを特徴とする請求項１または２に記載のレーザ照射装置。
  4. 前記投影レンズは、各々が所定数のマイクロレンズを含む複数の列であって、前記所定方向に平行に設けられる複数の列を有するマイクロレンズアレイであり、
    前記マイクロレンズアレイは、前記複数の列の各々において、前記所定数のマイクロレンズの少なくとも一部が前記所定方向に平行な一直線上に配置されていないことを特徴とする請求項１乃至３のいずれかに記載のレーザ照射装置。
  5. 前記マイクロレンズアレイは、前記複数の列の各々において、前記所定数のマイクロレンズの各々が所定の周期を有する所定の波形上に配置されることを特徴とする請求項４に記載のレーザ照射装置。
  6. 前記マイクロレンズアレイは、前記複数の列の各々において、前記所定数のマイクロレンズの各々が略正弦波上に配置されることを特徴とする請求項４または５に記載のレーザ照射装置。
  7. 前記マイクロレンズアレイにおいて、前記一列に含まれ互いに隣接するマイクロレンズが、互いに所定の距離ずらして配置され、
    前記所定の距離は、前記ガラス基板において前記アモルファスシリコン薄膜が配置される間隔の自然数倍であることを特徴とする請求項４乃至６のいずれかに記載のレーザ照射装置。
  8. 前記光源は、前記ガラス基板上の一列に含まれるアモルファスシリコン薄膜に対して、前記マイクロレンズアレイを用いたレーザ光の照射を、所定の回数繰り返すことを特徴とする請求項４乃至７のいずれかに記載のレーザ照射装置。
  9. 前記光源は、前記ガラス基板上の一列に含まれるアモルファスシリコン薄膜に対するレーザ光の照射を繰り返すごとに、前記マイクロレンズアレイを、前記所定の波形の所定の位相分前記一列に直交する方向に移動させることを特徴とする請求項８に記載のレーザ照射装置。
  10. 前記マイクロレンズは、薄膜トランジスタに含まれるソース電極とドレイン電極との間に被着されたアモルファスシリコン薄膜の所定の領域にレーザ光を照射して、ポリシリコン薄膜を形成することを特徴とする請求項１乃至９のいずれかに記載のレーザ照射装置。
  11. レーザ光を発生する第１のステップと、
    所定方向に移動するガラス基板上の複数の薄膜トランジスタの各々に被着されたアモルファスシリコン薄膜の所定の領域に、前記レーザ光を照射する第２のステップと、を含み、
    第２のステップにおいて、前記投影レンズ上に設けられ、各々が所定数の開口部を含む複数の列であって、前記所定方向に平行に設けられる複数の列を有する投影マスクパターン用いて、前記レーザ光を照射し、
    前記投影マスクパターンは、前記複数の列の各々において、前記所定数の開口部の少なくとも一部が前記所定方向に平行な一直線上に配置されていないことを特徴とする薄膜トランジスタの製造方法。
JP2016255690A 2016-12-28 2016-12-28 レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法 Pending JP2018107403A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016255690A JP2018107403A (ja) 2016-12-28 2016-12-28 レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
PCT/JP2017/047038 WO2018124214A1 (ja) 2016-12-28 2017-12-27 レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
CN201780079804.7A CN110114855A (zh) 2016-12-28 2017-12-27 激光照射装置、薄膜晶体管以及薄膜晶体管的制造方法
KR1020197017853A KR20190099423A (ko) 2016-12-28 2017-12-27 레이저 조사 장치, 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
TW106146338A TW201824367A (zh) 2016-12-28 2017-12-28 雷射照射裝置及薄膜電晶體的製造方法
US16/451,476 US10840095B2 (en) 2016-12-28 2019-06-25 Laser irradiation device, thin-film transistor and thin-film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016255690A JP2018107403A (ja) 2016-12-28 2016-12-28 レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2018107403A true JP2018107403A (ja) 2018-07-05

Family

ID=62708200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016255690A Pending JP2018107403A (ja) 2016-12-28 2016-12-28 レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (1) US10840095B2 (ja)
JP (1) JP2018107403A (ja)
KR (1) KR20190099423A (ja)
CN (1) CN110114855A (ja)
TW (1) TW201824367A (ja)
WO (1) WO2018124214A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023070615A1 (en) * 2021-10-30 2023-05-04 Yangtze Memory Technologies Co., Ltd. Methods for thermal treatment of a semiconductor layer in semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW515103B (en) * 2000-07-24 2002-12-21 Matsushita Electric Ind Co Ltd Semiconductor device, liquid crystal display device, EL display device, and manufacturing methods of semiconductor thin film and semiconductor device
JP3945805B2 (ja) * 2001-02-08 2007-07-18 株式会社東芝 レーザ加工方法、液晶表示装置の製造方法、レーザ加工装置、半導体デバイスの製造方法
WO2004017382A2 (en) * 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity within areas in such regions and edge areas thereof, and a structure of such film regions
KR100543007B1 (ko) * 2003-10-14 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
TWI313769B (en) * 2005-07-15 2009-08-21 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method for crystallizing amorphous silicon by using the same
JP2009032903A (ja) * 2007-07-27 2009-02-12 Sharp Corp レーザ照射装置、レーザ照射方法、結晶材料、および、機能素子
JP5471046B2 (ja) * 2009-06-03 2014-04-16 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置
KR101073551B1 (ko) * 2009-11-16 2011-10-17 삼성모바일디스플레이주식회사 레이저 마스크 및 이를 이용한 순차적 측면 고상 결정화 방법
JP6471379B2 (ja) 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置

Also Published As

Publication number Publication date
KR20190099423A (ko) 2019-08-27
US10840095B2 (en) 2020-11-17
US20190311899A1 (en) 2019-10-10
TW201824367A (zh) 2018-07-01
WO2018124214A1 (ja) 2018-07-05
CN110114855A (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
WO2018016146A1 (ja) レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
US20200176284A1 (en) Laser irradiation device, method of manufacturing thin film transistor, and projection mask
US20190287790A1 (en) Laser irradiation apparatus and method of manufacturing thin film transistor
WO2018124214A1 (ja) レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2018092218A1 (ja) レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
WO2018155455A1 (ja) レーザ照射装置、薄膜トランジスタの製造方法、プログラムおよび投影マスク
WO2019138674A1 (ja) レーザ照射装置、及び、レーザ照射方法
WO2019146354A1 (ja) レーザ照射装置、投影マスク及びレーザ照射方法
WO2018101154A1 (ja) レーザ照射装置および薄膜トランジスタの製造方法
WO2018092213A1 (ja) レーザ照射装置および薄膜トランジスタの製造方法
WO2019111362A1 (ja) レーザ照射装置、レーザ照射方法、および、投影マスク
WO2019107108A1 (ja) レーザ照射装置、レーザ照射方法及び投影マスク
US20200171601A1 (en) Laser irradiation device, method of manufacturing thin film transistor, program, and projection mask
US20200168642A1 (en) Laser irradiation device, projection mask, laser irradiation method, and program
JP2019062079A (ja) レーザ照射装置、レーザ照射方法及び投影マスク

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180905

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20181017