KR100543007B1 - 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스 - Google Patents

다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스 Download PDF

Info

Publication number
KR100543007B1
KR100543007B1 KR1020030071592A KR20030071592A KR100543007B1 KR 100543007 B1 KR100543007 B1 KR 100543007B1 KR 1020030071592 A KR1020030071592 A KR 1020030071592A KR 20030071592 A KR20030071592 A KR 20030071592A KR 100543007 B1 KR100543007 B1 KR 100543007B1
Authority
KR
South Korea
Prior art keywords
pattern
laser
transmission pattern
thin film
display device
Prior art date
Application number
KR1020030071592A
Other languages
English (en)
Other versions
KR20050035804A (ko
Inventor
박지용
박혜향
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030071592A priority Critical patent/KR100543007B1/ko
Priority to JP2004202984A priority patent/JP4849782B2/ja
Priority to US10/961,266 priority patent/US8486812B2/en
Priority to CNB2004101005988A priority patent/CN100375233C/zh
Publication of KR20050035804A publication Critical patent/KR20050035804A/ko
Application granted granted Critical
Publication of KR100543007B1 publication Critical patent/KR100543007B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Abstract

본 발명은 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법에 관한 것으로, 레이저가 투과하는 투과 패턴 그룹과 레이저가 투과하지 못하는 불투과 패턴 그룹이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법에 있어서, 상기 마스크는 상기 레이저가 스캔하는 방향축을 기준으로 상기 투과 패턴 그룹이 비대칭적으로 존재하며, 일정 중심축을 기준으로 하여 좌우 대칭인 영역이 비대칭적으로 존재하는 투과 패턴이 상기 일정 중심축과 평행한 또 다른 축을 기준으로 하여 일정거리만큼 쉬프트되어 투과 패턴과 불투과 패턴이 서로 바뀌어 위치하는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법을 제공함으로써 다결정 실리콘 박막의 결정화가 균일하게 되어 라인 형태의 휘도 불균일이 발생하지 않는 디스플레이 디바이스를 제공할 수 있다.
다결정 실리콘 박막, 박막 트랜지스터, 마스크 패턴

Description

다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된 디스플레이 디바이스{METHOD OF FABRICATING POLYSILICON THIN FILM FOR DISPLAY DEVICE AND DISPLAY DEVICE USING POLYSILICON THIN FILM}
도 1a, 도 1b 및 도 1c는 통상의 SLS 결정화 방법을 개략적으로 도시한 도면이다.
도 2a, 도 2b 및 도 2c는 통상의 다결정 실리콘 박막의 제조 방법에서 사용되는 마스크의 구조를 사용하여 결정화는 방법을 개략적으로 나타내는 평면도이다.
도 3a, 도 3b 및 도 3c는 2a, 2b 및 도 2c의 각 스테이지에서 생성되는 다결정 실리콘 박막의 평면도이다.
도 4a는 라인 형태의 패턴인 투과 패턴에 레이저를 한번 조사한 경우를 나타내는 것이고, 도 4b는 마스크 패턴을 일정 간격 이동하여 레이저를 2번 조사한 경우의 평면도이다.
도 5a는 서로 길이가 다른 2종류의 라인 형태의 패턴이 혼합된 투과 패턴에 레이저를 한번 조사한 경우를 나타내는 것이고, 도 5b는 마스크 패턴을 일정 간격 이동하여 레이저를 2번 조사한 경우의 평면도이다.
도 6a는 제 1 실시예의 길이가 긴 투과 영역의 패턴보다 길이가 짧으며 서로 다른 2 종류의 라인 형태의 투과 영역 패턴이 혼합된 투과 패턴에 레이저를 한번 조사한 경우를 나타내는 것이고, 도 6b는 마스크 패턴을 일정 간격 이동하여 레이저를 2번 조사한 경우의 평면도이다.
[산업상 이용분야]
본 발명은 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법 및 이 제조 방법에 의해 제조된 다결정 실리콘 박막을 사용한 디스플레이 디바이스에 관한 것으로, 더욱 상세하게는 다결정 실리콘 박막의 결정립의 모양을 조절할 수 있는 다결정 실리콘 박막의 제조 방법 및 이 다결정 실리콘 박막을 사용하여 제조되는 디스플레이 디바이스에 관한 것이다.
[종래 기술]
통상적으로 SLS 결정화 방법은 비정질 실리콘 층에 레이저빔을 2회 이상 중첩 조사하여 결정립 실리콘을 측면 성장시킴으로써 결정화하는 방법이다. 이를 이용하여 제조한 다결정 실리콘 결정립은 한 방향으로 길쭉한 원주형 모양을 가지는 것을 특징으로 하며, 결정립의 유한한 크기로 인하여 인접한 결정립 사이에는 결정립 경계가 발생한다.
SLS 결정화 기술을 이용하여 기판 상에 다결정 또는 단결정인 입자가 거대 실리콘 그레인(large silicon grain)을 형성할 수 있으며, 이를 이용하여 TFT를 제작하였을 때, 단결정 실리콘으로 제작된 TFT의 특성과 유사한 특성을 얻을 수 있는 것으로 보고되고 있다.
도 1a, 도 1b 및 도 1c는 통상의 SLS 결정화 방법을 나타낸다.
SLS 결정화 방법에서는 도 1a와 같이 레이저빔이 투과되는 영역과 투과하지 못하는 영역을 가진 마스크를 통하여 레이저빔을 비정질 실리콘 박막층에 조사하면 레이저빔이 투과한 영역에서는 비정질 실리콘의 용해가 일어나게 된다.
레이저빔의 조사가 끝난 후 냉각이 시작되면 비정질 실리콘/용융 실리콘 계면에서 우선적으로 결정화가 일어나고, 이때 발생한 응고 잠열에 의해 비정질 실리콘/용융 실리콘 계면으로부터 용융된 실리콘층 방향으로 온도가 점차 감소되는 온도 구배가 형성된다.
따라서, 도 1b를 참조하면, 열 유속은 마스크 계면으로부터 용융된 실리콘층의 중앙부 방향으로 흐르게 되므로 다결정 실리콘 결정립은 용융된 실리콘 층이 완전히 응고될 때까지 측면 성장이 일어나게 되므로 한 방향으로 길쭉한 원주형 형태의 결정립을 가지는 다결정 실리콘 박막층이 형성된다.
도 1c에서 도시한 바와 같이, 스테이지 이동에 의해 마스크를 이동하여 비정질 실리콘 박막층과 이미 결정화된 다결정 실리콘층의 일부가 노출되도록 중첩하여 레이저빔을 조사하면 비정질 실리콘 및 결정질 실리콘이 용해되고 이후 냉각이 되면서 마스크에 가려 용해되지 않은 기 형성된 다결정 실리콘 결정립에 실리콘 원자가 부착되어 결정립의 길이가 증가하게 된다.
도 2a, 도 2b 및 도 2c는 통상의 다결정 실리콘 박막의 제조 방법에서 사용되는 마스크의 구조를 사용하여 결정화는 방법을 개략적으로 나타내는 평면도이며, 도 3a, 3b 및 도 3c는 각 스테이지에서 생성되는 다결정 실리콘 박막의 평면도이다.
도 2a는 투과 영역과 불투과 영역을 구비하는 통상의 마스크를 사용하여 먼저 비정질 실리콘에 레이저를 조사하여 비정질 실리콘이 용해된 후 고형화되면서 다결정 실리콘을 형성하게 된다. 그리고 나서, 도 2a에 도시된 바와 같이, 일정 거리만큼 마스크를 쉬프트한 후 다시 레이저를 조사하면 비정질 실리콘과 투과 영역이 중첩되는 부분의 결정화된 영역의 다결정 실리콘은 도 2c에 도시된 바와 같이, 다시 용해되어 결정화된다. 이와 같은 방법으로 연속적으로 계속하여 스캔하면서 레이저를 조사하여 비정질 실리콘과 투과 영역의 마스크 패턴이 중첩되는 부분에서의 다결정 실리콘이 용해되고 다시 고형화되면서 결정화가 이루어진다.
이때, 도 3a에서와 같이, 한번 레이저가 조사된 비정질 실리콘은 레이저 샷(shot) 간의 에너지 밀도의 편차가 존재하거나 레이저 빔내 에너지 밀도가 불균일할 수 있으므로 결정화된 다결정 실리콘의 결정성이 레이저 펄스가 조사되는 부분마다 달라지게 된다.
특히, 레이저 스캔 라인이 다른 레이저 샷간 경계(상, 하 경계)에서 도 3b 및 도 3c에서와 같이 줄무늬 형태의 불량을 유발하게 된다.
이와 같은 줄무늬 형태의 불량은 유기 전계 발광 소자 제작시 디스플레이 상에서 휘도 불균일을 유발하게 된다.
한편, PCT 국제 특허 WO 97/45827호 및 미국 특허 6,322,625호에서 개시된 바와 같이, 비정질 실리콘을 증착한 후 SLS 기술로 전체 기판 상의 비정질 실리콘 다결정 실리콘으로 변환하거나, 기판 상의 선택 영역만을 결정화하는 기술이 개시되어 있다.
또한, 미국 특허 6,177,391호에서는 SLS 결정화 기술을 이용하여 거대 입자 실리콘 그레인을 형성하여 드라이버와 화소 배치를 포함한 LCD 디바이스용 TFT 제작시 액티브 채널 방향이 SLS 결정화 방법에 의하여 성장된 결정립 방향에 대하여 평행한 경우 전하 캐리어 방향에 대한 결정립계의 배리어 효과가 최소가 되므로, 단결정 실리콘에 버금가는 TFT 특성을 얻을 수 있는 반면, 이러한 특허에서도 역시 액티브 채널 영역과 결정립 성장 방향이 90°인 경우 TFT 특성이 전하 캐리어의 트랩으로 작용하는 많은 결정립 경계가 존재하게 되며, TFT 특성이 크게 저하된다.
실제로, 액티브 매트릭스 디스플레이 제작시 구동 회로내의 TFT와 화소 셀 영역 내의 TFT는 일반적으로 90°의 각도를 갖는 경우가 있으며, 이때, 각 TFT의 특성을 크게 저하시키지 않으면서 TFT간 특성의 균일성을 향상시키기 위해서는 결정 성장 방향에 대한 액티브 채널 영역의 방향을 30°내지 60°의 각도로 기울어지게 제작함으로써 디바이스의 균일성을 향상시킬 수 있다.
그러나, 이 방법 역시 SLS 결정화 기술에 의해 형성되므로 레이저 에너지 밀도 불균일성에 따른 결정립의 불균일이 발생한다는 문제점이 있다.
한편, 대한민국 공개 특허 번호 제2002-93194호에 의하면 레이저빔 패턴을 삼각형상("◁")으로 구성하는 것을 특징으로 하며, 상기 삼각형상("◁")의 빔 패턴을 가로 방향으로 이동하면서 결정화를 진행하는 방법이 설명되어 있으나, 이 경우 기판 전체에 걸쳐 결정화를 시킬 수 없으며 항상 결정화가 안된 영역이 존재하는 단점이 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 SLS 결정화법으로 다결정 실리콘 박막을 제조하는 경우 제조되는 다결정 실리콘의 균일성을 향상시킬 수 있는 방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 위에서 제조된 다결정 실리콘 박막을 사용하는 디스플레이 디바이스를 제공하는 것이다.
본 발명은 상기한 목적을 달성하기 위하여,
레이저가 투과하는 투과 패턴 그룹과 레이저가 투과하지 못하는 불투과 패턴 그룹이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법에 있어서,
상기 마스크는 상기 레이저가 스캔하는 방향축을 기준으로 상기 투과 패턴 그룹이 비대칭적으로 존재하며, 일정 중심축을 기준으로 하여 좌우 대칭인 영역이 비대칭적으로 존재하는 투과 패턴이 상기 일정 중심축과 평행한 또 다른 축을 기준으로 하여 일정거리만큼 쉬프트되어 투과 패턴과 불투과 패턴이 서로 바뀌어 위치하는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법을 제공한다.
또한, 본 발명은
상기의 방법을 사용하여 제조되는 다결정 실리콘 박막을 사용하는 디스플레 이 디바이스를 제공하며, 상기 디스플레이 디바이스는 유기 전계 발광 소자 또는 액정 박막 장치를 포함한다.
이하, 본 발명을 첨부한 도면을 참조하여 더욱 상세히 설명한다.
도 4a 및 도 4b는 본 발명의 제 1 실시예에 따른 마스크 패턴 및 1회 스캐닝한 것을 나타내는 평면도이다. 도 4a는 라인 형태의 패턴인 투과 패턴에 레이저를 한번 조사한 경우를 나타내는 것이고, 도 4b는 마스크 패턴을 일정 간격 이동하여 레이저를 2번 조사한 경우의 평면도이다.
도 4a를 참조하면, 본 발명의 마스크 패턴은 스캔 방향과 평행한 방향축 즉, x축을 기준으로 하여 상하의 마스크 패턴 중 투과 영역이 형성된 투과 패턴 그룹이 서로 비대칭을 이루고 있다. 그리고, 상기 투과 영역은 일정 중심축을 기준으로 하여 좌우 대칭인 영역을 비대칭적으로 존재한다. 상기 일정 중심축은 레이저 스캔 방향의 축인 x축과 수직인 축인 y축이 된다.
이와 같이 형성된 마스크 패턴에 1회 레이저를 조사한 후 마스크를 이동하는 경우 투과 패턴이 상기 일정 중심축과 평행한 또 다른 축을 기준으로 하여 일정거리만큼 쉬프트되어 투과 영역과 불투과 영역이 서로 바뀌어 위치하게 된다.
즉, 도 4b에 도시된 바와 같이, 마스크가 이동하기 전에 투과 영역의 일부와 마스크를 이동한 후 투과 영역의 일부가 중복되게 된다. 이는 투과 영역이 일부 쉬프트되어 불투과 영역에 형성되게 되고, 반대로 불투과 영역은 일부 쉬프트되어 투과 영역에 형성되게 된다.
그럼으로써, 도 3b에 도시된 바와 같이 조사되는 레이저의 에너지 편차에 따 라 1회 레이저를 조사한 경우 결정립이 상부와 하부가 다르게 형성되나 다시 마스크의 이동 후 b 영역의 결정립을 다시 레이저로 용해시킨 후 결정화시킴으로써 a 영역에 조사된 레이저 에너지와 동일한 에너지로 b 영역을 다시 한번 결정화시키게 되기 때문에 b 영역은 a 영역과 동일한 결정립을 형성하게 된다. 결국은 투과 영역이 도 4a의 (d-l) 만큼의 거리가 이동되는 것과 동일한 효과가 발생한다.
상기 마스크의 이동 방향은 스캔 방향축과 동일하며 이동 거리는 y" 축을 기준으로 하여 마스크 폭의 1/4 만큼 이동한다.
또한, 상기 거리 (d-l)은 투과 영역의 폭 d의 길이에서 투과 영역과 투과 영역 사이의 불투과 영역의 폭 중 제일 작은 거리 l를 제외한 거리이고, 여기에서 d>l이다.
따라서, 도 3b에 도시된 바와 같은 결정립이 불균일하게 형성되는 것을 방지하고 전체적으로 결정립이 균일하도록 형성된다.
도 4a는 마스크 패턴 중 투과 영역의 패턴이 라인 형태의 패턴으로 이루어진 것을 도시하고 있으나 이에 한정되는 것은 아니다.
도 5a 및 도 5b는 본 발명의 제 2 실시예에 따른 마스크 패턴 및 1회 스캐닝한 것을 나타내는 평면도이다. 도 5a는 서로 길이가 다른 2종류의 라인 형태의 패턴이 혼합된 투과 패턴에 레이저를 한번 조사한 경우를 나타내는 것이고, 도 5b는 마스크 패턴을 일정 간격 이동하여 레이저를 2번 조사한 경우의 평면도이다.
도 5a 및 도 5b를 참조하면, 본 실시예의 마스크 패턴은 제 1 라인 형태의 투과 영역과 상기 제 1 라인 형태의 패턴보다 길이가 짧은 라인 형태의 투과 영역 이 혼합된 구조를 가지고 있다.
이 마스크 패턴 역시 스캔 라인 방향과 평행한 축(x축)을 기준으로 하여 투과 영역이 서로 비대칭적으로 존재하며 상기 스캔 방향축인 x축과 수직인 축(y, y')을 중심으로 하여 서로 대칭적으로 이루어져 있다.
이와 같이 형성된 마스크 패턴에 1회 레이저를 조사한 후 마스크를 이동하는 경우 투과 패턴이 상기 일정 중심축과 평행한 또 다른 축을 기준으로 하여 일정거리만큼 쉬프트되어 투과 영역과 불투과 영역이 서로 바뀌어 위치하게 된다.
즉, 도 5b에 도시된 바와 같이, 마스크가 이동하기 전에 투과 영역의 일부와 마스크를 이동한 후 투과 영역의 일부가 중복되게 된다. 이는 투과 영역이 일부 쉬프트되어 불투과 영역에 형성되게 되고, 반대로 불투과 영역은 일부 쉬프트되어 투과 영역에 형성되게 된다.
그럼으로써, 도 3b에 도시된 바와 같이 조사되는 레이저의 에너지 편차에 따라 1회 레이저를 조사한 경우 결정립이 상부와 하부가 다르게 형성되나 다시 마스크의 이동 후 b 영역의 결정립을 다시 레이저로 용해시킨 후 결정화시킴으로써 a 영역에 조사된 레이저 에너지와 동일한 에너지로 b 영역을 다시 한번 결정화시키게 되기 때문에 b 영역은 a 영역과 동일한 결정립을 형성하게 된다. 결국은 투과 영역이 도 5a의 (d-l)만큼의 거리가 이동되는 것과 동일한 효과가 발생한다.
도 6a 및 도 6b는 본 발명의 제 3 실시예에 따른 마스크 패턴 및 1회 스캐닝한 것을 나타내는 평면도이다. 도 6a는 제 1 실시예의 길이가 긴 투과 영역의 패턴보다 길이가 짧으며 서로 다른 2 종류의 라인 형태의 투과 영역 패턴이 혼합된 투과 패턴에 레이저를 한번 조사한 경우를 나타내는 것이고, 도 6b는 마스크 패턴을 일정 간격 이동하여 레이저를 2번 조사한 경우의 평면도이다.
이 마스크 패턴 역시 스캔 라인 방향과 평행한 축(x축)을 기준을 하여 투과 영역이 서로 비대칭적으로 존재하며 상기 스캔 방향축인 x축과 수직인 축(y, y')을 중심으로 하여 서로 대칭적으로 이루어져 있다.
이와 같이 형성된 마스크 패턴에 1회 레이저를 조사한 후 마스크를 이동하는 경우 투과 패턴이 상기 일정 중심축과 평행한 또 다른 축을 기준으로 하여 일정거리만큼 쉬프트되어 투과 영역과 불투과 영역이 서로 바뀌어 위치하게 된다.
즉, 도 6b에 도시된 바와 같이, 마스크가 이동하기 전에 투과 영역의 일부와 마스크를 이동한 후 투과 영역의 일부가 중복되게 된다. 이는 투과 영역이 일부 쉬프트되어 불투과 영역에 형성되게 되고, 반대로 불투과 영역은 일부 쉬프트되어 투과 영역에 형성되게 된다.
그럼으로써, 도 3b에 도시된 바와 같이 조사되는 레이저의 에너지 편차에 따라 1회 레이저를 조사한 경우 결정립이 상부와 하부가 다르게 형성되나 다시 마스크의 이동 후 b 영역의 결정립을 다시 레이저로 용해시킨 후 결정화시킴으로써 a 영역에 조사된 레이저 에너지와 동일한 에너지로 b 영역을 다시 한번 결정화시키게 되기 때문에 b 영역은 a 영역과 동일한 결정립을 형성하게 된다.
이상과 같이, 본 발명에서는 레이저를 이용하여 비정질 실리콘을 결정화할 때 마스크 패턴을 본 발명의 실시예들에서와 같이 디자인함으로써 결정화시 레이저 에너지의 불균일성에 따른 다결정 실리콘의 불균일한 결정화를 방지할 수 있다.
본 발명에서 사용될 수 있는 디스플레이 디바이스로는 평판 표시 소자로 액정 표시 소자 또는 유기 전계 발광 소자가 바람직하다.
이상과 같이 본 발명에서는 마스크 패턴 중 투과 영역의 패턴을 일정한 형태로 형성하여 레이저 편차에 따른 다결정 실리콘의 결정화의 불균일성을 극복함으로써 디스플레이 디바이스 상에서 나타나는 휘도 불균일을 해결할 수 있다.

Claims (11)

  1. 레이저가 투과하는 투과 패턴 그룹과 레이저가 투과하지 못하는 불투과 패턴 그룹이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법에 있어서,
    상기 마스크는 상기 레이저가 스캔하는 방향축을 기준으로 상기 투과 패턴 그룹이 비대칭적으로 존재하며, 일정 중심축을 기준으로 하여 좌우 대칭인 영역이 비대칭적으로 존재하는 투과 패턴이 상기 일정 중심축과 평행한 또 다른 축을 기준으로 하여 일정거리만큼 쉬프트되어 투과 패턴과 불투과 패턴이 서로 바뀌어 위치하는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  2. 제 1항에 있어서,
    상기 레이저가 투과하는 패턴 그룹은 라인 형태의 투과 패턴으로 이루어진 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  3. 제 1항에 있어서,
    상기 레이저가 투과하는 패턴 그룹은 제 1 투과 패턴과 상기 제 1 투과 패턴의 길이에 비하여 상대적으로 짧은 길이를 갖는 라인 형태의 제 2 투과 패턴을 포함하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  4. 제 3항에 있어서,
    상기 레이저가 투과하는 패턴 그룹은 상기 제 1 투과 패턴의 길이보다 상대적으로 짧은 길이를 가지며, 패턴 길이가 서로 다른 제 3 투과 패턴과 제 4 투과 패턴을 포함하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  5. 제 1항에 있어서,
    상기 일정 거리는 마스크 패턴 중 투과 패턴의 폭에서 투과 패턴과 투과 패턴 사이의 불투과 패턴의 거리 중 제일 작은 영역의 거리만큼 제외한 거리이며, 상기 투과 패턴의 폭은 상기 제일 작은 영역의 거리보다 큰 것인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  6. 제 1항에서 있어서,
    상기 일정축은 상기 스캔 방향축과 수직한 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  7. 제 1항에 있어서,
    상기 일정축과 평행한 또 다른 축은 상기 스캔 방향축과 수직하며 마스크의 중심에 위치하는 것인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  8. 제 1항에 있어서,
    상기 레이저가 투과하는 패턴 그룹은 스캔 방향축에 수직한 방향에 대하여 서로 일정 거리만큼 어긋나 있는 구조를 갖는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  9. 제 8항에 있어서,
    상기 일정 거리는 투과 영역의 폭보다 작은 거리인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  10. 제 1항의 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법을 사용하여 제조되는 다결정 실리콘 박막을 사용하는 것을 특징으로 하는 디스플레이 디바이스.
  11. 제 10항에 있어서,
    상기 디스플레이 디바이스는 유기 전계 발광 소자 또는 액정 표시 소자인 디스플레이 디바이스.
KR1020030071592A 2003-10-14 2003-10-14 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스 KR100543007B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030071592A KR100543007B1 (ko) 2003-10-14 2003-10-14 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
JP2004202984A JP4849782B2 (ja) 2003-10-14 2004-07-09 多結晶シリコン薄膜の製造方法及びこれを使用して製造されたディスプレーデバイス
US10/961,266 US8486812B2 (en) 2003-10-14 2004-10-12 Fabrication method for polycrystalline silicon thin film and display device fabricated using the same
CNB2004101005988A CN100375233C (zh) 2003-10-14 2004-10-14 多晶硅薄膜的制造方法和用多晶硅薄膜制造的显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030071592A KR100543007B1 (ko) 2003-10-14 2003-10-14 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스

Publications (2)

Publication Number Publication Date
KR20050035804A KR20050035804A (ko) 2005-04-19
KR100543007B1 true KR100543007B1 (ko) 2006-01-20

Family

ID=34420666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030071592A KR100543007B1 (ko) 2003-10-14 2003-10-14 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스

Country Status (4)

Country Link
US (1) US8486812B2 (ko)
JP (1) JP4849782B2 (ko)
KR (1) KR100543007B1 (ko)
CN (1) CN100375233C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906349B2 (en) * 2003-01-08 2005-06-14 Samsung Electronics Co., Ltd. Polysilicon thin film transistor array panel and manufacturing method thereof
KR100543007B1 (ko) 2003-10-14 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR100543010B1 (ko) * 2003-10-20 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR100796590B1 (ko) * 2005-07-12 2008-01-21 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법
KR101365185B1 (ko) * 2005-12-16 2014-02-21 삼성디스플레이 주식회사 실리콘 결정화 마스크 및 이를 갖는 실리콘 결정화 장치
JP2008046210A (ja) * 2006-08-11 2008-02-28 Elpida Memory Inc レチクル及びこれを用いた露光方法及び装置、並びにレチクルのパターン作成方法、パターン形成方法及び半導体装置
CN103537794B (zh) * 2013-10-22 2015-09-30 中山大学 样品做一维精密平动实现二维激光sls晶化的方法
JP6655301B2 (ja) * 2015-05-19 2020-02-26 株式会社ブイ・テクノロジー レーザアニール装置及び薄膜トランジスタの製造方法
JP2018107403A (ja) * 2016-12-28 2018-07-05 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2019036635A (ja) * 2017-08-15 2019-03-07 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法、プログラムおよび投影マスク
FR3106932B1 (fr) * 2020-02-04 2023-10-27 Commissariat Energie Atomique Procede de fabrication d’un substrat structure

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US6177391B1 (en) * 1999-05-27 2001-01-23 Alam Zafar One time use disposable soap and method of making
US6908835B2 (en) * 2001-04-19 2005-06-21 The Trustees Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
KR100405080B1 (ko) 2001-05-11 2003-11-10 엘지.필립스 엘시디 주식회사 실리콘 결정화방법.
KR100379361B1 (ko) * 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100424593B1 (ko) * 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
TW527732B (en) 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
JP4667682B2 (ja) * 2001-10-16 2011-04-13 ソニー株式会社 半導体装置の製造方法、液晶表示装置の製造方法およびエレクトロルミネッセンス表示装置の製造方法
US6767804B2 (en) * 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
US6660576B2 (en) * 2002-03-11 2003-12-09 Sharp Laboratories Of America, Inc. Substrate and method for producing variable quality substrate material
US6906349B2 (en) * 2003-01-08 2005-06-14 Samsung Electronics Co., Ltd. Polysilicon thin film transistor array panel and manufacturing method thereof
KR100543007B1 (ko) 2003-10-14 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스

Also Published As

Publication number Publication date
CN100375233C (zh) 2008-03-12
JP2005123573A (ja) 2005-05-12
KR20050035804A (ko) 2005-04-19
US8486812B2 (en) 2013-07-16
CN1617300A (zh) 2005-05-18
US20050079736A1 (en) 2005-04-14
JP4849782B2 (ja) 2012-01-11

Similar Documents

Publication Publication Date Title
US7892704B2 (en) Mask for silicon crystallization, method for crystallizing silicon using the same and display device
US7767507B2 (en) Polycrystalline silicon thin film, fabrication method thereof, and thin film transistor without directional dependency on active channels fabricated using the same
US7642623B2 (en) Fabrication method for polycrystalline silicon thin film and apparatus using the same
KR100742380B1 (ko) 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법
KR100543007B1 (ko) 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR20040085310A (ko) 결정화 방법
KR100796590B1 (ko) 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법
US7651931B2 (en) Laser beam projection mask, and laser beam machining method and laser beam machine using same
US20060166469A1 (en) Method of laser beam maching and laser beam machining apparatus
KR100707026B1 (ko) 비정질실리콘막의 결정화 방법
JP2008227077A (ja) レーザ光のマスク構造、レーザ加工方法、ｔｆｔ素子およびレーザ加工装置
KR101289055B1 (ko) 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치
KR100713895B1 (ko) 다결정막의 형성방법
JP4571486B2 (ja) 結晶化装備及びこれを用いた結晶化方法
KR100600852B1 (ko) 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR100579199B1 (ko) 폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스
KR101095368B1 (ko) 다결정 박막 형성방법
JP2008147236A (ja) 結晶化装置およびレーザ加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 15