KR100424593B1 - 실리콘 결정화방법 - Google Patents

실리콘 결정화방법 Download PDF

Info

Publication number
KR100424593B1
KR100424593B1 KR10-2001-0031624A KR20010031624A KR100424593B1 KR 100424593 B1 KR100424593 B1 KR 100424593B1 KR 20010031624 A KR20010031624 A KR 20010031624A KR 100424593 B1 KR100424593 B1 KR 100424593B1
Authority
KR
South Korea
Prior art keywords
pattern
region
mask
length
laser beam
Prior art date
Application number
KR10-2001-0031624A
Other languages
English (en)
Other versions
KR20020093194A (ko
Inventor
양명수
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0031624A priority Critical patent/KR100424593B1/ko
Priority to US10/157,204 priority patent/US6770545B2/en
Priority to CNB021228329A priority patent/CN1240884C/zh
Priority to JP2002167971A priority patent/JP4296380B2/ja
Publication of KR20020093194A publication Critical patent/KR20020093194A/ko
Application granted granted Critical
Publication of KR100424593B1 publication Critical patent/KR100424593B1/ko
Priority to US10/870,074 priority patent/US7015123B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 실리콘의 결정화 방법에 관한 것으로, 특히 레이저 빔 패턴을 이용한 저온 실리콘 결정화 방법 중 실리콘 그레인(grain)의 측면성장을 유도하는 방법(SLS : Sequential Lateral Solidification)에 관한 것이다.
본 발명은 상기 레이저 빔 패턴을 삼각형상 ( "◁")으로 구성하는 것을 특징으로 하며, 상기 삼각형상( "◁"형상)의 빔 패턴을 가로방향으로 이동하면서 결정화를 진행하게 되면 빠른 시간에 넓은 면적의 결정화를 이루는 것이 가능하며, 결정막을 구성하는 그레인의 성장길이도 더욱 확대할 수 있다.
따라서, 생산성이 향상되는 효과가 있다.

Description

실리콘 결정화방법{A method of crystallizing Si}
본 발명은 저온으로 폴리실리콘(poly silicon)을 형성하는 방법에 관한 것으로, 특히 그레인(grain)의 측면성장을 유도하여 결정성장 길이를 길게하고 공성시간을 단축할 수 있는 결정화 방법에 관한 것이다.
일반적으로, 실리콘은 결정상태에 따라 비정질 실리콘(amorphous silicon)과 결정질 실리콘(crystalline silicon)으로 나눌 수 있다.
비정질 실리콘은 낮은 온도에서 증착하여 박막(thin film)을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal panel)의 스위칭 소자(switching device)에 많이 사용한다.
그러나, 상기 비정질 실리콘 박막은 액정패널 구동소자의 전기적 특성과 신뢰성 저하 및 표시소자 대면적화에 어려움이 있다.
대면적, 고정세 및 패널 영상구동회로, 일체형 랩탑컴퓨터(laptop computer), 벽걸이 TV용 액정표시소자의 상용화는 우수한 전기적 특성(예를 들면 높은 전계효과 이동도와 고주파 동작특성 및 낮은 누설전류(leakage current))의 화소 구동소자를 요구하며 이는 고품위 다결정 실리콘(poly crystalline silicon)의 응용을 요구하고 있다.
특히, 다결정 실리콘 박막의 전기적 특성은 결정립(grain)의 크기에 큰 영향을 받는다. 즉, 결정립의 크기가 증가함에 따라 전계효과 이동도도 따라 증가한다.
따라서, 이러한 점을 고려하여 실리콘을 단결정화 하는 방법이 큰 이슈로 떠오르고 있으며, 최근 들어 에너지원을 레이저로 하여 실리콘 결정의 측면성장을 유도하여 거대한 단결정 실리콘을 제조하는 SLS(sequential lateral solidification)(측면성장 결정.)기술이 제안되었다.
상기 SLS 기술은 실리콘 그레인이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지대의 강도와 fp이저빔(laser beam)의 조사범위의 이동을 적절하게 조절하여, 실리콘 그레인을 소정의 길이만큼 측면성장 시킴으로서 비정질 실리콘 박막을 결정화시키는 것이다.
이러한 SLS기술을 실현하기 위한 SLS 장비는 이하, 도 1에 도시한 바와 같다.
상기 SLS 장비(32)는 레이저 빔(34)을 발생하는 레이저 발생장치(36)와, 상기 레이저 발생장치를 통해 방출된 레이저 빔을 집속시키는 집속렌즈(40)와, 기판(44)에 레이저 빔을 나누어 조사시키는 마스크(38)와, 상기 마스크(38)의 하부에 위치하여 상기 마스크를 통과한 레이저빔(34)을 일정한 비율로 축소하는 축소렌즈(42)로 구성된다.
상기 레이저빔 발생장치(36)는 광원에서 가공되지 않은 레이저빔을 방출시키고, 어테뉴에이터(미도시)를 통과시켜 레이저빔의 에너지 크기를 조절하고, 상기 집속렌즈(40)를 통해 레이저 빔(34)을 조사하게 된다.
상기 마스크(38)에 대응되는 위치에는 비정질 실리콘 박막이 증착된 기판(44)이 고정된 X-Y스테이지(46)가 위치한다.
이때, 상기 기판(44)의 모든 영역을 결정화하기 위해서는 상기 X-Y스테이지(46)또는 마스크를 미소하게 이동하여 줌으로써 결정영역을 확대해 나가는 방법을 사용한다.
전술한 구성에서, 상기 마스크(38)는 상기 레이저 빔을 통과시키는 투과영역(A)과, 레이저 빔을 차단하는 차단영역(B)으로 구분된다.
전술한 바와 같은 종래의 SLS 결정화 장비를 이용하여 실리콘을 결정화하는 방법을 알아본다.
일반적으로, 결정질 실리콘은 상기 기판에 절연막인 버퍼층(buffer layer)(미도시)을 형성하고, 상기 버퍼층 상부에 비정질 선행 막을 증착 한 후에 이를 이용하여 형성한다. 상기 비정질 선행 막은 일반적으로 화학 기상증착법(CVD)등을 사용하여 기판에 증착하게 되며, 이는 박막 내에 수소를 많이 함유하고 있다.
상기 수소는 열에 의해 박막을 이탈하는 특징이 있기 때문에, 상기 비정질 선행 막을 1차로 열처리하여 탈수소화 과정을 거치는 것이 필요하다.
왜냐하면, 수소를 미리 제거하지 않은 경우에는 결정박막의 표면이 매우 거칠어져 전기적으로 특성이 좋지 않기 때문이다.
도 2는 탈수소화 과정을 거치고 일부분이 결정화된 비정질 실리콘(52)막이형성된 기판(54)이다.
도시한 바와 같이, 레이저 빔을 이용한 결정화는 기판(54)의 전 면적에 동시에 이루어 질 수 없다.
왜냐하면, 레이저 빔의 빔폭과 마스크(도 1의 38)의 크기가 제한되어 있기 때문에 대면적으로 갈수록 상기 하나의 마스크(도 1의 38)를 여러번 정렬하고, 그 때마다 결정화 과정을 반복함으로써 결정화가 이루어진다.
이때, 상기 단일 마스크의 축소면적(C)만큼 결정화 된 영역을 한 블록(block)이라 정의하면, 상기 한 블록내의 결정화 또한 다차(多次)의 레이저 빔 조사를 통해 이루어진다.
이하, 도 3a 내지 도 3c를 참조하여, 종래의 제 1 예에 따른 비정질 실리콘 막의 결정화 공정을 설명한다.(종래의 제 1 예는 스캔 스텝(scanstep)방식으로 진행되며, 제 1 예의 특징은 상기 마스크에 구성된 투과영역의 너비가 레이저 빔 조사시 최대성장하는 그레인의 길이의 2배 보다 크다.)
이하, 도 3a 내지 도 3c는 상기 SLS 장비를 이용한 비정질 실리콘 박막의 결정화 과정을 순서대로 도시한 평면도이다.(이때, 한 블록 단위의 결정화를 예를 들어 설명하였다. 또한, 상기 마스크에는 3개의 슬릿이 형성되었다고 가정하자.)
도 3a는 레이저 빔을 1차 조사하였을 경우, 비정질 실리콘이 결정질 실리콘으로 결정화되는 단계를 도시한 도면이다.
먼저, 비정질 실리콘 박막(52)의 상부에 위치한 상기 마스크(미도시)를 통해 1차 레이저 빔을 조사한다. 이때, 조사된 레이저 빔은 상기 마스크에 구성된 다수의 슬릿(투과영역)(도 1의 A)에 의해 나누어져 부분적(D,E,F)으로 비정질 실리콘 박막(52)을 녹여 액상화한다. 이와 같은 경우, 상기 레이저 에너지의 정도는 상기 비정질 실리콘 박막이 완전히 녹을 정도의 고 에너지 영역대(complete melting regime)를 사용한다.
상기 완전히 멜팅되어 액상화된 실리콘은 레이저 빔의 조사가 끝나면 고상 실리콘 영역과 액상 실리콘 영역의 계면(56)에서 실리콘 그레인(58a)의 측면성장이 진행된다. 그레인의 측면성장은 상기 계면(56)에 대해 수직으로 일어난다.
일반적으로 레이저빔 조사공정으로 진행되는 결정성장의 길이는 일반적으로 1㎛∼1.5㎛의 길이로 성장하게 되며, 빔 패턴이 상기 그레인 성장길이의 두배 보다 크다면, 도시한 바와 같이 상기 실리콘 영역의 양측 계면에서 각각 성장한 그레인과 그레인이 근접하는 영역은 다수의 핵생성영역(미세 다결정 실리콘 입자영역)(50)이 존재하게 된다.
전술한 바와 같은 1 차 레이저빔 조사를 통한 결정화 공정으로, 상기 마스크(도 2의 38)에 구성한 슬릿(도 1의 A)의 수만큼 한블럭내에 부분적으로 결정화된 영역(D,E,F)이 발생한다.
다음으로, 도 3b는 레이저 빔을 2차 조사하여, 그레인이 성장한 모양을 도시한 도면이다.
상기 1 차 레이저 빔 조사 후에, 상기 핵생성영역을 기준으로 일측의 그레인의 측면성장 길이보다 작게 상기 X-Y 스테이지(도 1의 46) 또는 마스크를 수㎛ 이동한 후, 다시 2차 레이저빔 조사를 실시한다.
전술한 바와 같이 하는 이유는, 상기 마스크를 통해 형성된 레이저 빔 패턴이 상기 핵 생성영역(50)에 근접하여 위치하게 된다면, 상기 핵은 씨드로 작용하여 상기 1 차 레이저 조사공정에 의해 형성된 결정과는 다른 독립적인 결정이 성장하게 된다.
이와 같이 되면, 상기 그레인의 결정성장을 크게 할 수 없다.
따라서, 상기 레이저 빔 패턴이 상기 핵 생성영역(도 3a의 50)을 포함하여 위치할 수 있도록 하기 위해 전술한 바와 같이, 상기 레이저 빔 패턴(마스크 패턴)을 상기 그레인의 측면성장 길이보다 작게 즉, 1 ㎛이하로 이동해야 한다.
그러므로, 상기 2 차 조사된 레이저빔에 닿은 실리콘 부분은 상기 결정영역의 상당 부분과 비정질 영역을 포함하며, 이 두 영역은 액상화 된 후 다시 결정화된다.
이때, 1 차 조사결과로 형성된 다결정 실리콘 영역의 실리콘 그레인(도 3a의 58a)에 연속하여 실리콘 용융영역으로 그레인의 측면성장이 이루어진다.
2 차 레이저빔 조사가 끝난 후의 실리콘 결정(58b)은 1 차 조사에 의해 성장한 제 1 그레인 영역(60a)과 핵생성 영역(50a)과 새로운 제 2 그레인 영역(60b)으로 형성된다.
따라서, 전술한 바와 같은 공정을 다수 반복하여 도 3c에 도시한 바와 같이 한 블록에 해당하는 비정질 박막을 결정질 실리콘 박막(59)으로 형성할 수 있다.
또한, 상기 블록단위의 결정화 공정을 반복하여, 큰 면적의 비정질 박막을 결정질 박막으로 형성할 수 있다.
그러나, 전술한 종래의 제 1 예인 스캔 스탭방식은 측면성장 길이가 긴 그레인을 얻을 수 있으나, 이와 같은 그레인 성장길이를 얻기 위해 상기 마스크 또는 스테이지(미도시)가 여러번 미소 이동하여 결정화되는 방법이다.
따라서, 원하는 면적의 결정화를 이루기 위해서는, 상기 마스크 또는 스테이지를 이동하는 총 소요시간이 전체 결정화 공정시간에 큰 비중을 차지하게 되어 공정 수율이 감소하는 원인이 된다.
따라서, 이를 해결하기 위한 방법으로 이하 설명하는 종래의 제 2 예가 제안되었다.
도 4는 종래의 제 2 예에 따른 마스크를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 종래의 제 2 예는 상기 마스크(60)에 패턴된 투과영역(G)과 차단영역(H)의 모양을 가로방향의 스트라이프 형태가 되도록 구성하여 결정화 공정을 진행한다.
이때, 상기 투과영역(G)의 세로길이(즉, 빔 패턴의 너비)는 1차 조사공정에 의해 성장하는 그레인의 최대 길이의 두 배의 길이를 가지도록 구성한다.
이와 같이 하면, 상기 제 1 예와는 달리 1차 레이저빔을 조사하였을 경우, 멜팅영역에서는 비정질 실리콘층의 양측 계면에서 그레인이 각각 측면 성장하게 되고, 각 측면성장한 그레인은 바운더리가 충돌하면서 성장을 멈추게 된다.
왜냐하면, 상기 빔 패턴이 상기 그레인 성장길이의 두배 또는 그 이하의 길이가 된다면 종래의 제 1 예와는 달리 미세한 실리콘 결정립이 존재할 수 있는 영역이 남아 있지 않기 때문이다.
결정화 공정 중, 상기 마스크(60)를 통과하여 상기 축소렌즈(도 1의 42)에 의해 축소된 빔 패턴은 X축으로 움직이며 결정화를 진행한다. 이때 상기 이동경로는 상기 마스크(60)의 가로방향의 길이만큼 즉, 상기 렌즈에 의해 축소된 패턴의 가로길이 만큼 수백 ㎛∼수 ㎜단위로 이동하며 결정화 공정을 진행한다.
따라서, 상기 마스크 또는 X-Y스테이지의 X 방향으로의 움직임의 범위가 상기 제 1 예 보다는 더욱 커지므로 결정화 공정을 단축할 수 있다.
이하, 도 5a 내지 도 5c를 참조하여, 종래의 제 2 예에 따른 결정화 방법을 상세히 설명한다. (도 5a 내지 도 5c는 2 샷(shot) 폴리실리콘 결정화 방법을 예를 들어 설명한다.)
종래의 제 2 예에 따른 특징은 기판 위의 임의의 영역을 2샷 레이저 빔 조사로서 상기 투과영역에 대응하는 비정질 실리콘 영역의 결정화를 완료하고, 이러한 결정화를 가로방향으로 연속하여 진행하여, 기판에 대한 가로방향으로의 결정화가 완료되면 세로 방향으로 ㎛단위로 미세이동한 후, 다시 가로방향으로의 결정화를 진행하여 원하는 영역의 결정화 공정을 완료하는 방식이다.
이러한 방식을 2샷 SLS폴리실리콘 결정화 방식이라 한다.
이하, 도 5a 내지 도 5c는 종래의 제 2 예에 따른 폴리실리콘 결정화 공정을 도시한 공정 평면도이다.
먼저, 도 5a에 도시한 바와 같이, 전술한 도 4의 마스크(60)를 기판(62)상에 위치시키고 1차 레이저빔을 조사하여, 투명한 절연기판(62)에 증착된 비정질 실리콘막의 결정화를 진행한다.
이때, 상기 마스크를 통한 빔패턴의 너비는 그레인의 측면성장 길이(그레인의 길이)(D)의 두배 또는 그 이하로 한다.
앞서도 설명하였지만, 결정화된 영역은 상기 마스크의 투과영역(도 4의 G)에 대응하는 부분이며, 마스크의 투과영역이 3개라고 가정한다면, 결정화 영역 또한 가로방향으로 소정의 길이를 가지는 3개의 결정영역(I,J,K)이 형성될 것이다.
이때, 결정영역(I,J,K)내에서는 상기 레이저를 통해 용융된 액상 실리콘과 고상 실리콘의 계면에서 그레인(66a, 66b)이 각각 자라게 되며, 상기 각 그레인의 바운더리가 도시한 바와 같이 점선(64)부근에서 만나게 된다.
다음으로, 상기 기판(62)이 놓여진 스테이지(미도시)를 상기 축소된 마스크 패턴(빔패턴)의 가로 길이(E)만큼 수백㎛∼수 ㎜단위로 이동하면서, 연속적으로 X축 방향으로의 결정화를 진행한다.
도 5b에 도시한 바와 같이, X축 방향으로의 결정화가 모두 이루어 졌다면, 상기 마스크(60)또는 X-Y스테이지는 Y축으로 미소하게 이동한다.
다음으로, 1차 결정공정이 끝난 부분을 처음으로 하여 다시 한번 레이저 조사공정을 진행하게 된다.
이와 같이 하면, 상기 제 1 공정에 의해 결정화된 실리콘의 그레인이 연속하여 더욱 성장하게 된다. 즉, 상기 1차 공정시 각 그레인이 부딪히는 점선부근(64)으로부터, 다음 제 2 영역(J)의 점선부근까지의 거리의 1/2에 해당하는 길이를 가지는 그레인으로 제 성장하게 된다.
따라서, 도 5c에 도시한 바와 같이, 일정하게 성장한 길이를 가지는 그레인으로 구성된 폴리실리콘 박막층(68)을 구성할 수 있다.
종래의 제 2 예는 상기 제 1 예와는 달리 스테이지를 X축으로 ㎜단위로 이동하고 Y축으로 한번 이동하는 공정으로 상기 제 1 예와 동일면적의 결정화를 더 빠른 시간에 수행하는 것이 가능하다.
전술한 결정화 방법보다 더 빠른 방식으로, 상기 투과영역의 패턴을 변형하여 가로 방향으로의 레이저 빔 스캔을 통해 원하는 영역의 비정질 실리콘을 결정화 하는 방식이 제안되었다.
즉, "싱글 스캔(single scan) 방식"을 사용하는, 이러한 방식에 사용되는 마스크를 이하 도 6에 도시하였다.
도 6는 종래의 제 3 예에 따른 마스크를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 마스크(70)에 구성된 다수의 투과패턴(72a)이 세로방향으로 소정간격 이격하여 구성된 제 1 그룹(M)과, 상기 제 1 그룹(M)의 투과영역 패턴과 동일한 제 2 그룹(N)으로 구성되며, 상기 제 2 그룹(N)에 속하는 투과패턴(72b)은 상기 제 1 그룹(M)의 투과패턴 사이의 간격(O)에 대응되도록 구성된다.
따라서, 전술한 바와 같은 투과패턴을 가진 마스크를 가로방향으로 이동하게 되면, 상기 제 1 그룹(M)에 속하는 투과패턴은 상기 제 2 그룹(N)의 투과패턴(72b) 사이의 차단영역에 대응되는 비정질 실리콘의 상부에 위치하게 되는 결과를 얻을 수 있다.
결과적으로, 종래의 제 3 예에 따른 마스크를 이용하여 가로방향으로 결정화를 진행하게 된다면 원하는 영역의 결정화를 한번의 레이저 빔 스캔공정으로 완료할 수 있는 장점이 있다.
이때, 상기 투과패턴의 너비는 한번의 레이저 빔 조사에 의한 그레인의 최대성장 길이의 두배 보다 작거나 같도록 구성한다.
이하, 도 7a 내지 도 7f를 참조하여 종래의 제 3 예에 따른 결정화 방법을 설명한다.
도 7a 내지 도 7f는 종래의 제 3 예에 따른 결정화 공정을 순서대로 도시한 공정 단면도이다.
먼저, 도 7a에 도시한 바와 같이, 비정질 실리콘막이 형성된 기판(80)의 상부에 상기 도 6에 도시한 마스크(미도시)를 위치시킨다.
다음으로, 상기 마스크의 상부에 1 차 레이저 빔을 조사(즉, 일정한 너비를 가지는 레이저빔을 일방향으로 스캔함.)하여, 상기 마스크(70)의 투과패턴(72a,72b)대로 형성된 빔패턴을 상기 비정질 실리콘막에 조사한다.
상기 레이저 빔이 조사된 영역은 용융(melting)되며, 온도가 낮아지면 용융영역의 양측 계면으로부터 그레인이 성장하여 제 1 그레인 영역(82a)과 제 2 그레인 영역(82b)과, 상기 두 영역이 만나는 충돌영역(84)으로 구성된다.
상기 결정영역은 전술한 도 6에 설명하였던 마스크의 제 1 그룹(M)의 투과패턴(72a)에 대응하는 다수의 제 1 결정영역(86a)이 결정화된 제 1 결정영역 그룹(O)과, 상기 제 2 그룹(N)의 투과영역(72b)에 대응하는 다수의 제 2 결정영역(86b)이 결정화된 제 2 결정영역 그룹(P)으로 형성된다.(이때, 상기 제 1 결정영역과 제 2 결정영역은 동일한 면적이고 동일한 형상이다.)
다음으로, 도 7b에 도시한 바와 같이, 상기 1 차 레이저 빔 조사로 결정화된 영역의 상부에 구성된 마스크의 투과패턴(72a,72b)을 상기 제 1 결정영역(86a)의 가로 길이(Q)만큼을 이동한다.
상기 마스크의 다수 투과패턴(72a, 72b)을 가로방향으로 이동하게 되면, 상기 마스크의 제 1 그룹에 속한 다수의 투과패턴(72a)은 상기 1차 레이저 빔 조사로 결정화된 제 2 결정영역그룹(P)상부에 위치하게 되며, 제 2 그룹에 속한 다수의 투과패턴(72b)은 새로온 비정질 실리콘막의 상부에 위치한다.
이때, 상기 마스크의 제 1 그룹에 속한 다수의 투과패턴(72a)은 상기 다수의 제 2 결정영역(86b)사이의 비결정영역(86c)의 상부에 위치하게 된다.
전술한 바와 같은 구성을 유지한 상태에서 상기 마스크의 상부에 2 차 레이저빔을 조사하게 되면, 상기 마스크의 제 1 그룹에 속한 투과패턴과 제 2 그룹에 속한 투과패턴에 대응하는 비정질 영역이 용융됨과 거의 동시에 결정화된다.
따라서, 도 7c에 도시한 바와 같이, 상기 결정영역과 마스크의 투과패턴이 겹치는 영역(R1)은 소정의 너비(T)를 가지는 완전한 결정영역이 이루어지는 동시에 가로방향으로 새로운 결정영역(R2)이 형성된다.
이때, 상기 결정영역(R1)내에 형성된 그레인은 상기 1 차 레이저 빔 조사에 의해 형성된 충돌영역(84)으로 부터, 제 2 차 레이저 빔 조사에 의해 형성된 제 2 충돌영역(88)까지의 거리(S)와 같다.
상기 1차 레이저 빔 조사공정에 의한 결정화가 완료되면, 도 7d에 도시한 바와 같이 상기 마스크의 투과패턴을 상기 투과패턴의 가로 길이만큼 다시 이동하여위치시킨다.
이와 같은 구성은, 상기 2 차 레이저 빔 조사에 의해 결정화된 새로운 결정영역(R2) 상부에 상기 마스크의 제 1 투과그룹에 속하는 다수의 투과패턴(72a)이 위치하는 형상이다.
다음으로, 상기 마스크에 3차 레이저 빔을 조사하면, 도 7e에 도시한 바와 같이, 상기 도 7c에 이어 "T"의 너비를 가지는 결정영역(R3)이 연장 형성된다.
전술한 바와 같은 도 7b내지 7e의 과정을 반복하게 되면, 도 7f에 도시한 바와 같이, 다수의 그레인 영역(90)으로 정의된 폴리실리콘 박막층(92)을 얻을 수 있다.
그러나, 종래의 제 1 예는 비정질 실리콘을 결정화하는데 오랜 시간이 걸려 공정 수율을 낮추고, 상기 제 2, 3예는 상기 제 1 예에 비해 결정화 시간은 빨라질 수 있으나, 레이저 빔 패턴의 길이가 제한(즉, 그레인의 성장길이의 두 배 또는 그 이하)되기 때문에 결정성장의 길이에 한계가 있다.
또한, 상기 제 2, 3예의 결정화 기술에 따른 생산성을 계산해 보면 아래 표 1과 같다. 이때 생산성의 계산 근거는 노광면적/ 펄스(pulse)=1.5*25㎟으로 하고, 레이저 주파수=230㎐, 유리기판의 크기=370*470㎟, 스테이지 스탭핑 타임(stage stepping time)=0.4초, 기판을 로드(load)/언로드(unload)하는 시간:10초(기판 하나를 기준으로함), 한번의 레이저 빔 조사에 의한 그레인의 최대 성장길이 : 1㎛,기판의 미소 이동거리:0.75㎛일 경우를 기준으로 한다.
표 1
결정화 방식 Grain 성장길이(㎛)
1.75 2.5 4 7 10 13 16 19 22 30.25
Scan Step 2.1 2.1 2.0 1.9 1.9 1.8 1.7 1.7 1.6 1.5
Continuous(2 shot) 52.2 36.6 22.9 13.1 9.2 7.0 5.7 4.8 4.2 3.0
Single Scan 62.4 47.4 32.0 32.0 13.9 10.9 8.9 7.5 6.5 4.8
표 1의 수치는 결정화 방식과, 각 결정방식 으로 성장한 그레인의 길이에 따른 시간당 기판의 처리 매수를 나타낸다.
위의 결과로 각 결정화 방식마다 그레인의 성장길이가 확대 될 수록 생산성은 급격히 감소함을 알 수 있다.
따라서, 전술한 바와 같은 문제점을 해결하기 위한 본 발명은 투과영역의 형상을 새로운 형태의 투과영역을 가지는 마스크와, 상기 마스크를 통한 레이저 빔 패턴을 이용한 결정화 방법을 제안하여, 보다 빠른 시간에 양질의 결정성장을 이룰 수 있는 실리콘 결정화 방법을 제공하는 것을 목적으로 한다.
도 1은 SLS결정화 장비를 도시한 도면이고,
도 2는 결정화가 일부 진행된 기판을 도시한 도면이고,
도 3a 내지 도 3c는 종래의 제 1 예에 따른 결정화 공정을 도시한 공정 평면도이고,
도 4는 종래의 제 2예에 따른 마스크를 도시한 평면도이고,
도 5a 내지 도 5c는 종래의 제 2 예에 따른 결정화 공정을 도시한 공정 평면도이고,
도 6은 종래의 제 3 예에 따른 마스크를 도시한 평면도이고,
도 7a 내지 도 7f는 종래의 제 3 예에 따른 결정화 공정을 도시한 공정 평면도이고,
도 8은 본 발명의 실시예에 따른 마스크를 도시한 평면도이고,
도 9a 내지 도 9f는 본 발명의 제 2 실시예에 따른 결정화 공정을 도시한 공정 평면도이고,
도 10은 일반적인 액정패널을 개략적으로 도시한 평면도이고,
도 11은 액정패널에 구성되는 스위칭 소자와 CMOS소자의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
L : 제 1 투과영역 패턴 M : 제 2 투과영역 패턴
전술한 바와 같은 목적을 달성하기 위한 본 발명의 폴리실리콘 결정화 방법은 비정질 실리콘 박막이 형성된 기판을 준비하는 단계와; 상기 기판을 고정수단에 고정하는 단계와; 상기 기판의 상부에 차단영역과, 외곽의 형태가 계단형상으로 구성된 삼각형상("◁")의 투과영역이 다수개 이격되어 구성된 마스크를 위치시키는 단계와; 상기 마스크에 레이저 빔을 조사하여, 상기 비정질 실리콘박막에 상기 마스크의 투과영역을 통해 형상화된 레이저빔을 조사하는 단계와; 상기 레이저빔이 조사된 영역이 완전 멜팅되었다가 결정화되어, 그레인 영역과 핵생성 영역이 존재하는 삼각형상의("◁")의 제 1 결정영역을 형성하는 제 1 결정화 단계와; 상기 마스크를 가로방향으로 소정길이 이동하여, 상기 마스크의 투과영역을 통해 형상화된 레이저 빔 패턴을 조사하여, 상기 제 1 결정영역 중 다수의 그레인 영역에 속하는 그레인이 상기 핵 생성영역으로 성장하고, 가로방향으로 새로운 그레인영역과 핵생성영역이 더욱 형성되는 제 2 결정화 단계와; 상기 제 2 결정화 단계와 동일한 공정으로 기판의 가로방향으로 결정화를 연속으로 진행하는 단계를 포함한다.
상기 마스크에 구성되고, 외곽의 형태가 계단형상으로 구성된 삼각형상("◁")의 투과영역 패턴은 가로방향의 길이에 따라 제 1 투과영역과 제 2 투과영역패턴으로 구분되며, 각 투과영역 패턴은 가로길이는 동일하고 세로 길이가 다른 다수의 사각형상 패턴이 일 방향으로 정렬하여 정의된 형태인 것을 특징으로 한다.
상기 투과영역 패턴을 정의하는 처음 사각형상 패턴의 세로길이는 그레인 최대 성장길이의 두배 보다 작거나 같도록 구성한다.
상기 투과영역 패턴을 정의하는 다수의 사각형상 패턴 중 각 패턴의 세로길이는 이전에 위치한 사각형상 패턴의 길이에 비해 더 긴 것을 특징으로 한다.
상기 투과영역 패턴을 정의하기 위한 사각형상 패턴의 세로길이는 X+2 (이때, X=0,1,2,..)의 관계를 가지는 것을 특징으로 한다.
상기 투과영역 패턴을 정의하는 처음 사각형상패턴의 세로길이는 바람직하게2㎛인 것을 특징으로 한다.
상기 제 2 투과영역은 상기 제 1 투과영역의 이격된 사이영역에 위치하며, 상기 제 1 투과영역에 비해 사각형상 패턴의 개수가 작은 것을 특징으로 한다.
마스크와 상기 고정수단은 상기 사각형상 패턴의 가로 길이만큼 수백㎛∼수 ㎜ 이동하여 결정화를 진행한다.
본 발명의 특징에 따른 레이저 빔 패턴은 차단영역과, 외곽의 형태가 계단형상으로 구성된 삼각형상("◁")의 투과영역이 다수개 이격되어 구성된 마스크에 조사되어 상기 투과영역을 통해 형상화된 삼각형상("◁")이다.
상기 레이저 빔 패턴은 상기 마스크의 투과영역은 가로 방향의 길이가 긴 제 1 투과영역과, 이와는 세로 방향으로 이격되어 제 1 투과영역보다는 길이가 짧은 제 2 투과영역이 세로방향으로 교대로 구성되고, 상기 제 1 투과영역과 제 2 투과영역은 각각 세로 길이가 다른 사각형상 패턴이 서로 협착하여 연속하여 구성된 형태인 마스크의 투과영역을 통해 형상화된 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 SLS 결정화방법을 아래의 실시예를 통해 상세히 설명한다.
-- 실시예--
본 발명의 특징은 레이저 빔 패턴을 계단형상으로 형성하는 것을 특징으로 한다.
도 8은 본 발명에 따른 마스크를 도시한 평면도이다.
도시한 바와 같이, 본 발명에 따른 마스크(100)는 종래와는 달리 투과영역(L,M)의 아웃라인(outline)을 계단형상으로 구성하되, 상기 계단형상의 투과영역은 삼각형상("◁")이다.
상기 삼각형상(◁)은, 가로길이는 동일하나 투과영역의 제1 사각형상 패턴(L1)의 세로 길이(X1)는 정해진 공정 조건에서 그레인의 최대 성장 길이의 두배(GMAX)보다 작거나 같고, 제 2 사각형상 패턴부터는 {X(N-1)+GN}의 크기로 커지는 다수의 사각형상을 연속으로 나열하되 각 사각형상을 반으로 나누는 가상선(미도시)이 서로 동일 축 상에 위치하도록 구성한다. 상기에서 N은 순서에 따라 정해지는 자연수이며, GN(N>1의 자연수)은 그레인의 최대 성장 길이보다 작거나 같으며, 전체 사각 패턴에서 동일하게 정할 수도 있고, 각각 다르게 할 수도 있는 변수이다.
이와 같이 하면 아웃라인이 계단형상인 삼각형상의 투과영역 패턴이 정의될 수 있다.
마스크에 구성된 삼각형상의 투과영역은 다수의 제 1 투과영역(L)과 제 2 투과영역(M)으로 구성되며, 상기 제 1 투과영역(L)은 제 1 사각형상 패턴(L1)을 시작으로 하여, 상기 제 1 사각형상 패턴(L1)의 세로길이(X1)와 비교하여 {X1+G2}의 세로길이를 가지는 제 2 사각형상 패턴(L2)과, 연속으로 상기 제 2 사각형상 패턴(L2)의 세로길이(X2)와 비교하여 {X2+G3}의 세로길이(X3)가진 제 3 사각형상 패턴(L3)을 정렬하고, 상기 제 3 사각형상 패턴(L3)에 이어, 제 3 사각형상 패턴의세로길이(X3)와 비교하여 {X3+G4}만큼 긴 세로길이(X4)를 가지는 제 4 사각형상 패턴(L4)을 정렬하여 구성한다. 이때, G 2 , G 3 , G 4 ,… 는 그레인의 최대 성장 길이보다 작거나 같다. 바람직하게는 X1 = G 2 = G 3 = G 4 … < G MAX 이며, 예로써 G MAX = 3㎛, X1=G 2 =G 3 =G 4 =2㎛ 일때, 상기 제 1,2,3,4 사각형상 패턴(L1,L2,L3,L4)의 세로길이(X1,X2,X3,X4)는 2㎛, 4㎛, 6㎛, 8㎛의 길이를 가진다.
전술한 바와 같은 연속적으로 정렬된 사각형상 패턴으로 구성된 제 1 투과영역 사이에는, 상기 제 1 투과영역(L)에 비해 사각형상 패턴의 개수가 작은 제 2 투과영역(M)을 구성한다.
상기 제 2 투과영역(M)은 결정화가 진행되는 동안 상기 다수의 제 1 투과영역(L) 사이의 이격된 공간을 결정화하는 역할을 하게 된다.
상기 제 2 투과영역도 상기 제 1 투과영역의 투과패턴 정의와 동일한 방법을 사용하나, 상기 제 1 투과영역간의 이격된 공간을 결정화할 수 있는 작은 수의 사각형상 패턴을 사용한다.
예로써, 상기 제 2 투과영역은 제 1 사각형상 패턴(M1)과 제 2 사각형상 패턴(M2)으로 구성되며, 바람직하게는 상기 제 1 사각형상 패턴(M1)의 세로길이(Y1)는 2㎛이고, 상기 제 2 사각형상 패턴(M2)의 세로길이(Y2)는 4㎛의 길이를 가지도록 구성한다.
이때, 상기 각 투과영역 패턴(L,M)을 정의하는 사각형상 패턴의 가로길이는 수백 ㎛∼수 ㎜의 값을 가질 수 있다.
전술한 바와 같이 구성된 마스크(100)로 비정질 실리콘막의 결정화공정을 진행하게되면 종래와는 달리 짧은 시간에 넓은 면적에 대해 성장된 그레인을 가지는 양질의 폴리실리콘 박막을 얻을 수 있다.
이하, 도 9a 내지 도 9f를 참조하여 본 발명에 따른 비정질 실리콘의 결정화 공정을 설명한다. 이때, 설명을 쉽게 하기 위하여 X1=Y1=GN(N>1의 자연수)=2㎛로 하여 설명한다.
도 9a 내지 도 9f는 본 발명에 따른 비정질 실리콘의 결정화 공정을 순서대로 도시한 공정 평면도이다.
먼저, 기판(120)에 절연막인 버퍼층(buffer layer)(미도시)을 형성하고, 상기 버퍼층 상부에 비정질 선행막(122)을 증착한다.
다음으로, 상기 비정질 선행막(122)을 1차로 열처리하여 탈수소화 과정을 거친다.
도 9a에 도시한 바와 같이, 상기 비정질 실리콘이 증착된 기판(120) 상부에 상기 도 8에서 설명한 마스크(미도시)를 위치시킨다.
이때, 상기 기판(120)은 앞서 설명한 바와 같이, X-Y 스테이지(stage)(미도시)에 고정한다. 다음으로, 1차 레이저빔(laser beam) 조사공정을 진행한다.
1차 레이저 빔 조사공정이 진행되면, 상기 마스크(도 8의 100)에 구성된 각 투과영역(도 8의 L,M)의 형상으로 비정질 실리콘 영역이 결정화되어 제 1 결정영역을 형성한다.
즉, 상기 마스크의 투과영역(L,M)에 대응하는 영역이 폴리실리콘 막(S,R)으로 결정화 된다.
이때, 상기 폴리실리콘으로 결정화된 영역(R,S)은 그레인(126)이 성장한 영역(R1,R2,R3,R4,S1,S2)과, 미세한 폴리실리콘의 결정립(128)들이 생성된 핵 생성영역(R5,S3)으로 나누어 진다.
상기 핵 생성영역(R5,S3)은 상기 마스크(도 8의 100)의 투과패턴 중 세로길이가 4㎛이상의 각 사각형상 패턴(도 8의 L2,L3,L4,M2)에 대응하는 영역에서 생성된다.
전술한 바와 같이, 핵 생성영역(R5,S3)이 생성되는 이유를 이하 설명한다.
앞에서도 설명하였지만, 완전 멜팅영역대(complete melting regime)의 에너지강도(energy density)를 가지는 레이저빔을 비정질 실리콘막에 조사하면, 상기 레이저빔이 닿은 비정질 실리콘 영역은 완전 용융(melting)되며 용융된 액상 실리콘과 고상 실리콘의 계면에서 그레인이 측면 성장하게 된다.
이때, 아무리 넓은 영역을 용융하였다 하더라도 상기 계면에서 성장하는 그레인의 길이는 최대 성장길이(GMAX)이상 성장할 수 없고, 그레인의 최대 성장길이(GMAX)는 기판의 온도, 레이저 에너지의 강도 등의 요인에 따라 달라질 수 있지만, 정해진 공정 조건 하에서는 거의 일정한 값을 가지며, 현재 실용화 단계의 범위는 1㎛∼1.5㎛ 길이이다.
따라서, 레이저빔에 의한 용융영역의 너비가 4㎛이상이라면 양측 계면에서그레인(124)이 성장하여 형성된 상기 각 그레인영역(R2,R3,R4,S2)사이에는 핵 생성영역(R5,S3)로 존재하게 된다.
결과적으로, 도시한 바와 같이, 상기 마스크(도 8의 100)에 구성된 각 투과영역(도 8의 L,M)의 처음 사각형상 패턴(도 8의 L1,M1)에 대응하는 결정영역(R1,S1)을 제외한 나머지 영역은 1㎛∼1.5㎛의 길이로 성장한 다수의 그레인으로 구성된 그레인 영역이 되고, 상기 그레인의 성장이없는 영역(R5, S3)은 핵 생성영역(R5,S3)으로 구성되는 것이다.
다음으로 도 9b에 도시한 바와 같이, 상기 1차 레이저빔 조사 공정이 완료되면, 상기 X-Y 스테이지(미도시) 또는 마스크(도 8의 100)를 이동하여, 상기 마스크의 투과영역(L,M)이 상기 사각형상 패턴의 가로 길이(도 8의 U)보다 작거나 같은 거리만큼 수백㎛∼수 ㎜이동한다.
이때, 상기 마스크(도 8의 100)에 구성된 다수의 투과영역(L.M)은 상기 결정화된 영역(R1,R2,R3R4,R5,S2,S3)과 겹쳐지도록 구성하되, 상기 마스크(도 8의 100)에 구성된 투과영역 패턴(L,M)의 아웃라인이 상기 결정영역 중 그레인이 성장한 영역(R1,R2,R3,R4,S1,S2)과는 평면적으로 미소하게 겹쳐지도록 한다.
이와 같은 상태에서, 2차 레 이빔 조사가 완료되면, 도 9c에 도시한 바와 같이, 상기 제 1 결정영역(R,S)중, 상기 마스크(도 8의 100)의 제 2 ,제 3, 제 4 사각형상 패턴(L2,L3,L4,M2)에 대응하는 결정영역에 속하는 그레인영역(R2,R3,R4)의 그레인이 상기 핵 생성영역(R5,S3)방향으로 더욱 성장하게 된다.
이때, 상기 마스크(도 8의 100)에 구성된 다수의 제 1 투과영역(도 8의 L)과제 2 투과영역(도 8의 M)을 정의하는 제 2 사각형상 패턴에 대응하는 결정영역은 상기 그레인(126)의 성장에 의해 상기 핵 생성영역이 사라지게 된다.
또한, 2 차레이저 빔 조사에 의해 가로방향으로 새로운 결정영역이 발생하게 되며, 새로운 결정 영역 또한 그레인영역(R6,S4)과 핵생성영역(R5)이 존재한다.
전술한 바와 같은 공정으로 2차 레이저빔 조사에 의한 제 2 결정영역이 형성된다.
상기 제 2 결정영역의 형성이 완료되면, 상기 마스크(미도시) 또는 X-Y스테이지를 상기 마스크에 구성된 각 투과영역의 사각형상 패턴의 가로 길이(도 8의 U) 만큼 수백 ㎛∼수 mm 가로방향으로 이동하여 투과영역을 위치시킨다.
이때도 전술한 바와 같이, 상기 투과영역(도 8의 L,M)은 상기 제 2 결정영역과 겹쳐진다. 즉, 핵 생성영역(S3,R5)의 전 영역과 겹치는 동시에 상기 그레인 영역(R2,R3,R4,R6,S2,S4)과 미소하게 겹치는 구성이다.
전술한 바와 같이 구성한 후, 3차 레이저 빔을 조사하게 되면, 도 9d에 도시한 바와 같이, 상기 제 2 결정영역으로부터 가로방향으로 결정화가 더욱 이루어진 제 3 결정영역이 형성된다.
이때, 도 9c의 다수의 그레인영역(R3,R4,R6,S4)에 속하는 그레인이 상기 핵 생성영역 방향으로 더욱 측면성장 하게되는 동시에, 가로방향으로 새로운 그레인 성장영역(R7,S5)과 핵 생성영역이 더욱 형성된다.
이때, 상기 마스크(도 8의 100)의 각 투과영역 패턴 중 제 3 사각형상 패턴(도 8의 L3)에 대응하는 영역(R3)은 그레인이 더욱 성장하여 상기 제 2 결정영역 에 존재하였던 핵 생성영역이 사라진 상태이다.
즉, 가로방향으로 결정화 공정이 진행되는 동안 초기 핵 생성영역은 일정하게 성장한 다수의 그레인으로 구성된 그레인 영역으로 재결정화 된다.
또한, 3차 레이저빔 조사공정에서는 마스크 패턴(도 8의 100)의 제 2 투과영역(M)의 제 2 사각형상 패턴(도 8의 M2)이 상기 제 1 결정영역의 일부영역과 평면적으로 나란히 위치하게 된다.
이러한 상태에서 레이저빔을 조사하게 되면, 상기 마스크(도 8의 100)의 제 1 투과영역 패턴(도 8의 L)에 대응하여 결정화된 일부 그레인영역(R4)과, 상기 제 2 투과영역 패턴(도 8의 M)에 대응하여 결정화된 일부 그레인영역(S5)이 서로 접촉하여 각 영역에 속하는 그레인(126)의 연속적인 성장이 이루어진다.
전술한 바와 같은 결정을 연속으로 진행하게 되면 도 9e에 도시한 바와 같이, 상기 마스크에 구성된 다수의 제 1 투과영역(도 8의 L)과 제 2 투과영역(도 8의 M)에 의해 완전한 그레인 영역만으로 구성된 결정영역이 발생하게 된다.
상기 그레인(126)의 길이는 상기 마스크(도 8의 100)에 구성된 각 제 1 투과영역 패턴(도 8의 L)과 제 2 투과영역 패턴(도 8의 M)에 의해 결정화되면서 일 방향으로 진행된 각 충돌영역(124)사이의 길이에 해당한다.
이때, 상기 마스크에 구성된 투과영역 패턴의 가로길이와 상기 각 투과영역 패턴의 이격 거리를 조절하여 결정화 공정을 진행함으로써 그레인의 성장 길이를 조절할 수 있다.
물론, 상기 제 2 투과영역(도 8의 M) 또한 상기 가로방향의 길이를 조절해야만 한다.
결정화 영역을 더욱 진행하게 되면, 도 9f에 도시한 바와 같이, 일정한 성장길이를 가지는 그레인 영역이 일정한 너비(Z)를 가지고 가로방향으로 연속하여 진행된다.
전술한 바와 같은 방법으로 본 발명에 따른 결정화 공정을 진행하면, 가로방향으로 이동하는 것만으로 짧은 시간에 넓은 면적의 비정질 실리콘막을 결정질 실리콘 막으로 결정화 할 수 있다.
이러한 방법은 구동 소자 또는 스위칭 소자를 제작하는데 적용할 수 있다.
일반적으로 액정표시장치의 해상도가 높아지면 신호선과 주사선의 패드 피치가 짧아져 일반적인 구동회로 실장방법인 TCP(Tape carrier package)는 본딩(bonding)자체가 어려워진다.
그러나, 폴리실리콘으로 기판에 직접 구동회로를 만들면 구동 IC비용도 줄일 수 있고 실장도 간단해 진다.
도 10은 데이터 구동회로(134a)와 게이트 구동회로(134b)가 기판에 실장된 액정패널을 개략적으로 도시한 평면도이다.
도시한 바와 같이, 액정패널(130)은 크게 표시부(132)와 구동부(135)로 구성할 수 있으며, 상기 표시부에(132)는 스위칭 소자(미도시)가 구성되고, 상기 구동부에는 구동회로(134a,134b)를 구성하는 CMOS소자가 구성된다.
상기 CMOS소자(C)는 도시한 바와 같이, N형 트랜지스터(C1)와 P형 트랜지스터(C2)를 결합시킨 상보형 MOS소자이며 인버터로 동작하는 회로로서, 극히 작은 전력을 소모하는 장점이 있으므로 구동회로를 구성하는 구동소자로 사용된다.
상기 CMOS소자는 빠른 동작특성을 필요로 하므로 전술한 바와 같은 폴리실리콘층을 액티브층으로 사용하며, 상기 스위칭 소자 또한 폴리실리콘층을 액티브층으로 사용하게 되면 빠른 이동도(mobility)를 얻을 수 있기 때문에 액정패널의 화질이 개선되는 장점이 있다.
상기 구동소자와 스위칭 소자는 동시에 제작할 수 있으며 이하, 도면을 참조하여 간략히 설명한다.
이하, 도 11은 상기 스위칭 소자와 CMOS소자의 단면을 도시한 단면도이다.
도시한 도면의 좌측에 구성된 소자는 스위칭 소자(T)이고, 우측에 구성된 소자는 CMOS소자(C)이다.
이하, 상기 스위칭 소자와 CMOS소자의 제작공정을 간략히 설명한다.(스위칭 소자는 n형 트랜지스터로 제작한다.)
먼저, 스위칭 소자영역과 CMOS소자 영역이 정의된 투명한 절연 기판(150)상에 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)을 증착하여 버퍼층(buffer layer)(152)을 형성한다.
다음으로, 상기 버퍼층(152)상부에 수소를 포함한 비정질 실리콘(a-Si:H)을 증착한 후 탈수소화 과정을 거친다.
다음으로, 전술한 바와 같은 본 발명에 따른 실시예의 방법을 이용하여, 상기 탈수소화 과정을 거친 비정질 실리콘층을 결정화하여 폴리실리콘층으로 형성한다. 다음으로, 상기 폴리실리콘층을 소정의 형상으로 패턴한다.
상기 폴리실리콘층은 스위칭 소자영역(T)과 CMOS 소자영역(C)에 동시에 구성된다.
이때, 상기 각 소자영역(T,C)에 패턴된 폴리실리콘층(154,156,158)은 각각 액티브 채널영역(154a,156a,158a)과 불순물 영역(154b,156b,158b)으로 정의된다.
다음으로, 상기 패턴된 폴리실리콘층(154,156,158)의 상부에 절연막(160)을 형성한 후, 상기 각 액티브 영역(154,156,158)의 상부에 게이트전극(162,164,166)을 형성한다.
다음으로, 상기 게이트 전극(162,164,166)이 형성된 기판(150)의 전면에 층간 절연막(168)을 형성한 후 이를 패턴하여, 상기 스위칭 소자(T)와 구동소자(n형 박막트랜지스터와 p형 박막트랜지스터)(C)의 각 불순물 영역(154b,156b,158b)을 노출한다.
다음으로, 상기 노출된 불순물 영역(154b,156b,158b)에 이온을 도핑하게 되는데, 상기 스위칭 소자(T)는 n형이고, 상기 구동소자(N) 중 제 1 소자(C1)가 n형 이므로 이들 영역을 제외한 나머지 영역은 포토레지스트와 같은 수단으로 가려서 이온을 도핑한다.
다음으로, 상기 n+이온이 도핑된 영역을 차단하고 상기 구동소자 중 제 2 소자(C2)의 불순물 영역(158b)에 p+이온을 도핑한다.
다음으로, 상기 각 소자의 불순물 영역과 접촉하는 각 소자의 소스전극(170a,172a,174a)과 드레인전극(170b,172b,174b)을 형성한다.
전술한 바와 같은 공정으로, 화소부의 스위칭소자(T)와 구동부의 CMOS 소자(C)가 제작되며, 상기 각 소자가 구성된 기판(150)의 전면에 절연막인 보호막(176)을 형성하고, 상기 스위칭 소자(T)의 드레인전극(170b)을 노출한다.
상기 각 드레인전극(170b)과 접촉하는 투명화소전극(178)을 형성하는 것으로 액정패널이 완성된다.
전술한 바와 같은 구동소자와 스위칭소자의 액티브층을 본 발명에 따른 폴리 실리콘 형성방법을 적용하여 제작하므로, 좀더 공정시간이 빨라지는 결과를 얻을 수 있다.
따라서, 본 발명에 따른 결정화 방법으로 비정질 실리콘을 폴리실리콘으로 결정화한다면 아래와 같은 효과가 있다.
즉, 삼각형상("◁"형상)의 다수개의 레이저 빔 패턴을 가로방향으로 이동하면서 결정화를 진행하기 때문에, 짧은 시간에 대면적을 결정화 할 수 있어 공정시간을 단축할 수 있는 효과가 있다.
또한, 그레인의 성장길이를 더욱 확대 할 수 있는 효과가 있다.
전술한 효과로 인해 생산성을 향상할 수 있다.

Claims (13)

  1. 비정질 실리콘 박막이 형성된 기판을 준비하는 단계와;
    상기 기판을 고정수단에 고정하는 단계와;
    상기 기판의 상부에 차단영역과, 외곽의 형태가 계단형상으로 구성된 삼각형상("◁")의 투과영역이 다수개 이격되어 구성된 마스크를 위치시키는 단계와;
    상기 마스크에 레이저 빔을 조사하여, 상기 비정질 실리콘박막에 상기 마스크의 투과영역을 통해 형상화된 레이저빔을 조사하는 단계와;
    상기 레이저빔이 조사된 영역이 완전 멜팅되었다가 결정화되어, 그레인 영역과 핵생성 영역이 존재하는 삼각형상의("◁")의 제 1 결정영역을 형성하는 제 1 결정화 단계와;
    상기 마스크를 가로방향으로 소정길이 이동하여, 상기 마스크의 투과영역을 통해 형상화된 레이저 빔 패턴을 조사하여, 상기 제 1 결정영역 중 다수의 그레인 영역에 속하는 그레인이 상기 핵 생성영역으로 성장하고, 가로방향으로 새로운 그레인영역과 핵생성영역이 더욱 형성되는 제 2 결정화 단계와;
    상기 제 2 결정화 단계와 동일한 공정으로 기판의 가로방향으로 결정화를 연속으로 진행하는 단계
    를 포함하는 폴리실리콘 결정화 방법.
  2. 제 1 항에 있어서,
    상기 마스크에 구성되고, 외곽의 형태가 계단형상으로 구성된 삼각형상("◁")의 투과영역 패턴은 가로방향의 길이에 따라 제 1 투과영역과 제 2 투과영역패턴으로 구분되며, 각 투과영역 패턴은 가로길이는 동일하고 세로 길이가 다른 다수의 사각형상 패턴이 일 방향으로 정렬하여 정의된 형태인 폴리실리콘 결정화 방법.
  3. 제 2 항에 있어서,
    상기 투과영역 패턴을 정의하는 처음 사각형상 패턴의 세로길이는 그레인 최대 성장길이의 두배 보다 작거나 같은 폴리실리콘 결정화 방법.
  4. 제 2 항에 있어서,
    상기 투과영역 패턴을 정의하는 다수의 사각형상 패턴 중 각 패턴의 세로길이는 이전에 위치한 사각형상 패턴의 길이에 비해 더 길게 형성된 폴리실리콘 결정화 방법.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 투과영역 패턴을 정의하기 위한 사각형상 패턴의 세로길이는 이전에 위치한 사각형상 패턴의 길이에 비해 상기 그레인 최대 성장길이의 두배보다 작거나 같은 크기 만큼씩 커지는 관계를 가지는 폴리실리콘 결정화 방법.
  6. 제 5 항에 있어서,
    상기 투과영역 패턴을 정의하는 처음 사각형상패턴의 세로길이와, 상기 이전에 위치한 사각형상 패턴의 길이보다 커지는 2㎛인 폴리실리콘 결정화 방법.
  7. 제 2 항에 있어서,
    상기 제 2 투과영역은 상기 제 1 투과영역의 이격된 사이영역에 위치하며, 상기 제 1 투과영역에 비해 사각형상 패턴의 개수가 작은 폴리실리콘 결정화 방법.
  8. 제 1 항 내지 제 2 항 중 어느 한 항에 ,
    마스크와 상기 고정수단은 상기 사각형상 패턴의 가로 길이만큼 수백㎛∼수 ㎜ 이동하는 폴리실리콘 결정화 방법.
  9. 차단영역과, 외곽의 형태가 계단형상으로 구성된 삼각형상("◁")의 투과영역이 다수개 이격되어 구성된 마스크에 조사되어 상기 투과영역을 통해 형상화된 삼각형상("◁")의 레이저빔 패턴.
  10. 제 9 항에 있어서,
    상기 마스크의 투과영역은 가로 방향의 길이가 긴 제 1 투과영역과, 이와는 세로 방향으로 이격되어 제 1 투과영역보다는 길이가 짧은 제 2 투과영역이 세로방향으로 교대로 구성되고, 상기 제 1 투과영역과 제 2 투과영역은 각각 세로 길이가 다른 사각형상 패턴이 서로 협착하여 연속하여 구성된 형태인 마스크의 투과영역을 통해 형상화된 레이저 빔 패턴.
  11. 제 10 항에 있어서,
    상기 투과영역 패턴을 정의하는 다수의 사각형상 패턴 중 각 패턴의 세로길이는 이전에 위치한 사각형상 패턴의 길이에 비해 더 길게 형성된 마스크의 투과영역 패턴을 통해 형상화된 레이저 빔 패턴.
  12. 제 9 항 내지 제 11 항에 있어서,
    상기 투과영역 패턴을 정의하기 위한 사각형상 패턴의 세로길이는 이전에 위치한 사각형상 패턴의 길이에 비해 상기 그레인 최대 성장길이의 두배 보다 작거나 같은 크기 만큼씩 커지는 관계를 가지고 정렬된 마스크의 투과영역 패턴을 통해 형상화된 레이저 빔 패턴.
  13. 제 12 항에 있어서,
    상기 투과영역 패턴을 정의하는 처음 사각형상패턴의 세로길이와 상기 이전에 위치한 사각형상 패턴의 길이보다 커지는 2㎛인 마스크의 투과영역 패턴을 통해 형상화된 레이저 빔 패턴.
KR10-2001-0031624A 2001-06-07 2001-06-07 실리콘 결정화방법 KR100424593B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0031624A KR100424593B1 (ko) 2001-06-07 2001-06-07 실리콘 결정화방법
US10/157,204 US6770545B2 (en) 2001-06-07 2002-05-30 Amorphous silicon crystallization method
CNB021228329A CN1240884C (zh) 2001-06-07 2002-06-06 非晶硅结晶法
JP2002167971A JP4296380B2 (ja) 2001-06-07 2002-06-07 ポリシリコン結晶化方法及びそれに用いられるマスク
US10/870,074 US7015123B2 (en) 2001-06-07 2004-06-18 Amorphous silicon crystallization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0031624A KR100424593B1 (ko) 2001-06-07 2001-06-07 실리콘 결정화방법

Publications (2)

Publication Number Publication Date
KR20020093194A KR20020093194A (ko) 2002-12-16
KR100424593B1 true KR100424593B1 (ko) 2004-03-27

Family

ID=19710468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0031624A KR100424593B1 (ko) 2001-06-07 2001-06-07 실리콘 결정화방법

Country Status (4)

Country Link
US (2) US6770545B2 (ko)
JP (1) JP4296380B2 (ko)
KR (1) KR100424593B1 (ko)
CN (1) CN1240884C (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
CN1404627A (zh) 2000-10-10 2003-03-19 纽约市哥伦比亚大学托管会 处理薄金属层的方法与设备
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100796758B1 (ko) 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100484399B1 (ko) * 2002-05-23 2005-04-20 엘지.필립스 엘시디 주식회사 실리콘의 결정화용 마스크 및 결정화 방법
TWI360707B (en) 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
TWI303452B (en) * 2002-11-01 2008-11-21 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method
KR100646160B1 (ko) * 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법
US6906349B2 (en) * 2003-01-08 2005-06-14 Samsung Electronics Co., Ltd. Polysilicon thin film transistor array panel and manufacturing method thereof
JP5164378B2 (ja) 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
KR100956339B1 (ko) * 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
KR100542984B1 (ko) * 2003-02-26 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터
JP4470395B2 (ja) * 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
KR100956947B1 (ko) * 2003-06-12 2010-05-12 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100997275B1 (ko) * 2003-06-12 2010-11-29 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100492352B1 (ko) * 2003-06-12 2005-05-30 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법
KR100720452B1 (ko) * 2003-06-30 2007-05-22 엘지.필립스 엘시디 주식회사 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
JP2005032847A (ja) * 2003-07-09 2005-02-03 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法およびデバイス
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
KR100543007B1 (ko) * 2003-10-14 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR100543010B1 (ko) 2003-10-20 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR101032943B1 (ko) * 2003-12-19 2011-05-06 삼성전자주식회사 결정화용 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR100698056B1 (ko) 2003-12-26 2007-03-23 엘지.필립스 엘시디 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR100663298B1 (ko) * 2003-12-29 2007-01-02 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법
KR100631013B1 (ko) 2003-12-29 2006-10-04 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR20050068207A (ko) 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 ２-블록 레이저 마스크 및 이를 이용한 결정화방법
CN101123184A (zh) * 2004-03-31 2008-02-13 日本电气株式会社 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
US7611577B2 (en) * 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
KR100662782B1 (ko) * 2004-04-14 2007-01-02 엘지.필립스 엘시디 주식회사 레이저 마스크 및 이를 이용한 결정화방법
JP2006041092A (ja) * 2004-07-26 2006-02-09 Nikon Corp 熱処理方法及び熱処理装置、並びにマスク
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
CN100394548C (zh) * 2004-11-25 2008-06-11 友达光电股份有限公司 制造多晶硅层的方法及其光罩
FR2879345B1 (fr) * 2004-12-10 2007-05-11 Lg Philips Lcd Co Ltd Masque pour laser et procede de cristallisation utilisant le masque
CN100377386C (zh) * 2004-12-15 2008-03-26 友达光电股份有限公司 选择性激光结晶的方法及其制造的显示面板
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR100833956B1 (ko) * 2005-05-04 2008-05-30 엘지디스플레이 주식회사 비정질 실리콘 결정화용 광학 마스크
TWI298111B (en) * 2005-06-03 2008-06-21 Au Optronics Corp A mask used in a sequential lateral solidification process
TWI299431B (en) * 2005-08-23 2008-08-01 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method thereof
CN101617069B (zh) 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
KR100742380B1 (ko) 2005-12-28 2007-07-24 삼성에스디아이 주식회사 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법
TWI299442B (en) * 2006-08-18 2008-08-01 Ind Tech Res Inst Method for crystalizing amorphous silicon layer and mask therefor
JP5348850B2 (ja) * 2007-04-05 2013-11-20 住友重機械工業株式会社 ビーム照射装置
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
KR20120048240A (ko) * 2010-11-05 2012-05-15 삼성모바일디스플레이주식회사 연속측면고상화(Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ:ＳＬＳ)를 이용한 결정화 장치, 결정화 방법 및 유기 발광 디스플레이 장치의 제조 방법
JP6221088B2 (ja) * 2012-01-31 2017-11-01 株式会社ブイ・テクノロジー レーザアニール装置及びレーザアニール方法
JP5725518B2 (ja) * 2013-04-17 2015-05-27 株式会社日本製鋼所 レーザ光遮蔽部材、レーザ処理装置およびレーザ光照射方法
CN103839825A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN104528729B (zh) * 2014-12-24 2016-08-24 大连理工大学 一种电子束熔炼多晶硅粉体横向拉锭的装置及方法
JP6655301B2 (ja) 2015-05-19 2020-02-26 株式会社ブイ・テクノロジー レーザアニール装置及び薄膜トランジスタの製造方法
CN110165017B (zh) * 2019-04-18 2021-08-24 中国科学院宁波材料技术与工程研究所 制备隧穿氧钝化接触结构的快速退火方法
CN111403287B (zh) * 2020-03-24 2023-12-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992523A (ja) * 1982-11-18 1984-05-28 Nec Corp 結晶成長法
JPH06163590A (ja) * 1992-11-24 1994-06-10 Nissin Electric Co Ltd 薄膜トランジスタ用単結晶シリコン層の形成方法
KR20000075121A (ko) * 1999-05-28 2000-12-15 구본준 비진공 공정을 이용한 결정화장치 및 방법
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821135A (en) * 1996-10-16 1998-10-13 Xerox Corporation Methods for and applications of making buried structures in semiconductor thin films
US5920380A (en) * 1997-12-19 1999-07-06 Sandia Corporation Apparatus and method for generating partially coherent illumination for photolithography
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100405080B1 (ko) * 2001-05-11 2003-11-10 엘지.필립스 엘시디 주식회사 실리콘 결정화방법.
WO2003009032A1 (en) * 2001-07-20 2003-01-30 Essex Corporation Method and apparatus for optical signal processing using an optical tapped delay line

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992523A (ja) * 1982-11-18 1984-05-28 Nec Corp 結晶成長法
JPH06163590A (ja) * 1992-11-24 1994-06-10 Nissin Electric Co Ltd 薄膜トランジスタ用単結晶シリコン層の形成方法
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR20000075121A (ko) * 1999-05-28 2000-12-15 구본준 비진공 공정을 이용한 결정화장치 및 방법

Also Published As

Publication number Publication date
JP2003045803A (ja) 2003-02-14
CN1396317A (zh) 2003-02-12
US20040224487A1 (en) 2004-11-11
CN1240884C (zh) 2006-02-08
US20020197759A1 (en) 2002-12-26
KR20020093194A (ko) 2002-12-16
JP4296380B2 (ja) 2009-07-15
US6770545B2 (en) 2004-08-03
US7015123B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
KR100424593B1 (ko) 실리콘 결정화방법
KR100405080B1 (ko) 실리콘 결정화방법.
KR100558678B1 (ko) 폴리실리콘 결정화방법
KR100712648B1 (ko) 반도체 박막을 결정화하는 방법, 레이저 조사 시스템, 박막 트랜지스터 제조 방법, 표시 장치의 제조 방법 및 유기 el 표시 장치의 제조 방법
KR100418745B1 (ko) 실리콘 결정화방법
US7892955B2 (en) Laser mask and crystallization method using the same
KR100956947B1 (ko) 실리콘 결정화 방법
US7033915B2 (en) Method for crystallizing amorphous silicon film
KR100531392B1 (ko) 액티브 매트릭스형 표시 장치와 그 제조 방법
KR100484399B1 (ko) 실리콘의 결정화용 마스크 및 결정화 방법
JP2004165598A (ja) アクティブ・マトリクス型表示装置とその製造方法
KR100482163B1 (ko) 마스크와 이를 이용한 실리콘 결정화방법
KR100478758B1 (ko) 실리콘 결정화방법
KR100496489B1 (ko) 실리콘 결정화방법
KR100544437B1 (ko) 마스크와 이를 이용한 결정화방법
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
KR20080060891A (ko) 결정화용 마스크와 이를 이용한 결정화방법.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 15