JP4296380B2 - ポリシリコン結晶化方法及びそれに用いられるマスク - Google Patents

ポリシリコン結晶化方法及びそれに用いられるマスク Download PDF

Info

Publication number
JP4296380B2
JP4296380B2 JP2002167971A JP2002167971A JP4296380B2 JP 4296380 B2 JP4296380 B2 JP 4296380B2 JP 2002167971 A JP2002167971 A JP 2002167971A JP 2002167971 A JP2002167971 A JP 2002167971A JP 4296380 B2 JP4296380 B2 JP 4296380B2
Authority
JP
Japan
Prior art keywords
region
mask
pattern
grain
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002167971A
Other languages
English (en)
Other versions
JP2003045803A (ja
Inventor
ミョン ス ヤン，
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2003045803A publication Critical patent/JP2003045803A/ja
Application granted granted Critical
Publication of JP4296380B2 publication Critical patent/JP4296380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は低温でポリシリコンを形成する方法に関し、特にグレーンの側面成長を誘導して結晶の成長を促進し、工程時間を短縮できる結晶化方法に関する。
【０００２】
【従来の技術】
一般的に、シリコンは結晶状態によって非晶質シリコンと結晶質シリコンに分けることができる。
【０００３】
非晶質シリコンは、低い温度で蒸着して薄膜を形成することが可能であって、主に低い融点を有するガラスを基板に用いる液晶パネルのスイッチング素子に多く用いる。
【０００４】
しかし、前記非晶質シリコン薄膜は、液晶パネル駆動素子の電気的特性と信頼性が低下し、また表示素子の大面積化が困難である。
【０００５】
面積が大きく、精細なパネル映像駆動回路、一体型ラップトップコンピュータ、壁掛けＴＶ用液晶表示素子の商用化は、優秀な電気的特性（例えば高い電界効果移動度と高周波動作特性及び低い漏れ電流）の画素駆動素子を要求しており、これには高品質多結晶シリコンの応用が必要である。
特に、多結晶シリコン薄膜の電気的特性は結晶粒の大きさに大きな影響を受ける。すなわち、結晶粒の大きさが増加するに伴って電界効果移動度も増加する。
【０００６】
したがって、このような点を考慮してシリコンを単結晶化する方法が大きな問題となっており、最近になってエネルギー源をレーザにしてシリコン結晶の側面成長を誘導し、巨大な単結晶シリコンを製造するＳＬＳ（Sequential Lateral Solidification；側面成長結晶）技術が提案された。
【０００７】
前記ＳＬＳ技術は、シリコングレーンが液状シリコンと固形シリコンの境界面でその境界面に対して垂直方向に成長するという事実を利用して、レーザエネルギー帯の強度とレーザビームの照射範囲の移動を適切に調節し、シリコングレーンを所定の長さに側面成長させることによって非晶質シリコン薄膜を結晶化させるものである。
【０００８】
このようなＳＬＳ技術を実現するためのＳＬＳ装置は、添付の図１に示したとおりである。
【０００９】
前記ＳＬＳ装置３２は、レーザビーム３４を発生するレーザ発生装置３６と、前記レーザ発生装置を通して放出されたレーザビームを集束させる集束レンズ４０と、基板４４にレーザビームを分けて照射させるマスク３８と、前記マスク３８の下部に位置して前記マスクを通過したレーザビーム３４を一定の比率で縮小する縮小レンズ４２とで構成される。
【００１０】
前記レーザビーム発生装置３６は、光源で加工されないレーザビームを放出し、減衰器（図示せず）を通過させてレーザビームのエネルギーの大きさを調節し、前記集束レンズ４０を通してレーザビーム３４を照射する。
【００１１】
前記マスク３８に対応する位置には、非晶質シリコン薄膜が蒸着された基板４４が固定されたＸ−Ｙステージ４６が位置する。
【００１２】
ここでは、前記基板４４の全領域を結晶化するために、前記Ｘ−Ｙステージ４６またはマスクを微少に移動することによって結晶領域を拡大する方法を用いる。
【００１３】
前述した構成で、前記マスク３８は前記レーザビームを通過させる透過領域Ａと、レーザビームを遮断する遮断領域Ｂに区分される。
【００１４】
前述したような従来のＳＬＳ結晶化装置を利用してシリコンを結晶化する方法を説明する。
【００１５】
一般的に、結晶質シリコンは、前記基板に絶縁膜であるバッファ層（図示せず）を形成し、前記バッファ層上部に非晶質シリコン膜を蒸着した後にこれを形成する。前記非晶質シリコン膜は一般的に化学蒸着メッキ（ＣＶＤ）等を用いて基板に蒸着されており、薄膜内に水素を多く含有している。このような水素は熱により薄膜から離脱するという特徴があるために、前記非晶質シリコン膜を１次熱処理して脱水素化過程を経ることが必要である。なぜなら、水素を予め除去しない場合には、結晶薄膜の表面が非常に荒くなり、電気的特性がよくないためである。
【００１６】
図２は、脱水素過程を経て一部分が結晶化された非晶質シリコン膜５２が形成された基板４４である。
【００１７】
図示したように、レーザビームを利用した結晶化は、基板４４の全面積に同時になされない。なぜなら、レーザビームのビーム幅とマスク（図１の３８）の大きさが制限されているために、面積が大きくなるほど前記１つのマスク（図１の３８）を何度も整列し、その度ごとに結晶化過程を繰り返すことによって結晶化がなされるからである。
【００１８】
このとき、前記単一マスクの縮小面積Ｃに結晶化された領域を１ブロックと定義すると、前記１ブロック内の結晶化も多次のレーザビーム照射を通してなされる。
【００１９】
以下、図３Ａないし図３Ｃを参照して、従来技術の１つによる非晶質シリコン膜の結晶化工程を説明する。図３Ａないし図３Ｃで説明する従来技術はスキャン＆ステップ方式で進められ、前記マスクに構成された透過領域の幅がレーザビーム照射時に最大に成長するグレーンの長さの２倍より大きいことを特徴とする。
【００２０】
以下、図３Ａないし図３Ｃは、前記ＳＬＳ装置を利用した非晶質シリコン薄膜の結晶化過程を順を追って示した平面図である。ここでは、１ブロック単位の結晶化を例を挙げて説明する。また、前記マスクには３個のスリットが形成されていると仮定する。
【００２１】
図３Ａは、レーザビームを１次照射した場合、非晶質シリコンが結晶質シリコンに結晶化する段階を示した図面である。
【００２２】
まず、非晶質シリコン薄膜５２の上部に位置した前記マスク（図示せず）を通して１次レーザビームを照射する。このとき、照射されたレーザビームは、前記マスクに構成された多数のスリット（透過領域）（図１のＡ）によって分割され、部分的な領域Ｄ、Ｅ、Ｆにおいて非晶質シリコン薄膜５２を溶かして液状化する。このような場合、前記レーザエネルギーの大きさは前記非晶質シリコン薄膜が完全に溶けるのに十分な高エネルギー領域帯（complete melting regime）を用いる。
【００２３】
前記完全に溶解して液状化したシリコンでは、レーザビームの照射が終わると、固形シリコン領域と液状シリコン領域の界面５６ａ、５６ｂでシリコングレーン５８ａ、５８ｂの側面成長が進む。グレーンの側面成長は前記界面５６ａ、５６ｂに対して垂直に起こる。
【００２４】
一般的にレーザビーム照射工程により成長を促進された結晶は、１μｍ〜１．５μｍの長さに成長し、ビームパターンが前記グレーンの成長幅の二倍より大きいならば、図示したように、前記シリコン領域の両側界面で各々成長したグレーンとグレーンが近接する領域には、多数の核生成領域（微細多結晶シリコン粒子領域）５０ａが発生する。
【００２５】
前述したような１次レーザビーム照射を通した結晶化工程で、前記マスク（図２の３８）に構成したスリット（図１のＡ）の数と同じだけ１ブロック内に部分的に結晶化された領域Ｄ、Ｅ、Ｆが発生する。
【００２６】
次に、図３Ｂはレーザビームを２次照射して、グレーンが成長した状態を示した図面である。
【００２７】
前記１次レーザビーム照射後に、前記核生成領域を基準に片側のグレーンの側面成長幅より小さい幅で前記Ｘ−Ｙステージ（図１の４６）またはマスクをＸ軸に数μｍ移動した後、再び２次レーザビーム照射を実施する。
【００２８】
この理由は、前記マスクを通して形成されたレーザビームパターンが前記核生成領域５０ａに近接して位置するならば、前記核がシードで働くことにより、前記１次レーザ照射工程によって形成された結晶とは異なる独立的な結晶が成長する。
【００２９】
このようになると、前記グレーンの結晶成長を大きくすることができない。
【００３０】
したがって、前記レーザビームパターンが前記核生成領域（図３Ａの５０ａ）を含むようにするために、前述したように、前記レーザビームパターン（マスクパターン）の移動を、前記グレーンの側面成長幅より小さく、すなわち、１μｍ以下にしなければならない。
【００３１】
それゆえ、前記２次照射されたレーザビームに触れたシリコン部分は、前記結晶領域の相当部分と非晶質領域を含み、この二領域は液状化した後再び結晶化される。このとき、１次照射により形成された多結晶シリコン領域のシリコングレーン（図３Ａの５８ａ）に連続して、シリコン熔融領域にグレーンの側面成長がなされる。
【００３２】
２次レーザビーム照射が終わった後のシリコン結晶５８ｂは、１次照射によって成長した第１グレーン領域５８ｃと核生成領域５０ｂと新しい第２グレーン領域５８ｄに形成される。このとき第２グレーン領域５８ｄは非晶質シリコン領域と液状化したシリコン領域の界面５６ｃで側面成長したものである。
【００３３】
したがって、前述の工程を何度も繰り返し、図３Ｃに示したように１ブロックに該当する非晶質薄膜を結晶質シリコン薄膜５８ｅに形成することができる。
【００３４】
また、前記ブロック単位の結晶化工程を繰り返し、大きな面積の非晶質薄膜を結晶質薄膜に形成することができる。
【００３５】
しかし、前述した従来技術の１例であるスキャン＆ステップ方式は、側面成長幅が大きいグレーンを得ることができるが、このようなグレーン成長幅を得るためにマスクまたはステージを何度も少しずつ移動して結晶化を図らねばならない。
【００３６】
したがって、所望する面積の結晶化をなすためには、前記マスクまたはステージを移動する総所要時間が全体結晶化工程時間において大きな比重を占めるようになり、工程効率が落ちる原因になる。
【００３７】
したがって、これを解決するために、以下に説明する従来技術が提案された。
【００３８】
図４は、従来技術の第２例によるマスクを概略的に示した平面図である。
【００３９】
図示したように、従来技術の第２例は前記マスク６０にパターン化された透過領域Ｇと遮断領域Ｈを横方向のストライプ状になるように構成して結晶化工程を進める。
【００４０】
この場合、前記透過領域Ｇの幅（すなわち、ビームパターンの幅）は、１次照射工程によって成長するグレーンの最大幅より小さいか、同一に構成する。
【００４１】
これにより、前記第１例とは異なり、１次レーザビームを照射した場合、溶解領域では非晶質シリコン層の両側界面でグレーンが各々側面成長し、各側面で成長したグレーンは衝突しながら境界を形成して成長を止める。
【００４２】
というのは、前記ビームパターンが前記グレーン成長幅の二倍またはそれ以下の長さであると、従来の第１例とは異なり微細なシリコン結晶粒が存在できる領域が残っていないためである。
【００４３】
結晶化工程中、前記マスク６０を通過して前記縮小レンズ（図１の４２）により縮小されたビームパターンは、Ｘ軸に動きながら結晶化を進める。このとき前記移動経路は前記マスク６０の横方向の長さと同程度、すなわち前記レンズによって縮小されたパターンの横幅である数百μｍ〜数ｍｍ単位で移動しながら結晶化工程を進める。
【００４４】
したがって、前記マスクまたはＸ−ＹステージのＸ方向への動きの範囲が前記第１例よりはさらに大きくなるので結晶化工程を短縮できる。
【００４５】
以下、図５Ａないし図５Ｃを参照して、従来技術の第２例による結晶化方法を詳細に説明する。図５Ａないし図５Ｃは、２ショットポリシリコン結晶化方法について、例を挙げて説明する。
【００４６】
従来技術の第２例の特徴は、基板上の任意の領域を２ショットレーザビーム照射により前記透過領域に対応する非晶質シリコン領域の結晶化を完了し、このような結晶化を横方向に連続して進め、基板に対する横方向への結晶化を完了すると、縦方向にμｍ単位で微細移動した後、再び横方向への結晶化を進めて所望する領域の結晶化工程を完了することである。
【００４７】
このような方式を２ショットＳＬＳポリシリコン結晶化方式という。
【００４８】
以下、図５Ａないし図５Ｃは、従来技術の第２例によるポリシリコン結晶化工程を示した工程平面図である。
【００４９】
まず、図５Ａに示したように、前述した図４のマスク６０を基板６２上に配置し、１次レーザビームを照射して、透明な絶縁基板６２に蒸着された非晶質シリコン膜の結晶化を進める。
【００５０】
このとき、前記マスクを通したビームパターンの幅を、グレーンの側面成長幅（グレーンの長さ）Ｄの二倍またはそれ以下にする。
【００５１】
上述に説明したが、結晶化された領域は前記マスクの透過領域（図４のＧ）に対応する部分であり、マスクの透過領域が３個と仮定すれば、結晶化領域も横方向に所定の長さを有する３個の結晶領域Ｉ、Ｊ、Ｋが形成されることである。
【００５２】
このとき、結晶領域Ｉ、Ｊ、Ｋ内では、前記レーザを通して熔融した液状シリコンと固形シリコンの界面６６ａ、６６ｂにおいて、グレーン６８ａ、６８ｂが各々成長し、前記各グレーンの境界が、図示したように、点線６０ａ付近で接する。
【００５３】
次に、前記基板６２が置かれたステージ（図示せず）を前記縮小されたマスクパターン（ビームパターン）の横幅Ｅ１、Ｅ２、Ｅ３に相当する数百μｍ〜数ｍｍ単位で移動しながら、連続的にＸ軸方向への結晶化を進める。
【００５４】
図５Ｂに示したように、Ｘ軸方向への結晶化が完了すると、前記マスク６０またはＸ−ＹステージはＹ軸に微少に移動する。
【００５５】
次に、１次結晶工程が終わった部分を初めに、もう一度レーザ照射工程を進める。
【００５６】
これにより、前記第１工程によって結晶化されたシリコンのグレーンが連続してさらに成長する。すなわち、前記１次工程で各グレーンがぶつかる点線付近（図５Ａの６０ａ）から、次にＹ軸方向への第２工程での結晶化領域で、グレーンがぶつかる点線付近６０ｃまでの長さを有するグレーン６８ｃが再成長するようになる。また、第２工程では、液状シリコンと固形シリコンの境界面６６ｃで側面成長したグレーン６８ｄがまた生成し、このグレーン６８ｄは連続成長したグレーン６８ｃとぶつかって、点線付近６６ｃで衝突する。
【００５７】
したがって、上のような工程を繰り返し、図５Ｃに示したように、一定に成長した長さを有するグレーンで構成されたポリシリコン薄膜層６８ｅを構成することができる。
【００５８】
従来技術の第２例は、前記第１例とは異なりステージをＸ軸方向にｍｍ単位で移動し、Ｙ軸に１回移動する工程であって、前記第１例と同一面積の結晶化をさらに短い時間で遂行することが可能である。
【００５９】
前述した結晶化方法よりさらに速い方式で、前記透過領域のパターンを変形し、横方向へのレーザビームスキャンを通して所望する領域の非晶質シリコンを結晶化する方式が提案された。
【００６０】
すなわち、“シングルスキャン方式"であるが、このような方式に用いられるマスクを以下図６に示した。
【００６１】
図６は従来技術の第３例によるマスクを概略的に示した平面図である。
【００６２】
図示したように、マスク７０には多数の透過パターンが構成されているが、この透過パターンは、縦方向に所定の間隔をあけて並んだ複数の第１透過パターン７２ａにより構成された第１グループＭと、前記第１グループＭの透過領域パターンと同一な形態で、第１グループＭに接し、第２透過パターン７２ｂで形成された第２グループＮで構成される。前記第２グループＮに属する第２透過パターン７２ｂは、前記第１透過パターン７２ａ間の間隔Ｏに対応するように配設される。
【００６３】
したがって、前述したような透過パターンを有したマスクを横方向に移動すれば、前記第１グループＭに属する第１透過パターン７２ａは前記第２グループＮの第２透過パターン７２ｂ間の遮断領域によって結晶化されない非晶質シリコン領域の上部に位置するという結果を得ることができる。
【００６４】
結果的に、従来技術の第３例によるマスクを利用して横方向に結晶化を進めるならば、所望する領域の結晶化を一回のレーザビームスキャン工程で完了できる長所がある。
【００６５】
このとき、前記第１及び第２透過パターンの幅は、一回のレーザビーム照射によるグレーンの最大成長幅の二倍より小さいか、同一に設定する。
【００６６】
以下、図７Ａないし図７Ｆを参照し、従来技術の第３例による結晶化方法を説明する。
【００６７】
図７Ａないし図７Ｆは、従来技術の第３例による結晶化工程を順を追って示した工程断面図である。
【００６８】
まず、図７Ａに示したように、非晶質シリコン膜が形成された基板８０の上部に前記図６に示したマスク７０を配置する。
【００６９】
次に、前記マスクの上部に１次レーザビームを照射する。すなわち、一定の幅を有するレーザビームを一方向にスキャンして、前記マスク７０の透過パターン７２ａ、７２ｂにより形成されたビームパターンを前記非晶質シリコン膜に照射する。
【００７０】
前記レーザビームが照射された領域は溶解し、温度が低くなると溶解領域の両側界面８４ａ、８４ｂからグレーンが成長して、第１グレーン領域８２ａと第２グレーン領域８２ｂと、前記２領域が接する衝突領域８４ｃで構成される。
【００７１】
前記結晶領域は、前述の図で説明したマスクの第１グループＭの第１透過パターン７２ａに対応する複数の第１結晶領域８６ａが結晶化された第１結晶領域グループＰ１と、前記第２グループＮの第２透過領域７２ｂに対応する複数の第２結晶領域８６ｂが結晶化された第２結晶領域グループＰ２で形成される。このとき、前記第１結晶領域と第２結晶領域は同一な面積を有し、同一な形状である。
【００７２】
次に、図７Ｂに示したように、前記１次レーザビーム照射で結晶化された領域の上部に配設されたマスクを移動して、第１透過パターン７２ａが第２結晶領域グループＰ２の上部に位置するようにする。すなわち、第１及び第２透過パターン７２ａ、７２ｂを前記第１結晶領域８６ａの横幅Ｑだけ移動させる。
【００７３】
前記マスクの複数の透過パターン７２ａ、７２ｂを横方向に移動すると、前記マスクの第１グループ（図６のＭ）に属する複数の第１透過パターン７２ａは前記１次レーザビーム照射で結晶化された第２結晶領域グループＰ２上部に位置し、第２グループ（図６のＮ）に属する複数の第２透過パターン７２ｂは新しい非晶質シリコン膜の上部に位置する。このとき、前記マスクの第１グループに属する複数の第２透過パターン７２ａは、前記複数の第２結晶領域８６ｂの間の、非結晶領域８６ｃの上部に位置するようになる。
【００７４】
前述の構成を維持した状態で、前記マスクの上部に２次レーザビームを照射すると、前記マスクの第１グループ（図６のＭ）に属する透過パターンと第２グループ（図６のＮ）に属する透過パターンに対応する非晶質領域が溶解するのとほとんど同時に結晶化される。
【００７５】
したがって、図７Ｃに示したように、前記結晶領域とマスクの透過パターンが重なる領域Ｒ１が所定の幅Ｓを有する完全な結晶領域となると同時に、横方向に新しい結晶領域Ｒ２が形成される。
【００７６】
このとき、前記結晶領域Ｒ１内に形成されたグレーンの幅Ｓは、前記１次レーザビーム照射によって形成された衝突領域（図７の８４ｃ）から、第２次レーザビーム照射によって形成された衝突領域８４ｄまでの距離と同一である。新しく形成されたグレーン８８は、１次レーザビーム照射によって形成された第１グレーン領域（図７Ａの８２ａ）から成長して形成される。
【００７７】
前記２次レーザビーム照射工程による結晶化が完了した後、図７Ｄに示したように前記マスク（図６の７０）を再び移動させ。そのようにして、第１及び第２透過パターンを前記透過パターンの横幅Ｑだけ再び移動させる。
【００７８】
このような構成は、前記２次レーザビーム照射によって結晶化された新しい結晶領域Ｒ２上部に、前記マスクの第１グループ（図６のＭ）に属する複数の第１透過パターン７２ａが位置する形状である。
【００７９】
次に、前記マスクに３次レーザビームを照射すると、図７Ｅに示したように、前記図７Ｃに続いて“Ｔ"の幅を有する結晶領域Ｒ３が形成される。
【００８０】
前述したような図７Ｂないし図７Ｅの過程を繰り返すことにより、図７Ｆに示したように、多数のグレーン９０で定義されたポリシリコン薄膜層９２を得ることができる。
【００８１】
【発明が解決しようとする課題】
しかし、従来技術の第１例は非晶質シリコンを結晶化するのに長時間を要旨工程効率が低く、前記第２及び第３例は前記第１例に比べて結晶化時間を短くすることができるが、レーザビームパターンの長さが制限される。すなわち、第２及び第３例では透過パターンの幅がグレーンの成長幅の二倍またはそれ以下になるために結晶の成長幅に限界がある。
【００８２】
また、前記第２及び第３例の結晶化技術による生産性を計算すると下の表１のようになる。この時、生産性の計算は次のような条件で行われる。露光面積は１．５×２５ｍｍ２／パルスとし、レーザ周波数＝２３０Ｈｚ、ガラス基板の大きさ＝３７０×４７０ｍｍ２、ステージステッピングタイム（ｓｔａｇｅ ｓｔｅｐｐｉｎｇ ｔｉｍｅ）＝０．４秒、基板をロード／アンロードする時間は１０秒（基板一つを基準にする）、一回のレーザビーム照射によるグレーンの最大成長幅は１μｍ、基板の移動距離は０．７５μｍを基準にする。
【００８３】
【表１】
Figure 0004296380
表１の数値は結晶化方式と、各結晶化方式で成長したグレーンの長さによる時間当り基板の処理枚数を示す。
【００８４】
上の結果により、各結晶化方式毎にグレーンの成長幅が拡大されるほど生産性は急激に減少することが分かる。
【００８５】
したがって、前述したような問題点を解決するための本発明は、新しい透過領域の形状を有するマスクと、前記マスクを通したレーザビームパターンを利用した結晶化方法を提案し、さらに短い時間で良質の結晶成長を達成することができるシリコン結晶化方法を提供することを目的にする。
【００８６】
【課題を解決するための手段】
前述の目的を達成するための本発明のポリシリコン結晶化方法は、非晶質シリコン薄膜が形成された基板を準備する段階と、前記基板を固定手段に固定する段階と、前記基板の上部に、階段状の外形を有する三角状（“v"）の透過領域複数個と遮断領域から構成されたマスクを位置させる段階と;前記マスクにレーザビームを照射して、前記非晶質シリコン薄膜に前記マスクの透過領域を通してレーザビームを照射する段階と;前記レーザビームが照射された領域が完全に溶解した後結晶化し、グレーン領域と核生成領域が存在する三角状（“v"）の第１結晶領域を形成する第１結晶化段階と、前記マスクを横方向に所定の幅を移動して、前記マスクの透過領域を通してレーザビームパターンを照射することにより、前記第１結晶領域中多数のグレーン領域に属するグレーンが前記核生成領域に成長し、横方向に新しいグレーン領域と核生成領域がさらに形成される第２結晶化段階と、前記第２結晶化段階と同一の工程で基板の横方向に結晶化を連続で進める段階を含む。
【００８７】
前記マスクに形成された、階段状の外形を有する三角状（“v"）の透過領域パターンは、横方向に第１透過領域と第２透過領域パターンに区分され、各透過領域パターンの横幅は同一で、縦の長さが異なる多数の四角形パターンが１方向に整列た形態であることを特徴とする。
【００８８】
前記透過領域パターンを画定する第１の四角形パターンの縦の長さを、グレーンの最大成長幅の二倍より小さいか、同一に設定する。
【００８９】
前記透過領域パターンを画定する多数の四角形パターンそれぞれの長さは、直前にする四角形パターンの長さに比べ、グレーンの最大成長幅又はその最大成長幅の二倍より小さいか、同一に設定されることを特徴とする。
【００９０】
前記透過領域パターンを画定する第１透過領域の四角状パターンの縦長さは、望ましくは２μｍであることを特徴とする。
【００９１】
前記第２透過領域は、前記第１透過領域の間の領域に位置し、前記第１透過領域に比べて四角形パターンの個数が少ないことを特徴とする。
【００９２】
マスクと前記固定手段は、前記四角形パターンの横幅に相当する数百μｍ〜数ｍｍを移動して結晶化を進める。
【００９３】
本発明によるポリシリコン結晶化方法に用いられるマスクは、遮断領域と、階段状の外形を有する三角状（“v"）の透過領域複数個で構成されており、連続側面結晶化（ＳＬＳ）装置に用いられて階段状の外形を有する三角状（“v"）のレーザビームパターンを形成するようにすることを特徴とする。
【００９４】
前記ポリシリコン結晶化方法に用いられるマスクに配設された三角状（“v"）の透過領域パターンは、横方向の長さによって第１透過領域と第２透過領域パターンに区分され、各透過領域パターンは縦の長さが異なる多数の四角形パターンが１方向に整列して画定された形態であることを特徴とする。
【００９５】
【発明の実施の形態】
以下、添付した図面を参照しながら本発明によるＳＬＳ結晶化方法を以下の実施例を通して詳細に説明する。
【００９６】
本発明の特徴はレーザビームパターンを階段状に形成することを特徴とする。
【００９７】
図８は、本発明によるマスクを示した平面図である。
【００９８】
図示したように、本発明によるマスク１００は、従来とは異なり、透過領域Ｌ、Ｍのアウトラインが階段状であるが、前記階段状の透過領域は三角状（“v"）である。
【００９９】
前記三角状（v）は、横幅は同一であるが第１透過領域の四角形パターンＬ１の縦の長さＸ１は所定の工程条件でグレーンの最大成長幅の二倍（ＧＭＡＸ）より小さいか、同一で、第２透過領域の四角形パターンからは、{Ｘ（Ｎ−１）＋ＧＮ}または{Ｘ（Ｎ−１）＋２ＧＮ}で大きくなる複数の四角形を連続して並べ、各四角形を半分に分ける仮想線（図示せず）が相互同一軸上に位置するように構成される。前記でＮは順序によって定まる自然数であり、ＧＮ（Ｎ＞１の自然数）はグレーンの最大成長幅より小さいか、同一である。ＧＮの値は全体四角パターンで同一に定める場合もあって、各々異なるようにすることができる変数である。このようにすればアウトラインが階段状をなすように四角形パターンで構成された三角状（v）の透過領域パターンを形成できる。
【０１００】
マスクに構成された三角状の透過領域は、複数の第１透過領域Ｌと第２透過領域Ｍで構成され、前記第１透過領域Ｌは第１四角形パターンＬ１を始めに、前記第１四角形パターンＬ１の縦の長さＸ１と比較して{Ｘ１＋Ｇ２}または{Ｘ１＋２Ｇ２}の縦の長さを有する第２四角状パターンＬ２と、続いて前記第２四角形パターンＬ２の縦の長さＸ２と比較して{Ｘ２＋Ｇ３}または{Ｘ２＋２Ｇ３}の縦の長さＸ３を有した第３四角形パターンＬ３を整列して、前記第３四角形パターンＬ３に続いて、第３四角形パターンの縦の長さＸ３と比較して{Ｘ３＋Ｇ４}または{Ｘ３＋２Ｇ４}に相当する縦の長さＸ４を有する第４四角形パターンＬ４を整列して構成される。この際、Ｇ２、Ｇ３、Ｇ４、…はグレーンの最大成長幅より小さいか、同一である。望ましくは（Ｘ１＝Ｇ２＝Ｇ３＝Ｇ４…）＜ＧＭＡＸであり、例としてＧＭＡＸ＝３μｍ、Ｘ１＝Ｇ２＝Ｇ３＝Ｇ４＝２μｍの時、前記第１、２、３、４四角形パターンＬ１、Ｌ２、Ｌ３、Ｌ４の縦の長さＸ１、Ｘ２、Ｘ３、Ｘ４は２μｍ、４μｍ、６μｍ、８μｍである。
【０１０１】
前述したような連続的に整列した四角形パターンで構成された第１透過領域間には、前記第１透過領域Ｌに比べて四角状パターンの個数が少ない第２透過領域Ｍを構成する。
【０１０２】
前記第２透過領域Ｍは、結晶化が進められるあいだ前記複数の第１透過領域Ｌ間の離隔された空間を結晶化する役割を果たす。
【０１０３】
前記第２透過領域も前記第１透過領域の透過パターン定義と同一な方法を用いるが、前記第１透過領域間の空間を結晶化することができる少数の四角形パターンを用いる。例として、前記第２透過領域は第１四角形パターンＭ１と第２四角形パターンＭ２で構成され、望ましくは前記第１四角形パターンＭ１の縦の長さＹ１は２μｍであって、前記第２四角形パターンＭ２の縦の長さＹ２は４μｍの長さを有するように構成される。
【０１０４】
このとき、前記各透過領域パターンＬ、Ｍを定義する四角形パターンの横幅は同一で、数百μｍ〜数ｍｍとすることができる。
【０１０５】
前述のように構成されたマスク１００により非晶質シリコン膜の結晶化工程を進行すれば、従来とは違って短い時間で、広い面積に成長したグレーンを有する良質のポリシリコン薄膜を得ることができる。
【０１０６】
以下、図９Ａないし図９Ｆを参照して本発明による非晶質シリコンの結晶化工程を説明する。ここでは、説明を容易にするためにＸ１＝Ｙ１＝ＧＮ（Ｎ＞１の自然数）＝２μｍとして説明する。
【０１０７】
図９Ａないし図９Ｆは、本発明による非晶質シリコンの結晶化工程を順を追って示した工程平面図である。
【０１０８】
まず、基板１２０に絶縁膜であるバッファ層（図示せず）を形成し、前記バッファ層上部に非晶質シリコン膜１２２を蒸着する。
【０１０９】
次に、前記非晶質シリコン膜１２２を１次熱処理し、脱水素化過程を経る。
【０１１０】
図９Ａに示したように、前記非晶質シリコンが蒸着された基板１２０上部に前記図８で説明したマスク（図示せず）を位置させる。
【０１１１】
この際、前記基板１２０は前述したように、Ｘ−Ｙステージ（図示せず）に固定する。次に、１次レーザビーム照射工程を進める。
【０１１２】
１次レーザビーム照射工程が進行すると、前記マスク（図８の１００）に構成された各透過領域（図８のＬ、Ｍ）の形状に非晶質シリコン領域が結晶化されて結晶領域を形成する。
【０１１３】
すなわち、前記マスクの透過領域Ｌ、Ｍに対応する領域がポリシリコン膜Ｒ、Ｓで結晶化される。
【０１１４】
このとき、前記ポリシリコンで結晶化された領域Ｒ、Ｓはグレーン１２６が成長した領域Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｓ１、Ｓ２と、微細なポリシリコンの結晶粒１２８が生成した核生成領域Ｒ０、Ｓ０に分けられる。
【０１１５】
前記核生成領域Ｒ０、Ｓ０は、前記マスク（図８の１００）の透過パターンの縦の長さが４μｍ以上の各四角形パターン（図８のＬ２、Ｌ３、Ｌ４、Ｍ２）に対応する領域で生成する。
【０１１６】
前述のように、核生成領域Ｒ０、Ｓ０が生成する理由を以下説明する。
【０１１７】
既に説明したが、完全溶解領域帯のエネルギー強度を有するレーザビームを非晶質シリコン膜に照射すれば、前記レーザビームが触れた非晶質シリコン領域は完全溶解し、溶解した液状シリコンと固形シリコンの界面でグレーンが側面成長する。
【０１１８】
このとき、いくら広い領域を溶解したとしても、前記界面で成長するグレーンの長さは最大成長幅ＧＭＡＸ未満にとどまり、グレーンの最大成長幅ＧＭＡＸは基板の温度、レーザエネルギーの強度などの要因によって変わるが、所定の工程条件下ではほとんど一定の値を有する。現在実用化段階にある範囲は１μｍ〜１．５μｍ長さである。
【０１１９】
したがって、レーザビームによる溶解領域の幅が４μｍ以上であれば、両側の界面でグレーン１２６が成長し、形成された前記各グレーン領域Ｒ２、Ｒ３、Ｒ４、Ｓ２間には核生成領域Ｒ０、Ｓ０が発生する。
【０１２０】
結果的に、図示したように、前記マスク（図８の１００）に構成された各透過領域（図８のＬ、Ｍ）の第１四角形パターン（図８のＬ１、Ｍ１）に対応する結晶領域Ｒ１、Ｓ１を除外した残りの領域は、１μｍ〜１．５μｍの長さに成長した多数のグレーン１２６で構成されたグレーン領域と、前記グレーンの成長がない領域（核生成領域）Ｒ０、Ｓ０で構成される。
【０１２１】
次に図９Ｂに示したように、前記１次レーザビーム照射工程が完了すると、前記Ｘ−Ｙステージ（図示せず）またはマスク（図８の１００）を移動して、前記マスクの透過領域Ｌ、Ｍが前記四角形パターンの横幅（図８のＵ）より小さいか、同一の距離を数百μｍ〜数ｍｍ移動する。
【０１２２】
このとき、前記マスク（図８の１００）に構成された多数の透過領域Ｌ、Ｍは、前記結晶化された領域Ｒ０、Ｒ２、Ｒ３、Ｒ４、Ｓ０、Ｓ２と重なるように構成されるが、前記マスク（図８の１００）に構成された透過領域パターンＬ、Ｍのアウトラインが前記結晶領域においてグレーンが成長した領域Ｒ２、Ｒ３、Ｒ４、Ｓ２のグレーンとは平面的に微少に重なるようにする。
【０１２３】
このような状態で、２次レーザビーム照射を完了すると、図９Ｃに示したように、前記１次レーザビーム照射によって形成された結晶領域Ｒ、Ｓ中、前記マスク（図８の１００）の第２、第３、第４四角形パターンＬ２、Ｌ３、Ｌ４及びＭ２に対応する結晶領域内のグレーン領域Ｒ２、Ｒ３、Ｒ４及びＳ２のグレーンが前記核生成領域Ｒ０、Ｓ０方向にさらに成長するようになる。そうして、前記マスク（図８の１００）に構成された複数の第１透過領域（図８のＬ）と第２透過領域（図８のＭ）を画定する第１四角形パターンに対応する結晶領域Ｒ２、Ｓ２では、前記グレーン１２６の成長によって前記核生成領域が消える。
【０１２４】
また、２次レーザビーム照射によって横方向に新しい結晶領域が発生し、新しい結晶領域及びグレーン領域Ｒ５、Ｓ３と、核生成領域Ｒ０、Ｓ０が発生する。
【０１２５】
前述したような工程で２次レーザビーム照射により第２結晶領域が形成される。
【０１２６】
前記第２結晶領域の形成が完了すると、前記マスクまたはＸ−Ｙステージを前記マスクに構成した各透過領域の四角形パターンの横幅（図８のＵ）に相当する距離を、数百μｍ〜数ｍｍ横方向に移動して透過領域を配置する。
【０１２７】
この際も、前述したように、前記透過領域（図８のＬ、Ｍ）は前記第２次レーザビーム照射によって結晶化された結晶領域と重なる。すなわち、核生成領域Ｒ０、Ｒ０の全領域と重ねると同時に前記グレーン領域Ｒ３、Ｒ４、Ｒ５、Ｓ３のグレーン１２６と微少に重ねる構成である。
【０１２８】
前述のように構成した後、３次レーザビームを照射すれば、図９Ｄに示したように、前記第２次レーザビーム照射によって結晶化された結晶領域から横方向に結晶化がさらに進んだ新しい結晶領域が形成される。
【０１２９】
この際、図９Ｃの多数のグレーン領域Ｒ３、Ｒ４、Ｒ５、Ｓ３に属するグレーンが、前記核生成領域方向にさらに側面成長すると同時に、横方向に新しいグレーン成長領域Ｒ６、Ｓ４と核生成領域が形成される。
【０１３０】
このとき、前記マスク（図８の１００）の各透過領域パターンのうち１次レーザビーム照射時の第３四角形パターン（図８のＬ３）に対応する領域Ｒ３では、グレーンがさらに成長して前記結晶領域Ｒ３に存在した核生成領域が消えた状態である。
【０１３１】
すなわち、横方向に結晶化工程が進められるあいだ初期核生成領域は一定に成長した多数のグレーンで構成されたグレーン領域で再結晶化される。
【０１３２】
また、３次レーザビーム照射工程ではマスクパターン（図８の１００）の第２透過領域Ｍの第２四角形パターン（図８のＭ２）が、前記第１透過領域Ｌによって結晶化された結晶領域の一部領域と平面に重なる。
【０１３３】
このような状態でレーザビームを照射すれば、前記マスク（図８の１００）の第１透過領域パターン（図８のＬ）に対応して結晶化された一部グレーン領域Ｒ４と、前記第２透過領域パターン（図８のＭ）に対応して結晶化された一部グレーン領域Ｓ４が相互に接触し、各領域に属するグレーン１２６が連続的に成長する。すなわち、この二グレーン領域Ｒ４、Ｓ４のグレーンが相互結合する。
【０１３４】
前述したような結晶化を連続で進めると、図９Ｅに示したように、前記マスクに構成された複数の第１透過領域（図８のＬ）と第２透過領域（図８のＭ）によって完全なグレーン領域のみで構成された結晶領域Ｆが発生する。このような完全結晶領域Ｆに存在する成長したグレーン１２６の長さは、前記マスク（図８の１００）に構成された各第１透過領域パターン（図８のＬ）と第２透過領域パターン（図８のＭ）によって決定され、グレーン１２６の長さＺ１は第１透過領域パターン（図８のＬ）と第２透過領域パターン（図８のＭ）間の長さ、すなわち、結晶化されながら１方向に進められた各衝突領域１２４間の長さに該当する。
【０１３５】
このとき、前記マスクに構成された透過領域パターンの横幅と前記各透過領域パターンの間隔を調節して結晶化工程を進めることにより、グレーンの成長幅を調節することができる。もちろん、前記第２透過領域（図８のＭ）も前記横方向の長さを調節しなければならない。
【０１３６】
結晶化をさらに進めると、図９Ｆに示したように、図８のマスクは一定な成長幅Ｚ１を有するグレーン領域が複数存在する結晶領域を、一定な幅Ｚで横方向に連続して形成する。
【０１３７】
前述の方法で本発明による結晶化工程を進めると、横方向に移動するだけで、短い時間で広い面積の非晶質シリコン膜を結晶質シリコン膜に結晶化できる。
【０１３８】
このような方法は、駆動素子またはスイッチング素子を製作することに適用することができる。
【０１３９】
一般的に液晶表示装置の解像度が高まれば、信号線と走査線のパッドピッチが短くなり、一般的な駆動回路実装方法であるＴＣＰ（Tape Carrier Package）はボンディング自体が難しくなる。
【０１４０】
しかし、ポリシリコンで基板に直接駆動回路を作れば、駆動ＩＣ費用も減らすことができて実装も簡単になる。
【０１４１】
図１０は、データ駆動回路１３４ａとゲート駆動回路１３４ｂが基板に実装された液晶パネルを概略的に示した平面図である。
【０１４２】
図示したように、液晶パネル１３０は大別して表示部１３２と駆動部１３５で構成することができ、前記表示部１３２にはスイッチング素子（図示せず）が構成されて、前記駆動部には駆動回路１３４ａ、１３４ｂを構成するＣＭＯＳ素子が構成される。
【０１４３】
前記ＣＭＯＳ素子Ｃは、図１１に示したように、Ｎ型トランジスタＣ１とＰ型トランジスタＣ２を結合させた相補型ＭＯＳ素子であり、インバータで作動する回路であって、ごく小さな電力を消耗する長所があるので駆動回路を構成する駆動素子に用いられる。
【０１４４】
前記ＣＭＯＳ素子は、速い動作特性を必要とするので、前述したようなポリシリコン層をアクティブ層で用い、前記スイッチング素子もポリシリコン層をアクティブ層で用いれば、速い移動度を得ることができ、その結果液晶パネルの画質が改善されるという長所がある。
【０１４５】
前記駆動素子とスイッチング素子は同時に製作することができ、以下、図面を参照して簡略に説明する。
【０１４６】
以下、図１１は前記スイッチング素子とＣＭＯＳ素子の断面を示した断面図である。示した図面の左側に構成された素子はスイッチング素子Ｔであって、右側に構成された素子はＣＭＯＳ素子Ｃである。
【０１４７】
以下、前記スイッチング素子とＣＭＯＳ素子の製作工程を簡略に説明する。スイッチング素子はｎ型トランジスタで製作することを例に挙げて説明する。
【０１４８】
まず、スイッチング素子領域とＣＭＯＳ素子領域が定義された透明な絶縁基板１５０上に窒化シリコン（ＳｉＮＸ）または酸化シリコン（ＳｉＯ２）を蒸着してバッファ層１５２を形成する。
【０１４９】
次に、前記バッファ層１５２上に水素を含んだ非晶質シリコン（ａ−Ｓｉ:Ｈ）を蒸着した後脱水素化過程を経る。
【０１５０】
次に、前述したような本発明による実施例の方法を利用して、前記脱水素化過程を経た非晶質シリコン層を結晶化してポリシリコン層に形成する。次に、前記ポリシリコン層を所定の形状でパターンする。
【０１５１】
前記ポリシリコン層は、スイッチング素子領域ＴとＣＭＯＳ素子領域Ｃに同時に配設される。
【０１５２】
このとき、前記各素子領域Ｔ、Ｃにパターンされたポリシリコン層１５４、１５６、１５８は、各々アクティブチャネル領域１５４ａ、１５６ａ、１５８ａと不純物領域１５４ｂ、１５６ｂ、１５８ｂに定義される。
【０１５３】
次に、前記パターンされたポリシリコン層１５４、１５６、１５８の上部に絶縁膜１６０を形成した後、前記各アクティブ領域１５４、１５６、１５８の上部にゲート電極１６２、１６４、１６６を形成する。
【０１５４】
次に、前記ゲート電極１６２、１６４、１６６が形成された基板１５０の全面に層間絶縁膜１６８を形成した後、これをパターンして前記スイッチング素子Ｔと駆動素子（ｎ型薄膜トランジスタとｐ型薄膜トランジスタ）Ｃの各不純物領域１５４ｂ、１５６ｂ、１５８ｂを露出する。
【０１５５】
次に、前記露出された不純物領域１５４ｂ、１５６ｂ、１５８ｂにイオンをドーピングするが、前記スイッチング素子Ｔはｎ型であり、前記駆動素子Ｎ中第１素子Ｃ１がｎ型であるのでこれら領域を除外した残りの領域はフォトレジストのような手段で遮ってイオンをドーピングする。
【０１５６】
次に、前記ｎ＋イオンがドーピングされた領域を遮断して、前記駆動素子中第２素子Ｃ２の不純物領域１５８ｂにｐ＋イオンをドーピングする。
【０１５７】
次に、前記各素子の不純物領域と接触する各素子のソース電極１７０ａ、１７２ａ、１７４ａとドレーン電極１７０ｂ、１７２ｂ、１７４ｂを形成する。
【０１５８】
前述したような工程で、画素部のスイッチング素子Ｔと駆動部のＣＭＯＳ素子Ｃが製作され、前記各素子が構成された基板１５０の全面に絶縁膜である保護膜１７６を形成し、前記スイッチング素子Ｔのドレーン電極１７０ｂを露出する。
【０１５９】
前記各ドレーン電極１７０ｂと接触する透明画素電極１７８を形成することによって液晶パネルが完成される。
【０１６０】
前述したような駆動素子とスイッチング素子のアクティブ層を本発明によるポリシリコン形成方法を適用して製作するので、さらに工程時間が短くすることができる。
【０１６１】
【発明の効果】
したがって、本発明による結晶化方法で非晶質シリコンをポリシリコンに結晶化するならば下記のような効果がある。
【０１６２】
すなわち、階段状をなすように四角状パターンを内部に構成した三角状（“v"状）の複数個のレーザビームパターンを横方向に移動しながら結晶化を進めることにより、短い時間に大きな面積を結晶化でき、工程時間を短縮できる効果がある。
【０１６３】
また、グレーンの成長長さをさらに拡大できる効果がある。
【０１６４】
前述した効果によって生産性を向上できる。
【図面の簡単な説明】
【図１Ａ】ＳＬＳ結晶化装置を示した図面、
【図１Ｂ】図１Ａのマスクを示した平面図、
【図２】結晶化が一部進められた基板を示した図面、
【図３Ａ】従来の第１例による結晶化工程を示した工程平面図、
【図３Ｂ】従来の第１例による結晶化工程を示した工程平面図、
【図３Ｃ】従来の第１例による結晶化工程を示した工程平面図、
【図４】従来の第２例によるマスクを示した平面図、
【図５Ａ】従来の第２例による結晶化工程を示した工程平面図、
【図５Ｂ】従来の第２例による結晶化工程を示した工程平面図、
【図５Ｃ】従来の第２例による結晶化工程を示した工程平面図、
【図６】従来の第３例によるマスクを示した平面図、
【図７Ａ】従来の第３例による結晶化工程を示した工程平面図、
【図７Ｂ】従来の第３例による結晶化工程を示した工程平面図、
【図７Ｃ】従来の第３例による結晶化工程を示した工程平面図、
【図７Ｄ】従来の第３例による結晶化工程を示した工程平面図、
【図７Ｅ】従来の第３例による結晶化工程を示した工程平面図、
【図７Ｆ】従来の第３例による結晶化工程を示した工程平面図、
【図８】本発明の実施例によるマスクを示した平面図、
【図９Ａ】本発明の第２実施例による結晶化工程を示した工程平面図、
【図９Ｂ】本発明の第２実施例による結晶化工程を示した工程平面図、
【図９Ｃ】本発明の第２実施例による結晶化工程を示した工程平面図、
【図９Ｄ】本発明の第２実施例による結晶化工程を示した工程平面図、
【図９Ｅ】本発明の第２実施例による結晶化工程を示した工程平面図、
【図９Ｆ】本発明の第２実施例による結晶化工程を示した工程平面図、
【図１０】一般的な液晶パネルを概略的に示した平面図、
【図１１】液晶パネルに構成されるスイッチング素子とＣＭＯＳ素子の断面図である。
【符号の説明】
Ｌ:第１透過領域パターン
Ｍ:第２透過領域パターン

Claims (17)

  1. 非晶質シリコン薄膜が形成された基板を準備する段階と;
    前記基板を固定手段に固定する段階と;
    前記基板の上部に、階段状の外形を有する三角状の透過領域が複数個並んだ透過領域と、遮断領域とから構成されたマスクを、配置する段階と;
    前記マスクにレーザビームを照射して、前記非晶質シリコン薄膜に前記マスクの透過領域を通して形状化されたレーザビームを照射する段階と;
    前記レーザビームが照射された領域が完全に溶解した後に結晶化し、グレーン領域と核生成領域が存在する三角状の第１結晶領域を形成する第１結晶化段階と;
    前記マスクを横方向に所定の距離を移動させて、前記マスクの透過領域を通して形状化されたレーザビームパターンを照射し、前記第１結晶領域内の複数のグレーン領域に属するグレーンが前記核生成領域に成長して、横方向に新しいグレーン領域と核生成領域が形成される第２結晶化段階と;
    前記第２結晶化段階と同一の工程で基板の横方向に結晶化を連続で進める段階とを含むポリシリコン結晶化方法。
  2. 前記マスクに構成されて、階段状の外形を有する三角状の透過領域は、縦方向に第１透過領域と第２透過領域に区分され、それぞれ横幅が同一であって縦の長さが異なる多数の四角形パターンが１方向に整列することにより定義された形態であることを特徴とする請求項１に記載のポリシリコン結晶化方法。
  3. 前記透過領域を定義する第１の四角形パターンの縦の長さは、グレーンの最大成長幅の二倍より小さいか、同一であることを特徴とする請求項２に記載のポリシリコン結晶化方法。
  4. 前記透過領域を定義する多数の四角形パターンそれぞれの縦の長さは、直前に位置した四角状パターンの長さに比べてさらに長いことを特徴とする請求項２に記載のポリシリコン結晶化方法。
  5. 前記透過領域を定義する四角形パターンの縦の長さは、直前に位置した四角状パターンの縦の長さに比べて、前記グレーンの最大の成長幅より小さいか、同一の大きさずつ大きくなるという関係を有することを特徴とする請求項２ないし４のいずれか一つに記載のポリシリコン結晶化方法。
  6. 前記透過領域を定義する四角形パターンの縦の長さは、前記直前に位置した四角形パターンの縦の長さより１μｍずつ大きくなることを特徴とする請求項５に記載のポリシリコン結晶化方法。
  7. 前記透過領域を定義する四角形パターンの縦の長さは、直前に位置した四角形パターンの縦の長さに比べて、前記グレーンの最大の成長幅の二倍より小さいか、同一の大きさずつ大きくなるという関係を有することを特徴とする請求項２ないし４のいずれか一つに記載のポリシリコン結晶化方法。
  8. 前記透過領域を定義する四角形パターンの縦の長さは、前記直前に位置した四角形パターンの縦の長さより２μｍずつ大きくなることを特徴とする請求項７に記載のポリシリコン結晶化方法。
  9. 前記第２透過領域は、前記第１透過領域の間の領域に位置し、前記第１透過領域に比べて四角形パターンの個数が少ないことを特徴とする請求項２に記載のポリシリコン結晶化方法。
  10. マスクと前記固定手段は、前記四角形パターンの横幅以下の距離を移動することを特徴とする請求項２に記載のポリシリコン結晶化方法。
  11. 遮断領域と、階段状の外形を有する三角状（“v"）の透過領域複数個が相互に間隔をあけて配設されており、連続側面結晶化（ＳＬＳ）装置に用いられて階段状の外形を有する三角状（“v"）のレーザビームパターンを形成することを特徴とするポリシリコン結晶化方法に用いられるマスク。
  12. 前記マスクに配設された、階段状の外形を有する三角状（“v"）の透過領域は、縦方向に第１透過領域と第２透過領域に区分され、それぞれ横幅が同一であって縦の長さが異なる複数の四角状パターンが１方向に整列していることにより定義された形態であることを特徴とする請求項１１に記載のポリシリコン結晶化方法に用いられるマスク。
  13. 前記透過領域を定義する複数の四角形パターンそれぞれの縦の長さは、直前に位置した四角形パターンの縦の長さに比べてさらに長いことを特徴とする請求項１１に記載のポリシリコン結晶化方法に用いられるマスク。
  14. 前記透過領域を定義する四角形パターンは、その縦の長さが、直前に位置した四角形パターンの縦の長さに比べて、レーザビームによって照射された領域が溶解した後に結晶化したグレーン領域の最大の成長幅より小さいか、同じ大きさずつ大きくなるという関係を有して整列していることを特徴とする請求項１１ないし１３のいずれか一つに記載のポリシリコン結晶化方法に用いられるマスク。
  15. 前記透過領域を定義する四角形パターンの縦の長さは、前記直前に位置した四角形パターンの縦の長さより１μｍずつ大きくなることを特徴とする請求項１４に記載のポリシリコン結晶化方法に用いられるマスク。
  16. 前記透過領域を定義する四角形パターンは、その縦の長さが、直前に位置した四角形パターンの縦の長さに比べて、レーザビームによって照射された領域が溶解した後に結晶化したグレーン領域の最大の成長幅の二倍より小さいか、同じ大きさずつ大きくなる関係を有して整列していることを特徴とする請求項１１ないし１３のいずれか一つに記載のポリシリコン結晶化方法に用いられるマスク。
  17. 前記透過領域を定義する四角形パターンの縦の長さは、前記直前に位置した四角形パターンの縦の長さより２μｍずつ大きくなることを特徴とする請求項１６に記載のポリシリコン結晶化方法に用いられるマスク。
JP2002167971A 2001-06-07 2002-06-07 ポリシリコン結晶化方法及びそれに用いられるマスク Expired - Fee Related JP4296380B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-31624 2001-06-07
KR10-2001-0031624A KR100424593B1 (ko) 2001-06-07 2001-06-07 실리콘 결정화방법

Publications (2)

Publication Number Publication Date
JP2003045803A JP2003045803A (ja) 2003-02-14
JP4296380B2 true JP4296380B2 (ja) 2009-07-15

Family

ID=19710468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002167971A Expired - Fee Related JP4296380B2 (ja) 2001-06-07 2002-06-07 ポリシリコン結晶化方法及びそれに用いられるマスク

Country Status (4)

Country Link
US (2) US6770545B2 (ja)
JP (1) JP4296380B2 (ja)
KR (1) KR100424593B1 (ja)
CN (1) CN1240884C (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
CA2389607A1 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100796758B1 (ko) 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100484399B1 (ko) * 2002-05-23 2005-04-20 엘지.필립스 엘시디 주식회사 실리콘의 결정화용 마스크 및 결정화 방법
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
US7622370B2 (en) 2002-08-19 2009-11-24 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and a structure of such film regions
TWI303452B (en) * 2002-11-01 2008-11-21 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method
KR100646160B1 (ko) * 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법
CN100397560C (zh) * 2003-01-08 2008-06-25 三星电子株式会社 多晶硅薄膜晶体管阵列板及其制造方法
KR101191837B1 (ko) 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
KR100956339B1 (ko) * 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
KR100542984B1 (ko) * 2003-02-26 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터
JP4470395B2 (ja) * 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
KR100956947B1 (ko) * 2003-06-12 2010-05-12 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100492352B1 (ko) * 2003-06-12 2005-05-30 엘지.필립스 엘시디 주식회사 실리콘 결정화 방법
KR100997275B1 (ko) * 2003-06-12 2010-11-29 엘지디스플레이 주식회사 실리콘 결정화 방법
KR100720452B1 (ko) * 2003-06-30 2007-05-22 엘지.필립스 엘시디 주식회사 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
JP2005032847A (ja) * 2003-07-09 2005-02-03 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法およびデバイス
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
KR100543007B1 (ko) 2003-10-14 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR100543010B1 (ko) 2003-10-20 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR101032943B1 (ko) * 2003-12-19 2011-05-06 삼성전자주식회사 결정화용 광마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR100698056B1 (ko) * 2003-12-26 2007-03-23 엘지.필립스 엘시디 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
KR100631013B1 (ko) 2003-12-29 2006-10-04 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR100663298B1 (ko) * 2003-12-29 2007-01-02 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법
KR20050068207A (ko) 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 ２-블록 레이저 마스크 및 이를 이용한 결정화방법
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
CN101123184A (zh) * 2004-03-31 2008-02-13 日本电气株式会社 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
US7611577B2 (en) * 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
KR100662782B1 (ko) * 2004-04-14 2007-01-02 엘지.필립스 엘시디 주식회사 레이저 마스크 및 이를 이용한 결정화방법
JP2006041092A (ja) * 2004-07-26 2006-02-09 Nikon Corp 熱処理方法及び熱処理装置、並びにマスク
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
CN100394548C (zh) * 2004-11-25 2008-06-11 友达光电股份有限公司 制造多晶硅层的方法及其光罩
FR2879345B1 (fr) * 2004-12-10 2007-05-11 Lg Philips Lcd Co Ltd Masque pour laser et procede de cristallisation utilisant le masque
CN100377386C (zh) * 2004-12-15 2008-03-26 友达光电股份有限公司 选择性激光结晶的方法及其制造的显示面板
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR100833956B1 (ko) * 2005-05-04 2008-05-30 엘지디스플레이 주식회사 비정질 실리콘 결정화용 광학 마스크
TWI298111B (en) * 2005-06-03 2008-06-21 Au Optronics Corp A mask used in a sequential lateral solidification process
TWI299431B (en) * 2005-08-23 2008-08-01 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method thereof
TW200733240A (en) 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
KR100742380B1 (ko) 2005-12-28 2007-07-24 삼성에스디아이 주식회사 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법
TWI299442B (en) * 2006-08-18 2008-08-01 Ind Tech Res Inst Method for crystalizing amorphous silicon layer and mask therefor
JP5348850B2 (ja) * 2007-04-05 2013-11-20 住友重機械工業株式会社 ビーム照射装置
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI418037B (zh) 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
JP2009135448A (ja) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
KR20120048240A (ko) * 2010-11-05 2012-05-15 삼성모바일디스플레이주식회사 연속측면고상화(Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ:ＳＬＳ)를 이용한 결정화 장치, 결정화 방법 및 유기 발광 디스플레이 장치의 제조 방법
JP6221088B2 (ja) * 2012-01-31 2017-11-01 株式会社ブイ・テクノロジー レーザアニール装置及びレーザアニール方法
JP5725518B2 (ja) * 2013-04-17 2015-05-27 株式会社日本製鋼所 レーザ光遮蔽部材、レーザ処理装置およびレーザ光照射方法
CN103839825A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN104528729B (zh) * 2014-12-24 2016-08-24 大连理工大学 一种电子束熔炼多晶硅粉体横向拉锭的装置及方法
JP6655301B2 (ja) 2015-05-19 2020-02-26 株式会社ブイ・テクノロジー レーザアニール装置及び薄膜トランジスタの製造方法
CN110165017B (zh) * 2019-04-18 2021-08-24 中国科学院宁波材料技术与工程研究所 制备隧穿氧钝化接触结构的快速退火方法
CN111403287B (zh) * 2020-03-24 2023-12-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992523A (ja) * 1982-11-18 1984-05-28 Nec Corp 結晶成長法
JP3180481B2 (ja) * 1992-11-24 2001-06-25 日新電機株式会社 薄膜トランジスタ用単結晶シリコン層の形成方法
US5821135A (en) * 1996-10-16 1998-10-13 Xerox Corporation Methods for and applications of making buried structures in semiconductor thin films
US5920380A (en) * 1997-12-19 1999-07-06 Sandia Corporation Apparatus and method for generating partially coherent illumination for photolithography
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR100293524B1 (ko) * 1999-05-28 2001-06-15 구본준 비진공 공정을 이용한 결정화장치 및 방법
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100405080B1 (ko) * 2001-05-11 2003-11-10 엘지.필립스 엘시디 주식회사 실리콘 결정화방법.
EP1421421A4 (en) * 2001-07-20 2005-10-05 Essex Corp METHOD AND DEVICE FOR OPTICAL SIGNAL PROCESSING USING AN OPTICAL TERMINATED DELAYING LINE

Also Published As

Publication number Publication date
US7015123B2 (en) 2006-03-21
JP2003045803A (ja) 2003-02-14
US20020197759A1 (en) 2002-12-26
KR100424593B1 (ko) 2004-03-27
CN1396317A (zh) 2003-02-12
CN1240884C (zh) 2006-02-08
KR20020093194A (ko) 2002-12-16
US20040224487A1 (en) 2004-11-11
US6770545B2 (en) 2004-08-03

Similar Documents

Publication Publication Date Title
JP4296380B2 (ja) ポリシリコン結晶化方法及びそれに用いられるマスク
JP4297210B2 (ja) シリコン結晶化方法
KR100558678B1 (ko) 폴리실리콘 결정화방법
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
JP3642546B2 (ja) 多結晶半導体薄膜の製造方法
US20040192013A1 (en) Method for fabricating single crystal silicon film
KR100492152B1 (ko) 실리콘 결정화방법
KR100418745B1 (ko) 실리콘 결정화방법
KR100956947B1 (ko) 실리콘 결정화 방법
KR20060106170A (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP4571486B2 (ja) 結晶化装備及びこれを用いた結晶化方法
KR20030093925A (ko) 액티브 매트릭스형 표시 장치와 그 제조 방법
KR20030056248A (ko) 레이저를 이용한 실리콘 박막의 결정화 방법
JP2004165598A (ja) アクティブ・マトリクス型表示装置とその製造方法
JP2009152224A (ja) 半導体素子の製造方法、アクティブマトリクス基板の製造方法、表示装置の製造方法、及び、レーザー結晶化装置
KR101137734B1 (ko) 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置
JPH11121756A (ja) 半導体装置の製造方法
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
JPH10242050A (ja) 半導体薄膜、半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4296380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees