KR100542984B1 - 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터 - Google Patents

다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터 Download PDF

Info

Publication number
KR100542984B1
KR100542984B1 KR1020030012101A KR20030012101A KR100542984B1 KR 100542984 B1 KR100542984 B1 KR 100542984B1 KR 1020030012101 A KR1020030012101 A KR 1020030012101A KR 20030012101 A KR20030012101 A KR 20030012101A KR 100542984 B1 KR100542984 B1 KR 100542984B1
Authority
KR
South Korea
Prior art keywords
thin film
polycrystalline silicon
silicon thin
width
laser beam
Prior art date
Application number
KR1020030012101A
Other languages
English (en)
Other versions
KR20040076751A (ko
Inventor
박지용
박혜향
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030012101A priority Critical patent/KR100542984B1/ko
Priority to US10/690,507 priority patent/US20040163585A1/en
Priority to JP2004033387A priority patent/JP2004260160A/ja
Publication of KR20040076751A publication Critical patent/KR20040076751A/ko
Application granted granted Critical
Publication of KR100542984B1 publication Critical patent/KR100542984B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 다결정 실리콘 박막을 제조하는 방법 및 그 제조 방법에 의해 제조되는 다결정 실리콘 박막을 이용하는 박막 트랜지스터에 관한 것으로, 레이저빔을 이용하여 비정질 실리콘 박막을 결정화할 때 상기 레이저빔이 중첩 조사되는 영역이 0.5 ㎛보다 큰 것을 특징으로 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해 제조되는 박막 트랜지스터를 제공함으로써, 전류 특성 등이 우수한 박막 트랜지스터를 제공할 수 있다.
다결정 실리콘 박막, 박막 트랜지스터, SLS 방법

Description

다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해 제조된 다결정 실리콘 박막을 사용하여 제조되는 박막 트랜지스터{METHOD FOR MANUFACTURING POLYCRYSTALLINE SILICON THIN FILM AND THIN FILM TRANSISTOR USING POLYCRYSTALLINE SILICON THIN FILM THEREBY}
도 1a 및 도 1b는 통상의 일실시예에 따른 SLS 결정화 방법 및 그 방법에 의해 제조된 다결정 실리콘의 개략적인 형태를 나타내는 도면이다.
도 2a 내지 도 2d는 본 발명의 실시예들에 따라 중첩 영역의 폭을 각각 0.5, 1, 1.5, 2 ㎛으로 달리하여 형성된 다결정 실리콘 결정립의 조직을 보여주는 사진이다.
도 3은 도 2a 내지 도 2d의 결정립 구조를 가지는 다결정 실리콘 박막(길이 3.5 ㎛)에서 프라이머리 결정립 경계로부터 1 ㎛, 1.75 ㎛, 2.5 ㎛에서 결정립의 폭을 정량화한 값을 보여주는 그래프이다.
도 4는 도 2a 내지 도 2d의 구조를 가지는 다결정 실리콘 박막을 이용하여 제조한 TFT의 전계 이동도를 나타내는 그래프이다.
도 5는 도 2a 내지 도 2d의 구조를 가지는 다결정 실리콘 박막을 이용하여 제조한 TFT의 문턱 전압 특성을 나타내는 그래프이다.
[산업상 이용분야]
본 발명은 다결정 실리콘 박막의 제조 방법 및 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 원주형 모양을 가지는 다결정 실리콘의 결정립의 폭을 크게 할 수 있는 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해 제조된 다결정 실리콘 박막을 사용하는 박막 트랜지스터에 관한 것이다.
[종래 기술]
SLS 결정화 기술을 이용하여 기판 상에 다결정 또는 단결정인 입자가 거대 실리콘 그레인(large silicon grain)을 형성할 수 있으며, 이를 이용하여 TFT를 제작하였을 때, 단결정 실리콘으로 제작된 TFT의 특성과 유사한 특성을 얻을 수 있는 것으로 보고되고 있다.
이를 구현하는 방법으로는 PCT 국제 특허 WO 97/45827호 및 미국 특허 제6,322,625호에서 개시된 바와 같이, 비정질 실리콘을 증착한 후 SLS 기술로 전체 기판 상의 비정질 실리콘을 다결정 실리콘으로 변환하거나, 기판 상의 선택 영역만을 결정화하는 기술이 개시되어 있다.
또한, 미국 특허 제6,177,391호에서는 SLS 결정화 기술을 이용하여 거대 입자 실리콘 그레인을 형성하여 드라이버와 화소 배치를 포함한 LCD 디바이스용 TFT 제작시 액티브 채널 방향이 SLS 결정화 방법에 의하여 성장된 결정립 방향에 대하여 평행한 경우 전하 캐리어 방향에 대한 결정립계의 배리어 효과가 최소가 되므로 단결정 실리콘에 버금가는 TFT 특성을 얻을 수 있는 반면, 액티브 채널 방향과 결정립 성장 방향이 90 °인 경우 TFT 특성이 전하 캐리어의 트랩으로 작용하는 많은 결정립 경계가 존재하게 되며, TFT 특성이 크게 저하된다.
이는 통상적으로 SLS 방법이 비정질 실리콘 층에 레이저빔을 2회 이상 중첩 조사하여 결정질 실리콘을 측면 성장시킴으로써 결정화하는 방법이다. 이를 이용하여 제조한 다결정 실리콘 결정립은 한 방향으로 길쭉한 원주형 모양을 가지는 것을 특징으로 하며, 결정립의 유한한 크기로 인하여, 인접한 결정립 사이에는 결정립 경계가 발생하기 때문이다.
실제로, 액티브 매트릭스 디스플레이 제작시 구동 회로내의 TFT와 화소 셀 영역 내의 TFT는 일반적으로 90°의 각도를 갖는 경우가 있으며, 이때, 각 TFT의 특성을 크게 저하시키지 않으면서, TFT간 특성의 균일성을 향상시키기 위해서는 결정 성장 방향에 대한 액티브 채널 영역의 방향을 30°내지 60°의 각도로 기울어지게 제작함으로써 디바이스의 균일성을 향상시킬 수 있다.
그러나, 이 방법 역시 SLS 결정화 기술에 의해 형성되는 유한 크기의 결정립을 이용함으로써, 치명적인 결정립 경계가 액티브 채널 영역 내에 포함될 확률이 존재하며, 따라서, TFT 간 특성 차이를 야기시키는 예측할 수 없는 불균일성이 존재하게 된다는 문제점이 있다.
또한, 액티브 채널의 방향과 결정립 성장 방향이 평행한 경우에도 TFT 특성은 결정립의 길이뿐만 아니라 성장 방향이 같은 나란히 배열된 결정립 사이의 간격(결정립의 폭)에 따라 달라지게 된다. 결정립의 폭이 작은 경우에는 전하 이 동시 스캐터링 효과(scattering effect)에 의해 전계 이동도가 크게 저하된다는 문제점이 있다.
따라서, 일정한 크기 이상의 결정립 폭을 갖는 결정립을 제조하는 제조 방법이 요구되고 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 우수한 특성을 갖는 다결정 실리콘 박막을 제조할 수 있는 다결정 실리콘 박막의 제조 방법을 제공하는 것이다.
또한, 본 발명은 상기의 제조 방법을 사용함으로써 전류 특성 등이 우수한 박막 트랜지스터를 제공하는 것이다.
본 발명은 상기한 목적을 달성하기 위하여,
레이저빔을 이용하여 비정질 실리콘 박막을 결정화할 때 상기 레이저빔이 중첩 조사되는 영역이 0.5 ㎛보다 크고 레이저빔이 투과하는 영역의 폭 미만인 제조 방법에 의해서 제조되며, 상기 다결정 실리콘 박막의 결정립의 평균 폭이 0.2 ㎛ 이상인 박막 트랜지스터를 제공한다.
또한, 본 발명은
SLS 결정화 방법으로 다결정 실리콘 박막을 제조하는 방법에 있어서, 사용되는 마스크가 하기의 식을 만족하는 디자인을 갖는 것을 특징으로 하는 다결정 실리콘 박막의 제조 방법을 제공한다.
[식]
a ＞ b + 1,
상기 식에서, 단위는 ㎛이고, a는 레이저가 투과하는 영역의 폭, b는 레이저가 투과하지 못하는 영역을 나타낸다.
이하, 본 발명을 도면을 참조하여 더욱 상세히 설명한다. 본 발명에서 사용되는 a 및 b는 단위가 ㎛인 길이를 나타낸다.
도 1a 및 도 1b는 통상의 SLS 결정화 방법 및 그 방법에 의해 제조된 다결정 실리콘의 개략적인 형태를 나타내는 도면이다.
도 1a에서와 같이 SLS(Sequential Lateral Solidification) 방법으로 비정질 실리콘을 결정화시키는 방법에서 사용되는 마스크는 레이저빔이 투과되는 영역(폭: a)과 투과하지 못하는 영역(폭: b)이 연속적으로 배열된 형태를 가진다.
상기 폭 a, b는 프라이머리 결정립 경계와 수직인 방향으로 직선 길이로 측정하였을 때 마스크에 의해 빛이 투과하는 영역과 투과하지 못하는 영역으로 정의된다.
또한, 결정립 경계가 액티브 채널(active channel) 영역 내에 존재할 때 TFT 특성에 치명적인 영향을 주는 결정립 경계, 즉, 액티브 채널 방향의 수직 방향에 대한 결정립 경계의 기울어짐 각도가 -45 °≤θ≤45 °인 "프라이머리" 결정립 경계라 정의하며, 프라이머리 결정립 경계와 수직으로 형성되어 있는 "세컨더리" 결정립 경계 사이의 거리를 결정립 경계의 폭(W)이라고 정의하며, 통상 오차 범위에 속하는 결정립 경계의 거리라고 정의한다.
위와 같이 레이저빔을 상기 마스크를 통과하여 비정질 실리콘 박막층에 조사하면 레이저빔이 투과한 영역에서는 비정질 실리콘의 용해와 응고에 의해 다결정 실리콘 결정립이 측면 성장이 일어나지 못하게 되므로 한 방향으로 길쭉한 원주형의 결정립을 가지는 다결정 실리콘 박막층이 형성되고 레이저빔이 투과하지 못하는 영역에서는 비정질 실리콘이 남아 있다.
도 1b와 같이, 스테이지 이동에 의해 마스크를 이동하여 비정질 실리콘 박막층과 이미 결정화된 다결정 실리콘층의 일부가 노출되도록 중첩하여 레이저빔을 조사하면 비정질 실리콘 및 결정질 실리콘이 용해되고 이후 냉각이 되면서 마스크에 가려 용해되지 않은 기 형성된 다결정 실리콘 결정립에 실리콘 원자가 부착되어 결정립이 성장하여 폭이 W인 한 방향으로 길쭉한 원주형 결정립을 가지게 된다.
한편, 레이저빔을 재차 중첩 조사할 경우, 중첩된 부분의 기형성된 결정립은 다시 용해되고 이 용해되는 영역의 폭(o)에 의해 결정화된 다결정 실리콘 결정립의 폭(W)이 달라지게 된다.
도 2a 내지 도 2d는 본 발명의 실시예들에 따라 중첩 영역의 폭을 각각 0.5, 1, 1.5, 2 ㎛으로 달리하여 형성된 다결정 실리콘 결정립의 조직을 보여주는 사진이다.
도 3은 도 2a 내지 도 2d의 결정립 구조를 가지는 다결정 실리콘 박막(길이 3.5 ㎛)에서 프라이머리 결정립 경계로부터 1 ㎛, 1.75 ㎛, 2.5 ㎛에서 결정립의 폭을 정량화한 값을 보여주는 그래프이다.
도 2a 내지 도 2d 및 도 3을 참조하면, 중첩 영역이 2 ㎛인 경우 결정립의 폭은 0.6 ㎛ 이상이며, 중첩이 감소하여 중첩이 0.5 ㎛인 경우 결정립의 폭은 0.2 ㎛ 정도의 크기를 가진다. 이와 같이, 레이저빔이 중첩 조사되는 영역의 폭(o)이 감소하게 되면 다결정 실리콘 결정립의 폭(W)은 감소하게 된다.
도 4는 도 2a 내지 도 2d의 구조를 가지는 다결정 실리콘 박막을 이용하여 제조한 TFT의 전계 이동도를 나타내는 그래프이고, 도 5는 도 2a 내지 도 2d의 구조를 가지는 다결정 실리콘 박막을 이용하여 제조한 TFT의 문턱 전압 특성을 나타내는 그래프이다.
도 4 및 도 5를 참조하면, 중첩이 큰 경우에는 전계 이동도 높고 문턱 전압은 낮은 우수한 TFT의 특성을 나타낸다. 중첩이 1 ㎛ 이상 되어 결정립 폭의 평균값이 0.2 ㎛보다 크게 되며, 이러한 경우에는 중첩 정도에 따른 TFT 특성 차이가 비교적 적고 우수한 특성을 보인다. 이에 반해 중첩이 0.5 ㎛로 결정화하여 다결정 실리콘 결정립 폭(width)의 평균이 0.2 ㎛ 정도인 경우 전계 이동도는 크게 저하되었으며 문턱 전압도 높아졌으며 TFT간 불균일한 특성을 나타낸다.
따라서, 결정화시 레이저빔이 중첩 조사되는 영역(overlap)을 0.5 ㎛ 이상 되게 하면 평균 결정립의 폭이 0.2 ㎛ 이상인 다결정 실리콘 박막을 형성할 수 있고 이를 이용하여 제조한 TFT는 균일하고 우수한 특성을 갖게 된다.
즉, 투명 영역인 도 1a의 a와 불투명 영역인 b와의 관계에서 중첩되는 부분은 a-b가 되고 a-b가 1 ㎛ 이상이면 평균 결정립의 폭이 0.2 ㎛ 이상인 다결정 실리콘 박막을 형성할 있다.
이를 식으로 정리하면 다음과 같이 된다.
[식]
a ＞ b + 1,
상기 식에서, 단위는 ㎛이고, a는 레이저가 투과하는 영역의 폭, b는 레이저가 투과하지 못하는 영역을 나타낸다.
본 발명에서 사용하는 레이저에 의한 결정화 방법으로는 SLS 방법을 사용하는 것이 바람직하다.
또한, 본 발명에서 사용되는 마스크는 직사각형의 형태를 갖는 마스크를 사용하는 것이 바람직하다.
이상 설명한 바와 같이, 본 발명에서는 SLS 결정화시 기형성된 결정질 실리콘에 레이저 빔을 조사하는 영역을 최적화함으로써 결정립의 폭을 일정 크기 이상으로 증가시키고 이를 통하여 우수한 특성을 가지는 TFT용 다결정 실리콘 박막을 제조할 수 있다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 레이저빔을 이용하여 비정질 실리콘 박막을 결정화할 때 상기 레이저빔이 중첩 조사되는 영역이 0.5 ㎛보다 크고 레이저빔이 투과하는 영역의 폭 미만인 제조 방법에 의해서 제조되며, 상기 다결정 실리콘 박막의 결정립의 평균 폭이 0.2 ㎛ 이상인 박막 트랜지스터.
  5. 삭제
  6. 레이저빔을 사용하여 비정질 실리콘을 결정화하여 다결정 실리콘 박막을 제조하는 방법에 있어서,
    사용되는 마스크가 하기의 식을 만족하는 디자인을 갖는 것을 특징으로 하는 다결정 실리콘 박막의 제조 방법:
    [식]
    a ＞ b + 1,
    상기 식에서, 단위는 ㎛이고, a는 레이저가 투과하는 영역의 폭, b는 레이저가 투과하지 못하는 영역을 나타낸다.
  7. 제 6항에 있어서,
    상기 마스크가 형태가 직사각형인 다결정 실리콘 박막의 제조 방법.
  8. 제 6항에 있어서,
    상기 a와 상기 b가 중첩 조사되는 폭이 0.5 ㎛보다 크고 레이저 빔이 투과하는 영역의 폭 미만인 다결정 실리콘 박막의 제조 방법.
  9. 제 8항에 있어서,
    상기 중첩 조사되는 폭이 1 ㎛ 이상이고 레이저 빔이 투과하는 영역의 폭 미만인 다결정 실리콘 박막의 제조 방법.
  10. 제 6항에 있어서,
    상기 제조 방법이 SLS 방법인 다결정 실리콘 박막의 제조 방법.
  11. 제 6항의 제조 방법으로 제조된 다결정 실리콘 박막을 사용하는 것을 특징으로 하는 박막 트랜지스터.
  12. 제 11항에 있어서,
    상기 다결정 실리콘의 결정립의 평균 폭이 0.2 ㎛ 이상인 박막 트랜지스터.
KR1020030012101A 2003-02-26 2003-02-26 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터 KR100542984B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030012101A KR100542984B1 (ko) 2003-02-26 2003-02-26 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터
US10/690,507 US20040163585A1 (en) 2003-02-26 2003-10-23 Method for manufacturing polycrystalline silicon thin film and thin film transistor fabricated using polycrystalline silicon thin film manufactured by the manufacturing
JP2004033387A JP2004260160A (ja) 2003-02-26 2004-02-10 多結晶シリコン薄膜の製造方法及びその製造方法により製造された多結晶シリコン薄膜を用いて製造される薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030012101A KR100542984B1 (ko) 2003-02-26 2003-02-26 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터

Publications (2)

Publication Number Publication Date
KR20040076751A KR20040076751A (ko) 2004-09-03
KR100542984B1 true KR100542984B1 (ko) 2006-01-20

Family

ID=32866973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030012101A KR100542984B1 (ko) 2003-02-26 2003-02-26 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터

Country Status (3)

Country Link
US (1) US20040163585A1 (ko)
JP (1) JP2004260160A (ko)
KR (1) KR100542984B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786293B1 (ko) * 2006-05-24 2007-12-18 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100740124B1 (ko) * 2006-10-13 2007-07-16 삼성에스디아이 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조방법
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
KR20160046991A (ko) * 2014-10-20 2016-05-02 중앙대학교 산학협력단 Co2 레이저와 근적외선을 이용한 고전도성 투명전극 및 이의 제조 방법
FR3106932B1 (fr) * 2020-02-04 2023-10-27 Commissariat Energie Atomique Procede de fabrication d’un substrat structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252048A (ja) * 1993-02-23 1994-09-09 G T C:Kk 多結晶半導体薄膜の製造方法
JPH07106248A (ja) * 1993-09-29 1995-04-21 Fuji Xerox Co Ltd 半導体薄膜の形成方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
KR20020094264A (ko) * 2001-06-08 2002-12-18 엘지.필립스 엘시디 주식회사 실리콘 결정화방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997045827A1 (en) * 1996-05-28 1997-12-04 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
KR100333275B1 (ko) * 1999-05-20 2002-04-24 구본준, 론 위라하디락사 액정표시장치의 ｔｆｔ 및 그 제조방법
KR100506004B1 (ko) * 2001-05-30 2005-08-04 엘지.필립스 엘시디 주식회사 순차측면 결정화를 위한 비정질 실리콘층의 증착방법
KR100424593B1 (ko) * 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JPH06252048A (ja) * 1993-02-23 1994-09-09 G T C:Kk 多結晶半導体薄膜の製造方法
JPH07106248A (ja) * 1993-09-29 1995-04-21 Fuji Xerox Co Ltd 半導体薄膜の形成方法
KR20020094264A (ko) * 2001-06-08 2002-12-18 엘지.필립스 엘시디 주식회사 실리콘 결정화방법

Also Published As

Publication number Publication date
KR20040076751A (ko) 2004-09-03
US20040163585A1 (en) 2004-08-26
JP2004260160A (ja) 2004-09-16

Similar Documents

Publication Publication Date Title
US7767507B2 (en) Polycrystalline silicon thin film, fabrication method thereof, and thin film transistor without directional dependency on active channels fabricated using the same
US6177301B1 (en) Method of fabricating thin film transistors for a liquid crystal display
US8076187B2 (en) Mask pattern, method of fabricating thin film transistor, and method of fabricating organic light emitting display device using the same
JP4361740B2 (ja) Ｔｆｔ用多結晶シリコン薄膜の設計方法及びこれを用いて作製されたｔｆｔを備えたディスプレーデバイス
KR100796590B1 (ko) 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법
KR100542984B1 (ko) 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터
US7008863B2 (en) Method for forming polycrystalline silicon film
JP4691331B2 (ja) 非晶質シリコン膜の結晶化方法
KR100483987B1 (ko) 티에프티용 다결정 실리콘 박막 및 이를 사용한 디바이스
JP2005129895A (ja) 多結晶シリコン薄膜の製造方法及びこれを使用して製造されたディスプレーデバイス
US20070238270A1 (en) Method for forming polycrystalline film
US7205033B2 (en) Method for forming polycrystalline silicon film of polycrystalline silicon TFT
KR100600852B1 (ko) 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR100534576B1 (ko) 다중 게이트를 갖는 박막 트랜지스터
JP2009152224A (ja) 半導体素子の製造方法、アクティブマトリクス基板の製造方法、表示装置の製造方法、及び、レーザー結晶化装置
KR100501317B1 (ko) 박막 트랜지스터의 제조 방법
KR100579199B1 (ko) 폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스
JP2009111179A (ja) 半導体薄膜の製造方法、薄膜トランジスタの製造方法、半導体薄膜、薄膜トランジスタ及び表示装置
JP2006032646A (ja) 結晶性薄膜形成方法、結晶性薄膜、結晶性薄膜半導体装置およびディスプレイ装置
JP2008171951A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091229

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee