KR100600852B1 - 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스 - Google Patents

다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스 Download PDF

Info

Publication number
KR100600852B1
KR100600852B1 KR1020030025536A KR20030025536A KR100600852B1 KR 100600852 B1 KR100600852 B1 KR 100600852B1 KR 1020030025536 A KR1020030025536 A KR 1020030025536A KR 20030025536 A KR20030025536 A KR 20030025536A KR 100600852 B1 KR100600852 B1 KR 100600852B1
Authority
KR
South Korea
Prior art keywords
laser
thin film
polycrystalline silicon
display device
silicon thin
Prior art date
Application number
KR1020030025536A
Other languages
English (en)
Other versions
KR20040093257A (ko
Inventor
박지용
박혜향
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030025536A priority Critical patent/KR100600852B1/ko
Publication of KR20040093257A publication Critical patent/KR20040093257A/ko
Application granted granted Critical
Publication of KR100600852B1 publication Critical patent/KR100600852B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Abstract

본 발명은 다결정 실리콘 박막의 제조 방법 및 이 다결정 실리콘 박막을 사용하여 제조된 디스플레이 디바이스에 관한 것으로, 레이저가 투과하는 패턴 그룹과 레이저가 투과하지 못하는 패턴 그룹이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하며, 상기 레이저가 투과하지 못하는 패턴 그룹이 규칙적으로 배열되어 있고, 상기 레이저가 투과하지 못하는 패턴 그룹은 스테이지 이동 방향에 수직한 방향에 대하여 서로 각각 일정한 간격만큼 서로 어긋나 있는 구조를 갖는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법 및 이에 의하여 제조된 다결정 실리콘 박막을 사용한 디스플레이 디바이스를 제공함으로써, 단결정에 가까운 커다란 결정립을 가지며 이에 따라 이를 사용하여 제조된 디스플레이 디바이스는 우수한 특성을 가지며, 스테이지의 이동 속도가 빨라짐에 따라 기판 전체에 걸쳐 결정화 시간을 줄일 수 있다. 또한 액티브 채널방향에 의존성이 없는 균일하고 우수한 특성의 TFT를 제조할 수 있다.
다결정 실리콘 박막, 박막 트랜지스터, 마스크 패턴

Description

다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된 디스플레이 디바이스{METHOD OF FABRICATING POLYSILICON THIN FILM FOR DISPLAY DEVICE AND DISPLAY DEVICE USING POLYSILICON THIN FILM}
도 1a, 도 1b 및 도 1c는 통상의 SLS 결정화 방법을 개략적으로 도시한 도면이다.
도 2는 통상의 다결정 실리콘 박막의 제조 방법에서 사용되는 마스크의 구조를 개략적으로 나타내는 평면도이다.
도 3은 도 2의 마스크를 사용하여 제조되는 다결정 실리콘 박막의 평면도이다.
도 4a는 도트 형태 패턴에 레이저를 한번 조사한 경우를 나타내는 것이고, 도 4b는 마스크 패턴을 일정 간격 이동하여 레이저를 2번 조사한 경우 도 4c는 다시 마스크 패턴을 일정 간격 이동하여 레이저를 조사한 경우 결정립의 성장 과정을 나타내는 도면이다.
도 5는 레이저가 투과하지 못하는 도트 형태의 패턴이 사각형 형태로 배열된 패턴 그룹이 세로(y) 방향으로 일정한 거리만큼(Δy) 어긋나게 배치되어 있는 마스크를 나타내는 도면이다.
도 6은 도 5에 도시된 도트 형태의 패턴이 사각형 형태로 배열된 패턴 그룹 4개가 배열되어 있는 마스크를 나타내는 도면이다.
도 7은 도 5에 도시된 도트 형태의 패턴이 사각형으로 배열된 패턴 그룹이 가로(x), 세로(y) 방향으로 일정한 거리만큼, Δx, Δy 만큼 어긋나게 배치되어 있는 마스크 패턴을 나타내는 도면이다.
도 7은 도 5에 도시된 도트 형태의 패턴이 사각형으로 배열된 패턴 그룹이 가로(x), 세로(y) 방향으로 일정한 거리만큼, Δx, Δy 만큼 어긋나게 배치되어 있는 마스크 패턴을 나타내는 도면이다.
도 8은 레이저가 투과하지 못하는 도트 형태의 패턴이 삼각형 형태로 배열된 그룹이 세로(y) 방향으로 일정한 거리(Δy)만큼 어긋나게 배치되어 있는 마스크 패턴을 나타내는 도면이다.
도 9는 도 5에 도시된 도트 형태의 패턴이 삼각형 형태로 배열된 패턴의 그룹이 4개가 배열되어 있는 마스크 패턴을 나타내는 도면이다.
도 10은 도 5에 도시된 도트 형태의 패턴이 삼각형 형태로 배열된 패턴의 그룹이 가로(x), 세로(y) 방향으로 일정한 거리만큼, Δx, Δy 만큼 어긋나게 배치되어 있는 마스크 패턴을 나타내는 도면이다.
도 11은 도 6에 도시된 마스크를 이용하여 결정화한 다결정 실리콘 박막의 결정립을 나타내는 도면이다.
도 12은 도 8에 도시된 마스크를 이용하여 결정화한 다결정 실리콘 박막의 결정립을 나타내는 도면이다.
도 13은 도 9에 도시된 마스크를 이용하여 결정화한 다결정 실리콘 박막의 결정립을 나타내는 도면이다.
도 14는 도 11의 결정립 구조를 가지는 다결정 실리콘 박막을 이용하여 제조한 박막 트랜지스터의 전류-전압 특성을 나타내는 그래프이다.
도 15는 도 3과 도 12의 결정립 구조를 가지는 다결정 실리콘 박막을 이용하여 제조한 박막 트랜지스터의 채널방향에 따른 전계이동도 특성을 그래프이다.
[산업상 이용분야]
본 발명은 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법 및 이 제조 방법에 의해 제조된 다결정 실리콘 박막을 사용한 디스플레이 디바이스에 관한 것으로, 더욱 상세하게는 다결정 실리콘 박막의 결정립의 모양을 조절할 수 있는 다결정 실리콘 박막의 제조 방법 및 이 다결정 실리콘 박막을 사용하여 제조되는 디스플레이 디바이스에 관한 것이다.
[종래 기술]
통상적으로 SLS 방법은 비정질 실리콘 층에 레이저빔을 2회 이상 중첩 조사하여 결정립 실리콘을 측면 성장시킴으로써 결정화하는 방법이다. 이를 이용하여 제조한 다결정 실리콘 결정립은 한 방향으로 길쭉한 원주형 모양을 가지는 것을 특징으로 하며, 결정립의 유한한 크기로 인하여 인접한 결정립 사이에는 결정립 경계가 발생한다.
SLS 결정화 기술을 이용하여 기판 상에 다결정 또는 단결정인 입자가 거대 실리콘 그레인(large silicon grain)을 형성할 수 있으며, 이를 이용하여 TFT를 제작하였을 때, 단결정 실리콘으로 제작된 TFT의 특성과 유사한 특성을 얻을 수 있는 것으로 보고되고 있다.
도 1a, 도 1b 및 도 1c는 통상의 SLS 결정화 방법을 나타낸다.
SLS 결정화 방법에서는 도 1a와 같이 레이저빔이 투과되는 영역과 투과하지 못하는 영역을 가진 마스크를 통하여 레이저빔을 비정질 실리콘 박막층에 조사하면 레이저빔이 투과한 영역에서는 비정질 실리콘의 용해가 일어나게 된다.
레이저빔의 조사가 끝난 후 냉각이 시작되면 비정질 실리콘/용융 실리콘 계면에서 우선적으로 결정화가 일어나고, 이때 발생한 응고 잠열에 의해 비정질 실리콘/용융 실리콘 계면으로부터 용융된 실리콘층 방향으로 온도가 점차 감소되는 온도 구배가 형성된다.
따라서, 도 1b를 참조하면, 열 유속은 마스크 계면으로부터 용융된 실리콘층의 중앙부 방향으로 흐르게 되므로 다결정 실리콘 결정립은 용융된 실리콘 층이 완전히 응고될 때까지 측면 성장이 일어나게 되므로 한 방향으로 길쭉한 원주형 형태의 결정립을 가지는 다결정 실리콘 박막층이 형성된다.
도 1c에서 도시한 바와 같이, 스테이지 이동에 의해 마스크를 이동하여 비정질 실리콘 박막층과 이미 결정화된 다결정 실리콘층의 일부가 노출되도록 중첩하여 레이저빔을 조사하면 비정질 실리콘 및 결정질 실리콘이 용해되고 이후 냉각이 되면서 마스크에 가려 용해되지 않은 기 형성된 다결정 실리콘 결정립에 실리콘 원자 가 부착되어 결정립의 길이가 증가하게 된다.
따라서, TFT 제작시 액티브 채널 방향이 SLS 방법에 의하여 성장된 결정립 방향에 대하여 평행한 경우 전하 캐리어 방향에 대한 결정립계의 배리어 효과가 최소가 되므로 단결정 실리콘에 버금가는 TFT 특성을 얻을 수 있는 반면, 액티브 채널 방향과 결정립 성장 방향이 90°인 경우 TFT 특성이 전하 캐리어의 트랩으로 작용하는 많은 결정립 경계가 존재하게 되며, TFT 특성이 크게 저하된다.
이와 같이, 기존의 SLS 방법으로 제조한 TFT의 경우 액티브 채널의 방향에 따라 TFT 특성에 큰 변화가 생기게 되므로 회로 내장 정도에 제약이 따르게 된다.
한편, PCT 국제 특허 WO 97/45827호 및 미국 특허 6,322,625호에서 개시된 바와 같이, 비정질 실리콘을 증착한 후 SLS 기술로 전체 기판 상의 비정질 실리콘 다결정 실리콘으로 변환하거나, 기판 상의 선택 영역만을 결정화하는 기술이 개시되어 있다.
또한, 미국 특허 6,177,391호에서는 SLS 결정화 기술을 이용하여 거대 입자 실리콘 그레인을 형성하여 드라이버와 화소 배치를 포함한 LCD 디바이스용 TFT 제작시 액티브 채널 방향이 SLS 결정화 방법에 의하여 성장된 결정립 방향에 대하여 평행한 경우 전하 캐리어 방향에 대한 결정립계의 배리어 효과가 최소가 되므로, 단결정 실리콘에 버금가는 TFT 특성을 얻을 수 있는 반면, 이러한 특허에서도 역시 액티브 채널 영역과 결정립 성장 방향이 90°인 경우 TFT 특성이 전하 캐리어의 트랩으로 작용하는 많은 결정립 경계가 존재하게 되며, TFT 특성이 크게 저하된다.
실제로, 액티브 매트릭스 디스플레이 제작시 구동 회로내의 TFT와 화소 셀 영역 내의 TFT는 일반적으로 90°의 각도를 갖는 경우가 있으며, 이때, 각 TFT의 특성을 크게 저하시키지 않으면서 TFT간 특성의 균일성을 향상시키기 위해서는 결정 성장 방향에 대한 액티브 채널 영역의 방향을 30°내지 60°의 각도로 기울어지게 제작함으로써 디바이스의 균일성을 향상시킬 수 있다.
그러나, 이 방법 역시 SLS 결정화 기술에 의해 형성되는 유한 크기의 결정립을 이용함으로써 치명적인 결정립 경계가 액티브 채널 영역 내에 포함될 확률이 존재하며, 따라서, TFT 간 특성 차이를 야기시키는 예측할 수 없는 불균일성이 존재하게 된다는 문제점이 있다.
한편, 대한민국 공개 특허 번호 제2002-93194호에 의하면 레이저빔 패턴을 삼각형상("◁")으로 구성하는 것을 특징으로 하며, 상기 삼각형상("◁")의 빔 패턴을 가로 방향으로 이동하면서 결정화를 진행하는 방법이 설명되어 있으나, 이 경우 기판 전체에 걸쳐 결정화를 시킬 수 없으며 항상 결정화가 안된 영역이 존재하는 단점이 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 SLS 결정화법으로 다결정 실리콘 박막을 제조하는 경우 제조되는 다결정 실리콘의 형상을 제어하는 방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 위에서 제조된 다결정 실리콘 박막을 사용하여 액티브 채널 방향에 따른 TFT 특성의 의존성이 없는 우수한 특성을 갖는 TFT를 사용하는 디스플레이 디바이스를 제공하는 것이다.
본 발명은 상기한 목적을 달성하기 위하여,
레이저가 투과하는 패턴 그룹과 레이저가 투과하지 못하는 패턴 그룹이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하며, 상기 레이저가 투과하지 못하는 패턴 그룹이 규칙적으로 배열되어 있고, 상기 레이저가 투과하지 못하는 패턴 그룹은 스테이지 이동 방향에 수직한 방향에 대하여 서로 각각 일정한 간격만큼 서로 어긋나 있는 구조를 갖는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법을 제공한다.
또한, 본 발명은
상기의 방법을 사용하여 제조되는 다결정 실리콘 박막을 사용하는 디스플레이 디바이스를 제공하며, 상기 디스플레이 디바이스는 유기 전계 발광 소자 또는 액정 박막 장치를 포함한다.
또한, 본 발명은
레이저가 투과하는 패턴 그룹과 레이저가 투과하지 못하는 패턴 그룹이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하며, 상기 레이저가 투과하지 못하는 패턴 그룹이 규칙적으로 배열되어 있고, 상기 레이저가 투과하지 못하는 패턴 그룹은 스테이지 이동 방향 및 이 이동 방향에 수직한 방향에 대하여 서로 각각 일정한 간격만큼 서로 어긋나 있는 구조를 갖는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법을 제공한다.
또한, 본 발명은
상기의 방법을 사용하여 제조되는 다결정 실리콘 박막을 사용하는 디스플레이 디바이스를 제공하며, 상기 디스플레이 디바이스는 유기 전계 발광 소자 또는 액정 박막 장치를 포함한다.
이하, 본 발명을 첨부한 도면을 참조하여 더욱 상세히 설명한다.
도 2는 통상의 다결정 실리콘 박막의 제조 방법에서 사용되는 마스크의 구조를 개략적으로 나타내는 평면도이며, 도 3은 이러한 마스크를 사용하여 제조되는 다결정 실리콘 박막의 평면도이다.
도 2에서 볼 수 있는 바와 같이, 한쪽 방향으로 길쭉한 직사각형 형태로 레이저빔이 투과할 수 있는 라인 형태의 패턴을 가진 마스크를 통과하여 레이저빔을 조사할 경우 열유속은 레이저빔 투과 패턴의 가장 자리에서부터 중심부로 형성되므로 다결정 실리콘 결정립은 한 방향으로 길쭉한 형태의 모양을 가지게 된다.
도 2에 도시된 마스크 패턴을 사용한 경우, 도 3에서 볼 수 있는 바와 같이, 레이저 투과부의 계면으로부터 서로 반대 방향으로 성장한 실리콘 결정립은 패턴의 중심부에서 서로 만나게 되어 돌출부(protrusion)가 높은 프라이머리 결정립계를 형성하게 되어 프라이머리 결정립계가 스트라이프 형태로 나열된 원주형 결정립이 형성된다.
도 4a 내지 도 4는 본 발명의 일실시예에 따른 결정립의 성장 과정을 도시한 도면으로서, 도 4a는 도트 형태의 패턴인 불투명 영역에 레이저를 한번 조사한 경우를 나타내는 것이고, 도 4b는 마스크 패턴을 일정 간격 이동하여 레이저를 2번 조사한 경우 도 4c는 다시 마스크 패턴을 일정 간격 이동하여 레이저를 조사한 경우 결정립의 성장 과정을 나타내는 도면이다.
도트 형태의 불투명 영역을 가진 마스크에 레이저를 조사하게 되면 도트 패턴 주위의 비정질 실리콘 영역의 용해 및 냉각에 의해 다결정 실리콘이 형성되고, 여기에 도트 패턴을 이동하여 레이저를 조사하게 되면 이미 형성된 다결정 실리콘 결정립의 용해가 일어나고 냉각이 시작됨에 따라 결정화가 일어난다.
여기서 비정질 실리콘이 녹는 영역과 녹지 않는 영역의 계면(도트 패턴의 계면)에서 결정립이 하나인 경우 하나의 결정립으로 성장이 일어나게 되고 여러 개의 결정립이 혼재하는 경우에는 여러 개의 결정립을 가진 다결정 실리콘이 형성된다. 따라서, 도트 형태의 패턴을 순차적으로 이동하여 결정립의 크기를 순차적으로 증가시킬 수 있다.
본 발명에서는 레이저가 투과하지 않는 불투명 영역은 원형, 사각형, 삼각형 등 특정 형태에 한정되는 것은 아니고, 폐곡선을 이루기만 하면 가능하다. 이러한 불투명 영역은 상기 폐곡선이 이루는 내접원의 직경이 바람직하기로는 1 ㎛ 이상의 크기를 가지며, 이는 1 ㎛ 이하의 크기를 가질 경우 레이저 빔의 스캐터링에 의해 투과하는 영역과 투과하지 못하는 영역을 구별하기 힘들기 때문이다.
또한, 도트 형태의 불투명 영역이 원형이라고 가정하는 경우에도 상기 원형의 직경이 1 ㎛ 이상은 되어야 하므로, 원형이 아닌 경우 이러한 불투명 영역의 면적이 동일하면 가능하므로 불투명 영역의 면적은 0.78 ㎛2 이상이어도 무방하다.
도 5는 레이저가 투과하지 못하는 도트 형태의 패턴이 사각형 형태로 배열된 패턴 그룹이 세로(y) 방향으로 일정한 거리(Δy)만큼 어긋나게 배치되어 있는 마스크를 나타내는 도면이다. 상기 마스크를 통과하여 레이저를 조사한 후 x축 방향으로 a 만큼 이동하여 레이저를 조사하게 되면 커다란 결정립을 연속적으로 형성할 수 있다. 즉, 본 발명에서는 도 5에 도시된 바와 같이, 레이저가 투과하지 못하는 패턴 그룹이 규칙적으로 배열되어 있고, 상기 레이저가 투과하지 못하는 패턴 그룹은 스테이지 이동 방향에 수직한 방향에 대하여 서로 각각 일정한 간격만큼 서로 어긋나 있는 구조를 구비함으로써 연속적으로 레이저를 조사하여 비정질 실리콘을 결정화할 수 있다.
상기 a는 마스크상 조사되는 레이저빔 크기의 1/3이 바람직하다. 또한, 불투명 영역인 도트 형태의 패턴 사이의 간격은 1.5 내지 5 ㎛의 크기를 가지며, 어긋나 있는 간격인 Δy는 0.5 내지 3 ㎛의 크기를 가진다.
도 6은 본 발명의 일실시예에 따른 결정화 방법으로 도 5에 도시된 도트 형태의 패턴이 5개로 하나의 패턴 그룹을 이루며 이러한 패턴 그룹이 사각형 형태로 4개가 배열되어 있는 마스크를 나타내는 도면이다.
도 7은 도 5와 같은 도트 형태의 패턴이 사각형으로 배열된 패턴 그룹이 가로(x), 세로(y) 방향으로 일정한 거리만큼, Δx, Δy 만큼 어긋나게 배치되어 있는 마스크 패턴을 나타내는 도면이다. 여기에서 Δx, Δy 는 다결정 실리콘 결정립이 측면 성장할 수 있는 거리보다 작아야 하며 대략 0.5 내지 3 ㎛의 크기를 가진다.
도 8은 레이저가 투과하지 못하는 도트 형태의 불투명 영역이 삼각형 형태로 배열된 그룹이 세로(y) 방향으로 일정한 거리(Δy)만큼 어긋나게 배치되어 있는 마스크 패턴을 나타내는 도면이다. 여기에서 Δy 는 다결정 실리콘 결정립이 측면 성장할 수 있는 거리보다 작아야 하며 대략 0.5 내지 3 ㎛의 크기를 가진다.
도 9는 도 5에 도시된 도트 형태의 패턴이 삼각형 형태로 배열된 패턴의 그룹이 4개가 배열되어 있는 마스크 패턴을 나타내는 도면이다.
도 10은 도 5에 도시된 도트 형태의 패턴이 삼각형 형태로 배열된 패턴의 그룹이 가로(x), 세로(y) 방향으로 일정한 거리만큼, Δx, Δy 만큼 어긋나게 배치되어 있는 마스크 패턴을 나타내는 도면이다. 여기에서 Δx, Δy 는 다결정 실리콘 결정립이 측면 성장할 수 있는 거리보다 작아야 하며 대략 0.5 내지 3 ㎛의 크기를 가진다.
이상과 같이, 본 발명에서는 레이저가 투과하지 못하는 불투명 영역인 도트 형태의 패턴이 서로 일정한 도형을 형성하는 마스크 패턴을 사용한다.
도 11은 도 6에 도시된 마스크를 이용하여 결정화한 다결정 실리콘 박막의 결정립을 나타내는 도면이다. 본 발명의 일실시예에 따르면 프라이머리 결정립계가 평행하지 않으면서 2-3 ㎛ 이상의 크기를 가지는 결정립을 형성할 수 있다.
도 12은 도 8에 도시된 마스크를 이용하여 결정화한 다결정 실리콘 박막의 결정립을 나타내는 도면이다. 본 발명의 일실시예에 따르면 프라이머리 결정립계가 평행하지 않으면서 2-3 ㎛ 이상의 크기를 가지는 결정립을 형성할 수 있다.
도 13은 도 9에 도시된 마스크를 이용하여 결정화한 다결정 실리콘 박막의 결정립을 나타내는 도면이다. 본 발명의 일실시예에 따르면 프라이머리 결정립계 가 평행하지 않으면서 2-3 ㎛ 이상의 크기를 가지는 결정립을 형성할 수 있다.
도 14는 도 11의 결정립 구조를 가지는 다결정 실리콘 박막을 이용하여 제조한 박막 트랜지스터의 전류-전압 특성을 나타내는 그래프이다.
도 15는 도 3과 도 12의 결정립 구조를 가지는 다결정 실리콘 박막을 이용하여 제조한 박막 트랜지스터의 채널방향에 따른 전계이동도 특성을 그래프이다. 도 15를 참조하면, 각도에 대한 전류 이동도의 변화량이 NMOS의 경우 약 7.8 % 미만[(290-270)/270×100]이며, PMOS인 경우 거의 1 % 미만임을 알 수있다.
한편, 본 발명은 상기의 방법을 사용하여 제조되는 다결정 실리콘 박막을 사용하는 디스플레이 디바이스를 제공하며, 상기 디스플레이 디바이스는 유기 전계 발광 소자 또는 액정 박막 장치를 포함한다. 또한, 상기 디스플레이 디바이스는 본 발명의 제조 방법에 의해 제조된 다결정 실리콘 박막은 프라이머리 결정립계와 상기 다결정 실리콘 박막으로 제조된 트랜지스터의 활성층이 이루는 각도에 대한 전류 이동도의 변화량이 7.8 % 미만이 된다.
이상과 같이 본 발명에서는 라인 형태의 패턴과 도트 형태의 패턴이 혼합된 구조의 마스크를 사용하여 결정화함으로써 다양한 형태의 결정립 구조를 가지는 다결정 실리콘 박막을 제조할 수 있으며, 이러한 마스크 디자인에 의해 다결정 실리콘 박막의 미세 구조를 제어하여 채널 방향의 의존성이 없는 우수한 특성을 가지는 박막 트랜지스터를 제작할 수 있으며 이를 통하여 패널 상에 회로부의 집적도를 향상시킬 수 있다.

Claims (26)

  1. 레이저가 투과하는 패턴 그룹과 레이저가 투과하지 못하는 패턴 그룹이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하며, 상기 레이저가 투과하지 못하는 패턴 그룹이 규칙적으로 배열되어 있고, 상기 레이저가 투과하지 못하는 패턴 그룹은 스테이지 이동 방향에 수직한 방향에 대하여 서로 각각 일정한 간격만큼 서로 어긋나 있는 구조를 갖는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  2. 제 1항에 있어서,
    상기 레이저가 투과하지 못하는 패턴 그룹은 도트 형태의 불투명 영역을 포함하는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  3. 제 2항에 있어서,
    상기 도트 형태의 불투명 영역은 원형, 삼각형, 및 사각형으로 이루어진 군에서 선택되는 하나의 폐곡선을 이루는 것인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  4. 제 3항에 있어서,
    상기 폐곡선은 내접원의 직경이 1㎛ 이상인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  5. 제 2항에 있어서,
    상기 불투명 영역의 면적은 0.78 ㎛2 이상인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  6. 제 1항에 있어서,
    상기 레이저가 투과하지 못하는 패턴 그룹은 각 패턴 그룹의 폭이 각각 4,000 내지 6,000 ㎛인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  7. 제 2항에 있어서,
    상기 도트 형태의 불투명 영역 사이의 간격은 1.5 내지 5 ㎛인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  8. 제 2항에 있어서,
    상기 도트 형태의 불투명 영역은 각 패턴 그룹 내에서 상기 영역들을 꼭지점으로 연결하는 경우 삼각형, 사각형 및 육각형 중 어느 하나의 도형 형태를 갖는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  9. 제 1항에 있어서,
    상기 레이저가 투과하지 못하는 패턴 그룹이 스테이지 이동 방향에 수직한 방향에 대하여 서로 각각 어긋나 있는 간격이 상기 레이저가 투과하지 못하는 패턴 그룹 내의 도트 형태의 불투명 영역 사이의 거리보다 작은 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  10. 제 1항에 있어서,
    상기 서로 어긋나 있는 간격은 0.5 내지 3 ㎛이고, 상기 불투명 영역 사이의 거리는 1.5 내지 5 ㎛인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 레이저가 투과하는 패턴 그룹과 레이저가 투과하지 못하는 패턴 그룹이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하며, 상기 레이저가 투과하지 못하는 패턴 그룹이 규칙적으로 배열되어 있고, 상기 레이저가 투과하지 못하는 패턴 그룹은 스테이지 이동 방향 및 이 이동 방향에 수직한 방향에 대하여 서로 각각 일정한 간격만큼 서로 어긋나 있는 구조를 갖는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  15. 제 14항에 있어서,
    상기 레이저가 투과하지 못하는 패턴 그룹은 도트 형태의 불투명 영역을 포함하는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  16. 제 15항에 있어서,
    상기 도트 형태의 불투명 영역은 원형, 삼각형, 및 사각형으로 이루어진 군에서 선택되는 하나의 폐곡선을 이루는 것인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  17. 제 16항에 있어서,
    상기 폐곡선은 내접원의 직경이 1㎛ 이상인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  18. 제 16항에 있어서,
    상기 불투명 영역의 면적은 0.78 ㎛2 이상인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  19. 제 14항에 있어서,
    상기 레이저가 투과하지 못하는 패턴 그룹은 각 패턴 그룹의 폭이 각각 4,000 내지 6,000 ㎛인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  20. 제 16항에 있어서,
    상기 도트 형태의 불투명 영역 사이의 간격은 1.5 내지 5 ㎛인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  21. 제 16항에 있어서,
    상기 도트 형태의 불투명 영역은 각 패턴 그룹 내에서 상기 영역들을 꼭지점으로 연결하는 경우 삼각형, 사각형 및 육각형 중 어느 하나의 도형 형태를 갖는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  22. 제 14항에 있어서,
    상기 레이저가 투과하지 못하는 패턴 그룹이 스테이지 이동 방향에 수직한 방향에 대하여 서로 각각 어긋나 있는 간격이 상기 레이저가 투과하지 못하는 패턴 그룹 내의 도트 형태의 불투명 영역 사이의 거리보다 작은 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  23. 제 22항에 있어서,
    상기 서로 어긋나 있는 간격은 0.5 내지 3 ㎛이고, 상기 불투명 영역 사이의 거리는 1.5 내지 5 ㎛인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.
  24. 삭제
  25. 삭제
  26. 삭제
KR1020030025536A 2003-04-22 2003-04-22 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스 KR100600852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030025536A KR100600852B1 (ko) 2003-04-22 2003-04-22 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030025536A KR100600852B1 (ko) 2003-04-22 2003-04-22 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스

Publications (2)

Publication Number Publication Date
KR20040093257A KR20040093257A (ko) 2004-11-05
KR100600852B1 true KR100600852B1 (ko) 2006-07-14

Family

ID=37373365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030025536A KR100600852B1 (ko) 2003-04-22 2003-04-22 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스

Country Status (1)

Country Link
KR (1) KR100600852B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5093815B2 (ja) * 2009-02-13 2012-12-12 株式会社日本製鋼所 アモルファス膜の結晶化方法および装置

Also Published As

Publication number Publication date
KR20040093257A (ko) 2004-11-05

Similar Documents

Publication Publication Date Title
KR101191404B1 (ko) 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치
US6326286B1 (en) Method for crystallizing amorphous silicon layer
US7767507B2 (en) Polycrystalline silicon thin film, fabrication method thereof, and thin film transistor without directional dependency on active channels fabricated using the same
GB2338597A (en) Method of forming a thin film transistor by laser induced crystallisation in a predetermined direction
GB2338343A (en) Method for fabricating thin film transistor
KR20040085310A (ko) 결정화 방법
KR100742380B1 (ko) 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법
US7642623B2 (en) Fabrication method for polycrystalline silicon thin film and apparatus using the same
KR100796590B1 (ko) 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법
KR100543007B1 (ko) 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR100707026B1 (ko) 비정질실리콘막의 결정화 방법
KR100600852B1 (ko) 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR100713895B1 (ko) 다결정막의 형성방법
KR100542984B1 (ko) 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터
KR100397762B1 (ko) 비정질 실리콘 박막의 결정화 방법
KR100579199B1 (ko) 폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스
KR101095368B1 (ko) 다결정 박막 형성방법
KR19980026856A (ko) 단결정 실리콘층의 형성방법
WO2006073165A1 (ja) 半導体デバイス、その製造方法および製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 14