KR100397762B1 - 비정질 실리콘 박막의 결정화 방법 - Google Patents

비정질 실리콘 박막의 결정화 방법 Download PDF

Info

Publication number
KR100397762B1
KR100397762B1 KR10-2000-0059308A KR20000059308A KR100397762B1 KR 100397762 B1 KR100397762 B1 KR 100397762B1 KR 20000059308 A KR20000059308 A KR 20000059308A KR 100397762 B1 KR100397762 B1 KR 100397762B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
film
silicon layer
forming
predetermined
Prior art date
Application number
KR10-2000-0059308A
Other languages
English (en)
Other versions
KR20010000607A (ko
Inventor
이순종
우봉주
이성수
Original Assignee
(주)쎄미시스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)쎄미시스코 filed Critical (주)쎄미시스코
Priority to KR10-2000-0059308A priority Critical patent/KR100397762B1/ko
Publication of KR20010000607A publication Critical patent/KR20010000607A/ko
Application granted granted Critical
Publication of KR100397762B1 publication Critical patent/KR100397762B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 전자 빔 또는 레이저 빔을 이용하여 비정질 실리콘 막을 큰 그레인 사이즈를 갖는 다결정실리콘 막으로 결정화하기 위한 개선된 방법을 개시한다. 본 발명의 결정화 방법은, 유리기판과의 점착성 향상 및 오염방지용으로 증착되는 산화막 위에 감광막을 형성하고, 감광막 위에 비정질 실리콘 막을 약 500 ~ 2,000 Å 정도의 두께로 증착하고, 이 비정질 실리콘 막에 전자 빔을 조사하여 비정질 실리콘 막을 다결정 실리콘 막으로 결정화 시킨다. 감광막은 비정질 실리콘 막을 결정화하기 위하여 입사되는 전자 빔의 경로를 차단하여, 하부층에 위치한 활성 소자가 열화되는 것을 방지한다.

Description

비정질 실리콘 박막의 결정화 방법{Method for crystallizing amorphous silicon thin film}
본 발명은 비정질 실리콘을 다결정 실리콘으로 결정화하는 방법에 관한 것으로서, 보다 상세하게는 액정표시기와 같은 평판 표시기의 기판으로 사용되는 유리기판 위에 구동 회로나 박막 트랜지스터를 형성하는데 사용되는 다결정 실리콘 층의 형성 방법에 관한 것이다.
다결정 실리콘은 비정질실리콘에 비하여 매우 높은 전자 이동도를 갖는다. 따라서 현재 박막 트랜지스터 액정표시기(TFT LCD:Thin Film Transistor Liquid Crystal Display)의 표시영역에 쓰여지는 비정질 실리콘을 다결정 실리콘으로 대체 할 수 있다면 고품격의 대구경 화면을 고속으로 동작시킬 수 있다. 아울러 액정표시기 패널과 분리된 별도의 구동 IC를 제작하지 않고 유리기판 위에 직접 구동 집적회로(IC: Integrated Circuit)를 형성하는 칩 온 글라스(Chip on Glass)가 가능해져 공정 및 비용상의 장점이 있다.
따라서 여러 가지의 방법으로 비정질실리콘을 다결정 실리콘으로 만드는 방법이 제시되고 있으며, 현재 가장 많이 사용되는 기술은 엑시머(Excimer) 레이저 어닐링 방법으로 이전 공정이 마무리된 유리기판에 비정질 실리콘을 증착후 엑시머 레이저를 이용하여 이 비정질실리콘을 용융하여 결정화시킨다. 즉, 이 방법은 단순히 레이저를 비정질 실리콘 막에 조사하여 순간적으로 용융 및 냉각시킴으로써 결정화를 수행한다. 이때 조사되는 레이저의 에너지 밀도에 따라 비정질 실리콘 막의 용융정도 및 그에 따른 결정화의 상태가 변한다. 즉 조사하는 레이저 빔의 에너지 밀도를 높이면 비정질 실리콘 막은 표면으로부터 아주 깊은 곳까지 용융되는데 에너지의 양이 많아질수록 용융되는 양이 많아지며 소정의 임계 에너지 밀도 이상에서는 비정질 실리콘 막이 완전히 용융 되어버린다.
결정화되는 다결정 실리콘의 그레인(Grain)의 크기는 조사되는 에너지 밀도에 비례한다. 즉, 비정질 실리콘 막이 많이 용융될수록 그레인의 크기가 증가된다.
일반적으로 우수한 성능의 TFT LCD를 얻기 위해서는 다결정실리콘의 결정립의 크기가 커야 하며 결정결함 및 표면 거칠기가 작아야 한다. 이렇게 하기 위해서는 레이저의 에너지 밀도를 임계에너지 밀도에 가능한 한 근접하도록 하여 최소한의 결정핵 역할을 할 수 있는 비정질 실리콘 박막을 남겨두어야 하나 이 방법에서 사용되어지는 레이저 에너지 밀도구간이 매우 좁기 때문에 공정진행 시 허용오차가 매우 작은 어려움이 있다. 또한 다결정 실리콘화 한 막에 있어서도 그레인이 임의로 위치하기 때문에 균일한 소자 특성을 확보하는데 어려움이 있다.
TFT LCD의 동작을 최적화 할 수 있는 다결정 실리콘의 그레인 크기는 수백 나노미터 수 마이크로미터(㎛)이다. 그런데, 현재 사용하고 있는 엑시머 레이저의 레이저 빔은 수십 센티미터에 이르는 장방향의 길이와 수 미리의 폭을 갖는 거의 직선에 가까운 구조를 갖는다.
이러한 구조적인 제한으로 인하여, 한 번의 레이저 광의 펄스는 수 만개 내지 수십만개 정도의 그레인에 영향을 주게 된다.
그러므로, 레이저 빔을 이용한 종래의 결정화 방법은 그레인의 크기를 원하는 정도로 성장시키기가 어렵다.
따라서, 본 발명의 목적은 그레인의 크기를 원하는 크기로 조절할 수 있는 비정질 실리콘 막의 결정화 방법을 제공하는데 있다.
본 발명의 다른 목적은 비교적 낮은 융점을 갖는 투광성 기판 상에 전자 빔을 이용하여 비정질 실리콘을 결정화하는 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 비정질 실리콘 층을 결정화하기 위하여 전자 빔을조사할 때, 전자 빔이 대상층인 비정질 실리콘 층을 투과하여 그 하부층에 영향을 미치는 것을 방지하는데 있다.
도 1과 도 2는 본 발명의 일 실시예에 따른 비정질 실리콘 박막의 결정화 방법을 보여주는 공정 흐름도.
도 2는 본 발명의 다른 실시예에 따른 비정질 실리콘 박막의 결정화 방법을 보여주는 단면도.
도 3은 본 발명의 또 다른 실시예에 따른 비정질 실리콘 박막의 결정화 방법을 보여주는 단면도.
도 5는 본 발명의 또 다른 실시예에 따른 비정질 실리콘 박막의 결정화 방법을 보여주는 단면도.
상기한 목적을 달성하기 위하여 본 발명의 결정화 방법은, 먼저 일측 표면에 산화막이 형성된 유리기판 위에 감광막을 형성한다. 감광막 위에 비정질 실리콘층을 소정 두께로 형성한 다음, 상기 비정질 실리콘 층에 소정 에너지 밀도와 소정의 스폿 직경을 갖는 전자 빔을 상기 비정질 실리콘 층의 일부가 용융되지 않을 정도의 에너지 밀도로 조사하여 비정질 실리콘 층을 결정화 한다.
바람직하게는, 상기 비정질 실리콘 층은 약 500 Å 내지 약 2,000 Å의 두께로 형성된다.
본 발명의 다른 측면에 따르면, 일측 표면에 산화막이 형성된 유리기판이 제공된다. 유리기판 위에 감광막을 형성한다. 그런 다음, 상기 감광막 위에 비정질 실리콘층을 소정 두께로 형성한다. 다음으로, 상기 비정질 실리콘층 위에 소정의 직경을 갖는 결정핵을 형성하고, 상기 결정핵을 포함하는 상기 비정질 실리콘 층에 소정 에너지 밀도와 소정의 스폿 직경을 갖는 전자 빔을 소정의 에너지 밀도로 조사하여 비정질 실리콘 층을 결정화 한다.
본 발명의 또 다른 측면에 따르면, 일측 표면에 산화막이 형성된 유리기판이 제공된다. 상기 유리기판 위에 감광막과 제 1 비정질 실리콘 층을 순차적으로 형성한다. 다음으로, 상기 제 1 비정질 실리콘 층 위에 소정의 직경을 갖는 결정핵을 형성한다. 다음으로, 상기 결정핵을 포함하는 제 1 비정질 실리콘 층 위에 제 2 비정질 실리콘 층을 소정 두께로 형성하고, 상기 결정핵을 포함하는 상기 제 1, 제 2 비정질 실리콘 층에 소정 에너지 밀도와 소정의 스폿 직경을 갖는 전자 빔을 소정의 에너지 밀도로 조사하여 제 1, 제 2 비정질 실리콘 층을 결정화 한다.
상기 결정핵은 산화막과 비정질 실리콘 층이 형성된 기판이 장착된 반응로 내에 소정 유량의 실란(SiH4) 또는 이실란(Si2H6) 가스를 공급하여 형성하고, 이 결정핵의 직경은 바람직하게는 약 100 Å미만으로 형성한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1 내지 도 2는 본 발명의 일실시예에 따른 비정질 실리콘막의 결정화 방법을 보여주는 공정 흐름도이다.
도 1을 참조하면, 투광성의 절연 기판(2)이 제공된다. 절연 기판(2)은, 예를 들어 광 투광성을 갖으며, TFT LCD의 기판으로 적용되는 유리기판이지만, 반드시 유리기판에만 한정되는 것은 아니고 석영기판 또는 투명한 플라스틱 기판 등이 사용될 수도 있다.
다음으로, 유리기판(2) 위에 산화막(4)을 소정 두께로 형성한다.
다음으로, 입사되는 전자 빔의 진행을 차단하기 위한 스토퍼 층, 예를 들어 감광막(14)을 산화막(4) 위에 형성한다. 비록 도면에 도시하지는 않았지만, 감광막(14)의 하부에 박막 트랜지스터의 구성요소와 같은 활성층이 존재한다.
다음으로, 감광막(14)의 상부에 비정질 실리콘 막(6)을 형성한다.
여기서, 산화막(4)은 비정질 실리콘 막(6)과 유리기판(2) 사이의 아이솔레이션(Isolation) 및 그들 사이의 점착성을 높이기 위하여 사용된다.
다음으로, 도 2에 도시한 것처럼, 소정의 에너지 밀도와 소정의 스폿(Spot) 직경을 갖는 전자 빔(12)을 비정질 실리콘 막(6)의 상부로부터 비정질 실리콘 막(6)을 향하여 조사하여 비정질 실리콘 막(6)을 어닐링한다. 이 전자 빔(12)의 스폿 사이즈는 원하는 다결정 그레인의 크기에 따라 조절될 수 있고, 전자 빔(12)의 경로는 전자기적 코일을 이용한 셔터로 조절한다. 셔터의 사용은 전자 빔의 스캔 속도를 증가시킬 수 있다.
전자 빔(12)의 조사에 의하여, 비정질 실리콘 막(6)은 다결정 실리콘 층으로 결정화된다.
전자 빔(12)의 조사동안, 비정질 실리콘 막을 투과하는 전자 빔은 감광막(14)에 의하여 그의 진행이 차단되어, 비정질 실리콘 막(6)의 하부층에 영향을 미칠 수 없게 된다. 이러한 감광막(14)과 같은 스토퍼층은 비정질 실리콘 막(6)의 하부에 활성 소자가 형성되는 경우에 특히 유용하다.
상기한 결정화 방법에 의하여 균일하고, 큰 그레인 사이즈를 갖는 다결정 실리콘을 얻기 위해서, 비정질 실리콘의 일부가 비용융 상태로 남아 있어야 한다. 그러므로, 전자 빔의 에너지 밀도는 유리기판 위에 형성된 고체 상태의 비정질 실리콘의 일부가 전자 빔의 조사후에도 비용융 상태로 남아 있을 때까지로 제한된다.
상기한 방법으로 다결정 실리콘 막의 형성이 완료되면, 통상의 TFT-LCD 형성을 위한 공정들, 즉 박막 트랜지스터, 게이트 라인, 데이터 라인 등의 형성공정이 수행된다.
한편, 상기한 결정화 방법은 박막 트랜지스터를 형성하기 위한 후속 공정에서도 적용될 수 있는데, 박막 트랜지스터를 구성하는 채널층이나 배선과 같은 재료를 다결정실리콘층으로 구성하는 경우, 제 2 비정질 실리콘 층으로서 비소(As), 인(P), 붕소와 같은 3가 또는 5가의 불순물 원자들을 갖는 비정질 실리콘 층을 제 2 비정질 실리콘 막으로 이용하는 것이다. 이 불순물 원자들을 갖는 비정질 실리콘 층의 사용으로 비정질 실리콘 층 내에 불순물을 위치시키기 위한 이온 주입공정이 생략될 수 있으므로, 공정의 간소화에 기여할 수도 있다.
도 3은 본 발명의 다른 실시예에 따르는 비정질 실리콘 박막의 결정화 방법을 설명하기 위한 단면도이다.
도 3을 참조하면, 도 1에서 설명한 것과 같이, 산화막(4)이 상부에 형성된 유리기판(2)이 제공된다. 산화막(4)의 상부에 스토퍼 층으로서 감광막(14)을 형성한다. 산화막(4)은 앞선 실시예와 마찬가지로 감광막(14)과 유리기판(2) 사이의 점착력을 향상시키기 위한 것이다.
다음으로, 감광막(14) 위에 비정질 실리콘 막(6)을 소정 두께로 형성한다. 다음으로, 비정질 실리콘 막(6) 위에 소정 직경의 시드층(8)을 형성한다.
도 1과 도 2의 실시예에서 설명된 것처럼, 감광막(14)은 비정질 실리콘 막(6)의 결정화를 위하여 입사되는 전자 빔이 비정질 실리콘 막(6)을 통과하여 하부 층에 영향을 미치는 것을 차단하기 위한 스토퍼 층이다.
이들 시드층(8) 또한 앞선 실시예와 마찬가지로 산화막(4)과 비정질 실리콘 층(6)이 형성된 기판(2)이 장착된 반응로(미도시)에 소정 유량의 실란(SiH4) 또는이실란(Si2H6) 가스를 공급하여 형성한다. 이때 형성되는 시드층(8)을 구성하는 각 결정핵은 약 100 Å미만의 직경을 갖는 것이 바람직하다. 한편, 실란이나 이실란 가스의 구체적인 유량(Flow rate)은 구체적으로 언급되지 않았지만, 상기에서 언급한 직경을 갖도록 하는 정도의 량이면 충분한 것으로 간주될 수 있다. 그러므로, 이 분야에 통상의 기술을 가진 자가 단순히 실란이나 이실란 가스의 유량을 변화시키는 것은 본 발명의 범위 내에 속함은 물론이다.
아울러, 상기에서는 결정핵으로 실란 또는 이실란 가스에 의하여 형성되는 실리콘 입자들의 예를 보이고 설명하였지만, 본 발명은 이에 한정되지 않으며, 금속이나 다른 비금속 입자들의 경우에도 적용이 가능함은 물론이다.
다음으로, 소정의 에너지 밀도와 소정의 스폿(Spot) 직경을 갖는 전자 빔(12)을 비정질 실리콘 막(6)의 상부로부터 비정질 실리콘 막(6)을 향하여 조사하여 비정질 실리콘 막(6)을 어닐링한다. 이 전자 빔(12)의 스폿 사이즈는 원하는 다결정 그레인의 크기에 따라 조절될 수 있고, 전자 빔(12)의 경로는 전자기적 코일을 이용한 셔터로 조절한다. 앞선 실시예와 마찬가지로, 셔터의 사용은 전자 빔의 스캔 속도를 증가시킬 수 있다.
전자 빔(12)의 조사에 의하여, 비정질 실리콘 막(6)은 다결정 실리콘 층으로 결정화된다. 이 결정화 동안, 시드 층(8)의 각 시드들은 결정화를 위한 결정 핵으로 작용하는데, 전자 빔(12)의 에너지 밀도가 임계 에너지 밀도를 넘게 되어 비정질 실리콘 층(6)이 모두 용융되더라도 결정 핵(8)은 용융되지 않고 고체 상태로 남아 있기 때문에 매우 크고 원하는 그레인 사이즈를 갖는 다결정 실리콘이 형성된다. 아울러, 조사되는 전자 빔(12)의 밀도가 임계 에너지 밀도에 못 미쳐서 비정질 실리콘 막(6)의 일부가 용융되지 않고 남아 있더라도 시드 층(8)의 각 시드들이 결정 핵으로 작용하여 큰 그레인 사이즈를 갖는 다결정 실리콘을 형성시킨다.
비정질 실리콘 층(6)으로 입사되어 비정질 실리콘 층을 투과하는 전자 빔은 비정질 실리콘 층 하부에 위치한 감광막(14)에 의하여 그의 진행이 차단되어 하부층에 영향을 미치는 것이 방지된다.
도 4는 본 발명의 또 다른 실시예에 따르는 비정질 실리콘 막의 결정화 방법을 보여준다.
도 4에 도시된 것처럼, 시드층(8)을 비정질 실리콘 막(6)의 상부가 아니라 비정질 실리콘 막(6)과 감광막(14)의 사이에 위치시킨다. 그럼 다음, 레이저 빔 또는 전자 빔을 이용하여 비정질 실리콘 막(6)을 결정화시킨다.
이 방법에 따르면, 비정질 실리콘 층(6)으로 입사되어 비정질 실리콘 층을 투과하는 전자 빔은 비정질 실리콘 층 하부에 위치한 감광막(14)에 의하여 그의 진행이 차단되어 하부층에 영향을 미치는 것이 방지된다.
도 5는 본 발명의 또 다른 실시예에 따르는 비정질 실리콘 막의 결정화 방법을 보여주는 공정 흐름도이다.
도 5를 참조하면, 투광성의 절연 기판, 예를 들어 유리기판 위에 산화막이 소정 두께로 형성되고, 그 위에 입사되는 전자 빔의 진행을 차단하기 위한 스토퍼 층, 예를 들어 감광막(14)을 형성한다.
그럼 다음, 감광막(14)의 상부에 제 1 비정질 실리콘 막(6)을 형성한다.
제 1 비정질 실리콘 막(6)의 상부에 소정 두께의 시드 층(8)을 형성한다. 이들 시드 층(8)은 산화막(4)과 제 1 비정질 실리콘 층(6)이 형성된 기판(2)이 장착된 반응로(미도시)에 소정 유량의 실란(SiH4) 또는 이실란(Si2H6) 가스를 공급하여 형성한다. 이때 형성되는 시드층(8)을 구성하는 각 결정핵은 약 100 Å미만의 직경을 갖는 것이 바람직하다. 한편, 실란이나 이실란 가스의 구체적인 유량(Flow rate)은 구체적으로 언급되지 않았지만, 상기에서 언급한 직경을 갖도록 하는 정도의 량이면 충분한 것으로 간주될 수 있다. 그러므로, 이 분야에 통상의 기술을 가진 자가 단순히 실란이나 이실란 가스의 유량을 변화시키는 것은 본 발명의 범위 내에 속함은 물론이다.
아울러, 상기에서는 결정핵으로 실란 또는 이실란 가스에 의하여 형성되는 실리콘 입자들의 예를 보이고 설명하였지만, 본 발명은 이에 한정되지 않으며, 금속이나 다른 비금속 입자들의 경우에도 적용이 가능함은 물론이다.
다음으로, 시드 층(8)을 포함하는 제 1 비정질 실리콘 막(6) 위에 제 2 비정질 실리콘 막(10)을 형성한다.
다음으로, 소정의 에너지 밀도와 소정의 스폿(Spot) 직경을 갖는 레이저 빔 또는 전자 빔(12)을 제 2 비정질 실리콘 막(10)의 상부로부터 제 2 비정질 실리콘 층(10)을 향하여 조사하여 제 1 비정질 실리콘 막(10)과 그 하부의 제 1 비정질 실리콘 막(6)을 어닐링한다. 이 전자 빔(12)의 스폿 사이즈는 원하는 다결정 그레인의 크기에 따라 조절될 수 있고, 전자 빔(12)의 경로는 전자기적 코일을 이용한 셔터로 조절한다. 앞선 실시예와 마찬가지로, 셔터의 사용은 전자 빔의 스캔 속도를증가시킬 수 있다.
전자 빔(12)의 조사에 의하여, 제 1, 제 2 비정질 실리콘 막(6, 10)은 다결정 실리콘 층으로 결정화된다. 이 결정화 동안, 시드 층(8)의 각 시드들은 결정화를 위한 결정 핵으로 작용하는데, 전자 빔(12)의 에너지 밀도가 임계 에너지 밀도를 넘게 되어 비정질 실리콘 층(6)이 모두 용융되더라도 결정 핵(8)은 용융되지 않고 고체 상태로 남아 있기 때문에 매우 크고 원하는 그레인 사이즈를 갖는 다결정 실리콘이 형성된다. 아울러, 조사되는 전자 빔(12)의 밀도가 임계 에너지 밀도에 못 미쳐서 제 1, 제 2 비정질 실리콘 막(6, 10)의 일부가 용융되지 않고 남아 있더라도 시드 층(8)의 각 시드들이 결정 핵으로 작용하여 큰 그레인 사이즈를 갖는 다결정 실리콘을 형성시킨다.
이처럼, 현재의 실시예에 따르면, 결정화를 위한 전자 빔(12)의 밀도를 낮게는 제 1, 제 2 비정질 실리콘 막(6, 10)을 부분적으로 용용시킬 정도의 에너지 밀도로부터 제 1, 제 2 비정질 실리콘막(6, 10)을 완전히 용융상태로 만들 정도의 임계 에너지 밀도 이상까지 에너지 밀도를 높힐 수 있으므로, 공정 마진이 넓어진다.
또한, 전자 빔(12)의 조사동안, 제 1, 제 2 비정질 실리콘 층(6, 10)을 투과하는 전자 빔은 감광막(14)에 의하여 차단되어, 비정질 실리콘 막(6)의 하부층에 영향을 미칠 수 없게 되어, 하부층에 형성된 소자의 열화가 방지된다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 비정질 실리콘 막을 전자 빔을 이용하여 결정화하므로써, 우수한 능력의 TFT LCD를 만들기 위한 최소한의 조건인 비정질 실리콘 막의 결정화를 보다 쉽고 균일하고 극대화된 결정크기를 갖도록 하는 안정적인 방법을 구현 할 수 있다. 또한 기판의 온도를 올리지 않아도 결정립의 크기를 충분히 크게 할 수 있다.
아울러, 결정화를 위한 전자 빔의 에너지 밀도 범위를 종래에 비하여 더욱 넓게 할 수 있으므로, 충분한 공정 마진의 확보가 가능하다.
더욱이, 결정화를 위한 비정질 실리콘 층의 하부에 전자 빔의 진행을 차단하기 위한 스토퍼 층을 형성하므로써, 결정화를 위한 전자 빔의 조사동안 비정질 실리콘 층의 하부층이 전자 빔에 의하여 열화되는 것을 방지할 수 있다.
한편, 여기에서는, 본 발명의 특정 실시예에 대하여 도시하고 설명하였지만, 통상의 지식을 가진 자에 의하여 변형과 변경이 가능할 것이다. 따라서, 이하 특허청구범위는 본 발명의 사상과 범위를 벗어나지 않는 한 그러한 모든 변형과 변경을 포함하는 것으로 간주된다.

Claims (9)

  1. 일측 표면에 산화막이 형성된 절연기판을 제공하는 단계;
    상기 산화막 위에 감광막을 형성하는 단계;
    상기 감광막 위에 비정질 실리콘층을 소정 두께로 형성하는 단계; 및
    상기 비정질 실리콘 층에 소정 에너지 밀도와 소정의 스폿 직경을 갖는 전자 빔을 상기 비정질 실리콘 층의 일부가 용융되지 않을 정도의 에너지 밀도로 조사하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  2. 제 1 항에 있어서, 상기 비정질 실리콘 층은 약 500 Å 내지 약 2,000 Å의 두께로 형성되는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  3. 일측 표면에 산화막이 형성된 절연기판을 제공하는 단계;
    상기 산화막 위에 감광막을 형성하는 단계;
    상기 감광막 위에 비정질 실리콘층을 소정 두께로 형성하는 단계;
    상기 비정질 실리콘층 위에 소정의 직경을 갖는 결정핵을 형성하는 단계; 및
    상기 결정핵을 포함하는 상기 비정질 실리콘 층에 소정 에너지 밀도와 소정의 스폿 직경을 갖는 전자 빔을 소정의 에너지 밀도로 조사하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  4. 제 3 항에 있어서, 상기 결정핵은 SiH4나 Si2H6가스를 이용하여 형성하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  5. 제 1 항에 있어서, 상기 절연기판은 액정표시기에 사용되기 위한 유리기판 또는 투명한 플라스틱 기판이며, 상기 전자 빔 조사단계에 의하여 상기 비정질 실리콘층은 다결정 실리콘으로 결정화되고, 상기 다결정 실리콘은 상기 액정 표시기의 표시영역에서 박막 트랜지스터의 형성 및/또는 상기 절연기판 위에 상기 액정표시기를 구동하기 위한 구동 집적회로를 형성하는 데에 적용되는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  6. 일측 표면에 산화막이 형성된 절연기판을 제공하는 단계;
    상기 산화막 위에 감광막을 형성하는 단계;
    상기 감광막 위에 소정의 직경을 갖는 결정핵을 형성하는 단계;
    상기 결정핵을 포함하는 상기 감광막 위에 비정질 실리콘층을 소정 두께로 형성하는 단계; 및
    상기 상기 비정질 실리콘 층에 소정 에너지 밀도와 소정의 스폿 직경을 갖는전자 빔을 소정의 에너지 밀도로 조사하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  7. 제 6 항에 있어서, 상기 결정핵은 SiH4나 Si2H6가스를 이용하여 형성하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  8. 일측 표면에 산화막이 형성된 절연기판을 제공하는 단계;
    상기 산화막 위에 감광막을 형성하는 단계;
    상기 감광막 위에 제 1 비정질 실리콘층을 소정 두께로 형성하는 단계;
    상기 제 1 비정질 실리콘 층 위에 소정의 직경을 갖는 결정핵을 형성하는 단계;
    상기 결정핵을 포함하는 제 1 비정질 실리콘 층 위에 제 2 비정질 실리콘 층을 소정 두께로 형성하는 단계; 및
    상기 결정핵을 포함하는 상기 제 1, 제 2 비정질 실리콘 층에 소정 에너지 밀도와 소정의 스폿 직경을 갖는 전자 빔을 소정의 에너지 밀도로 조사하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
  9. 제 8 항에 있어서, 상기 절연기판은 액정표시기에 사용되기 위한 유리기판 또는 투명한 플라스틱 기판이며, 상기 전자 빔 조사단계에 의하여 상기 비정질 실리콘층은 다결정 실리콘으로 결정화되고, 상기 다결정 실리콘은 상기 액정 표시기의 표시영역에서 박막 트랜지스터의 형성 및/또는 상기 절연기판 위에 상기 액정표시기를 구동하기 위한 구동 집적회로를 형성하는 데에 적용되는 것을 특징으로 하는 비정질 실리콘의 결정화 방법.
KR10-2000-0059308A 2000-10-09 2000-10-09 비정질 실리콘 박막의 결정화 방법 KR100397762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0059308A KR100397762B1 (ko) 2000-10-09 2000-10-09 비정질 실리콘 박막의 결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0059308A KR100397762B1 (ko) 2000-10-09 2000-10-09 비정질 실리콘 박막의 결정화 방법

Publications (2)

Publication Number Publication Date
KR20010000607A KR20010000607A (ko) 2001-01-05
KR100397762B1 true KR100397762B1 (ko) 2003-09-13

Family

ID=19692584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0059308A KR100397762B1 (ko) 2000-10-09 2000-10-09 비정질 실리콘 박막의 결정화 방법

Country Status (1)

Country Link
KR (1) KR100397762B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020782B1 (ko) * 2008-08-28 2011-03-09 인하대학교 산학협력단 집속 전자빔을 이용한 비정질 실리콘 박막으로부터 실리콘 나노결정 구조물의 제조방법 및 이에 의해 제조된 실리콘 나노결정 구조물

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761346B1 (ko) * 2001-08-17 2007-09-27 엘지.필립스 엘시디 주식회사 결정질 실리콘의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194799A (ja) * 1982-05-07 1983-11-12 Hitachi Ltd 単結晶シリコンの製造方法
JPS59128292A (ja) * 1983-01-05 1984-07-24 Seiko Instr & Electronics Ltd 薄膜の結晶化方法
KR900003255A (ko) * 1988-08-23 1990-03-26 필름 테크 코포레이션 물 연화 막의 제조방법
JPH072599A (ja) * 1992-06-03 1995-01-06 Nec Corp 単結晶薄膜成長方法
KR100255155B1 (ko) * 1997-12-31 2000-05-01 김영환 반도체 소자의 다결정 실리콘막 형성 방법
KR20020012983A (ko) * 2000-08-10 2002-02-20 이순종 액정표시기용 비정질 실리콘 박막의 결정화 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58194799A (ja) * 1982-05-07 1983-11-12 Hitachi Ltd 単結晶シリコンの製造方法
JPS59128292A (ja) * 1983-01-05 1984-07-24 Seiko Instr & Electronics Ltd 薄膜の結晶化方法
KR900003255A (ko) * 1988-08-23 1990-03-26 필름 테크 코포레이션 물 연화 막의 제조방법
JPH072599A (ja) * 1992-06-03 1995-01-06 Nec Corp 単結晶薄膜成長方法
KR100255155B1 (ko) * 1997-12-31 2000-05-01 김영환 반도체 소자의 다결정 실리콘막 형성 방법
KR20020012983A (ko) * 2000-08-10 2002-02-20 이순종 액정표시기용 비정질 실리콘 박막의 결정화 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020782B1 (ko) * 2008-08-28 2011-03-09 인하대학교 산학협력단 집속 전자빔을 이용한 비정질 실리콘 박막으로부터 실리콘 나노결정 구조물의 제조방법 및 이에 의해 제조된 실리콘 나노결정 구조물

Also Published As

Publication number Publication date
KR20010000607A (ko) 2001-01-05

Similar Documents

Publication Publication Date Title
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
US20040192013A1 (en) Method for fabricating single crystal silicon film
CN100356506C (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
US6686978B2 (en) Method of forming an LCD with predominantly <100> polycrystalline silicon regions
KR100486676B1 (ko) 위상변이 레이저 마스크 및 이를 이용한 순차측면고상결정화 방법
US7335910B2 (en) Thin film transistor, semiconductor device, display, crystallization method, and method of manufacturing thin film transistor
KR100577795B1 (ko) 다결정 실리콘막 형성방법
JP2002280569A (ja) 主として＜１００＞配向した多結晶シリコン膜上に薄膜トランジスタを形成する方法
US8009345B2 (en) Crystallization apparatus, crystallization method, device, and light modulation element
KR20030047678A (ko) 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치
KR100269312B1 (ko) 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
US20060084246A1 (en) Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
US20070155140A1 (en) Manufacturing method of semiconductor film and image display device
KR100397762B1 (ko) 비정질 실리콘 박막의 결정화 방법
JP2002093706A (ja) 非晶質シリコン薄膜の結晶化方法
KR100318484B1 (ko) 비정질 실리콘 박막의 결정화 방법
KR20020005815A (ko) 전자 빔을 이용한 액정표시기용 비정질 실리콘 박막의결정화 방법
KR100304123B1 (ko) 트렌치 구조 및 덮개층을 이용한 박막 트랜지스터 제조방법
JP4278013B2 (ja) 薄膜素子の製造方法
KR20020012983A (ko) 액정표시기용 비정질 실리콘 박막의 결정화 방법
KR100781440B1 (ko) 다결정실리콘막 형성방법
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
JP2003037061A (ja) 半導体薄膜およびその形成方法並びに半導体装置
KR20060049678A (ko) 액정표시장치의 입출력 보호에 적합한 트랜지스터 구조 및회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120829

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160824

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170727

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 17