KR100579199B1 - 폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스 - Google Patents

폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스 Download PDF

Info

Publication number
KR100579199B1
KR100579199B1 KR1020040009385A KR20040009385A KR100579199B1 KR 100579199 B1 KR100579199 B1 KR 100579199B1 KR 1020040009385 A KR1020040009385 A KR 1020040009385A KR 20040009385 A KR20040009385 A KR 20040009385A KR 100579199 B1 KR100579199 B1 KR 100579199B1
Authority
KR
South Korea
Prior art keywords
thin film
polysilicon thin
display device
manufacturing
pattern
Prior art date
Application number
KR1020040009385A
Other languages
English (en)
Other versions
KR20050081231A (ko
Inventor
박지용
박혜향
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040009385A priority Critical patent/KR100579199B1/ko
Publication of KR20050081231A publication Critical patent/KR20050081231A/ko
Application granted granted Critical
Publication of KR100579199B1 publication Critical patent/KR100579199B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor

Abstract

본 발명은 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법 및 이 방법에 의하여 제조된 폴리실리콘을 사용하는 디스플레이 디바이스에 관한 것으로, 레이저가 투과하는 투과 패턴과 레이저가 투과하지 못하는 불투과 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하는 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법에 있어서, 상기 마스크는 레이저빔이 조사되는 중심부보다 레이저빔이 조사되는 가장자리의 상기 투과 패턴의 폭이 더 큰 것을 특징으로 하는 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법 및 이 방법에 의하여 제조된 폴리실리콘을 사용하는 디스플레이 디바이스를 제공함으로써 SLS 결정화법으로 결정화시 에너지 밀도가 높은 레이저가 조사되는 영역과 에너지 밀도가 낮은 레이저가 조사되는 영역에 형성되는 결정립의 크기를 서로 다르게 하여 전계 이동도를 제어함으로써 이를 사용하여 디스플레이 디바이스를 제조하는 경우 종래에 발생되는 휘도 불균일을 억제할 수 있다.
폴리실리콘 박막, 박막 트랜지스터, 마스크 패턴

Description

폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된 폴리실리콘을 사용하는 디스플레이 디바이스{METHOD OF FABRICATING POLYSILICON THIN FILM FOR DISPLAY DEVICE AND DISPLAY DEVICE USING THE POLYSILICON THIN FILM}
도 1a, 도 1b 및 도 1c는 통상의 SLS 결정화 방법을 개략적으로 도시한 도면이다.
도 2a, 도 2b 및 도 2c는 통상의 폴리실리콘 박막의 제조 방법에서 사용되는 마스크의 구조를 사용하여 결정화는 방법을 개략적으로 나타내는 평면도이다.
도 3은 통상의 2 샷(shot) 방식의 SLS 결정화 방법에 사용되는 마스크 패턴을 나타내는 평면도이다.
도 4a 및 도 4b는 도 3의 마스크 패턴을 사용하여 폴리실리콘을 제조하는 경우 사용되는 레이저의 레이저 빔내의 에너지 밀도 및 그에 따라 제조되는 폴리실리콘을 개략적으로 나타낸 도면이다.
도 5는 도 3의 마스크 패턴을 사용하여 제조된 폴리실리콘을 적용한 능동형 유기 전계 발광 소자의 디스플레이 이미지와 화소 영역의 박막트랜지스터의 전류 특성을 나타내는 도면이다.
도 6은 폴리실리콘 결정립 크기에 따른 전계이동도와의 관계를 나타내는 그래프이다.
도 7은 본 발명의 제 1 실시예에 따른 마스크 패턴 및 이를 사용하여 SLS 결정화 방법으로 폴리실리콘을 제조한 폴리실리콘 결정립의 형상을 개략적으로 도시한 도면이다.
도 8은 본 발명의 제 2 실시예에 따른 마스크 패턴 및 이를 사용하여 SLS 결정화 방법으로 폴리실리콘을 제조한 폴리실리콘 결정립의 형상을 개략적으로 도시한 도면이다.
도 9는 본 발명의 제 3 실시예에 따른 마스크 패턴을 도시한 도면이다.
도 10은 본 발명의 제 4 실시예에 따른 마스크 패턴을 도시한 도면이다.
[산업상 이용분야]
본 발명은 디스플레이 디바이스용 폴리실리콘의 제조 방법 및 이를 사용하는 제조된 폴리실리콘을 사용하여 제조된 디스플레이 디바이스에 관한 것으로, 더욱 상세하게는 폴리실리콘의 결정립의 크기를 조절할 수 있는 폴리실리콘 박막의 제조 방법 및 이 폴리실리콘 박막을 사용하여 제조되는 디스플레이 디바이스에 관한 것이다.
[종래 기술]
통상적으로 SLS 결정화 방법은 비정질 실리콘 층에 레이저빔을 2회 이상 중첩 조사하여 결정립 실리콘을 측면 성장시킴으로써 결정화하는 방법이다. 이를 이 용하여 제조한 폴리실리콘 결정립은 한 방향으로 길쭉한 원주형 모양을 가지는 것을 특징으로 하며, 결정립의 유한한 크기로 인하여 인접한 결정립 사이에는 결정립 경계가 발생한다.
SLS 결정화 기술을 이용하여 기판 상에 다결정 또는 단결정인 입자가 거대 실리콘 그레인(large silicon grain)을 형성할 수 있으며, 이를 이용하여 TFT를 제작하였을 때, 단결정 실리콘으로 제작된 TFT의 특성과 유사한 특성을 얻을 수 있는 것으로 보고되고 있다.
도 1a, 도 1b 및 도 1c는 통상의 SLS 결정화 방법을 나타낸다.
SLS 결정화 방법에서는 도 1a와 같이 레이저빔이 투과되는 영역과 투과하지 못하는 영역을 가진 마스크를 통하여 레이저빔을 비정질 실리콘 박막층에 조사하면 레이저빔이 투과한 영역에서는 비정질 실리콘의 용해가 일어나게 된다.
레이저빔의 조사가 끝난 후 냉각이 시작되면 비정질 실리콘/용융 실리콘 계면에서 우선적으로 결정화가 일어나고, 이때 발생한 응고 잠열에 의해 비정질 실리콘/용융 실리콘 계면으로부터 용융된 실리콘층 방향으로 온도가 점차 감소되는 온도 구배가 형성된다.
따라서, 도 1b를 참조하면, 열 유속은 마스크 계면으로부터 용융된 실리콘층의 중앙부 방향으로 흐르게 되므로 폴리실리콘 결정립은 용융된 실리콘 층이 완전히 응고될 때까지 측면 성장이 일어나게 되므로 한 방향으로 길쭉한 원주형 형태의 결정립을 가지는 폴리실리콘 박막층이 형성된다.
도 1c에서 도시한 바와 같이, 스테이지 이동에 의해 마스크를 이동하여 비정 질 실리콘 박막층과 이미 결정화된 폴리실리콘층의 일부가 노출되도록 중첩하여 레이저빔을 조사하면 비정질 실리콘 및 결정질 실리콘이 용해되고 이후 냉각이 되면서 마스크에 가려 용해되지 않은 기 형성된 폴리실리콘 결정립에 실리콘 원자가 부착되어 결정립의 길이가 증가하게 된다.
도 2a, 도 2b 및 도 2c는 통상의 폴리실리콘 박막의 제조 방법에서 사용되는 마스크의 구조를 사용하여 결정화는 방법을 개략적으로 나타내는 평면도이며, 도 3a, 도 3b 및 도 3c는 각 스테이지에서 생성되는 폴리실리콘 박막의 평면도이다.
도 2a는 투과 패턴과 불투과 패턴을 구비하는 통상의 마스크를 사용하여 먼저 비정질 실리콘에 레이저를 조사하여 비정질 실리콘이 용해된 후 고형화되면서 폴리실리콘을 형성하게 된다. 그리고 나서, 도 2a에 도시된 바와 같이, 일정 거리만큼 마스크를 쉬프트한 후 다시 레이저를 조사하면 비정질 실리콘과 투과 영역이 중첩되는 부분의 결정화된 영역의 폴리실리콘은 도 2c에 도시된 바와 같이, 다시 용해되어 결정화된다. 이와 같은 방법으로 연속적으로 계속하여 스캔하면서 레이저를 조사하여 비정질 실리콘과 투과 영역의 마스크 패턴이 중첩되는 부분에서의 폴리실리콘이 용해되고 다시 고형화되면서 결정화가 이루어진다.
도 3은 종래의 2샷(shot) 방식의 SLS 결정화 방법을 사용하는 폴리실리콘 박막의 제조 방법에서 사용되는 마스크 패턴을 나타낸 도면이고, 도 4a 및 도 4b는 도 3의 마스크 패턴을 사용하여 폴리실리콘을 제조하는 경우 사용되는 레이저의 레이저 빔내의 에너지 밀도 및 그에 따라 제조되는 폴리실리콘을 개략적으로 나타낸 도면이다.
도 3을 참조하면, 통상의 2 샷(shot) 방식의 SLS 결정화 방법에 사용되는 마스크 패턴은 투과 패턴의 폭(a)이 각 투과 패턴 모두 일정하며, 투과 패턴 사이의 불투과 패턴의 간격 역시 b로 일정하다. 또한, 스캐닝 방향(수평방향)과 수직인 방향으로 투과 패턴이 일정 거리만큼 어긋나 있다.
도 3과 같은 마스크 패턴을 이용하여 결정화를 할 경우 도 4a와 같이 레이저 빔내의 에너지 밀도가 불균일한 경우(중심부의 경우 가장자리에 비해 에너지 밀도가 높다) 도 4b에 도시된 바와 같이 결정화된 폴리실리콘의 결정성이 레이저 펄스가 조사되는 부분별로 달라지게 되고 이는 TFT 특성에 영향을 미치게 된다. 이에 따라 이러한 TFT를 사용하여 유기 전계 발광 디스플레이 디바이스를 제작하는 경우 디스플레이 상 휘도 불균일을 유발하게 된다.
도 5는 도 3 및 도 4a에 도시된 바와 같은 마스크 패턴과 레이저 빔을 사용하여 SLS 방법으로 제조된 폴리실리콘을 적용한 능동형 유기 전계 발광 디스플레이 디바이스의 이미지와 화소 영역 내 박막 트랜지스터의 전류 특성과의 관계를 나타내는 그래프이다.
도 5에서 볼 수 있는 바와 같이, 높은 에너지 밀도를 받아서 결정화된 폴리 실리콘 박막을 이용하여 제조된 TFT의 경우에는 일정 전압 하에서 더 높은 전류가 흐를 수 있게 되어 부분적으로 휘도 불균일을 보이게 되며, 표 1에 나타낸 바와 같이 대략적으로 15 % 정도의 편차를 보이게 된다.
데이터 전압(V) 화소 구동 박막 트랜지스터의 전류 평균값(A) 화소 구동 박막 트랜지스터의 전류 표준 편차(A) % 편차
- 4 4.4 ×10-7 5.8 ×10-8 13.2 %
- 3.5 2.0 ×10-7 3.0 ×10-8 15.3 %
따라서, 2 샷 방식의 SLS 결정화 방법을 사용하여 폴리실리콘을 제조하는 경우 레이저 빔 내의 에너지 밀도의 불균일에 의하여 발생하는 디스플레이 디바이스의 휘도 불균일을 해결할 필요가 있다.
한편, 대한민국 공개 특허 번호 제2002-93194호에 의하면 레이저빔 패턴을 삼각형상("◁")으로 구성하는 것을 특징으로 하며, 상기 삼각형상("◁")의 빔 패턴을 가로 방향으로 이동하면서 결정화를 진행하는 방법이 설명되어 있으나, 이 경우 기판 전체에 걸쳐 결정화를 시킬 수 없으며 항상 결정화가 안된 영역이 존재하는 문제점이 있다.
본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 SLS 결정화법으로 폴리실리콘 박막을 제조하는 경우 레이저 빔내의 에너지 불균일에 의한 휘도 불균일을 개선시킨 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 위에서 제조된 폴리실리콘 박막을 사용하는 디스플레이 디바이스를 제공하는 것이다.
본 발명은 상기한 목적을 달성하기 위하여,
레이저가 투과하는 투과 패턴과 레이저가 투과하지 못하는 불투과 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하는 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법에 있어서,
상기 마스크는 레이저빔이 조사되는 중심부보다 레이저빔이 조사되는 가장자리의 상기 투과 패턴의 폭이 더 큰 것을 특징으로 하는 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법을 제공한다.
또한, 본 발명은
SLS 결정화법에 의하여 폴리실리콘을 결정화하는 폴리실리콘 박막의 제조 방법에 있어서,
1 이상의 투과 패턴을 구비하는 마스크를 사용하며, 상기 마스크는 레이저 에너지 밀도가 높은 영역의 마스크의 투과 패턴의 폭이 레이저 에너지 밀도가 낮은 영역의 마스크의 투과 패턴의 폭보다 작은 것을 특징으로 하는 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법을 제공한다.
또한, 본 발명은
상기의 방법을 사용하여 제조되는 폴리실리콘 박막을 사용하는 디스플레이 디바이스를 제공하며, 상기 디스플레이 디바이스는 유기 전계 발광 소자 또는 액정 박막 장치를 포함한다.
이하, 본 발명을 첨부한 도면을 참조하여 더욱 상세히 설명한다.
도 6은 폴리실리콘 결정립 크기에 따른 전계이동도와의 관계를 나타내는 그래프이다.
통상적으로 TFT의 전계 이동도(mobility)는 폴리실리콘 결정립의 크기에 따 라 달라지게 되며, 도 6과 같이 결정립 길이(크기)가 길어질수록 전계 이동도가 증가하게 된다. 예를 들어, 결정립 길이가 3.5 ㎛인 경우에 비해 결정립 길이가 3 ㎛인 경우 전계 이동도는 15 % 정도 감소하게 되다.
폴리실리콘 결정립 크기(㎛) 전계 이동도(㎠/Vㆍs) 상대 전계 이동도(㎠/Vㆍs; 결정립 크기 3.5 ㎛ 기준)
3.0 86.3 85.5
3.1 91.1 90.3
3.5 100.9 100.0
표 2는 폴리실리콘의 결정립 크기에 따른 전계 이동도 및 상대 전계 이동도를 나타낸 것으로 결정립의 크기가 큰 경우에 전계 이동도가 커짐을 확인할 수 있다.
TFT의 전류 특성값은 전계 이동도에 직접적으로 비례하게 되므로 인위적으로 레이저빔을 맞게되는 영역 내에서 폴리실리콘의 결정립 크기를 변화시킬 경우 레이저 빔내의 에너지 불균일에 의한 휘도 불균일을 개선할 수 있다.
즉, 레이저 빔의 에너지 밀도 증가에 따른 휘도 증가분을 결정립 크기를 적게 조절함으로써 상대적으로 일정 전압에서 적은 양의 전류가 흐르도록 하여 휘도를 균일하게 조절할 수 있다.
도 7은 본 발명의 제 1 실시예에 따른 마스크 패턴과 이 패턴을 사용하여 제조되는 폴리실리콘의 결정립의 형상을 개략적으로 도시한 도면이다.
도 7을 참조하면, 본 발명의 제 1 실시예는 레이저가 투과하는 투과 패턴과 레이저가 투과하지 못하는 불투과 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 2 샷(shot) 방식으로 결정화한다.
앞서 살펴본 바와 같이, SLS 결정화법에 의한 2 샷 방식으로 비정질 실리콘을 결정화시키는 경우 조사되는 레이저 빔 내의 에너지 밀도가 다르기 때문에 이에 따라 형성되는 폴리실리콘박막의 결정성에도 영향을 미치게 된다.
따라서, 상기 마스크는 레이저빔이 조사되는 중심부의 투과 패턴의 폭(a4)보다 레이저빔이 조사되는 가장자리의 상기 투과 패턴의 폭(a1 또는 an)을 더 크게 한다. 그리고, 상기 투과 패턴 사이의 불투과 패턴의 간격은 일정하도록 한다. 이렇게 함으로써, 에너지 밀도가 높은 중심부에서는 레이저 빔 조사 영역이 작아지게 되고, 에너지 밀도가 낮은 가장자리에서는 레이저 빔이 조사되는 영역이 커지게 되어 에너지 밀도 차이에 의한 편차에 의하여 형성되는 폴리실리콘 박막 결정성의 편차를 줄일 수 있다.
이때, 상기 투과 패턴의 폭은 스캐닝 방향과 수직인 방향으로 레이저가 조사되는 중심부에서 가장자리로 갈수록 순차적으로 커지게 되며, 바람직하기로는 커지는 정도가 일정한 것이 바람직하다.
즉, 도 7에서 a1가 a2의 차이와 a2와 a3의 차이가 일정하게 되므로 a1 내지 an은 등차 수열을 이루게 된다.
상기 투과 패턴의 폭은 투과 패턴의 최대값 기준(즉, a1 또는 an)으로 3 내지 12㎛ 정도가 적당하며, 이를 벗어나는 경우 폴리실리콘 결정립의 미세구조가 달라짐으로 인해 결정성이 현저히 나빠지게 된다.
또한, 상기 불투과 패턴의 폭은 1 내지 6 ㎛가 바람직하며, 이 범위를 벗어나는 경우 즉, 1 ㎛에 비해 적은 경우는 광학적 해상도(optical resolution)을 벗 어나게 되어 레이저빔이 일부 투과하게 되어 불투과 패턴으로서 작용이 힘들게 되며, 6 ㎛보다 큰 경우에는 2 샷(shot) 방법에서 레이저빔의 중첩이 어렵게 되어 결정립의 분포가 불균일하게 된다.
그리고, 상기 투과 패턴의 폭의 최대값과 최소값의 차이는 1 ㎛ 이하인 것이 바람직하다. 이 범위를 벗어나는 경우 폴리실리콘 결정립의 크기가 현저히 달라지게 되므로 결정립 크기 차이에 의한 폴리실리콘 박막트랜지스터(TFT)의 전류특성차이가 상기 레이저빔 에너지 밀도 차이에 의한 폴리실리콘 결정립의 결정성 차이에 의한 TFT의 전류 특성 차이보다 크게 되므로 레이저빔 전체 면적내에서 TFT 특성의 균일성을 얻기가 힘들게 된다.
이때, 상기 투과 패턴의 형상은 라인 형태인 것이 바람직하다.
이상의 방법으로 제조된 폴리실리콘은 도 7에 도시된 바와 같이, 결정립의 폭은 거의 일정하나 결정립의 길이가 중심부(Ic)보다 상대적으로 가장자리(Ie)에서 더 큰 것을 알 수 있다.
이에 따라, 종래 높은 에너지 밀도를 받아서 결정화된 폴리 실리콘 박막을 이용하여 제조된 TFT의 경우에는 일정 전압 하에서 더 높은 전류가 흐를 수 있게 되어 부분적으로 휘도 불균일을 보이게 되는 현상을 가장자리의 폴리실리콘 결정립의 크기를 상대적으로 크게 함으로써 이러한 휘도 불균일 현상을 억제할 수 있다.
도 8은 본 발명의 제 2 실시예에 따른 마스크 패턴과 이 패턴을 사용하여 제조되는 폴리실리콘의 결정립의 형상을 개략적으로 도시한 도면이다.
도 8을 참조하면, 본 발명의 제 2 실시예에서는 제 1 실시예와 동일하게 레 이저가 투과하는 투과 패턴과 레이저가 투과하지 못하는 불투과 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 2 샷(shot) 방식으로 결정화하며, 투과 패턴의 폭이 레이저빔이 조사되는 중심부의 투과 패턴의 폭(a4)보다 레이저빔이 조사되는 가장자리의 상기 투과 패턴의 폭(a1 또는 an)이 더 크게 한다.
그리나, 불투과 패턴 사이의 간격은 레이저 조사되는 중심부에서보다 가장자리에서 더 작게 된다.
또한, 불투과 패턴 사이의 간격은 중심부에서 가장자리로 갈수록 일정하게 작아지게 되며, 불투과 패턴 사이의 간격 b1 내지 bn은 등차 수열의 관계를 갖는 것이 바람직하다.
또한, 상기 불투과 패턴 사이의 간격은 최소값(b1 또는 bn)을 기준으로 하여 1 내지 6 ㎛가 바람직하며, 이 범위를 벗어나는 경우 즉, 1 ㎛에 비해 적은 경우는 광학적 해상도(optical resolution)을 벗어나게 되어 레이저빔이 일부 투과하게 되어 불투과 패턴으로서 작용이 힘들게 되며, 6 ㎛보다 큰 경우에는 2샷(shot) 방법에서 레이저빔의 중첩이 어렵게 되어 결정립의 분포가 불균일하게 된다.
이외의 사항은 제 1 실시예와 동일하게 구성된다.
제 2 실시예에 의하여 제조된 폴리실리콘은 도 8에서 알 수 있는 바와 같이, 결정립의 길이는 거의 일정하나 결정립 사이의 폭이 중심부(Wc)에서보다 가장자리(We)에서 더 크게 형성함으로써 레이저 에너지 밀도 차이에 의하여 발생되는 디스플레이 디바이스의 휘도 불균일을 억제할 수 있다.
도 9는 본 발명의 제 3 실시예에 따른 마스크 패턴과 이 패턴을 사용하여 제조되는 폴리실리콘의 결정립의 형상을 개략적으로 도시한 도면이다.
도 9를 참조하면, 본 발명의 제 3 실시예에서도 제 1 실시예와 동일하게 레이저가 투과하는 투과 패턴과 레이저가 투과하지 못하는 불투과 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 2 샷(shot) 방식으로 결정화한다.
다만, 본 실시예에서는 상기 투과 패턴은 스캐닝 방향과 동일한 축 방향으로 가장 자리(a1e, a2e, a3e,....ane)에서의 폭이 중앙에서의 폭(a1c, a2c, a3c, ..., anc)보다 큰 것(a1e〉a1c, a2e〉a2c, ....., ane〉anc)을 사용한다.
즉, 도 8에서 볼 수 있는 바와 같이, 투과 패턴은 가장자리로부터 중앙 방향으로 상기 중앙에서의 투과 패턴의 폭이 순차적(직선적)으로 줄어들도록 되어 있다.
또한, 본 실시예에서는 상기 가장자리의 투과 패턴의 폭은 일정한 것을 사용할 수 있다. 즉, a1e=a2e=.......=ane인 투과 패턴을 갖는 마스크를 사용할 수 있다. 이때, 중심부에서의 투과 패턴의 폭은 일정한 값만큼 줄어든다. 즉, a1c, a2c,...., anc는 등차 수열 관계를 갖는 것이 바람직하다.
이때, 가장자리에서의 불투과 패턴 사이의 간격은 일정하거나 또는 일정한 값만큼 중심부에서 가장자리로 갈수록 작아질 수 있다.
이때, 중앙에서의 상기 투과 패턴의 폭의 최대값과 최소값의 차이는 1 ㎛ 이하인 것이 바람직하다.
도 10은 본 발명의 제 4 실시예에 따른 마스크 패턴과 이 패턴을 사용하여 제조되는 폴리실리콘의 결정립의 형상을 개략적으로 도시한 도면이다.
도 10을 참조하면, 본 발명의 제 4 실시예에서도 제 1 실시예와 동일하게 레이저가 투과하는 투과 패턴과 레이저가 투과하지 못하는 불투과 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 2 샷(shot) 방식으로 결정화한다.
제 4 실시예에서는 상기 불투과 패턴은 도트 형태의 1 이상의 불투과 패턴이 스캐닝 방향과 동일한 축 방향으로 1 이상의 라인 형태의 그룹을 이루고 있으며, 상기 불투과 패턴 그룹 사이의 스캔닝 방향과 수직인 축 방향으로의 간격은 레이저가 조사되는 중심에서의 간격이 가장자리에서의 간격보다 더 작도록 되어 있다.
이렇게 함으로써 중심부에서 레이저가 조사되는 영역이 가장자리에서 레이저가 조사되는 영역보다 작게 되어 형성되는 결정립의 크기가 가장자리에서 형성되는 결정립의 크기보다 상대적으로 작게된다.
레이저 에너지 밀도 차이에 의하여 발생되는 디스플레이 디바이스의 휘도 불균일을 억제할 수 있다.
상기 불투과 패턴 사이의 간격은 가장자리로부터 중심방향으로 일정하게 작아지며, 상기 간격의 최대값과 최소값의 차이는 1 ㎛ 이하인 것이 바람직하다. 이 범위를 벗어나는 경우 폴리실리콘 결정립의 크기가 현저히 달라지게 되므로 결정립 크기차이에 의한 폴리실리콘 박막트랜지스터(TFT)의 전류특성차이가 상기 레이저빔 에너지밀도차이에 의한 폴리실리콘 결정립의 결정성차이에 의한 TFT의 전류 특성차 이보다 크게 되므로 레이저빔 전체 면적 내에서 TFT 특성의 균일성을 얻기가 힘들게 된다.
또한, 본 발명에서는 2 샷 방식을 사용하는 SLS 결정화법에 의하여 폴리실리콘을 결정화하는 폴리실리콘 박막의 제조 방법에 있어서, 1 이상의 투과 패턴을 구비하는 마스크를 사용하며, 상기 마스크는 레이저 에너지 밀도가 높은 영역의 마스크의 투과 패턴의 폭이 레이저 에너지 밀도가 낮은 영역의 마스크의 투과 패턴의 폭보다 작은 것을 사용하여 폴리실리콘 박막을 제조한다.
이때, 상기 투과 패턴 사이의 간격은 일정하며, 상기 투과 패턴 사이의 간격은 상기 레이저 에너지 밀도가 큰 영역으로 갈수록 커지는 것이 바람직하다.
그리고, 상기 투과 패턴 사이의 간격이 커지는 정도는 일정하며, 상기 투과 패턴은 라인 형태인 것을 사용할 수 있으며, 또한 상기 투과 패턴이 스캐닝 방향으로 레이저 에너지 밀도가 높은 영역의 폭이 레이저 에너지 밀도가 낮은 영역의 폭보다 작은 다각형 형태인 것을 사용할 수도 있다.
이때, 상기 투과 패턴 사이의 간격의 최대값과 최소값의 차이가 1 ㎛ 이하인 것이 바람직하다. 이 범위를 벗어나는 경우 폴리실리콘 결정립의 크기가 현저히 달라지게 되므로 결정립 크기 차이에 의한 폴리실리콘 박막트랜지스터(TFT)의 전류특성차이가 상기 레이저빔 에너지 밀도 차이에 의한 폴리실리콘 결정립의 결정성 차이에 의한 TFT의 전류 특성차이보다 크게 되므로 레이저빔 전체 면적 내에서 TFT 특성의 균일성을 얻기가 힘들게 된다.
한편, 본 발명에서는 상기 마스크 패턴은 도트 형태의 불투과 패턴을 포함하 며, 상기 도트 형태의 불투과 패턴 사이의 간격이 레이저 에너지 밀도가 높은 영역보다 레이저 에너지 밀도가 낮은 영역에서 더 큰 마스크 패턴을 사용할 수 있다.
이렇게 함으로써, 레이저 에너지 밀도 차이에 의하여 발생되는 디스플레이 디바이스의 휘도 불균일을 억제할 수 있다.
한편, 본 발명의 실시예들로부터 제조되는 폴리실리콘은 결정립의 크기의 최대값과 최소값의 차이가 0.5 ㎛ 이하가 되도록 형성된다. 결정립 크기의 차이가 0.5 ㎛ 이상이 되는 경우에는 오히려 가장자리에 있는 결정립의 전계 이동도가 좋게 되어 반대로 가장자리에서 휘도록 중심부에서보다 좋게 되어 다시 휘도 불균일 발생할 수 있기 때문이다.
본 발명의 실시예들로부터 제조되는 폴리실리콘은 평판 디스플레이 디바이스에 사용되며, 상기 평판 디스플레이 디바이스로는 유기 전계 발광 디스플레이 장치 또는 액정 표시 장치인 디스플레이 디바이스에 사용될 수 있다.
이상과 같이, 본 발명에서는 레이저를 이용하여 비정질 실리콘을 결정화할 때 마스크 패턴을 본 발명의 실시예들에서와 같이 디자인함으로써 결정화시 레이저 에너지의 불균일성에 따른 디스플레이 디바이스의 휘도 불균일을 방지할 수 있다.
이상과 같이 본 발명에서는 비정질 실리콘을 SLS 결정화법으로 결정화시 에너지 밀도가 높은 레이저가 조사되는 영역과 에너지 밀도가 낮은 레이저가 조사되는 영역에 형성되는 결정립의 크기를 서로 다르게 하여 전계 이동도를 제어함으로써 이를 사용하여 디스플레이 디바이스를 제조하는 경우 종래에 발생되는 휘도 불 균일을 억제할 수 있다.

Claims (33)

  1. 레이저가 투과하는 투과 패턴과 레이저가 투과하지 못하는 불투과 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하는 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법에 있어서,
    상기 마스크는 레이저빔이 조사되는 중심부보다 레이저빔이 조사되는 가장자리의 상기 투과 패턴의 폭이 더 큰 것을 특징으로 하는 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  2. 제 1항에 있어서,
    상기 투과 패턴의 폭은 스캐닝 방향과 수직인 방향으로 레이저가 조사되는 중심부에서 가장자리로 갈수록 순차적으로 커지는 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  3. 제 2항에 있어서,
    상기 투과 패턴의 폭이 커지는 정도는 일정한 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  4. 제 1항에 있어서,
    상기 레이저가 투과하지 않는 불투과 패턴 사이의 거리는 일정한 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  5. 제 4항에 있어서,
    상기 투과 패턴의 폭은 3 내지 12 ㎛인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  6. 제 4항에 있어서,
    상기 불투과 패턴의 폭은 1 내지 6 ㎛인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  7. 제 1항에 있어서,
    상기 레이저가 투과하지 않는 불투과 패턴 사이의 거리는 중심부에서 가장자리로 갈수록 작아지는 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  8. 제 7항에 있어서,
    상기 불투과 패턴 사이의 거리가 작아지는 정도는 일정한 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  9. 제 7항에 있어서,
    상기 투과 패턴의 폭은 3 내지 12 ㎛인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  10. 제 7항에 있어서,
    상기 불투과 패턴의 폭은 1 내지 6 ㎛인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  11. 제 1항에서 있어서,
    상기 투과 패턴의 폭의 최대값과 최소값의 차이는 1 ㎛ 이하인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  12. 제 1항에 있어서,
    상기 투과 패턴은 스캐닝 방향과 동일한 축 방향으로 가장 자리에서의 폭이 중앙에서의 폭보다 큰 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  13. 제 12항에 있어서,
    상기 중앙에서의 투과 패턴의 폭은 가장자리로부터 중심부로 갈수록 작아지는 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  14. 제 13항에 있어서,
    상기 작아지는 정도는 일정한 것인 디스플레이 디바이스용 폴리실리콘 박막 의 제조 방법.
  15. 제 12항에 있어서,
    상기 가장자리의 투과 패턴의 폭은 일정한 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  16. 제 12항에 있어서,
    중앙에서의 상기 투과 패턴의 폭의 최대값과 최소값의 차이는 1 ㎛ 이하인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  17. 제 1항에 있어서,
    상기 투과 패턴의 형상은 라인 형태인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  18. 제 1항에 있어서,
    상기 불투과 패턴은 도트 형태의 1이상의 불투과 패턴이 스캐닝 방향과 동일한 축 방향으로 1 이상의 라인 형태의 그룹을 이루는 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  19. 제 18항에 있어서,
    상기 불투과 패턴 그룹 사이의 스캐닝 방향과 수직인 축 방향으로의 간격은 레이저가 조사되는 중심에서의 간격이 가장자리에서의 간격보다 더 작은 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  20. 제 19항에 있어서,
    상기 간격은 가장자리로부터 중심방향으로 일정하게 작아지는 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  21. 제 19항에 있어서,
    상기 간격의 최대값과 최소값의 차이는 1 ㎛ 이하인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  22. SLS 결정화법에 의하여 폴리실리콘을 결정화하는 폴리실리콘 박막의 제조 방법에 있어서,
    1 이상의 투과 패턴을 구비하는 마스크를 사용하며, 상기 마스크는 레이저 에너지 밀도가 높은 영역의 마스크의 투과 패턴의 폭이 레이저 에너지 밀도가 낮은 영역의 마스크의 투과 패턴의 폭보다 작은 것을 특징으로 하는 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  23. 제 22항에 있어서,
    상기 투과 패턴 사이의 간격은 일정한 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  24. 제 22항에 있어서,
    상기 투과 패턴 사이의 간격은 상기 레이저 에너지 밀도가 큰 영역으로 갈수록 커지는 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  25. 제 24항에 있어서,
    상기 투과 패턴 사이의 간격이 커지는 정도는 일정한 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  26. 제 22항에 있어서,
    상기 투과 패턴은 라인 형태인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  27. 제 22항에 있어서,
    상기 투과 패턴은 스캐닝 방향으로 레이저 에너지 밀도가 높은 영역의 폭이 레이저 에너지 밀도가 낮은 영역의 폭보다 작은 다각형 형태인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  28. 제 22항에 있어서,
    상기 투과 패턴 사이의 간격의 최대값과 최소값의 차이가 1 ㎛ 이하인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  29. 제 22항에 있어서,
    상기 마스크 패턴은 도트 형태의 불투과 패턴을 포함하는 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  30. 제 29항에 있어서,
    상기 도트 형태의 불투과 패턴 사이의 간격이 레이저 에너지 밀도가 높은 영역보다 레이저 에너지 밀도가 낮은 영역에서 더 큰 것인 디스플레이 디바이스용 폴리실리콘 박막의 제조 방법.
  31. 제 1항 또는 제 22항의 방법으로 제조되는 폴리실리콘을 사용하는 것을 특징으로 하는 디스플레이 디바이스.
  32. 제 31항에 있어서,
    상기 디스플레이 디바이스는 유기 전계 발광 디스플레이 장치 또는 액정 표시 장치인 디스플레이 디바이스.
  33. 제 31항에 있어서,
    상기 폴리실리콘의 결정립의 크기의 최대값과 최소값의 차이가 0.5 ㎛ 이하인 디스플레이 디바이스.
KR1020040009385A 2004-02-12 2004-02-12 폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스 KR100579199B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040009385A KR100579199B1 (ko) 2004-02-12 2004-02-12 폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040009385A KR100579199B1 (ko) 2004-02-12 2004-02-12 폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스

Publications (2)

Publication Number Publication Date
KR20050081231A KR20050081231A (ko) 2005-08-18
KR100579199B1 true KR100579199B1 (ko) 2006-05-11

Family

ID=37267884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040009385A KR100579199B1 (ko) 2004-02-12 2004-02-12 폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스

Country Status (1)

Country Link
KR (1) KR100579199B1 (ko)

Also Published As

Publication number Publication date
KR20050081231A (ko) 2005-08-18

Similar Documents

Publication Publication Date Title
KR100698056B1 (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
US7892704B2 (en) Mask for silicon crystallization, method for crystallizing silicon using the same and display device
US6645454B2 (en) System and method for regulating lateral growth in laser irradiated silicon films
US20020102822A1 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
KR20040085310A (ko) 결정화 방법
KR20060046344A (ko) 결정화방법, 박막 트랜지스터의 제조방법, 박막 트랜지스터및 표시장치
KR100742380B1 (ko) 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법
KR100796590B1 (ko) 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
US6800540B1 (en) Method for crystallizing silicon
JP4454333B2 (ja) ディスプレーデバイス用多結晶シリコン薄膜の製造方法及びレーザー結晶化用マスク
JP4849782B2 (ja) 多結晶シリコン薄膜の製造方法及びこれを使用して製造されたディスプレーデバイス
KR100707026B1 (ko) 비정질실리콘막의 결정화 방법
JP4454421B2 (ja) ディスプレーデバイス用シリコン薄膜の製造方法
KR100579199B1 (ko) 폴리실리콘 박막의 제조 방법 및 이를 사용하여 제조된폴리실리콘을 사용하는 디스플레이 디바이스
JP2006013050A (ja) レーザビーム投影マスク及びそれを用いたレーザ加工方法、レーザ加工装置
KR100525443B1 (ko) 결정화 장비 및 이를 이용한 결정화 방법
US20070238270A1 (en) Method for forming polycrystalline film
JP2007287866A (ja) 半導体結晶薄膜の製造方法およびそれに用いられる製造装置、フォトマスク、ならびに半導体素子
KR100486026B1 (ko) 평판 디스플레이소자용 어레이 기판의 결정화 방법
KR100600852B1 (ko) 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
KR101095368B1 (ko) 다결정 박막 형성방법
JP2007157894A (ja) 表示装置の製造方法
JP2005175257A (ja) 結晶性膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 14