KR100525443B1 - 결정화 장비 및 이를 이용한 결정화 방법 - Google Patents

결정화 장비 및 이를 이용한 결정화 방법 Download PDF

Info

Publication number
KR100525443B1
KR100525443B1 KR10-2003-0096577A KR20030096577A KR100525443B1 KR 100525443 B1 KR100525443 B1 KR 100525443B1 KR 20030096577 A KR20030096577 A KR 20030096577A KR 100525443 B1 KR100525443 B1 KR 100525443B1
Authority
KR
South Korea
Prior art keywords
mask
crystallization
region
substrate
laser beam
Prior art date
Application number
KR10-2003-0096577A
Other languages
English (en)
Other versions
KR20050064962A (ko
Inventor
정윤호
김영주
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2003-0096577A priority Critical patent/KR100525443B1/ko
Priority to US10/951,821 priority patent/US7115456B2/en
Priority to CN2004100917021A priority patent/CN1637484B/zh
Priority to JP2004351194A priority patent/JP4571486B2/ja
Publication of KR20050064962A publication Critical patent/KR20050064962A/ko
Application granted granted Critical
Publication of KR100525443B1 publication Critical patent/KR100525443B1/ko
Priority to US11/518,202 priority patent/US7569793B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D9/00—Crystallisation
    • B01D9/0036—Crystallisation on to a bed of product crystals; Seeding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D9/00—Crystallisation
    • B01D9/0063—Control or regulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 이형(異形)의 패턴이 복수개 구비된 하나의 마스크를 준비한 후, 상기 마스크를 이용하여 기판 상에 얼라인 키를 형성하고, 상기 얼라인 키로부터의 이격 정보 및 인접한 얼라인 키들의 가상의 연결선과 평행하게 결정화를 진행하는 결정화 장비 및 이를 이용한 결정화 방법에 관한 것으로, 본 발명의 결정화 장비는 레이저 빔을 출사하는 레이저 빔 발생 장치와, 복수개의 영역이 정의된 마스크와, 상기 마스크가 장착되며 상기 마스크의 선택적인 영역에 상기 레이저 빔이 투과되도록 상기 마스크를 이동시키는 마스크 스테이지와, 상기 마스크의 미세 이동을 조절하는 틸팅(tilting) 수단 및 레벨링(leveling) 수단 및 상기 마스크에 대한 기판 상의 조사 부위가 변경되도록 상기 기판을 장착하여 이동시키는 기판 스테이지를 포함하여 이루어짐을 특징으로 한다.

Description

결정화 장비 및 이를 이용한 결정화 방법{Device for Crystallization and method for Crystallization with the same}
본 발명은 실리콘 결정화에 관한 것으로 특히, 이형(異形)의 패턴이 복수개 구비된 하나의 마스크를 준비한 후, 상기 마스크를 이용하여 기판 상에 얼라인 키를 형성하고, 상기 얼라인 키로부터의 이격 정보 및 인접한 얼라인 키들의 가상의 연결선과 평행하게 결정화를 진행하는 결정화 장비 및 이를 이용한 결정화 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력을 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이 하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과, 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소전극에 전달하는 복수개의 박막트랜지스터가 형성된다.
그리고 제 2 유리 기판(칼라필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 칼라 색상을 표현하기 위한 R,G,B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착되어 상기 두 기판 사이에 액정이 주입된다.
상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다. 따라서, 상기 액정의 분자 배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상 정보를 표현할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
상기 박막 트랜지스터의 반도체층을 다결정 실리콘(poly silicon)으로 형성하는 액정 표시 장치에서는 박막 트랜지스터와 구동 회로를 동일 기판 상에 형성할 수 있으며, 박막 트랜지스터와 구동 회로를 연결하는 과정이 불필요하므로 공정이 간단해진다. 또한, 다결정 실리콘은 비정질 실리콘에 비해 전계 효과 이동도가 100 내지 200 배정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성도 우수한 장점이 있다.
상기 다결정 실리콘의 제조 방법은 공정 온도에 따라 저온 공정과 고온 공정으로 나눌 수 있으며, 이 중 고온 공정은 공정 온도가 1000℃ 근처로 절연 기판의 변형 온도 이상의 온도 조건이 요구되어, 유리 기판은 내열성이 떨어지므로 열 저항력이 높은 고가의 석영 기판을 써야 된다는 점과, 이 고온 공정에 의한 다결정 실리콘 박막의 경우 성막시 높은 표면 조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로 저온 공정에 의한 다결정 실리콘보다 소자 응용 특성이 떨어진다는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정화시켜 다결정 실리콘으로 형성하는 기술이 연구/개발되고 있다.
상기 저온 공정은 레이저 열처리(laser annealing), 금속 유도 결정화(Metal Induced Crystallization) 등으로 분류할 수 있다.
이 중 레이저 열처리 공정은 펄스(pulse) 형태의 레이저 빔을 기판 상에 조사하는 방법을 이용하는데, 이 펄스 형태의 레이저 빔에 의하면 용융과 응고가 10~102 나노세컨드(nano second) 단위로 반복되어 진행되는 방식으로써, 하부 절연기판에 가해지는 데미지(damage)를 최소화시킬 수 있는 장점을 가져 저온 결정화 공정에서 가장 주목받고 있다.
이하, 첨부된 도면을 참조하여 종래의 레이저 열처리 공정에 따른 실리콘의 결정화 방법에 대해서 설명한다.
도 1은 레이저 에너지 밀도별 비정질 실리콘의 입자의 크기를 나타낸 그래프이다.
도 1과 같이, 비정질 실리콘의 결정화는 레이저 에너지의 세기에 따라 제 1, 제 2, 제 3 영역으로 분류할 수 있다.
제 1 영역은 부분 용융 영역(partial melting region)으로, 비정질 실리콘층의 표면만이 용융될 정도의 세기로 레이저 에너지가 비정질 실리콘층에 조사되는 영역이며, 상기 제 1 영역에서는 이러한 조사 후 비정질 실리콘층의 표면의 부분 용융이 이뤄지고, 고상화(solidification) 과정을 거쳐 상기 비정질 실리콘층 표면에 작은 결정 입자가 형성된다.
제 2 영역은 완전 용융 근접 영역(near-complete melting region)으로, 상기 제 1 영역보다 레이저 에너지 세기를 높여 비정질 실리콘층이 거의 용융될 정도로 레이저 에너지를 조사하는 영역이며, 용융 후 남아있는 작은 핵들을 씨드(seed)로 하여 결정을 성장시켜 제 1 영역에 비해 성장한 결정 입자를 얻을 수 있으나, 균일한 결정 입자를 얻기는 곤란하다. 여기서, 상기 제 2 영역은 상기 제 1 영역에 비해 상당히 소폭이다.
제 3 영역은 완전 용융 영역(complete melting region)으로, 상기 제 2 영역보다 레이저 에너지 세기를 높여 비정질 실리콘층을 모두 용융시킬 정도로 레이저를 조사하는 영역이며, 비정질 실리콘층이 모두 용융된 후 고상화가 진행되어 균일한 결정 핵 생성(homogeneous nucleation)이 가능하여 조사 후, 미세한(fine) 균일 결정 입자로 이루어진 결정 실리콘층이 형성된다.
다결정 실리콘을 제조하는 공정에서는 제 2 영역대의 에너지 밀도를 이용하여 균일하게 조대한 결정 입자를 형성하기 위하여, 레이저 빔의 조사 횟수 및 중첩비를 조절한다.
그러나, 다결정 실리콘의 다수 개의 결정 입자 경계부는 전류 흐름의 장애요소로 작용하여 신뢰성 있는 박막 트랜지스터 소자를 제공하기 어렵고, 다수개의 결정 입자 내에서는 전자간의 충돌에 의한 충돌 전류 및 열화에 의해 절연막이 파괴되어 제품 불량을 초래하는 문제점을 갖고 있으므로, 이러한 문제점을 개선하기 위하여, 실리콘 결정 입자가 액상 실리콘과 고상 실리콘의 경계면에서, 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 SLS(Sequential Lateral Solidification) 기술에 의해 단결정 실리콘을 형성하는 기술(Robert S. Sposilli, M.A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol.452, 956~957, 1997)이 제안되었다.
상기 SLS 기술에서는, 레이저 에너지 크기와 레이저 빔의 조사 범위 및 이동 거리(translation distance)를 적절히 조절하여, 실리콘 결정 입자를 소정의 길이만큼 측면 성장시킴으로써, 비정질 실리콘을 1㎛ 수준 이상의 단결정으로 결정화시킬 수 있다.
이러한 SLS 공정에 이용되는 조사 장치는 좁은 영역에 빔을 집중시키게 되므로 넓은 면적의 기판에 적층된 비정질 실리콘층을 동시에 다결정질로 변화시킬 수 없다. 따라서, 기판의 조사 위치를 변경시키도록, 비정질 실리콘층이 적층된 기판을 스테이지에 장착한 후, 소정 면적에 조사가 이루어진 후, 기판을 이동시켜 다음 면적을 조사시키는 방식으로 기판의 전 영역에 조사가 이루어지도록 한다.
도 2는 일반적인 SLS 조사 장치를 나타낸 개략도이다.
도 2와 같이, 상기 SLS 조사 장치는 레이저 빔을 발생하는 레이저 발생장치(1)와, 상기 레이저 발생장치(1)를 통해 방출된 레이저 빔을 집속시키는 집속렌즈(2)와, 기판(10)에 레이저 빔을 나누어 조사시키는 마스크(3)와, 상기 마스크(3)의 하부에 위치하여 상기 마스크(3)를 통과한 레이저빔을 일정한 비율로 축소하는 축소렌즈(4)로 구성된다.
상기 레이저 발생장치(1)는 엑시머 레이저(Excimer Laser)로서 308nm의 XeCl나 248nm의 KrF가 주로 이용된다. 상기 레이저 발생장치(1)는 가공되지 않은 레이저 빔(laser beam)을 방출시키며, 상기 방출된 레이저 빔은 어테뉴에이터(attenuator, 미도시)를 통과하여 에너지 크기를 조절한 후, 상기 집속렌즈(2)를 통해 조사되게 된다.
상기 마스크(3)에 대응되어 비정질 실리콘층이 증착된 기판(10)이 고정된 X-Y스테이지(5)가 위치한다.
이때, 상기 기판(10)의 모든 영역을 결정화하기 위해서는 상기 X-Y스테이지(5)를 미소하게 이동하여 줌으로써 결정 영역을 점진적으로 확대해 나가는 방법을 사용한다.
여기서, 상기 마스크(3)는 상기 레이저 빔을 통과시키는 투과부와, 레이저 빔을 차단하는 차단부로 구분된다. 상기 투과부의 폭은 1회 노광시 형성되는 그레인의 측면성장 길이를 결정한다.
도 3은 레이저 조사에 이용되는 마스크를 나타낸 평면도이며, 도 4는 도 3의 마스크를 이용해 레이저 1빔 조사시 형성되는 결정화 영역을 나타낸 도면이다.
도 3과 같이, 레이저 조사에 이용되는 마스크는 제 1 간격(a)으로 패턴이 오픈된 투과부(A)와 제 2 간격(b)으로 패턴이 차단된 차단부(B)가 교차하여 이루어진다.
상기 마스크를 이용한 레이저 조사 방법은 다음과 같다.
비정질 실리콘층이 증착된 기판의 상부에 위치한 상기 마스크(3)를 통해 레이저 빔을 1회 조사한다. 이 때, 조사되는 레이저빔은 상기 마스크(3)에 구성된 다수의 투과부(A)로 통과되어, 상기 투과부(A)에 대응되어 도 4와 같이, 조사되는 부위(22)의 비정질 실리콘층이 녹아 액상화한다. 이와 같은 경우, 상기 레이저 에너지의 정도는 조사 부위의 상기 비정질 실리콘층이 완전히 녹을 정도의 고 에너지 영역대(complete melting region)를 사용한다.
여기서, 레이저 빔 1회 조사로 상기 마스크의 복수개의 투과부(A)들이 연속되는 영역(즉, 가로 L, 세로 S의 크기로 정의되는 영역)에 대응되어 기판 상에 조사되는 영역을 단위 영역(20)이라 한다.
이와 같은, 레이저 빔의 조사 후 비정질 실리콘 영역과 완전히 용융되어 액상화된 실리콘 영역의 계면(21a, 21b)으로부터 조사 영역 쪽으로 그레인(silicon grain)(24a, 24b)의 측면성장이 진행된다. 그레인(24a, 24b)의 측면성장은 상기 계면(21a, 21b)에 대해 수직하는 방향으로 일어난다.
상기 투과부(A)에 대응되어 조사되는 부위(22)의 폭이 결정화된 실리콘 그레인(24a) 성장 길이의 2배보다 작으면, 상기 비정질 실리콘 영역과 조사되는 부위(22)의 양측 계면(21a, 21b)에서 안쪽으로 수직하게 성장한 양측의 그레인은 중간 지점(grain boundary, 25)에서 부딪히게 되면서 성장을 멈추게 된다.
이어, 실리콘 그레인을 더욱 성장시키기 위해서는 상기 기판이 장착된 스테이지를 이동시켜 상기 조사된 부위에 인접한 영역을 조사하여 상기 1회 조사에서 형성된 결정에 연결되는 결정을 형성한다. 마찬가지로, 조사시 순간적으로 완전히 용융된 조사 부위는 양측으로부터 측상으로 결정이 형성된다. 일반적으로 레이저 조사 공정으로 진행되는 인접한 조사부와 연결된 결정성장의 길이는 마스크의 투과부(A)와 차단부(B)의 폭에 의해 결정화된다.
도 5는 종래의 결정화시 일 라인 상에 형성된 소자의 채널에 걸리는 그레인 바운더리를 나타낸 도면이다.
종래의 결정화 방법에 있어서는 결정화가 기판 전면에 이루어져, 결정화시 별도의 정렬 키 없이, 일 방향으로 기판이 장착된 기판 스테이지를 움직여 조사 영역을 변경하는 방식으로 진행되었다.
그러나, 도 5와 같이, 이러한 종래의 결정화 방법을 통한 결정화시에는 정렬 키와 같은 지표없이 결정화가 이루어지기 때문에, 조사 영역 내의 그레인간의 경계면인 그레인 바운더리(grain boundary, 25)가 소자(TFT, 30) 길이 방향에 정확하게 수직으로 형성되도록 제어되지 않고, 좌우 틀어짐이 발생하여 동일 라인에 위치하는 각 소자별 채널에 걸리는 그레인 바운더리(25)의 개수가 상이하게 된다. 즉, 어느 부위에서는 그레인 바운더리(25)가 1개이거나, 그 외의 부위에서는 2개 이상이 되는 등으로, 동일 라인 상 위치한 소자별 채널(소오스 전극(S)과 드레인 전극(D) 사이)에 걸리는 그레인 바운더리(25) 수가 달라지며, 이로써, 동일 라인에 위치한 소자별 이동도 특성이 달라지며(그레인 바운더리(25) 수가 적을수록 이동도가 빠르다), 이는 동일 라인에 위치한 소자(30)가 불균일한 특성을 나타냄을 의미한다.
도 6은 기판에 형성되는 각 영역을 나타낸 평면도이다.
도 6과 같이, 기판(50), 즉, 액정 표시 장치의 박막 트랜지스터 어레이가 형성되는 기판은 실제 화상을 표시하는 표시부(70)와 상기 표시부(70) 주위에 비표시부(60)로 구분되어 정의된다.
여기서, 상기 기판(50)은 비정질 실리콘층이 전면 증착되어 있는 상태이다.
상기 표시부(70)에는 서로 수직으로 교차하여 화소(71)를 정의하는 복수개의 게이트 라인 및 데이터 라인(미도시, 상기 표시부의 화소 이외의 영역에 위치)이 형성되며, 상기 화소(71)에는 화소 전극이 형성된다. 그리고, 상기 화소(71)의 소정 부위에는 상기 게이트 라인에서 돌출되어 형성되는 게이트 전극(미도시)과, 상기 데이터 라인에서 돌출되어 형성되는 소오스 전극(미도시) 및 상기 소오스 전극과 소정 간격 이격된 드레인 전극(미도시)은 박막 트랜지스터를 이룬다. 여기서, 상기 소오스 전극과 드레인 전극의 하부에는 두 전극(소오스 전극/드레인 전극) 사이에 채널을 구비한 반도체층(75)이 형성된다.
상기 비표시부(60)에는 상기 표시부(70)의 각 게이트 라인 및 데이터 라인에 신호를 인가하는 게이트 드라이버(61)와 소오스 드라이버(62)의 구동 회로부가 형성된다.
한편, 기판(50) 상에 형성된 비정질 실리콘층에 이루어지는 결정화는 각 영역마다 요구되는 속도가 다르다. 특히, 구동 회로부(61, 62)와 표시부(70)의 박막 트랜지스터(소자, 75)는 그 외의 부위에 비해 100배 이상의 이동 속도가 필요하다. 따라서, 결정화에 드는 공정 시간과 비용을 줄이기 위해, 그다지 빠른 이동 속도가 요구되지 않는 나머지 부위의 결정화를 생략하고, 실제 결정화가 요구되는 부위인 상기 구동 회로부(61, 62)와 표시부(70)의 소자(75) 형성부에 대해서만 결정화를 진행하는 방법이 제안되었다.
이 때, 표시부(70)의 기판 상의 소자(75) 형성부를 결정화하기 위해서는 기판 상의 조사 영역의 위치를 가늠할 수 있는 지표가 있어야 한다. 이를 위해 결정화 공정 전 사진(photo) 공정을 통해 기판 상에 얼라인 키(align key)를 먼저 형성하여 이를 이용하였으나, 이러한 경우는 얼라인 키를 형성하기 위한 마스크가 별도로 준비되어야 하고, 따라서, 마스크 준비를 위한 공정 시간과 비용이 부담된다.
상기와 같은 종래의 결정화 장비 및 이를 이용한 결정화 방법은 다음과 같은 문제점이 있다.
종래에는 실리콘 결정화를 기판 전면에 대해 진행하였기 때문에 별도의 얼라인 키 없이 공정을 진행하였다. 따라서, 기판 스트레이지 상에 기판이 유입시 틀어지거나 슬라이딩이 발생하거나, 혹은 마스크가 마스크 스테이지 상에 유입시 마스크가 여러 가지 이유로 정확한 위치에 장착되지 못함으로 인해, 기판의 결정화 진행 방향이 수평 방향으로 이루어지지 않더라도 이에 대한 보완 방법이 없었다.
특히, 결정화 이후 패터닝 공정을 통해, 게이트 라인, 데이터 라인, 박막 트랜지스터(소자)가 형성되는데, 이 경우는 먼저 이루어진 결정화로 형성된 그레인 바운더리와, 이후에 형성된 라인 및 소자가 평행 또는 수직하지 않고, 비스듬하게 틀어져 형성되는 현상이 발생한다. 따라서, 일 라인 선상의 소자별 채널에 걸리는 그레인 바운더리의 개수가 달라져 소자마다 다른 특성을 나타나는 문제점이 발생한다. 이는, 표시 저하나 속도 저하에 대한 문제점이 유발되어 보정이 필요하다.
한편, 기판 상에 형성된 비정질 실리콘층에 이루어지는 결정화는 각 영역마다 요구되는 속도가 달라, 결정화에 드는 노력과 시간을 줄이기 위해 선택적으로 결정화를 진행하는 방법이 제안되었다.
이 때, 기판 상의 소정 부분을 선택적으로 결정화하기 위해 상기 기판 상의 소정 부분을 판단할 수 있도록 지표가 될 수 있는 얼라인 키를 먼저 형성 후, 결정화가 이루어진다.
그러나, 이 경우에는 얼라인 키를 형성하기 위한 마스크 및 결정화를 위한 마스크가 모두 구비되어야 하고, 얼라인 키 형성 공정과 결정화 공정간 마스크 교체를 위한 시간이 걸리게 되어 공정의 지연되고, 마스크 마련에 대한 비용이 부담된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 이형(異形)의 패턴이 복수개 구비된 하나의 마스크를 준비한 후, 상기 마스크를 이용하여 기판 상에 얼라인 키를 형성하고, 상기 얼라인 키로부터의 이격 정보 및 인접한 얼라인 키들의 가상의 연결선과 평행하게 결정화를 진행하는 결정화 장비 및 이를 이용한 결정화 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 결정화 장비는 레이저 빔을 출사하는 레이저 빔 발생 장치와, 복수개의 영역이 정의된 마스크와, 상기 마스크가 장착되며 상기 마스크의 선택적인 영역에 상기 레이저 빔이 투과되도록 상기 마스크를 이동시키는 마스크 스테이지와, 상기 마스크의 미세 이동을 조절하는 틸팅(tilting) 수단 및 레벨링(leveling) 수단 및 상기 마스크에 대한 기판 상의 조사 부위가 변경되도록 상기 기판을 장착하여 이동시키는 기판 스테이지를 포함하여 이루어짐에 그 특징이 있다.
상기 마스크는 얼라인 키 영역과 결정화 영역이 정의된다.
상기 마스크의 결정화 영역은 표시부의 반도체층 결정화 영역과 비표시부의 구동 회로부 결정화 영역으로 구분된다.
상기 표시부의 반도체층 결정화 영역은 상기 기판 상에 형성될 반도체층에 대응되는 크기의 패턴 블록이 적어도 하나 이상 형성된다.
상기 패턴 블록이 복수개 형성될 때, 상기 패턴블록들의 간격은 상기 기판 상의 형성되는 화소의 간격에 대응된다.
상기 마스크 스테이지는 동일 평면상에서 상기 레이저 빔이 상기 마스크의 선택적인 영역에 대응되도록 좌우 이동 가능하다.
상기 틸팅 수단 및 레벨링 수단은 상기 마스크 스테이지에 형성된다.
상기 틸팅 수단은 상기 마스크 스테이지를 수평면 상에서 회전 이동시킨다.
상기 레벨링 수단은 상기 마스크 스테이지를 Z축 이동시킨다.
또한, 동일한 목적을 달성하기 위한 본 발명의 결정화 방법은 표시부와 상기 표시부 주위로 비표시부가 정의된 기판을 준비하는 단계와, 상기 기판 전면에 비정질 실리콘층을 형성하는 단계와, 상기 기판 상에 얼라인 키 영역과 결정화 영역이 정의된 마스크를 대응시키는 단계와, 상기 마스크의 얼라인 키 영역을 통해 상기 비표시부 소정 영역에 레이저 빔을 조사하여 얼라인 키를 형성하는 단계와, 상기 마스크의 결정화 영역을 통해 상기 표시부 및 상기 비표시부의 구동 회로부에 레이저 빔을 조사하여 결정화를 진행하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기 얼라인 키는 상기 비표시부의 모서리 각각에 형성된다.
상기 얼라인 키 형성은 상기 마스크의 얼라인 키 영역을 이용하여 해당 조사 부위의 비정질 실리콘층 애블레이션하는 에너지 밀도로 조사하여 이루어진다.
상기 마스크의 결정화 영역을 이용한 레이저 빔 조사는 해당 조사 부위의 비정질 실리콘층을 완전 용융할 정도의 에너지 밀도로 조사하여 이루어진다.
상기 마스크의 결정화 영역을 이용한 레이저 빔 조사는 동일라인에 형성되는 소자들의 채널에 걸리는 그레인 바운더리의 개수를 동일하게 하도록 이루어진다.
상기 동일 라인에 형성되는 소자들의 채널에 걸리는 그레인 바운더리 개수의 조정은 상기 인접한 일 직선상의 얼라인 키와 결정화 진행 방향을 평행하게 하여 조정한다.
상기 마스크의 일 영역을 이용한 레이저 빔 조사시에는 상기 마스크의 나머지 영역은 블록킹된다.
상기 기판 상에 비정질 실리콘층을 형성하는 단계 전에 버퍼층을 형성하는 단계를 더 포함시킨다.
또한, 동일한 목적을 달성하기 위한 본 발명의 결정화 방법은 표시부와 상기 표시부 주위로 비표시부가 정의된 기판을 준비하는 단계와, 상기 기판 전면에 비정질 실리콘층을 형성하는 단계와, 상기 기판 상에 얼라인 키 영역과 제 1, 제 2 결정화 영역이 정의된 마스크를 대응시키는 단계와, 상기 마스크의 얼라인 키 영역을 통해 상기 비표시부 소정 영역에 레이저 빔을 조사하여 얼라인 키를 형성하는 단계와, 상기 마스크의 제 1 결정화 영역을 통해 상기 표시부의 반도체층 형성부에 레이저 빔을 조사하여 결정화하는 단계 및 상기 마스크의 제 2 결정화 영역을 통해 상기 비표시부의 구동 회로부에 레이저 빔을 조사하여 결정화를 진행하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
상기 얼라인 키는 상기 비표시부의 모서리 각각에 형성된다.
상기 얼라인 키 형성은 상기 마스크의 얼라인 키 영역을 이용하여 해당 조사부위의 비정질 실리콘층을 애블레이션하는 에너지 밀도로 조사하여 이루어진다.
상기 마스크의 제 1, 제 2 결정화 영역을 이용한 레이저 빔 조사는 해당 조사 부위의 비정질 실리콘층을 완전 용융할 정도의 에너지 밀도로 조사하여 이루어진다.
상기 마스크의 일 영역을 이용한 레이저 빔 조사시에는 나머지 영역은 블록킹(blocking)된다.
상기 마스크의 제 1 결정화 영역을 이용한 레이저 빔 조사는 동일라인에 형성되는 소자들의 채널에 걸리는 그레인 바운더리(grain boundary)의 개수를 동일하게 하도록 이루어진다.
상기 동일 라인에 형성되는 소자들의 채널에 걸리는 그레인 바운더리 개수의 조정은 상기 인접한 얼라인 키의 가상의 연결선과 결정화 진행 방향을 평행하게 하여 이루어진다.
상기 마스크의 제 2 결정화 영역을 이용한 레이저 빔 조사는 상기 인접한 얼라인 키들의 가상의 연결선과 결정화 진행 방향을 평행하게 하여 이루어진다.
상기 기판 상에 비정질 실리콘층을 형성하는 단계 전에 버퍼층을 형성하는 단계를 더 포함시킨다.
상기 마스크의 제 2 결정화 영역을 이용한 레이저 빔 조사는 상기 비표시부 상에 게이트 드라이버 형성부와 상기 소오스 드라이버 형성부로 나누어 진행한다.
상기 게이트 드라이버 형성부에서 상기 소오스 드라이버 형성부로 결정화 영역의 전환시 상기 마스크 스테이지 또는 기판 스테이지를 90°위치 전환시켜 상기 마스크의 동일한 제 2 결정화 영역을 이용하여 결정화를 진행한다.
상기 마스크의 일 영역을 이용한 레이저 빔 조사시에는 상기 마스크의 나머지 영역은 블록킹된다.
이하, 첨부된 도면을 참조하여 본 발명의 결정화 장비 및 결정화 방법을 상세히 설명하면 다음과 같다.
도 7은 본 발명의 결정화 장비를 나타낸 개략적인 사시도이며, 도 8은 본 발명의 결정화 장비의 마스크 스테이지 및 기판 스테이지를 나타낸 단면도이며, 도 9는 도 8의 마스크 스테이지를 나타낸 평면도이다.
도 7 내지 도 9와 같이, 본 발명의 결정화 장비(400)는 레이저 빔을 출사하는 레이저 빔 발생 장치(미도시)와, 복수개의 영역이 정의된 마스크(120)와, 상기 마스크(120)가 장착되며 상기 마스크(120)의 선택적인 영역에 상기 레이저 빔이 투과되도록 상기 마스크(120)를 이동시키는 마스크 스테이지(310)와, 상기 마스크(120)의 미세 이동을 조절하는 틸팅(tilting) 수단(317) 및 레벨링(leveling) 수단(315) 및 상기 마스크(120)에 대한 기판(200) 상의 조사 부위가 변경되도록 상기 기판(200)을 장착하여 이동시키는 기판 스테이지(330)를 포함하여 이루어진다.
그리고, 본 발명의 결정화 장비(400)에는 상기 레이저 빔의 발생 경로를 변경하기 위해 1개 이상의 미러(300(도 8의 300a, 300b, 300c, 300d, 300e 참고))와, 도시되지 않았지만, 상기 레이저 빔이 마스크(120)로 투과되기 전 상기 레이저 빔을 집속하는 집속 렌즈(미도시)와, 상기 마스크(120)로 투과된 레이저 빔을 축소시켜 상기 기판(200) 상에 해당 패턴으로 투과시키는 프로젝션 렌즈(320)가 더 구비된다.
상술한 렌즈(집속 렌즈, 320), 미러(300), 마스크(120) 및 마스크 스테이지(310)로 이루어진 광학 수단은 상기 기판 스테이지(330) 상부에 위치하여 기판(200)의 유입(로딩)시 상기 기판(200)의 해당 부위에 레이저 빔을 적절한 패턴으로 조사되도록 하여 결정화를 진행될 수 있게 한다.
여기서, 상기 마스크(120)는 복수개의 영역으로 구분되어 각 영역별로 이형(異形)의 패턴이 정의되어 있다. 예를 들어, 상기 마스크(120)는 기판(200) 상에 얼라인 키(210a, 201b, 210c, 210d) 형성을 위한 얼라인 키 형성 패턴이 정의된 제 1 영역과, 표시부 및 구동 회로부의 결정화를 위한 제 2 영역이 구분되어 있다.
그리고, 상기 마스크 스테이지(310)는 별도의 틸팅 수단(317)과, 레벨링 수단(315)을 구비하여, 마스크(120)가 외부로부터 유입되었을 때, 이상(異狀) 위치를 보정한다.
즉, 상기 마스크(120)가 중심에서 틀어졌을 경우, 상기 틸팅 수단(317)을 회전시켜 위치 보정을 하며, 상기 마스크(120)가 중심에서 일측으로 치우쳤을 경우 다시 반대로 가로 또는 세로의 수평면 상의 이동을 통해 위치 보정을 한다.
그리고, 상기 마스크(120)가 수평하게 장착되지 않았을 경우, 상기 마스크 스테이지(310)의 모서리 장착된 레벨링 수단(315) 중 일부 또는 전부를 이용하여 높이 보정을 수행한다. 이 경우에는 마이크로 미터(㎛) 단위의 세밀한 정밀도가 요구된다.
상기 마스크(120)가 상기 마스크 스테이지(310) 상에 장착된 후에는 상기 마스크(120) 정의된 각 영역별로 조사 부위가 대응되도록 상기 마스크 스테이지(310)를 이동시켜 얼라인 키 형성 및 결정화를 진행한다.
즉, 해당 영역에 대한 레이저 조사를 완료한 후, 다음 영역으로 조사 부위를 대응시키기 위해 상기 마스크 스테이지(310)를 영역 크기만큼 이동시킨다.
도 10은 본 발명의 결정화 방법에 이용되는 마스크를 나타낸 평면도이며, 도 11은 도 10의 제 1 영역에 구비된 패턴을 나타낸 확대도이고, 도 12는 본 발명의 결정화 방법에 의해 형성된 얼라인 키를 나타낸 확대도이다.
도 10과 같이, 본 발명의 결정화 방법에 이용되는 마스크는 얼라인 키 형성을 위한 제 1 영역과, 결정화 영역을 다시 이분하여, 반도체층 형성부에 대한 결정화를 진행하는 제 2 영역과, 구동 회로부에 대한 결정화를 진행하는 제 3 영역으로 나누어질 수 있다.
도 11과 같이, 상기 제 1 영역에는 얼라인 키 형성용 패턴(130)이, 'ㄱ'자형으로 형성되어 있다. 경우에 따라, 상기 얼라인 키 형성용 패턴(130)은 그 형태를 'ㄴ', 'ㄷ', 'ㄹ', 'ㅁ', 'ㅂ', 'ㅋ', 'ㅍ', '＋', '◇' 등으로 변경 가능하다.
상기 얼라인 키 형성용 패턴(130)에는 복수개의 미소 패턴(135)들이 소정 간격 이격되어 형성되어 있다.
상기 제 1 영역의 얼라인 키 형성용 패턴(130)을 통해 기판의 모서리에 해당하는 부위를 조사하여 얼라인 키를 형성한다. 이 경우, 레이저 빔의 에너지 밀도는 비정질 실리콘층을 완전 용융하는 이상의 에너지 밀도, 즉, 조사 부위의 비정질 실리콘층이 애블레이션(ablation)되어 제거될 수 있는 에너지 밀도로 한다.
상기 마스크(120)의 제 1 영역을 이용한 레이저 조사로 형성되는 얼라인 키(도 15의 210 참고) 기판(200) 상의 네 모서리에 형성되므로, 상기 제 1 영역의 얼라인 키 형성용 패턴(130)에 대한 투과 부위가 상기 기판(200) 상의 각 부위에 대응되도록 기판 스테이지(330)를 상하좌우 이동시켜 조사 공정을 진행한다.
도 7을 참고하여 보면, 이와 같이 제 1 영역의 얼라인 키 형성용 패턴(130)를 이용하여 형성한 얼라인 키는 상기 기판(200)의 각 모서리 중 각각 우측 상부부터 시계방향으로 제 1 내지 제 4 얼라인 키(210a, 210b, 210c, 210d)로 형성된다.
도 12와 같이, 이러한 조사시 상기 기판(200) 상에 형성되는 상기 얼라인 키(210(210a, 210b, 210c, 210d))는 각각 'ㄱ'자형 형상의 블록을 이루며, 상기 마스크(120)의 미소 패턴(135)에 대응되어, 그 내부에 임계치수(CD)가 1㎛ 내의 크기의 패턴(215)으로 비정질 실리콘층이 복수개 제거되어 형성된다.
상기 얼라인 키 형성 공정은, 일반적인 사진 식각 공정과 같이, 감광막 패턴을 이용하여 원하는 영역을 제거하거나 남기는 것으로 형성되는 것이 아니라, 기판(200) 상에 버퍼층(미도시), 비정질 실리콘층(미도시)을 전면 증착하고, 레이저 빔 조사의 세기를 높여 소정 영역의 상기 비정질 실리콘층을 기상 상태로 증발(蒸發)시키는 것으로, 실제로는 복수개의 패턴(215)이 음각으로 형성되며, 이러한 복수개의 패턴(215)이 모여 가상의 'ㄱ'자형인 얼라인 키(210a, 210b, 210c, 210d)를 정의하게 되는 것이다.
상기 얼라인 키(210)는 상기 마스크(120)의 제 1 영역에 형성된 얼라인 키 형성용 패턴(130)의 형상을 따른 것으로, 그 크기는 상기 마스크(120)의 제 1 영역에 형성된 얼라인 키 형성용 패턴(130)의 크기가 프로젝션 렌즈(320)의 축소비로 축소된 크기이다.
도 13은 도 10의 제 2 영역에 구비된 일 패턴 및 이의 확대도이다.
도 13과 같이, 상기 마스크(120)의 제 2 영역은 반도체층 형성부에 대응되는 패턴 블록(142)을 하나 이상(도면에는 복수개, 이하 복수개 구비됨을 기준으로 설명) 구비하여 이루어진다. 즉, 상기 제 2 영역 내에 기판 상의 소정 부위의 표시부에 대응되어 복수개의 화소 영역(140)이 정의되며, 상기 각 화소 영역마다 형성될 반도체층 형성부에 대응되어 패턴 블록(142)이 형성된다.
상기 패턴 블록(142) 각각은 복수개의 투과부(143) 및 차단부(144)가 교차로 반복되어 형성된다.
상기 패턴 블록(142)의 크기는 상기 기판(200) 상의 반도체층 형성부와 프로젝션 렌즈(320)의 축소 비(5배 축소 또는 4배의 비)를 고려하여 결정한다. 즉, 상기 반도체층 형성부의 크기에 축소 비를 곱한 값에 따라 상기 패턴 블록(142)의 크기가 결정된다.
실제, 기판 상에 형성될 반도체층은 박막 트랜지스터(소자) 형성부위에 대응되며, 상기 소자의 크기는 가로, 세로 수 ㎛의 크기에 해당되므로, 일반적인 결정화용 마스크에 비해 그 크기가 상당히 작다. 특히, 결정화용 마스크를 투과부의 폭을 수 ㎛의 크기로 하며, 투과부의 길이를 수 mm로 하는 추세에 있는데, 이에 비해 본 발명의 마스크의 제 2 영역에 형성되는 패턴 블록(142)의 각 투과부(143)의 길이는 길이가 상당히 작게 된다.
도 10과 같이, 상기 마스크(120)의 제 3 영역에는 일반적인 결정화용 마스크와 같이, 투과부(150) 및 차단부(151)가 반복된 패턴을 형성한다.
상기 투과부(150)의 폭(L)은 차단부(151)의 폭(S)과 같거나, 작은 크기로 형성한다. 상기 투과부(150)와 차단부(151)의 폭이 같을 경우(L=S)는 기판 상의 상기 마스크의 제 3 영역 패턴의 대응되는 단위 영역을 2회의 샷(이 경우, 두번째 조사시는 첫 번째 조사시 차단부(151)에 대응되었던 부위가 투과부(150)가 대응되도록 기판 스테이지를 이동시켜 결정화를 진행한다)으로 결정화가 가능하며, 상기 투과부(150)의 폭(L)이 상기 차단부(151)의 폭(S)보다 작을 경우는 그 이상의 횟수의 조사로 단위 영역의 결정화가 가능하다. 전자의 결정화 방식을 싱글 스캔(single scan), 후자의 결정화 방식을 멀티 스캔(multi scan)이라 한다.
한편, 투과부(150)의 폭(L)을 상기 차단부(151)의 폭(S)보다 크게 형성하지 않는 이유는, 이 경우, 레이저 빔 조사에 대해 상기 마스크(120)가 받는 열량이 매우 높아져 상기 마스크(120)가 파손될 우려가 있기 때문이다.
이하, 상술한 결정화 장비 및 복수개의 영역이 정의된 마스크를 이용한 본 발명의 결정화 방법을 순서도 및 도면을 통해 설명한다.
도 14는 본 발명의 결정화 방법을 나타낸 순서도이다.
도 14와 같이, 본 발명의 결정화 방법은 먼저, 도 10과 같이, 이형(異形)의 패턴으로 복수개의 영역이 정의된 마스크(120)를 준비한다(100S). 여기서는, 상기 마스크(120)에 3개의 영역이 정의되어 있다고 가정한다.
이어, 상기 마스크(120)를 결정화 장비 내 마스크 스테이지(310) 상에 장착시킨다(101S).
이어, 기판 스테이지(330) 상에 기판을 로딩한다(102S).
상기 기판은 중앙에 화상을 표시하는 표시부와 상기 표시부 주변에 비표시부로 구분하여 정의되는 것이다. 그리고, 상기 기판 상에는 버퍼층과 비정질 실리콘층이 차례로 증착되어 있다.
이어, 상기 기판 스테이지(330)의 진공 홀 등의 고정 수단을 통해 기판을 고정시킨다(103S).
이어, 상기 마스크의 제 1 영역의 제 1 패턴(얼라인 키 형성용 패턴)을 이용하여 상기 기판 상의 각 모서리 영역에 얼라인 키를 형성한다(104S).
이 때, 상기 얼라인 키의 형성은 해당 조사부위의 비정질 실리콘층을 애블레이션하는 에너지 밀도로 조사하여 이루어진다.
이어, 상기 기판 상에 형성된 얼라인 키와의 이격 정도를 감지하고 및 인접한 얼라인 키간의 가상의 연결선상과 평행하도록 결정화 방향을 조절하여 상기 기판 상의 각 화소에 위치한 반도체층 형성부에 결정화를 진행한다(105S).
이어, 상기 기판 상에 형성된 인접한 얼라인 키간의 가상의 연결선상과 평행하도록 결정화 방향을 조절하여 상기 기판 상의 비표시부에 형성되는 구동 회로부에 결정화를 진행한다(106S).
이상과 같은(105S, 106S) 상기 마스크의 제 1, 제 2 결정화 영역을 이용한 레이저 빔 조사는 해당 조사 부위의 비정질 실리콘층을 완전 용융할 정도의 에너지 밀도로 조사하여 이루어진다.
상기 마스크의 제 1, 제 2 결정화 영역을 이용한 레이저 빔 조사는 모두 동일라인에 형성되는 소자들의 채널에 걸리는 그레인 바운더리의 개수를 동일하게 하도록 이루어진다. 이 때, 상기 동일 라인에 형성되는 소자들의 채널에 걸리는 그레인 바운더리 개수의 조정은 상기 인접한 얼라인 키의 가상의 연결선과 결정화 진행 방향을 평행하도록 하여 이루어진다.
상기 마스크의 제 1, 제 2 결정화 영역을 이용한 레이저 빔 조사는 상기 인접한 얼라인 키들의 가상의 연결선과 결정화 진행 방향을 평행하게 하여 이루어진다.
이어, 상기 기판을 기판 스테이지에서 언로딩(unloading)하여 외부로 유출(107S)시켜 다음 공정에 대해 대기시킨다.
얼라인 키 형성(104S) 또는 결정화(105S, 106S)와 같이 상기 마스크의 일 영역을 이용한 레이저 빔 조사시에는 나머지 영역은 블록킹된다.
도 15는 본 발명의 결정화 방법을 이용하여 결정화시 기판에 형성되는 각 결정화 영역을 나타낸 평면도이다.
도 15와 같이, 본 발명의 결정화 방법을 이용한 결정화시 조사 부위는 크게 3가지 영역으로 구분된다. 즉, 얼라인 키(210a, 210b, 210c, 210d), 표시부(220), 게이트 드라이버(230a, 230b) 및 소오스 드라이버(240a, 240b)의 구동 회로부의 3가지로 구분할 수 있다.
도시된 도면은 게이트 드라이버(230a, 230b)와 소오스 드라이버(240a, 240b)가 표시부(220)의 좌우 또는 상하로 듀얼(dual)로 구성된 것을 나타낸다. 박막 트랜지스터 어레이가 형성되는 기판은 일반적으로, 상기 구동 회로부, 즉, 게이트 드라이버 및 소오스 드라이버가 각각 하나씩 게이트 라인과 수직인 일측과, 데이터 라인과 수직인 일측에 형성되는 이러한 구성은 구동 회로부의 신속한 동작을 고려한 구조이다.
결정화 순서는 먼저, 얼라인 키(210a, 210b, 210c, 210d)를 형성한 후, 표시부(220), 구동 회로부(230a, 230b, 240a, 240b)의 순서로 진행한다.
경우에 따라 구동 회로부(230a, 230b, 240a, 240b)에 대해 먼저 진행한 후, 표시부(220)에 대한 결정화를 진행할 수 있다.
상기 표시부(220)는 상술한 바와 같이, 반도체층 형성부에 대응하여 선택적으로 결정화를 진행할 수 있으며, 이하에서 설명하는 다른 결정화 방법과 같이, 표시부(220) 전체에 대해 결정화를 진행할 수도 있다.
상기 구동 회로부는 도면 상에서 세로 방향으로 형성된 게이트 드라이버(230a, 230b)와, 가로 방향으로 형성된 데이터 드라이버(240a, 240b)가 있는데, 결정화 순서는 어느 쪽 드라이버에 대해 먼저 진행하여도 무방하다.
이 때, 마스크(120)의 제 3 영역을 이용하여 기판(200)을 조사하여 일측 드라이버에 대해 결정화를 진행한 후에는 상기 마스크 스테이지(310) 또는 기판 스테이지(330)를 90°회전시켜 각 드라이버에 형성될 일 라인의 소자들에 대해 동일한 방향의 그레인 바운더리가 형성되도록 한다.
이하, 본 발명의 다른 실시예에 따른 결정화 방법을 설명한다.
이는 표시부에서 반도체층 형성부만을 선택적으로 결정화를 하는 것이 아니라, 표시부 전체와 구동 회로부에 대해서 동일한 마스크를 이용하여 결정화를 진행하는 것이다.
즉, 본 발명의 다른 실시예에 따른 결정화 방법은 먼저, 도 15와 같이, 표시부(220)와 상기 표시부(220) 주위로 비표시부(표시부 이외의 영역)가 정의된 기판(200)을 준비한다.
이어, 상기 기판(200) 전면에 버퍼층(미도시)을 형성한다.
이어, 상기 버퍼층 전면에 비정질 실리콘층(미도시)을 형성한다.
이어, 상기 기판(200) 상에 얼라인 키 영역과 결정화 영역이 정의된 마스크(미도시, 도 10의 제 1 영역과, 제 3 영역만이 정의된 마스크)를 대응시킨다.
이어, 상기 마스크의 얼라인 키 영역을 통해 상기 비표시부 소정 영역에 레이저 빔을 조사하여 얼라인 키를 형성한다.
상기 얼라인 키는 상기 비표시부의 모서리 각각에 형성된다. 이 때, 상기 얼라인 키 형성은 상기 마스크의 얼라인 키 영역을 이용하여 해당 조사 부위의 비정질 실리콘층을 애블레이션하는 에너지 밀도로 조사하여 이루어진다.
이어, 상기 마스크의 결정화 영역을 통해 상기 표시부 및 상기 비표시부의 구동 회로부에 레이저 빔을 조사하여 결정화를 진행한다.
상기 마스크의 결정화 영역을 이용한 레이저 빔 조사는 해당 조사 부위의 비정질 실리콘층을 완전 용융할 정도의 에너지 밀도로 조사하여 이루어진다.
상기 마스크의 결정화 영역을 이용한 레이저 빔 조사는 일라인 상에 형성되는 소자들의 채널에 걸리는 그레인 바운더리의 개수를 동일하게 하도록 이루어진다.
상기 동일 라인에 형성되는 소자들의 채널에 걸리는 그레인 바운더리 개수의 조정은 상기 인접한 일 직선상의 얼라인 키와 결정화 진행 방향을 평행하게 하여 조정한다.
상기 마스크의 일 영역을 이용한 레이저 빔 조사시에는 상기 마스크의 나머지 영역은 블록킹된다.
도 16a 및 도 16b는 본 발명의 결정화 방법에 의해 형성된 일 라인의 화소에 나타난 소자들이다.
도 16a 및 도 16b와 같이, 본 발명의 결정화 방법은 인접한 얼라인 키(210a, 210b)의 가상의 연결선(280)과 평행하도록 결정화를 진행한다.
도시된 도면에서는 서로 인접한 제 1, 제 2 얼라인 키(210a, 210b)의 가상의 연결선(280)과 결정화 방향이 평행하다. 결정화 방향을 따라 그레인 바운더리(250)가 형성되는데, 서로 인접한 제 1 제 2 얼라인 키(210a, 210b)의 가상의 연결선(280)과 평행하게 결정화를 진행하므로, 상기 그레인 바운더리(250) 방향과 상기 결정화 방향이 일치한다.
또한, 상기 제 1 내지 제 4 얼라인 키(210a, 210b, 210c, 210d)를 이용하여 결정화 이후에 사진 공정으로 반도체층(표시부의 소자 영역, 구동 회로부)을 패터닝하므로, 이후 남겨진 동일 라인상의 소자(270)들이 상기 그레인 바운더리(250) 방향과 모두 수직하여 형성되며, 상기 각 소자(270)의 채널에 걸린 그레인 바운더리 개수는 도 16a에서는 하나로, 도 16b에서는 두 개로 동일 라인 선상에서 일치하도록 형성된다.
이와 같이, 상기 마스크(120)에 정의된 제 1 영역에 형성된 얼라인 키 형성용 패턴(130)에 의해 결정화 전 애블레이션하여 형성되는 상기 얼라인 키(210)는 결정화시 기판(200) 상의 조사 부위와 이격 정도를 판단하는 지표가 되어, 조사 부위(결정화 부위)를 제어할 수 있게 되며, 또한, 인접한 얼라인 키의 가상의 연결선(280)을 그레인 바운더리(250)의 방향으로 하여 일 라인 상에 형성되는 소자의 채널에 걸리는 그레인 바운더리(250)의 수를 일치시켜 소자간 특성을 균일하게 할 수 있다.
상기와 같은 본 발명의 결정화 장비 및 이를 이용한 결정화 방법은 다음과 같은 효과가 있다.
첫째, 하나의 마스크에 이형의 패턴이 정의된 복수개의 패턴을 형성하여, 결정화 전 얼라인 키 형성을 위한 별도의 마스크 제조를 위한 비용을 절감할 수 있다.
둘째, 마스크 스테이지에 틸팅 수단과 레벨링 수단을 부가하여, 마스크를 X-Y-Z축 상으로 임의 이동가능하여 상기 마스크의 유입시에 발생하는 틀어짐이나 중심에서 벗어난 정도 또는 마스크의 각 영역별 높이 등의 조정을 할 수 있다.
셋째, 인접한 얼라인 키의 가상의 연결선과 평행하게 그레인 바운더리가 생성되도록 기판 상에 결정화를 진행할 수 있다. 따라서, 동일 라인선상의 소자 특성의 균일성이 확보된다.
넷째, 얼라인 키를 결정화 공정 전 형성하여, 이를 결정화시 이격 정도 및 그레인 바운더리와의 평행 정도를 판단시에 이용함은 물론, 결정화 후 사진 공정이 요구되는 패터닝 중 별도의 얼라인 키 형성없이, 상기 얼라인 키를 이용할 수 있어, 이후 공정이 간소화된다.
도 1은 레이저 에너지 밀도별 비정질 실리콘의 입자의 크기를 나타낸 그래프
도 2는 일반적인 SLS 공정을 위한 레이저 조사 장치를 나타낸 개략도
도 3은 레이저 조사에 이용되는 마스크를 나타낸 평면도
도 4는 도 3의 마스크를 이용해 레이저 1빔 조사시 형성되는 결정화 영역을 나타낸 도면
도 5는 종래의 결정화시 일 라인 상에 형성된 소자의 채널에 걸리는 그레인 바운더리를 나타낸 도면
도 6은 기판에 형성되는 각 영역을 나타낸 평면도
도 7은 본 발명의 결정화 장비를 나타낸 개략적인 사시도
도 8은 본 발명의 결정화 장비의 마스크 스테이지 및 기판 스테이지를 나타낸 단면도
도 9는 도 8의 마스크 스테이지를 나타낸 평면도
도 10은 본 발명의 결정화 방법에 이용되는 마스크를 나타낸 평면도
도 11은 도 10의 제 1 영역에 구비된 패턴을 나타낸 확대도
도 12는 본 발명의 결정화 방법에 의해 형성된 얼라인 키를 나타낸 확대도
도 13은 도 10의 제 2 영역에 구비된 일 패턴 및 이의 확대도
도 14는 본 발명의 결정화 방법을 나타낸 순서도
도 15는 본 발명의 결정화 방법을 이용하여 결정화시 기판에 형성되는 각 결정화 영역을 나타낸 평면도
도 16a 및 도 16b는 본 발명의 결정화 방법에 의해 형성된 일 라인의 화소에 나타난 소자들
*도면의 주요 부분에 대한 부호 설명*
120 : 마스크 130 : 얼라인 키 형성용 패턴
135 : 미소 패턴
140 : 화소 대응 영역 142 : 패턴 블록
143 : 투과부 144 : 차단부
150 : 투과부 151 : 차단부
200 : 기판 210 : 얼라인 키
215 : 오픈 영역 220 : 표시부
230a, 230b : 게이트 드라이버 240a, 240b : 소오스 드라이버
250 : 그레인 바운더리 270 : 소자
280 : 인접 얼라인 키간의 가상의 연결선 300 : 미러
310 : 마스크 스테이지 315 : 레벨링 수단
317 : 틸팅 수단 320 : 프로젝션 렌즈
330 : 기판 스테이지 400 : 결정화 장비

Claims (29)

  1. 레이저 빔을 출사하는 레이저 빔 발생 장치;
    복수개의 영역이 정의된 마스크;
    상기 마스크가 장착되며 상기 마스크의 선택적인 영역에 상기 레이저 빔이 투과되도록 상기 마스크를 이동시키는 마스크 스테이지;
    상기 마스크의 미세 이동을 조절하는 틸팅(tilting) 수단 및 레벨링(leveling) 수단; 및
    상기 마스크에 대한 기판 상의 조사 부위가 변경되도록 상기 기판을 장착하여 이동시키는 기판 스테이지를 포함하여 이루어짐을 특징으로 하는 결정화 장비.
  2. 제 1항에 있어서,
    상기 마스크는 얼라인 키 영역과 결정화 영역이 정의된 것을 특징으로 하는 결정화 장비.
  3. 제 2항에 있어서,
    상기 마스크의 결정화 영역은 표시부의 반도체층 결정화 영역과 비표시부의 구동 회로부 결정화 영역으로 구분되는 것을 특징으로 하는 결정화 장비.
  4. 제 3항에 있어서,
    상기 표시부의 반도체층 결정화 영역은 상기 기판 상에 형성될 반도체층에 대응되는 크기의 패턴 블록이 적어도 하나 이상 형성된 것을 특징으로 하는 결정화 장비.
  5. 제 4항에 있어서,
    상기 패턴 블록이 복수개 형성될 때, 상기 패턴블록들의 간격은 상기 기판 상의 형성되는 화소의 간격에 대응된 것을 특징으로 하는 결정화 장비.
  6. 제 1항에 있어서,
    상기 마스크 스테이지는 동일 평면상에서 상기 레이저 빔이 상기 마스크의 선택적인 영역에 대응되도록 좌우 이동 가능한 것을 특징으로 하는 결정화 장비.
  7. 제 1항에 있어서,
    상기 틸팅 수단 및 레벨링 수단은 상기 마스크 스테이지에 형성된 것임을 특징으로 하는 결정화 장비.
  8. 제 7항에 있어서,
    상기 틸팅 수단은 상기 마스크 스테이지를 수평면 상에서 회전 이동시키는 것을 특징으로 하는 결정화 장비.
  9. 제 7항에 있어서,
    상기 레벨링 수단은 상기 마스크 스테이지를 Z축 이동시키는 것을 특징으로 하는 결정화 장비.
  10. 표시부와 상기 표시부 주위로 비표시부가 정의된 기판을 준비하는 단계;
    상기 기판 전면에 비정질 실리콘층을 형성하는 단계;
    상기 기판 상에 얼라인 키 영역과 결정화 영역이 정의된 마스크를 대응시키는 단계;
    상기 마스크의 얼라인 키 영역을 통해 상기 비표시부 소정 영역에 레이저 빔을 조사하여 얼라인 키를 형성하는 단계;
    상기 마스크의 결정화 영역을 통해 상기 표시부 및 상기 비표시부의 구동 회로부에 레이저 빔을 조사하여 결정화를 진행하는 단계를 포함하여 이루어짐을 특징으로 하는 결정화 방법.
  11. 제 10항에 있어서,
    상기 얼라인 키는 상기 비표시부의 모서리 각각에 형성됨을 특징으로 하는 결정화 방법.
  12. 제 10항에 있어서,
    상기 얼라인 키 형성은 상기 마스크의 얼라인 키 영역을 이용하여 해당 조사 부위의 비정질 실리콘층을 애블레이션하는 에너지 밀도로 조사하여 이루어짐을 특징으로 하는 결정화 방법.
  13. 제 10항에 있어서,
    상기 마스크의 결정화 영역을 이용한 레이저 빔 조사는 해당 조사 부위의 비정질 실리콘층을 완전 용융할 정도의 에너지 밀도로 조사하여 이루어짐을 특징으로 하는 결정화 방법.
  14. 제 10항에 있어서,
    상기 마스크의 결정화 영역을 이용한 레이저 빔 조사는 동일 라인 상에 형성되는 소자들의 채널에 걸리는 그레인 바운더리의 개수를 동일하게 하도록 이루어짐을 특징으로 하는 결정화 방법.
  15. 제 14항에 있어서,
    상기 동일 라인에 형성되는 소자들의 채널에 걸리는 그레인 바운더리 개수의 조정은 상기 인접한 일 직선상의 얼라인 키와 결정화 진행 방향을 평행하게 하여 조정함을 특징으로 하는 결정화 방법.
  16. 제 14항에 있어서,
    상기 마스크의 일 영역을 이용한 레이저 빔 조사시에는 상기 마스크의 나머지 영역은 블록킹됨을 특징으로 하는 결정화 방법.
  17. 제 10항에 있어서,
    상기 기판 상에 비정질 실리콘층을 형성하는 단계 전에 버퍼층을 형성하는 단계를 더 포함시킴을 특징으로 하는 결정화 방법.
  18. 표시부와 상기 표시부 주위로 비표시부가 정의된 기판을 준비하는 단계;
    상기 기판 전면에 비정질 실리콘층을 형성하는 단계;
    상기 기판 상에 얼라인 키 영역과 제 1, 제 2 결정화 영역이 정의된 마스크를 대응시키는 단계;
    상기 마스크의 얼라인 키 영역을 통해 상기 비표시부 소정 영역에 레이저 빔을 조사하여 얼라인 키를 형성하는 단계;
    상기 마스크의 제 1 결정화 영역을 통해 상기 표시부의 반도체층 형성부에 레이저 빔을 조사하여 결정화하는 단계; 및
    상기 마스크의 제 2 결정화 영역을 통해 상기 비표시부의 구동 회로부에 레이저 빔을 조사하여 결정화하는 단계를 포함하여 이루어짐을 특징으로 하는 결정화 방법.
  19. 제 18항에 있어서,
    상기 얼라인 키는 상기 비표시부의 모서리 각각에 형성됨을 특징으로 하는 결정화 방법.
  20. 제 18항에 있어서,
    상기 얼라인 키 형성은 상기 마스크의 얼라인 키 영역을 이용하여 해당 조사부위의 비정질 실리콘층을 애블레이션하는 에너지 밀도로 조사하여 이루어짐을 특징으로 하는 결정화 방법.
  21. 제 18항에 있어서,
    상기 마스크의 제 1, 제 2 결정화 영역을 이용한 레이저 빔 조사는 해당 조사 부위의 비정질 실리콘층을 완전 용융할 정도의 에너지 밀도로 조사하여 이루어짐을 특징으로 하는 결정화 방법.
  22. 제 18항에 있어서,
    상기 마스크의 일 영역을 이용한 레이저 빔 조사시에는 나머지 영역은 블록킹됨을 특징으로 하는 결정화 방법.
  23. 제 18항에 있어서,
    상기 마스크의 제 1 결정화 영역을 이용한 레이저 빔 조사는 동일라인에 형성되는 소자들의 채널에 걸리는 그레인 바운더리의 개수를 동일하게 하도록 이루어짐을 특징으로 하는 결정화 방법.
  24. 제 23항에 있어서,
    상기 동일 라인에 형성되는 소자들의 채널에 걸리는 그레인 바운더리 개수의 조정은 상기 인접한 얼라인 키의 가상의 연결선과 결정화 진행 방향을 평행하도록 하여 이루어짐을 특징으로 하는 결정화 방법.
  25. 제 18항에 있어서,
    상기 마스크의 제 2 결정화 영역을 이용한 레이저 빔 조사는 상기 인접한 얼라인 키들의 가상의 연결선과 결정화 진행 방향을 평행하게 하여 이루어짐을 특징으로 하는 결정화 방법.
  26. 제 18항에 있어서,
    상기 기판 상에 비정질 실리콘층을 형성하는 단계 전에 버퍼층을 형성하는 단계를 더 포함시킴을 특징으로 하는 결정화 방법.
  27. 제 18항에 있어서,
    상기 마스크의 일 영역을 이용한 레이저 빔 조사시에는 상기 마스크의 나머지 영역은 블록킹됨을 특징으로 하는 결정화 방법.
  28. 제 18항에 있어서,
    상기 마스크의 제 2 결정화 영역을 이용한 레이저 빔 조사는 상기 비표시부 상에 게이트 드라이버 형성부와 상기 소오스 드라이버 형성부로 나누어 진행함을 특징으로 하는 결정화 방법.
  29. 제 28항에 있어서,
    상기 게이트 드라이버 형성부에서 상기 소오스 드라이버 형성부로 결정화 영역을 전환시 상기 마스크 스테이지 또는 기판 스테이지를 90°위치 전환시켜 상기 마스크의 동일한 제 2 결정화 영역을 이용하여 결정화를 진행함을 특징으로 하는 결정화 방법.
KR10-2003-0096577A 2003-12-24 2003-12-24 결정화 장비 및 이를 이용한 결정화 방법 KR100525443B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0096577A KR100525443B1 (ko) 2003-12-24 2003-12-24 결정화 장비 및 이를 이용한 결정화 방법
US10/951,821 US7115456B2 (en) 2003-12-24 2004-09-29 Sequential lateral solidification device and method of crystallizing silicon using the same
CN2004100917021A CN1637484B (zh) 2003-12-24 2004-11-25 连续横向结晶装置和使用它结晶硅的方法
JP2004351194A JP4571486B2 (ja) 2003-12-24 2004-12-03 結晶化装備及びこれを用いた結晶化方法
US11/518,202 US7569793B2 (en) 2003-12-24 2006-09-11 Sequential lateral solidification device and method of crystallizing silicon using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0096577A KR100525443B1 (ko) 2003-12-24 2003-12-24 결정화 장비 및 이를 이용한 결정화 방법

Publications (2)

Publication Number Publication Date
KR20050064962A KR20050064962A (ko) 2005-06-29
KR100525443B1 true KR100525443B1 (ko) 2005-11-02

Family

ID=34698460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0096577A KR100525443B1 (ko) 2003-12-24 2003-12-24 결정화 장비 및 이를 이용한 결정화 방법

Country Status (4)

Country Link
US (2) US7115456B2 (ko)
JP (1) JP4571486B2 (ko)
KR (1) KR100525443B1 (ko)
CN (1) CN1637484B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8367564B2 (en) 2010-03-12 2013-02-05 Samsung Display Co., Ltd. Crystallization method of amorphous silicon layer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4169071B2 (ja) * 2006-05-25 2008-10-22 ソニー株式会社 表示装置
EP2239084A1 (en) * 2009-04-07 2010-10-13 Excico France Method of and apparatus for irradiating a semiconductor material surface by laser energy
KR101035360B1 (ko) * 2010-02-23 2011-05-20 삼성모바일디스플레이주식회사 레이저 결정화 장치 및 레이저 결정화 방법
KR101432156B1 (ko) * 2013-06-14 2014-08-20 에이피시스템 주식회사 기판 처리 방법
JP2019036597A (ja) * 2017-08-10 2019-03-07 株式会社ブイ・テクノロジー レーザ照射装置、投影マスク、レーザ照射方法およびプログラム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP4128271B2 (ja) 1998-06-12 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000035659A (ja) * 1998-07-17 2000-02-02 Hitachi Denshi Ltd 半導体フォトマスク、およびそのフォトマスクによる半導体パターン作成方法
KR100324871B1 (ko) * 1999-06-25 2002-02-28 구본준, 론 위라하디락사 박막트랜지스터 제조방법
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
JP4322373B2 (ja) * 1999-11-15 2009-08-26 日本電気株式会社 膜体部改質装置及び膜体部改質方法
JP2001148480A (ja) * 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
KR100400510B1 (ko) 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
KR100379361B1 (ko) * 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
JP2002373845A (ja) * 2001-06-14 2002-12-26 Sony Corp 電子線露光方法及び電子線露光装置
JP3831868B2 (ja) 2001-08-13 2006-10-11 大林精工株式会社 アクティブマトリックス表示装置とその製造方法
TW527732B (en) * 2001-08-21 2003-04-11 Samsung Electronics Co Ltd Masks for forming polysilicon and methods for manufacturing thin film transistor using the masks
US6767804B2 (en) * 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
EP1329946A3 (en) * 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US6727125B2 (en) * 2002-04-17 2004-04-27 Sharp Laboratories Of America, Inc. Multi-pattern shadow mask system and method for laser annealing
KR100496139B1 (ko) * 2002-12-30 2005-06-16 엘지.필립스 엘시디 주식회사 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
JP2003264198A (ja) * 2003-02-06 2003-09-19 Nec Corp 薄膜トランジスタおよび薄膜トランジスタを用いた電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8367564B2 (en) 2010-03-12 2013-02-05 Samsung Display Co., Ltd. Crystallization method of amorphous silicon layer
US8697585B2 (en) 2010-03-12 2014-04-15 Samsung Display Co., Ltd. Crystallization method of amorphous silicon layer

Also Published As

Publication number Publication date
US20050142050A1 (en) 2005-06-30
US20070063200A1 (en) 2007-03-22
US7115456B2 (en) 2006-10-03
JP4571486B2 (ja) 2010-10-27
CN1637484B (zh) 2010-04-28
JP2005191560A (ja) 2005-07-14
CN1637484A (zh) 2005-07-13
KR20050064962A (ko) 2005-06-29
US7569793B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
KR100698056B1 (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
KR100587368B1 (ko) Ｓｌｓ 결정화 장치
US7892704B2 (en) Mask for silicon crystallization, method for crystallizing silicon using the same and display device
US8409940B2 (en) Silicon crystallization apparatus and silicon crystallization method thereof
US8470696B2 (en) Laser mask and crystallization method using the same
US7501211B2 (en) Laser mask and crystallization method using the same
KR100531416B1 (ko) Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
US7569793B2 (en) Sequential lateral solidification device and method of crystallizing silicon using the same
KR101066478B1 (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
KR100720452B1 (ko) 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
KR100617035B1 (ko) 결정화 장비
KR100546711B1 (ko) 레이저 조사 장치 및 이를 이용한 실리콘 결정화 방법
KR100652056B1 (ko) 스테이지, 실리콘 결정화 장치, 및 이를 이용한 결정화 방법
KR100531413B1 (ko) 실리콘 결정화 방법
KR20040099838A (ko) 실리콘의 결정화 방법
JP2005175257A (ja) 結晶性膜の製造方法
JP2005175380A (ja) 半導体装置の製造方法、半導体装置および表示装置、半導体装置用基板及び表示装置用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 14