JP4128271B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4128271B2 JP4128271B2 JP16544698A JP16544698A JP4128271B2 JP 4128271 B2 JP4128271 B2 JP 4128271B2 JP 16544698 A JP16544698 A JP 16544698A JP 16544698 A JP16544698 A JP 16544698A JP 4128271 B2 JP4128271 B2 JP 4128271B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- rod
- tft
- film
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明が属する技術分野】
本願発明は半導体薄膜を用いた薄膜トランジスタ(以下、TFTと呼ぶ)の作製方法を提供するものであり、TFTを用いて構成された半導体回路を含む半導体装置に適用される技術である。
【0002】
なお、本明細書中において半導体装置とは半導体特性を利用することで機能しうる装置全般を指し、液晶表示装置に代表される電気光学装置、TFTを集積化した半導体回路、またその様な電気工学装置や半導体回路を部品として含む電子機器をもその範疇に含むものとする。
【0003】
【従来の技術】
近年、基板上にTFTを形成し、そのTFTでもって回路を組むことによって液晶表示装置やEL表示装置等の駆動を行う試みがなされている。特に、TFTの活性層としては、キャリア移動度の高い多結晶珪素膜が注目されている。
【0004】
基板上に多結晶珪素膜を形成する技術つぃてはエキシマレーザーを用いて非晶質珪素膜を結晶化する方法が一般的であるが、レーザーアニールは均一性の面で難がある。
【0005】
また、非晶質珪素膜を電熱炉でアニールする方法(ファーネスアニール)も採用されたが、非晶質珪素膜を結晶化するには600℃程度の温度で24時間程度のアニール処理が必要となり、スループットの面で問題があった。また、600℃という温度はガラス基板が耐えうる限界に近い温度であったため、基板のそりなどの問題も抱えていた。
【0006】
そこで、本出願人は低温、短時間で非晶質珪素膜を結晶化する手段として特開平8−78329号公報記載の技術を開示している。同公報では非晶質珪素膜に対して結晶化を助長する触媒元素(代表的にはニッケル)を選択的に添加し、ニッケル添加領域を結晶化の基点として基板と平行な方向に結晶成長を行わせる技術を示している。
【0007】
こうして横方向に結晶成長して形成された領域を本出願人は横成長領域と呼んでいる。この横成長領域は特定の方向に向かって並んだ棒状又は扁平棒状の結晶(以下、棒状結晶と呼ぶ)の集合体である。この棒状結晶の幅(短辺方向の距離)は横成長領域の膜厚によっても変化するが、膜厚が30〜50nm程度であれば棒状結晶の幅は0.1〜0.2μm程度となる。
【0008】
そのため、結晶粒界が不規則に存在する一般的な多結晶珪素膜に較べて粒界制御が行いやすく、キャリア移動度を極力低下させない様にTFTの活性層を配置する様な工夫が容易にできる。その様な技術は本出願人の特開平10−064819号公報に開示されている。
【0009】
特開平10−064819号公報に記載された技術では、キャリアが移動する方向(大抵はソースードレイン間を結ぶ方向)と結晶粒界の延びる方向とを一致させるという思想を開示している。こうすることで、キャリアが結晶粒界を横切る割合が大幅に減少し、キャリアの移動度を高めることができる。
【0010】
ところが、最近では要求されるTFTサイズが縮小されてチャネル長(L)が1μm以下、さらには0.5μm以下といった様なサブミクロンTFTの開発が必要となっている。また今後はチャネル長が0.2μm以下のディープサブミクロンTFTの開発も必要となると予想される。
【0011】
その様なサブミクロンTFTでは活性層(特にチャネル形成領域)の面積は極端に微細なものとなる。その様な領域で特開平10−064819号公報に記載された技術を利用した場合、チャネル形成領域内における結晶粒界の有無がTFT特性に対して非常に大きな影響を与える。
【0012】
従来の様にチャネル形成領域の面積に対して棒状結晶の幅が十分に小さければチャネル形成領域に含まれる結晶粒界の本数も多いので、全体的に平均化されて結晶粒界の影響はさほど問題とならない。
【0013】
ところが、チャネル形成領域の面積が極端に小さくなると、内部に含まれる結晶粒界の本数も少なくなるので、結晶粒界の有無によるTFT特性の差が顕著に現れる様になってしまう。この問題はチャネル長がサブミクロン(0.5μm以下)となった場合に顕著な問題となる。
【0014】
【発明が解決しようとする課題】
本願発明は以上の様な問題点を解決するための手段を提供するものであり、チャネル長が0.5μm以下の微細なTFTを複数形成するにあたって、TFT間の特性ばらつきを低減することを課題とする。
【0015】
そうして電気特性の揃ったTFTを基板上に複数個形成して半導体回路を組み、半導体回路の性能のばらつきを防止することを課題とする。さらには、その様な半導体回路を有する半導体装置の性能のばらつきを防止することを課題とする。
【0016】
【課題を解決するための手段】
上記課題を解決するために、本願発明ではTFTの活性層(少なくともチャネル形成領域)の内部に含まれる結晶粒界の本数を、同一の性能を要求するTFTごとに揃える。これはチャネル形成領域の内部に存在する結晶粒界がどのTFTにおいても同じ位置に存在すれば、結晶粒界の位置や有無に起因する電気特性のばらつきを防ぐことが可能であるとの思想に基づく。
【0017】
換言すれば、上述の構成はTFTの活性層(少なくともチャネル形成領域)の内部に含まれる結晶粒界の本数を、同一サイズのTFTごとに揃えるとも言える。即ち、チャネル形成領域の内部に存在する結晶粒界の位置を揃えることで、TFT特性のばらつきの要因を排除するという思想である。
【0018】
そこで本願発明では、横成長領域が結晶成長する際の基点となる触媒元素添加領域(以下、添加ウィンドウと呼ぶ)の形状に工夫を加えることで結晶成長の位置と方向を細かく制御することを特徴とする。
【0019】
具体的には、特定の方向に一本乃至数本の棒状結晶を成長させて、方向性をもって形成された横成長領域内にTFTの活性層を形成する。この技術は画素マトリクス回路の様に、同一の性能を要求される複数のTFTを形成する様な場合において非常に有効である。
【0020】
また、本願発明において最も望ましい構成とは、一本の棒状結晶の内側(結晶内部)に収まる様にしてチャネル形成領域が形成され、TFTのチャネル形成領域が実質的に単結晶と見なせる様な構成である。TFTの活性層として用いる多結晶半導体膜(代表的には多結晶珪素膜)の膜厚は20〜50nm程度であるので、棒状結晶の代表的な幅は0.2μmとなる。そのため、チャネル長が0.2μm以下のディープサブミクロン領域ではこの様な構成が可能となる。
【0021】
【発明の実施の形態】
本願発明の実施の形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
【0022】
【実施例】
(実施例1)
本実施例では、本願発明の一実施例について図1を用いて説明する。図1(A)において、101は非晶質珪素膜(シリコンゲルマニウム等の他の非晶質半導体薄膜でも良い)であり、その上には酸化シリコン膜でなるマスク(図示せず)が設けられている。
【0023】
図示しないマスクには添加ウィンドウ102が形成されている。添加ウィンドウ102の形成には非常に微細なフォトリソグラフィ技術(パターニング技術)が必要である。後述するが添加ウィンドウの各辺は約0.2μmであり、その様な微細パターンを形成しうる技術が必要となる。
【0024】
その様な技術としては、エキシマレーザー露光法、X線露光法、電子線(電子ビーム)描画法又はSR(synchrotron radiation)露光法などを用いれば良い。特に、0.1μm以下の加工寸法を達成するには、電子線描画法又はSR露光法が好適である。
【0025】
ところで添加ウィンドウ102内に露呈した非晶質珪素膜表面には結晶化を助長する触媒元素としてニッケルが保持されている。ここでニッケルが保持されているとは、ニッケル元素が非晶質珪素膜表面に接した状態又は表面近傍に絶縁膜等を介して接した状態を言う。本実施例ではニッケル膜を蒸着法により成膜してニッケルを非晶質珪素膜表面に保持している。
【0026】
また、非晶質珪素膜の表面に薄い酸化シリコン膜を形成し、雰囲気ガス中にニッケルを含ませて熱処理を行い、酸化シリコン膜にニッケルを吸着させて保持する手段をとっても良い。その場合、酸化シリコン膜をアルゴン等の不活性ガスでスパッタして、吸着したニッケルを非晶質珪素膜中に打ち込む様な方法で、添加するニッケル濃度を制御しても良い。
【0027】
なお、本実施例ではシリコンの結晶化を助長する触媒元素としてニッケルを利用しているが、他にもパラジウム、コバルト、ゲルマニウム、錫、鉛、白金、金などを用いることができる。
【0028】
本実施例の特徴は添加ウィンドウ102の形状にある。特に、103で示される一辺は添加ウィンドウ102における最も重要な部分である。本実施例ではこの103で示される一辺の長さを0.1〜0.3μm(好ましくは0.2μm)とする。なお、添加ウィンドウ102の形状の効果については後述する。
【0029】
また、図1(A)において104a、104bの点線で示される領域は、後に活性層となる領域を示している。さらに、105a、105bで示される領域は後にチャネル形成領域となる領域を示している。本明細書中では、チャネル形成領域の長さをチャネル長(L)と呼び、その幅をチャネル幅(W)と呼ぶ。
【0030】
こうして添加ウィンドウ102にニッケルが保持された状態を得る。次に、450℃1時間のファーネスアニール(電熱炉でのアニール)を行い、非晶質珪素膜101中の水素出し工程を行う。この工程によって水素出しが行われると同時に、非晶質珪素膜101中にニッケルが拡散する。この状態は非晶質珪素膜に対してニッケルが添加された状態と言うこともできる。
【0031】
水素出し工程が終了したら、そのまま電熱炉の温度を上げて500〜570℃の温度範囲で熱処理を行う。処理雰囲気は不活性雰囲気、水素雰囲気又は酸化性雰囲気のいずれでも良い。熱処理時間は1〜8時間程度ので良く、処理温度と処理時間の組み合わせは、横成長領域の成長距離をどの程度に設定するかによって実施者が適宜決定すれば良い。
【0032】
本願発明の場合、チャネル長が0.5μm以下(典型的には0.2μm以下)のTFTを念頭に置いているため、横成長領域に必要な面積は小さい。即ち、横成長の成長距離も短いもので済み、具体的には1〜10μm(典型的には3〜5μm)もあれば十分である。
【0033】
上記処理温度と処理時間の範囲は、横成長の成長距離が1〜10μm程度であることから決定される範囲である。従って、必要な横成長の成長距離が変われば上記処理温度と処理時間の範囲は変わってくる。
【0034】
ここで、横成長による結晶化が進行する様子について説明する。まず、結晶化が開始してまもなくの様子を図1(B)に示す。図1(B)において106は一本の棒状結晶、107は棒状結晶107同士がぶつかりあって形成された結晶粒界である。なお、添加ウィンドウ102の各辺の長さは0.2μm程度と極めて微細であるため、各辺からは一本づつ棒状結晶が成長する。
【0035】
この時、図1(B)に示す様に、添加ウィンドウ102の星形部分の各辺から成長した棒状結晶は互いにぶつかりあったところで成長が阻害される。ところが、103で示される一辺では他の結晶に阻害されずに結晶成長が進行する。
【0036】
そのため、103で示される一辺から成長した棒状結晶108は、103で示される一辺に垂直な方向に向かって真っ直ぐ結晶成長することになる。この棒状結晶108は数μmオーダーならばほぼ真っ直ぐに成長する。従って、本実施例の様に微細なTFTを作製する場合には、直線状に成長すると見なして良い。
【0037】
次に図1(C)の状態について説明する。図1(C)の状態は図1(B)の状態からさらに結晶化が進行した状態を示している。
【0038】
この状態では、添加ウィンドウ102の星形部分から成長した棒状結晶106が互いに成長を阻害しあい、結果として実質的に結晶成長が止まってしまう。一方、103で示される一辺から成長を開始した棒状結晶108は成長を阻害する要因がないため、さらに結晶成長が進行する。
【0039】
この様に、添加ウィンドウの形状を特殊な構造とすることにより、ある一辺のみにおいて特定の方向へ結晶成長が進行する様にし、他の辺では互いに結晶成長を阻害する様な状態を意図的に作り出すところに本願発明の特徴がある。
【0040】
次に図1(D)の状態について説明する。図1(D)の状態は図1(C)の状態からさらに結晶化が進行し、結晶化工程が終了した状態を示している。この状態では、棒状結晶106は完全に結晶成長が停止し、棒状結晶108のみがチャネル形成領域105a、105bを含む形で成長している。
【0041】
本実施例ではこの様にして形成された棒状結晶108の内側に少なくともチャネル形成領域105a、105b、好ましくはチャネル形成領域及びソース/ドレイン接合部109が配置される様に島状半導体層104a、104bを形成する。なお、ソース/ドレイン接合部とは、TFTのソース領域(又はソース側LDD領域)とチャネル形成領域との接合部もしくはドレイン領域(又はドレイン側LDD領域)とチャネル形成領域との接合部を指す。
【0042】
勿論、実際には基板上に複数の棒状結晶が形成されるのであるが、そのうちのいずれか一本の棒状結晶の内側にチャネル形成領域もしくはチャネル形成領域及びソース/ドレイン接合部が収まる様にして形成されていれば良い。これは必ずしもすべてのTFTに適用される必要はなく、少なくとも同一性能を要求される複数のTFT間で適用されていれば良い。
【0043】
こうすることで、複数の棒状結晶が形成する結晶粒界をチャネル形成領域が含まない様にすることができる。即ち、TFT特性に影響する最も重要な部分を結晶粒界の存在しない実質的な単結晶で形成することができる。
【0044】
本願発明の要旨は、チャネル形成領域の内部に存在する結晶粒界の本数を揃えることで複数のTFT間の特性ばらつきを防ぐことにある。そういった意味で、結晶粒界を避けてチャネル形成領域を形成するという本実施例の構成は最も望ましい構成であると言える。
【0045】
なお、図1では一つの添加ウィンドウに対して二つの島状半導体層の配置を示しているが、実際には複数の島状半導体層を形成する。また、基板上に複数のTFTで半導体回路を組むには、回路構成に応じて適宜添加ウィンドウの形成位置を決定すれば良い。
【0046】
また、本実施例では結晶粒界の延びる方向とキャリアの移動する方向(ソース領域とドレイン領域とを結ぶ方向)とが直交する様な配置で島状半導体層が形成されるが、結晶粒界の延びる方向とキャリアの移動する方向とが一致する様な配置することも可能であることは言うまでもない。
【0047】
(実施例2)
実施例1では一本の棒状結晶の内側にチャネル形成領域が形成される様に島状半導体層を形成する例を示したが、チャネル長が0.5μmといった様に棒状結晶の幅(約0.2μm)よりも広い場合には、複数本の棒状結晶でチャネル形成領域を形成しても構わない。ただし、本願発明では異なる複数のTFTのチャネル形成領域間で、その内部に存在する結晶粒界の位置及び本数を揃えなければならない。
【0048】
本実施例を図2に示す。図2において、201は非晶質珪素膜、202は添加ウィンドウ、203は結晶成長を進行させるための一辺である。本実施例では203で示される一辺の長さを0.6μmとしている。
【0049】
実施例1の条件に従って添加ウィンドウ201に触媒元素を添加して結晶化工程を行うと、203で示される一辺からは三本の棒状結晶204が、203で示される一辺と垂直な方向に結晶成長する。この時、隣接する三本の棒状結晶204は互いに並んで特定の方向性をもって成長する。
【0050】
なお、点線205で示されるのは後に島状半導体層を形成する領域であり、206a、206bで示されるのは後のチャネル形成領域である。また、207はソース/ドレイン接合部である。
【0051】
本実施例の場合、チャネル形成領域206は三本の棒状結晶204にまたがる様な形で形成されることになり、その内部には二本の結晶粒界208が存在する。しかしながら、チャネル形成領域206a、206bはどちらも内部に存在する結晶粒界208の位置及び本数が揃っているため、結晶粒界に起因するTFT特性のばらつきを生じることはない。
【0052】
勿論、実際には二個だけでなくさらに複数の島状半導体層が形成されるが、いずれにしてもチャネル形成領域の内部において結晶粒界の位置と本数を揃えることが重要である。
【0053】
なお、本実施例は実施例1において添加ウィンドウの一辺の長さを変えただけであるので、添加ウィンドウのパターニング方法やニッケルの添加方法などの詳細な条件は実施例1に従えば良い。即ち、実施例1で説明した数値限定等はすべて実施例2に適用することができる。
【0054】
また、本実施例では結晶粒界の延びる方向とキャリアの移動する方向(ソース領域とドレイン領域とを結ぶ方向)とが直交する様な配置で島状半導体層が形成されるが、結晶粒界の延びる方向とキャリアの移動する方向とが一致する様な配置することも可能であることは言うまでもない。
【0055】
(実施例3)
本実施例では添加ウィンドウの形状を実施例1、2と異なるパターンとした場合の例について説明する。図3に示した添加ウィンドウ301は、アクティブマトリクス型液晶表示装置等で利用される画素マトリクス回路などの様に同一性能のTFTが規則正しく配置される様な回路に適している。
【0056】
添加ウィンドウ301には画素TFTの配置される位置に合わせて突出部302が複数箇所設けられており、突出部302の先端部の一辺303からは一辺303に垂直な方向に棒状結晶304が成長する。他の部分では棒状結晶が互いに成長を阻害し合って添加ウィンドウ周辺で結晶成長が停止する。
【0057】
点線305で示される領域はTFTの活性層となる島状半導体層であり、規則正しく複数設けられる。画素TFTは全画素が同一の性能を有する必要があるのでTFT特性は揃ってなければならない。そういった意味で本願発明を適用することは非常に有効である。
【0058】
本実施例の場合も、島状半導体層のうちの少なくともチャネル形成領域306又はチャネル形成領域306とソース/ドレイン接合部307とを完全に棒状結晶304の内側に形成する構成を採用している。こうすることで、チャネル形成領域の内部に存在する結晶粒界の位置に起因する特性ばらつきを防止することが可能となる。この効果は実施例1と同様である。
【0059】
また、実施例2に示した様に、数本の棒状結晶にまたがる様な形でチャネル形成領域を形成することも可能である。この場合、実施例2で説明した様に各TFTのチャネル形成領域の内部で結晶粒界の位置及び本数が揃うので、特性ばらつきを防止することが可能である。
【0060】
なお、結晶化工程の条件等、詳細な条件に関しては実施例1と同様であるので本実施例での説明は省略する。
【0061】
また、本実施例では結晶粒界の延びる方向とキャリアの移動する方向(ソース領域とドレイン領域とを結ぶ方向)とが一致する様な配置で島状半導体層が形成されるが、結晶粒界の延びる方向とキャリアの移動する方向とが直交する様な配置することも可能であることは言うまでもない。
【0062】
(実施例4)
本実施例では、実施例1乃至実施例3の構成を用いて形成された島状半導体層を用いてTFTを作製する場合について図4を用いて説明する。
【0063】
まず、実施例1乃至実施例3に示した構成で棒状結晶を形成したら、シリコン膜全体をパターニングして島状半導体層401を形成する。この島状半導体層401は全体が多結晶珪素膜である必要はない。即ち、少なくとも後のチャネル形成領域又はチャネル形成領域とソース/ドレイン接合部とが棒状結晶からなる多結晶珪素膜で形成されていれば良い。
【0064】
勿論、後にチャネル形成領域やソース/ドレイン接合部が形成された時に、同一性能を要求する複数のTFT間のチャネル形成領域間で結晶粒界の位置及び本数が揃っていることが前提となる。
【0065】
次に酸化シリコン膜でなるゲート絶縁膜402を形成する。本実施例ではプラズマCVD法を用い、120nmの厚さに形成する。その次に、アルミニウムを主成分とする材料でなるゲート電極403を形成する。なお、アルミニウムを主成分とする材料の代わりにタンタルと窒化タンタルとの積層構造を利用しても良い。こうして図4(A)に示す状態が得られる。
【0066】
ここで本出願人による特開平7−135318号公報に記載された技術を利用する。同公報ではアルミニウムを主成分とするゲート電極を陽極酸化することにより、LDD+オフセット構造を実現するものである。LDD領域は陽極酸化膜を利用してゲート絶縁膜の一部をエッチングし、残ったゲート絶縁膜の一部をマスクとして不純物元素(ソース領域及びドレイン領域を形成する不純物)を添加して形成される。
【0067】
同公報に記載された技術を利用して得た構造を図4(B)に示す。404はゲート電極、405はゲート電極を保護するバリア型の陽極酸化膜である。また、406はゲート絶縁膜、407はソース領域、408はドレイン領域、409はLDD領域、410はチャネル形成領域である。
【0068】
また、本実施例ではソース領域407、ドレイン領域408及びLDD領域409を形成する不純物元素としてリンを用いてNチャネル型TFTを作製する。勿論、砒素など他の15族元素でも構わないし、ボロンに代表される13族元素を添加すればPチャネル型TFTを作製することも容易である。さらに同一基板上にNチャネル型TFTとPチャネル型TFTとを形成して相補的に組み合わせ、CMOS回路を形成することも可能である。
【0069】
特開平7−135318号公報記載の技術を用いることにより図4(B)の状態が得られたら、次に層間絶縁膜411として1μm厚の酸化シリコン膜を形成する。勿論、窒化シリコン膜や酸化窒化シリコン膜を用いても良いし、これらの絶縁膜を積層しても良い。
【0070】
次に、層間絶縁膜411にコンタクトホールを形成してアルミニウムを主成分とする材料でなるソース配線412及びドレイン配線413を形成する。最後に素子全体に対して水素雰囲気中で350℃2時間のファーネスアニールを行い、水素化を完了する。
【0071】
こうして、図4(C)に示す様なTFTが得られる。なお、本実施例で説明した構造は一例であって本願発明を適用しうるTFT構造はこれに限定されない。従って、公知のあらゆる構造のTFTに対して適用可能である。
【0072】
勿論、トップゲート構造に限らず、逆スタガ型TFTに代表されるボトムゲート構造に対しても容易に適用することが可能である。
【0073】
さらに、図4(C)の構造においてドレイン配線413と電気的に接続する画素電極(図示せず)を公知の手段で形成すればアクティブマトリクス型表示装置の画素スイッチング素子を形成することも容易である。
【0074】
即ち、本願発明は液晶表示装置やEL(エレクトロルミネッセンス)表示装置などの電気光学装置の作製方法としても非常に有効な技術である。
【0075】
この様に、本願発明はあらゆる構造のTFTに対して適用可能であり、本願発明を利用して様々な半導体回路を構築することができる。即ち、本願発明はTFTでもって形成された半導体回路を含むあらゆる半導体装置に対して適用できると言える。
【0076】
(実施例5)
本実施例では、実施例4の作製工程に従って形成されたTFTでもって半導体回路を構成した液晶表示装置の例を図5に示す。画素TFT(画素スイッチング素子)の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【0077】
図5において11は絶縁表面を有する基板、12は画素マトリクス回路、13はソースドライバー回路、14はゲイトドライバー回路、15は対向基板、16はFPC(フレキシブルプリントサーキット)、17は信号処理回路である。
【0078】
信号処理回路17としては、D/Aコンバータ、γ補正回路、信号分割回路などの従来ICで代用していた様な処理を行う回路を形成することができる。勿論、ガラス基板上にICチップを設けて、ICチップ上で信号処理を行うことも可能である。
【0079】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればEL(エレクトロルミネッセンス)表示装置やEC(エレクトロクロミックス)表示装置に本願発明を適用することも可能であることは言うまでもない。
【0080】
なお、本実施例に示した液晶表示装置を作製するにあたって、実施例1乃至実施例3のいずれの構成を採用しても構わない。また、実施例1乃至実施例3の構成を組み合わせて本実施例に適用しても良い。
【0081】
(実施例6)
本願発明の電気光学装置は、様々な電子機器のディスプレイとして利用される。その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションTV、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。それらの一例を図6に示す。
【0082】
図6(A)は携帯電話であり、本体2001、音声出力部2002、音声入力部2003、表示装置2004、操作スイッチ2005、アンテナ2006で構成される。本願発明を音声出力部2002、音声入力部2003、表示装置2004やその他の信号制御回路に適用することができる。
【0083】
図6(B)はビデオカメラであり、本体2101、表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106で構成される。本願発明を表示装置2102、音声入力部2103やその他の信号制
【0084】
図6(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2202、受像部2203、操作スイッチ2204、表示装置2205で構成される。本願発明は表示装置2205やその他の信号制御回路に適用できる。
【0085】
図6(D)はヘッドマウントディスプレイであり、本体2301、表示装置2302、バンド部2303で構成される。本発明は表示装置2302やその他の信号制御回路に適用することができる。
【0086】
図6(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン2407で構成される。本発明は表示装置2403やその他の信号制御回路に適用することができる。
【0087】
図6(F)はフロント型プロジェクターであり、本体2501、光源2502、表示装置2503、光学系2504、スクリーン2505で構成される。本発明は表示装置2503やその他の信号制御回路に適用することができる。
【0088】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【0089】
【発明の効果】
本願発明を実施することで、TFTのチャネル形成領域の内部に含まれる結晶粒界の本数や位置を制御することができる。これにより同一性能を要求される複数のTFT間でチャネル形成領域内に含まれる結晶粒界の位置及び本数を揃え、特性ばらつきを防ぐことが可能となる。
【0090】
また、さらに好ましくは一本の棒状結晶でなる多結晶半導体の内側にチャネル形成領域全体を作り込むことによって、実質的に単結晶と見なせるチャネル形成領域を有する複数のTFTを再現性良く形成することができる。
【0091】
以上の構成により特性ばらつきの改善された複数のTFTで信頼性と動作性能の高い半導体回路を実現することができる。また、その様な半導体回路を利用することで電気光学装置並びに電子機器の信頼性と動作性能を向上することが可能となる。
【図面の簡単な説明】
【図1】 結晶成長の様子を示す図。
【図2】 結晶成長の様子を示す図。
【図3】 結晶成長の様子を示す図。
【図4】 TFTの作製工程を示す図。
【図5】 電気光学装置の構成を示す図。
【図6】 電子機器の構成を示す図。
Claims (8)
- 非晶質構造の半導体膜上に、第1の辺と、前記第1の辺の一端と隣接する第2の辺と、前記第1の辺の他端と隣接する第3の辺と、星形部分をなす複数の辺と、からなる多角形状の添加ウィンドウを有するマスク膜を形成し、
前記添加ウィンドウ内の前記半導体膜表面に、前記半導体膜の結晶化を助長する触媒元素を保持し、
前記半導体膜にアニールを行うことにより、前記第1の辺を起点として、前記第1の辺と垂直方向に向かって、選択的に棒状結晶を成長させ、
前記棒状結晶を有する前記半導体膜を用いて、チャネル形成領域が前記棒状結晶の内側に収まるようにTFTを形成することを特徴とする半導体装置の作製方法。 - 非晶質構造の半導体膜上に、第1の辺と、前記第1の辺の一端と隣接する第2の辺と、前記第1の辺の他端と隣接する第3の辺と、からなる突出部を複数有する多角形状の添加ウィンドウを有するマスク膜を形成し、
前記添加ウィンドウ内の前記半導体膜表面に、前記半導体膜の結晶化を助長する触媒元素を保持し、
前記半導体膜にアニールを行うことにより、前記第1の辺を起点として、前記第1の辺と垂直方向に向かって、選択的に棒状結晶を成長させ、
前記棒状結晶を有する前記半導体膜を用いて、チャネル形成領域が前記棒状結晶の内側に収まるようにTFTを形成することを特徴とする半導体装置の作製方法。 - 請求項1又は請求項2において、
前記TFTは、ディープサブミクロンTFTであることを特徴とする半導体装置の作製方法。 - 非晶質構造の半導体膜上に、第1の辺と、前記第1の辺の一端と隣接する第2の辺と、前記第1の辺の他端と隣接する第3の辺と、星形部分をなす複数の辺と、からなる多角形状の添加ウィンドウを有するマスク膜を形成し、
前記添加ウィンドウ内の前記半導体膜表面に、前記半導体膜の結晶化を助長する触媒元素を保持し、
前記半導体膜にアニールを行うことにより、前記第1の辺を起点として、前記第1の辺と垂直方向に向かって、選択的に複数の棒状結晶を成長させ、
前記複数の棒状結晶を有する前記半導体膜を用いて、チャネル形成領域に含まれる結晶粒界の本数及び位置が、同一サイズのTFTごとに揃うように複数のTFTを形成することを特徴とする半導体装置の作製方法。 - 非晶質構造の半導体膜上に、第1の辺と、前記第1の辺の一端と隣接する第2の辺と、前記第1の辺の他端と隣接する第3の辺と、からなる突出部を複数有する多角形状の添加ウィンドウを有するマスク膜を形成し、
前記添加ウィンドウ内の前記半導体膜表面に、前記半導体膜の結晶化を助長する触媒元素を保持し、
前記半導体膜にアニールを行うことにより、前記第1の辺を起点として、前記第1の辺と垂直方向に向かって、選択的に複数の棒状結晶を成長させ、
前記複数の棒状結晶を有する前記半導体膜を用いて、チャネル形成領域に含まれる結晶粒界の本数及び位置が、同一サイズのTFTごとに揃うように複数のTFTを形成することを特徴とする半導体装置の作製方法。 - 請求項4又は請求項5において、
前記TFTは、サブミクロンTFTであることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項6のいずれか一項において、
前記半導体膜は、シリコン膜又はシリコンゲルマニウム膜であることを特徴とする半導体装置の作製方法。 - 請求項1乃至請求項7のいずれか一項において、
前記マスク膜は、酸化シリコン膜であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16544698A JP4128271B2 (ja) | 1998-06-12 | 1998-06-12 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16544698A JP4128271B2 (ja) | 1998-06-12 | 1998-06-12 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000004020A JP2000004020A (ja) | 2000-01-07 |
JP2000004020A5 JP2000004020A5 (ja) | 2005-10-13 |
JP4128271B2 true JP4128271B2 (ja) | 2008-07-30 |
Family
ID=15812590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16544698A Expired - Fee Related JP4128271B2 (ja) | 1998-06-12 | 1998-06-12 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4128271B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100525443B1 (ko) | 2003-12-24 | 2005-11-02 | 엘지.필립스 엘시디 주식회사 | 결정화 장비 및 이를 이용한 결정화 방법 |
-
1998
- 1998-06-12 JP JP16544698A patent/JP4128271B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000004020A (ja) | 2000-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9786787B2 (en) | Semiconductor device and fabrication method thereof | |
US9097953B2 (en) | Semiconductor device, and method of forming the same | |
US6358766B1 (en) | Method of fabricating a semiconductor device | |
US7538011B2 (en) | Method of manufacturing a semiconductor device | |
US7868360B2 (en) | Semiconductor device with heat-resistant gate | |
US20110263109A1 (en) | Electrooptical device | |
US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
US6482684B1 (en) | Method of manufacturing a TFT with Ge seeded amorphous Si layer | |
KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
KR20010020826A (ko) | 반도체 장치 및 그의 제조방법 | |
KR100864594B1 (ko) | 전기 장치 제조 방법 | |
JPH11112002A (ja) | 半導体装置およびその製造方法 | |
JP3980159B2 (ja) | 半導体装置の作製方法 | |
JP3942699B2 (ja) | 半導体装置の作製方法 | |
US20030096459A1 (en) | Crystalline silicon thin film transistor panel for LCD and method of fabricating the same | |
JP4128271B2 (ja) | 半導体装置の作製方法 | |
US20030102479A1 (en) | Crystalline silicon thin film transistor panel for LCD and method of fabricating the same | |
JP3942701B2 (ja) | 表示装置の作製方法 | |
JPH1187732A (ja) | 半導体装置およびその作製方法 | |
JP4090533B2 (ja) | 半導体装置の作製方法 | |
KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
JP3980117B2 (ja) | 半導体装置の作製方法 | |
JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
JPH1187733A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |