KR100324871B1 - 박막트랜지스터 제조방법 - Google Patents

박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR100324871B1
KR100324871B1 KR1019990024158A KR19990024158A KR100324871B1 KR 100324871 B1 KR100324871 B1 KR 100324871B1 KR 1019990024158 A KR1019990024158 A KR 1019990024158A KR 19990024158 A KR19990024158 A KR 19990024158A KR 100324871 B1 KR100324871 B1 KR 100324871B1
Authority
KR
South Korea
Prior art keywords
thin film
active layer
silicon thin
amorphous silicon
sls
Prior art date
Application number
KR1019990024158A
Other languages
English (en)
Other versions
KR20010003734A (ko
Inventor
정윤호
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019990024158A priority Critical patent/KR100324871B1/ko
Priority to US09/603,883 priority patent/US6346462B1/en
Publication of KR20010003734A publication Critical patent/KR20010003734A/ko
Application granted granted Critical
Publication of KR100324871B1 publication Critical patent/KR100324871B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 순차측면고상화 기술에 의하여 결정화된 실리콘 박막으로 형성하는 박막트랜지스터 제조방법에 관한 것으로, 큰 사이즈의 실리콘 그레인을 가지는 실리콘 영역으로 구성되는 소오스영역과 드레인영역을 형성하기 위하여, 기판 상에 비정질 실리콘 박막을 증착하는 단계와, 상기 비정질 실리콘 박막에 불순물을 선택적으로 도핑하는 단계와, 상기 불순물이 선택적으로 도핑된 비정질 실리콘 박막을 SLS 기술에 의하여 결정화하는 단계와, 상기 SLS 기술에 의하여 결정화된 실리콘 박막을 사진식각하여 불순물이 도핑된 부분을 소오스영역과 드레인영역으로 하는 활성층을 패터닝하는 단계와, 상기 패터닝된 활성층 상에 게이트절연막과 게이트전극을 형성하는 단계를 포함하는 박막트랜지스터 제조방법을 제공하며, 소오스영역과 드레인영역을 불순물 도핑에 의하여 미리 정의한 후에 불순물이 도핑된 실리콘 박막을 SLS 결정화함으로써, 활성층 전면을 단결정 실리콘 상태로 결정화할 수 있어서 박막트랜지스터의 특성을 향상시킬 수 있다.

Description

박막트랜지스터 제조방법{Method for fabricating TFT}
본 발명은 박막트랜지스터 제조방법에 관한 것으로 특히, 순차측면고상화(Sequential Lateral Solidification; SLS) 기술에 의하여 결정화된 실리콘 박막으로 형성하는 박막트랜지스터 제조방법에 관한 것이다.
SLS 기술은 실리콘 그레인이 실리콘 액상영역과 실리콘 고상영역의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저 빔의 조사범위의 이동을 적절하게 조절하여 그레인을 소정의 길이만큼 측면성장시킴으로써, 실리콘 그레인의 크기를 획기적으로 성장시키도록 비정질 실리콘 박막을 결정화하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956∼957, 1997)이다. SLS 기술은 기판 상에 실리콘 그레인의 크기가 획기적으로 큰 SLS 실리콘 박막을 형성함으로써, 단결정 실리콘 채널영역을 가지는 박막트랜지스터의 제조를 가능하게 한다.
도 1a부터 도 1d는 종래 기술에 따른 박막트랜지스터의 제조공정을 설명하기 위한 도면으로, 좌측부분은 제조공정 단면도를, 우측부분은 실리콘의 상태를 보여주기 위한 실리콘 박막의 평면도를 개략적으로 나타낸 것이다.
도 1a를 참조하면, 절연기판(100) 상에 산화막으로 완충막(10)을 증착하고, 완충막(10) 상에 비정질 실리콘 박막(11)을 증착한다.
도 1b를 참조하면, 비정질 실리콘 박막(11)을 SLS 기술에 의하여 결정화하여 실리콘 그레인(12G)이 획기적으로 성장된 SLS 실리콘 박막(12)을 형성한다. SLS 실리콘 박막(12)은 일 방향으로 실리콘 그레인(12G)을 성장시켜 결정화된 것이며, 도면에서는 실리콘 그레인을 단순화시킨 것이다.
SLS 기술은 특허출원 98-21286호부터 98-21291호에 자세히 기술되어 있다.
도 1c를 참조하면, SLS 실리콘 박막(12)을 사진식각하여 활성층(13)을 패터닝한 후, 활성층(13) 상에 통상의 기술로 게이트절연막(14)과 게이트전극(15)을 형성한다.
이어서, 활성층(13)의 노출된 부분에 불순물을 도핑하여 소오스영역(S)과 드레인영역(D)을 형성한다. 이 때, 소오스영역(S)과 드레인영역(D)은 불순물의 도핑으로 인하여 비정질화된다. 채널영역(C)은 게이트전극(15)이 불순물 도핑을 블로킹하고 있으므로, SLS 결정질 상태 그대로 존재한다.
도 1d를 참조하면, 불순물 도핑공정에 의하여 비정질화된 활성층의 소오스영역(S)과 드레인영역(D)을 통상의 활성화 작업인 레이저 어닐링을 통하여 결정화시킨다. 그 결과, 채널영역(C)은 SLS로 결정화된 상태를 가지게 되고, 소오스영역(S)과 드레인영역(D)은 작은 크기의 실리콘 그레인(g)인 존재하는 다결정 실리콘 상태를 가지게 된다.
상술한 바와 같이, 종래 기술에서는 불순물이 도핑되어 비정질화된 실리콘 영역인 소오스영역과 드레인영역을 레이저를 통하여 활성화시키는 방법에 의하여 재결정화시킨다. 이 때, 통상의 레이저 어닐링에 의한 실리콘의 결정화는 그 특성상 SLS 결정화에서 볼 수 있는 큰 사이즈의 실리콘 그레인을 형성할 수 없다. 따라서, 작은 사이즈의 실리콘 그레인을 가지는 다결정 실리콘 상태의 소오스영역과 드레인영역이 형성된다. 그래서, 채널영역과 불순물영역인 소오스영역 혹은 드레인영역은 서로 다른 실리콘 특성을 가지게 되고, 이러한 특성 불균일로 인하여 캐리어의 모빌리티 저하를 가져오고, 박막트랜지스터의 특성이 불량해진다는 문제점이 있다.
한 편, 통상의 방법인 퍼니스 어닐링에 의하여 불순물 도핑 후, 활성화 공정을 진행할 경우에는 절연기판으로 인해 열처리 온도를 결정화 온도까지 높일 수 없기 때문에 활성층의 재결정화를 이룰수 없다. 그래서, 비정질 상태의 소오스영역과 드레인영역이 존재한다는 더 큰 문제점을 야기시킨다.
또한, 종래의 기술에서는 초기의 비정질 실리콘을 결정화하기 위한 공정과, 불순물이 도핑되어 비정질화된 활성층을 활성화하기 위한 공정을 각기 별도로 진행하기 때문에 공정단순화가 요구되고 있다.
본 발명은 종래 기술에 따른 문제점을 해결하는 박막트랜지스터 제조방법을 제공하고자 한다.
본 발명은 게이트전극을 형성하기 전에 불순물 도핑공정을 미리 진행하여 소오스영역과 드레인영역을 정의한 후, SLS 실리콘 박막을 형성한 후에 게이트전극을 형성함으로써, 큰 사이즈의 실리콘 그레인을 가지는 실리콘 영역으로 구성되는 소오스영역과 드레인영역을 형성함으로써 박막트랜지스터의 특성 저하를 방지할 수 있는 박막트랜지스터 제조방법을 제공하고자 한다.
이를 위한 본 발명은 기판 상에 비정질 실리콘 박막을 증착하는 단계와, 상기 비정질 실리콘 박막에 불순물을 선택적으로 도핑하는 단계와, 상기 불순물이 선택적으로 도핑된 비정질 실리콘 박막을 SLS 기술에 의하여 결정화하는 단계와, 상기 SLS 기술에 의하여 결정화된 실리콘 박막을 사진식각하여 불순물이 도핑된 부분을 소오스영역과 드레인영역으로 하는 활성층을 패터닝하는 단계와, 상기 패터닝된 활성층 상에 게이트절연막과 게이트전극을 형성하는 단계를 포함하는 박막트랜지스터 제조방법을 제공한다.
또한, 본 발명은 기판 상에 비정질 실리콘 상태의 활성층을 패터닝하는 단계와, 상기 비정질 실리콘 상태의 활성층에 불순물을 선택적으로 도핑하여 상기 활성층에 소오스영역과 드레인영역을 정의하는 단계와, 상기 불순물이 선택적으로 도핑된 비정질 실리콘 상태의 활성층을 SLS 기술에 의하여 결정화하는 단계와, 상기 SLS 기술에 의하여 결정화된 활성층 상에 게이트절연막과 게이트전극을 형성하는 단계를 포함하는 박막트랜지스터 제조방법을 제공한다.
도 1a부터 도 1d는 종래 기술에 따른 박막트랜지스터 제조공정도
도 2a부터 도 2d는 본 발명의 제 1 실시예에 따른 박막트랜지스터 제조공정도
도 3a부터 도 3d는 본 발명의 제 2 실시예에 따른 박막트랜지스터 제조공정도
이하, 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
도 2a부터 도 2d는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 제조공정을 설명하기 위한 도면으로, 좌측부분은 제조공정 단면도를, 우측부분은 실리콘의 상태를 보여주기 위한 실리콘 박막의 평면도를 개략적으로 나타낸 것이다.
도 2a를 참조하면, 절연기판(200) 상에 완충막(20)을 증착하고, 완충막(20) 상에 비정질 실리콘 박막(21)을 증착한다.
절연기판(200)은 광투과성이 있는 유리기판 혹은, 석영기판 등을 사용할 수 있다.
완충막(20)은 비정질 실리콘 박막을 결정화하는 과정에서 절연기판(200)의 이물질이 실리콘 박막에 침투하여 실리콘 박막의 결정 특성에 불량을 일으키는 것을 방지하기 위하여 형성한다. APCVD 혹은, PECVD에 의하여 실리콘 산화막 혹은, 실리콘 질화막을 증착하여 형성할 수 있다.
도 2b를 참조하면, 비정질 실리콘 박막(21) 상에 박막트랜지스터의 소오스영역과 드레인영역이 될 부분(A)을 선택적으로 노출시키도록 패터닝되는 도핑블로킹막(DB)을 형성한다.
도핑블로킹막(DB)은 감광막 혹은, 실리콘 산화막 혹은, 실리콘 질화막과 같은 통상의 절연막을 사용하여 형성할 수 있다.
이어서, 도핑블로킹막(DB)을 마스크로 하여, 기판 전면에 불순물을 도핑하여 소오스영역과 드레인영역으로 정의된 부분(A)에 불순물을 도핑시킨다. 불순물이 도핑된 비정질 실리콘 부분(A)은 불순물 도핑에 의해 비정질화되지만, 다른 실리콘 부분도비정질 상태이므로, 기판 전면에는 비정질 실리콘 박막(21) 그대로 존재한다.
도 2c를 참조하면, 도핑블로킹막(DB)을 제거한 후에, 불순물이 선택적으로 도핑된 비정질 실리콘 박막(22)을 SLS 기술을 사용하여 결정화한다. 그 결과, 비정질 실리콘 박막은 불순물이 도핑된 부분(A)이나 그렇지 않은 부분 모두 결정화되어 실리콘 그레인(22G)이 획기적으로 성장된 SLS 실리콘 박막(22)이 형성된다. 이와 같이 본 발명에서는 불순물이 도핑된 실리콘을 결정화하므로, 종래 기술에서 보인 바와 같은 불순물 도핑후 실시하는 활성화 작업을 생략할 수 있다.
도 2d를 참조하면, SLS 실리콘 박막(22)을 사진식각하여 활성층(23)을 형성한다. 이 때, 불순물이 선택적으로 도핑된 부분(A)이 소오스영역(S)과 드레인영역(D)이 되는 활성층(23)이 패터닝된다. 채널영역(C) 뿐만 아니라, 소오스영역(S)과 드레인영역(D)도 SLS 결정화되므로, 활성층(23) 전체가 단결정의 특성을 가지게 된다.
그 결과, 절연기판(200) 상에 단결정 실리콘 박막트랜지스터의 제작이 가능해진다.
이어서, 활성층(23) 상에 게이트절연막(24)과 게이트전극(25)을 형성한다.
도 3a부터 도 3d는 본 발명의 제 2 실시예에 따른 박막트랜지스터의 제조공정을 설명하기 위한 도면으로, 좌측부분은 제조공정 단면도를, 우측부분은 실리콘의 상태를 표시한 실리콘 박막의 평면도를 개략적으로 나타낸 것이다.
도 3a를 참조하면, 절연기판(300) 상에 완충막(30)을 형성하고, 완충막(30) 상에 비정질 실리콘 박막을 증착한다. 이어서, 비정질 실리콘 박막을 사진식각하여 활성층(31)을 형성한다.
도 3b를 참조하면, 활성층(31) 상에 소오스영역(31S)과 드레인영역(31D)으로 정의된 부분을 선택적으로 노출시키도록 패터닝된 도핑블로킹막(DB)을 형성한다.
이어서, 도핑블로킹막(DB)을 마스크로 하는 불순물 도핑공정을 실시하여 활성층(31)의 소오스영역(S)과 드레인영역(D)으로 정의된 부분에 불순물을 도핑시킨다. 이 때, 소오스영역(S)과 드레인영역(D) 뿐만 아니라, 채널영역(C) 역시, 비정질 실리콘의 상태로 존재한다.
도 3c를 참조하면, 도핑블로킹막(DB)을 제거한 후, 노출된 비정질 실리콘 상태의 활성층을 SLS 기술을 사용하여 결정화한다. 그 결과, 비정질 실리콘 상태의 활성층(31)은 채널영역(C), 소오스영역(S) 및 드레인영역(D) 모두 결정화되어 실리콘 그레인(32G)이 획기적으로 성장된 SLS 실리콘 상태의 활성층(32)이 형성된다. 이와 같이 본 발명에서는 불순물이 도핑된 실리콘을 결정화하므로, 종래 기술에서 보인 바와 같은 불순물 도핑후 실시하는 활성화 작업을 생략할 수 있다.
채널영역 뿐만 아니라, 소오스영역과 드레인영역도 SLS에 의하여 결정화 되므로, 활성층 전체가 단결정의 특성을 가지게 된다. 그 결과, 절연기판(200) 상에 단결정 실리콘 박막트랜지스터의 제작이 가능해진다.
도 3d를 참조하면, SLS 실리콘 상태의 활성층(32) 상에 게이트절연막(34)과 게이트전극(35)을 형성한다.
상술한 바와 같이, 본 발명은 게이트전극을 형성하기 전에 불순물 도핑공정을 미리 진행하여 소오스영역과 드레인영역을 정의한 후, SLS 결정화를 진행하여 실리콘 박막을 결정화한 후에 게이트전극을 형성하여 박막트랜지스터를 제조한다.
상술한 바와 같이, 본 발명은 소오스영역과 드레인영역을 불순물 도핑에 의하여 미리 정의한 후에 불순물이 도핑된 실리콘 박막을 SLS 결정화함으로써, 활성층 전면을 단결정 실리콘 상태로 결정화할 수 있어서 박막트랜지스터의 특성을 향상시킬 수 있다. 또한, 본 발명은 불순물 도핑후의 활성화가 결정화 작업을 진행하는 과정 중에 자연스럽게 진행되는 결과를 가지게 되므로 활성화 작업을 생략할 수 있어서 종래 기술보다 공정을 단순화시킬 수 있다.
본 발명은 제시된 실시예 뿐만이 아니라, 첨부된 특허청구범위 및 언급한 상술부분을 통하여 다양한 실시예로 구현될 수 있으며, 동업자에 의하여 다양한 방식으로 적용될 수 있다.

Claims (4)

  1. 기판 상에 비정질 실리콘 박막을 증착하는 단계와,
    상기 비정질 실리콘 박막에 불순물을 선택적으로 도핑하는 단계와,
    상기 불순물이 선택적으로 도핑된 비정질 실리콘 박막을 SLS 기술에 의하여 결정화하는 단계와,
    상기 SLS 기술에 의하여 결정화된 실리콘 박막을 사진식각하여 불순물이 도핑된 부분을 소오스영역과 드레인영역으로 하는 활성층을 패터닝하는 단계와,
    상기 패터닝된 활성층 상에 게이트절연막과 게이트전극을 형성하는 단계를 포함하는 박막트랜지스터 제조방법.
  2. 청구항 1에 있어서,
    상기 비정질 실리콘 박막 상에 소정 부분만을 선택적으로 노출시키는 도핑블로킹막을 형성한 후, 상기 불순물을 도핑하는 박막트랜지스터 제조방법.
  3. 기판 상에 비정질 실리콘 상태의 활성층을 패터닝하는 단계와,
    상기 비정질 실리콘 상태의 활성층에 불순물을 선택적으로 도핑하여 상기 활성층에 소오스영역과 드레인영역을 정의하는 단계와,
    상기 불순물이 선택적으로 도핑된 비정질 실리콘 상태의 활성층을 SLS 기술에 의하여 결정화하는 단계와,
    상기 SLS 기술에 의하여 결정화된 활성층 상에 게이트절연막과 게이트전극을 형성하는 단계를 포함하는 박막트랜지스터 제조방법.
  4. 청구항4는 삭제 되었습니다.
KR1019990024158A 1999-06-25 1999-06-25 박막트랜지스터 제조방법 KR100324871B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990024158A KR100324871B1 (ko) 1999-06-25 1999-06-25 박막트랜지스터 제조방법
US09/603,883 US6346462B1 (en) 1999-06-25 2000-06-26 Method of fabricating a thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024158A KR100324871B1 (ko) 1999-06-25 1999-06-25 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20010003734A KR20010003734A (ko) 2001-01-15
KR100324871B1 true KR100324871B1 (ko) 2002-02-28

Family

ID=19595200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024158A KR100324871B1 (ko) 1999-06-25 1999-06-25 박막트랜지스터 제조방법

Country Status (2)

Country Link
US (1) US6346462B1 (ko)
KR (1) KR100324871B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
US20060065186A1 (en) * 2002-12-10 2006-03-30 Canon Kabushiki Kaisha Process for producing crystalline thin film
KR101004813B1 (ko) * 2003-07-29 2011-01-04 매그나칩 반도체 유한회사 트랜지스터 제조 방법
KR100525443B1 (ko) * 2003-12-24 2005-11-02 엘지.필립스 엘시디 주식회사 결정화 장비 및 이를 이용한 결정화 방법
KR100698056B1 (ko) * 2003-12-26 2007-03-23 엘지.필립스 엘시디 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
KR100631013B1 (ko) * 2003-12-29 2006-10-04 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
KR100606450B1 (ko) * 2003-12-29 2006-08-11 엘지.필립스 엘시디 주식회사 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
JP3421882B2 (ja) * 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
US6204101B1 (en) * 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW324862B (en) * 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
KR100296110B1 (ko) * 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법

Also Published As

Publication number Publication date
KR20010003734A (ko) 2001-01-15
US6346462B1 (en) 2002-02-12

Similar Documents

Publication Publication Date Title
KR100296110B1 (ko) 박막트랜지스터 제조방법
KR100296109B1 (ko) 박막트랜지스터제조방법
JP3504336B2 (ja) 半導体装置の作製方法
US5705413A (en) Method of manufacturing an electronic device using thermally stable mask
KR100510934B1 (ko) 박막 트랜지스터 및 그 제조 방법
US7390705B2 (en) Method for crystallizing amorphous semiconductor thin film by epitaxial growth using non-metal seed and method for fabricating poly-crystalline thin film transistor using the same
JP2003022969A (ja) マスクを利用したシリコンの結晶化方法
KR100496139B1 (ko) 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
JP2006114913A (ja) 薄膜トランジスタ及びその製造方法
US6614054B1 (en) Polysilicon thin film transistor used in a liquid crystal display and the fabricating method
KR100324871B1 (ko) 박막트랜지스터 제조방법
JP4203141B2 (ja) 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR20030015617A (ko) 결정질 실리콘의 제조방법
KR20050064567A (ko) 폴리실리콘층의 결정화/활성화 방법 및 이를 이용한폴리실리콘 박막트랜지스터 제조방법
JPH07240527A (ja) 薄膜トランジスタの製造方法
KR0162147B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100719682B1 (ko) 박막트랜지스터의 제조방법
KR100538329B1 (ko) 마스크와 그 마스크를 이용한 폴리 실리콘의 제조방법 및그 폴리 실리콘을 가지는 액정표시소자와 그 제조방법
KR100620141B1 (ko) 박막트랜지스터의 제조방법
JP3307362B2 (ja) 半導体装置の製造方法
KR100501317B1 (ko) 박막 트랜지스터의 제조 방법
KR100303068B1 (ko) 다결정 트랜지스터에서 레이져 어닐링으로 소스-드레인 영역의 불순물 활성화 방법
JPH02137373A (ja) 半導体装置の製造方法
JPH0799258A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee