JP6655301B2 - レーザアニール装置及び薄膜トランジスタの製造方法 - Google Patents

レーザアニール装置及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP6655301B2
JP6655301B2 JP2015102137A JP2015102137A JP6655301B2 JP 6655301 B2 JP6655301 B2 JP 6655301B2 JP 2015102137 A JP2015102137 A JP 2015102137A JP 2015102137 A JP2015102137 A JP 2015102137A JP 6655301 B2 JP6655301 B2 JP 6655301B2
Authority
JP
Japan
Prior art keywords
irradiation
thin film
laser
substrate
laser light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015102137A
Other languages
English (en)
Other versions
JP2016219581A (ja
Inventor
水村　通伸
通伸 水村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2015102137A priority Critical patent/JP6655301B2/ja
Priority to KR1020177033062A priority patent/KR20180010184A/ko
Priority to PCT/JP2016/064345 priority patent/WO2016186043A1/ja
Priority to CN201680028396.8A priority patent/CN107615451B/zh
Priority to TW105115118A priority patent/TW201705295A/zh
Publication of JP2016219581A publication Critical patent/JP2016219581A/ja
Priority to US15/786,482 priority patent/US10312351B2/en
Priority to US16/387,402 priority patent/US10651294B2/en
Priority to US16/387,410 priority patent/US10644133B2/en
Application granted granted Critical
Publication of JP6655301B2 publication Critical patent/JP6655301B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

本発明は、薄膜トランジスタにおけるリーク電流の低減化を可能とするレーザアニール装置及び薄膜トランジスタの製造方法に係るものである。
一般に、薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」という）は、ゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた構造を有している。この場合、半導体層としてポリシリコン薄膜を用いたＴＦＴは、電子の移動度が高く、低消費電力のディスプレイに用いられている。従来から、ＴＦＴ基板の製造工程において、例えば、レーザアニール法により、ＴＦＴ基板に成膜されたアモルファスシリコンを結晶化させ、ポリシリコン（多結晶シリコン）膜にすることが知られている（例えば、特許文献１参照）。
特開２００７−３３５７８０号公報
しかし、従来、ＴＦＴ基板のレーザアニール処理では、例えば、ＴＦＴ基板の全面を紫外線のレーザ光を照射することにより、均一にアニール処理することが行われている。この場合、ソース電極、ドレイン電極下の領域にもポリシリコン膜が形成されるため、電極間の電界強度がその分、高くなり、いわゆるＴＦＴオフ時のリーク電流（オフ電流）を低減することが困難であるという問題点を有している。この問題点を解消するため、例えば、ＬＤＤ（Lightly Doped Drain）構造が採用されているものの、製造工程が複雑になり、コストも増加する。
そこで、このような問題点に対処し、本発明が解決しようとする課題は、簡単なプロセスでリーク電流の低減可能なレーザアニール装置及びＴＦＴの製造方法を提供することにある。
本発明によるレーザアニール装置は、一定の配列ピッチでマトリクス状にゲート電極が基板上に形成され、前記基板上に被着されたアモルファスシリコン薄膜にレーザ光を照射してポリシリコン化することにより、前記ゲート電極上に薄膜トランジスタの半導体層を形成するレーザアニール装置であって、前記半導体層のソース領域及びドレイン領域となるアモルファスシリコン薄膜へのレーザ光の照射量を、前記ソース領域と前記ドレイン領域とに挟まれたチャンネル領域となるアモルファスシリコン薄膜への照射量よりも少なくなるように、前記レーザ光の照射領域を変えて多重照射させる光学系と、前記光学系における前記レーザ光の照射領域の変更を制御すると共に、前記レーザ光の照射領域を最小とする最小照射領域を、前記チャンネル領域の平面積よりも小さくし、前記最小照射領域に最も多いショット回数でレーザ照射する制御手段と、を備え、前記光学系は、前記基板の搬送方向と交差する方向に前記ゲート電極の配列ピッチで同じ開口面積の開口を並べて形成していると共に、前記基板の搬送方向と同方向の前記ゲート電極の配列ピッチで異なる開口面積の開口を複数形成しているシャドウマスクを有し、前記制御手段は、前記基板をステップ移動させる毎に前記シャドウマスクの前記開口面積の異なる複数の開口に順番に前記レーザ光を通過させて、前記レーザ光の照射幅を段階的に変更すると共に、前記基板が搬送方向に対して左右に振れながら搬送された場合、前記基板の動きに追従させて前記光学系を移動させる。
また、本発明によるＴＦＴの製造方法は、基板上にゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた薄膜トランジスタの製造方法であって、一定の配列ピッチでマトリクス状に前記ゲート電極が基板上に形成され、前記基板上に被着されたアモルファスシリコン薄膜にレーザ光を照射してポリシリコン化することにより、前記ゲート電極上に前記半導体層を形成するレーザアニール方法の工程を含み、前記工程は、前記半導体層のソース領域及びドレイン領域となるアモルファスシリコン薄膜へのレーザ光の照射量を、前記ソース領域と前記ドレイン領域とに挟まれたチャンネル領域となるアモルファスシリコン薄膜への照射量よりも少なくなるように、前記レーザ光の照射領域を変えて多重照射するため、前記基板の搬送方向と交差する方向に前記ゲート電極の配列ピッチで同じ開口面積の開口を並べて形成していると共に、前記基板の搬送方向と同方向の前記ゲート電極の配列ピッチで異なる開口面積の開口を複数形成しているシャドウマスクを介して、前記基板をステップ移動させる毎に前記シャドウマスクの前記開口面積の異なる複数の開口に順番に前記レーザ光を通過させて、前記レーザ光の照射幅を段階的に変更可能とし、前記レーザ光の照射領域を最小とする最小照射領域を、前記チャンネル領域の平面積よりも小さくし、前記最小照射領域に最も多いショット回数でレーザ照射し、前記基板が搬送方向に対して左右に振れながら搬送された場合、前記基板の動きに追従させて前記シャドウマスクを移動させる。
本発明によれば、アモルファスシリコン薄膜上へのレーザ光の照射領域の変更を制御すると共に、前記レーザ光の照射領域を最小とする最小照射領域を、前記チャンネル領域の平面積よりも小さくし、前記最小照射領域に最も多いショット回数でレーザ照射するという簡単なプロセスを実行することにより、容易にチャンネル領域におけるポリシリコン薄膜の結晶粒径の分布を制御することができるので、このような加工を施した薄膜トランジスタは、半導体層のソース領域及びドレイン領域の電子移動度をチャンネル領域の電子移動度よりも低くすることができ、ＴＦＴオフ時のリーク電流を低減することができる。
また、本発明によれば、前記基板が搬送方向に対して左右に振れながら搬送された場合であっても、前記基板の動きに追従させて前記シャドウマスク（光学系）を移動させることができる。
本発明によるレーザアニール装置の一実施形態を示す概要図である。 本発明によるレーザアニール装置で成膜されるＴＦＴの一実施形態を示す断面図である。 本発明によるレーザアニール装置に使用するシャドウマスク及びマイクロレンズアレイの一構成例を示す図である。 本発明によるレーザアニール装置の制御手段の一構成例を示すブロック図である。 本発明によるＴＦＴの製造方法の一例を説明する断面図である。 本発明によるＴＦＴの製造方法の一例を説明する平面図である。 本発明によるＴＦＴの製造方法におけるレーザ光の照射量の分布を示す説明図である。 本発明によるレーザアニール方法の動作を示す説明図である。 本発明によるレーザアニール装置に使用するシャドウマスクの一構成例を示す図である。 本発明によるＴＦＴの製造方法の一例を説明する平面図である。
以下、本発明の実施形態を添付図面に基づいて詳細に説明する。
図１は、本発明によるレーザアニール装置の一実施形態を示す概要図である。図２は、本発明によるレーザアニール装置で成膜されるＴＦＴの一実施形態を示す断面図である。図１に示すレーザアニール装置１００は、ＴＦＴ基板５上のゲート電極に対応した領域のアモルファスシリコン薄膜をレーザアニールにより、ＴＦＴ１８の半導体層を形成するものである。
具体的には、レーザアニール装置１００は、搬送手段１３と、レーザ照射光学系１４と、アライメント手段１５と、撮像手段１６と、制御装置１７と、を備える。なお、レーザ照射光学系１４は光学系の一例であり、制御装置１７は制御手段の一例である。また、ＴＦＴ基板５は、本実施形態に適用される基板の一例であって、複数のデータ線及びゲート線を縦横に交差させることにより設けられた交差部（図示省略）にＴＦＴ１８のゲート電極を設けたものである。
搬送手段１３は、最表面にアモルファスシリコン薄膜が形成されたＴＦＴ基板５を所定の方向に搬送するものであり、例えば、ゲート線と搬送方向（矢印Ａ方向）とが平行となるようにＴＦＴ基板５を位置決めして載置できるようになっている。
ここで、各ＴＦＴ１８は、図２に示す通り、ディスプレイの画素電極を駆動するためのものであって、ゲート電極１と、半導体層２と、ソース電極３と、ドレイン電極４と、を備える。
ゲート電極１は、例えば、透明ガラスから成るＴＦＴ基板５上に一定の配列ピッチでマトリクス状に複数形成されたもので、ＴＦＴ基板５の横方向に平行に伸びて形成された複数のゲート線６（図６参照）に電気的に接続され、表示領域外に設けられたゲートドライブ回路から走査情報が供給されるようになっている。
また、ゲート電極１を覆って、半導体層２が設けられている。本実施形態における半導体層２は、ＴＦＴ基板５上に被着されたアモルファスシリコン薄膜７の少なくともゲート電極１に対応した領域に紫外線のレーザ光Ｌ（図１参照）が照射されることにより、アモルファスシリコン薄膜７がレーザアニールにより形成されたポリシリコン薄膜８を含む。なお、半導体層２とゲート電極１との間には、絶縁膜９が設けられている。そして、ソース電極３及びドレイン電極４に夫々対応した領域のポリシリコン薄膜８の結晶粒径は、ソース電極３とドレイン電極４とに挟まれたチャンネル領域１０のポリシリコン薄膜８の結晶粒径に比べて小さくした構造を有している。
つまり、半導体層２は、一例として、ソース電極３及びドレイン電極４に夫々対応した領域のアモルファスシリコン薄膜７へのレーザ光Ｌの照射量がチャンネル領域１０のアモルファスシリコン薄膜７への照射量よりも少なくなるようにして形成されている。以下、ソース電極３に対応した半導体層２の領域を「ソース領域１１」といい、ドレイン電極４に対応した半導体層２の領域を「ドレイン領域１２」という。
また、半導体層２において、ゲート電極１の一方端側には、ソース電極３が設けられている。このソース電極３は、ゲート線６に交差させて設けられた図示省略のデータ線に電気的に接続されており、表示領域外に設けられたソースドライブ回路からデータ信号が供給されるようになっている。
さらに、半導体層２において、ゲート電極１の他方端側には、ドレイン電極４が設けられている。このドレイン電極４は、図示省略のディスプレイの画素電極にデータ線及びソース電極３を介して供給されるデータ信号を供給するものであって、この画素電極に電気的に接続させて設けられている。そして、ソース電極３及びドレイン電極４上には、絶縁膜９からなる図示省略の保護膜が形成されている。
図１に戻り、搬送手段１３の上方には、レーザ照射光学系１４が配設されている。このレーザ照射光学系１４は、ＴＦＴ基板５のアモルファスシリコン薄膜７上へレーザ光Ｌを照射するものである。詳細には、レーザ照射光学系１４は、図２に示すＴＦＴ１８のソース電極３及びドレイン電極４に夫々対応した領域のアモルファスシリコン薄膜７へのレーザ光Ｌの照射量を、ソース電極３とドレイン電極４とに挟まれたチャンネル領域１０のアモルファスシリコン薄膜７への照射量よりも少なくなるように、レーザ光Ｌの照射領域を変えて多重照射させる。つまり、レーザ照射光学系１４は、ゲート電極１上のアモルファスシリコン薄膜７をポリシリコン化して半導体層２を形成することができる。
ここで、レーザ照射光学系１４は、レーザ１９と、そのレーザ１９が放出するレーザ光Ｌの進行方向の順に、カップリング光学系２０と、シャドウマスク２１と、マイクロレンズアレイ２２と、を備える。レーザ１９は、紫外線のレーザ光Ｌをパルス発光するもので、例えば、波長が３５５ｎｍのＹＡＧ（Yttrium Aluminum Garnet）レーザや、例えば、波長が３０８ｎｍのエキシマレーザである。
また、カップリング光学系２０は、レーザ１９から放出されたレーザ光Ｌを拡張すると共に均一化してシャドウマスク２１に照射させるものであり、例えば、図示省略のビームエキスパンダ、フォトインテグレータ、コリメータレンズ等の光学機器を含む。
さらに、シャドウマスク２１は、開口面積の異なる複数の開口を有し、１つのレーザ光Ｌから複数のレーザ光Ｌに分離するものである。これにより、本実施形態では、レーザ光Ｌの多重照射を容易にすることができる。
図３は、本発明によるレーザアニール装置に使用するシャドウマスク及びマイクロレンズアレイの一構成例を示す図である。（ａ）は平面図、（ｂ）は（ａ）のＯ−Ｏ線断面矢視図である。シャドウマスク２１は、図３（ｂ）に示す通り、ＴＦＴ基板５上に照射されるレーザ光Ｌの照射形状を決めるため、透明な石英基板２３上に成膜されたクロム（Ｃｒ）又はアルミニウム（Ａｌ）等の遮光膜２４に開口面積の異なる複数の開口を有している。
詳細には、シャドウマスク２１は、図３（ａ）に示すように、一例として、ＴＦＴ基板５の搬送方向（矢印Ａ方向）と交差する方向（Ｙ方向）に、ゲート電極１の配列ピッチｗ１で同じ開口面積の開口を一直線に並べて形成している。また、シャドウマスク２１は、上記搬送方向と同方向（Ｘ方向）のゲート電極１の配列ピッチｗ２と同じピッチで異なる開口面積の開口２５ａ〜２５ｅを形成している。
より詳細には、レーザアニールがレーザ光Ｌのｎ回ショット（ｎは正の整数）で行われる場合、一例として、ｎ＝５とすると、開口面積の異なる開口は、上記搬送方向に配列ピッチｗ２で５列設けられる。例えば、図３（ａ）に示す一点鎖線で囲まれた開口２５ａ群（以下「開口列２６」という）が、１つの列を形成している。なお、他の列も各々同様に開口２５ｂ〜２５ｅ毎に開口列を形成している。さらに、搬送方向の最上流に位置する開口の開口面積２５ａは、該開口を通過したレーザ光Ｌの照射領域が例えばゲート電極１の平面積に略等しくなるように形成され、各開口の開口面積は搬送方向下流に向かって漸減して、最下流の開口の面積２５ｅは、該開口を通過したレーザ光Ｌの照射領域がソース電極３とドレイン電極４とに挟まれたチャンネル領域１０の平面積よりも小さくなるように形成されている。
なお、本実施形態において、各開口の開口面積は、各開口の搬送方向と交差する方向（Ｙ方向）の幅は変えずに（各開口を通過したレーザ光Ｌの照射領域における同方向の幅がゲート電極１の同方向の幅に略合致するようにし）、搬送方向（Ｘ方向）の幅を変えて変化させている。
マイクロレンズアレイ２２は、上記各開口の中心に光軸を合致可能な複数のマイクロレンズ２７を備えたものであり、各開口の像をゲート電極１に対応した領域に縮小して合焦させるようになっている。
図１に戻り、アライメント手段１５は、レーザ光Ｌを目標位置に適切に照射させるためのものであり、例えば、ＴＦＴ基板５が搬送方向に対して左右に振れながら搬送された場合、そのＴＦＴ基板５の動きに追従させてシャドウマスク２１及びマイクロレンズアレイ２２を移動させる。
搬送手段１３は、搬送面の下側に撮像手段１６を設けている。この撮像手段１６は、ＴＦＴ基板５の裏面側から透かして、そのＴＦＴ基板５の表面に形成されたゲート電極１及びゲート線６を撮影するものである。撮像手段１６は、例えば、複数の受光素子を搬送方向と交差する方向に一直線に並べて備えた細長状の受光面を有するラインカメラである。そして、このラインカメラは、例えば、シャドウマスク２１の搬送方向（矢印Ａ方向）の最も上流側に位置する開口列２６の中心線に、ラインカメラの受光面の長手方向の中心線を合致させることにより、予め定められた所定距離だけ離れた位置を撮影するように配置されている。
制御装置１７は、搬送手段１３、レーザ照射光学系１４、アライメント手段１５及び撮像手段１６を統括的に制御する。なお、搬送手段１３、レーザ照射光学系１４、アライメント手段１５、撮像手段１６及び制御装置１７は、電気的に接続されている。この制御装置１７は、シャドウマスク２１の開口を切替えることにより、レーザ光Ｌの照射領域の変更を制御する。具体的には、制御装置１７は、ソース領域１１及びドレイン領域１２のレーザアニールを、チャンネル領域１０のレーザアニールよりも少ないレーザ光Ｌの照射量で実行するため、レーザ光Ｌの照射量を制御するものである。これにより、制御装置１７は、ＴＦＴ基板５のソース電極３及びドレイン電極４に夫々対応した領域のポリシリコン薄膜８の結晶粒径を、ソース電極３とドレイン電極４とに挟まれたチャンネル領域１０のポリシリコン薄膜８の結晶粒径に比べて小さくすることができる。
詳細には、制御装置１７は、当該照射対象となるゲート電極１を、シャドウマスク２１における開口２５ａの直下の位置から開口２５ｅの直下の位置へと、レーザ光Ｌを照射する毎に順番に移動させる。換言すると、制御装置１７は、距離ｄ（配列ピッチｗ２）でＴＦＴ基板５をステップ移動するようにステップ移動量を制御するものである。これにより、チャンネル領域１０が開口に応じてレーザ光Ｌで多重照射される。つまり、チャンネル領域１０において、レーザ光Ｌの照射量に分布を持たせることができる。
図４は、本発明によるレーザアニール装置の制御手段の一構成例を示すブロック図である。制御装置１７は、搬送手段駆動コントローラ３０と、レーザ駆動コントローラ３１と、アライメント手段駆動コントローラ３２と、画像処理部３３と、演算部３４と、メモリ３５と、制御部３６と、を備える。
ここで、搬送手段駆動コントローラ３０は、ＴＦＴ基板５を予め定められた一定速度で矢印Ａ方向に搬送させるように搬送手段１３の駆動を制御するものである。また、レーザ駆動コントローラ３１は、レーザ光Ｌを所定の時間間隔でパルス発光させるようにレーザ１９の駆動を制御するものである。さらに、アライメント手段駆動コントローラ３２は、上記アライメント手段１５を制御するものである。
画像処理部３３は、上記撮像手段１６により撮影された画像情報に基づいて搬送方向の輝度変化から、ゲート電極１の搬送方向と交差する縁部（ゲート電極１のＹ方向の境界線（例えば、図６（ａ）に示すｅ１のライン））を第１の検出情報として検出すると共に、搬送方向と交差する方向の輝度変化（受光面の長軸方向の輝度変化）から搬送方向に平行に伸びるゲート線６の縁部（例えば、図６（ａ）に示すｅ２とｅ３）の位置を第２の検出情報として検出する。これにより、画像処理部３３は、第１の検出情報と、第２の検出情報と、撮像手段１６に予め定められた基準位置情報とを演算部３４に出力する。
演算部３４は、先ず、第１の検出情報と、第２の検出情報とを画像処理部３３から入力し、該検出時点からＴＦＴ基板５の移動距離を演算する。続いて、演算部３４は、ＴＦＴ基板５の移動距離と移動距離の目標値とを合致させるべく、ＴＦＴ基板５の搬送に伴って、シャドウマスク２１の搬送方向の最も上流側に位置する開口列２６の開口２５ａに対応するレーザ光Ｌの照射位置が最初の照射位置に合致するか否かを判定する。合致した場合、演算部３４は、レーザ駆動コントローラ３１に１パルス（１ショット）のレーザ光Ｌの発光指令を出力するようになっている。
また、演算部３４は、搬送方向に平行なゲート線６の縁部における位置情報のうち予め定められたゲート線６の縁部の位置情報と基準位置情報とに基づいて両者間の距離を演算し、該距離とアライメント目標値とのずれ量を算出し、そのずれ量（位置ずれ情報）をアライメント手段駆動コントローラ３２に出力するようになっている。これにより、アライメント手段駆動コントローラ３２は、上記位置ずれ情報に基づいて位置ずれを補正するようにアライメント手段１５を駆動することになる。
メモリ３５は、ＴＦＴ基板５の搬送速度、上記各目標値等を保存するものであり、書き換え可能な記憶装置である。そして、制御部３６は、プロセッサを備え、上記各要素が適切に動作するように装置全体を統合して制御するものである。
以上より、レーザアニール装置１００は、上記の構成に基づいて、後述するレーザアニール方法の工程を実行することで、簡単なプロセスで、ＴＦＴオフ時のリーク電流の低減化を可能とする手段を提供できる。
次に、上記レーザアニール装置１００を用いたＴＦＴの製造方法について説明する。本発明によるＴＦＴの製造方法は、ＴＦＴ基板５上にゲート電極１、ソース電極３、ドレイン電極４及び半導体層２を積層して備えたＴＦＴの製造方法であって、ＴＦＴ基板５上に被着されたアモルファスシリコン薄膜７のゲート電極１に対応した領域にレーザ光Ｌを照射してポリシリコン薄膜とし、半導体層２を形成するレーザアニール方法の工程（以下、「レーザアニール工程」という）を含む。
そして、レーザアニール工程は、ソース電極３及びドレイン電極４に夫々対応した領域のアモルファスシリコン薄膜７へのレーザ光Ｌの照射量がチャンネル領域１０のアモルファスシリコン薄膜７への照射量よりも少なくなるように、レーザ光Ｌの照射領域を変えて多重照射して実行される。ここで、レーザ光Ｌの照射領域の変更は、シャドウマスク２１の開口を切替えて行われることが好ましい。
なお、ＴＦＴの製造方法で製造するＴＦＴの構造（例えば、図２に示すＴＦＴ１８）は、半導体層２の構造が異なる点を除いて公知のＴＦＴの構造と基本的に同様である。そのため、基本的な製造方法は、従来技術が適用される。そこで、ここでは、従来技術と異なる半導体層２の形成、特にレーザアニール工程について説明する。
また、ＴＦＴの製造方法におけるレーザアニール工程は、上述した通り、レーザ光Ｌの照射領域を変更して多重照射し、ポリシリコンの結晶粒径がレーザ光Ｌの照射領域の少なくとも中心線に沿って中央部から側端部に向かって小さくなる粒径分布を生じるようにする。
一例として、レーザアニール工程では、ＴＦＴ基板５をステップ移動させる毎に、シャドウマスク２１の開口を切替えて、レーザ光Ｌの多重照射が実行される。つまり、レーザアニール工程では、レーザ光Ｌを開口面積の異なる複数の開口２５ａ〜２５ｅに順番に通過させることにより、所定のチャンネル領域１０に対して多段階にレーザ照射が実行される。
より詳細には、上記レーザアニール工程では、レーザアニールをレーザ光Ｌのｎショット（ｎは、例えば３以上の整数）で実行する場合に、上記レーザ光Ｌの照射位置のステップ移動量を距離ｄ（配列ピッチｗ２）に等しい量となるように設定する。なお、距離ｄは、チャンネル領域１０の搬送方向の幅寸法でもある。
以下、レーザアニール工程を、図５及び図６を参照して説明する。レーザとしては、例えば、ＹＡＧレーザを使用する。
図５は、本発明によるＴＦＴの製造方法の一例を説明する断面図である。図６は、本発明によるＴＦＴの製造方法の一例を説明する平面図である。ここでは、一例として５ショットのレーザ光Ｌの照射によりレーザアニールが実行される場合について説明する。
制御装置１７は、先ず、図１に示す矢印Ａ方向にＴＦＴ基板５を移動させて、上述した、最初の照射位置に位置決めして停止させる。次に、制御装置１７は、図５（ａ）及び図６（ａ）に示すように、アモルファスシリコン薄膜７上へのレーザ光Ｌの照射形状がチャンネル領域１０と同じ形状となるように開口面積２５ａで整形されたレーザ光Ｌを、ゲート電極１のチャンネル領域１０に向けて、アモルファスシリコン薄膜７に１ショット照射させる（１回目の照射）。これにより、アモルファスシリコン薄膜７のレーザ光Ｌの照射された部分が瞬間加熱されて溶融し、シリコン分子の結合状態がアモルファス（非結晶）状態から、ポリ（多結晶）状態に変えられてポリシリコン薄膜８となる。なお、図６（ａ）にレーザ光Ｌの照射領域の中心線Ｃを示す。制御装置１７は、ポリシリコンの結晶粒径がレーザ光Ｌの照射領域の中心線Ｃに沿って中央部から側端部に向かって小さくなる粒径分布を生じるように多重照射を以下に示すように実行する。
次に、制御装置１７は、前回照射したポリシリコン薄膜８に対し、レーザ光Ｌの照射領域を変更して、今回の照射をするため、図３（ａ）に示す矢印方向に沿って、ＴＦＴ基板５を距離ｄだけステップ移動させ、上記と同様にして、開口面積２５ｂで整形されたレーザ光Ｌを１ショット照射させる（２回目の照射、図５（ｂ）及び図６（ｂ）参照）。
これにより、１回目のレーザ光Ｌの照射領域と２回目の照射領域との重なり部分は、１回目の照射領域よりもレーザ光Ｌの照射量が増すので、今回の照射による重なり部分の結晶化（結晶成長）が促進される。その結果、今回の照射による重なり部分のポリシリコン薄膜８の結晶粒径は、他の部分におけるポリシリコン薄膜８の結晶粒径に比べて大きくなる。
次に、制御装置１７は、前回照射したポリシリコン薄膜８に対し、レーザ光Ｌの照射領域を変更して、今回の照射をするため、ＴＦＴ基板５を距離ｄだけステップ移動させ、上記と同様にして、開口面積２５ｃで整形されたレーザ光Ｌを１ショット照射させる（３回目の照射、図５（ｃ）及び図６（ｃ）参照）。
これにより、１回目〜３回目の３ショットのレーザ光Ｌによる照射領域の重なり部分は、レーザ光Ｌの照射量が２ショットのレーザ光Ｌの照射量よりもさらに増すので、今回の照射による重なり部分のポリシリコン薄膜８の結晶化はより促進される。その結果、今回の照射による重なり部分のポリシリコン薄膜８の結晶粒径は、より大きくなる。
さらに、制御装置１７は、前回照射したポリシリコン薄膜８に対し、レーザ光Ｌの照射領域を変更して、今回の照射をするため、ＴＦＴ基板５を距離ｄだけステップ移動させ、上記と同様にして、開口面積２５ｄで整形されたレーザ光Ｌを１ショット照射させる（４回目の照射、図５（ｄ）及び図６（ｄ）参照）。
これにより、１回目〜４回目の４ショットのレーザ光Ｌによる照射領域の重なり部分は、レーザ光Ｌの照射量が３ショットのレーザ光Ｌの照射量よりもさらに増すので、今回の照射による重なり部分のポリシリコン薄膜８の結晶化はさらに促進される。その結果、今回の照射による重なり部分のポリシリコン薄膜８の結晶粒径は、より大きくなる。
さらにまた、制御装置１７は、前回照射したポリシリコン薄膜８に対し、レーザ光Ｌの照射領域を変更して、最後の照射をするため、ＴＦＴ基板５を距離ｄだけステップ移動させ、上記と同様にして、開口面積２５ｅで整形されたレーザ光Ｌを１ショット照射させる（５回目の照射、図５（ｅ）及び図６（ｅ）参照）。
これにより、ゲート電極１に対応した領域のアモルファスシリコン薄膜７のレーザアニールが終了し、ポリシリコン薄膜８の半導体層２が形成される。
図７は、本発明によるＴＦＴの製造方法におけるレーザ光の照射量の分布を示す説明図である。図７に示す通り、１回目〜５回目の５ショットのレーザ光Ｌによる照射領域の重なり部分（チャンネル領域１０の中央部）は、５ショットのレーザ光Ｌの照射量が４ショットのレーザ光Ｌの照射量よりもさらに増すので、上記重なり部分の結晶化（結晶成長）は、より促進される。その結果、同部分のポリシリコン薄膜８の結晶粒径は、より大きくなる。
また、チャンネル領域１０の中央部からドレイン電極４側端部に向かって、レーザ光Ｌの照射領域の重なる回数が減るためレーザ光Ｌの照射量が減少する。したがって、チャンネル領域１０の中央部からドレイン電極４側端部に向かって、ポリシリコン薄膜８の結晶粒径が次第に小さくなる。
上述したように、本実施形態では、レーザ光Ｌの照射位置を距離ｄずつステップ移動させることにより、図７に示すように、ゲート電極１上のアモルファスシリコン薄膜７へのレーザ光Ｌの照射量に分布を持たせることができる。即ち、本実施形態では、チャンネル領域１０に比べてソース領域１１及びドレイン領域１２のレーザ光Ｌの照射量を少なくすることができ、ソース領域１１及びドレイン領域１２のポリシリコン化の進行をチャンネル領域１０よりも抑えることができる。これにより、本実施形態では、ソース領域１１及びドレイン領域１２のポリシリコン薄膜８の結晶粒径をチャンネル領域１０のポリシリコン薄膜８の結晶粒径に比べて小さくすることができる。
なお、レーザアニールに要するレーザ光Ｌのショット回数ｎは、少なくともチャンネル領域１０におけるアモルファスシリコン薄膜７の全膜厚を溶融させるのに十分な照射エネルギーが得られるように決定するのがよい。
以上より、本発明のＴＦＴの製造方法によれば、ソース領域１１及びドレイン領域１２のポリシリコン薄膜８の結晶粒径をチャンネル領域１０のポリシリコン薄膜８の結晶粒径に比べて小さくする加工を施したＴＦＴ１８を簡単なプロセスで製造することができる。したがって、このような加工を施したＴＦＴ１８は、半導体層２のソース領域１１及びドレイン領域１２の電子移動度をチャンネル領域１０の電子移動度よりも低くすることができ、ＴＦＴオフ時のリーク電流を低減することができる。
なお、レーザ光Ｌの最小照射領域は、上記の通り、チャンネル領域１０の平面積よりも小さくすることが好ましく、その最小照射領域が最も多い回数でレーザ照射（多重照射）されることが好ましい。本実施形態では、レーザ光Ｌの照射領域の変更を、シャドウマスク２１の開口を切替えて行うことにより、多重照射することができ、容易にチャンネル領域１０におけるポリシリコン薄膜８の結晶粒径の分布を制御することができる。
次に、上記レーザアニール工程を含む、本発明のレーザアニール方法について、さらに詳細に説明する。ここでは、１つのゲート電極１に注目し、レーザアニールとして、レーザ光Ｌが５ショットで実行される場合について説明する。
先ず、搬送手段１３が制御装置１７によって制御されて、ＴＦＴ基板５を図１に示す矢印Ａ方向に一定速度で搬送を開始する。
次に、撮像手段１６によりＴＦＴ基板５の裏面側からＴＦＴ基板５を透かして表面に形成されたゲート電極１及びゲート線６が撮影される。この場合、撮像手段１６により撮影された画像が画像処理部３３で処理され、ＴＦＴ基板５の移動距離が演算部３４において演算される。そして、制御部３６は、その移動距離がメモリ３５に保存された移動距離の目標値に合致して、シャドウマスク２１の搬送方向の最も上流側に位置する開口列２６の開口２５ａに対応するレーザ光Ｌの照射位置がゲート電極１上のソース電極３側端部領域の予め定められた最初の照射位置に合致させるように制御する。
この際、演算部３４では、位置ずれが生じた場合、位置ずれ情報をアライメント手段駆動コントローラ３２に出力する。アライメント手段駆動コントローラ３２は、位置ずれ情報に基づいて位置ずれを補正するようにアライメント手段１５を駆動し、シャドウマスク２１及びマイクロレンズアレイ２２を一体的に搬送方向と交差する方向に微動させる。これにより、シャドウマスク２１及びマイクロレンズアレイ２２は、ＴＦＴ基板５の搬送方向と交差方向の動きに追従して動き、レーザ光Ｌをゲート電極１上の予め定められた所定位置に適切に照射させることができる。なお、シャドウマスク２１及びマイクロレンズアレイ２２のＴＦＴ基板５に対する追従動作は、ＴＦＴ基板５の搬送中、常時実行される。
そして、例えば、位置ずれが補正された後、演算部３４は、レーザ駆動コントローラ３１に１パルスのレーザ光Ｌの発光指令を出力する。レーザ駆動コントローラ３１は、演算部３４から入力した発光指令に基づいてレーザ１９を駆動し、１パルスのレーザ光Ｌを発光させる。レーザ１９で発光したレーザ光Ｌは、カップリング光学系２０によりビーム径が拡張され、輝度分布が均一化されてシャドウマスク２１に照射する。
図８は、本発明によるレーザアニール方法の動作を示す説明図である。シャドウマスク２１に照射したレーザ光Ｌは、シャドウマスク２１に設けられた複数の開口群により複数のレーザ光Ｌに分離される。さらに、分離された複数のレーザ光Ｌは、図８（ａ）に示すように、各開口に夫々対応して設けられたマイクロレンズ２７によりゲート電極１上のアモルファスシリコン薄膜７に向けて、最初の照射位置に集光される。このとき、アモルファスシリコン薄膜７上には、開口２５ａの像が縮小投影されてチャンネル領域１０と同形状の領域がレーザ光Ｌにより照明される。これにより、１ショット目のレーザ光Ｌにより照射された上記最初の照射位置のアモルファスシリコン薄膜７が瞬間加熱されて溶融し、アモルファスシリコン薄膜７の一部がポリシリコン化（多結晶化）する。
演算部３４では、ＴＦＴ基板５の移動距離が演算される。そして、ＴＦＴ基板５の移動距離がメモリ３５に保存されたゲート電極１の搬送方向の配列ピッチｗ２に等しい距離ｄだけ移動し、図８（ｂ）に示すように、ゲート電極１が搬送方向下流側の次のマイクロレンズ２７の下に達すると、演算部３４からレーザ駆動コントローラ３１に２ショット目の発光指令が出力される。これにより、レーザ駆動コントローラ３１は、レーザ１９を駆動して２ショット目のレーザ光Ｌを発光させる。
２ショット目のレーザ光Ｌは、レーザ光Ｌの照射領域が変更され、図８（ｂ）に示すように、マイクロレンズ２７によりゲート電極１上のアモルファスシリコン薄膜７上に集光する。そして、２ショット目のレーザ光Ｌにより、今回の照射による重なり部分のポリシリコン薄膜８の結晶粒径は、他の部分におけるポリシリコン薄膜８の結晶粒径に比べて大きくなる。つまり、１ショット目のレーザ光Ｌの照射領域と２ショット目のレーザ光Ｌの照射領域との重なった部分には、１ショット目のレーザ光Ｌの照射領域よりも高い照射エネルギーが付与され、同部分のポリシリコン薄膜８の結晶化が促進される。
以降、図８（ｃ）〜（ｅ）に示すように、ＴＦＴ基板５が距離ｄだけ搬送される毎にレーザ光Ｌが発光され、３〜５ショット目のレーザ光Ｌがゲート電極１上のポリシリコン薄膜８に照射される。
以上より、本発明のレーザアニール方法によれば、例えば、５ショットのレーザ照射において、照射領域の重なり数の多い部分ほどレーザ光Ｌの照射量が増すので、ポリシリコン薄膜８の結晶化（結晶成長）がより促進される。その結果、レーザ光Ｌの照射量が多いチャンネル領域１０のポリシリコン薄膜８の結晶粒径がレーザ光Ｌの照射量の少ないソース領域１１及びドレイン領域１２のポリシリコン薄膜８の結晶粒径よりも大きくなる。その結果、ソース領域１１及びドレイン領域１２のポリシリコン薄膜８の結晶粒径がチャンネル領域１０のポリシリコン薄膜８の結晶粒径に比べて小さい半導体層２が形成される。したがって、製造工程が複雑にならずに済み、簡単なプロセスでＴＦＴオフ時のリーク電流の低減化を可能とする。
なお、上記実施形態では、シャドウマスク２１の各開口の開口面積は、各開口の搬送方向と交差する方向（Ｙ方向）の幅は変えずに、搬送方向（Ｘ方向）の幅を変えて変化させたが、本発明は、これに限定されない。
図９は、本発明によるレーザアニール装置に使用するシャドウマスクの一構成例を示す図である。図９に示すシャドウマスク２１ａは、各開口の長手方向と搬送方向が一致するように、各開口の搬送方向と交差する方向の幅を変えて、搬送方向の幅は変えないように形成されている。詳細には、各開口の搬送方向と交差する方向の幅は、搬送方向下流に向かって漸減するように形成されている。上記実施形態では、このシャドウマスク２１ａを採用して、ＴＦＴを製造してもよい。
図１０は、本発明によるＴＦＴの製造方法の一例を説明する平面図である。ここで、図１０に示すＴＦＴの製造方法は、図６に示すＴＦＴの製造方法と同様にして、一例として５ショットのレーザ光Ｌの照射によりレーザアニールが実行される。但し、図６に示すＴＦＴの製造方法による粒径分布と同様になるようにするため、ＴＦＴ基板５の配置を９０度時計回りになるようにして、ソース電極３、チャンネル領域１０及びドレイン電極４の並びが搬送方向（矢印Ａ方向）と交差するようにしている。
なお、画像処理部３３は、一例として、上記撮像手段１６により撮影された画像情報に基づいて搬送方向の輝度変化から、ゲート電極１の搬送方向の縁部（ゲート電極１のＸ方向の境界線（例えば、図１０に示すｅ４のライン））を第１の検出情報として検出すると共に、搬送方向の輝度変化から搬送方向に垂直に交差して伸びるゲート線６の縁部（例えば、図１０に示すｅ２とｅ３）の位置を第２の検出情報として検出する。
このようにすると、搬送方向（Ｘ方向）の照射位置精度は、レーザ駆動コントローラ３１からの発光指令に対するレーザ発振の時間遅れが原因で、場合によっては、１ミクロン以上、左右（Ｘ方向）にずれる可能性がある。また、ＴＦＴ基板５の搬送速度に依存して、場合によっては、１ミクロン以上ずれる可能性がある。これに対して、アライメント手段駆動コントローラ３２は、搬送方向に交差する方向（Ｙ方向）の照射精度をサブミクロンのオーダに制御できる。したがって、図１０に示すＴＦＴの製造方法によれば、中心線Ｃの位置ずれを精度良く補正して照射精度をより高めて、レーザアニールを実行できる。
また、上記実施形態では、ＴＦＴオフ時のリーク電流の低減化を可能とするように、ポリシリコン薄膜８の結晶粒径の分布を形成するようにすればよいので、必ずしもチャンネル領域１０のみにレーザアニールを実行することに限定されない。また、上記実施形態では、図６（ａ）に示すように、レーザ光Ｌの照射幅を段階的に狭くするようにしたが、図３に示すシャドウマスク２１を１８０度回転した配置に設置して、レーザ光Ｌの照射幅を段階的に広げるようにして、照射してもよい。
１…ゲート電極
２…半導体層
３…ソース電極
４…ドレイン電極
５…ＴＦＴ基板（基板）
７…アモルファスシリコン薄膜
８…ポリシリコン薄膜
１０…チャンネル領域
１１…ソース領域
１２…ドレイン領域
１４…レーザ照射光学系
１７…制御装置
１８…薄膜トランジスタ（ＴＦＴ）
１００…レーザアニール装置
Ｌ…レーザ光

Claims (4)

  1. 一定の配列ピッチでマトリクス状にゲート電極が基板上に形成され、前記基板上に被着されたアモルファスシリコン薄膜にレーザ光を照射してポリシリコン化することにより、前記ゲート電極上に薄膜トランジスタの半導体層を形成するレーザアニール装置であって、
    前記半導体層のソース領域及びドレイン領域となるアモルファスシリコン薄膜へのレーザ光の照射量を、前記ソース領域と前記ドレイン領域とに挟まれたチャンネル領域となるアモルファスシリコン薄膜への照射量よりも少なくなるように、前記レーザ光の照射領域を変えて多重照射させる光学系と、
    前記光学系における前記レーザ光の照射領域の変更を制御すると共に、前記レーザ光の照射領域を最小とする最小照射領域を、前記チャンネル領域の平面積よりも小さくし、前記最小照射領域に最も多いショット回数でレーザ照射する制御手段と、
    を備え、
    前記光学系は、前記基板の搬送方向と交差する方向に前記ゲート電極の配列ピッチで同じ開口面積の開口を並べて形成していると共に、前記基板の搬送方向と同方向の前記ゲート電極の配列ピッチで異なる開口面積の開口を複数形成しているシャドウマスクを有し、
    前記制御手段は、前記基板をステップ移動させる毎に前記シャドウマスクの前記開口面積の異なる複数の開口に順番に前記レーザ光を通過させて、前記レーザ光の照射幅を段階的に変更すると共に、前記基板が搬送方向に対して左右に振れながら搬送された場合、前記基板の動きに追従させて前記光学系を移動させることを特徴とするレーザアニール装置。
  2. 前記光学系は、前記シャドウマスクの複数の開口に対応してマイクロレンズを有するマイクロレンズアレイをさらに備え、前記マイクロレンズにより、前記開口の像を前記ゲート電極に対応した領域の前記アモルファスシリコン薄膜上に縮小して合焦させることを特徴とする請求項１記載のレーザアニール装置。
  3. 基板上にゲート電極、ソース電極、ドレイン電極及び半導体層を積層して備えた薄膜トランジスタの製造方法であって、
    一定の配列ピッチでマトリクス状に前記ゲート電極が基板上に形成され、前記基板上に被着されたアモルファスシリコン薄膜にレーザ光を照射してポリシリコン化することにより、前記ゲート電極上に前記半導体層を形成するレーザアニール方法の工程を含み、
    前記工程は、前記半導体層のソース領域及びドレイン領域となるアモルファスシリコン薄膜へのレーザ光の照射量を、前記ソース領域と前記ドレイン領域とに挟まれたチャンネル領域となるアモルファスシリコン薄膜への照射量よりも少なくなるように、前記レーザ光の照射領域を変えて多重照射するため、前記基板の搬送方向と交差する方向に前記ゲート電極の配列ピッチで同じ開口面積の開口を並べて形成していると共に、前記基板の搬送方向と同方向の前記ゲート電極の配列ピッチで異なる開口面積の開口を複数形成しているシャドウマスクを介して、前記基板をステップ移動させる毎に前記シャドウマスクの前記開口面積の異なる複数の開口に順番に前記レーザ光を通過させて、前記レーザ光の照射幅を段階的に変更可能とし、前記レーザ光の照射領域を最小とする最小照射領域を、前記チャンネル領域の平面積よりも小さくし、前記最小照射領域に最も多いショット回数でレーザ照射し、前記基板が搬送方向に対して左右に振れながら搬送された場合、前記基板の動きに追従させて前記シャドウマスクを移動させることを特徴とする薄膜トランジスタの製造方法。
  4. 前記シャドウマスクの複数の前記開口に対応してマイクロレンズを備え、該マイクロレンズにより、前記開口の像を前記ゲート電極に対応した領域の前記アモルファスシリコン薄膜上に縮小して合焦させることを特徴とする請求項３記載の薄膜トランジスタの製造方法。
JP2015102137A 2015-05-19 2015-05-19 レーザアニール装置及び薄膜トランジスタの製造方法 Expired - Fee Related JP6655301B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2015102137A JP6655301B2 (ja) 2015-05-19 2015-05-19 レーザアニール装置及び薄膜トランジスタの製造方法
PCT/JP2016/064345 WO2016186043A1 (ja) 2015-05-19 2016-05-13 レーザアニール方法、レーザアニール装置及び薄膜トランジスタの製造方法
CN201680028396.8A CN107615451B (zh) 2015-05-19 2016-05-13 激光退火方法、激光退火装置以及薄膜晶体管的制造方法
KR1020177033062A KR20180010184A (ko) 2015-05-19 2016-05-13 레이저 어닐 방법, 레이저 어닐 장치 및 박막 트랜지스터의 제조 방법
TW105115118A TW201705295A (zh) 2015-05-19 2016-05-17 雷射退火方法、雷射退火裝置及薄膜電晶體之製造方法
US15/786,482 US10312351B2 (en) 2015-05-19 2017-10-17 Laser annealing method, laser annealing apparatus, and manufacturing process for thin film transistor
US16/387,402 US10651294B2 (en) 2015-05-19 2019-04-17 Laser annealing method, laser annealing apparatus, and manufacturing process for thin film transistor
US16/387,410 US10644133B2 (en) 2015-05-19 2019-04-17 Laser annealing method, laser annealing apparatus, and manufacturing process for thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015102137A JP6655301B2 (ja) 2015-05-19 2015-05-19 レーザアニール装置及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2016219581A JP2016219581A (ja) 2016-12-22
JP6655301B2 true JP6655301B2 (ja) 2020-02-26

Family

ID=57320022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015102137A Expired - Fee Related JP6655301B2 (ja) 2015-05-19 2015-05-19 レーザアニール装置及び薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (3) US10312351B2 (ja)
JP (1) JP6655301B2 (ja)
KR (1) KR20180010184A (ja)
CN (1) CN107615451B (ja)
TW (1) TW201705295A (ja)
WO (1) WO2016186043A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018101154A1 (ja) * 2016-11-30 2018-06-07 株式会社ブイ・テクノロジー レーザ照射装置および薄膜トランジスタの製造方法
US11004682B2 (en) 2016-12-15 2021-05-11 Sakai Display Products Corporation Laser annealing apparatus, laser annealing method, and mask
CN110462787A (zh) * 2017-01-24 2019-11-15 堺显示器制品株式会社 激光退火装置、激光退火方法和掩模
WO2018189900A1 (ja) * 2017-04-14 2018-10-18 堺ディスプレイプロダクト株式会社 光照射装置
WO2018189899A1 (ja) * 2017-04-14 2018-10-18 堺ディスプレイプロダクト株式会社 光照射装置
JP2019036636A (ja) * 2017-08-15 2019-03-07 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法及び投影マスク
JP2019036635A (ja) * 2017-08-15 2019-03-07 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタの製造方法、プログラムおよび投影マスク
JP2019102621A (ja) * 2017-11-30 2019-06-24 株式会社ブイ・テクノロジー レーザ照射装置、レーザ照射方法及び投影マスク
WO2019111362A1 (ja) * 2017-12-06 2019-06-13 株式会社ブイ・テクノロジー レーザ照射装置、レーザ照射方法、および、投影マスク
US20200402823A1 (en) * 2018-03-07 2020-12-24 Sakai Display Products Corporation Laser annealing device, laser annealing method, and active matrix substrate production method
JP7034817B2 (ja) * 2018-04-19 2022-03-14 株式会社日本製鋼所 レーザ処理装置及び半導体装置の製造方法
JP7126244B2 (ja) * 2018-06-01 2022-08-26 株式会社ブイ・テクノロジー 投影マスク、およびレーザ照射装置
KR102542624B1 (ko) 2018-07-17 2023-06-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN109062001B (zh) * 2018-08-27 2022-04-08 京东方科技集团股份有限公司 一种掩膜版
CN110047781B (zh) * 2019-03-14 2021-08-24 云谷（固安）科技有限公司 激光退火设备及激光退火方法
CN114068722A (zh) * 2020-08-04 2022-02-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02138801A (ja) * 1988-11-18 1990-05-28 Nippon Telegr & Teleph Corp <Ntt> 位置合わせ方法および位置合わせ装置
JPH07187890A (ja) * 1993-12-22 1995-07-25 Nippon Steel Corp レーザーアニーリング方法
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
WO2002009192A1 (en) * 2000-07-24 2002-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method
JP4732599B2 (ja) * 2001-01-26 2011-07-27 株式会社日立製作所 薄膜トランジスタ装置
KR100424593B1 (ko) 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
JP5038560B2 (ja) * 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
US6777276B2 (en) 2002-08-29 2004-08-17 Sharp Laboratories Of America, Inc. System and method for optimized laser annealing smoothing mask
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
KR100543007B1 (ko) * 2003-10-14 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여 제조된디스플레이 디바이스
JP2007335780A (ja) 2006-06-19 2007-12-27 Mitsubishi Electric Corp Ｔｆｔ基板及びその製造方法、これを用いた表示装置、並びに層間絶縁膜の評価方法
JP5471046B2 (ja) * 2009-06-03 2014-04-16 株式会社ブイ・テクノロジー レーザアニール方法及びレーザアニール装置
JP2012004250A (ja) * 2010-06-15 2012-01-05 V Technology Co Ltd 低温ポリシリコン膜の形成装置及び方法
CN101894747B (zh) * 2010-06-29 2013-04-17 深圳丹邦投资集团有限公司 非晶硅薄膜的晶化及多晶硅薄膜的制造方法和装置
JP5884147B2 (ja) * 2010-12-09 2016-03-15 株式会社ブイ・テクノロジー レーザアニール装置及びレーザアニール方法
JP6221088B2 (ja) * 2012-01-31 2017-11-01 株式会社ブイ・テクノロジー レーザアニール装置及びレーザアニール方法
TWM479371U (zh) * 2013-12-12 2014-06-01 Chyuarn Yih Cherng Co Ltd 用於壓力調節閥的數値顯示模組結構
JP6378974B2 (ja) * 2014-08-20 2018-08-22 城戸　淳二 レーザアニール装置及びレーザアニール方法

Also Published As

Publication number Publication date
US10644133B2 (en) 2020-05-05
US20190245063A1 (en) 2019-08-08
US10651294B2 (en) 2020-05-12
JP2016219581A (ja) 2016-12-22
WO2016186043A1 (ja) 2016-11-24
TW201705295A (zh) 2017-02-01
US20180040718A1 (en) 2018-02-08
US20190245062A1 (en) 2019-08-08
US10312351B2 (en) 2019-06-04
CN107615451A (zh) 2018-01-19
KR20180010184A (ko) 2018-01-30
CN107615451B (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
JP6655301B2 (ja) レーザアニール装置及び薄膜トランジスタの製造方法
JP6471379B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
US10818492B2 (en) Method for manufacturing thin film transistor and mask for use in the manufacturing method
TWI713091B (zh) 雷射退火方法、雷射退火裝置及薄膜電晶體基板
JP5800292B2 (ja) レーザ処理装置
US8644665B2 (en) Semiconductor manufacturing apparatus
WO2020184153A1 (ja) レーザアニール装置
WO2019111362A1 (ja) レーザ照射装置、レーザ照射方法、および、投影マスク
JP2007317809A (ja) レーザ照射装置、及びレーザ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191030

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200203

R150 Certificate of patent or registration of utility model

Ref document number: 6655301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees