KR20100074179A - 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법 - Google Patents

측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법 Download PDF

Info

Publication number
KR20100074179A
KR20100074179A KR1020107007922A KR20107007922A KR20100074179A KR 20100074179 A KR20100074179 A KR 20100074179A KR 1020107007922 A KR1020107007922 A KR 1020107007922A KR 20107007922 A KR20107007922 A KR 20107007922A KR 20100074179 A KR20100074179 A KR 20100074179A
Authority
KR
South Korea
Prior art keywords
grain boundaries
tft
thin film
approximately
lower edges
Prior art date
Application number
KR1020107007922A
Other languages
English (en)
Inventor
제임스 에스 아임
Original Assignee
더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 filed Critical 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Publication of KR20100074179A publication Critical patent/KR20100074179A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

측방향으로 결정화된 박막 상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법이 개시된다. 박막 트랜지스터(TFT)는 대략 서로 평행하고 대략 동등한 간격만큼 이격된 결정입계들을 갖는 결정 기판에 배치된 채널 영역을 포함한다. 채널 영역의 형태는 결정입계들에 실질적으로 직각을 이루도록 배향된 두 개의 대향하는 측면 가장자리들을 갖는 비등각 다각형을 포함한다. 다각형은 상부 가장자리 및 하부 가장자리를 더 포함한다. 각각의 상부 및 하부 가장자리의 적어도 일부는 결정입계에 대해 경사각으로 향해진다. 다각형에 의해 커버된 결정입계들의 수가 결정 기판 내의 채널 영역의 위치와 독립되도록 경사각이 선택된다.

Description

측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법{METHODS OF PRODUCING HIGH UNIFORMITY IN THIN FILM TRANSISTOR DEVICES FABRICATED ON LATERALLY CRYSTALLIZED THIN FILMS}
개시된 발명내용은 일반적으로 박막의 레이저 결정화에 관한 것이고, 특히 결정화된 박막상에 형성된 박막 트랜지스터들 간에 성능의 균일성을 향상시키는 방법에 관한 것이다.
최근 들어 무정형(amorphous) 또는 다결정(polycrystalline)의 반도체 막(film)을 결정화시키거나 결정도(crystallinity)를 향상시키기 위한 다양한 기술들이 연구되고 있다. 이러한 결정화된 박막들은 이미지 센서 및 액티브 매트리스 액정 디스플레이(active-matrix liquid-crystal display; AMLCD)와 같은 다양한 장치들의 생산에 사용될 수 있다. 최근에는 규칙적인 배열의 박막 트랜지스터(thin-film transistors:TFT)가 적절한 투명 기판 위에 제조되고(fabricated), 각각의 트랜지스터는 픽셀 컨트롤러로서 작동한다.
실리콘 막과 같은 결정성의 반도체 막들은 ELA(excimer laser annealing) 및 SLS(sequential lateral solidification) 공정을 포함한 다양한 레이저 공정들을 사용하여 액정 디스플레이에 픽셀을 제공하도록 처리되고 있다. SLS는 AMLCD 장치는 물론, 유기 발광 다이오드(organic light emitting diode; OLED) 및 액티브 매트리스 OLED(AMOLED)에 사용하기 위한 박막을 처리하는데 잘 어울린다.
ELA에서, 막의 영역은 부분적으로 막을 용융시키기 위해 엑시머 레이저에 의해 조사되고(irradiated), 해당 부분은 그 후에 결정화된다. 이런 공정은 일반적으로 기판 표면에 연속적으로 전진하는 길고 좁은 빔 형태를 사용하며, 따라서 빔은 잠재적으로 표면에 걸쳐서 싱글 스캔으로 전체 반도체 박막을 조사할 수 있다. 실리콘(Si) 막은 균일한 결정립(grain) 크기를 갖는 임의의 다결정 막을 만들기 위해 여러번 조사된다. 비록 ELA를 통해 작은 결정립을 갖는 다결정 막을 제조한다 할지라도, 이러한 방법은 종종 미세구조(microstructural)적인 비균일성을 경험하는데, 이는 펄스당 에너지 밀도 변동(fluctuation) 및/또는 균일하지 않은 빔 강도 프로파일(profile)에 기인한다. 도 10a는 ELA에서 얻어질 수 있는 임의의 미세구조를 도시한다. 다른 모든 도면은 물론 도 10a는 비율에 따라 그려진 것이 아니며, 예시하기 위한 목적에 불과하다. 도 10e는 ELA를 통한 막 공정의 평면도(top view) SEM 이미지이며 임의로 위치된 결정 입계(grain boundary)(1002)를 포함한 막의 임의의 미세구조를 보여준다.
본 발명은 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에서 높은 균일성을 생산하기 위한 방법 및 시스템에 관한 것이다.
본 발명의 일 측면에 따르면, 박막 트랜지스터(TFT)는 결정 기판에 적층된 채널 영역을 포함하고, 상기 결정 기판은 서로 대략 평행하고 간격 λ로 대략 동등하게 이격된 복수의 결정입계들을 포함한다. 상기 채널 영역의 형태는 비등각(non-equiangular) 다각형을 포함하고, 상기 다각형은 상기 복수의 결정입계들에 실질적으로 직각을 이루도록 배향된 두 개의 대향하는 측면 가장자리들(opposing side edges) 및 상부 가장자리와 하부 가장자리를 갖는다. 각각의 상부 및 하부 가장자리의 적어도 일부는 0보다 크고 90도 이하인 복수의 상기 결정입계에 대한 경사각을 갖도록 향한다. 각각의 상기 상부 및 하부 가장자리의 부분에 대한 상기 경사각은 상기 다각형에 의해 커버된 결정입계의 수가 상기 결정 기판 내의 채널 영역의 위치와 독립되도록 선택된다.
본 발명의 타 측면에 따르면, 상기 다각형은 오목한(concave) 다각형을 포함한다.
본 발명의 타 측면에 따르면, 상기 다각형은 볼록한(convex) 다각형을 포함한다.
본 발명의 타 측면에 따르면, 각각의 상기 상부 및 하부 가장자리의 부분에 대한 경사각들은 동일하다.
본 발명의 타 측면에 따르면, 각각의 상기 상부 및 하부 가장자리의 부분에 대한 경사각들은 상이하다.
본 발명의 타 측면에 따르면, 상기 다각형은 평행사변형(parallelogram)을 포함한다.
본 발명의 타 측면에 따르면, 상기 평행사변형의 상부 및 하부 가장자리들은 실질적으로 서로 평행하고, 상기 평행사변형의 상부 및 하부 가장자리들에 대한 경사각은 각각의 상부 및 하부 가장자리의 각각에 대한 수직 길이(vertical span)가 상기 결정입계들 사이의 간격의 대략 정수배가 되도록 선택된다.
본 발명의 타 측면에 따르면, 평행사변형에서, 상기 상부 및 하부 가장자리에 대한 경사각 θ와, 상기 결정입계 간의 대략 동등한 간격 λ와, 상기 두 가장자리간 거리인 W는 m이 대략 정수인 값을 가질 때 방정식 W*tan(θ) = mλ를 만족한다.
본 발명의 타 측면에 따르면, 평행사변형에서, m은 대략 1이다.
본 발명의 타 측면에 따르면, 평행사변형에서, m은 대략 1보다 큰 정수이다.
본 발명의 타 측면에 따르면, 상기 다각형은 사변형(quadrilateral)을 포함한다.
본 발명의 타 측면에 따르면, 사변형의 상부 및 하부 가장자리들은 서로 평행하지 않고, 상기 사변형의 상부 및 하부 가장자리들에 대한 경사각은 서로 다르도록 선택되어 상기 상부 및 하부 가장자리들에 대한 수직 길이들이 상기 결정입계 간의 간격의 대략 서로 다른 정수배들이다.
본 발명의 타 측면에 따르면, 상기 사변형의 상부 가장자리 또는 하부 가장자리에 대한 경사각 θ와, 상기 결정입계들 사이의 대략 동등한 간격 λ와, 상기 두 가장자리간 거리인 W는 m이 대략 정수인 값을 가질 때 방정식 W*tan(θ) = mλ를 만족한다.
본 발명의 타 측면에 따르면, TFT 또한 상기 상부 및 하부 가장자리의 하나에 각각 인접한 소스 영역(source area) 및 드레인 영역(drain area)을 더 포함한다.
본 발명의 타 측면에 따르면, 상기 상부 및 하부 가장자리의 적어도 하나는 복수의 선분(line segment)을 포함하고, 그리고 하나 또는 그 이상의 상기 선분은 상기 복수의 결정입계들에 대해 0보다 크고 90도 이하인 경사각을 갖는다. 상기 하나 또는 그 이상의 선분에 대한 상기 경사각은 상기 다각형에 의해 커버된 결정입계의 수가 상기 결정 기판 내의 채널 영역의 위치와 독립적이 되도록 선택된다.
본 발명의 타 측면에 따르면, 상기 하나 혹은 그 이상의 선분 각각에 대한 경사각은 상기 선분에 대한 수직 길이가 상기 결정입계 간의 간격의 대략 정수배가 되도록 선택된다.
본 발명의 타 측면에 따르면, 상기 상부 및 하부 가장자리의 하나는 각각 동일한 경사각 θ를 갖는 n개의 선분을 포함하고, 제1면 가장자리의 끝단을 제2면 가장자리의 끝단에 연결한다. 또한, 상기 두 면의 가장자리 간의 거리 W에 대해, 상기 경사각 θ는 m이 정수에 근접한 값을 가질 때 방정식 W*tan(θ)/n = mλ를 만족한다.
본 발명의 타 측면에 따르면, 막을 처리하는 시스템은 일련의 레이저 빔 펄스를 제공하는 레이저 소스, 각각의 레이저 빔 펄스를 빔렛(beamlet)의 세트 형태를 취하게 하고, 각각의 상기 빔렛은 y방향을 정의하는 길이와 x방향을 정의하는 너비 및 조사된 영역에서 그 두께를 통해 막을 실질적으로 용융시키는데 충분한 에너지 밀도(fluence)를 갖고, 간격(gap)에 의해 인접한 빔렛으로부터 상기 x방향으로 더 이격된 레이저 광학장치(optic); 및 상기 막을 지지하고 적어도 x방향으로 병진(translation)할 수 있는 스테이지를 포함하며, 상기 길이와 너비의 비는 대략 1이다.
본 발명의 타 측면에 따르면, 다결정 막을 준비하는 방법은 그 위에 적층되는 박막을 갖는 기판을 제공하고, 상기 박막은 레이저-유도(laser-induced) 용융이 가능하고, 상기 막을 조사하기 위한 레이저 빔을 발생시키고, 여기서 상기 레이저 빔은 상기 막의 조사된 부분을 그 두께를 통해 용융시키도록 하는 직선(line) 빔이고, 여기서 막의 상기 조사된 부분은 장축(long axis) 및 단축(short axis)를 가지며, 또한 상기 레이저 빔의 강도(intensity)가 상기 단축의 제1끝단으로부터 상기 단축의 제2끝단으로 변화하도록 비대칭인 강도 프로파일을 가지고; 상기 레이저 빔의 제1부분을 빔의 제1부분에 조사하여 상기 막의 제1부분을 용융시키고; 상기 제1부분이 측방향으로 응고되도록 허용하고, 여기서 상기 응고된 제1부분은 측방향으로 성장된 결정 입자(crystal grain)의 제1열 및 제2열을 포함하고, 상기 제1열은 상기 단축의 제1끝단을 커버하는 상기 제1부분의 제1측 상의 상기 장축에 평행하도록 형성되며, 상기 제2열은 상기 단축의 제2끝단을 커버하는 상기 제1부분의 제2측 상의 상기 장축에 평행하도록 형성되고, 상기 단축의 방향으로 측정될 때 상기 제1열 내의 결정 입자의 제1 평균 길이는 상기 제2열 내의 결정 입자의 제2 평균 길이보다 크며; 그리고 상기 레이저 빔을 제2 부분에 조사하여 상기 막의 제2 부분을 용융시키고, 여기서 상기 제2 부분은 상기 제1 부분에 대한 위치(displacement)만큼 측방향으로 이동(displaced)되어 있으며, 상기 위치는 상기 단축에 평행하고 상기 단축의 제2끝단으로부터 제1끝단으로 가는 방향이고, 또한 상기 위치의 값은 상기 제2 평균 길이보다 크고 제1 평균 길이 및 제2 평균 길이의 합보다는 작다.
본 발명의 타 측면에 따르면, 상기 레이저 빔의 강도 프로파일은 상기 단축의 제1끝단으로부터 단축의 제2끝단으로 선형으로 바뀌고 상기 장축을 따라 거의 일정하게 남아있는 직선의 프로파일이다.
본 발명의 타 측면에 따르면, 결정 기판에 복수의 박막 트랜지스터를 사용한 방법에 있어서, 상기 결정 기판은 서로 대략 평행하고 대략 동등한 간격만큼 이격된 복수의 결정입계를 포함하도록 제공된다. 방법은 상기 복수의 TFT의 각 TFT 채널 전류에 의해 교차되는 상기 결정입계의 개수가 대략 동일하도록 상기 복수의 TFT의 각 TFT를 통해 상기 채널 전류가 흐르게 하는 것을 포함한다.
본 발명의 타 측면에 따르면, 결정 기판상에 복수의 박막 트랜지스터(TFT)를 제조하는 방법에 의하면, 상기 복수의 TFT는 결정 기판상에 적층되며, 상기 결정 기판은 서로 대략 평행하고 대략 동등한 간격 λ만큼 이격된 복수의 결정입계를 포함하도록 제공된다. 방법은 상기 복수의 TFT의 각 TFT의 채널 영역을 비-등각(non-equiangular) 다각형을 포함하는 형태로 형성하고, 상기 다각형은 상기 복수의 결정입계들에 실질적으로 수직을 이루도록 배향된 두 개의 대향하는 측면 가장자리들 및 상부 가장자리와 하부 가장자리를 갖고, 상기 상부 및 하부 가장자리 각각의 적어도 일부는 상기 복수의 결정입계에 대해 0보다 크고 90도 이하인 경사각으로 향하고, 상기 상부 및 하부 가장자리의 각 가장자리의 부분에 대한 상기 경사각은 다각형에 의해 커버된 결정입계들의 수가 상기 결정 기판내의 채널 영역의 위치와 독립되도록 선택된다.
측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에서 높은 균일성을 생산하기 위한 방법 및 시스템이 제공된다.
도 1a 내지 도 1c은 주기적인(periodic) 결정입계를 갖는 결정화된 막 상에 서로 다른 경사각으로 형성된 TFT의 개략적인 도면이다.
도 2는 주기적인 결정입계를 갖는 결정화된 막 상의 경사진 작은 너비 TFT의 개략적인 도면이다.
도 3은 몇몇 실시예에 따라 주기적인 결정입계를 갖는 결정화된 막 상의 형태 가공된 TFT의 개략적인 도면이다.
도 4는 몇몇 실시예에 따라 주기적인 결정입계를 갖는 결정화된 막 상의 세가지 형태로 가공된 TFT의 개략적인 도면이다.
도 5는 몇몇 실시예에 따라 주기적인 결정입계를 갖는 결정화된 막 상에 지그재그 형태의 가장자리를 갖는 형태로 가공된 TFT의 개략적인 도면이다.
도 6은 결정화시 서로 다른 빔 프로파일의 효과를 도시한다.
도 7a 내지 도 7c는 2샷(shot) SLS 기술의 개략적인 설명을 도시한다.
도 8a 내지 도 8c는 2샷 SLS 기술에서 비대칭 빔 프로파일을 사용한 실시예의 개략적인 설명을 도시한다.
도 9는 2D 레이저 빔을 발생시키기 위한 개략적인 시스템을 보여준다.
도 10a는 ELA에 의해 형성된 결정 미세구조를 갖는 막 내에 형성된 TFT의 개략적인 도면이다.
도 10b 내지 도 10d는 SLS에 의해 형성된 결정 미세구조를 갖는 막 내에 형성된 TFT를 도시한다.
도 10e는 ELA를 통한 막 가공의 평면도 SEM 이미지이다.
도 10f는 균일한 미세구조를 갖는 막의 평면도 SEM 이미지이다.
도 10g는 지향적인 미세구조를 갖는 막의 평면도 SEM 이미지이다.
도 11a 내지 도 11d는 SLS를 사용한 "균일한" 결정의 생성을 도시한다.
여기서 인용된 등록된 미국 특허, 허가된 출원, 출판된 외국 출원, 및 참고문헌들은 동일한 한도만큼 마치 그 각각이 참조에 의해 특별히 그리고 개별적으로 가리키는 것처럼 이 문서에 의해 참조로 합체될 것이다.
SLS는 크고 균일한 결정립을 갖는 고품질의 다결정 막을 생산할 수 있는 펄스-레이저 결정화 공정이다. SLS에서, 막은 열에 약할 수 있는 물질, 예를 들어 플라스틱 또는 유리로 만들어진 기판을 포함하는 기판 위에 설치될 수 있다. 예시적인 SLS 공정 및 시스템은 일반적으로 소유된 미국 특허 번호 6,322,625, 6,368,945, 6,555,449 및 6,573,531에 설명되어 있고, 전체 내용은 여기에 참조로 합체된다.
SLS는 기판상의 무정형 또는 다결정 박막의 영역을 용융시키기 위해 제어된 레이저 펄스를 사용한다. 용융된 영역은 고체-용융 중간면(interface)으로부터 측방향으로 응고된 원주(columnar) 구조 또는 복수의 위치-제어된 큰 단일-결정 영역들로 결정화된다. 일반적으로, 용융/결정화 공정은 많은 수의 레이저 펄스로 큰 박막의 표면상에 연속적으로 반복된다. 기판상에 처리된 막은 하나의 큰 디스플레이를 생산하는데 사용되거나 또는 여러 개의 디스플레이를 생산하기 위해 나눠진다. 도 10b는 SLS 방법들, 예를 들어 "2샷" SLS 방법으로 생성된 "균일한" 미세구조를 갖는 막 내에 제조된 TFT의 개략도이다. 도 10f는 수직(perpendicular) 결정입계(1004) 및 수평(horizontal) 결정입계(1008)를 보여주는, 균일한 미세구조를 갖는 막의 평면도 SEM 이미지이다. 도 10c는 SLS로 생성된 "지향적인" 미세구조를 갖는 막 내에 제조된 TFT의 개략도이다. 도 10g는 수평 결정입계(1006)를 보여주는 지향적인 미세구조를 갖는 막의 평면도 SEM 이미지이다. 도 10d는 SLS로 생성된 단일 결정 구조를 갖는 막 내에 제조된 TFT의 개략도이다.
다결정 물질이 TFT를 갖는 장치를 제조하기 위해 사용될 때, TFT 채널 내의 캐리어 전송에 대한 총 저항은 캐리어가 주어진 전위의 영향 하에서 이동할 때 넘어야 할 고저항 장벽(barrier)의 결합에 영향을 받을 수 있다. 결정입계들, 즉 결정학적인(crystallographic) 결정립 사이의 경계들은 이러한 고저항 장벽을 취할 수 있다. 따라서, 일반적으로, SLS-처리된 다결정 막상에 제조된 TFT 장치의 성능은 채널 내의 막의 미세구조는 물론, 결정입계에 대한 채널의 배향성(orientation)에 좌우된다.
TFT를 이용하여 장치를 제조할 때, 예를 들어 디스플레이, 한가지 중요한 요소는 서로 다른 TFT 사이에서 균일한 성능을 이루는 것이다. 장치 내의 서로 다른 TFT 간의 성능 차이는 장치의 출력에 있어서의 변동(variance), 예를 들어 디스플레이에서 서로 다른 픽셀간 밝기의 변동을 초래할 수 있다. 그러한 차이들은 육안으로 보이는 수준에서 발견될 수 있고 장치의 전체적인 품질에 영향을 끼칠 수 있다. 더욱이, 차이들은 픽셀 밝기가 급격히 변화할 때, 즉 인접한 픽셀들이 밝기에 명확한 차이를 보여줄 때 가장 두드러진다. 픽셀 디스플레이에 걸친 밝기의 점진적인 변화는 인간의 눈에는 그렇게 명확하지는 않다. 그러므로 비록 중간일지라도, 모든 TFT에 대해 더 균일한 성능을 이루는 것이 몇몇 TFT에 대해 높은 성능을 이루고 나머지 TFT에 대해서는 보통 또는 낮은 성능을 이루는 것보다 유용할 수 있다.
결정화된 막상에 형성된 TFT에 있어서, 그 성능은 TFT 내의 채널 전류의 방향에 교차하는 결정(crystalline) 결정입계인, 교차하는 결정입계의 수에 영향을 받을 수 있다. 그러므로 서로 다른 TFT 간의 성능 차이는 교차하는 결정입계의 수 및 위치의 차이로부터 발생할 수 있다. 이러한 유형의 비균일성을 감소시키기 위해, 서로 다른 TFT 간의 결정입계의 수의 변동을 감소시킬 수 있다.
하나 또는 그 이상의 실시예에서, 본 발명의 일 측면에 따라, 결정입계의 수와 위치 그리고 이러한 결정입계에 대한 TFT의 위치는 서로 다른 TFT 간에 통계상으로 비슷한 수의 교차하는 결정입계를 제공하도록 제어된다. 교차하는 결정입계는 TFT의 성능을 저하시킬 수 있는 반면, 전형적인 제조 공정은 그러한 경계를 생성하기 때문에 교차하는 결정입계가 존재한다. 그러므로 서로 다른 TFT가 대략 동일한 수의 그러한 교차하는 결정입계를 경험할 수 있도록 막을 결정화하는 것은 유용할 수 있다.
조사 프로토콜(irradiation protocol), 여기에 "균일한" SLS로 참조되는, 도 10b, 도 10f에서 묘사된 대로 측방향으로 연장된(elongated) 결정들의 주기적인 열(column) 및 주기적인 결정입계의 세트에 의해 특징지어진 균일한 결정 막을 준비하기 위해 사용될 수 있다. 균일한 SLS는 막을, 막의 조사된 영역을 용융시키는 펄스 레이저 조사에 노출시키는 것을 포함한다. 용융된 영역으로부터 조사를 제거할 때, 용융된 영역은 주변에 단단한 영역을 갖는 용융된 영역의 경계로부터 결정화하기 시작한다. 따라서 형성된 결정은 결정화가 중지되기 전에 LGL(Lateral Growth Length) 거리만큼 성장하고 용융된 영역은 완전히 응고된다. LGL의 최대값은 막의 특성들, 예를 들어 두께, 막 성분 및 용융 온도 등에 좌우된다. 최대 LGL은 결정화 조건이 결정 성장에 최적일 때 이루어진다. SLS 방법을 이용한 몇몇 실시예에서, 레이저 빔은 용융된 영역의 너비가 LGL 최대값의 2배를 초과하지 않는 너비를 갖는 직선(line) 빔으로 선택된다. 이러한 실시예에서는, 효과적인 LGL은 용융된 영역의 너비의 대략 절반이다. 각 펄스 후, 레이저 빔은 막에 대해 수치 δ만큼 이동한다. 균일한 SLS에서, 이러한 이동은 LGL 및 2LGL 사이(용융된 영역의 너비)에서, 즉 LGL<δ<2LGL에서 선택된다. 균일한 SLS 방법은 도 11a 내지 11d를 참고로 설명된다.
도 11a를 참조하여, 제1 레이저 펄스는 막의 영역(400)을 조사하고 용융시킨다. 몇몇 실시예에서는, 레이저 빔은 직선형(linear) 빔이다. 결과적으로, 용융된 영역(400)은 직사각형(rectangle) 형태이다. 빔의 너비는 용융된 영역의 너비 W가 최대 LGL의 두 배보다 작도록 선택된다. 빔의 길이는 10mm보다 클 수 있고, 1000mm에 이르거나 그 이상일 수 있다. 예시적인 실시예에서, 빔의 에너지 밀도는 조사된 영역(400)을 완전히 용융시키기에 충분하다. 영역(400)에서 조사가 제거된 후, 용융화된 영역은 식고 결정화된다. 이 경우, 결정립은 조사되지 않은 단단한 영역 및 용융된 영역 사이의 중간면으로부터 측방향으로 성장한다. 두 용융 전면은 용융 온도가 핵형성(nucleation)을 일으킬 정도로 충분히 낮아지기 전에 대략 중앙선(405)에서 충돌한다. 결과적으로, 영역(400)은 각각 너비 LGL을 갖는 두 열의 결정 결정립(crystalline grain)으로 나누어지고, LGL의 값은 최초로 용융된 영역의 너비인 W의 대략 절반이다.
도 11b를 참조하면, 레이저 빔의 위치는 막에 대해 LGL보다 크고 2LGL보다 작도록 선택된 소정의 위치 거리 δ만큼 이동한다. 막의 제2영역(400')이 제2 레이저 빔 펄스에 의해 조사되고 용융된다. 막의 위치 거리 δ는 연속적인 레이저 빔 펄스가 오버랩되는 바람직한 너비(430)와 연관된다. 오버랩은 대략 LGL의 90%보다 작을 수 있고 대략 10%보다 클 수 있다. 오버랩에 의해 좌측 열(400)에서 결정 입자의 일부를 용융시키고 열(407)에서 보여지듯이 결정 입자의 용융되지 않은 일부를 남긴다. 도 11a에서 영역(400)과 유사한 영역(400')은 각각 너비 LGL을 갖는 두 열의 결정입자(crystal grain)로 결정화한다. 좌측면 경계(406)로부터 성장하는 결정립에 대해서는, 열(407) 내의 용융되지 않은 결정입자들은 결정 성장을 위한 핵(seed)를 구성한다. 이러한 결정입자들은 도 11c에서 영역(440)을 형성하기 위한 결정화 단계 동안 더욱 성장한다.
도 11c는 제2 펄스로부터의 조사가 제거되고 영역(400')이 결정화를 완료한 후 막의 결정화된 영역(450)을 도시한다. 영역(450)은 도 11b의 열(407) 내의 결정입자의 성장으로부터 발생하는 영역(440)을 포함한다. 이러한 결정입자들은 모두 LGL보다 큰 δ와 동등한 길이를 갖는다. 그러므로, 연장된 결정을 구성하는 너비 δ를 갖는 열은 평균적으로 두 번의 레이저 빔 조사에 의해 형성된다. 조사는 너비 δ의 측방향으로 확장된 결정의 복수의 열을 생성하기 위해 막에 걸쳐서 계속된다.
도 11d는 다수의 조사 후 막의 미세구조를 도시하고 측방향으로 확장된 결정의 수개의 열(400)을 묘사한다. 용융된 영역 내에서 형성된 결정은 바람직하게는 측방향으로 그리고 비슷한 방향으로 성장하고, 막의 특정하게 조사된 영역 내의 경계에서 서로 만난다. 이런 예에서, 결정립은 대단하게 연장되지 않지만, 균일한 크기 및 방향을 갖는다. 특히 수직 결정입계 및 평행 결정입계로 불리는 두가지 형태의 결정입계들은 균일한 SLS를 통해 처리된 실리콘 막에서 관찰되며, 도 11d에 표시되어 있다. 세 개의 수직 결정입계(1110)는 지점 a로부터 b로, c로부터 d로, 그리고 e로부터 f로 뻗어있다. 수직 결정입계는 거의 규칙적으로 거리 δ만큼 이격되어 있고, 레이저 스캔의 방향에 대해 대략 직각(right angle)이다. 그 몇몇이 결정입계(1120)로 표시된 다른 결정입계들은 뻗어날 때 수직 결정입계들과 교차하는 평행 결정입계들이다. 평행 결정입계간의 방향 및 간격은 일반적으로 다양하다. 더 상세한 내용은, 미국 특허번호 6,573,531을 참조하고, 그 전체 내용은 여기에 참조로 합체된다.
"균일한" SLS 방법을 통해 형성된 결정은 실질적으로 제어된 수직 결정입계의 수 및 위치를 갖고, 그 결정립 구조에 실질적인 균일성을 나타낸다. 성능상 더 높은 균일성을 이루기 위해서는, TFT가 상기 막 상에 방향을 맞춰서 TFT 채널 방향(및 따라서 전류 흐름)이 평행 결정입계(1120)의 방향을 따라 향하도록 하고 따라서 평행 결정입계(1120)가 아닌 거의 모든 수직 결정입계(1110)가 채널 전류와 교차하도록 한다.
몇몇 SLS 계획에서는, 균일한 SLS 방법이 "2D 시스템"을 이용하여 이루어진다. 2D 시스템에서는, 박막의 영역이 직사각형 형태의 모양을 갖는 레이저 펄스로 조사된다. 도 9는 2D 레이저 시스템을 발생시키는 예시적인 시스템(900)을 묘사한다. 시스템(900)은 레이저 소스(220), 감쇠기(910), 텔레스코프(920), 호모지나이저(homogenizer)(930), 콘덴서 렌즈(940) 및 빔 반사 요소(950)를 포함한다. 레이저 소스(220)에 의해 생성되는 레이저 빔 펄스(240)는 감쇠기(910), 텔레스코프(920), 호모지나이저(930) 및 콘덴서 렌즈(940)를 통해 빔 반사 요소(950)로 유도된다. 빔 반사 요소(950)에서, 들어온 레이저 빔 펄스(240)는 나가는 빔 경로를 따라 유도되어 웨이퍼 핸들링 스테이지(270)상에 마운트된 기판(260)으로 이끌어진다. 광학 경로는 다양한 초점의 필드 렌즈(970b), 마스크(280b) 및 투사 렌즈(projection lens)(295b)를 포함한다.
규칙적인 간격의 결정입계를 갖는 균일하게 결정화된 막을 제공하는데 있어 유용한 다른 방법도 본 발명으로부터 이득을 볼 수 있다. 예시적으로, 2005년 12월 2일 출원되고 함께 계류중인 미국 특허 공고 2006-0254500 A1, 발명의 명칭이 "박막의 라인 스캔 연속 측방향 응고화"에서 설명된 것과 같은 라인 스캔 SLS 방법이 사용될 수 있다.
본 발명의 일 측면에 따라, 다양한 TFT의 성능에서 더 높은 균일성은 밑에 있는 결정화된 막상에 제조된 TFT 채널의 형태 또는 배열(geometry)의 적절한 선택으로부터 이루어질 수 있다. 종래의 TFT는 일반적으로 그 채널 영역이 정사각형 또는 직사각형의 형태를 띄도록 형성된다. 더욱이, TFT는 일반적으로 수직 결정입계에 대해 제로각(zero angle)으로 위치한다(예를 들어, 도 1a 참조). 이러한 방향성은 막에 대해 임의로 놓여진 경우 TFT간의 최대 성능 변동을 유발한다.
하나 또는 그 이상의 실시예에서, TFT 채널은 형태 가공, 즉 규칙적으로 위치된 결정입계에 실질적으로 직각을 이루고(예를 들어, 균일하게 결정화된 막에서의 수직 결정 입계), 채널 내의 전류 흐름의 방향에 실질적으로 평행한 적어도 한 세트의 평행한 가장자리를 갖는 다각형으로 가공된다. 이러한 다각형은 교차하는 결정입계에 대해 경사진 제2 세트의 가장자리를 더 갖는다. 제2 세트의 가장자리의 형태 및 경사는 교차하는 결정입계의 평균 개수가 서로 다른 임의로 배치된 TFT 간에 대략 일정하도록 선택된다. 몇몇 실시예에서는, TFT가 TFT 너비 및 결정입계 주기성(periodicity)에 기초하여 선택된 가장자리들의 경사각을 갖는 평행사변형(parallelorgram)의 형태를 갖는다. 일반적으로, 형태의 가장자리상의 어떠한 선분(line segment)에 대한 경사각은 그 선분 및 주기적인 결정입계의 방향 중 더 작은 각으로 정의된다. 다른 실시예에 따라, 경사진 가장자리들 세트는 다양한 각을 갖는 직선적인(straight) 서브-가장자리들(sub-edges)(예를 들면 지그재그 형태), 또는 교차하는 결정입계의 변동성을 더 감소시키기 위해 약간의 비규칙적인 형태인 가장자리들을 포함하는 직선이 아닌 형태를 갖는다.
도 3은 몇몇 실시예에 따라 사용된 형태 가공 기술의 예를 보여준다. 도 3은 거리 λ만큼 이격된 주기적인 결정입계들(319)을 갖는 결정화된 막을 통해 생성된 채널 영역(320 및 321)에 의해 대표되는 두가지 형태로 가공된 TFT를 보여준다. 예를 들어, TFT의 채널 영역(320)은 TFT의 소스 및 드레인 영역 사이의 영역(323)으로 정의된다. 채널 영역(320 및 321)은 각각 길이 L 및 너비 W를 갖는 평행사변형의 형태를 갖는다. 또한, 각 TFT에 대한 채널 전류는 소스와 드레인 사이(323)의 방향(325)으로 흐른다. 평행사변형의 상부 및 하부 가장자리 각각에 대한 수직 길이(vertical span)(326)는 주기적인 결정입계(319)에 직각을 이루는 방향을 따라 그 가장자리의 돌기(projection)로 정의된다. 평행사변형의 하부 및 상부 가장자리의 경사각 θ3는 평행사변형의 하부 및 상부 가장자리의 수직 길이(326)가 수직 결정입계 간의 간격 λ의 정수배에 근접하도록 선택된다. 따라서 각 θ3는 이하의 수학식 1을 만족한다.
[수학식 1]
수직 길이(Vertical span) = W*tan(θ)=mλ
여기서 θ는 가장자리의 경사각이고, m은 1 또는 다른 정수에 근접한 값으로 선택된다.
도 4는 몇몇 실시예에 따른 형태 가공에 의해 얻어지는 성능의 실질적인 균일성을 나타낸다. 도 4는 결정화된 막(400)에 대해 각각 다른 임의의 세 위치에 위치한 세 개의 동일한 형태의 평행사변형 TFT(410 내지 412)를 보여준다. 예를 들어, TFT(410)의 형태 및 위치는 소스 및 드레인 영역(413)의 형태 및 위치에 의해 정의된다. 세 개의 모든 TFT에 대한 채널 전류는 방향(425)으로 흐른다. 평행사변형의 각 θ4는 m이 1에 근접한, 즉 수직 길이(406)가 1λ에 근접한 값을 갖는 수학식 1을 만족시킨다. 빗금친 영역은 두 개의 교차하는 결정입계를 갖는 채널 영역의 부분을 나타내고, 빗금 없는 영역은 세 개의 교차하는 결정입계들을 갖는 채널 영역 부분을 나타낸다. TFT(410 내지 412)에 있어서, 결정입계(419)에 대해 임의적으로 위치하고, 빗금친 그리고 빗금 없는 부분의 상대적인 위치는 변하나 이러한 각각의 부분들의 총 영역은 일정하다. 따라서, TFT는 균일한 성능을 유지할 수 있다.
몇몇 실시예에서, TFT는 적층, 게이트 영역에의 게이트 절연 및 금속 콘택트 형성, 그리고 TFT 영역의 도핑(예를 들어 p도핑 영역)으로 제조된다. 게이트의 존재는 게이트 영역을 도핑되는 것으로부터 실질적으로 마스크하여 오직 소스 및 드레인 영역만이 도핑될 것이고, 게이트 영역이 실질적으로 도핑되지 않거나 가볍게 도핑될 것이다. 마지막으로, 소스 및 드레인 콘택트는 그 상응하는 영역에 형성된다. 소스 및 드레인 영역은 형태를 갖고 만들어져서 그 사이에 정의된 채널 영역이 실시예에서 사용된 형태에 따른다. 처리된 박막 상에 TFT를 위치하는 정확한 방법론은 본 발명에서 중요하지 않으므로, 알려진 어떠한 기술도 적용될 수 있다. 한 예시적인 기술이 Maegawa 등의 미국 특허 번호 5,766,989에 개시되어 있고, 그 내용은 참조로서 여기에 합체된다.
이하에 기술된 경사 가공 방법과는 다르게, 형태 가공은 결정화 장치에 대해 TFT 제조 장치를 기울이는 것을 필요로 하지 않는다. 채널 전류의 방향(325)은 수직 결정입계(319)에 직각을 이루고, 평행 결정입계(327)에 사실상 평행하다. 이러한 전류의 방향은 TFT의 성능에 대한 평행 결정입계의 영향을 최소화하고, 채널 전류에 교차하는 주기적으로 이격된 수직 결정입계의 수를 제어할 수 있으므로 균일한 성능을 이룬다.
도 4에서 보여지는 것처럼, 형태 가공은 예를 들어 도 1a에 보여지는 바와 같이 종래의 제로각 TFT에서 발생하는 교차하는 결정입계들의 변동의 문제를 다룬다. 도 1a는 제로각 TFT, 즉, 상부 및 하부 TFT 가장자리가 직선(110)에 의해 나타내는 직각 결정입계에 대해 제로각인 방향을 갖는 직사각형 형태의 TFT의 개략도를 보여준다. 평행 결정입계(117) 또한 오직 TFT(120)를 위해 도시된 것이고, 모든 도면에서 결정화된 표면을 가로질러 뻗어나가고 수직 결정입계(110)에 직각을 이루는 것으로 이해된다. 제로각 TFT 셋업은 TFT 채널의 방향을 전류가 직각 결정입계에 직각을 이루도록 향하게 함으로써 균일성을 증가시키는 반면, TFT의 임의의 위치 때문에 교차하는 결정입계의 수의 변동은 다룰 수 없다. TFT(120 및 122)에서 보여지는 바와 같이, 채널 전류에 교차하는 결정입계의 수는 결정 상의 TFT 위치를 기초로 하여 다를 수 있다. 구체적으로, TFT(120)에서 채널 전류는 소스 및 드레인 영역(123)의 가장자리 모두에 매우 근접하게 위치한 두 개의 결정입계를 가로지른다. 반면, TFT(122)에서 채널 전류는 소스 및 드레인 영역(125)으로부터 멀게 위치한 하나의 결정입계를 가로지른다. 결과적으로, TFT(120)는 TFT(122)보다 더 높은 저항 및 더 낮은 성능을 가질 수 있다. 교차하는 결정입계의 수 및 위치의 변동은 채널 치수(dimension)가 감소하여 결정립 크기에 비슷할 때 더욱 심해진다. 이런 경우에, 개수가 상대적으로 큰 변화를 불러일으킬 수 있다는 점에서 TFT는 일반적으로 오직 작은 수의 결정입계 및 작은 변동을 포함한다. 예를 들어, 도 1에서, TFT(122)는 하나의 수직 결정입계를 포함하는 반면, TFT(120)은 두 개를 포함하고, 이는 100% 증가에 해당한다.
형태 가공은 또한 몇몇 경우에 경사 가공 기술에 의해서 발생하는 높은 경사각 및 적은 패킹(packing) 수의 문제를 다룰 수 있다. 경사 가공에서, 도 1b 내지 도 1c에서 도시되듯이 TFT 채널은 직사각형이고 결정입계에 대해 경사각을 갖도록 위치된다. 경사각은 TFT가 일반적으로 막 상의 그 위치에 상관없이 실질적으로 동일한 평균 개수의 교차하는 결정입계를 포함하도록 선택된다. 따라서 적절한 경사각은 TFT의 너비 및 결정입계의 주기성 길이에 좌우된다. 경사진 TFT에 대한 더 자세한 내용은 미국 출원 번호 10/487,170에서 찾아질 수 있고, 그 전체 내용은 여기에 참조로 합체된다. 경사 가공에서, 임의적으로 위치한 TFT 간에 실질적으로 균일한 성능을 이루기 위해, 수학식 2와 같이 수직 길이가 결정립 간격 λ의 배수인 정수에 대략 동일하도록 선택될 수 있다.
[수학식 2]
수직 길이(Vertical span) = W*sin(θ)=mλ
여기서 θ는 경사각이고 m은 정수 또는 그 값이 정수에 근접한 수이다.
도 1b 및 도 1c는 수학식 2에 따라 경사진 막 상에 TFT가 형성된 시스템을 나타낸다. 구체적으로 TFT(150 내지 152)는 수직 길이(156)가 간격 λ에 근접한, 즉 수학식 2에서 m이 1에 근접하도록 각 θ1b만큼 경사진다. TFT(190 내지 192)는 수직 길이(196)가 간격 λ의 두 배에 근접한, 즉 수학식 2에서 m이 2에 근접하도록 각 θ1c만큼 더 경사진다. 도 1c는 또한 TFT(190)의 소스 및 드레인 영역(223)이 막에 대해 같은 경사각 θ1c로 생성된 것을 보여준다. 빗금친 영역은 두 개의 결정입계를 포함하는 영역들을 나타내고, 빗금 없는 영역은 하나의 결정입계를 포함하는 영역을 나타낸다. 보여지듯이, 막 상에 임의로 위치하고 같은 각에 의해 경사진 TFT의 각 세트에 대해, 빗금친 영역은 TFT 안에서 움직일 수 있지만, 빗금친 총 영역과 빗금 없는 총 영역은 각 세트(150 내지 152, 190 내지 192) 내에서 일정하게 유지된다. 경사 가공은 처리된 박막 상에 채널 영역 그 자체의 배치를 경사지거나, 또는 대안적으로 경사진 주기적 결정립 구조를 포함하는 SLS 공정 중에 박막을 제조하는 것에 의해 행해질 수 있다. 두 가지 대안의 결합 또한 적용될 수 있다. 예시적인 경사 가공 공정 및 시스템은 일반적으로 소유된 미국 특허 번호 7,160,763, 명칭 "잘못배열된 미세구조를 통한 다결정 TFT 균일성"에 설명되어 있다.
경사 가공이 성능 균일성에 이르는데 유용한 기술이 될 수 있는 반면, 경사주는 것은 좁은 TFT 또는 임의의 크기를 갖는 TFT에 있어 덜 실용적이다. 경사를 주기 위해서는 TFT 제조 기구가 막과 결정화 레이저 및 다른 기구들에 대해 경사져야 한다. 몇몇 산업적인 결정화 기술 및 레이저 셋업에 있어서, 그러한 기구의 경사는 효율성을 감소시킬 수 있다. 더욱이, 장치가 서로 다른 너비(W)를 갖는 TFT를 포함한다면, 수학식 2에 따라 서로 다른 경사각이 필요하고, 따라서 TFT 제조 기구는 서로 다른 TFT를 생성하는 동안 그 경사를 변경해야 하며, 그 변경은 산업적인 생산에서 적용하는 데에 있어 어려울 수 있다.
경사 가공은 또한 큰 경사각에 대해 덜 실용적일 수 있다. 기술은 진보하고 채널은 점점 좁아지므로, 요구되는 경사각은 증가하고 이는 제조상 어려움을 제시하며 또한 평행 결정입계의 임의의 효과를 증가시킨다. 도 2는 간격 λ에 대해 상대적으로 작은 너비 W를 갖는, 채널 영역에 의해 나타내는 TFT의 개략도를 보여준다. 수학식 2에 따라, m이 1에 근접한다 할지라도, TFT(310)는 수직 길이(306)가 1λ에 근접하도록 상대적으로 큰 각 θ2를 필요로 한다. 큰 경사각(예를 들어 45도에 근접하거나 그보다 큰 경사각)은 그러한 각으로 기구를 설치하는 데 있어 실질적인 어려움을 제공한다. 더욱이, 큰 경사각에서, TFT 성능은 평행 결정입계에 의해 영향을 받을 것이다. TFT(311)에서 보여지듯이, 큰 경사각 θ2에서, 채널 전류(315)는 더 이상 평행 결정입계(317)에 실질적으로 평행하지 않는다. 대신 많은 수의 평행 결정입계들이 채널 전류와 교차하고 따라서 TFT 내의 저항을 증가시킨다. 이러한 교차의 수는 TFT 및 평행 결정입계의 위치에 좌우되고 하나의 TFT나 다른 TFT에서 다를 수 있다. 이러한 변동은 TFT 성능의 변동을 증가시키고 경사의 효과를 제한한다.
상기 문제점들을 피하기 위해, 형태 가공 TFT는 도 3에 보여지는 대로 평행 결정입계들에 평행한 전류 방향을 유지하면서도 장치 균일성을 보장하기 위해 TFT의 가장자리에 큰 경사를 줄 수 있다. 더욱이, TFT 제조 기구에 대해 결정화 기구를 경사줄 필요가 없기 때문에, 형태 가공 TFT는 경사 가공 TFT에 대비하여 더 효율적인 결정화 공정을 사용한다.
형태 가공은 또한 경사 가공에 대비하여 더 큰 패킹(packing) 효율을 이룰 수 있다. 예를 들어, 평행사변형 형태의 TFT(320)는 더 작은 패킹 요소를 갖고 경사진 TFT(310)에 비해 더 효율적으로 막을 사용한다. 경사 Wt 때문에, 경사진 TFT(310)의 효율적인 수평 길이(horizontal span)는 평행사변형 형태의 TFT(320)의 수평 길이인 W보다 상당히 크다. 결과적으로, 형태 가공된 TFT에 의해 사용되는 막의 효과적인 영역은 경사진 TFT에 의해 사용되는 영역보다 더 작고, 장치의 어느 주어진 영역에서, 경사진 TFT에 비해 더 많은 평행사변형 형태의 TFT를 패킹할 수 있다. 대안적으로, 장치에 사용되는 정해진 수의 TFT에 있어, 형태 가공된 TFT는 경사진 TFT에 비해 더 적은 결정화된 영역을 필요로 한다.
평행사변형 형태에 추가하여, 몇몇 실시예들에 따라 다른 형태들이 형태 가공 TFT에 적용될 수 있다. 몇몇 실시예에서는, TFT가 가장자리의 면들이 서로 평행하고 주기적인 결정입계에 직각을 이루는 사변형(quadrilateral)의 형태를 갖는다. 한편 사변형의 기본 가장자리는 결정입계에 대해 서로 다른 두 개의 경사각을 갖도록 위치하여, 각각의 경사각이 서로 다른 값 m을 갖는 수학식 1을 서로 만족시키도록 한다. 따라서 하부 가장자리의 수직 길이는 상부 가장자리의 수직 길이와 다를 수 있다. 예를 들어, 하나의 그러한 사변형은 상부 및 하부 가장자리가 서로 다른 경사각을 가져서 서로 평행하지 않도록 도 3의 평행사변형을 수정하여 형성될 수 있다.
또 다른 실시에에서, TFT는 하나 또는 양 가장자리가 복수의 교차하는 각을 갖는 서브-가장자리를 포함하는 형태를 갖는다. 다른 실시예에서는, TFT는 비정규적인 형태를 갖는 가장자리를 갖는다. 도 5는 몇몇 실시예에 따른 형태 가공 TFT(510)을 보여준다. TFT(510)에서, 소스 및 드레인 영역(513)에 의해 정의된, 채널 영역의 상부 및 하부 가장자리는 복수의 서브-가장자리를 포함하는 두 가장자리의 형태(소위 지그재그)의 형태를 한다. 각 서브-가장자리에 대한 경사각 θ5는 그 서브-가장자리 및 주기적인 결정입계의 방향 중에서 더 작은 각으로 정의된다. 도 5의 형태에 대한 경사각은 평행사변형의 하부 및 상부 가장자리의 수직 길이(506)가 직교하는 결정입계 사이의 간격 λ의 정배수에 근접할 수 있도록 모두 θ5와 동일하도록 선택된다. 따라서 각 θ5는 이하의 수학식 3을 만족시킨다.
[수학식 3]
수직 길이(Vertical span) = W*tan(θ)/n = mλ
여기서 n은 서브-가장자리의 개수이고, m은 정수에 근접한 값으로 선택된다. 특히 도 5에서, n의 값은 6이고, m의 값은 1에 근접한다. 몇몇 실시예에서, 서브-가장자리는 서로 다른 각을 가질 수 있다. 임의로 위치한 서로 다른 TFT 간에 교차하는 결정입계들의 대략 일정한 수를 제공하는, 다른 기하학적인 형태 또한 고려될 수 있다.
몇몇 실시예에서, 상부 및 하부 가장자리의 하나 혹은 양쪽은 경사각이 같지 않은 복수의 서브-가장자리를 포함할 수 있다. 예를 들어, 일 실시예에서, 가장자리는 "톱니" 형태를 가질 수 있고, 여기서 서브-가장자리의 경사각은 90도보다 낮은 값 및 90도의 값 사이를 번갈아 가진다. 다른 실시예에서, 서브-가장자리는 제로 경사각으로 향하는 선분과 상호 연결될 수 있으며, 따라서 제로 수직 길이를 갖는다. 다른 실시예에서, 각각의 서브-가장자리에 대해 수직 길이는 간격의 정수배이다.
몇몇 실시예에서, 막에 대해 경사지면서도 형태 가공된 TFT를 생성하기 위해 경사 가공 및 형태 가공의 결합이 적용될 수 있다. 몇몇 실시예에서, 평행사변형의 각은 크도록 선택되서, 그 각이 m의 값이 1보다 큰 정수(예를 들어 2)에 근접한 값을 갖는 수학식 1 또는 수학식 3을 만족시킨다. 비균일한 결정입계를 갖는 막에 대해서는 m에 대해 특히 더 큰 값이 바람직하다.
2D 시스템에 의해 생성된 결정화된 막에서 비균일성의 하나의 원인은 직사각형 형태의 레이저 빔의 조사 출력(power)의 비균일성일 수 있다. 2D 시스템에서, 스캔된 영역을 확장하고 스테이지 스캔 속도(stage scan velocity)를 감소시키기 위해 빔이 연장된다. 이러한 연장은 처리량(throughput rate)을 증가시키는 반면, 레이저 축에 가까운 영역에 비해 축에 먼 영역에 동일한 조사 특성(projection property)을 갖는 것은 어렵기 때문에, 조사 출력의 균일성을 감소시킬 수 있다. 따라서 빔을 연장시키는 것은 레이저 빔의 출력이 가장자리에 근접한 영역에서 감소되는 것을 유발할 수 있다. 레이저의 조사 출력의 비균일성은 또한 용융된 막 및 결과적인 결정의 특성에 비균일성을 유발할 수 있다.
몇몇 실시예에서, 결정입계의 개수의 변동의 상대적인 효과를 감소시키기 위해, 더 큰 TFT, 더 상세히는 더 큰 길이 L을 갖는 TFT가 이용된다. 더 큰 TFT는 일반적으로 더 많은 수의 수직 결정입계를 포함한다. 결과적으로, 그 특성은 많은 수의 개개의 결정입계의 특성을 평균하는 것으로부터 발생한다. 더욱이, 결정입계의 개수 중에 하나의 변동은 결정입계의 전체 개수에 상대적으로 작은 변화 및 TFT의 성능에 상대적으로 작은 변동을 가져온다.
다른 실시예에서, 장치 균일성은 장치 면적에 대해 결정 결정립 크기를 감소함에 의해 증가되므로, 더 효과적인 평균이 발생한다. 그러한 셋업은 특히 미래 디스플레이 제품 및 AMOLED 디스플레이에 유용할 수 있다. 개념상으로, 더 작은 결정립(수직 결정입계 간에 더 작은 간격)은 빔 너비(예를 들어, 빔 너비의 "단축")을 줄임으로써 얻어질 수 있으므로 측방향 성장 전면은 더 빨리 충돌한다. 감소된 빔 너비는 예를 들어 조사될 패턴의 너비를 감소시켜서, 혹은 조사 강도를 감소시키는 것과 결합해서 얻어질 수 있다. 하지만, 실제로는 사용되는 조사 시스템의 해상도(resolution) 제한 때문에 쉽지 않다. 더 높은 해상도는 오직 감소된 초점 심도(depth of focus)를 댓가로서 얻어진다. 주어진 빔 치수(예를 들어, Gen4 패널의 너비만큼 긴) 및 패널의 거칠기에서 이것이 문제이다. 비슷한 문제들이 빔이 얇은 선에 집중된 비-조사(non-projection) 시스템에서도 발견된다. 여기서, 추가적인 문제는 결정화가 펄스-투-펄스(pulse-to-pulse) 출력에 더 민감하기 때문에 가우시안(Gaussian) 빔 프로파일은 덜 선호된다는 것이다.
몇몇 실시예에서, 단축을 따라 비대칭인 강도 프로파일을 갖는 레이저 빔이 더 작은 결정립을 생성하기 위해 이용된다. 도 6(c)는 그러한 빔의 강도 프로파일의 예를 보여준다. 몇몇 실시예에서, 비대칭 빔 프로파일은 렌즈의 중심으로부터 투사 렌즈(projection lens)로 향하는 투사(incident) 빔을 이동시킴으로써 생성될 수 있다. 이러한 이동은 수차(aberration)를 유발시키고, 비대칭 강도 빔을 생성한다. 다른 실시예에서, 비대칭 빔 프로파일은 투사 빔을 빔-너비로 정의한 슬릿(slit)으로 향하게 함으로써 생성된다. 또 다른 실시예에서, 비대칭 빔은 빔의 너비 내에서 레이저 에너지의 강도를 재분배하기 위해 예를 들어 투사 렌즈, 슬릿, 호모지나이저 등과 같은 광학 요소들의 위치를 변경함에 따라 발생될 수 있다.
서로 다른 단축 빔 프로파일의 효과가 도 6에 보여진다. 도 6(a)와 같은 저강도 빔은 제한된 측방향 성장을 발생시킨다. 영역(6001)은 빔에 의해 용융된다. 빔의 제거시, 영역(6001)은 영역(6002 및 6003)으로 측방향 결정화한다. 빔의 낮은 에너지때문에, 결정화된 영역(6002 및 6003)은 서로 만나기 전에 그 결정화를 끝내고, 그 사이에 무결정화된(non-crystalized) 핵이 형성된 실리콘 영역(6004)을 형성한다. 그러므로 감소된 빔 에너지는 더 작은 측방향 결정립 성장을 발생시키나 빔 해상도의 제한은 그러한 빔의 실질적인 이용을 막는다. 핵 형성된 영역은 빔 너비를 감소시켜 회피할 수 있으나 그러한 감소는 이전에 설명된 대로 가능하지 않을 수 있다. 도 6(b)와 같은 더 높은 강도의 빔은 더 큰 측방향 성장 길이를 발생시킨다. 이 경우, 측방향으로 결정화된 영역(6005 및 6006)은 결정입계(6008)을 따라서 만나고, 핵 형성된 실리콘 영역은 없다. 몇몇 실시예에서, 낮은 강도는 완전 용융 강도의 대략 1.3배로 될 수 있고, 높은 강도는 완전 용융 강도의 대략 1.9배가 될 수 있다. 완전 용융 강도는 막의 두께 및 펄스 기간(duration)에 좌우된다. 몇몇 실시예에서, 완전 용융 강도의 일반적인 값은 대략 0.4 에서 0.9 J/cm2 이다.
하지만 도 6(c)에서 보여지는 비대칭 강도 빔은 도 6(b)와 같은 고 에너지 밀도 프로파일에 비해 더 길고 더 짧은 측방향 성장 모두를 제공할 수 있다. 구체적으로, 냉각측(즉, 도 6(c)의 좌측면)상의 성장은 고온측(즉 우측면) 보다 더 빨리 진행할 수 있으나, 반면에 핵 형성은 가장 고온의 영역에서 효과적으로 억제된다. 결과적으로, 빔의 더 낮은 강도면(즉 도 6(c)의 예에서 좌측면)상의 측방향 성장은 빔의 더 높은 강도면(즉 우측면)상의 측방향 성장보다 길다. 이것은, 영역(6012)에 대한 측방향 성장 길이 LGL1이 영역(6014)에 대한 측방향 성장 길이 LGL2보다 더 큰 비대칭 측방향 성장을 초래한다.
비대칭 강도 빔을 갖는 시스템은 예를 들어 높은 처리량을 갖는 Gen4 패널을 결정화하기 위해 사용될 수 있다. 지향적으로(directionally) 응고된 물질을 생성할 목적인 그러한 시스템에서, 샘플 병진(translation) 속도를 증가시켜 펄스 간의 병진 거리(막에 대해 빔의 상대적인 위치)를 증가시킬 수 있고 그것에 의해서 더 높은 처리량을 이룰 수 있다.
몇몇 실시예에서, 2-샷 SLS 기술을 이용하여, 비대칭 빔은 결정 결정립 크기를 감소시키는 데 사용될 수 있다. 도 7a 내지 7c는 대칭 빔을 이용한 2-샷 SLS 방법에서 빔 공정을 나타낸다. 그러한 시스템에서, 빔은 LGL과 2LGL 사이인 위치 D만큼 이동한다. 결과적인 주기적 결정입계들은 위치 D의 값만큼 이격되어 있다.
도 8a 내지 8c는 몇몇 실시예에 따라 비대칭 빔을 사용한 2-샷 SLS 방법에서 빔 공정을 나타낸다. 그러한 시스템에서, 빔은 더 큰 결정립의 방향인 좌측으로 이동한다. 2-샷 SLS 시스템에서, 위치 D의 값은 LGL2와 빔의 전체 너비인 LGL1+LGL2 사이에 있어야 한다. 결과적인 주기적 결정입계들은 위치 D의 값만큼 이격되어 있다. 위치 D'를 LGL2에 근접하도록 선택함으로써, 도 7c의 시스템의 주기적 결정입계보다 함께 더 근접한 주기적 결정입계들을 생성할 수 있다. 따라서, 초점 심도를 타협하지 않고도 더 작은 결정립들이 생성된다. 일반적으로 D'는 δ가 작도록 선택된 LGL2+δ와 동등하도록 선택되지만, 연속적인 조사 간의 오버랩은 빔의 가장자리를 따라 빔 강도에서 변동의 효과를 감소시킨다. 몇몇 실시예에서, 빔 너비는 일반적으로 4에서 10 미크론이고 δ는 일반적으로 대략 0.2 에서 0.5 미크론이다.
도 8a 내지 8c에서의 위치는 도 7a 내지 도 7c보다 더 작도록 선택되기 때문에, 도 8a 내지 8c에서의 처리량은 더 긴 결정립들을 생성하기 위해 대칭 빔을 사용하는 도 7a 내지 7c보다는 낮을 것이다. 한편, 대칭 빔을 갖는 지향성의 SLS 방법을 사용한 시스템에서, 위치는 빔 너비의 절반인 LGL보다 작도록 선택되어야 한다. 따라서, 도8a 내지 8c에서의 위치가 후자(latter) 시스템의 위치에 비슷하거나 더 크다면 8a 내지 8c에서의 처리량은 비대칭 빔을 사용한 지향성 SLS의 처리량과 비슷하거나 더 좋을 것이다.
몇몇 실시예에서, 성능 비균일성은 2차원의(2D) 레이저 빔의 출력 변동에 의해 발생된다. 이러한 형태의 비균일성을 감소시키기 위해, 몇몇 실시예에서는 더 작은 종횡비(aspect ratio)가 빔에 사용되어 빔의 너비에 대한 길이 비율을 감소시키고, 정사각형에 근접한 형태를 갖는 레이저 빔을 생성한다. 더 작은 종횡비의 빔은 렌즈 바깥쪽의 덜 완벽한 부분에 대조적으로, 빔에 초점을 맞추는 렌즈의 중앙 부분을 더 이용한다. 그러한 기술은 JSW에 의해 판매되는 2D 레이저 시스템과 같은 레이저 셋업에 특히 유용할 수 있다.
본 발명의 예시들이 보여지고 설명된 반면, 발명의 범위를 벗어나지 않고도 다양한 변화 및 수정이 행해질 수 있음은 당업자에게 명백할 것이다. 당업자들은 일상적인 실험 이상을 이용하지 않고도, 예를 들면 요소들 또는 실시예들을 결합 또는 재배열함에 의해, 여기에서 설명된 특정한 구성 및 절차의 많은 등가물을 인지하거나 확인할 수 있다. 그러한 등가물들은 발명의 범위 내에 있다고 고려되고 이하의 청구항에 의해 포함된다.
120 및 122: TFT, 125: 소스 및 드레인 영역
240: 레이저 빔 펄스, 220: 레이저 소스
270: 웨이퍼 핸들링 스테이지, 260: 기판
280b: 마스크, 295b: 투사 렌즈
320 및 321: 채널 영역, 419: 결정입계
900: 시스템, 910: 감쇠기
920: 텔레스코프, 930: 호모지나이저
940: 콘덴서 렌즈, 950: 빔 반사 요소
970b: 필드 렌즈, 1004: 수직 결정입계
1006, 1008: 수평 결정입계

Claims (22)

  1. 박막 트랜지스터(TFT)에 있어서,
    결정 기판내에 배치된 채널 영역;
    을 포함하고, 상기 결정 기판은, 서로 대략 평행하고 대략 동등한 간격 λ를 가지며 이격된 복수의 결정입계(grain broundary)들을 포함하고,
    상기 채널 영역의 형태는 비등각(non-equiangular) 다각형을 포함하고, 상기 다각형은 상기 복수의 결정입계들에 대해 실질적으로 수직하게 배향된 두 개의 대향하는 측면 가장자리들(opposing side edges) 및 상부 가장자리와 하부 가장자리를 갖고, 상기 상부 가장자리 및 상기 하부 가장자리 각각의 적어도 일부분은 0보다 크고 90도 이하인 복수의 상기 결정입계들에 대한 경사각을 갖도록 배향되어 있고, 상기 다각형에 의해 커버된(covered) 결정입계들의 수가 상기 결정 기판 내에서의 상기 채널 영역의 위치와 독립적이 되도록 상기 상부 및 하부 가장자리들 각각의 일부분에 대한 상기 경사각들이 선택되는 것을 특징으로 하는 박막 트랜지스터(TFT).
  2. 제1항에 있어서,
    상기 다각형은 오목형(concave) 다각형을 포함하는 것을 특징으로 하는 박막 트랜지스터(TFT).
  3. 제1항에 있어서,
    상기 다각형은 볼록형(convex) 다각형을 포함하는 것을 특징으로 하는 박막 트랜지스터(TFT).
  4. 제1항에 있어서,
    상기 상부 및 하부 가장자리들 각각의 일부분에 대한 경사각들은 동일한 것을 특징으로 하는 박막 트랜지스터(TFT).
  5. 제1항에 있어서,
    상기 상부 및 하부 가장자리들 각각의 일부분에 대한 경사각들은 서로 다른 것을 특징으로 하는 박막 트랜지스터(TFT).
  6. 제1항에 있어서,
    상기 다각형은 평행사변형을 포함하는 것을 특징으로 하는 박막 트랜지스터(TFT).
  7. 제6항에 있어서,
    상기 상부 및 하부 가장자리들은 실질적으로 서로 평행하고, 상기 상부 및 하부 가장자리들 각각에 대한 수직 거리(vertical span)가 상기 결정입계들 간의 간격의 대략 정수배가 되도록 상기 평행사변형의 상부 및 하부 가장자리들에 대한 경사각들이 선택되는 것을 특징으로 하는 박막 트랜지스터(TFT).
  8. 제7항에 있어서,
    상기 상부 및 하부 가장자리들에 대한 경사각 θ와, 상기 결정입계들 간의 대략 동등한 간격 λ와, 상기 두 개의 대향하는 측면 가장자리들간 거리인 W는, m이 대략 정수값을 가질 때, 방정식 W*tan(θ) = mλ를 만족시키는 것을 특징으로 하는 박막 트랜지스터(TFT).
  9. 제7항에 있어서, m은 대략 1인 것을 특징으로 하는 박막 트랜지스터(TFT).
  10. 제7항에 있어서, m은 대략 1보다 큰 정수인 것을 특징으로 하는 박막 트랜지스터(TFT).
  11. 제7항에 있어서,
    상기 다각형은 사변형(quadrilateral)을 포함하는 것을 특징으로 하는 박막 트랜지스터(TFT).
  12. 제11항에 있어서,
    상기 사변형의 상부 및 하부 가장자리들은 서로 평행하지 않고, 상기 상부 및 하부 가장자리들에 대한 수직 거리들이 상기 결정입계들 간의 간격의 대략 서로 다른 정수배들이 되도록 상기 평행사변형의 상부 및 하부 가장자리들에 대한 경사각들은 서로 다르게 선택되는 것을 특징으로 하는 박막 트랜지스터(TFT).
  13. 제12항에 있어서,
    상기 사변형의 상부 가장자리 또는 하부 가장자리에 대한 경사각 θ와, 상기 결정입계들 간의 대략 동등한 간격 λ와, 상기 두 개의 대향하는 측면 가장자리들간 거리 W는, m이 대략 정수값을 가질 때, 방정식 W*tan(θ) = mλ를 만족시키는 것을 특징으로 하는 박막 트랜지스터(TFT).
  14. 제1항에 있어서,
    상기 상부 및 하부 가장자리들 중의 하나에 각각 인접한 소스 영역 및 드레인 영역을 더 포함하는 것을 특징으로 하는 박막 트랜지스터(TFT).
  15. 제1항에 있어서,
    상기 상부 및 하부 가장자리들 중 적어도 하나는 복수의 선분들을 포함하고, 상기 선분들 중의 하나 또는 그 이상의 선분들은 상기 복수의 결정입계들에 대한 0보다 크고 90도 이하인 경사각을 가지며, 상기 다각형에 의해 커버된 결정입계들의 수가 상기 결정 기판 내에서의 채널 영역의 위치와 독립적이 되도록 상기 선분들 중의 하나 또는 그 이상의 선분들 각각에 대한 경사각들이 선택되는 것을 특징으로 하는 박막 트랜지스터(TFT).
  16. 제12항에 있어서,
    상기 선분들 중의 하나 또는 그 이상의 선분들 각각에 대한 경사각은, 상기 선분에 대한 수직 거리가 상기 결정입계들 간의 간격의 대략 정수배가 되도록 선택되는 것을 특징으로 하는 박막 트랜지스터(TFT).
  17. 제12항에 있어서,
    상기 상부 및 하부 가장자리들 중의 하나의 가장자리는 n개의 선분들로 구성되고, 상기 선분들 각각은 동일한 경사각 θ를 가지며 제1 측면 가장자리의 끝을 제2 측면 가장자리의 끝에 연결시키며, 상기 두 개의 대향하는 측면 가장자리들 간의 거리 W 및 상기 경사각 θ는, m이 정수에 근접한 값을 가질 때, 방정식 W*tan(θ)/n = mλ를 만족시키는 것을 특징으로 하는 박막 트랜지스터(TFT).
  18. 막을 처리하는 시스템에 있어서,
    레이저 빔 펄스들의 시퀀스를 제공하는 레이저 소스;
    각각의 레이저 빔 펄스를 형태화된 빔렛(beamlet) 세트로 형태화시키는 레이저 광학장치로서, 상기 빔렛들 각각은 y방향으로 정의된 길이와, x방향으로 정의된 너비와, 조사된(irradiated) 영역에서 막 두께에 걸쳐서 막을 실질적으로 용융시키는데 충분한 에너지 밀도(fluence)를 가지며, 상기 빔렛들 각각은 또한 인접한 빔렛으로부터 상기 x방향으로 일정 간격만큼 이격되어 있는 것인, 상기 레이저 광학장치; 및
    상기 막을 지지하고 적어도 상기 x 방향으로 병진이동할 수 있는 스테이지;를 포함하며,
    상기 길이와 상기 너비의 비는 대략 1인 것을 특징으로 하는 막 처리 시스템.
  19. 다결정 막을 준비하는 방법에 있어서,
    기판(상기 기판상에는 레이저 유도된 용융이 가능한 박막이 배치됨)을 제공하는 단계;
    상기 막을 조사(irradiate)하기 위한 레이저 빔을 발생시키는 단계로서, 상기 레이저 빔은 상기 막의 조사된 부분이 막 두께에 걸쳐서 용융되도록 하는 라인(line) 빔이고, 상기 막의 조사된 부분은 장축(long axis) 및 단축(short axis)를 가지며, 또한 상기 레이저 빔은 레이저 빔의 세기(intensity)가 상기 단축의 제1끝단에서 상기 단축의 제2끝단까지 변하도록 비대칭적인 세기 프로파일을 갖는 것인, 상기 레이저 빔을 발생시키는 단계;
    상기 레이저 빔을 상기 막의 제1부분에 조사하여 상기 막의 제1부분을 용융시키는 단계;
    상기 제1부분이 측방향으로 응고되도록 하는 단계로서, 상기 응고된 제1부분은 측방향으로 성장된 결정 입자(crystal grain)들의 제1열 및 제2열을 포함하고, 상기 제1열은 상기 단축의 제1끝단을 커버하는 상기 제1부분의 제1측상의 상기 장축에 평행하도록 형성되며, 상기 제2열은 상기 단축의 제2끝단을 커버하는 상기 제1부분의 제2측상의 상기 장축에 평행하도록 형성되고, 상기 단축의 방향으로 측정될 때 상기 제1열 내의 결정 입자들의 제1 평균 길이는 상기 제2열 내의 결정 입자들의 제2 평균 길이보다 큰 것인, 상기 응고 단계; 및
    상기 레이저 빔을 상기 막의 제2부분에 조사하여 상기 막의 제2부분을 용융시키는 단계로서, 상기 제2부분은 상기 제1부분에 대한 변위만큼 측방향으로 이동되어 있으며, 상기 변위는 상기 단축에 평행하고 상기 단축의 제2끝단에서 제1끝단으로의 방향으로 놓여 있으며, 또한 상기 변위의 값은 상기 제2 평균 길이보다 크고 상기 제1 평균 길이 및 제2 평균 길이의 합보다는 작은 것인, 상기 용융 단계
    를 포함하는 것을 특징으로 하는 다결정 막 준비 방법.
  20. 제19항에 있어서,
    상기 레이저 빔의 세기 프로파일은 상기 단축의 제1끝단으로부터 제2끝단까지 선형적으로 변하며, 상기 장축을 따라서는 거의 일정하게 남아있는 선형적(linear) 프로파일인 것을 특징으로 하는 다결정 막 준비 방법.
  21. 결정 기판내에 배치된 복수의 박막 트랜지스터(TFT)를 사용하는 방법에 있어서, 상기 결정 기판은 서로 대략 평행하고 대략 동등한 간격으로 이격된 복수의 결정입계들을 포함하며, 상기 박막 트랜지스터(FTF) 사용 방법은,
    상기 복수의 TFT들의 각 TFT의 채널 전류에 의해 교차되는 상기 결정입계들의 수가 대략 동일하도록 상기 채널 전류가 상기 복수의 TFT들의 각 TFT에 흐르도록 하는 단계
    를 포함하는 박막 트랜지스터(FTF) 사용 방법.
  22. 결정 기판상에 복수의 박막 트랜지스터(TFT)를 제조하는 방법에 있어서, 상기 복수의 TFT는 결정 기판내에 배치되며, 상기 결정 기판은 서로 대략 평행하고 대략 동등한 간격 λ으로 이격된 복수의 결정입계들을 가지며, 상기 박막 트랜지스터(TFT)를 제조하는 방법은,
    상기 복수의 TFT들 중의 각 TFT의 채널 영역을 비-등각 다각형을 포함하는 형태로 형성하는 단계
    를 포함하며,
    상기 다각형은 상기 복수의 결정입계들에 실질적으로 수직하게 배향된 두 개의 대향하는 측면 가장자리들 및 상부 가장자리와 하부 가장자리를 갖고, 상기 상부 및 하부 가장자리들 각각의 적어도 일부분은 상기 복수의 결정입계들에 대한 0보다 크고 90도 이하인 경사각으로 배향되어 있으며, 상기 다각형에 의해 커버된 결정입계들의 수가 상기 결정 기판 내에서의 채널 영역의 위치와 독립적이 되도록 상기 상부 및 하부 가장자리들 각각의 일부분에 대한 경사각들이 선택되는 것을 특징으로 하는 박막 트랜지스터(TFT)를 제조하는 방법.
KR1020107007922A 2007-09-25 2008-09-25 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법 KR20100074179A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US99519907P 2007-09-25 2007-09-25
US60/995,199 2007-09-25

Publications (1)

Publication Number Publication Date
KR20100074179A true KR20100074179A (ko) 2010-07-01

Family

ID=40511857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107007922A KR20100074179A (ko) 2007-09-25 2008-09-25 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법

Country Status (5)

Country Link
US (1) US8415670B2 (ko)
JP (1) JP5385289B2 (ko)
KR (1) KR20100074179A (ko)
TW (1) TWI418037B (ko)
WO (1) WO2009042784A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7985990B2 (en) * 2008-08-12 2011-07-26 Texas Instruments Incorporated Transistor layout for manufacturing process control
TWI528418B (zh) 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
JP5181396B2 (ja) * 2010-01-15 2013-04-10 独立行政法人産業技術総合研究所 単結晶育成装置および単結晶育成方法
KR101107166B1 (ko) * 2010-03-12 2012-01-25 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법
KR101777289B1 (ko) * 2010-11-05 2017-09-12 삼성디스플레이 주식회사 연속측면고상화(Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ:ＳＬＳ)를 이용한 결정화 장치
CN104465673B (zh) * 2014-12-30 2018-02-23 京东方科技集团股份有限公司 阵列基板及其制造方法、以及显示装置
CN106684091A (zh) * 2015-11-09 2017-05-17 上海和辉光电有限公司 显示面板、阵列基板及其制造方法

Family Cites Families (278)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2030468A5 (ko) 1969-01-29 1970-11-13 Thomson Brandt Csf
US4234358A (en) 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation
US4309225A (en) 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
WO1981002948A1 (en) 1980-04-10 1981-10-15 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices made therefrom
US4382658A (en) 1980-11-24 1983-05-10 Hughes Aircraft Company Use of polysilicon for smoothing of liquid crystal MOS displays
US4456371A (en) 1982-06-30 1984-06-26 International Business Machines Corporation Optical projection printing threshold leveling arrangement
US4691983A (en) 1983-10-14 1987-09-08 Hitachi, Ltd. Optical waveguide and method for making the same
US4653903A (en) 1984-01-24 1987-03-31 Canon Kabushiki Kaisha Exposure apparatus
US4639277A (en) 1984-07-02 1987-01-27 Eastman Kodak Company Semiconductor material on a substrate, said substrate comprising, in order, a layer of organic polymer, a layer of metal or metal alloy and a layer of dielectric material
JPH084067B2 (ja) 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
JPH0732124B2 (ja) 1986-01-24 1995-04-10 シャープ株式会社 半導体装置の製造方法
JPS62181419A (ja) 1986-02-05 1987-08-08 Nec Corp 多結晶シリコンの再結晶化法
US4793694A (en) 1986-04-23 1988-12-27 Quantronix Corporation Method and apparatus for laser beam homogenization
JPS62293740A (ja) 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
US4758533A (en) 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication
USRE33836E (en) 1987-10-22 1992-03-03 Mrs Technology, Inc. Apparatus and method for making large area electronic devices, such as flat panel displays and the like, using correlated, aligned dual optical systems
US5204659A (en) 1987-11-13 1993-04-20 Honeywell Inc. Apparatus and method for providing a gray scale in liquid crystal flat panel displays
JPH01256114A (ja) 1988-04-06 1989-10-12 Hitachi Ltd レーザアニール方法
JP2569711B2 (ja) 1988-04-07 1997-01-08 株式会社ニコン 露光制御装置及び該装置による露光方法
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
JP2706469B2 (ja) 1988-06-01 1998-01-28 松下電器産業株式会社 半導体装置の製造方法
US4940505A (en) 1988-12-02 1990-07-10 Eaton Corporation Method for growing single crystalline silicon with intermediate bonding agent and combined thermal and photolytic activation
JPH02283036A (ja) 1989-04-25 1990-11-20 Seiko Epson Corp 半導体装置の製造方法
US5076667A (en) 1990-01-29 1991-12-31 David Sarnoff Research Center, Inc. High speed signal and power supply bussing for liquid crystal displays
JP2802449B2 (ja) 1990-02-16 1998-09-24 三菱電機株式会社 半導体装置の製造方法
US5247375A (en) 1990-03-09 1993-09-21 Hitachi, Ltd. Display device, manufacturing method thereof and display panel
US5233207A (en) 1990-06-25 1993-08-03 Nippon Steel Corporation MOS semiconductor device formed on insulator
JP2973492B2 (ja) 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5032233A (en) 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
KR920010885A (ko) 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
US5173441A (en) 1991-02-08 1992-12-22 Micron Technology, Inc. Laser ablation deposition process for semiconductor manufacture
CA2061796C (en) 1991-03-28 2002-12-24 Kalluri R. Sarma High mobility integrated drivers for active matrix displays
JP3213338B2 (ja) 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法
US5373803A (en) 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5424244A (en) 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
US5285236A (en) 1992-09-30 1994-02-08 Kanti Jain Large-area, high-throughput, high-resolution projection imaging system
US5291240A (en) 1992-10-27 1994-03-01 Anvik Corporation Nonlinearity-compensated large-area patterning system
JPH06177034A (ja) 1992-12-03 1994-06-24 Sony Corp 半導体単結晶の成長方法
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5444302A (en) 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
JP2603418B2 (ja) 1993-02-23 1997-04-23 株式会社ジーティシー 多結晶半導体薄膜の製造方法
JP3599355B2 (ja) 1993-03-04 2004-12-08 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法
JP3357707B2 (ja) 1993-03-25 2002-12-16 三洋電機株式会社 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法
JPH076960A (ja) 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
US5453594A (en) 1993-10-06 1995-09-26 Electro Scientific Industries, Inc. Radiation beam position and emission coordination system
US5395481A (en) 1993-10-18 1995-03-07 Regents Of The University Of California Method for forming silicon on a glass substrate
KR100299292B1 (ko) 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
JP2646977B2 (ja) 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法
US5496768A (en) 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JP2630244B2 (ja) 1993-12-20 1997-07-16 日本電気株式会社 薄膜トランジスタの製造方法
JP3060813B2 (ja) 1993-12-28 2000-07-10 トヨタ自動車株式会社 レーザ加工装置
US6130009A (en) 1994-01-03 2000-10-10 Litel Instruments Apparatus and process for nozzle production utilizing computer generated holograms
JPH07249591A (ja) 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
US5456763A (en) 1994-03-29 1995-10-10 The Regents Of The University Of California Solar cells utilizing pulsed-energy crystallized microcrystalline/polycrystalline silicon
JP3072005B2 (ja) 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
US5756364A (en) 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
TW303526B (ko) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
US5844588A (en) 1995-01-11 1998-12-01 Texas Instruments Incorporated DMD modulated continuous wave light source for xerographic printer
JPH08236443A (ja) 1995-02-28 1996-09-13 Fuji Xerox Co Ltd 半導体結晶の成長方法および半導体製造装置
WO1996033839A1 (en) 1995-04-26 1996-10-31 Minnesota Mining And Manufacturing Company Method and apparatus for step and repeat exposures
US5742426A (en) 1995-05-25 1998-04-21 York; Kenneth K. Laser beam treatment pattern smoothing device and laser beam treatment pattern modulator
TW297138B (ko) 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
US6524977B1 (en) 1995-07-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Method of laser annealing using linear beam having quasi-trapezoidal energy profile for increased depth of focus
US5721606A (en) 1995-09-07 1998-02-24 Jain; Kanti Large-area, high-throughput, high-resolution, scan-and-repeat, projection patterning system employing sub-full mask
JP3348334B2 (ja) 1995-09-19 2002-11-20 ソニー株式会社 薄膜半導体装置の製造方法
JPH11513520A (ja) 1995-09-29 1999-11-16 セージ テクノロジー，インコーポレイテッド 光学デジタル媒体記録および複製システム
US6444506B1 (en) 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JPH09171971A (ja) 1995-12-21 1997-06-30 Japan Steel Works Ltd:The レーザーアニール処理装置
JP3870420B2 (ja) 1995-12-26 2007-01-17 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、エレクトロルミネッセンス装置の製造方法、表示装置の製造方法、及び電子機器の製造方法
US5858807A (en) 1996-01-17 1999-01-12 Kabushiki Kaisha Toshiba Method of manufacturing liquid crystal display device
JP3240258B2 (ja) 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
JPH09260681A (ja) 1996-03-23 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH09270393A (ja) 1996-03-29 1997-10-14 Sanyo Electric Co Ltd レーザー光照射装置
DE19707834A1 (de) 1996-04-09 1997-10-16 Zeiss Carl Fa Materialbestrahlungsgerät und Verfahren zum Betrieb von Materialbestrahlungsgeräten
US5997642A (en) 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3204986B2 (ja) 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JPH09321210A (ja) 1996-05-30 1997-12-12 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH09321310A (ja) 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3306300B2 (ja) 1996-06-20 2002-07-24 三洋電機株式会社 半導体膜のレーザーアニール方法
US5736709A (en) 1996-08-12 1998-04-07 Armco Inc. Descaling metal with a laser having a very short pulse width and high average power
JP3349355B2 (ja) * 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法
JP3917698B2 (ja) 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US5861991A (en) 1996-12-19 1999-01-19 Xerox Corporation Laser beam conditioner using partially reflective mirrors
US6020244A (en) 1996-12-30 2000-02-01 Intel Corporation Channel dopant implantation with automatic compensation for variations in critical dimension
US5986807A (en) 1997-01-13 1999-11-16 Xerox Corporation Single binary optical element beam homogenizer
US6455359B1 (en) 1997-02-13 2002-09-24 Semiconductor Energy Laboratory Co., Ltd. Laser-irradiation method and laser-irradiation device
JP4056577B2 (ja) 1997-02-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー照射方法
JPH10244390A (ja) 1997-03-04 1998-09-14 Toshiba Corp レーザ加工方法及びその装置
JP4086932B2 (ja) 1997-04-17 2008-05-14 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー処理方法
US5948291A (en) 1997-04-29 1999-09-07 General Scanning, Inc. Laser beam distributor and computer program for controlling the same
US6060327A (en) 1997-05-14 2000-05-09 Keensense, Inc. Molecular wire injection sensors
JP3503427B2 (ja) 1997-06-19 2004-03-08 ソニー株式会社 薄膜トランジスタの製造方法
JPH1125064A (ja) 1997-06-27 1999-01-29 Sony Corp 環境影響評価導出方法
JP3642546B2 (ja) 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
US6014944A (en) 1997-09-19 2000-01-18 The United States Of America As Represented By The Secretary Of The Navy Apparatus for improving crystalline thin films with a contoured beam pulsed laser
JP3943245B2 (ja) 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JP3462053B2 (ja) 1997-09-30 2003-11-05 株式会社半導体エネルギー研究所 ビームホモジェナイザーおよびレーザー照射装置およびレーザー照射方法および半導体デバイス
JPH11186189A (ja) 1997-12-17 1999-07-09 Semiconductor Energy Lab Co Ltd レーザー照射装置
WO1999031719A1 (fr) 1997-12-17 1999-06-24 Matsushita Electric Industrial Co., Ltd. Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication
TW466772B (en) 1997-12-26 2001-12-01 Seiko Epson Corp Method for producing silicon oxide film, method for making semiconductor device, semiconductor device, display, and infrared irradiating device
KR100284708B1 (ko) 1998-01-24 2001-04-02 구본준, 론 위라하디락사 실리콘박막을결정화하는방법
JP3807576B2 (ja) 1998-01-28 2006-08-09 シャープ株式会社 重合性化合物、重合性樹脂材料組成物、重合硬化物及び液晶表示装置
JPH11297852A (ja) 1998-04-14 1999-10-29 Sony Corp 半導体装置およびその製造方法
US6504175B1 (en) 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
JPH11330000A (ja) 1998-05-13 1999-11-30 Matsushita Electric Ind Co Ltd 非単結晶薄膜のレーザーアニール方法
JP2000066133A (ja) 1998-06-08 2000-03-03 Sanyo Electric Co Ltd レ―ザ―光照射装置
KR100296109B1 (ko) 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
KR100296110B1 (ko) 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR100292048B1 (ko) 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP2000010058A (ja) 1998-06-18 2000-01-14 Hamamatsu Photonics Kk 空間光変調装置
KR20010071526A (ko) 1998-07-06 2001-07-28 모리시타 요이찌 박막 트랜지스터와 액정표시장치
US6555422B1 (en) 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US6072631A (en) 1998-07-09 2000-06-06 3M Innovative Properties Company Diffractive homogenizer with compensation for spatial coherence
US6246524B1 (en) 1998-07-13 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
US6346437B1 (en) 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP3156776B2 (ja) 1998-08-03 2001-04-16 日本電気株式会社 レーザ照射方法
DE19839718A1 (de) 1998-09-01 2000-03-02 Strunk Horst P Kristallisation von Halbleiterschichten mit gepulster Laserstrahlung durch Belichtung mit einer Zweistrahlmethode
GB9819338D0 (en) 1998-09-04 1998-10-28 Philips Electronics Nv Laser crystallisation of thin films
JP4439630B2 (ja) * 1998-10-05 2010-03-24 株式会社半導体エネルギー研究所 シリンドリカルレンズアレイおよびビームホモジェナイザー
EP1744349A3 (en) 1998-10-05 2007-04-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
US6326186B1 (en) 1998-10-15 2001-12-04 Novozymes A/S Method for reducing amino acid biosynthesis inhibiting effects of a sulfonyl-urea based compound
US6081381A (en) 1998-10-26 2000-06-27 Polametrics, Inc. Apparatus and method for reducing spatial coherence and for improving uniformity of a light beam emitted from a coherent light source
US6313435B1 (en) 1998-11-20 2001-11-06 3M Innovative Properties Company Mask orbiting for laser ablated feature formation
US6120976A (en) 1998-11-20 2000-09-19 3M Innovative Properties Company Laser ablated feature formation method
KR100290787B1 (ko) 1998-12-26 2001-07-12 박종섭 반도체 메모리 소자의 제조방법
TW457553B (en) 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
JP2000208771A (ja) 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6203952B1 (en) 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
US6162711A (en) 1999-01-15 2000-12-19 Lucent Technologies, Inc. In-situ boron doped polysilicon with dual layer and dual grain structure for use in integrated circuits manufacturing
TW444247B (en) 1999-01-29 2001-07-01 Toshiba Corp Laser beam irradiating device, manufacture of non-single crystal semiconductor film, and manufacture of liquid crystal display device
JP3161450B2 (ja) 1999-02-02 2001-04-25 日本電気株式会社 基板処理装置、ガス供給方法、及び、レーザ光供給方法
US6535535B1 (en) 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
DE60029151T2 (de) 1999-03-01 2007-05-31 Fuji Photo Film Co., Ltd., Minami-Ashigara Photoelektrochemische Zelle mit einem Elektrolyten aus Flüssigkristallverbindungen
US6393042B1 (en) 1999-03-08 2002-05-21 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer and laser irradiation apparatus
US6493042B1 (en) 1999-03-18 2002-12-10 Xerox Corporation Feature based hierarchical video segmentation
JP4403599B2 (ja) 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
JP2000315652A (ja) 1999-04-30 2000-11-14 Sony Corp 半導体薄膜の結晶化方法及びレーザ照射装置
JP2000346618A (ja) 1999-06-08 2000-12-15 Sumitomo Heavy Ind Ltd 矩形ビーム用精密アライメント装置と方法
US6135632A (en) 1999-06-16 2000-10-24 Flint; Theodore R. Disposable static mixing device having check valve flaps
JP3562389B2 (ja) 1999-06-25 2004-09-08 三菱電機株式会社 レーザ熱処理装置
KR100327087B1 (ko) 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
JP4322359B2 (ja) 1999-07-08 2009-08-26 住友重機械工業株式会社 レーザ加工装置
JP2001023918A (ja) 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
JP2001023899A (ja) 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP3422290B2 (ja) 1999-07-22 2003-06-30 日本電気株式会社 半導体薄膜の製造方法
US6190985B1 (en) 1999-08-17 2001-02-20 Advanced Micro Devices, Inc. Practical way to remove heat from SOI devices
US6599788B1 (en) 1999-08-18 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW457732B (en) 1999-08-27 2001-10-01 Lumileds Lighting Bv Luminaire, optical element and method of illuminating an object
US6573531B1 (en) 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
JP2001144170A (ja) 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001151595A (ja) 1999-11-19 2001-06-05 Murata Mfg Co Ltd 単結晶製造方法および製造装置
US6368945B1 (en) 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6531681B1 (en) 2000-03-27 2003-03-11 Ultratech Stepper, Inc. Apparatus having line source of radiant energy for exposing a substrate
US6274488B1 (en) 2000-04-12 2001-08-14 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
GB0009280D0 (en) 2000-04-15 2000-05-31 Koninkl Philips Electronics Nv Method of cystallising a semiconductor film
JP4588167B2 (ja) 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6521492B2 (en) 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US6577380B1 (en) 2000-07-21 2003-06-10 Anvik Corporation High-throughput materials processing system
TW452892B (en) 2000-08-09 2001-09-01 Lin Jing Wei Re-crystallization method of polysilicon thin film of thin film transistor
US6451631B1 (en) 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
US6737672B2 (en) 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
DE10042733A1 (de) 2000-08-31 2002-03-28 Inst Physikalische Hochtech Ev Multikristalline laserkristallisierte Silicium-Dünnschicht-Solarzelle auf transparentem Substrat
US20020151115A1 (en) 2000-09-05 2002-10-17 Sony Corporation Process for production of thin film, semiconductor thin film, semiconductor device, process for production of semiconductor thin film, and apparatus for production of semiconductor thin film
US6445359B1 (en) 2000-09-29 2002-09-03 Hughes Electronics Corporation Low noise block down converter adapter with built-in multi-switch for a satellite dish antenna
EP1256977B1 (en) 2000-10-06 2012-02-29 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for producing a polycrystalline silicon film
MXPA02005590A (es) 2000-10-10 2002-09-30 Univ Columbia Metodo y aparato para procesar capas de metal delgadas.
US6582827B1 (en) 2000-11-27 2003-06-24 The Trustees Of Columbia University In The City Of New York Specialized substrates for use in sequential lateral solidification processing
CN1200320C (zh) 2000-11-27 2005-05-04 纽约市哥伦比亚大学托管会 用激光结晶化法加工衬底上半导体薄膜区域的方法和掩模投影系统
US7217605B2 (en) 2000-11-29 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method of manufacturing a semiconductor device
TWI313059B (ko) 2000-12-08 2009-08-01 Sony Corporatio
WO2002050917A1 (en) 2000-12-21 2002-06-27 Koninklijke Philips Electronics N.V. Thin film transistors
KR100400510B1 (ko) 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
US6621044B2 (en) 2001-01-18 2003-09-16 Anvik Corporation Dual-beam materials-processing system
JP4732599B2 (ja) 2001-01-26 2011-07-27 株式会社日立製作所 薄膜トランジスタ装置
JP2002222944A (ja) * 2001-01-26 2002-08-09 Kitakiyuushiyuu Techno Center:Kk 半導体素子
DE10103670A1 (de) 2001-01-27 2002-08-01 Christiansen Jens I Erzeugung kristalliner Si-Schichten mit (100)-Textur durch Laserbeschuß amorpher Si-Schichten auf einem Substrat
JP4744700B2 (ja) 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US6573163B2 (en) 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US6495405B2 (en) 2001-01-29 2002-12-17 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
JP2002231628A (ja) 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
TW521310B (en) 2001-02-08 2003-02-21 Toshiba Corp Laser processing method and apparatus
JP4291539B2 (ja) 2001-03-21 2009-07-08 シャープ株式会社 半導体装置およびその製造方法
JP2002353159A (ja) 2001-03-23 2002-12-06 Sumitomo Heavy Ind Ltd 処理装置及び方法
US7061959B2 (en) 2001-04-18 2006-06-13 Tcz Gmbh Laser thin film poly-silicon annealing system
US7167499B2 (en) 2001-04-18 2007-01-23 Tcz Pte. Ltd. Very high energy, high stability gas discharge laser surface treatment system
US6908835B2 (en) 2001-04-19 2005-06-21 The Trustees Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
TW480735B (en) 2001-04-24 2002-03-21 United Microelectronics Corp Structure and manufacturing method of polysilicon thin film transistor
JP5025057B2 (ja) 2001-05-10 2012-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100379361B1 (ko) 2001-05-30 2003-04-07 엘지.필립스 엘시디 주식회사 실리콘막의 결정화 방법
KR100558678B1 (ko) 2001-06-01 2006-03-10 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법
KR100424593B1 (ko) 2001-06-07 2004-03-27 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
SG108262A1 (en) 2001-07-06 2005-01-28 Inst Data Storage Method and apparatus for cutting a multi-layer substrate by dual laser irradiation
KR100662494B1 (ko) 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
KR100487426B1 (ko) 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
JP4637410B2 (ja) 2001-07-17 2011-02-23 シャープ株式会社 半導体基板の製造方法及び半導体装置
JP4109026B2 (ja) 2001-07-27 2008-06-25 東芝松下ディスプレイテクノロジー株式会社 アレイ基板を製造する方法およびフォトマスク
WO2003018882A1 (en) 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
SG120880A1 (en) 2001-08-31 2006-04-26 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
TW582062B (en) 2001-09-14 2004-04-01 Sony Corp Laser irradiation apparatus and method of treating semiconductor thin film
JP3903761B2 (ja) 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
JP2002203809A (ja) 2001-10-25 2002-07-19 Hitachi Ltd 半導体装置及びその製造方法
US6767804B2 (en) 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
JP3980465B2 (ja) 2001-11-09 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6526585B1 (en) 2001-12-21 2003-03-04 Elton E. Hill Wet smoke mask
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3671010B2 (ja) * 2002-02-18 2005-07-13 三洋電機株式会社 半導体膜のレーザーアニール方法
US7002668B2 (en) 2002-03-08 2006-02-21 Rivin Eugeny I Stage positioning unit for photo lithography tool and for the like
JP2003297746A (ja) * 2002-03-22 2003-10-17 Ind Technol Res Inst Ｔｆｔ形成方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6792029B2 (en) 2002-03-27 2004-09-14 Sharp Laboratories Of America, Inc. Method of suppressing energy spikes of a partially-coherent beam
AU2003220611A1 (en) 2002-04-01 2003-10-20 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
US7192479B2 (en) 2002-04-17 2007-03-20 Sharp Laboratories Of America, Inc. Laser annealing mask and method for smoothing an annealed surface
US6860939B2 (en) 2002-04-23 2005-03-01 Sharp Laboratories Of America, Inc. Semiconductor crystal-structure-processed mechanical devices, and methods and systems for making
US6984573B2 (en) 2002-06-14 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and apparatus
JP2004031809A (ja) 2002-06-27 2004-01-29 Toshiba Corp フォトマスク及び半導体薄膜の結晶化方法
JP4879486B2 (ja) 2002-08-19 2012-02-22 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上のフィルム領域をレーザ結晶化処理してほぼ均一にするプロセス及びシステム、及びこのフィルム領域の構造
CN100459041C (zh) 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和系统
WO2004017382A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity within areas in such regions and edge areas thereof, and a structure of such film regions
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
JP2004087535A (ja) 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
JP4474108B2 (ja) 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
TW569350B (en) 2002-10-31 2004-01-01 Au Optronics Corp Method for fabricating a polysilicon layer
KR100646160B1 (ko) 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법
WO2004075263A2 (en) 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
US20040169176A1 (en) 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
EP1468774B1 (en) 2003-02-28 2009-04-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
KR100618184B1 (ko) 2003-03-31 2006-08-31 비오이 하이디스 테크놀로지 주식회사 결정화 방법
TWI227913B (en) 2003-05-02 2005-02-11 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
JP4470395B2 (ja) 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
JP4015068B2 (ja) 2003-06-17 2007-11-28 株式会社東芝 半導体装置の製造方法
KR100587368B1 (ko) 2003-06-30 2006-06-08 엘지.필립스 엘시디 주식회사 Ｓｌｓ 결정화 장치
TWI294648B (en) 2003-07-24 2008-03-11 Au Optronics Corp Method for manufacturing polysilicon film
US7078793B2 (en) 2003-08-29 2006-07-18 Infineon Technologies Ag Semiconductor memory module
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7364952B2 (en) 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029548A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
WO2005029550A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029547A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
KR100971951B1 (ko) 2003-09-17 2010-07-23 엘지디스플레이 주식회사 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
JP2005129769A (ja) 2003-10-24 2005-05-19 Hitachi Ltd 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
US7226819B2 (en) 2003-10-28 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Methods for forming wiring and manufacturing thin film transistor and droplet discharging method
JP2005159162A (ja) * 2003-11-27 2005-06-16 Toshiba Matsushita Display Technology Co Ltd 表示装置及びその製造方法
KR100572519B1 (ko) 2003-12-26 2006-04-19 엘지.필립스 엘시디 주식회사 레이저 결정화 공정용 마스크 및 상기 마스크를 이용한레이저 결정화 공정
KR100698056B1 (ko) 2003-12-26 2007-03-23 엘지.필립스 엘시디 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
US7199397B2 (en) 2004-05-05 2007-04-03 Au Optronics Corporation AMOLED circuit layout
US7629234B2 (en) 2004-06-18 2009-12-08 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots with joint velocity profiling
US7633034B2 (en) 2004-06-18 2009-12-15 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laser beam spots overlapping lengthwise on a structure
KR100689315B1 (ko) 2004-08-10 2007-03-08 엘지.필립스 엘시디 주식회사 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법
WO2006055003A1 (en) 2004-11-18 2006-05-26 The Trustees Of Columbia University In The City Ofnew York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP5121118B2 (ja) 2004-12-08 2013-01-16 株式会社ジャパンディスプレイイースト 表示装置
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
KR101250629B1 (ko) 2005-08-16 2013-04-03 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 고주파 레이저를 사용하는 박막의 균일한 순차적 측면 고상화를 위한 시스템 및 방법
JP2009505432A (ja) 2005-08-16 2009-02-05 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のハイ・スループット結晶化
KR101132404B1 (ko) 2005-08-19 2012-04-03 삼성전자주식회사 다결정 실리콘 박막의 제조 방법 및 이를 포함하는 박막트랜지스터의 제조 방법
US7192818B1 (en) 2005-09-22 2007-03-20 National Taiwan University Polysilicon thin film fabrication method
JP2007123445A (ja) * 2005-10-26 2007-05-17 Sharp Corp レーザビーム投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
JP4680850B2 (ja) 2005-11-16 2011-05-11 三星モバイルディスプレイ株式會社 薄膜トランジスタ及びその製造方法
JP2009518864A (ja) 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
KR101191404B1 (ko) 2006-01-12 2012-10-16 삼성디스플레이 주식회사 실리콘 결정화용 마스크와 이를 이용한 실리콘 결정화 방법및 표시 장치
US7560321B2 (en) 2006-03-17 2009-07-14 Advanced Lcd Technologies Development Center Co., Ltd. Crystallization method, thin film transistor manufacturing method, thin film transistor, display, and semiconductor device
TWI285434B (en) * 2006-03-17 2007-08-11 Ind Tech Res Inst Thin film transistor device with high symmetry
CN101622722B (zh) 2007-02-27 2012-11-21 卡尔蔡司激光器材有限责任公司 连续涂覆设备、生产晶态薄膜和太阳电池的方法
JP5041519B2 (ja) 2007-05-01 2012-10-03 ヤンマー株式会社 芝刈機
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films

Also Published As

Publication number Publication date
US8415670B2 (en) 2013-04-09
JP5385289B2 (ja) 2014-01-08
WO2009042784A1 (en) 2009-04-02
TW200939481A (en) 2009-09-16
JP2010541250A (ja) 2010-12-24
TWI418037B (zh) 2013-12-01
US20100270557A1 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
KR101287314B1 (ko) 막 처리 시스템과 방법, 및 박막
TWI435388B (zh) 薄膜之線性掃描連續橫向固化
TWI524384B (zh) 薄膜層之高產能結晶化
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
JP5519150B2 (ja) 高周波レーザを用いた薄膜の均一な逐次的横方向結晶化のためのシステム及び方法
US8802580B2 (en) Systems and methods for the crystallization of thin films
US20020102824A1 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-si films
JP5385289B2 (ja) 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
WO2005029543A2 (en) Laser-irradiated thin films having variable thickness
JP2015167264A (ja) 非周期パルス逐次的横方向結晶化のためのシステムおよび方法
KR101108169B1 (ko) 연속 측면 결정화용 마스크 및 이를 구비하는 연속 측면 결정화 장치
JP2007281465A (ja) 多結晶膜の形成方法
US8614471B2 (en) Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI556284B (zh) 非週期性脈衝連續橫向結晶之系統及方法
KR20080080791A (ko) 마스크 및 이를 이용한 폴리 실리콘 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application