JP2630244B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2630244B2 JP2630244B2 JP5344959A JP34495993A JP2630244B2 JP 2630244 B2 JP2630244 B2 JP 2630244B2 JP 5344959 A JP5344959 A JP 5344959A JP 34495993 A JP34495993 A JP 34495993A JP 2630244 B2 JP2630244 B2 JP 2630244B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- crystal grain
- heat treatment
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】薄膜トランジスタは、石英ガラス等の絶
縁基板上にシリコン等の半導体薄膜を形成し、チャンネ
ルが形成されるチャンネル形成領域、ソース，ドレイン
領域を形成し、ＭＯＳ型のトランジスタを構成する半導
体装置である。多結晶半導体膜をチャンネル形成領域と
する薄膜トランジスタは絶縁基板上に容易に形成できる
ことから、ＳＲＡＭの負荷素子として、あるいは液晶表
示装置のスイッチングトランジスタ、駆動回路等として
幅広く応用されている。しかし、チャンネル形成領域の
結晶粒界がトランジスタ特性を大きく低下させているの
で、結晶粒の大粒径化、あるいは結晶粒径、結晶粒の位
置を制御する手法が広く検討されている。
縁基板上にシリコン等の半導体薄膜を形成し、チャンネ
ルが形成されるチャンネル形成領域、ソース，ドレイン
領域を形成し、ＭＯＳ型のトランジスタを構成する半導
体装置である。多結晶半導体膜をチャンネル形成領域と
する薄膜トランジスタは絶縁基板上に容易に形成できる
ことから、ＳＲＡＭの負荷素子として、あるいは液晶表
示装置のスイッチングトランジスタ、駆動回路等として
幅広く応用されている。しかし、チャンネル形成領域の
結晶粒界がトランジスタ特性を大きく低下させているの
で、結晶粒の大粒径化、あるいは結晶粒径、結晶粒の位
置を制御する手法が広く検討されている。
【０００３】結晶粒の位置を制御する１つの方法とし
て、特開昭６０−３７７２１号公報に開示されているよ
うな量子アニール法と呼ばれる方法がある。この方法
は、レーザ光などのエネルギー光線を微細な図形に加工
した光線を非晶質半導体層に照射することにより、非晶
質半導体膜あるいは多結晶半導体膜を結晶化し、結晶粒
の位置を制御する試みである。
て、特開昭６０−３７７２１号公報に開示されているよ
うな量子アニール法と呼ばれる方法がある。この方法
は、レーザ光などのエネルギー光線を微細な図形に加工
した光線を非晶質半導体層に照射することにより、非晶
質半導体膜あるいは多結晶半導体膜を結晶化し、結晶粒
の位置を制御する試みである。
【０００４】また、結晶粒径を制御する試みとして、図
６に示すような選択核形成法がある。以降、図６を参照
しながら選択核形成法について説明する。石英基板等の
絶縁基板１上にジシランガスを用い、４７５℃程度で減
圧化学成長法により非晶質シリコン２を形成する。その
後、保護酸化膜３を５０ｎｍ堆積し、次いでレーザの遮
光膜としてシリコン膜４を２００ｎｍスパッタ後、スパ
ッタシリコン膜の特定部分に１μｍ以下の窓を開口する
（図６（ａ））。この後、ＸｅＣｌエキシマレーザを照
射する。このレーザ光では、シリコン膜での吸収係数が
非常に高いので、開口部の非晶質シリコン表面部分のみ
がアニールされて、この領域に、微結晶シリコン核５が
数個形成される。次に、スパッタシリコン膜４、保護酸
化膜３を除去した後、６００℃の窒素中で熱処理する
と、シードとなる微結晶５の周囲に結晶化した領域６が
広がる（図６（ｂ））。シード領域の結晶粒の中で、成
長速度の速いものが選択的に非晶質領域に広がるので、
基本的には、単一あるいは２個程度の結晶粒がシード領
域から発生・成長してゆくと考えて良い。このようにし
て膜全体の結晶化を完了させる。以上の工程は選択核形
成法と呼ばれている。この方法により、結晶粒の位置を
任意の場所に設定できる。また、結晶粒径はシード部分
以外の核発生により制限されるが、諸条件を最適化する
ことにより結晶粒径は４〜５μｍとなり、従来の固相成
長法で形成した多結晶シリコンの結晶粒径である１〜２
μｍに比べてはるかに大きくできる。
６に示すような選択核形成法がある。以降、図６を参照
しながら選択核形成法について説明する。石英基板等の
絶縁基板１上にジシランガスを用い、４７５℃程度で減
圧化学成長法により非晶質シリコン２を形成する。その
後、保護酸化膜３を５０ｎｍ堆積し、次いでレーザの遮
光膜としてシリコン膜４を２００ｎｍスパッタ後、スパ
ッタシリコン膜の特定部分に１μｍ以下の窓を開口する
（図６（ａ））。この後、ＸｅＣｌエキシマレーザを照
射する。このレーザ光では、シリコン膜での吸収係数が
非常に高いので、開口部の非晶質シリコン表面部分のみ
がアニールされて、この領域に、微結晶シリコン核５が
数個形成される。次に、スパッタシリコン膜４、保護酸
化膜３を除去した後、６００℃の窒素中で熱処理する
と、シードとなる微結晶５の周囲に結晶化した領域６が
広がる（図６（ｂ））。シード領域の結晶粒の中で、成
長速度の速いものが選択的に非晶質領域に広がるので、
基本的には、単一あるいは２個程度の結晶粒がシード領
域から発生・成長してゆくと考えて良い。このようにし
て膜全体の結晶化を完了させる。以上の工程は選択核形
成法と呼ばれている。この方法により、結晶粒の位置を
任意の場所に設定できる。また、結晶粒径はシード部分
以外の核発生により制限されるが、諸条件を最適化する
ことにより結晶粒径は４〜５μｍとなり、従来の固相成
長法で形成した多結晶シリコンの結晶粒径である１〜２
μｍに比べてはるかに大きくできる。
【０００５】その後、単結晶領域に薄膜トランジスタを
以降の工程により形成する。まず、チャンネル形成領域
１２を基本的には単一の結晶粒となる位置にパターンニ
ングして形成後、ゲート酸化膜８及び多結晶シリコンを
堆積した後に、リン拡散法により低抵抗化し、パターン
ニングしてゲート電極９を形成する。イオン注入によ
り、ソース領域１０、ドレイン領域１１を形成する。層
間膜１３を堆積した後に、９００℃程度の熱処理を施
し、層間膜のリフロー、ソース，ドレイン領域の不純物
の活性化を行う（図６（ｃ））。その後、コンタクトホ
ールを開口し、アルミをスパッタリングした後にパター
ンニングして配線を形成し、水素雰囲気中、４００℃程
度で水素アロイを行い、薄膜トランジスタを完成する。
作製した薄膜トランジスタは、サイズを結晶粒径以下に
することにより、基本的には、チャンネル領域に結晶粒
界を含まないようにできるので、非常に高い移動度が得
られる。例えば、ｎ−ｃｈで、通常のシードを用いない
方法では６０ｃｍ2／Ｖｓであったものが、この選択核
成長法を用いると、１５０ｃｍ2／Ｖｓ以上と高移動度
が得られる。
以降の工程により形成する。まず、チャンネル形成領域
１２を基本的には単一の結晶粒となる位置にパターンニ
ングして形成後、ゲート酸化膜８及び多結晶シリコンを
堆積した後に、リン拡散法により低抵抗化し、パターン
ニングしてゲート電極９を形成する。イオン注入によ
り、ソース領域１０、ドレイン領域１１を形成する。層
間膜１３を堆積した後に、９００℃程度の熱処理を施
し、層間膜のリフロー、ソース，ドレイン領域の不純物
の活性化を行う（図６（ｃ））。その後、コンタクトホ
ールを開口し、アルミをスパッタリングした後にパター
ンニングして配線を形成し、水素雰囲気中、４００℃程
度で水素アロイを行い、薄膜トランジスタを完成する。
作製した薄膜トランジスタは、サイズを結晶粒径以下に
することにより、基本的には、チャンネル領域に結晶粒
界を含まないようにできるので、非常に高い移動度が得
られる。例えば、ｎ−ｃｈで、通常のシードを用いない
方法では６０ｃｍ2／Ｖｓであったものが、この選択核
成長法を用いると、１５０ｃｍ2／Ｖｓ以上と高移動度
が得られる。
【０００６】
【発明が解決しようとする課題】トランジスタサイズが
結晶粒径と同程度以上の場合、１つのトランジスタのチ
ャンネル形成領域に、数個の結晶粒が存在することは不
可避である。この場合、必ずしも核形成の位置自体を制
御する必要はなく、結晶粒の大粒径化、チャンネル領域
内の結晶粒界の密度低減が肝要である。大粒径化の方法
として、量子アニール法を用いる場合は、リソグラフィ
ー工程を用いないので、工程は簡易ではあるが、再結晶
化後、シリコン膜表面にうねり、凹凸が生じ、ＴＦＴ特
性の低下をもたらす。これを避けるために、非晶質シリ
コン上に酸化膜を堆積した後にアニールする方法が検討
されているが、この方法では、酸化膜から酸素が多結晶
シリコン中に拡散して、移動度を大きく低下させるとい
う問題がある。チャンネル形成領域の単結晶化を目的と
した前記のレーザ光を用いた局所アニールによる選択核
形成法では、核形成後、炉内でアニールして結晶化する
ために、量子アニール法で問題となるような表面荒れは
起こらない。しかし、特定部分に遮光膜を設けてパター
ンニングするために、リソグラフィー、エッチング工程
が必要であり、工程が複雑になるという問題点がある。
結晶粒径と同程度以上の場合、１つのトランジスタのチ
ャンネル形成領域に、数個の結晶粒が存在することは不
可避である。この場合、必ずしも核形成の位置自体を制
御する必要はなく、結晶粒の大粒径化、チャンネル領域
内の結晶粒界の密度低減が肝要である。大粒径化の方法
として、量子アニール法を用いる場合は、リソグラフィ
ー工程を用いないので、工程は簡易ではあるが、再結晶
化後、シリコン膜表面にうねり、凹凸が生じ、ＴＦＴ特
性の低下をもたらす。これを避けるために、非晶質シリ
コン上に酸化膜を堆積した後にアニールする方法が検討
されているが、この方法では、酸化膜から酸素が多結晶
シリコン中に拡散して、移動度を大きく低下させるとい
う問題がある。チャンネル形成領域の単結晶化を目的と
した前記のレーザ光を用いた局所アニールによる選択核
形成法では、核形成後、炉内でアニールして結晶化する
ために、量子アニール法で問題となるような表面荒れは
起こらない。しかし、特定部分に遮光膜を設けてパター
ンニングするために、リソグラフィー、エッチング工程
が必要であり、工程が複雑になるという問題点がある。
【０００７】本発明の目的は、このような従来の問題点
を解決して、非晶質シリコンの結晶化時の結晶粒径分布
および結晶粒界の位置の制御をリソグラフィー法を用い
ることなく簡易に行い、かくしてＴＦＴ特性の向上とば
らつきの低減を図ることにある。
を解決して、非晶質シリコンの結晶化時の結晶粒径分布
および結晶粒界の位置の制御をリソグラフィー法を用い
ることなく簡易に行い、かくしてＴＦＴ特性の向上とば
らつきの低減を図ることにある。
【０００８】
【課題を解決するための手段】本発明は、非晶質半導体
膜上に、特定の周期でドット状に局所的に熱処理を施し
て結晶核を形成させた後、膜全体に熱処理を施して固相
成長させて得られた多結晶半導体膜をチャンネル形成領
域とし、かつソース端部に結晶粒界を存在させ、ドレイ
ン端部には結晶粒界を存在させないように核形成位置を
定めることを特徴とする薄膜トランジスタの製造方法で
ある。ここで、ドット状の局所的な熱処理は、エネルギ
ー光線を格子点状に加工して非晶質半導体膜に照射する
ことにより行うか、あるいはエネルギー光線を集束させ
て非晶質半導体膜の周期的な位置に照射することにより
行うことが好ましい。
膜上に、特定の周期でドット状に局所的に熱処理を施し
て結晶核を形成させた後、膜全体に熱処理を施して固相
成長させて得られた多結晶半導体膜をチャンネル形成領
域とし、かつソース端部に結晶粒界を存在させ、ドレイ
ン端部には結晶粒界を存在させないように核形成位置を
定めることを特徴とする薄膜トランジスタの製造方法で
ある。ここで、ドット状の局所的な熱処理は、エネルギ
ー光線を格子点状に加工して非晶質半導体膜に照射する
ことにより行うか、あるいはエネルギー光線を集束させ
て非晶質半導体膜の周期的な位置に照射することにより
行うことが好ましい。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。参考例 図１は本発明の一参考例を工程順に説明するための平面
図、図２は本参考例により得られる薄膜トランジスタの
断面図であり、同図に従って、本参考例を説明する。石
英基板１上に減圧化学成長法により、ジシランを用い
て、非晶質シリコン２を８０ｎｍ堆積する。この後、図
１（ａ）のように、回折格子を用いて、ＸｅＣｌエキシ
マレーザを格子状にホログラフィー加工して照射した。
格子点間隔は１〜８μｍ間隔とし（図１では４μｍ間隔
のものを示した。）、ウエハ全面に照射するために、Ｘ
方向、Ｙ方向にビーム照射領域が重なるようにシフトし
て照射した。照射エネルギーは、点状の照射領域（シー
ド領域）５に、微結晶が数個発生するように、１８０ｍ
Ｊ／ｃｍ２に設定した。その後、窒素雰囲気中、６００
℃の熱処理により、膜全体を結晶化した。結晶化は、図
１（ｂ）のように、照射領域（シード領域）５内の微結
晶シリコンを核として結晶成長させ、隣接するシードか
ら成長してきた結晶粒６と接触したときに成長が停止す
る。以降の工程は、図１（ｂ）の枠１２をチャンネル形
成領域とし、従来例と同様にして図２にその断面を示す
ような薄膜トランジスタを作製した。
て詳細に説明する。参考例 図１は本発明の一参考例を工程順に説明するための平面
図、図２は本参考例により得られる薄膜トランジスタの
断面図であり、同図に従って、本参考例を説明する。石
英基板１上に減圧化学成長法により、ジシランを用い
て、非晶質シリコン２を８０ｎｍ堆積する。この後、図
１（ａ）のように、回折格子を用いて、ＸｅＣｌエキシ
マレーザを格子状にホログラフィー加工して照射した。
格子点間隔は１〜８μｍ間隔とし（図１では４μｍ間隔
のものを示した。）、ウエハ全面に照射するために、Ｘ
方向、Ｙ方向にビーム照射領域が重なるようにシフトし
て照射した。照射エネルギーは、点状の照射領域（シー
ド領域）５に、微結晶が数個発生するように、１８０ｍ
Ｊ／ｃｍ２に設定した。その後、窒素雰囲気中、６００
℃の熱処理により、膜全体を結晶化した。結晶化は、図
１（ｂ）のように、照射領域（シード領域）５内の微結
晶シリコンを核として結晶成長させ、隣接するシードか
ら成長してきた結晶粒６と接触したときに成長が停止す
る。以降の工程は、図１（ｂ）の枠１２をチャンネル形
成領域とし、従来例と同様にして図２にその断面を示す
ような薄膜トランジスタを作製した。
【００１０】本参考例で得られた薄膜トランジスタの移
動度とシード間隔との関係を図３に示す。図３から明ら
かなように、本参考例の方法では、シード間隔３μｍか
ら７μｍまで移動度が向上し、シード間隔４μｍ程度で
移動動が最大値の１４０ｃｍ２／Ｖｓとなっている。シ
ード領域間隔が広すぎると、シード領域から核発生した
結晶粒６間に残された非晶質シリコン領域２から核発生
した結晶粒のために、大粒径化が妨げられ、移動度の低
下をもたらすと考えられる。シード領域間隔の最適値
は、シード形成の方法、非晶質シリコンの形成条件、非
晶質シリコン膜厚、固相成長条件等にもよるので、それ
らのプロセス条件の中での最適化が必要である。
動度とシード間隔との関係を図３に示す。図３から明ら
かなように、本参考例の方法では、シード間隔３μｍか
ら７μｍまで移動度が向上し、シード間隔４μｍ程度で
移動動が最大値の１４０ｃｍ２／Ｖｓとなっている。シ
ード領域間隔が広すぎると、シード領域から核発生した
結晶粒６間に残された非晶質シリコン領域２から核発生
した結晶粒のために、大粒径化が妨げられ、移動度の低
下をもたらすと考えられる。シード領域間隔の最適値
は、シード形成の方法、非晶質シリコンの形成条件、非
晶質シリコン膜厚、固相成長条件等にもよるので、それ
らのプロセス条件の中での最適化が必要である。
【００１１】以上述べたように、本参考例で述べた方法
では、シード領域を４μｍ程度の等間隔の格子状に配置
することにより、大粒径化が可能であるという特徴があ
る。また、この方法によれば従来例では必要であった遮
光膜堆積、リソグラフィー工程、エッチング工程等の複
雑な工程を必要とせず、はるかに簡易な工程で周期的な
シード領域を形成できる。また、量子アニール法で問題
となる表面荒れは、従来例の選択核形成法と同様に起こ
らない。
では、シード領域を４μｍ程度の等間隔の格子状に配置
することにより、大粒径化が可能であるという特徴があ
る。また、この方法によれば従来例では必要であった遮
光膜堆積、リソグラフィー工程、エッチング工程等の複
雑な工程を必要とせず、はるかに簡易な工程で周期的な
シード領域を形成できる。また、量子アニール法で問題
となる表面荒れは、従来例の選択核形成法と同様に起こ
らない。
【００１２】なお、シード形成のためのアニール工程
は、集束電子線、イオンビーム等によるアニール処理を
適用してもよい。また、多結晶シリコン膜表面のみをレ
ーザ照射により溶融させる方法を用いると、結晶粒径、
配向性を変化させることなく、結晶粒内の結晶欠陥が低
減できて、移動度が２００ｃｍ2／Ｖｓ程度となり、さ
らにＴＦＴ特性向上が可能である。
は、集束電子線、イオンビーム等によるアニール処理を
適用してもよい。また、多結晶シリコン膜表面のみをレ
ーザ照射により溶融させる方法を用いると、結晶粒径、
配向性を変化させることなく、結晶粒内の結晶欠陥が低
減できて、移動度が２００ｃｍ2／Ｖｓ程度となり、さ
らにＴＦＴ特性向上が可能である。
【００１３】実施例１ 本発明を液晶表示装置に用いられる、駆動回路を構成す
るトランジスタ、及び画素部のスイッチングトランジス
タに適用した例を図４を参照して説明する。下地透明基
板上の画素部スイッチングトランジスタが形成される領
域に、遮光膜を形成し、下地酸化膜を堆積した後に、参
考例と同様の条件で、非晶質シリコン膜を堆積する。そ
の後、周辺駆動回路を構成するトランジスタ及び画素部
トランジスタに集束電子線を照射して核形成を行った。
駆動回路を構成するトランジスタはゲート長８μｍ、画
素部のトランジスタはゲート長８μｍ、オフセット長１
μｍとする。駆動回路トランジスタでは、核間距離は参
考例で述べたように３〜７μｍに設定し、ソース端部に
は結晶粒界が存在し、ドレイン端部に結晶粒界が存在し
ない図４（ａ）の枠１２の位置になるように核形成位置
を定めた。画素部トランジスタでは、ゲート端部が１つ
の結晶となる図４（ｂ）の枠１６の位置になるように核
形成した。核形成は、すべての画素部トランジスタに核
形成が行われるように、画素部トランジスタの配置周期
５０μｍで、画素全領域間隔に核形成した。なお、ウエ
ハの位置合わせは、遮光膜の層の目合わせマークを用い
て行った。以降の工程は、従来の薄膜トランジスタと同
様である。アルミ配線形成後に、プラズマ水素化処理を
行った。
るトランジスタ、及び画素部のスイッチングトランジス
タに適用した例を図４を参照して説明する。下地透明基
板上の画素部スイッチングトランジスタが形成される領
域に、遮光膜を形成し、下地酸化膜を堆積した後に、参
考例と同様の条件で、非晶質シリコン膜を堆積する。そ
の後、周辺駆動回路を構成するトランジスタ及び画素部
トランジスタに集束電子線を照射して核形成を行った。
駆動回路を構成するトランジスタはゲート長８μｍ、画
素部のトランジスタはゲート長８μｍ、オフセット長１
μｍとする。駆動回路トランジスタでは、核間距離は参
考例で述べたように３〜７μｍに設定し、ソース端部に
は結晶粒界が存在し、ドレイン端部に結晶粒界が存在し
ない図４（ａ）の枠１２の位置になるように核形成位置
を定めた。画素部トランジスタでは、ゲート端部が１つ
の結晶となる図４（ｂ）の枠１６の位置になるように核
形成した。核形成は、すべての画素部トランジスタに核
形成が行われるように、画素部トランジスタの配置周期
５０μｍで、画素全領域間隔に核形成した。なお、ウエ
ハの位置合わせは、遮光膜の層の目合わせマークを用い
て行った。以降の工程は、従来の薄膜トランジスタと同
様である。アルミ配線形成後に、プラズマ水素化処理を
行った。
【００１４】本実施例の駆動回路を構成するトランジス
タの出力特性を図５に示す。図中、（ａ）は従来例によ
って結晶粒界の位置を制御することなくアニールを行っ
た場合、（ｂ）は本実施例による場合を示す。特性を比
較してわかるように、移動度の増加に伴い、オン電流が
増加しているだけでなく、ソース，ドレイン間耐圧が向
上している。これは、アバランシェ降伏の原因となるド
レイン接合部の結晶粒界の密度が低減できたこと、ま
た、ソース接合部の結晶粒界の密度を増やすことによ
り、キャリアのライフタイムを短くして、寄生バイポー
ラ効果を低減できたためと考えられる。画素部トランジ
スタでは、オン電流の増加だけではなく、リーク電流が
０．３ｐＡから本実施例の方法により、０．１ｐＡ以下
に低減できた。これは、ドレイン側接合部の結晶粒界の
密度が低減できたためと考えられる。
タの出力特性を図５に示す。図中、（ａ）は従来例によ
って結晶粒界の位置を制御することなくアニールを行っ
た場合、（ｂ）は本実施例による場合を示す。特性を比
較してわかるように、移動度の増加に伴い、オン電流が
増加しているだけでなく、ソース，ドレイン間耐圧が向
上している。これは、アバランシェ降伏の原因となるド
レイン接合部の結晶粒界の密度が低減できたこと、ま
た、ソース接合部の結晶粒界の密度を増やすことによ
り、キャリアのライフタイムを短くして、寄生バイポー
ラ効果を低減できたためと考えられる。画素部トランジ
スタでは、オン電流の増加だけではなく、リーク電流が
０．３ｐＡから本実施例の方法により、０．１ｐＡ以下
に低減できた。これは、ドレイン側接合部の結晶粒界の
密度が低減できたためと考えられる。
【００１５】
【発明の効果】以上説明したように、本発明は、非晶質
半導体層を結晶化する際に、非晶質半導体層上の特定の
周期で局所的に熱処理を施した後に、膜全体に熱処理を
施して固相成長を行って形成する方法を用いて、局所的
に熱処理した部分からの核発生・核成長を促すことによ
り、結晶粒が大粒径化でき、薄膜トランジスタの移動度
が向上できるという効果がある。結晶粒界の位置を制御
する場合は、ソース−ドレイン間耐圧向上、リーク電流
低減の効果も有する。また、従来の選択核形成方法では
必要であったリソグラフィー工程、エッチング工程等が
必要でなく、工程の簡略化ができるという効果もある。
半導体層を結晶化する際に、非晶質半導体層上の特定の
周期で局所的に熱処理を施した後に、膜全体に熱処理を
施して固相成長を行って形成する方法を用いて、局所的
に熱処理した部分からの核発生・核成長を促すことによ
り、結晶粒が大粒径化でき、薄膜トランジスタの移動度
が向上できるという効果がある。結晶粒界の位置を制御
する場合は、ソース−ドレイン間耐圧向上、リーク電流
低減の効果も有する。また、従来の選択核形成方法では
必要であったリソグラフィー工程、エッチング工程等が
必要でなく、工程の簡略化ができるという効果もある。
【図１】本発明の参考例の工程説明図である。
【図２】本発明の参考例によって得られた薄膜トランジ
スタの断面図である。
スタの断面図である。
【図３】移動度とシード間隔との関係を示す図である。
【図４】本発明の実施例１の説明図である。
【図５】実施例２のＴＦＴのトランジスタ特性を従来例
と比較して示す図である。
と比較して示す図である。
【図６】従来例による選択核形成法を用いた薄膜トラン
ジスタの工程断面図である。
ジスタの工程断面図である。
１ 絶縁基板（石英基板） ２ 非晶質シリコン ３ 保護酸化膜 ４ シリコン膜 ５ 照射領域（微結晶シリコン核） ６ 固相成長したシリコン結晶粒 ７ 結晶粒界 ８ ゲート酸化膜 ９ ゲート電極 １０ ソース領域 １１ ドレイン領域 １２ チャンネル形成領域 １３ 層間膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12
Claims (3)
- 【請求項１】 非晶質半導体膜上に、特定の周期でドッ
ト状に局所的に熱処理を施して結晶核を形成させた後、
膜全体に熱処理を施して固相成長させて得られた多結晶
半導体膜をチャンネル形成領域とし、かつソース端部に
結晶粒界を存在させ、ドレイン端部には結晶粒界を存在
させないように核形成位置を定めることを特徴とする薄
膜トランジスタの製造方法。 - 【請求項２】 ドット状の局所的な熱処理は、エネルギ
ー光線を格子点状に加工して非晶質半導体膜に照射する
ことにより行う請求項１記載の薄膜トランジスタの製造
方法。 - 【請求項３】 ドット状の局所的な熱処理は、エネルギ
ー光線を集束させて非晶質半導体膜の周期的な位置に照
射することにより行う請求項１記載の薄膜トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344959A JP2630244B2 (ja) | 1993-12-20 | 1993-12-20 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344959A JP2630244B2 (ja) | 1993-12-20 | 1993-12-20 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07176757A JPH07176757A (ja) | 1995-07-14 |
| JP2630244B2 true JP2630244B2 (ja) | 1997-07-16 |
Family
ID=18373316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5344959A Expired - Lifetime JP2630244B2 (ja) | 1993-12-20 | 1993-12-20 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2630244B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3204986B2 (ja) | 1996-05-28 | 2001-09-04 | ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
| JP3642546B2 (ja) * | 1997-08-12 | 2005-04-27 | 株式会社東芝 | 多結晶半導体薄膜の製造方法 |
| JP2000260713A (ja) * | 1999-03-05 | 2000-09-22 | Sanyo Electric Co Ltd | 多結晶シリコン膜の形成方法 |
| JP2006512749A (ja) | 2002-08-19 | 2006-04-13 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 種々の照射パターンを有するシングルショット半導体処理システム及び方法 |
| JP4882322B2 (ja) * | 2004-09-17 | 2012-02-22 | 日本電気株式会社 | 半導体装置、回路、これらを用いた表示装置、及びこれらの駆動方法 |
| CN101527133B (zh) | 2004-09-17 | 2012-07-18 | 日本电气株式会社 | 半导体器件、使用该器件的电路和显示设备及其驱动方法 |
| TWI418037B (zh) | 2007-09-25 | 2013-12-01 | Univ Columbia | 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法 |
| WO2009067688A1 (en) | 2007-11-21 | 2009-05-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04119633A (ja) * | 1990-09-11 | 1992-04-21 | Fuji Xerox Co Ltd | 薄膜半導体装置の製造方法 |
| JPH04196411A (ja) * | 1990-11-28 | 1992-07-16 | Nec Corp | 多結晶シリコン膜の形成方法 |
-
1993
- 1993-12-20 JP JP5344959A patent/JP2630244B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07176757A (ja) | 1995-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410373B1 (en) | Method of forming polysilicon thin film transistor structure | |
| US5766989A (en) | Method for forming polycrystalline thin film and method for fabricating thin-film transistor | |
| US5858823A (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
| KR0183063B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6815269B2 (en) | Thin-film transistor and method for manufacturing the same | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JP3522441B2 (ja) | 半導体装置 | |
| JP3389022B2 (ja) | 半導体装置 | |
| KR20030069779A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2630244B2 (ja) | 薄膜トランジスタの製造方法 | |
| EP0459836B1 (en) | Method for fabricating thin-film transistors | |
| JPH0659278A (ja) | 液晶表示装置及びその製造方法 | |
| JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06104432A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3282598B2 (ja) | 半導体用基板の製造方法、液晶表示装置及び密着型イメージセンサ装置 | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| JPH07176479A (ja) | 半導体装置の製造方法 | |
| KR100860008B1 (ko) | 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 | |
| JP3269730B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP3048829B2 (ja) | 半導体装置の製造方法 | |
| JP3204489B2 (ja) | 半導体装置の製造方法 | |
| JPH07288227A (ja) | 多結晶半導体膜、それを用いた半導体装置及び太陽電池並びにその製造方法 | |
| JP4722391B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09172186A (ja) | 薄膜トランジスタの製造方法 |