JPH09321310A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09321310A
JPH09321310A JP13920696A JP13920696A JPH09321310A JP H09321310 A JPH09321310 A JP H09321310A JP 13920696 A JP13920696 A JP 13920696A JP 13920696 A JP13920696 A JP 13920696A JP H09321310 A JPH09321310 A JP H09321310A
Authority
JP
Japan
Prior art keywords
region
substrate
line
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13920696A
Other languages
English (en)
Inventor
Kiyoshi Yoneda
清 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13920696A priority Critical patent/JPH09321310A/ja
Priority to US08/865,476 priority patent/US6429100B2/en
Priority to KR1019970022172A priority patent/KR100510001B1/ko
Priority to EP97303681A priority patent/EP0810639B1/en
Priority to DE69720856T priority patent/DE69720856T2/de
Publication of JPH09321310A publication Critical patent/JPH09321310A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam

Abstract

(57)【要約】 【課題】 ｐ−ＳｉＴＦＴＬＣＤのｐ−Ｓｉを形成する
レーザーアニールにおいて、照射領域の強度の不均一に
起因したトランジスタ特性の悪化を防止する。 【解決手段】 エッジラインが被処理基板の垂直あるい
は水平方向に対して４５°の方向S1,S2になるようにラ
インビームを照射することで、ラインビームの強度のば
らつきによりグレイサイズが十分に大きくならなかった
線状の結晶化不良領域R'がソース・ドレインS,Dを結ぶ
キャリア移動経路を４５°の角度で通過することにな
る。結晶化不良領域R'がソース・ドレインのコンタクト
CT間を完全に分断することがなくなり、結晶化不良領域
R'を通過すること無くコンタクトCT間を結ぶ電荷移動経
路CPが確保され、ＯＮ電流の減少が防がれる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特
に、液晶表示装置（ＬＣＤ：liquid crystaldisplay）
であって、薄膜トランジスタ（ＴＦＴ：thin film tran
sistor）を表示部及び周辺部に形成した周辺駆動回路一
体型ＬＣＤの製造方法に関する。
【０００２】
【従来の技術】近年、ＬＣＤは、小型、薄型、低消費電
力などの利点から、ＯＡ機器、ＡＶ機器等の分野で実用
化が進められており、特に、各画素に画像情報の書き換
えタイミングを制御するスイッチング素子として、ＴＦ
Ｔを配置したアクティブマトリクス型は、大画面、高精
細の動画表示が可能となるため、各種テレビジョン、パ
ーソナルコンピュータなどのディスプレイに用いられて
いる。
【０００３】ＴＦＴは、絶縁性の基板上に金属層ととも
に半導体層を所定形状に形成することにより得られる電
界効果型トランジスタ（ＦＥＴ：field effect transis
tor）である。アクティブマトリクス型ＬＣＤにおいて
は、ＴＦＴは、液晶を挟んだ一対の基板間に形成され
た、液晶を駆動するため各キャパシタンスの一方の電極
に接続されている。
【０００４】特に、半導体層として、それまで多用され
てきた非晶質シリコン（ａ−Ｓｉ）に代わって、多結晶
シリコン（ｐ−Ｓｉ）を用いたＬＣＤが開発され、ｐ−
Ｓｉの結晶粒の形成あるいは成長のためにレーザー光を
用いたアニールが用いられている。一般に、ｐ−Ｓｉは
ａ−Ｓｉに比べて移動度が高く、ＴＦＴが小型化され、
高開口率及び高精細化が実現される。また、ゲートセル
フアライン構造による微細化、寄生容量の縮小による高
速化が達成されるため、ｎ−ｃｈＴＦＴとｐ−ｃｈＴＦ
Ｔの電気的相補結線構造即ちＣＭＯＳを形成することに
より、高速駆動回路を構成することができる。このた
め、駆動回路部を同一基板上に表示画素部と一体形成す
ることにより、製造コストの削減、ＬＣＤモジュールの
小型化が実現される。
【０００５】絶縁性基板上へのｐ−Ｓｉの成膜方法とし
ては、低温で生成したａ−Ｓｉをアニールすることによ
る再結晶化、あるいは、高温状態での固相成長法等があ
るが、いずれの場合も、９００℃以上の高温での処理で
あった。このため、耐熱性の点で、絶縁性基板として安
価な無アルカリガラス基板を使うことができず、高価な
石英ガラス基板が必要となり、コストがかかっていた。
これに対し、レーザーアニールを用いて、６００℃以下
の比較的低温でのシリコン多結晶化処理を行うことで、
絶縁性基板として無アルカリガラス基板を用いることを
可能とする方法が開発されている。このような、ＴＦＴ
基板製造の全工程において処理温度を６００℃以下にし
たプロセスは、低温プロセスと呼ばれ、低コストのＬＣ
Ｄの量産には必須のプロセスである。
【０００６】図４は、このようなレーザーアニールを行
うためのレーザー光照射装置の構成を示す概念図であ
る。図中、（５１）はレーザー発振源、（５２，６１）
はミラー、（５３，５４，５５，５６）はシリンドリカ
ルレンズ、（５７，５８，５９，６２，６３）は集光レ
ンズ、（６０）はライン幅方向のスリット、（６４）は
表面にａ−Ｓｉが形成された被処理基板（７０）を支持
するステージである。また、（６５）は、ライン長方向
のスリットで、ステージ（６４）に近接して設置されて
いる。
【０００７】レーザー光は、例えば、エキシマレーザー
であり、レーザー発振源（５１）から照射されたレーザ
ー光は、シリンドリカルレンズ（５３，５５）及び（５
４，５６）からなる２組のコンデンサーレンズにより、
各々上下左右方向に対して強度の出力分布がフラットな
平行光に変形される。この平行光は、図５に示すよう
に、レンズ（５８，５９，６２，６３）により一方向に
収束されるとともに、図６に示すように、レンズ（５
７）により他の一方向に引き延ばされて帯形のライン状
にされ、被処理基板（７０）に照射される。また、スリ
ット（６０，６５）は、各々ライン幅及びライン長方向
のエッジ部を規定して被照射領域の形状を明瞭にし、有
効照射領域の強度を一定にしている。被処理基板（７
０）を載置したステージ（６４）は、（Ｘ，Ｙ）方向に
可動で、照射ラインビームが、そのライン幅方向に走査
され、大面積処理による高スループットでのレーザーア
ニールが実現される。
【０００８】
【発明が解決しようとする課題】図７は、図４の装置に
より実現されるエキシマレーザーアニール（ＥＬＡ）に
おいて、被処理基板（７０）と、エキシマレーザーの照
射及び走査方向の関係を示す平面図である。被処理基板
（１）は、普通の無アルカリガラス基板であり、その表
面には、ａ−Ｓｉが形成されている。基板（１）は、表
示画素がマトリクス状に配置形成される画素部（２）
と、画素部（２）周辺に配置形成されるゲートドライバ
ー（３）及びドレインドライバー（４）からなるＬＣＤ
を構成するアクティブマトリクス基板（５）を６枚含ん
だマザーガラス基板である。画素部（２）では、液晶を
駆動する画素キャパシタの一方の電極である表示電極が
マトリクス状に配置形成され、これらに各々ＴＦＴが接
続形成されることになる。ゲートドライバー（３）は主
にシフトレジスタからなり、ドレインドライバー（４）
は、主に、シフトレジスタ及びサンプル・ホールド回路
からなっている。これらドライバー（３，４）は、ＣＭ
ＯＳ等のＴＦＴアレイにより形成されている。
【０００９】この基板（１）に対して、ａ−Ｓｉを多結
晶化してｐ−Ｓｉとするために、ＥＬＡが施される。Ｅ
ＬＡは図４に示される光学系により実現されるラインビ
ームの照射及びその走査であり、その被照射領域のエッ
ジラインを図７の破線Ｃで示すような、各レーザーパル
スを所定量ずらしていくことにより走査が行われる。と
ころが、このＥＬＡにより形成されたｐ−Ｓｉ膜には、
グレインサイズが十分に大きくならない等、結晶性の悪
い線状領域が、ライン長方向に生じる問題がある。この
時、基板（１）上に形成されているＴＦＴは、そのチャ
ンネル長方向及びチャンネル幅方向は、基板（１）の垂
直方向（Ｖ）あるいは水平方向（Ｈ）のいずれかに一致
している。
【００１０】基板（１）上に形成されたＴＦＴは、図８
に示すように、島状に形成されてなるｐ−Ｓｉ（１１）
のチャンネル領域（ＣＨ）上に、ゲート絶縁膜を挟んで
ゲート電極（１３）が配されてなっている。チャンネル
領域（ＣＨ）の両側は、ｐ−Ｓｉ中に不純物が低濃度及
び高濃度にドーピングされたＬＤ領域（ＬＤ）、更にそ
の外側はソース及びドレイン領域（Ｓ，Ｄ）となってい
る。前述のライン長方向に線状に延びる結晶化不良領域
は、ＴＦＴの島状に形成されたとき、チャンネル長方向
（Ｌ）またはチャンネル幅方向（Ｗ）に位置することに
なる。特に、このような結晶化不良領域がチャンネル幅
方向（Ｗ）に位置した場合、図８のＲに示すように、ソ
ース・ドレイン（Ｓ，Ｄ）間を結ぶキャリアの移動経路
を完全に縦断する如くに残る確率が高くなる。結晶化不
良領域（Ｒ）は高抵抗であるため、このように、ソース
・ドレイン（Ｓ，Ｄ）間に存在していると、ＯＮ電流を
低下させ、画素部においてはコントラスト比の低下、駆
動回路部においては誤動作等の問題を招く。
【００１１】図９に、このようなラインビームの、位置
に対する照射光強度分布を示す。スリット（６０）によ
り、ライン幅ａが規定され、概ね鋭いエッジを有したフ
ラットな性質となってはいるが、図のＡ及びＢで示しす
ような、強度が極端に上がったり、下がったりした部分
があり、フラットな形状から大きく外れた部分が生じて
いる。Ｂは、スリット（６０）のエッジ部で、波長の短
いレーザー光が回析することに起因していると考えられ
る。また、Ａは、主に、光学系を構成するレンズ（５
３，５４，５５，５６，５８，５９，６２，６３）に付
着した異物等により、遮光、回析、干渉等が起こって、
光強度のムラが生じ、これが更にライン幅方向に集光さ
れるとともに、ライン長方向に引き延ばされて生じたも
のであると推測される。このように、光のムラを生じさ
せる異物は、例えば、クリーンルーム内に僅かに存在し
ても、光学特性へ影響を及ぼし、強度分布のフラットな
性質を損なう原因となる。
【００１２】図１０に、ａ−ＳｉをＥＬＡにより結晶化
してｐ−Ｓｉにする時の、レーザーエネルギーとグレイ
ンサイズとの関係を示している。図より、最適なエネル
ギーＥoを頂点として、これよりもエネルギーが小さく
ても、また、大きくてもグレインサイズが小さくなるこ
とが分かる。少なくともグレインサイズをｒ以上にした
い場合、エネルギーは、ＥdからＥuの間の範囲内になけ
ればならない。エネルギーＥoの時、図９において、光
強度はＩo、また、エネルギーＥd及びＥuの時の光強度
は、各々Ｉd及びＩuとなる。従って、ＡあるいはＢで示
されるような、各々光強度がＩuよりも高い部分、ある
いは、Ｉdよりも低い部分では、グレインサイズは十分
に大きくならず、予定の値ｒが得られない。
【００１３】例えば、図４に示すレーザー光照射装置に
おいて、ライン幅が５〜１０ｍｍ、ライン長が８０〜１
５０ｍｍのラインビームが得られ、このラインビーム
を、被処理基板（７０）上で、ライン幅方向への走査を
複数回行うことにより、全体に満遍なくレーザー光が照
射され、大面積を処理することができるが、同時に、図
９のＡあるいはＢに当たる領域は、ライン長方向に沿っ
て線状に延びる結晶化不良領域となり、基板（１）上に
縞状に生じることになる。
【００１４】
【課題を解決するための手段】本発明はこの課題を解決
するために成され、基板上に形成された多結晶半導体膜
の島状層と、前記多結晶半導体膜の島状層中のチャンネ
ル領域に絶縁膜を介して重畳配置されたゲート電極と、
前記多結晶半導体膜の島状層中のチャンネル領域を挟む
ように位置するソース領域及びドレイン領域に各々接続
されたソース電極及びドレイン電極を有し、前記多結晶
半導体膜は、基板上に形成された非晶質半導体膜にレー
ザービームを照射することにより多結晶化して得られる
半導体装置の製造方法において、前記レーザービーム
は、被照射領域のエッジラインが、前記チャンネル領域
のチャンネル長方向あるいはチャンネル幅方向のいずれ
とも、非直角をなすように照射される構成である。
【００１５】これにより、照射レーザービームの強度の
不均一により、結晶化が十分に成されない線状領域が、
電荷移動経路を縦断することが無くなり、高抵抗の介在
によるＯＮ電流の減少が防がれる。前記レーザービーム
は、発振源から照射されたレーザー光を複数のレンズの
組み合わせからなる光学系により被照射領域を帯形のラ
イン状に整形して、目標物へ照射するラインビームであ
る構成である。
【００１６】ラインビームの走査により実現された高ス
ループットのレーザーアニールにおいて、ラインビーム
の強度分布の不均一な部分による生じる線状の結晶化不
良領域が、チャンネル領域を縦断する如くに位置するこ
とが無くなるので、電荷移動経路に高抵抗が介在される
ことが無く、当該半導体素子のＯＮ電流が減少すること
が防がれる。
【００１７】前記ラインビームのライン長方向は、前記
チャンネル長方向あるいはチャンネル幅方向と４５°の
角度を成す構成である。これにより、ラインビーム強度
の不均一により生成される線状の結晶化不良領域が、電
荷移動経路に対して、常に４５°の角度で位置すること
になり、島状の多結晶半導体層を縦断することが無くな
り、結晶化不良領域が電荷移動経路を完全に分断して抵
抗が増大するといったことが防がれる。
【００１８】
【発明の実施の形態】図１は、本発明の実施の形態であ
る、ＥＬＡにおける被処理基板と、ラインビームの照射
及び走査方向の関係を示す平面図である。被処理基板
（１）は、普通の無アルカリガラス基板であり、その表
面には、ａ−Ｓｉが形成されている。基板（１）は、表
示画素がマトリクス状に配置形成される画素部（２）
と、画素部（２）周辺に配置形成されるゲートドライバ
ー（３）及びドレインドライバー（４）からなるＬＣＤ
を構成するアクティブマトリクス基板（５）を６枚含ん
だマザーガラス基板である。画素部（２）では、液晶を
駆動する画素キャパシタの一方の電極である表示電極が
マトリクス状に配置され、これらに各々ＴＦＴが接続形
成されることになる。ゲートドライバー（３）は主にシ
フトレジスタからなり、ドレインドライバー（４）は、
主に、シフトレジスタ及びサンプル・ホールド回路から
なっている。これらドライバーは、ＣＭＯＳ等のＴＦＴ
のアレイにより形成されている。
【００１９】この基板（１）に対して、ａ−Ｓｉを多結
晶化してｐ−ＳｉとするためにＥＬＡが施される。ＥＬ
Ａは図４に示される光学系により実現されるラインビー
ムの照射及びその走査である。被照射領域はそのエッジ
ラインを破線Ｃ’で示す如く基板の垂直方向（Ｖ）ある
いは水平方向（Ｈ）のいずれとも４５°の角度を成す方
向（Ｓ１）あるいはこれに直角な（Ｓ２）に延びる帯形
のライン状である。このラインビームは各照射パルスを
所定量のオーバーラップをもってずらしていくことで矢
印で示す方向に走査される。
【００２０】これら方向（Ｓ１，Ｓ２）に沿ってライン
ビームを照射した時、図９に示された光強度の大きく変
化した部分（Ａ，Ｂ）が通過して、グレインサイズが十
分に大きくならなかった結晶化不良領域（Ｒ’）は、基
板（１）上の斜め４５°の方向に生じることになる。一
方、基板（１）上に形成される各ＴＦＴは、図２に示さ
れるように、島状に形成されたｐ−Ｓｉ（１１）中に、
ノンドープのチャンネル領域（ＣＨ）、ライトドープの
ＬＤ領域（ＬＤ）及びヘビードープのソース・ドレイン
領域（Ｓ，Ｄ）が形成され、チャンネル領域（ＣＨ）上
には、ゲート絶縁膜を挟んで、ゲート電極（１３）が配
されている。
【００２１】また、図３はＴＦＴが完成された時の断面
図である。被処理基板である無アルカリガラスの基板
（１０）上に、ｐ−Ｓｉ（１１）が島状に形成され、ノ
ンドープのチャンネル領域（ＣＨ）、チャンネル領域
（ＣＨ）の両側にはＬＤ領域（ＬＤ）、更にその外側に
はソース及びドレイン領域（Ｓ，Ｄ）が形成されてい
る。ｐ−Ｓｉ（１１）上には、ゲート絶縁膜（１２）が
被覆され、チャンネル領域（ＣＨ）に対応する領域に
は、ドープトｐ−Ｓｉ（１３ｐ）及びタングステンシリ
サイド（１３ｓ）等からなるゲート電極（１３）が形成
されている。このゲート電極（１３）上には、ＣＭＯＳ
構造における他方の導電形のイオン注入時のカウンター
ドープを防ぐための注入ストッパー（１４）、ゲート電
極（１３）側壁には、ｐ−Ｓｉ（１１）に注入された不
純物がアニールにより横方向へ拡散した時、ゲート電極
（１３）のエッジを越えてＬＤ領域（ＬＤ）が拡大しな
いように、あらかじめマージンを設けるためのサイドウ
ォール（１５）が形成されている。これらを覆う全面に
は、第１の層間絶縁膜（１６）が形成され、第１の層間
絶縁膜（１６）上には、低抵抗メタルからなるドレイン
電極（１７）及びソース電極（１８）が形成され、各々
ゲート絶縁膜（１２）及び層間絶縁膜（１６）中に形成
されたコンタクトホール（ＣＴ）を介して、ドレイン領
域（Ｄ）及びソース領域（Ｓ）に接続されている。更
に、これらを覆う全面には、平坦化作用のある第２の層
間絶縁膜（１９）が形成されている。画素部では、第２
の層間絶縁膜（１９）上には、液晶駆動用の表示電極が
形成され、ソース電極（１８）上に開口されたコンタク
トホールを介してソース電極（１８）に接続される。ド
レイン及びソース領域（Ｓ，Ｄ）と、ドレイン電極（１
７）及びソース電極（１８）とのコンタクトは図２にお
いて点線で囲まれたコンタクトホール（ＣＴ）で行われ
ている。
【００２２】このようなＴＦＴは、基板（１，５）にお
いて、そのチャンネル長（Ｌ）方向あるいはチャンネル
幅（Ｗ）方向が垂直方向（Ｖ）あるいは平行方向（Ｈ）
になるように形成されている。従って、図１に示す如
く、ラインビームの被照射領域のエッジライン（Ｃ’）
方向（Ｓ１，Ｓ２）を設定することで、図２において、
被照射領域のエッジラインあるいはこれにライン長方向
に延びる結晶化不良領域（Ｒ’）は、ＴＦＴのチャンネ
ル長（Ｌ）方向あるいはチャンネル幅（Ｗ）方向に対し
て、いずれも４５°の角度を成して位置することにな
る。このため、ラインビームの強度が大きく変化して生
じる結晶化不良領域（Ｒ’）は、チャンネル領域（Ｃ
Ｈ）及びＬＤ領域（ＬＤ）を挟んだソース・ドレイン領
域（Ｓ，Ｄ）を結ぶキャリア移動経路を４５°の角度を
もって斜めに通過することになる。これにより、従来
の、図８に示されるような、結晶化不良領域（Ｒ）がキ
ャリア移動経路を完全に縦断するように生じることが無
くなくなり、図２に示すように結晶化不良領域（Ｒ’）
は、ＴＦＴのチャンネル長（Ｌ）方向あるいはチャンネ
ル幅（Ｗ）方向に対して、いずれも４５°の角度で斜め
に位置することなる。このため、結晶化不良領域
（Ｒ’）が、チャンネル領域（ＣＨ）及びＬＤ領域（Ｌ
Ｄ）を挟んだソース・ドレイン領域（Ｓ，Ｄ）間を結ぶ
キャリア移動経路を完全に分断することが無くなる。例
えば、図８において、ソース領域（Ｓ）あるいはＬＤ領
域（ＬＤ）において、ソース及びドレイン（Ｓ，Ｄ）の
コンタクト部（ＣＴ）間を完全に分断していた結晶化不
良領域（Ｒ）は、一部、図２に示すようにコンタクト部
（ＣＴ）に侵入する。このため、高抵抗の結晶化不良領
域（Ｒ’）を通過しないソース・ドレイン間キャリア移
動経路（ＣＰ）が確保されるので、ＯＮ電流の減少が抑
えられる。
【００２３】特に、周辺駆動回路においては、チャンネ
ル長５〜１０μｍに対して、チャンネル幅が１００〜５
００μｍで十分に大きいため、エッジライン（Ｃ）の方
向を、チャンネル長（Ｌ）（チャンネル幅（Ｗ））方向
に対して４５°の角度に設定することで、結晶化不良領
域（Ｒ’）は、必ず、ドレイン及びソースのコンタクト
領域（ＣＴ）をわたることになるため、高抵抗の結晶化
不良領域（Ｒ’）を通過せずにソース及びドレイン
（Ｓ，Ｄ）のコンタクトホール（ＣＴ）間を結ぶキャリ
ア移動経路（ＣＰ）が確保されるので、ＯＮ電流の減少
が防がれる。
【００２４】
【発明の効果】以上の説明から明らかな如く、本発明
で、絶縁性基板上に形成された非晶質半導体層をレーザ
ーアニールにより再結晶化して得られる多結晶半導体層
を用いた半導体装置の製造方法において、レーザー光の
被照射領域のエッジラインが被処理基板の垂直方向ある
いは水平方向に対して、非直角、特に４５°になるよう
にしたことにより、エッジラインに平行に生じる線状の
結晶化不良領域が、半導体素子に用いられる島状領域の
チャンネル長あるいはチャンネル幅方向に対して、斜め
方向をもって位置するようになる。このため、ソース・
ドレイン間を結ぶ電荷移動経路のうち、結晶化不良領域
を通過しない経路が確保され、この経路が高抵抗を介在
せずにソース・ドレイン間を結ぶために、ソース・ドレ
イン間に抵抗の増大が抑えられ、画素部におけるコント
ラスト比の低下や周辺駆動回路部における誤動作等の問
題が防がれる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかる被処理基板とライン
ビームの被照射領域との位置関係を示す平面図である。
【図２】本発明の実施形態にかかるＴＦＴチャンネル領
域と結晶化不良領域との位置関係を示す平面図である。
【図３】ＴＦＴの断面図である。
【図４】レーザー光照射装置の構成図である。
【図５】レーザー光照射装置の光学系の構成図である。
【図６】レーザー光照射装置の光学系の構成図である。
【図７】従来の被処理基板とラインビームの被照射領域
との位置関係を示す平面図である。
【図８】ＴＦＴの平面図である。
【図９】照射レーザー光の強度分布図である。
【図１０】レーザーエネルギーとグレインサイズの関係
図である。
【符号の説明】
１ 被処理基板 ２ 画素部 ３ ゲートドライバー ４ ドレインドライバー ５ アクティブマトリクス基板 １０ 基板 １１ ｐ−Ｓｉ １２ ゲート絶縁膜 １３ ゲート電極 １７ ドレイン電極 １８ ソース電極 ＣＨ チャンネル領域 Ｄ ドレイン領域 Ｓ ソース領域 ＣＴ コンタクト部 Ｃ ラインビームのエッジライン Ｒ 結晶化不良領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された多結晶半導体膜の状
    島層と、前記多結晶半導体膜の島状層中のチャンネル領
    域に絶縁膜を介して重畳配置されたゲート電極と、前記
    多結晶半導体膜の島状層中のチャンネル領域を挟むよう
    に位置するソース領域及びドレイン領域に各々接続され
    たソース電極及びドレイン電極を有し、前記多結晶半導
    体膜は、基板上に形成された非晶質半導体膜にレーザー
    ビームを照射することにより多結晶化して得られる半導
    体装置の製造方法において、 前記レーザービームは、被照射領域のエッジラインが、
    前記チャンネル領域のチャンネル長方向あるいはチャン
    ネル幅方向のいずれとも、非直角をなすように照射され
    ることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記レーザービームは、発振源から照射
    されたレーザー光を複数のレンズの組み合わせからなる
    光学系により被照射領域を帯形のライン状に整形して、
    目標物へ照射するラインビームであることを特徴とする
    請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 前記ラインビームのライン長方向は、前
    記チャンネル長方向あるいはチャンネル幅方向と４５°
    の角度を成すことを特徴とする請求項２記載の半導体装
    置の製造方法。
JP13920696A 1996-05-31 1996-05-31 半導体装置の製造方法 Pending JPH09321310A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP13920696A JPH09321310A (ja) 1996-05-31 1996-05-31 半導体装置の製造方法
US08/865,476 US6429100B2 (en) 1996-05-31 1997-05-29 Method of manufacturing a semiconductor device
KR1019970022172A KR100510001B1 (ko) 1996-05-31 1997-05-30 반도체장치의제조방법
EP97303681A EP0810639B1 (en) 1996-05-31 1997-06-02 Laser crystallisation of an amorphous silicon film for a TFT
DE69720856T DE69720856T2 (de) 1996-05-31 1997-06-02 Laserkristallisation eines amorphen Siliziumfilms für einen TFT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13920696A JPH09321310A (ja) 1996-05-31 1996-05-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09321310A true JPH09321310A (ja) 1997-12-12

Family

ID=15240021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13920696A Pending JPH09321310A (ja) 1996-05-31 1996-05-31 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6429100B2 (ja)
EP (1) EP0810639B1 (ja)
JP (1) JPH09321310A (ja)
KR (1) KR100510001B1 (ja)
DE (1) DE69720856T2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
WO2000002251A1 (fr) * 1998-07-06 2000-01-13 Matsushita Electric Industrial Co., Ltd. Transistor a couches minces et affichage a cristaux liquides
JP2000243968A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2001326365A (ja) * 2001-03-27 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置
WO2003043093A1 (en) * 2001-11-14 2003-05-22 Samsung Electronics Co., Ltd. A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
KR100393949B1 (ko) * 1994-12-16 2003-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 액티브 매트릭스 디스플레이 장치
KR100406614B1 (ko) * 1999-12-08 2003-11-21 미쓰비시덴키 가부시키가이샤 액정 표시 장치 및 ｔｆｔ 패널
WO2004028214A1 (en) * 2002-09-20 2004-04-01 Semiconductor Energy Laboratory Co., Ltd. Fabrication system and manufacturing method of light emitting device
JP2004213027A (ja) * 2003-01-08 2004-07-29 Samsung Electronics Co Ltd 多結晶シリコン薄膜トランジスタ表示板及びその製造方法
JP2005164741A (ja) * 2003-11-28 2005-06-23 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置及びその製造方法
KR100523302B1 (ko) * 1997-09-12 2005-12-21 산요덴키가부시키가이샤 펄스 레이저에 의한 어닐을 실시한 반도체 소자를 갖는반도체 장치 및 표시 장치
CN100335956C (zh) * 2001-12-12 2007-09-05 株式会社日立制作所 图像显示装置
US7691545B2 (en) 2003-11-19 2010-04-06 Samsung Electronics Co., Ltd. Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
US8278659B2 (en) 1996-05-28 2012-10-02 The Trustees Of Columbia University In The City Of New York Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon
US8411713B2 (en) 2002-08-19 2013-04-02 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
US8502809B2 (en) 2009-10-15 2013-08-06 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR20150087195A (ko) 2012-11-20 2015-07-29 가부시끼가이샤 니혼 세이꼬쇼 레이저 어닐링 방법 및 레이저 어닐링 장치
WO2020090396A1 (ja) * 2018-11-02 2020-05-07 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663047B2 (ja) * 1998-07-13 2011-03-30 株式会社半導体エネルギー研究所 レーザー照射装置及び半導体装置の作製方法
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
JP4599032B2 (ja) 2000-10-10 2010-12-15 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄い金属層を処理する方法及び装置
US6573163B2 (en) 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
SG143981A1 (en) * 2001-08-31 2008-07-29 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US7103576B2 (en) * 2001-09-21 2006-09-05 First Usa Bank, Na System for providing cardless payment
CN100508140C (zh) * 2001-11-30 2009-07-01 株式会社半导体能源研究所 用于半导体器件的制造方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
CN100350617C (zh) * 2002-03-05 2007-11-21 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6875998B2 (en) * 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
WO2004017380A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
KR100534577B1 (ko) * 2002-11-05 2005-12-07 삼성에스디아이 주식회사 특성이 우수한 디스플레이 디바이스
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
KR101191837B1 (ko) 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
KR100956339B1 (ko) * 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
FR2852886A1 (fr) * 2003-03-25 2004-10-01 Secap Cartouche d'impression securisee
US7476629B2 (en) * 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029547A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
CN100541722C (zh) 2004-03-26 2009-09-16 株式会社半导体能源研究所 激光辐照方法和激光辐照装置
US8525075B2 (en) 2004-05-06 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
CN101667538B (zh) * 2004-08-23 2012-10-10 株式会社半导体能源研究所 半导体器件及其制造方法
JP2008518280A (ja) * 2004-10-29 2008-05-29 スリーエム イノベイティブ プロパティズ カンパニー 環状オレフィンコポリマーを組み入れた光学フィルム
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TW200733240A (en) 2005-12-05 2007-09-01 Univ Columbia Systems and methods for processing a film, and thin films
US7514714B2 (en) * 2006-02-16 2009-04-07 Stmicroelectronics, Inc. Thin film power MOS transistor, apparatus, and method
US20080135758A1 (en) * 2006-12-06 2008-06-12 Electronics And Telecommunications Research Institute Bolometer and method of manufacturing the same
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
TWI418037B (zh) 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
US8557040B2 (en) 2007-11-21 2013-10-15 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US8575043B2 (en) * 2011-07-26 2013-11-05 United Microelectronics Corp. Semiconductor device and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04712A (ja) * 1990-04-17 1992-01-06 Seiko Epson Corp 半導体薄膜結晶層の製造方法
US5365875A (en) 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
KR940016602A (ko) * 1992-12-14 1994-07-23 김광호 비정질실리콘의 다결정화 방법
TW295703B (ja) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100299292B1 (ko) 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
US5496768A (en) 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
US5498904A (en) 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
KR100321541B1 (ko) 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
TW280037B (en) 1994-04-22 1996-07-01 Handotai Energy Kenkyusho Kk Drive circuit of active matrix type display device and manufacturing method
JP3025408B2 (ja) * 1994-06-20 2000-03-27 シャープ株式会社 半導体素子の製造方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3919838B2 (ja) 1994-09-16 2007-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
JP3883592B2 (ja) * 1995-08-07 2007-02-21 株式会社半導体エネルギー研究所 レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法
JPH09260681A (ja) 1996-03-23 1997-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393949B1 (ko) * 1994-12-16 2003-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 액티브 매트릭스 디스플레이 장치
US8278659B2 (en) 1996-05-28 2012-10-02 The Trustees Of Columbia University In The City Of New York Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon
KR100523302B1 (ko) * 1997-09-12 2005-12-21 산요덴키가부시키가이샤 펄스 레이저에 의한 어닐을 실시한 반도체 소자를 갖는반도체 장치 및 표시 장치
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
WO2000002251A1 (fr) * 1998-07-06 2000-01-13 Matsushita Electric Industrial Co., Ltd. Transistor a couches minces et affichage a cristaux liquides
JP2000243968A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
KR100406614B1 (ko) * 1999-12-08 2003-11-21 미쓰비시덴키 가부시키가이샤 액정 표시 장치 및 ｔｆｔ 패널
JP2001326365A (ja) * 2001-03-27 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置
US7781765B2 (en) 2001-11-14 2010-08-24 Samsung Electronics Co., Ltd. Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
WO2003043093A1 (en) * 2001-11-14 2003-05-22 Samsung Electronics Co., Ltd. A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
CN100335956C (zh) * 2001-12-12 2007-09-05 株式会社日立制作所 图像显示装置
US8411713B2 (en) 2002-08-19 2013-04-02 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
WO2004028214A1 (en) * 2002-09-20 2004-04-01 Semiconductor Energy Laboratory Co., Ltd. Fabrication system and manufacturing method of light emitting device
JP4636487B2 (ja) * 2003-01-08 2011-02-23 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ表示板の製造方法
JP2004213027A (ja) * 2003-01-08 2004-07-29 Samsung Electronics Co Ltd 多結晶シリコン薄膜トランジスタ表示板及びその製造方法
US7691545B2 (en) 2003-11-19 2010-04-06 Samsung Electronics Co., Ltd. Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
JP2005164741A (ja) * 2003-11-28 2005-06-23 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置及びその製造方法
US8502809B2 (en) 2009-10-15 2013-08-06 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8673674B2 (en) 2009-10-15 2014-03-18 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR20150087195A (ko) 2012-11-20 2015-07-29 가부시끼가이샤 니혼 세이꼬쇼 레이저 어닐링 방법 및 레이저 어닐링 장치
WO2020090396A1 (ja) * 2018-11-02 2020-05-07 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法
JP2020072227A (ja) * 2018-11-02 2020-05-07 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法

Also Published As

Publication number Publication date
US20020001888A1 (en) 2002-01-03
EP0810639B1 (en) 2003-04-16
US6429100B2 (en) 2002-08-06
KR100510001B1 (ko) 2005-11-03
DE69720856T2 (de) 2004-05-06
DE69720856D1 (de) 2003-05-22
KR970076045A (ko) 1997-12-10
EP0810639A2 (en) 1997-12-03
EP0810639A3 (en) 1999-07-28

Similar Documents

Publication Publication Date Title
JPH09321310A (ja) 半導体装置の製造方法
JP3306300B2 (ja) 半導体膜のレーザーアニール方法
KR100573657B1 (ko) 레이저어닐링을실시한반도체소자를갖는표시장치및반도체장치
JPH1187720A (ja) 半導体装置及び液晶表示装置
KR100560019B1 (ko) 펄스 레이저에 의한 어닐을 실시한 반도체 소자를 갖는 반도체 장치 및 표시 장치
KR100399686B1 (ko) 반도체막의레이저어닐방법
JPH09270393A (ja) レーザー光照射装置
KR100506099B1 (ko) 다결정실리콘막제조방법,박막트랜지스터제조방법,및어닐링장치
JPH10199808A (ja) シリコン膜の結晶化方法
JP3671011B2 (ja) 半導体膜のレーザーアニール方法
JP3276900B2 (ja) 半導体装置及び表示装置
JP3671010B2 (ja) 半導体膜のレーザーアニール方法
JPH1187729A (ja) 半導体装置の製造方法
JP3702232B2 (ja) 半導体膜のレーザーアニール方法
JPH0645607A (ja) 液晶表示装置及びその製造方法
JPH06308534A (ja) アクティブマトリックス基板およびその製造方法
JPH1187670A (ja) 半導体装置の製造方法
JPH0730115A (ja) 薄膜トランジスタ及びその製造方法
JPH1098192A (ja) 半導体装置の製造方法及び半導体装置
JP2000286422A (ja) 半導体装置、電気光学装置、及び電子機器
JPH10274788A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20000127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20030522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20030522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040423

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040526

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040618

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226