JP2001326365A

JP2001326365A - 半導体装置

Info

Publication number: JP2001326365A
Application number: JP2001091454A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-03-27
Filing date: 2001-03-27
Publication date: 2001-11-22

Abstract

(57)【要約】【課題】画像むらのない新規な半導体装置を提供す
る。【解決手段】第１のＴＦＴとソース信号線とゲイト信
号線とを有する画素マトリクス回路と、ソース信号線に
直接接続されたアナログスイッチとバッファとを有する
ソース信号線側駆動回路と、前記ゲイト信号線に直接接
続されたバッファを有するゲイト信号線側駆動回路とを
有する半導体装置であって、ソース信号線側駆動回路の
バッファは第２のＴＦＴを有する２個以上のバッファを
並列に接続して構成され、アナログスイッチは第３のＴ
ＦＴを有する２個以上のアナログスイッチを並列に接続
して構成され、ゲイト信号線側駆動回路のバッファは第
４のＴＦＴを有する２個以上のバッファを並列に接続し
て構成され、第１乃至第４のＴＦＴの半導体膜は線状レ
ーザを走査することによって結晶化されてなり、第２乃
至第４のＴＦＴは、線状レーザの走査方向に対して斜め
方向のキャリア移動方向を有することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いた半導体表示装置に関する。特に線状のレーザビ
ームを用い、複数の薄膜トランジスタをその特性のバラ
ツキ無く作製する技術に関する。

【０００２】

【従来の技術】近年、半導体素子、特に薄膜トランジス
タ（以下ＴＦＴと呼ぶ）の作製プロセスの低温化に関し
て盛んに研究が進められている。その大きな理由として
は、安価で加工性に富んだガラス等の絶縁基板上に半導
体素子を形成する必要が生じてきたからである。また、
素子の微小化や素子の多層化を進める観点からも半導体
素子の作製プロセスの低温化が求められている。

【０００３】高性能の半導体素子の作製プロセスにおい
ては、半導体材料に含まれる非晶質成分もしくは非晶質
半導体材料を結晶化させる工程が必要となる。また、も
ともと結晶性であったものの、イオンを照射したために
結晶性が低下した半導体材料の結晶性を回復させる工程
や、より結晶性を向上させる工程が必要となることもあ
る。従来、このような目的のためには熱的なアニール
（熱アニール）が用いられていた。半導体材料として珪
素を用いる場合には、６００℃から１１００℃の温度で
０．１〜４８時間、もしくはそれ以上の時間のアニール
をおこなうことによって、非晶質の結晶化、結晶性の回
復、結晶性の向上等がなされてきた。

【０００４】上記のような熱アニールは、一般に温度が
高いほど処理時間は短くて済むが、５００℃以下の温度
ではほとんど効果はなかった。したがって、作製プロセ
スの低温化の観点からは、従来、熱アニールによってな
されていた工程を他の手段によって置き換えることが必
要とされていた。特に基板としてガラス基板を用いた場
合には、ガラス基板の耐熱温度が６００℃程度であるこ
とから、この温度以下の温度で従来の熱アニールに匹敵
する手段が必要とされていた。

【０００５】最近、上述したような要求を満たす方法と
して、半導体材料にレーザ光を照射することにより、各
種アニールを行う技術が注目を集めてきた。レーザ光の
照射による熱アニールにおいては、所望の箇所にのみ限
定して熱アニールに匹敵する高いエネルギーを与えるこ
とができるので、基板全体を高い温度にさらす必要がな
いという利点がある。

【０００６】レーザ光の照射に関しては、大きく分けて
２つの方法が提案されいる。

【０００７】第１の方法はアルゴンイオン・レーザ等の
連続発振レーザを用いたものであり、スポット状のビー
ムを半導体材料に照射する方法である。これはビーム内
部でのエネルギー分布の差、およびビームの移動によっ
て、半導体材料が溶融した後、緩やかに凝固することを
利用して、半導体材料を結晶化させる方法である。

【０００８】第２の方法はエキシマーレーザのごときパ
ルス発振レーザを用いて、大エネルギーレーザパルスを
半導体材料に照射し、この際半導体材料が瞬間的に溶融
し、凝固することによって結晶成長が進行することを利
用する方法である。

【０００９】

【発明が解決しようとする課題】第１の方法の問題点は
処理に時間がかかることであった。これは連続発振レー
ザの最大エネルギーが限られたものであるため、ビーム
スポットのサイズがせいぜいｍｍ角単位であるためであ
る。これに対して第２の方法では、レーザの最大エネル
ギーは非常に大きく、数ｃｍ角以上の大きなスポットを
用いて、より量産性を上げることができる。

【００１０】しかしながら、通常用いられる正方形もし
くは長方形の形状のビームでは、大きな面積の基板全体
を処理するには、ビームを上下左右に移動させる必要が
あり、量産性の面（スループットの面で）依然として問
題が残存していた。

【００１１】そこで、ビームの形状を線状に変形して、
ビームの幅を処理すべき基板を越える長さとし、このビ
ームを基板に対して相対的に走査する方法を採用するこ
とによって、スループットを大きく改善することができ
る。ここでいう走査とは、線状レーザをすこしずつずら
して重ねながら照射することを言う。

【００１２】しかしながら、線状のパルスレーザを少し
ずつずらしながら重ねて照射する上記技術によると、ど
うしてもレーザ照射された半導体材料の表面に線状の縞
が発生してしまう。これらの縞は半導体材料上に形成さ
れた素子もしくは将来形成される素子の特性に大きな悪
影響を及ぼす。特に、基板上に複数の素子を形成し、そ
れらの素子１つ１つの特性を均一にしなければならない
時に深刻な問題となる。このような場合、縞模様１本１
本では特性は均質なのだが、縞同士の特性にはバラツキ
が生じているのである。

【００１３】このように線状のレーザ光を用いたアニー
ル方法においてもその照射効果の均一性が問題となる。
ここでいう均一性が高いこということは、基板上のどの
部分に素子を形成しても同じ様な素子特性がでるという
ことを指す。均一性を高めるということは、半導体材料
の結晶性を均質にするということである。この均一性を
高めるために以下のような工夫がなされている。

【００１４】レーザ照射効果の不均一性を緩和するに
は、強いパルスレーザ光の照射（以下本照射と呼ぶ）の
前に、それよりも弱いパルスレーザ光の予備的な照射
（以下予備照射と呼ぶ）をおこなうと均一性が向上する
ればよいことが分かっている。この効果は非常に高く、
バラツキを抑えて半導体デバイス回路の特性を著しく向
上させることができる。

【００１５】なぜ、予備照射が膜の均一性維持に効果的
かというと、前述のような非晶質部分を含んだ半導体材
料の膜は、レーザエネルギーの吸収率が多結晶膜や単結
晶膜とかなり異なるような性質を有しているからであ
る。つまり、１回目の照射で膜に残っている非晶質部分
を結晶化して、さらに２回目の照射では全体的な結晶化
を促進させるのが、２段階照射の作用である。このよう
に、ゆるやかに結晶化を促進させることで、線状レーザ
照射により半導体材料上にでる縞状のむらをある程度抑
えることができる。この工夫によって、レーザ光の照射
効果の均一性はかなり向上し、上述した縞模様も見た目
には比較的目立たなくすることができる。

【００１６】しかしながら、アクティブマトリクス型の
半導体表示装置、例えば液晶表示装置のように多数（数
百万〜数千万の単位）の薄膜トランジスタをガラス基板
上に作製しなければならないような場合は、上記のよう
な２段階照射によるレーザ照射方法であっても、その効
果の均一性の点で満足できるものではなかった。

【００１７】ここで、従来のアクティブマトリクス型液
晶表示装置の概略構成図を図８に示す。図８において、
８０１はソース信号線側シフトレジスタ、８０２および
８０３はバッファ（インバータ）、８０４はアナログス
イッチ、８０５はビデオ信号線、８０６はソース信号
線、８０７はゲイト信号線側シフトレジスタ、８０８は
バッファ（インバータ）、８０９はゲイト信号線、８１
０は画素ＴＦＴ、８１１は液晶である。また、図９
（ａ）および（ｂ）には、バッファ（インバータ）８０
２、８０３および８０８とアナログスイッチ８０４との
回路図が示されている。

【００１８】図９（ａ）のバッファにおいて、ＩＮはシ
フトレジスタからのタイミング信号が入力されることを
示し、ＯＵＴはその反転信号が出力されることを示す。
また、Ｖｄｄは定電源電圧である。図９（ｂ）のアナロ
グスイッチにおいて、ＩＮはバッファからの信号が入力
されることを示し、ＩＮｂはその反転信号が入力される
ことを示す。また、ＶＩＤＥＯＩＮには、ビデオ信号
線からのビデオ信号が入力され、ＶＩＤＥＯＯＵＴか
らはビデオ信号が出力されることが示される。

【００１９】図８を参照する。ソース信号線側シフトレ
ジスタ８０１は、バッファ８０２に順次タイミング信号
を供給する。前記タイミング信号は、バッファ８０２に
よって増幅され、アナログスイッチ８０４の開閉を制御
する。アナログスイッチ８０４によってビデオ信号線８
０５より映像信号が取り込まれ、ソース信号線８０６を
介して対応する画素ＴＦＴ８１０に映像信号が供給され
る。ゲイト信号線側シフトレジスタ８０７から順次供給
されるタイミング信号に基づいてバッファ８０８はゲイ
ト信号線８０９に走査信号を対応する画素ＴＦＴ８１０
に供給する。よって、走査信号と映像信号とが供給され
た（つまり選択された）画素ＴＦＴ８１０は、ドレイン
領域に接続されている画素電極より液晶８１１に電圧を
供給し、液晶が駆動される。この時、液晶を透過する透
過光強度の変化が生じ、これが映像となる。

【００２０】上述したアクティブマトリクス型液晶表示
装置において、特に画質の劣化（表示むら）を引き起こ
すものとして、アナログスイッチやバッファなどの特性
のばらつきがある。

【００２１】それは、高精細・高解像度のアクティブマ
トリクス型液晶表示装置を実現するには、ソース信号線
およびゲイト信号線の負荷容量が大きくなることを避け
ることができないという事実による。負荷容量が大きい
ソース信号線を駆動するためには、容量の大きなアナロ
グスイッチが必要となる。また、容量の大きなアナログ
スイッチを動作させるためには、容量の大きなバッファ
が必要となってくる。容量の大きなアナログスイッチあ
るいはバッファを薄膜トランジスタ（ＴＦＴ）で作製す
る場合、容量の大きな、つまりチャネル幅の大きなＴＦ
Ｔが必要となる。チャネル幅の大きなＴＦＴは、素子内
での結晶性のばらつきが生じてしまい、その結果、ＴＦ
Ｔごとにしきい値電圧のばらつきが生じてしまう。よっ
て、複数のＴＦＴによって構成されるアナログスイッチ
あるいはアナログバッファの特性にばらつきが生じてく
るのは必至である。このことによって、ソース信号線ご
とに、特性のばらつきがあるアナログスイッチやアナロ
グバッファが存在することとなり、それらの特性のばら
つきがそのまま液晶への印加電圧のばらつきに結びつ
く。このことが、表示装置全体としての表示むらとなっ
て現れる。

【００２２】また、ＴＦＴのサイズ（チャネル幅）が大
きすぎると、ＴＦＴの中央部分はチャネルとして機能す
るが、その端部はチャネルとして機能せず、ＴＦＴの劣
化が加速されることがある。

【００２３】さらに、ＴＦＴのサイズが大きいと、ＴＦ
Ｔの自己発熱が大きくなり、しきい値の変化や劣化が生
じることにつながる。

【００２４】また、ゲイト信号線を駆動するためのバッ
ファにおいても、容量の大きなものが用いられなければ
ならず、その特性のばらつき、劣化、自己発熱などが表
示むらにつながることはソース信号線の場合と同様であ
る。

【００２５】よって、特に、アクティブマトリクス型液
晶表示装置の場合、ＴＦＴの不均一性は画質の著しい劣
化（表示むら）を引き起こし、製品の歩留まりを下げる
最も大きな原因の一つとなっているのである。

【００２６】本発明は上記問題を鑑みてなされたもので
あり、薄膜トランジスタの不均一性によって生じる表示
むらを防ぎ、高画質を実現できるアクティブマトリクス
型の半導体表示装置を提供するものである。。

【００２７】

【課題を解決するための手段】そこで、本発明では、ア
クティブマトリクス型の半導体表示装置の画質を直接左
右する重要な部分である、アナログスイッチやバッファ
などを構成するＴＦＴの特性のばらつきを防ぐことによ
って、画質の劣化を防ぐようにする。具体的には、アナ
ログスイッチやバッファなどを構成するＴＦＴをチャネ
ル幅の小さな複数のＴＦＴに分割し、並列接続させてい
る。

【００２８】そして、ＴＦＴを作製する際の半導体活性
層の結晶化に用いられる、線状のレーザ（レーザビー
ム）の走査方向、即ち線に直角な方向に対してＴＦＴの
活性層、つまりはキャリアの移動方向が斜めになるよう
に配置（パターンニング）する。

【００２９】上述したように、線状レーザビームの走査
方向に対してＴＦＴの活性層が斜めになるように配置す
ると、個々のＴＦＴ特性のばらつきが減少することが知
られている。よって、画質を直接左右するアナログスイ
ッチやバッファ等の特性のばらつきを減少させることが
できる。

【００３０】以下に本発明の構成を説明する。

【００３１】本発明のある実施形態によると、画素マト
リクス回路と、ソース信号線側駆動回路と、ゲイト信号
線側駆動回路と、を備えた半導体表示装置であって、前
記ソース信号線側駆動回路は、バッファとソース信号線
に直接接続されたアナログスイッチとを有しており、前
記バッファはｘ個（ｘは２以上の整数）のバッファを並
列に接続して構成され、前記アナログスイッチは、ｙ個
（ｙは２以上の整数）のアナログスイッチを並列に接続
して構成され、前記ゲイト信号線側駆動回路は、ゲイト
信号線に直接接続されたバッファを有しており、前記バ
ッファは、ｚ個（ｚは２以上の整数）のバッファを並列
に接続して構成され、前記画素マトリクス回路、前記ソ
ース信号線側駆動回路、および前記ゲイト信号線側駆動
回路は、珪素膜を用いた複数のＴＦＴによって構成さ
れ、前記珪素膜は、線状レーザを走査することによって
結晶化され、前記アナログスイッチおよび前記バッファ
を構成する前記複数のＴＦＴのキャリア移動方向は、線
状レーザの走査方向に対して斜めであることを特長とす
る半導体表示装置が提供される。このことによって上記
目的が達成される。

【００３２】前記複数のＴＦＴのキャリア移動方向は、
線状レーザの走査方向に対して概略４５°であるように
してもよい。

【００３３】本発明のある実施形態によると、画素マト
リクス回路と、ソース信号線側駆動回路と、ゲイト信号
線側駆動回路と、を備えた半導体表示装置であって、前
記ソース信号線側駆動回路は、ソース信号線に直接接続
されたアナログスイッチを有しており、前記アナログス
イッチは、ｙ個（ｙは２以上の整数）のアナログスイッ
チを並列に接続して構成され、前記ゲイト信号線側駆動
回路は、ゲイト信号線に直接接続されたバッファを有し
ており、前記バッファは、ｚ個（ｚは２以上の整数）の
バッファを並列に接続して構成され、前記画素マトリク
ス回路、前記ソース信号線側駆動回路、および前記ゲイ
ト信号線側駆動回路は、珪素膜を用いた複数のＴＦＴに
よって構成され、前記珪素膜は、線状レーザを走査する
ことによって結晶化され、前記アナログスイッチおよび
前記バッファを構成する前記複数のＴＦＴのキャリア移
動方向は、線状レーザの走査方向に対して斜めであるこ
とを特長とする半導体表示装置が提供される。このこと
によって上記目的が達成される。

【００３４】前記複数のＴＦＴのキャリア移動方向は、
線状レーザの走査方向に対して概略４５°であるように
してもよい。

【００３５】本発明のある実施形態によると、画素マト
リクス回路と、ソース信号線側駆動回路と、ゲイト信号
線側駆動回路と、を備えた半導体表示装置であって、前
記ソース信号線側駆動回路は、バッファとソース信号線
に直接接続されたアナログスイッチとを有しており、前
記バッファはｘ個（ｘは２以上の整数）のバッファを並
列に接続して構成され、前記アナログスイッチは、ｙ個
（ｙは２以上の整数）のアナログスイッチを並列に接続
して構成され、前記ゲイト信号線側駆動回路は、ゲイト
信号線に直接接続されたバッファを有しており、前記バ
ッファは、ｚ個（ｚは２以上の整数）のバッファを並列
に接続して構成され、前記画素マトリクス回路、前記ソ
ース信号線側駆動回路、および前記ゲイト信号線側駆動
回路は、珪素膜を用いた複数のＴＦＴによって構成さ
れ、前記アナログスイッチおよび前記バッファを構成す
る前記複数のＴＦＴのキャリア移動方向は、画素マトリ
クス回路の行方向と列方向とに対して斜めであることを
特長とする半導体表示装置が提供される。このことによ
って上記目的が達成される。

【００３６】前記複数のＴＦＴのキャリア移動方向は、
画素マトリクス回路の行方向と列方向とに対して概略４
５°であるようにしてもよい。

【００３７】ここで、以下の実施例をもって本発明の詳
細について説明する。なお、以下の実施例は本発明のあ
る実施形態にすぎず、本発明はこれらに限定されるわけ
ではない。

【００３８】

【実施例】（実施例１）本実施例では、ソース信号線に
直接接続されているアナログスイッチと、アナログスイ
ッチを制御する最終段のバッファと、ゲイト信号線に直
接接続されているバッファとをそれぞれ３つに分割し、
並列接続させた場合のアクティブマトリクス型液晶表示
装置について説明する。

【００３９】図１を参照する。１０１はソース信号線側
シフトレジスタ、１０２は最終段のバッファ、１０３は
バッファ１０２からの信号の反転信号を作る為のバッフ
ァ、１０４はアナログスイッチ、１０５はビデオ信号
線、１０６はソース信号線、１０７はゲイト信号線側シ
フトレジスタ、１０８は最終段のバッファ、１０９はゲ
イト信号線（走査線）、１１０は画素ＴＦＴ、１１１は
液晶である。なお、図１には説明の便宜上、ソース信号
線に直接接続されているアナログスイッチ１０４および
最終段のバッファ１０２および１０３と、ゲイト信号線
に直接接続されている最終段のバッファ１０８のみが示
されており、その他の回路は省略されているが、必要に
応じて他の回路が設けられ得る。なお、本実施例のアク
ティブマトリクス型液晶表示装置の画素数は、横６４０
×縦４８０×ＲＧＢとした。

【００４０】本実施例のアクティブマトリクス型液晶表
示装置は、ソース信号線側駆動回路のうち、最終段のバ
ッファ１０２および１０３は、それぞれ３つのバッファ
１０２−１〜１０２−３、１０３−１〜１０３−３が並
列に接続された構成をとる。３つのバッファ１０２−１
〜１０２−３を構成するＴＦＴのチャネル幅は、おおよ
そ１００μｍである。よって、最終段のバッファ１０２
は、チャネル幅がおおよぼ３００μｍである１つのＴＦ
Ｔによって構成される場合と同等の容量を確保してい
る。また、最終段のバッファ１０３に関しても上述した
通りである。

【００４１】また、アナログスイッチ１０４は、３つの
アナログスイッチ１０４−１〜１０４−３が並列に接続
された構成をとる。３つのアナログスイッチ１０４−１
〜１０４−３を構成するＴＦＴのチャネル幅は、おおよ
そ１７０μｍである。よって、アナログスイッチ１０４
は、チャネル幅がおおよそ５１０μｍである１つのＴＦ
Ｔによって構成される場合と同等の容量を確保してい
る。

【００４２】さらに、ゲイト信号線側駆動回路におい
て、最終段のバッファ１０８は、それぞれ３つのバッフ
ァ１０８−１〜１０８−３が並列に接続された構成をと
る。３つのバッファ１０８−１〜１０８−３を構成する
ＴＦＴのチャネル幅は、おおよそ１７０μｍである。よ
って、最終段のバッファ１０８は、チャネル幅がおおよ
ぼ５１０μｍである１つのＴＦＴによって構成される場
合と同等の容量を確保している。

【００４３】ここで、図２に、アナログスイッチ１０４
の回路図を示す。図２（ａ）は、アナログスイッチ１０
４の回路図であり、ＩＮはバッファ１０２からの信号が
入力されることを示し、ＩＮｂはその反転信号（バッフ
ァ１０３からの信号）が入力されることを示す。また、
ＶＩＤＥＯＩＮには、ビデオ信号線１０５からのビデ
オ信号が入力され、ＶＩＤＥＯＯＵＴからはビデオ信
号がソース信号線へ出力されることが示されている。

【００４４】また、図２（ｂ）は、図２（ａ）に示され
るアナログスイッチ１０４をＴＦＴによって構成した回
路図が示されている。アナログスイッチ１０４は、３つ
のアナログスイッチ１０４−１〜１０４−３によって構
成されていることは上述した通りである。アナログスイ
ッチ１０４−１〜１０４−３は、それぞれ、１つのＮチ
ャネル型ＴＦＴと１つのＰチャネル型ＴＦＴとが並列に
接続された構成をとる。なお、これら３つのアナログス
イッチ１０４−１〜１０４−３は、入力（ＩＮ、ＩＮ
ｂ、ＶＩＤＥＯＩＮ）と出力（ＶＩＤＥＯＯＵＴ）
とを共通にしていることが示されている。

【００４５】次に図３を参照する。図３（ａ）および
（ｂ）には、バッファ１０２の回路図が示されている。
図３（ａ）および（ｂ）において、ＩＮはシフトレジス
タからのタイミング信号が入力されることを示し、ＯＵ
Ｔはその反転信号が出力されることを示す。また、Ｖｄ
ｄは定電源電圧である。図３（ａ）に示されるように、
バッファ１０２は３つのバッファ１０２−１〜１０２−
３が並列接続された構成をとる。また、図３（ｂ）は、
図３（ａ）に示されるバッファ１０２をＴＦＴによって
構成した回路図が示されている。バッファ１０２を構成
するいずれのＴＦＴのゲイト電極も同じ入力信号が入力
されることがわかる。

【００４６】次に、本実施例のアクティブマトリクス型
液晶表示装置を構成するＴＦＴの配置について説明す
る。図４を参照する。図４は、図１に示した本実施例の
アクティブマトリクス型液晶表示装置のＴＦＴの配置を
模式的に示した図である。

【００４７】図４において、４０１、４０２はそれぞ
れ、バッファ１０２を構成するＴＦＴの活性層、ゲイト
電極を示したものである。ここでは、バッファ１０３は
省略されているが、バッファ１０２と同様の構成をと
る。また、４０３、４０４はそれぞれ、アナログスイッ
チ１０４を構成するＴＦＴの活性層、ゲイト電極を示し
たものである。また、４０５、４０６はそれぞれ、バッ
ファ１０８を構成するＴＦＴの活性層、ゲイト電極を示
したものである。また、４０７、４０８はそれぞれ、画
素マトリクス回路１１２を構成するＴＦＴの活性層、ゲ
イト電極を示したものである。なお、４０９は、活性層
を結晶化させる（レーザアニールさせる）ときの線状レ
ーザの形状を模式的に示したものである。また、図中に
は矢印で線状レーザの走査方向が示されている。

【００４８】なお、図４においては、説明の便宜上、Ｔ
ＦＴはパターンニングされ、ゲイト電極が設けられた図
となっているが、活性層を結晶化させる時は、活性層は
図４に示されるようにパターンニングされているわけで
はなく、かつゲイト電極も形成されているわけではな
い。活性層のパターンニングおよびゲイト電極の形成
は、結晶化の後に行われ得る。

【００４９】図４に示されるように、バッファ１０２、
アナログスイッチ１０４、およびバッファ１０８を構成
する複数のＴＦＴの活性層つまりはキャリアの移動方向
が、線状のレーザ４０９の走査方向、即ち線に直角な方
向に対して斜めになるように（本実施例では概略４５度
となるように）配置されていることがわかる。このよう
な配置をとることによって、これらのＴＦＴのばらつき
を少なくすることができる。よって、上述した、バッフ
ァ１０２および１０３、アナログスイッチ１０４、およ
びバッファ１０８をチャネル幅の小さな複数のＴＦＴで
構成することとあわせて、ばらつきを最小限にすること
ができる。

【００５０】なお、画素マトリクス回路１１２を構成す
る複数のＴＦＴの活性層、つまりキャリアの移動方向
が、線状のレーザビーム４０９の走査方向、即ち線に直
角な方向に対して平行になるように配置されていること
がわかる。なお、図４に示されていない他の回路を構成
するＴＦＴも画素マトリクス回路１１２を構成するＴＦ
Ｔと同様に配置されている。しかし、これらの回路を構
成するＴＦＴのばらつきが問題となる場合には、バッフ
ァ１０２やナログスイッチ１０４のように、ＴＦＴの活
性層つまりはキャリアの移動方向が、線状のレーザビー
ム４０９の走査方向、即ち線に直角な方向に対して斜め
になるように（本実施例では概略４５度となるように）
配置しても良い。

【００５１】本実施例では、ソース信号線側駆動回路に
おいては、最終段のバッファ１０２および１０３は、そ
れぞれ３つのバッファ１０２−１〜１０２−３、１０３
−１〜１０３−３から成り、アナログスイッチ１０４は
３つのアナログスイッチ１０４−１〜１０４−３から成
る。したがって、バッファ１０２および１０３を、それ
ぞれひとつのバッファ回路で構成する場合と比較して、
それぞれを構成する複数のＴＦＴのサイズ（チャネル
幅）は３分の１で済む。よって、ＴＦＴの自己発熱を小
さくすることができ、自己発熱によるＴＦＴのしきい値
の変化や劣化を防ぐことができる。かつ、仮に最終段の
バッファを構成する３つのバッファのうち１あるいは２
つが動作しなくなったとしても、残りの２つあるいは１
つのバッファによって動作することができる。アナログ
スイッチ１０４に関しても同様のことが言える。

【００５２】ＴＦＴのサイズ（チャネル幅）は、大きけ
れば大きいほどばらつきが生じ易くなることがわかって
いる。また、ＴＦＴのサイズ（チャネル幅）が大きすぎ
ると、ＴＦＴの中央部分はチャネルとして機能するが、
その端部はチャネルとして機能しないことがあるという
ことが分かっている。この場合、ＴＦＴの中央部分にキ
ャリアの移動が集中し、ＴＦＴの劣化が加速されること
がわかっている。

【００５３】しかし、本実施例のように、画質を直接左
右するアナログスイッチやバッファをチャネル幅の小さ
な複数のＴＦＴで構成し、かつ容量を確保することによ
って、ばらつきを小さくし、自己発熱を小さくし、信頼
性を高くし、かつ劣化を少くすることができる。

【００５４】また、ソース信号線側駆動回路において
は、ソース信号線に映像信号を供給するアナログスイッ
チの特性のばらつきが特に問題となることが多い。この
場合は、最終段のバッファ１０２および１０３を構成す
る複数のＴＦＴのキャリアの移動方向が、本実施例の画
素マトリクス回路のように、線状レーザの走査方向に対
して平行になるようにしても良い。

【００５５】次に、図５を参照する。図５には、本実施
例のアクティブマトリクス型液晶表示装置のアクティブ
マトリクス基板の全体図が示されている。

【００５６】５０１は基板、５０２はシフトレジスタ、
バッファ、およびアナログスイッチなどを備えたソース
信号線側駆動回路、５０３はシフトレジスタおよびバッ
ファなどを備えたゲイト信号線側駆動回路、５０４は画
素マトリクス回路、５０５はその他のロジック回路（Ｌ
ＣＤコントローラ、メモリなど）を備えた周辺回路を示
す。また、５０６は線状レーザの形状が示されている。
なお、図中には矢印で線状レーザの走査方向が示されて
いる。

【００５７】次に図６を参照する。図６には、アナログ
スイッチ１０４の回路パターン図が示されている。６０
１および６０２は半導体活性層（シリコン層）であり、
それぞれソース・ドレイン領域がＮチャネル型、Ｐチャ
ネル型になるようにイオン注入されている。６０３およ
び６０４はゲイト電極であり本実施例ではアルミニウム
が用いられている。なお、６０３および６０４には、シ
リコンを用いることもできる。６０５および６０６は第
２配線を示し、本実施例ではアルミニウムが用いられて
いる。６０７はソース信号線である。また、６０８で示
されている黒く塗りつぶされている部分は第２配線と半
導体活性層とが絶縁膜にコンタクトホールを介してコン
タクトをとっている部分を示す。

【００５８】なお、レーザアニールの際の線状レーザの
走査方向と、アナログスイッチを成する複数のＴＦＴと
の相対配置が理解しやすいように、便宜上、線状レーザ
の形状が模式的にが示されている。

【００５９】なお、本実施例では、上述したように、線
状レーザの走査方向と、活性層つまりはキャリアの移動
方向が、斜めになるように（本実施例では４５度となる
ように）配置されているが、斜めに配置されれば良く、
これに限定されるわけではない。

【００６０】また、ソース信号線側駆動回路において
は、アナログスイッチ１０４のばらつきが特に問題とな
るので、アナログスイッチ１０４を構成する複数のＴＦ
Ｔの配置のみ、本実施例のように線状レーザの走査方向
に対して斜めとし、バッファ１０２を構成する複数のＴ
ＦＴの配置を、線状レーザの走査方向に対して平行にし
ても良い。

【００６１】なお、本実施例のアクティブマトリクス型
液晶表示装置の作製工程公知のものを用いれば良い。例
えば、本出願人による特開平８−１７２０４９号公報に
詳しく説明されている。

【００６２】以下に簡単に、製造工程および用いたレー
ザについて説明する。

【００６３】まず、ガラス基板上に成膜された非晶質珪
素膜を結晶化させる。本実施例に示す構成においては、
加熱により結晶化された結晶性珪素膜に対してさらに線
状のレーザ光を照射することにより、その結晶性を高め
る。

【００６４】本実施例のアクティブマトリクス型液晶表
示装置の作製に用いたレーザは、ＫｒＦエキシマレーザ
（波長２４８ｎｍ、パルス幅３０ｎｓ）である。勿論、
他のエキシマレーザ、さらには他の方式のレーザを用い
ることもできる。

【００６５】レーザ光は発振器で発振され、全反射ミラ
ーを経由して増幅器で増幅され、さらに全反射ミラーを
経由して光学系に導入される。

【００６６】光学系に入射する直前のレーザ光のビーム
パターンは、３×２ｃｍ²程度の長方形を有している。
このレーザ光を光学系に通すことによって、長さ１０〜
３０ｃｍ、幅０．1 〜１ｃｍ程度の細長いビーム（線状
ビーム）を得ることができる。光学系を経たレーザ光の
エネルギーは最大で１０００ｍＪ／ショット程度のエネ
ルギーを有している。

【００６７】加工されたレーザ光を半導体薄膜が形成さ
れた基板に照射し、かつ基板を１方向に移動させること
で、基板全体に対してレーザ光を照射することができ
る。レーザ光が照射される基板が配置されるステージは
コンピュータにより制御されており線状のレーザ光に対
して直角方向に必要とする速度で動くよう設計されてい
る。このようにして、半導体薄膜の結晶化を行う。

【００６８】なお、本実施例では、最終段のバッファや
アナログスイッチは、チャネル幅の小さなＴＦＴで構成
された回路を３つ並列に接続することによって、特性の
ばらつきを防いでいるが、これに限定されるわけではな
い。つまり、ソース信号線側の最終段のバッファが、チ
ャネル幅の小さなＴＦＴで構成されたｘ個のバッファを
並列に接続した構成としても良い。また、ソース信号線
側のアナログスイッチが、チャネル幅の小さなＴＦＴで
構成されたｙ個のアナログスイッチを並列に接続した構
成としても良い。また、ゲイト信号線側のバッファが、
チャネル幅の小さなＴＦＴで構成されたｚ個のバッファ
を並列に接続した構成としても良い。これらの場合は、
さらに特性のばらつきを小さくすることができる。

【００６９】また、画素数の増加に伴い、バッファやア
ナログスイッチに必要な容量は変化する。これに従い、
それぞれを幾つの小さなバッファやアナログスイッチで
構成するかが異なってくる。

【００７０】（実施例２）実施例１で述べた本発明のア
クティブマトリクス型液晶表示装置は、高精細・高解像
度のアクティブマトリクス型液晶表示装置に十分対応で
き、その画素数は、今後のＡＴＶ（Ａｄｏｖａｎｃｅｄ
ＴＶ）に対応できる程莫大である。よって、ＸＧＡ以
上のもの、例えば、横１９２０×縦１２８０のような解
像度を有するアクティブマトリクス型液晶表示装置にも
対応できる。

【００７１】（実施例３）また、上記実施例１および２
で述べたアクティブマトリクス型の液晶表示装置は、透
過型のアクティブマトリクス型液晶表示装置にも、反射
型のアクティブマトリクス型液晶表示装置にも用いられ
得る。また、液晶材料にしきい値なしの反強誘電性液晶
を用いることもできる。また、液晶材料に強誘電性液晶
を用い、特殊な配向膜などによって強誘電性液晶のメモ
リ効果を消去させた場合にも対応できる。

【００７２】また、上記実施例１および２では、表示媒
体として液晶を用いる場合につて説明してきたが、印加
電圧に応答して光学的特性が変調され得るその他のいか
なる表示媒体を有する半導体表示装置に用いてもよい。
例えば、エレクトロルミネセンス素子やエレクトロクロ
ミクス素子などを表示媒体として用いてもよい。

【００７３】また、上記実施例１および２に用いられる
ＴＦＴは、トップゲイト型でも良いし、逆スタガ型でも
良い。

【００７４】（実施例４）上記実施例１〜３の半導体表
示装置には様々な用途がある。本実施例では、本発明の
アクティブマトリクス型半導体表示装置を組み込んだ半
導体装置について説明する。

【００７５】このような半導体装置には、ビデオカメ
ラ、スチルカメラ、プロジェクタ、ヘッドマウントディ
スプレイ、カーナビゲーション、パーソナルコンピュー
タ、携帯情報端末（モバイルコンピュータ、携帯電話な
ど）などが挙げられる。それらの一例を図７に示す。

【００７６】図７（Ａ）は携帯電話であり、本体７０
１、音声出力部７０２、音声入力部７０３、半導体表示
装置７０４、操作スイッチ７０５、アンテナ７０６で構
成される。

【００７７】図７（Ｂ）はビデオカメラであり、本体７
０７、半導体表示装置７０８、音声入力部７０９、操作
スイッチ７１０、バッテリー７１１、受像部７１２で構
成される。

【００７８】図７（Ｃ）はモバイルコンピュータであ
り、本体７１３、カメラ部７１４、受像部７１５、操作
スイッチ７１６、半導体表示装置７１７で構成される。

【００７９】図７（Ｄ）はヘッドマウントディスプレイ
であり、本体７１８、半導体表示装置７１９、バンド部
７２０で構成される。

【００８０】図７（Ｅ）はリア型プロジェクタであり、
７２１は本体、７２２は光源、７２３は半導体表示装
置、７２４は偏光ビームスプリッタ、７２５および７２
６はリフレクター、７２７はスクリーンである。なお、
リア型プロジェクタは、視聴者の見る位置によって、本
体を固定したままスクリーンの角度を変えることができ
るのが好ましい。なお、半導体表示装置７２３を３個
（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）使用すること
によって、さらに高解像度・高精細のリア型プロジェク
タを実現することができる。

【００８１】図７（Ｆ）はフロント型プロジェクタであ
り、本体７２８、光源７２９、半導体表示装置７３０、
光学系７３１、スクリーン７３２で構成される。なお、
半導体表示装置７３０を３個（Ｒ、Ｇ、Ｂの光にそれぞ
れ対応させる）使用することによって、さらに高解像度
・高精細のフロント型プロジェクタを実現することがで
きる。

【００８２】

【発明の効果】本発明によると、アクティブマトリクス
型半導体表示装置の画像むらのおおきな原因の一つであ
る、アナログスイッチやバッファなどの特性のばらつき
を最小限にすることができ、高画質のアクティブマトリ
クスがた半導体表示装置が実現される。

【図面の簡単な説明】

【図１】本発明のアクティブマトリクス型液晶表示装
置の概略構成図である。

【図２】本発明のアクティブマトリクス型液晶表示装
置のアナログスイッチの回路図である。

【図３】本発明のアクティブマトリクス型液晶表示装
置の最終段のバッファの回路図である。

【図４】本発明のアクティブマトリクス型液晶表示装
置のＴＦＴと線状レーザの相対配置を示した図である。

【図５】本発明のアクティブマトリクス型液晶表示装
置のアクティブマトリクス基板の全体図である。

【図６】本発明のアクティブマトリクス型液晶表示装
置のアナログスイッチの回路パターン図である。

【図７】本発明のアクティブマトリクス型半導体表示
装置を組み込んだ半導体装置の例である。

【図８】従来のアクティブマトリクス型液晶表示装置
の概略構成図である。

【図９】バッファおよびアナログスイッチの回路図で
ある。

【符号の説明】

１０１ソース信号線側シフトレジスタ１０２バッファ１０３バッファ１０４アナログスイッチ１０５ビデオ信号線１０６ソース信号線１０７ゲイト信号線側シフトレジスタ１０８バッファ１０９ゲイト信号線（走査線）１１０画素ＴＦＴ１１１液晶４０７半導体活性層４０８ゲイト電極４０９線状レーザ

Claims

【特許請求の範囲】

【請求項１】第１の薄膜トランジスタと前記第１の薄膜
トランジスタのソース領域に接続された第１の配線と前
記第１の薄膜トランジスタのゲイト電極に接続された第
２の配線とを有する第１の回路と、前記第１の配線に直接接続されたアナログスイッチとバ
ッファとを有する第２の回路と、前記第２の配線に直接接続されたバッファを有する第３
の回路と、を有する半導体装置であって、前記第２の回路のバッファは第２の薄膜トランジスタを
有するｘ個（ｘは２以上の整数）のバッファを並列に接
続して構成され、前記第２の回路のアナログスイッチは
第３の薄膜トランジスタを有するｙ個（ｙは２以上の整
数）のアナログスイッチを並列に接続して構成され、前記第３の回路のバッファは第４の薄膜トランジスタを
有するｚ個（ｚは２以上の整数）のバッファを並列に接
続して構成され、前記第１乃至第４の薄膜トランジスタは半導体膜を有
し、前記半導体膜は線状レーザを走査することによって結晶
化されてなり、前記第２乃至第４の薄膜トランジスタは、前記線状レー
ザの走査方向に対して斜め方向のキャリア移動方向を有
することを特徴とする半導体装置。
【請求項２】第１の薄膜トランジスタと前記第１の薄膜
トランジスタのソース領域に接続された第１の配線と前
記第１の薄膜トランジスタのゲイト電極に接続された第
２の配線とを有する第１の回路と、前記第１の配線に直接接続されたアナログスイッチを有
する第２の回路と、前記第２の配線に直接接続されたバッファを有する第３
の回路と、を有する半導体装置であって、前記第２の回路のアナログスイッチは第３の薄膜トラン
ジスタを有するｙ個（ｙは２以上の整数）のアナログス
イッチを並列に接続して構成され、前記第３の回路のバッファは第４の薄膜トランジスタを
有するｚ個（ｚは２以上の整数）のバッファを並列に接
続して構成され、前記第１乃至第４の薄膜トランジスタは半導体膜を有
し、前記半導体膜は線状レーザを走査することによって結晶
化されてなり、前記第２乃至第４の薄膜トランジスタは、前記線状レー
ザの走査方向に対して斜め方向のキャリア移動方向を有
することを特徴とする半導体装置。
【請求項３】第１の薄膜トランジスタと前記第１の薄膜
トランジスタのソース領域に接続された第１の配線と前
記第１の薄膜トランジスタのゲイト電極に接続した第２
の配線とを有する第１の回路と、前記第１の配線に直接接続されたアナログスイッチとバ
ッファとを有する第２の回路と、前記第２の配線に直接接続されたバッファを有する第３
の回路と、を有する表示装置であって、前記第２の回路のバッファは第２の薄膜トランジスタを
有するｘ個（ｘは２以上の整数）のバッファを並列に接
続して構成され、前記第２の回路のアナログスイッチは
第３の薄膜トランジスタを有するｙ個（ｙは２以上の整
数）のアナログスイッチを並列に接続して構成され、前記第３の回路のバッファは第４の薄膜トランジスタを
有するｚ個（ｚは２以上の整数）のバッファを並列に接
続して構成され、前記第１乃至第４の薄膜トランジスタは半導体膜を有
し、前記第２乃至第４の薄膜トランジスタは、前記第１の回
路の行方向と列方向とに対して斜め方向のキャリア移動
方向を有することを特徴とする半導体装置。
【請求項４】前記第２乃至第４の薄膜トランジスタのキ
ャリア移動方向は、前記線状レーザの走査方向に対して
４５°であることを特徴とする請求項１又は２記載の半
導体装置。
【請求項５】前記第２乃至第４の薄膜トランジスタのキ
ャリア移動方向は、前記第１の回路の行方向と列方向と
に対して４５°であることを特徴とする請求項３記載の
半導体装置。
【請求項６】前記半導体膜は珪素からなることを特徴と
する請求項１乃至５のいずれか一項記載の半導体装置。
【請求項７】前記半導体装置は、携帯電話機、ビデオカ
メラ、モバイルコンピュータ、ヘッドマウントディスプ
レイ、リア型プロジェクタ、又はフロント型プロジェク
タであることを特徴とする請求項１乃至６のいずれか一
項記載の半導体装置。