JP5085902B2 - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP5085902B2
JP5085902B2 JP2006227265A JP2006227265A JP5085902B2 JP 5085902 B2 JP5085902 B2 JP 5085902B2 JP 2006227265 A JP2006227265 A JP 2006227265A JP 2006227265 A JP2006227265 A JP 2006227265A JP 5085902 B2 JP5085902 B2 JP 5085902B2
Authority
JP
Japan
Prior art keywords
continuous wave
wave laser
region
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006227265A
Other languages
English (en)
Other versions
JP2008053394A5 (ja
JP2008053394A (ja
Inventor
秀明 新本
幹雄 本郷
秋夫 矢▲崎▼
剛史 野田
拓生 海東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2006227265A priority Critical patent/JP5085902B2/ja
Priority to US11/882,828 priority patent/US7732268B2/en
Publication of JP2008053394A publication Critical patent/JP2008053394A/ja
Publication of JP2008053394A5 publication Critical patent/JP2008053394A5/ja
Application granted granted Critical
Publication of JP5085902B2 publication Critical patent/JP5085902B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、表示装置の製造方法に関し、特に、ＴＦＴ素子を有する画素の集合からなる表示領域の外側に半導体素子を有する駆動回路を形成する製造方法に適用して有効な技術に関するものである。
従来、一対の基板の間に液晶材料を封入した液晶表示パネルを有する液晶表示装置には、アクティブマトリクス型のＴＦＴ液晶表示装置がある。アクティブマトリクス型のＴＦＴ液晶表示装置は、たとえば、テレビ受像器やパーソナル・コンピュータ（ＰＣ）のディスプレイ、携帯電話端末や携帯情報端末（ＰＤＡ）の表示部などに広く用いられている。
アクティブマトリクス型のＴＦＴ液晶表示装置で用いられる液晶表示パネルは、一方の基板に、複数本の走査信号線、複数本の映像信号線、ＴＦＴ素子、画素電極などが設けられている。
従来の液晶表示装置は、たとえば、複数本の映像信号線に映像信号（階調データと呼ぶこともある）を入力するためのドライバＩＣや、複数本の走査信号線に走査信号を入力するためのドライバＩＣが実装されたＴＣＰやＣＯＦなどのフレキシブル回路基板を液晶表示パネルに接続したり、前記各ドライバＩＣを直接液晶表示パネル上に実装しているのが一般的である。
また、近年は、たとえば、前記走査信号線などが形成された基板（以下、ＴＦＴ基板と呼ぶ）の表示領域の外側に、前記ドライバＩＣと同等の機能を有する駆動回路（周辺回路）を形成した液晶表示パネルが提案されている。
前記ＴＦＴ基板の表示領域の外側に形成される前記駆動回路は、主に、トランジスタやダイオードなどの半導体素子で構成されており、前記走査信号線や前記映像信号線を形成する際に各半導体素子の電極を形成し、表示領域のＴＦＴ素子の半導体層（チャネル層）を形成する際に半導体素子の半導体層を形成する。ＴＦＴ基板の表示領域に形成するＴＦＴ素子の半導体層には、たとえば、アモルファスシリコン（ａ−Ｓｉ）または多結晶シリコン（ｐｏｌｙ−Ｓｉ）が用いられる。
ところで、前記駆動回路の半導体素子の半導体層は、動作特性の面から、多結晶シリコンを用いることが望ましい。このとき、一般的には、熱処理によりアモルファスシリコンを脱水素化し、脱水素化したアモルファスシリコンに対してエキシマレーザなどのパルスレーザを１箇所に対して複数回照射されるように少しずつステップ移動させて照射および走査することで、基板上のアモルファスシリコンの全面を多結晶化する方法が採用されている。
また、熱処理の代わりに、レーザビームを用いてアモルファスシリコンを脱水素化する方法が、たとえば、特許文献１や特許文献２に開示されている。特許文献１では、第１のエキシマレーザで脱水素化を行い、第２のエキシマレーザで多結晶化を行っている。また、特許文献２では、パルスレーザビームを２分割し、先行するビームで脱水素化を行い、それに続くビームで多結晶化を行っている。
また、脱水素を目的としたものではないが、２つのレーザを用いることに関連して、特許文献３には、エネルギー密度の異なる２つのレーザでアニールを行うことが開示されており、その２つのレーザには、パルスレーザまたは連続発振レーザを用いている。
またさらに、アモルファスシリコン膜の全面を多結晶化するのではなく、駆動回路部のみを多結晶化する方法が、特許文献４に開示されている。特許文献４では、画素を水素化アモルファスシリコン、駆動回路を多結晶シリコンで構成する際に、１つのパルスレーザを用い、レーザ光のパルスのエネルギーを段階的に大きくしていき、駆動回路部のみ、水素化非晶質半導体の脱水素化を行いながら結晶化を行っている。
特開２００２−１５８１７３号公報 特開２００２−６４０６０号公報 特開平６−６１１７２号公報 特開平８−１２９１８９号公報
ここで、表示領域のＴＦＴ素子の半導体層はアモルファスシリコンを用い、表示領域の外側の駆動回路の半導体素子の半導体層は多結晶シリコンを用いたＴＦＴ基板を製造するときには、アモルファスシリコンは水素化したアモルファスシリコンを用いるのが特性上好ましいが、多結晶化する際には脱水素化を行わないと、レーザを照射したときに突沸してしまうので、駆動回路部分のみを部分的に脱水素化する必要がある。
しかしながら、特許文献１、特許文献２、特許文献４では、部分的に脱水素化をしている領域と結晶化をしている領域は完全に一致しているため、結晶化を行うためのレーザを照射するときに照射位置がずれた場合には、脱水素化した領域と脱水素化していない領域との境界部分で、脱水素化していない領域に結晶化のためのレーザが照射される可能性があり、その結果、突沸が発生する可能性がある。
なお、特許文献３には、脱水素化に関しては記載されていないが、２つのレーザの照射領域は一致しているため、脱水素化と結晶化に応用しようとした場合には、同様の問題が発生すると考えられる。
また、パルスレーザは、ある時間間隔で断続的に発光（発生）するレーザである。そのため、パルスレーザを照射してアモルファスシリコンを溶融、結晶化して多結晶化した場合、個々の粒状結晶の大きさが小さく、結晶粒界が多いという問題があった。その結果、たとえば、前記駆動回路のＴＦＴ素子におけるキャリアの移動度が低く、十分なトランジスタ特性を得られないという問題が生じる。
本発明の目的は、基板の表示領域の外側にあるアモルファスシリコンを脱水素化、多結晶シリコン化させる際の、多結晶シリコンの質を向上させることが可能な技術を提供することにある。
本発明の他の目的は、表示領域のＴＦＴ素子の半導体層にはアモルファスシリコンを用い、表示領域の外側にある駆動回路の半導体素子の半導体層には多結晶シリコンを用いたＴＦＴ基板の製造効率を向上させることが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
（１）基板の上に水素化したアモルファスシリコン膜を成膜する第１の工程と、前記水素化したアモルファスシリコン膜のあらかじめ定められた領域を脱水素化した後、前記脱水素化された領域のアモルファスシリコンを溶融、結晶化して多結晶シリコンにする第２の工程とを有し、前記基板の表示領域にアモルファスシリコンを用いたＴＦＴ素子を有する複数の画素を形成するとともに、該表示領域の外側に、多結晶シリコンを用いた複数個の半導体素子を有する駆動回路を形成する表示装置の製造方法であって、前記第２の工程は、前記基板の前記表示領域の外側にある前記駆動回路を形成する領域およびその周辺領域のみを第１の連続発振レーザを照射して脱水素化した後、前記脱水素化された領域のみに第２の連続発振レーザを照射して前記アモルファスシリコンを前記多結晶シリコンにし、前記第１の連続発振レーザを照射する領域は、前記第２の連続発振レーザを照射する領域よりも広い表示装置の製造方法。
（２）前記（１）の表示装置の製造方法において、前記第１の連続発振レーザおよび前記第２の連続発振レーザは、前記基板の上を走査しながら照射し、前記第１の連続発振レーザのエネルギー密度は、前記第２の連続発振レーザのエネルギー密度よりも低く、前記第１の連続発振レーザおよび前記第２の連続発振レーザが照射する領域の各点は、前記第１の連続発振レーザが照射されている時間が、前記第２の連続発振レーザが照射されている時間よりも長い表示装置の製造方法。
（３）前記（２）の表示装置の製造方法において、前記第１の連続発振レーザの走査方向のビーム幅が、前記第２の連続発振レーザの前記走査方向のビーム幅よりも広い表示装置の製造方法。
（４）前記（２）の表示装置の製造方法において、前記第１の連続発振レーザの走査速度と、前記第２の連続発振レーザの走査速度とが異なる表示装置の製造方法。
（５）前記（４）の表示装置の製造方法において、前記第１の連続発振レーザの走査速度が、前記第２の連続発振レーザの走査速度よりも遅い表示装置の製造方法。
（６）前記（１）から（５）の表示装置の製造方法において、前記第２の工程は、前記基板の上のある帯状領域を第１の方向に走査する間に前記第１の連続発振レーザおよび前記第２の連続発振レーザを照射する表示装置の製造方法。
（７）前記（６）の表示装置の製造方法において、前記第２の工程は、前記基板の上のある帯状領域を第１の方向に走査した後、前記基板の上の前記ある帯状領域とは別の帯状領域を前記第１の方向と反対の方向に走査する表示装置の製造方法。
（８）前記（１）から（７）の表示装置の製造方法において、前記第２の工程は、前記第２の連続発振レーザを照射して前記多結晶シリコン化された領域に、第３の連続発振レーザを照射する表示装置の製造方法。
（９）前記（８）の表示装置の製造方法において、前記第２の工程は、前記基板の上のある帯状領域を第１の方向に走査する間に前記第１の連続発振レーザ、前記第２の連続発振レーザ、および前記第３の連続発振レーザを照射する表示装置の製造方法。
（１０）前記（８）または（９）の表示装置の製造方法において、前記第２の工程は、前記基板の上のある帯状領域を第１の方向に走査した後、前記ある帯状領域とは別の帯状領域を前記第１の方向と反対の方向に走査し、前記別の帯状領域を走査するときは、前記第３の連続発振レーザを照射して前記水素化したアモルファスシリコン膜を脱水素化し、前記第３の連続発振レーザによって脱水素化されたアモルファスシリコンに前記第２の連続発振レーザを照射して多結晶シリコン化し、前記第２の連続発振レーザを照射して前記多結晶シリコン化された領域に前記第１の連続発振レーザを照射する表示装置の製造方法。
（１１）前記（１０）の表示装置の製造方法において、前記基板の上を前記第１の方向に走査するときと、前記第１の方向と反対の方向に走査するときで、前記第１の連続発振レーザの焦点と前記第３の連続発振レーザの焦点を相互に切り替える表示装置の製造方法。
本発明の表示装置の製造方法によれば、結晶化のための連続発振レーザを照射したときに、前記脱水素化された領域の外周の近傍で突沸が起こるのを防ぎ、多結晶シリコン化された領域の外周部におけるシリコン結晶の質の低下を防ぐことができる。
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
本発明は、たとえば、表示領域にＴＦＴ素子を有し、表示領域の外側に別のＴＦＴ素子やダイオードなどの半導体素子を有する基板を備える表示装置のうち、表示領域のＴＦＴ素子の半導体層はアモルファスシリコン（ａ−Ｓｉ）で形成され、表示領域の外側の半導体素子の半導体層は多結晶シリコン（ｐｏｌｙ−Ｓｉ）で形成された表示装置の製造方法に適用される。そこで、まず、本発明が適用される表示装置（表示パネル）の一構成例について説明する。
図１（ａ）は、本発明が適用される液晶表示パネルの概略構成を示す模式平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ’線における断面図である。図２は、図１（ａ）および図１（ｂ）に示した液晶表示パネルのＴＦＴ基板の概略構成を示す模式平面図である。図３は、図２に示したＴＦＴ基板の表示領域の１画素の回路構成の一例を示す模式回路図である。
本発明は、たとえば、アクティブマトリクス型の液晶表示パネル（以下、単に液晶表示パネルと呼ぶ）に用いられるＴＦＴ基板と呼ばれる基板の製造方法に適用される。液晶表示パネルは、たとえば、図１（ａ）および図１（ｂ）に示すように、ＴＦＴ基板１と対向基板２の一対の基板の間に液晶材料３を封入した表示パネルである。このとき、ＴＦＴ基板１と対向基板２は、複数の画素の集合で構成される表示領域ＤＡを囲むように設けられたシール材４で接着されており、ＴＦＴ基板１、対向基板２、およびシール材４で囲まれた空間に液晶材料３が封入されている。また、ＴＦＴ基板１および対向基板２の外側を向いた面には、たとえば、偏光板５Ａ、５Ｂが貼り付けられている。またこのとき、ＴＦＴ基板１と偏光板５Ａの間、対向基板２と偏光板５Ｂの間には、１層から数層の位相差板が設けられていることもある。
液晶表示パネルのＴＦＴ基板１は、たとえば、図２に示すように、ｘ方向に延在して表示領域ＤＡを横断する複数本の走査信号線ＧＬと、ｙ方向に延在して表示領域ＤＡを縦断する複数本の映像信号線ＤＬが設けられている。このとき、表示領域ＤＡの１画素の回路構成は、たとえば、図３に示すようになっており、２本の隣接する走査信号線ＧＬｍ，ＧＬｍ＋１と、２本の隣接する映像信号線ＤＬｎ，ＤＬｎ＋１で囲まれる領域が１つの画素領域に相当する。またこのとき、各画素には、ＴＦＴ素子および画素電極ＰＸが設けられており、ＴＦＴ素子のゲート（Ｇ）は２本の隣接する走査信号線のうちの一方の走査信号線ＧＬｍ＋１に接続され、ドレイン（Ｄ）は２本の隣接する映像信号線のうちの一方の映像信号線ＤＬｎに接続され、ＴＦＴ素子のソース（Ｓ）は画素電極ＰＸに接続されている。画素電極ＰＸは、対向基板２あるいはＴＦＴ基板１に設けられた共通電極ＣＴおよび液晶材料３と画素容量（液晶容量と呼ぶこともある）を形成している。
また、本発明が適用されるＴＦＴ基板１は、たとえば、図２に示すように、表示領域ＤＡの外側に、各映像信号線ＤＬに映像信号を入力するための第１の駆動回路ＤＲＶ１と、各走査信号線ＧＬに走査信号を入力するための第２の駆動回路ＤＲＶ２が形成されている。第１の駆動回路ＤＲＶ１は、従来のデータドライバＩＣと同等の機能を有する回路であり、たとえば、各映像信号線ＤＬに入力する映像信号（階調データ）を生成する回路、入力するタイミングを制御する回路などを有する。また、第２の駆動回路ＤＲＶ２は、従来の走査ドライバＩＣと同等の機能を有する回路であり、たとえば、各走査信号線ＧＬに走査信号を入力するタイミングを制御する回路などを有する。またこのとき、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２はそれぞれ、ＴＦＴ素子やダイオードなどの半導体素子を多数個組み合わせて構成されている集積回路である。
またさらに、本発明が適用されるＴＦＴ基板１において、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２は、ＩＣチップではなく、ＴＦＴ基板１の上に、走査信号線ＧＬや映像信号線ＤＬ、表示領域ＤＡのＴＦＴ素子などとともに形成されている内蔵回路である。このとき、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２は、シール材４よりも内側、すなわちシール材４と表示領域ＤＡの間に形成することが望ましいが、シール材４と平面でみて重なる領域やシール材４の外側に形成されていてもよい。
なお、本発明は、たとえば、図２および図３に示したような構成のＴＦＴ基板１のうち、表示領域ＤＡの各画素のＴＦＴ素子の半導体層は水素化されたアモルファスシリコン（ａ−Ｓｉ：Ｈ）で形成し、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２の半導体素子の半導体層は多結晶シリコンで形成するＴＦＴ基板１の製造方法に適用される。
図４（ａ）乃至図６は、本発明による実施例１のＴＦＴ基板の製造方法を説明するための模式図である。
図４（ａ）は、アモルファスシリコン膜を成膜した直後のマザーガラスの模式平面図である。図４（ｂ）は、図４（ａ）のＢ−Ｂ’線における模式断面図である。図５（ａ）は、アモルファスシリコン膜の一部を多結晶シリコン化した直後のマザーガラスの模式平面図である。図５（ｂ）は、図５（ａ）のＣ−Ｃ’線における模式断面図である。図６は、多結晶シリコン化した領域およびその周辺領域を拡大して示した模式平面図である。
実施例１では、ＴＦＴ基板１の製造工程のうち、表示領域ＤＡの各画素のＴＦＴ素子の半導体層として用いるアモルファスシリコン膜と、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２の半導体素子の半導体層として用いる多結晶シリコン膜とを形成する工程について説明する。
ＴＦＴ基板１は、たとえば、図４（ａ）に示すように、液晶表示パネルで用いるときのＴＦＴ基板１よりも面積が広いガラス基板（以下、マザーガラスと呼ぶ）６を用いて製造される。このとき、マザーガラス６の領域６０１が、液晶表示パネルで用いるときのＴＦＴ基板１に相当し、成膜およびパターニングを複数回繰り返して、領域６０１に走査信号線ＧＬ、映像信号線ＤＬ、表示領域ＤＡのＴＦＴ素子、画素電極ＰＸなどを形成した後、マザーガラス６の領域６０１をＴＦＴ基板１として切り出すという方法がとられている。またこのとき、表示領域ＤＡの外側にある領域Ｒ１には第１の駆動回路ＤＲＶ１が形成され、表示領域ＤＡの外側にある領域Ｒ２には第２の駆動回路ＤＲＶ２が形成される。なお、１枚のマザーガラス６には、ＴＦＴ基板１として切り出す領域が１箇所の場合もあるし、２箇所、４箇所、さらには十数箇所の場合もある。
実施例１の製造方法において、表示領域ＤＡの各画素のＴＦＴ素子の半導体層として用いるアモルファスシリコン膜と、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２の半導体素子の半導体層として用いる多結晶シリコン膜は、マザーガラス６の表面全面にアモルファスシリコン膜を成膜した後、領域Ｒ１および領域Ｒ２のアモルファスシリコンを多結晶シリコン化して形成する。そのため、まず、たとえば、図４（ａ）および図４（ｂ）に示すように、マザーガラス６の表面に積層されたシリコン窒化膜（ＳｉＮ膜）７０１、シリコン酸化膜（ＳｉＯ膜）７０２の上に、水素化したアモルファスシリコン膜７０３ａを成膜する。水素化したアモルファスシリコン膜７０３ａは、たとえば、プラズマＣＶＤ法で成膜する。また、水素化したアモルファスシリコン膜７０３ａは、マザーガラス６の全面に成膜（形成）され、表示領域ＤＡだけでなく、第１の駆動回路を形成する領域Ｒ１および第２の駆動回路を形成する領域Ｒ２にも成膜される。
次に、たとえば、図５（ａ）および図５（ｂ）に示すように、第１の駆動回路を形成する領域Ｒ１および第２の駆動回路を形成する領域Ｒ２の水素化されたアモルファスシリコン７０３ａを多結晶シリコン７０４にする。
実施例１の製造方法において、水素化されたアモルファスシリコン７０３ａを多結晶シリコン７０４にするときは、たとえば、第１の連続発振レーザを照射してアモルファスシリコンを脱水素化し、そこに第２の連続発振レーザを照射して脱水素化されたアモルファスシリコンを一度溶融させた後、冷却して多結晶化させる。また、実施例１の製造方法では、第１の駆動回路を形成する領域Ｒ１のアモルファスシリコンを多結晶シリコン化するときに、たとえば、図６に示すように、脱水素化する領域Ｒ３の面積を、多結晶シリコン７０４を形成する領域Ｒ１の面積よりも広くする。そのため、実施例１の製造方法では、第１の駆動回路を形成する領域Ｒ１のアモルファスシリコンを多結晶化した直後に、多結晶シリコン７０４が形成された領域Ｒ１の外側に、脱水素化されたアモルファスシリコン７０３ｂの領域が残っている。このときの多結晶シリコン化の手順の一例を、図７乃至図９に沿って説明する。
図７乃至図９は、実施例１のＴＦＴ基板の製造工程のうちのアモルファスシリコンを多結晶シリコン化する工程を説明するための模式図である。
図７は、実施例１の製造方法における連続発振レーザの照射方法を説明するための模式斜視図である。図８は、図７の連続発振レーザが照射されている領域をｘ方向と平行な面でみた模式断面図である。図９は、照射する連続発振レーザのエネルギー分布とエネルギー密度の関係を示す模式グラフ図である。なお、図９のエネルギー分布は、連続発振レーザの走査方向（移動方向）と平行な面でみた分布である。
水素化したアモルファスシリコン膜７０３ａのうち、第１の駆動回路を形成する領域Ｒ１および第２の駆動回路を形成する領域Ｒ２を多結晶シリコン化するときには、たとえば、図７に示すように、それぞれ、マザーガラス６をｘ方向およびｙ方向に移動させながら走査して、各駆動回路を形成する各領域Ｒ１，Ｒ２およびその周辺領域に脱水素化する第１の連続発振レーザ８０１を照射し、続けて脱水素化されたアモルファスシリコン７０３ｂを溶融させる第２の連続発振レーザ８０２を照射する。なお、走査するときには、マザーガラス６を移動させてもよいし、連続発振レーザ８０１，８０２を照射する光学系を移動させてもよい。また、マザーガラス６および前記光学系の両方を移動させてもよい。
第１の連続発振レーザ８０１および第２の連続発振レーザ８０２は、たとえば、１つのレーザ発振器９で発生させた１本の連続発振レーザ８を、光学系１０で２本のビーム（連続発振レーザ）８０１，８０２にして照射する。光学系１０には、たとえば、ハーフミラー１０ａ、全反射ミラー１０ｂ、第１のレンズ１０ｃ、第２のレンズ１０ｄを設けておく。そして、レーザ発振器９で発生させた連続発振レーザ８のうち、ハーフミラー１０ａで反射した方のビームを第１の連続発振レーザ８０１とし、第１のレンズ１０ｃで焦点を調整してアモルファスシリコン膜７０３ａに照射する。このとき、第１の連続発振レーザ８０１が照射されている領域のアモルファスシリコン膜７０３ｃは、照射により発生した熱により水素が蒸発し、含有量が徐々に減っていく。
また、レーザ発振器９で発生させた連続発振レーザ８のうち、ハーフミラー１０ａを透過した方のビームは第２の連続発振レーザ８０２とし、全反射ミラー１０ｂで光路を変えた後、第２のレンズ１０ｄで焦点を調整して脱水素化されたアモルファスシリコン７０３ｂに照射する。このとき、第２の連続発振レーザ８０２が照射されている領域のシリコン７０５は、溶融した状態であり、マザーガラス６（第２の連続発振レーザ８０２）が移動すると、結晶化して多結晶シリコン７０４になる。
なお、図８では省略しているが、光学系１０には、たとえば、第１の連続発振レーザ８０１および第２の連続発振レーザ８０２の照射、遮断（非照射）の制御を行うためのシャッターまたは変調器などが設けられている。そして、たとえば、マザーガラス６を移動させながら走査するときに、マザーガラス６と光学系１０の位置関係に基づいてシャッターの開閉を行えば、１度の走査で、ｘ方向に並んだ複数の領域Ｒ１のアモルファスシリコン７０３ａを多結晶シリコン化することができる。
ところで、第１の連続発振レーザ８０１は、アモルファスシリコン７０３ａを脱水素化するために照射するビームである。そのため、脱水素化されたアモルファスシリコン７０３ｂを溶融させる第２の連続発振レーザ８０２よりも弱いパワーで照射する必要がある。また、脱水素化したアモルファスシリコン７０３ｂに含まれる水素の量を限りなく０（零）に近づけるためには、可能な限り長い時間照射する必要がある。そのため、光学系１０において第１の連続発振レーザ８０１および第２の連続発振レーザ８０２を形成するときには、それぞれの連続発振レーザ８０１，８０２のエネルギー分布とエネルギー密度の関係が、たとえば、図９に示すような関係になるようにする。図９のグラフにおいて、横軸は各連続発振レーザ８０１，８０２のエネルギー分布Ｅdistであり、縦軸は各連続発振レーザ８０１，８０２のエネルギー密度Edenである。
つまり、脱水素化に用いる第１の連続発振レーザ８０１は、エネルギー密度Ｅdenを第２の連続発振レーザ８０２のエネルギー密度よりも小さくし、走査方向（移動方向）のエネルギー分布Ｅdist（ビーム幅ＢＷ１）を第２の連続発振レーザ８０２のエネルギー分布（ビーム幅ＢＷ２）よりも広くする。ここで、ビーム幅ＢＭ１，ＢＭ２は、各連続発振レーザを走査方向に測った寸法である。このようなエネルギー分布Ｅdistやエネルギー密度Ｅdenが異なる２本の連続発振レーザ８０１，８０２を形成するには、たとえば、光学系１０のハーフミラー１０ａの透過率および反射率、第１のレンズ１０ｃおよび第２のレンズ１０ｄの屈折率や焦点などを調整すればよい。
図１０は、実施例１のＴＦＴ基板の製造方法の作用効果を説明するための模式図である。
実施例１の製造方法では、たとえば、図１０に示すように、第１の連続発振レーザ８０１を照射して脱水素化されたアモルファスシリコン７０３ｂに第２の連続発振レーザ８０２を照射して溶融させる。第１の連続発振レーザ８０１および第２の連続発振レーザ８０２は、たとえば、マザーガラス６を−ｘ方向に移動させながら照射するので、第２の連続発振レーザ８０２が照射されて溶融した領域は＋ｘ方向に移動していく。このとき、溶融したシリコン７０５は、第２の連続発振レーザ８０２が移動して照射されなくなると温度が低下して結晶化する。またこのとき、溶融したシリコン７０５は、第２の発振レーザ８０２の照射を開始した位置で溶融したシリコンが結晶化する際に形成された核が成長するように結晶化する。そのため、第２の連続発振レーザ８０２が照射された領域には、図１０に示すように、概ね第２の連続発振レーザ８０２の移動方向（ｘ方向）に沿って長く延びる帯状結晶（擬似単結晶）が多数形成される。
このとき、アモルファスシリコンを脱水素化する第１の連続発振レーザ８０１を照射する領域Ｒ３の面積を、第２の連続発振レーザを照射する領域Ｒ１の面積よりも広くしておくと、たとえば、図１０に示すように、第２の連続発振レーザ８０２が照射されて溶融している領域と、水素化したアモルファスシリコン７０３ａのままである領域の間に、脱水素化されたアモルファスシリコン７０３ｂの領域が介在している。そのため、照射された第２の連続発振レーザ８０２の熱により水素化したアモルファスシリコン７０３ａが突沸することを防げ、多結晶シリコン化された領域Ｒ１の外周部における多結晶シリコン７０４の質の低下を防ぐことができる。このとき、第１の連続発振レーザ８０１の長軸方向の寸法は、第２の連続発振レーザ８０２の長軸方向の寸法よりも大きいことが望ましい。
このように、マザーガラス６を−ｘ方向に移動させながら第１の駆動回路を形成する各領域Ｒ１に第１の連続発振レーザ８０１および第２の連続発振レーザ８０２を照射すれば、第１の駆動回路を形成する各領域Ｒ１には、図７に矢印で示した方向（ｘ方向）に長く延びた帯状結晶の集合でなる多結晶シリコン７０４が形成される。そのため、第１の駆動回路を形成する領域Ｒ１にＴＦＴ素子を形成するときに、たとえば、チャネル長の方向（キャリアの移動方向）がｘ方向になるようにソース電極およびドレイン電極を形成すれば、キャリアの移動度が高くなり、ＴＦＴ素子の動作を高速化できる。
また、詳細な説明は省略するが、たとえば、第２の駆動回路を形成する各領域Ｒ２を多結晶シリコン化するときには、たとえば、図７に示したｙ方向がｘ方向になるようにマザーガラス６を９０度回転させて、マザーガラス６を−ｙ方向に移動させながら第２の駆動回路を形成する各領域Ｒ２に第１の連続発振レーザ８０１および第２の連続発振レーザ８０２を照射すればよい。こうすると、第２の駆動回路を形成する各領域Ｒ２には、図７に矢印で示した方向（ｙ方向）に長く延びた帯状結晶の集合でなる多結晶シリコン７０４が形成される。そのため、たとえば、第２の駆動回路を形成する領域Ｒ２にＴＦＴ素子を形成するときに、チャネル長の方向がｙ方向になるようにソース電極およびドレイン電極を形成すれば、キャリアの移動度が高くなり、ＴＦＴ素子の動作を高速化できる。
なお、実施例１では、ＴＦＴ基板１の製造工程のうち、表示領域ＤＡの各画素のＴＦＴ素子の半導体層として用いるアモルファスシリコン膜７０３ａと、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２の半導体素子の半導体層として用いる多結晶シリコン膜７０４とを形成する工程のみについて説明している。このとき、ＴＦＴ基板１の製造工程におけるその他の工程、たとえば、走査信号線ＧＬを形成する工程、映像信号線ＤＬを形成する工程、画素電極ＰＸを形成する工程などは、従来のＴＦＴ基板１を製造するときと同じ手順で行えばよい。またこのとき、各工程の順序や、表示領域ＤＡのＴＦＴ素子の構成、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２の半導体素子の構成は任意であり、従来のＴＦＴ基板で適用されている順序、構成の中から適宜選択すればよい。
また、実施例１の製造方法を適用して製造されるＴＦＴ基板１は、表示領域ＤＡの各画素のＴＦＴ素子の半導体層がアモルファスシリコン７０３ａである。そのため、表示領域ＤＡのＴＦＴ素子は、ガラス基板（マザーガラス６）と半導体層（アモルファスシリコン７０３ａ）の間にゲート電極が配置されたＴＦＴ素子（ボトムゲート型のＴＦＴ素子）にすることが望ましい。しかしながら、表示領域ＤＡのＴＦＴ素子は、これに限らず、ガラス基板（マザーガラス６）から見て半導体層（アモルファスシリコン７０３ａ）よりも上の層にゲート電極が配置されたＴＦＴ素子（トップゲート型のＴＦＴ素子）でもよいことはもちろんである。
また、表示領域ＤＡのＴＦＴ素子をボトムゲート型のＴＦＴ素子にした場合、たとえば、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２のＴＦＴ素子もボトムゲート型のＴＦＴ素子にすれば、表示領域ＤＡのＴＦＴ素子のゲート電極と第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２のＴＦＴ素子を１つの工程で形成することができる。
しかしながら、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２のＴＦＴ素子をボトムゲート型にする場合、半導体層となる多結晶シリコンを形成するときに、アモルファスシリコン膜７０３ａの下にゲート電極があるため、アモルファスシリコン膜７０３ａに凹凸が生じ、たとえば、熱伝導率の不均一に伴う結晶化の面内ばらつきが生じることがある。そのため、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２のＴＦＴ素子をトップゲート型のＴＦＴ素子にすれば、結晶化の面内ばらつきが生じにくくなり、各ＴＦＴ素子の特性のばらつきを生じにくくすることができる。
図１１は、実施例１の製造方法における連続発振レーザの形成方法の変形例を説明するための模式図である。
実施例１のＴＦＴ基板１の製造方法において、第１の連続発振レーザ８０１および第２の連続発振レーザ８０２を形成する光学系１０を、たとえば、図８のような構成にすると、１つのレーザ発振器９から２つの連続発振レーザ８０１，８０２を形成することができる。しかしながら、実施例１の製造方法では、これに限らず、たとえば、図１１に示すように、２つのレーザ発振器９ａ，９ｂを用い、第１の発振器９ａでアモルファスシリコンを脱水素化する第１の連続発振レーザ８０１を発生させ、第２の発振器９ｂで脱水素化したアモルファスシリコンを溶融させる第２の連続発振レーザ８０２を発生させてもよい。この場合、第１の連続発振レーザ８０１は、たとえば、第１の全反射ミラー１０ｅで光路を変え、第１のレンズ１０ｃを通してアモルファスシリコン膜７０３ａに照射する。また、第２の連続発振レーザ８０２は、たとえば、第２の全反射ミラー１０ｂで光路を変え、第２のレンズ１０ｄを通して脱水素化されたアモルファスシリコン７０３ｂに照射する。またこのとき、第１の連続発振レーザ８０１および第２の連続発振レーザ８０２の移動方向のビーム幅は、たとえば、第１のレンズ１０ｃおよび第２のレンズ１０ｄの屈折率や焦点を調整すればよい。
図１２は、実施例１のＴＦＴ基板の製造方法における多結晶シリコンの形成方法の第１の変形例を説明するための模式図である。図１３は、実施例１のＴＦＴ基板の製造方法における多結晶シリコンの形成方法の第２の変形例を説明するための模式図である。図１４は、実施例１のＴＦＴ基板１の製造方法における多結晶シリコンの形成方法の第３の変形例を説明するための模式図である。
アモルファスシリコン膜７０３ａを脱水素化し、多結晶シリコン化する手順として、図７および図８に示した例は、マザーガラス６の上の、ある帯状領域を一方向（＋ｘ方向）に走査する場合のみを示している。このとき、前記ある帯状領域を一度走査するだけで、すべての第１の駆動回路を形成する領域Ｒ１を多結晶シリコン化できる場合もあるが、中には、２つの第１の駆動回路を形成する領域Ｒ１，Ｒ１’がｙ方向に並んでいるような場合もある。その場合、たとえば、図１２の上側に示すように、一方の駆動回路を形成する領域Ｒ１が含まれる帯状領域を＋ｘ方向に走査しながら第１の連続発振レーザ８０１および第２の連続発振レーザ８０２を照射して多結晶シリコン７０４を形成した後、マザーガラス６をｙ方向に移動させて、図１２の下側に示すように、他方の駆動回路を形成する領域Ｒ１’が含まれる帯状領域を−ｘ方向に走査しながら第１の連続発振レーザ８０１および第２の連続発振レーザ８０２を照射して多結晶シリコン７０４を形成すると、各領域Ｒ１，Ｒ１’に効率よく多結晶シリコン７０４を形成することができる。
なお、図１２に示したような走査方法に限らず、たとえば、図１３に示すように、一方の駆動回路を形成する領域Ｒ１が含まれる帯状領域を＋ｘ方向に走査しながら第１の連続発振レーザ８０１および第２の連続発振レーザ８０２を照射して多結晶シリコン７０４を形成した後、マザーガラス６と光学系の位置関係を走査前の関係に戻し、マザーガラス６をｙ方向に移動させ、他方の駆動回路を形成する領域Ｒ１’が含まれる帯状領域を再び＋ｘ方向に走査しながら第１の連続発振レーザ８０１および第２の連続発振レーザ８０２を照射して多結晶シリコン７０４を形成してもよいことはもちろんである。
またさらに、実施例１では、第１の連続発振レーザ８０１および第２の連続発振レーザ８０２を同一方向に移動させ、脱水素化されたアモルファスシリコン７０３ｂを順次溶融、多結晶シリコン７０４を形成しているが、これに限らず、たとえば、図１４の上側に示すように＋ｘ方向に走査するときには第１の連続発振レーザ８０１の照射のみを行って脱水素化されたアモルファスシリコン７０３ｂを形成し、その後、ｙ方向の位置を固定したまま折り返し、図１４の下側に示すように−ｘ方向に走査するときには第２の連続発振レーザ８０２の照射のみを行って脱水素化されたアモルファスシリコン７０３ｂを溶融させ、多結晶シリコン７０４を形成してもよい。また、図示は省略するが、図１４の上側に示すように＋ｘ方向に走査して脱水素化されたアモルファスシリコン７０３ｂを形成した後、たとえば、マザーガラス６を走査前の位置に戻し、再び＋ｘ方向に走査して多結晶シリコン７０４を形成してもよいことはもちろんである。
このように、１回目の走査で脱水素化を行い、２回目の走査で多結晶シリコン化する場合、たとえば、脱水素化の際の第１の連続発振レーザ８０１の移動速度（走査速度）と、多結晶シリコン化の際の第２の連続発振レーザ８０２の移動速度（走査速度）を独立して設定することができる。そのため、たとえば、脱水素化をするときの速度Ｖｐｒを、多結晶シリコン化するときの速度Ｖｒｃより小さくすれば、脱水素化の際に、脱水素化する領域Ｒ３の各点に、第１の連続発振レーザ８０１が照射されている時間を長くすることができ、脱水素化したアモルファスシリコン７０３ｂに残存する水素の量を限りなく零に近づけることができる。
また、実施例１では、アモルファスシリコン７０３ａの脱水素化と、脱水素化されたアモルファスシリコン７０３ｂの多結晶シリコン化を、１つの工程としてとらえ、脱水素化されたアモルファスシリコン７０３ｂを順次多結晶シリコン化していく方法について説明している。しかしながら、実施例１の製造方法は、これに限らず、たとえば、脱水素化する工程と、多結晶シリコン化する工程の２つの工程にわけてもよいことはもちろんである。このとき、アモルファスシリコン７０３ａを脱水素化する工程は、たとえば、酸素雰囲気中で行うことが望ましい。
図１５および図１６は、本発明による実施例２のＴＦＴ基板の製造方法を説明するための模式図である。
図１５は、実施例２の製造方法における連続発振レーザの照射方法を説明するための模式断面図である。図１６は、照射する連続発振レーザのエネルギー分布とエネルギー密度の関係を示す模式グラフ図である。なお、図１６は、脱水素化されたアモルファスシリコンを溶融させる第２の連続発振レーザと、多結晶シリコン化された領域に照射する第３の連続発振レーザのエネルギー分布とエネルギー密度の関係を示しており、横軸がエネルギー分布Ｅdistであり、縦軸がエネルギー密度Ｅdenである。また、図１６のエネルギー分布Ｅdistは、連続発振レーザの走査方向（移動方向）と平行な面でみた分布である。
実施例２では、前記実施例１で説明したアモルファスシリコンを多結晶シリコン化する方法を前提にし、形成された多結晶シリコンを構成する各結晶の形状を安定にし、かつ、結晶粒界を少なくする方法について説明する。
アモルファスシリコンを多結晶シリコン化するときには、たとえば、前記実施例１で説明したように、アモルファスシリコン７０３ａに第１の連続発振レーザ８０１を照射して脱水素化した後、脱水素化されたアモルファスシリコン７０３ｂに第２の連続発振レーザ８０２を照射して一度溶融させ、その溶融したシリコン７０５が冷却する過程で多結晶シリコン化させる。しかしながら、前記実施例１のような方法で多結晶シリコン化させる場合、たとえば、結晶化の際の温度変化（低下）が急激であるため、多結晶シリコンを構成する各結晶の形状のばらつきが大きくなる、各結晶のサイズが小さくて結晶粒界が多くなるといったことが生じやすい。そのため、多結晶シリコンを半導体層とするＴＦＴ素子を形成したときに、各ＴＦＴ素子の特性にばらつきが生じることがある。
このような多結晶シリコンを構成する各結晶の形状のばらつきを低減するとともに、結晶粒界を少なくするには、たとえば、図１５に示すように、第２の連続発振レーザ８０２を照射して溶融したシリコン７０５が結晶化した多結晶シリコン７０４ａに、第３の連続発振レーザ８０３を照射してポストアニールすればよいことを、本願発明者らは見出した。
このとき、アモルファスシリコン７０３ａを脱水素化する第１の連続発振レーザ８０１、脱水素化されたアモルファスシリコン７０３ｂを溶融させる第２の連続発振レーザ８０２、溶融したシリコン７０５が結晶化するときの多結晶シリコン７０４ａの急激な温度低下を緩和する第３の連続発振レーザ８０３は、たとえば、図１５に示したように、１つのレーザ発振器９で発生させた連続発振レーザ８を光学系１０で３つの連続発振レーザ（ビーム）にして照射すればよい。このとき、図示は省略するが、光学系１０には、たとえば、２つのハーフミラーを設けて１本の連続発振レーザ８を３つにわけ、レンズの屈折率や焦点を調節して各連続発振レーザ８０１，８０２，８０３の走査方向（移動方向）の幅を調整し、マザーガラス６に照射すればよい。
またこのとき、第３の連続発振レーザ８０３は、溶融したシリコン７０５が結晶化するときの多結晶シリコン７０４ａの急激な温度低下を緩和するために照射するレーザである。そのため、第３の連続発振レーザ８０３のエネルギー密度Ｅden（パワー）は、たとえば、図１６に示すように、第２の連続発振レーザ８０２のエネルギー密度よりも低くする。また、図１６では省略しているが、第１の連続発振レーザ８０１と第２の連続発振レーザ８０２のエネルギー分布Ｅdistとエネルギー密度Ｅdenの関係は、図９に示したような関係にする。
図１７は、実施例２の連続発振レーザの照射方法の作用効果を説明するための模式図である。なお、図１７に示した２つの図のうち、上側に示した図は実施例１の方法で溶融させたシリコン３０５を多結晶化した場合の結晶の様子を示す模式平面図であり、下側の図は、実施例２の方法で第３の連続発振レーザ８０３を照射しながら多結晶化した場合の結晶の状態を示す模式平面図である。また、図１７に示した２つの図は、マザーガラス６上の同じ領域を同じ寸法で示している。
実施例１で説明した製造方法のように、第２の連続発振レーザ８０２を照射した後、溶融したシリコン７０５をそのまま多結晶化させる場合、第２の連続発振レーザ８０２の照射領域から外れた後、溶融したシリコン７０５は急激に温度が低下する。そのため、凝固点に達したときに、たとえば、多くの核が生成されて、図１７の上側に示すように、走査方向の長さが比較的短い帯状結晶７０４ｐが多数形成される。そのため、結晶粒界が多くなり、ＴＦＴ素子の半導体層を形成したときに、キャリアの移動度が低くなることがある。
一方、実施例２のように、第２の連続発振レーザ８０２の照射領域から外れた後、溶融したシリコン７０５が多結晶化している領域に第３の連続発振レーザ８０３を照射すると、溶融したシリコン７０５の温度変化（低下）が緩やかになるので、たとえば、生成される核の数が少なくなり、すでに結晶化した帯状結晶７０４ｐが成長するような結晶化が進む。そのため、図１７の下側に示すように、走査方向の長さが、第３の連続発振レーザ８０３を照射しない場合よりも長い帯状結晶７０４ｐが形成される。そのため、結晶粒界が少なくなり、ＴＦＴ素子の半導体層を形成したときに、キャリアの移動度が低くなるのを防げる。
このように、第３の連続発振レーザ８０３を照射しながら、溶融したシリコン７０５を多結晶化することで、多結晶シリコンの結晶粒界を少なくでき、第１の駆動回路ＤＲＶ１や第２の駆動回路ＤＲＶ２の各ＴＦＴ素子の特性のばらつきを低減することができる。
なお、実施例２でも、ＴＦＴ基板１の製造工程のうち、表示領域ＤＡの各画素のＴＦＴ素子の半導体層として用いるアモルファスシリコン膜７０３ａと、第１の駆動回路ＤＲＶ１および第２の駆動回路ＤＲＶ２の半導体素子の半導体層として用いる多結晶シリコン膜７０４とを形成する工程のみについて説明している。それ以外の部分は、実施例１と同様なので説明を省略する。
図１８は、実施例２のＴＦＴ基板の製造方法における多結晶シリコンの形成方法の変形例を説明するための模式図である。図１９は、図１８に示した多結晶シリコンの形成方法における連続発振レーザの照射方法の一例を説明するための模式図である。
実施例２の製造方法において、たとえば、第１の駆動回路を形成する領域Ｒ１が複数箇所にあるときに、マザーガラス６の上の、ある帯状領域を一度走査するだけで、すべての第１の駆動回路を形成する領域Ｒ１を多結晶シリコン化できる場合もあるが、中には、２つの第１の駆動回路を形成する領域Ｒ１，Ｒ１’がｙ方向に並んでいるような場合もある。その場合、たとえば、図１８の上側に示すように、一方の駆動回路を形成する領域Ｒ１が含まれる帯状領域を＋ｘ方向に走査しながら第１の連続発振レーザ８０１および第２の連続発振レーザ８０２ならびに第３の連続発振レーザ８０３を照射して結晶粒界が少ない多結晶シリコン７０４ｂを形成した後、マザーガラス６をｙ方向に移動させて、図１８の下側に示すように、他方の駆動回路を形成する領域Ｒ１’が含まれる帯状領域を−ｘ方向に走査しながら第１の連続発振レーザ８０１および第２の連続発振レーザ８０２ならびに第３の連続発振レーザ８０３を照射して多結晶シリコン７０４ｂを形成すると、各領域Ｒ１，Ｒ１’に効率よく多結晶シリコン７０４ｂを形成することができる。
このとき、一方の駆動回路を形成する領域Ｒ１が含まれる帯状領域を＋ｘ方向に走査して多結晶シリコン７０４ｂを形成した後、たとえば、光学系１０を１８０度回転させて、第１の連続発振レーザ８０１、第２の連続発振レーザ８０２、第３の連続発振レーザ８０３の並び順を反転してから、他方の駆動回路を形成する領域Ｒ１’が含まれる帯状領域を−ｘ方向に走査して多結晶シリコン７０４ｂを形成することも可能であるが、光学系１０を反転させるときに、角度や各連続発振レーザのｙ方向の照射位置がずれてしまう可能性がある。
そのため、図１８に示したような走査方法で駆動回路を形成する領域Ｒ１，Ｒ１’に多結晶シリコン７０４ｂを形成するときには、たとえば、第１の連続発振レーザ８０１のエネルギー分布およびエネルギー密度と、第３の連続発振レーザ８０３のエネルギー分布およびエネルギー密度を、走査方向（移動方向）に応じて変化させることが望ましい。つまり、一方の駆動回路を形成する領域Ｒ１が含まれる帯状領域を＋ｘ方向に走査して多結晶シリコン７０４ｂを形成するときには、たとえば、図１９の上側に示すように、第１のレンズ１０ｃ、第２のレンズ１０ｄ、第３のレンズ１０ｆの位置を変えて焦点やビーム幅を調整し、第１の連続発振レーザ８０１はアモルファスシリコン７０３ａの脱水素化に適したビーム、第２の連続発振レーザ８０２で脱水素化されたアモルファスシリコン７０３ｂを溶融させるのに適したビーム、第３の連続発振レーザ８０３は多結晶シリコン７０４ａをポストアニールするのに適したビームにして照射する。そして、他方の駆動回路を形成する領域Ｒ１’が含まれる帯状領域を−ｘ方向に走査して多結晶シリコン７０４ｂを形成するときには、たとえば、図１９の下側に示すように、第１のレンズ１０ｃと第３のレンズ１０ｆの位置を変えて焦点やビーム幅を調整し、第１の連続発振レーザ８０１は多結晶シリコン７０４ａをポストアニールするのに適したビーム、第２の連続発振レーザ８０２で脱水素化されたアモルファスシリコン７０３ｂを溶融させるのに適したビーム、第３の連続発振レーザ８０３はアモルファスシリコン７０３ａの脱水素化に適したビームにして照射する。
このように、走査方向によって第１の連続発振レーザ８０１の役割と第３の連続発振レーザ８０３の役割を入れ替えることで、たとえば、光学系１０を反転させることなく、各領域Ｒ１，Ｒ１’に多結晶シリコン７０４ｂを形成することができる。そのため、角度や各連続発振レーザのｙ方向の照射位置のずれを防ぐことができる。
また、実施例２の製造方法において、第１の連続発振レーザ８０１、第２の連続発振レーザ８０２、第３の連続発振レーザ８０３は、たとえば、それぞれ独立したレーザ発振器および光学系の組み合わせによって生成し、照射してもよいことはもちろんである。
また、実施例２の製造方法では、脱水素化されたアモルファスシリコン７０３ｂの多結晶シリコン化と、第３の連続発振レーザ８０３によるポストアニールを、１つの工程としてとらえ、溶融したシリコン７０５が多結晶シリコン化して過程でポストアニールを行う方法について説明している。しかしながら、実施例２の製造方法は、これに限らず、たとえば、第１の連続発振レーザ８０１を照射してアモルファスシリコンを脱水素化する工程と、脱水素化されたアモルファスシリコンに第２の連続発振レーザ８０２および第３の連続発振レーザ８０３を照射して多結晶シリコン化する工程を分けてもよいことはもちろんである。また、第３の連続発振レーザ８０３の照射位置は、基本的には、第２の連続発振レーザ８０２の照射位置に近いほうが望ましく、第２の連続発振レーザ８０２の移動速度（走査速度）と第３の連続発振レーザ８０３の移動速度（走査速度）とは同じ速度にすることが望ましい。しかしながら、これに限らず、第２の連続発振レーザ８０２の移動速度と第３の連続発振レーザ８０３の移動速度とが異なる速度であってもよいことはもちろんである。
また、アモルファスシリコンの脱水素化と多結晶シリコン化を分けて行う場合、たとえば、脱水素化は酸素雰囲気中で行い、多結晶シリコン化は、たとえば、不活性ガス雰囲気中で行うことが望ましい。
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
たとえば、実施例１および実施例２では、第２の連続発振レーザを照射することにより一方向に長く延びる帯状結晶（擬似単結晶）７０４ｐに改質する場合を示しているが、これに限られず、第２の連続発振レーザを照射することにより粒状結晶または微結晶で構成された多結晶シリコンに改質してもよい。さらにその後、粒状結晶または微結晶に連続発振レーザを照射して、擬似単結晶に改質しても良い。なお、多結晶シリコンを構成する各結晶の形状や大きさは、連続発振レーザのエネルギー密度や走査速度を変えることで変化させることができる。これにより、帯状結晶７０４ｐに限らず、粒径が０．３μｍ以下の微結晶の集合でなる多結晶シリコンや、粒径が０．３μｍから１μｍ程度の粒状結晶の集合でなる多結晶シリコンを形成することもできる。
また、実施例１および実施例２では、アクティブマトリクス型の液晶表示パネルに用いられるＴＦＴ基板１を例に挙げ、その製造方法を説明しているが、本発明は、これに限らず、図２および図３に示したＴＦＴ基板１と同等の構成を有する基板（表示パネル）の製造方法に適用できることはもちろんである。すなわち、本発明の表示装置の製造方法は、たとえば、表示領域の外側に駆動回路などの集積回路を有し、表示領域のＴＦＴ素子の半導体層をアモルファスシリコンで形成し、集積回路の半導体素子の半導体層を多結晶シリコンで形成する基板（表示パネル）であれば、どのようなものにも適用することができる。アクティブマトリクス型の液晶表示パネルのＴＦＴ基板１の他に、本発明の製造方法が適用可能なものとしては、たとえば、有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）を用いた自発光型の表示パネルなどがある。
また、実施例１および実施例２では、アモルファスシリコンを多結晶シリコン化する場合を例に挙げたが、これに限らず、他の半導体材料を用いてもよいことはもちろんである。
本発明が適用される液晶表示パネルの概略構成を示す模式平面図である。 図１（ａ）のＡ−Ａ’線における断面図である。 図１（ａ）および図１（ｂ）に示した液晶表示パネルのＴＦＴ基板の概略構成を示す模式平面図である。 図２に示したＴＦＴ基板の表示領域の１画素の回路構成の一例を示す模式回路図である。 アモルファスシリコン膜を成膜した直後のマザーガラスの模式平面図である。 図４（ａ）のＢ−Ｂ’線における模式断面図である。 アモルファスシリコン膜の一部を多結晶シリコン化した直後のマザーガラスの模式平面図である。 図５（ａ）のＣ−Ｃ’線における模式断面図である。 多結晶シリコン化した領域およびその周辺領域を拡大して示した模式平面図である。 実施例１の製造方法における連続発振レーザの照射方法を説明するための模式斜視図である。 図７の連続発振レーザが照射されている領域をｘ方向と平行な面でみた模式断面図である。 照射する連続発振レーザのエネルギー分布とエネルギー密度の関係を示す模式グラフ図である。 実施例１のＴＦＴ基板の製造方法の作用効果を説明するための模式図である。 実施例１の製造方法における連続発振レーザの形成方法の変形例を説明するための模式図である。 実施例１のＴＦＴ基板の製造方法における多結晶シリコンの形成方法の第１の変形例を説明するための模式図である。 実施例１のＴＦＴ基板の製造方法における多結晶シリコンの形成方法の第２の変形例を説明するための模式図である。 実施例１のＴＦＴ基板１の製造方法における多結晶シリコンの形成方法の第３の変形例を説明するための模式図である。 実施例２の製造方法における連続発振レーザの照射方法を説明するための模式断面図である。 照射する連続発振レーザのエネルギー分布とエネルギー密度の関係を示す模式グラフ図である。 実施例２の連続発振レーザの照射方法の作用効果を説明するための模式図である。 実施例２のＴＦＴ基板の製造方法における多結晶シリコンの形成方法の変形例を説明するための模式図である。 図１８に示した多結晶シリコンの形成方法における連続発振レーザの照射方法の一例を説明するための模式図である。
符号の説明
１…ＴＦＴ基板
２…対向基板
３…液晶材料
４…シール材
５ａ，５ｂ…偏光板
６…マザーガラス
７０１…シリコン窒化膜（ＳｉＮ膜）
７０２…シリコン酸化膜（ＳｉＯ膜）
７０３ａ…水素化したアモルファスシリコン（膜）
７０３ｂ…脱水素化されたアモルファスシリコン（膜）
７０４，７０４ａ，７０４ｂ…多結晶シリコン
７０４ｐ…帯状結晶
７０４ｗ…帯状結晶（擬似単結晶）
７０５…溶融したシリコン
８０１…第１の連続発振レーザ
８０２…第２の連続発振レーザ
８０３…第３の連続発振レーザ
９…レーザ発振器
９ａ…第１のレーザ発振器
９ｂ…第２のレーザ発振器
１０…光学系
１０ａ…ハーフミラー
１０ｂ…全反射ミラー（第２の全反射ミラー）
１０ｃ…第１のレンズ
１０ｄ…第２のレンズ
１０ｅ…第１の全反射ミラー
１０ｆ…第３のレンズ
ＧＬ，ＧＬｍ，ＧＬｍ＋１…走査信号線
ＤＬ，ＤＬｎ，ＧＬｎ＋１…走査信号線
ＰＸ…画素電極
ＣＴ…共通電極
ＤＡ…表示領域
ＤＲＶ１…第１の駆動回路
ＤＲＶ２…第２の駆動回路

Claims (16)

  1. 基板の上に水素化したアモルファスシリコン膜を成膜する第１の工程と、
    前記水素化したアモルファスシリコン膜のあらかじめ定められた領域を脱水素化した後、前記脱水素化された領域のアモルファスシリコンを溶融、結晶化して多結晶シリコンにする第２の工程とを有し、
    前記基板の表示領域にアモルファスシリコンを用いたＴＦＴ素子を有する複数の画素を形成するとともに、該表示領域の外側に、多結晶シリコンを用いた複数個の半導体素子を有する駆動回路を形成する表示装置の製造方法であって、
    前記第２の工程は、前記基板の前記表示領域の外側にある前記駆動回路を形成する領域およびその周辺領域のみを第１の連続発振レーザを照射して脱水素化した後、前記脱水素化された領域のみに第２の連続発振レーザを照射して前記アモルファスシリコンを前記多結晶シリコンにし、
    前記第１の連続発振レーザを照射する領域は、前記第２の連続発振レーザを照射する領域よりも広いことを特徴とする表示装置の製造方法。
  2. 前記第１の連続発振レーザおよび前記第２の連続発振レーザは、前記基板の上を走査しながら照射し、
    前記第１の連続発振レーザのエネルギー密度は、前記第２の連続発振レーザのエネルギー密度よりも低く、
    前記第１の連続発振レーザおよび前記第２の連続発振レーザが照射する領域の各点は、前記第１の連続発振レーザが照射されている時間が、前記第２の連続発振レーザが照射されている時間よりも長いことを特徴とする請求項１に記載の表示装置の製造方法。
  3. 前記第１の連続発振レーザの走査方向のビーム幅が、前記第２の連続発振レーザの前記走査方向のビーム幅よりも広いことを特徴とする請求項２に記載の表示装置の製造方法。
  4. 前記第１の連続発振レーザの走査速度と、前記第２の連続発振レーザの走査速度とが異なることを特徴とする請求項２に記載の表示装置の製造方法。
  5. 前記第１の連続発振レーザの走査速度が、前記第２の連続発振レーザの走査速度よりも遅いことを特徴とする請求項４に記載の表示装置の製造方法。
  6. 前記第２の工程は、前記基板の上のある帯状領域を第１の方向に走査する間に前記第１の連続発振レーザおよび前記第２の連続発振レーザを照射することを特徴とする請求項１乃至請求項５のいずれか１項に記載の表示装置の製造方法。
  7. 前記第２の工程は、前記基板の上のある帯状領域を第１の方向に走査した後、前記基板の上の前記ある帯状領域とは別の帯状領域を前記第１の方向と反対の方向に走査することを特徴とする請求項６に記載の表示装置の製造方法。
  8. 前記第２の工程は、前記第２の連続発振レーザを照射して前記多結晶シリコン化された領域に、第３の連続発振レーザを照射することを特徴とする請求項１乃至請求項７のいずれか１項に記載の表示装置の製造方法。
  9. 前記第２の工程は、前記基板の上のある帯状領域を第１の方向に走査する間に前記第１の連続発振レーザ、前記第２の連続発振レーザ、および前記第３の連続発振レーザを照射することを特徴とする請求項８に記載の表示装置の製造方法。
  10. 前記第２の工程は、前記基板の上のある帯状領域を第１の方向に走査した後、前記ある帯状領域とは別の帯状領域を前記第１の方向と反対の方向に走査し、
    前記別の帯状領域を走査するときは、前記第３の連続発振レーザを照射して前記水素化したアモルファスシリコン膜を脱水素化し、前記第３の連続発振レーザによって脱水素化されたアモルファスシリコンに前記第２の連続発振レーザを照射して多結晶シリコン化し、前記第２の連続発振レーザを照射して前記多結晶シリコン化された領域に前記第１の連続発振レーザを照射することを特徴とする請求項８または請求項９に記載の表示装置の製造方法。
  11. 前記基板の上を前記第１の方向に走査するときと、前記第１の方向と反対の方向に走査するときで、前記第１の連続発振レーザの焦点と前記第３の連続発振レーザの焦点を相互に切り替えることを特徴とする請求項１０に記載の表示装置の製造方法。
  12. 基板の上にＴＦＴ素子が設けられたＴＦＴ基板を形成する工程と、対向基板を形成する工程と、前記ＴＦＴ基板と前記対向基板との間に液晶材料を封入して液晶表示パネルを形成する工程とを有する表示装置の製造方法であって、
    前記ＴＦＴ基板を形成する工程は、前記基板の上に水素化したアモルファスシリコン膜を成膜する第１の工程と、
    前記水素化したアモルファスシリコン膜のあらかじめ定められた領域を脱水素化した後、前記脱水素化された領域のアモルファスシリコンを溶融、結晶化する第２の工程とを有し、
    前記基板の表示領域にアモルファスシリコンを用いたＴＦＴ素子を有する複数の画素を形成するとともに、該表示領域の外側に前記第２の工程で結晶化されたシリコンを用いた複数のＴＦＴ素子を有する駆動回路を形成し、
    前記第２の工程は、前記基板の前記表示領域の外側にある前記駆動回路を形成する領域およびその周辺領域のみを第１の連続発振レーザを照射して脱水素化した後、前記脱水素化された領域のみに第２の連続発振レーザを照射して前記アモルファスシリコンを溶融、結晶化し、
    前記第１の連続発振レーザを照射する領域は、前記第２の連続発振レーザを照射する領域よりも広いことを特徴とする表示装置の製造方法。
  13. 前記第１の連続発振レーザおよび前記第２の連続発振レーザは、前記基板の上を走査しながら照射し、
    前記第１の連続発振レーザのエネルギー密度は、前記第２の連続発振レーザのエネルギー密度よりも低く、
    前記第１の連続発振レーザおよび前記第２の連続発振レーザが照射する領域の各点は、前記第１の連続発振レーザが照射されている時間が、前記第２の連続発振レーザが照射されている時間よりも長いことを特徴とする請求項１２に記載の表示装置の製造方法。
  14. 前記第１の連続発振レーザの走査方向のビーム幅が、前記第２の連続発振レーザの前記走査方向のビーム幅よりも広いことを特徴とする請求項１３に記載の表示装置の製造方法。
  15. 前記第２の工程は、前記アモルファスシリコンを溶融、結晶化させて多結晶シリコンに改質することを特徴とする請求項１２乃至請求項１４のいずれか１項に記載の表示装置の製造方法。
  16. 前記第２の工程は、前記アモルファスシリコンを溶融、結晶化させて帯状結晶シリコン、粒状結晶シリコン、微結晶シリコンのいずれかに改質することを特徴とする請求項１２乃至請求項１４のいずれか１項に記載の表示装置の製造方法。
JP2006227265A 2006-08-24 2006-08-24 表示装置の製造方法 Expired - Fee Related JP5085902B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006227265A JP5085902B2 (ja) 2006-08-24 2006-08-24 表示装置の製造方法
US11/882,828 US7732268B2 (en) 2006-08-24 2007-08-06 Manufacturing method of display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006227265A JP5085902B2 (ja) 2006-08-24 2006-08-24 表示装置の製造方法

Publications (3)

Publication Number Publication Date
JP2008053394A JP2008053394A (ja) 2008-03-06
JP2008053394A5 JP2008053394A5 (ja) 2009-07-09
JP5085902B2 true JP5085902B2 (ja) 2012-11-28

Family

ID=39197202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006227265A Expired - Fee Related JP5085902B2 (ja) 2006-08-24 2006-08-24 表示装置の製造方法

Country Status (2)

Country Link
US (1) US7732268B2 (ja)
JP (1) JP5085902B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5068972B2 (ja) * 2006-09-12 2012-11-07 富士フイルム株式会社 レーザアニール装置、半導体膜基板、素子基板、及び電気光学装置
EP2328169A1 (en) * 2008-09-18 2011-06-01 Sharp Kabushiki Kaisha Motherboard, motherboard manufacturing method and device board
JP2010108957A (ja) * 2008-10-28 2010-05-13 Hitachi Displays Ltd 表示装置およびその製造方法
US9111803B2 (en) * 2011-10-03 2015-08-18 Joled Inc. Thin-film device, thin-film device array, and method of manufacturing thin-film device
KR102014167B1 (ko) * 2012-12-06 2019-10-22 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
WO2016068713A1 (en) * 2014-10-30 2016-05-06 Technische Universiteit Delft Low-temperature formation of thin-film structures
NL2013715B1 (en) * 2014-10-30 2016-10-04 Univ Delft Tech Low-temperature formation of thin-film structures.
JP7203417B2 (ja) * 2019-01-31 2023-01-13 株式会社ブイ・テクノロジー レーザアニール方法、レーザアニール装置、およびｔｆｔ基板
JP2022131271A (ja) * 2021-02-26 2022-09-07 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160781A (ja) * 1986-01-09 1987-07-16 Agency Of Ind Science & Technol レ−ザ光照射装置
JP3026520B2 (ja) * 1991-08-23 2000-03-27 東京エレクトロン株式会社 液晶表示装置の製造装置
JPH0661172A (ja) * 1992-08-07 1994-03-04 Fuji Xerox Co Ltd エキシマレ−ザアニ−ル装置
CN1088002A (zh) * 1992-11-16 1994-06-15 东京电子株式会社 制造液晶显示器基板及评价半导体晶体的方法与装置
JP3196132B2 (ja) * 1992-11-16 2001-08-06 東京エレクトロン株式会社 液晶ディスプレイ基板の製造方法、半導体結晶の評価方法、半導体結晶薄膜の製造方法及び半導体結晶薄膜の製造装置
JPH0883765A (ja) * 1994-07-14 1996-03-26 Sanyo Electric Co Ltd 多結晶半導体膜の製造方法
TW457553B (en) * 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
US20030017658A1 (en) * 2000-02-15 2003-01-23 Hikaru Nishitani Non-single crystal film, substrate with non-single crystal film, method and apparatus for producing the same, method and apparatus for inspecting the same, thin film trasistor, thin film transistor array and image display using it
JP2002064060A (ja) * 2000-08-22 2002-02-28 Matsushita Electric Ind Co Ltd 非結晶薄膜のレーザーアニール方法とその装置
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
JP2002158173A (ja) 2000-09-05 2002-05-31 Sony Corp 薄膜の製造方法、半導体薄膜、半導体装置、半導体薄膜の製造方法、及び半導体薄膜製造装置
US20020072252A1 (en) * 2000-09-05 2002-06-13 Hideharu Nakajima Process for production of thin film semiconductor thin film, semiconductor device, process for production of semiconductor thin film, and apparatus for production of semiconductor thin film

Also Published As

Publication number Publication date
US7732268B2 (en) 2010-06-08
US20080050893A1 (en) 2008-02-28
JP2008053394A (ja) 2008-03-06

Similar Documents

Publication Publication Date Title
JP5085902B2 (ja) 表示装置の製造方法
US8598588B2 (en) Systems and methods for processing a film, and thin films
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
US7943936B2 (en) Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
KR100740124B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조방법
JPWO2002031871A1 (ja) 多結晶シリコン膜の製造方法および製造装置ならびに半導体装置およびその製造方法
JP2011101022A (ja) 半導体装置の作製方法
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
US8853590B2 (en) Device for irradiating a laser beam
US7651931B2 (en) Laser beam projection mask, and laser beam machining method and laser beam machine using same
US20050139788A1 (en) Laser mask and crystallization method using the same
KR20140018081A (ko) 박막 반도체 장치의 제조 방법, 박막 반도체 어레이 기판의 제조 방법, 결정성 실리콘 박막의 형성 방법, 및 결정성 실리콘 박막의 형성 장치
US20030148566A1 (en) Production method for flat panel display
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP2005197658A (ja) 多結晶シリコン膜の形成方法
US7541615B2 (en) Display device including thin film transistors
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
KR20120048239A (ko) 연속측면고상화(Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ:ＳＬＳ)를 이용한 결정화 장치
US7696449B2 (en) Silicon crystallizing device
JP2006086447A (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置
JPH0945632A (ja) レーザーアニール方法及び半導体膜の溶融結晶化方法
JP2008053528A (ja) 表示装置の製造方法
KR100781440B1 (ko) 다결정실리콘막 형성방법
US20080176351A1 (en) Manufacturing method of display device
JP2010056433A (ja) 平面表示装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090527

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120906

R150 Certificate of patent or registration of utility model

Ref document number: 5085902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees