JP3196132B2 - 液晶ディスプレイ基板の製造方法、半導体結晶の評価方法、半導体結晶薄膜の製造方法及び半導体結晶薄膜の製造装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶ディスプレイ基板
の製造方法、その装置、半導体結晶の評価方法、半導体
結晶薄膜の製造方法及び半導体結晶薄膜の製造装置に関
する。

【０００２】

【従来の技術】ＴＦＴ（薄膜トランジスタ）を用いたＬ
ＣＤ（液晶ディスプレイ）は非常に優れた高画質を提供
してくれるものとして注目されている。この種のＬＣＤ
基板は、図１８に示すようにガラス基板１ａ上にＴＦＴ
１ｂを形成すると共に、例えばそのドレイン電極に電気
的に接続した画素電極１ｃを、当該ＴＦＴ１ｂと隙間を
介して配置し、このように組み合わされた画素ユニット
Ｕを多数配列してなるものであり、例えば一辺が数百μ
ｍ程度の角形の画素ユニットＵが数十万個配列されてい
る。

【０００３】そして画素ユニットＵが形成されたガラス
基板上に間隙を介して各画素ユニットＵに共通な透明電
極１ｄを対向して配列し、前記間隙に液晶１ｅを封入す
ることによって図１９の模式図に示すように画素部１０
が形成される。更にこの画素部１０の外側のガラス基板
１ａ上に、パッケージ化された駆動回路部をなすＩＣチ
ップ１１を画素部１０の周縁に沿って複数配列されると
共に、各ＩＣチップ１１の端子が画素部１０の各画素ユ
ニットＵに対応する走査電極配線であるゲート配線及び
ドレイン配線に接続されることによりＬＣＤ基板が構成
される。

【０００４】このようなＬＣＤ基板の従来の製造方法に
ついては、先ずガラス基板１ａ上に例えばプラズマＣＶ
Ｄにより水素化非晶質（アモルファス）シリコン膜を形
成した後、この膜上に成膜やエッチングなどの処理を行
って、多数のＴＦＴとこれに電気的に接続された画素電
極並びに走査電極と、を形成して多数の画素ユニットＵ
を構成した後、パッケージ化されたＩＣチップ１１をガ
ラス基板１ａに取り付け、更にＩＣチップ１１と、画素
ユニットに形成された走査電極配線との位置合わせ並び
に接続を行った後、液晶１ｅの封入を行うようにしてい
る。

【０００５】

【発明が解決しようとする課題】ところで上述のような
ＴＦＴ−ＬＣＤは大面積化、高カラー表示品質が強く望
まれており、ゲート駆動回路部（ゲートドライバ）から
の配線、ソース駆動回路部（ソースドライバ）からの配
線が例えば夫々４００本、１９２０本に及ぶものもあ
り、このため駆動回路部１１とＴＦＴ液晶画素部の各走
査電極とを電気的に接続するための両者の夫々の位置合
わせ作業が非常に工数を要し、ＬＣＤの高価格化の要因
の一つになっている。

【０００６】そこで同一のガラス基板上に成膜処理を行
って駆動回路部のスイッチング素子を形成すると共に駆
動回路部と画素部との配線も同時に行うことが技術的に
解決されれば、駆動回路部を形成する工程にて同時に駆
動回路部と走査電極配線との接続を行うことができるの
で、ＩＣチップをガラス基板上に貼り付ける工程並びに
両者の間の配線作業が不要になり、非常に有効な方法で
ある。

【０００７】ここで画素ユニットのＴＦＴについては、
その画素を映像として表示するという機能上から、それ
程高速性が要求されないので、半導体層として非晶質シ
リコンを用いることができるが、駆動回路部について
は、高速スイッチング動作を要求される回路を搭載する
という必要上から動作速度が前記ＴＦＴよりも可なり早
くなければならないので、即ちＩＣチップと同等の性能
を有するものでなければならないので、半導体層として
は非晶質シリコンよりも電界効果移動度（ｍｏｂｉｌｉ
ｔｙ）の大きい多結晶シリコンを用いることが必要であ
る。

【０００８】一方多結晶シリコン（ポリシリコン）を得
るためには例えば減圧ＣＶＤにより６００℃程度以上に
加熱して成膜処理を行わなければならないが、低価格の
ガラス基板は熱歪点が６００℃程度であって、６００℃
もの高温に耐え得るガラス基板は高価格であることか
ら、結局ＬＣＤ価格が高くなってしまう。

【０００９】このようなことから先ず例えばプラズマＣ
ＶＤにより温度約３００℃の雰囲気でガラス基板上に大
面積の水素化非晶質シリコン膜（以下「ａ−Ｓｉ：Ｈ
膜」という）を形成し、次いでこのａ−Ｓｉ：Ｈ膜に対
してレーザ光を照射して局部的に例えば表面温度が１２
００℃程度となるように加熱し、これによりａ−Ｓｉ：
Ｈ膜を多結晶化して多結晶シリコン膜を生成し、これを
半導体層として駆動回路部を形成する方法が検討されて
いる。

【００１０】この方法によればａ−Ｓｉ：Ｈ膜の形成工
程時の加熱温度が低いので低温による品質の良い膜が大
型ガラス基板上に得られ、またレーザ光による加熱処
理、即ちレーザアニールは瞬間的に（例えばＫｒＦの場
合２３ｎｓｅｃ）非晶質シリコン膜を加熱して多結晶化
するので、ガラス基板まで熱が伝わらず、従ってガラス
基板としては大きな耐熱性が要求されないので安価な材
質を使用することができ、大面積透過形液晶ディスプレ
イの製造が可能となる。

【００１１】ところでａ−Ｓｉ：Ｈ膜をレーザ光により
多結晶化する方法は、レーザ光の照射時にａ−Ｓｉ：Ｈ
膜中から水素が放出されるので、水素放出に伴う膜の損
傷を避ける必要があり、このためレーザ光の照射エネル
ギーの大きさや照射方法などについて種々の研究がされ
ている。ここで本発明者は、画素領域の周囲に沿ってレ
ーザ光を照射するにあたり、レーザ光をａ−Ｓｉ：Ｈ膜
の表面にパルス状に照射して、多結晶化された駆動回路
部領域を画素領域の周囲に沿って帯状に形成し、当該駆
動回路部領域に駆動回路部を配列して形成する方法を検
討している。

【００１２】しかしながらこの方法は次のような問題が
ある。即ち図２０は、レ−ザ光のパルスの移動とその照
射領域における電界効果移動度との関係を示す図であ
り、レ−ザ光の強度分布は照射面方向に対しては均一で
あり、それと直交する方向に対しては台形状である。図
２０（ａ）に示すようにレーザ光のパルス同士（パルス
照射領域同士）の重なり部分が無い場合には、パルス境
界部分において、レーザ光の照射エネルギーが実質的に
供給されないのでａ−Ｓｉ：Ｈのままである。ここで多
結晶シリコン及びａ−Ｓｉ：Ｈの電界効果移動度（ｍｏ
ｂｉｌｉｔｙ）は夫々例えば３０〜６００ｃｍ2 ／Ｖ・
ｓ、０．３〜１ｃｍ2 ／Ｖ・ｓであり、多結晶シリコン
の電界効果移動度はａ−Ｓｉ：Ｈよりも２桁以上大きい
ので、このようなａ−Ｓｉ：Ｈの領域が多結晶シリコン
の領域に存在すると駆動回路部を構成する半導体素子の
ばらつきが大きい。

【００１３】また図２０（ｂ）に示すようにレーザ光の
パルスの重なる部分が存在する場合にも以下の理由で電
界効果移動度がばらつく。即ち図２０（ｂ）のように第
１照射領域にてａ−Ｓｉ：Ｈ膜が多結晶化された後第２
照射領域を多結晶化すると、両領域にレーザ光が２度照
射された範囲が生じ、このため、レ−ザ光の横モ−ド
（レ−ザパワ−断面）が均一であっても、多結晶シリコ
ン及びａ−Ｓｉ：Ｈの融点が夫々１４１４℃、１０００
℃であり、これらの融点が異なるため、図１０（ｂ）の
電界効果移動度の図からわかるように、レ−ザ光の照射
領域の継目で電界効果移動度を均一にすることが困難だ
からである。

【００１４】本発明は、このような事情のもとになされ
たものであり、その目的は、駆動回路部の性能が低下す
ることのないＬＣＤ基板の製造方法、及びその方法を実
施するのに適した装置を提供することにある。

【００１５】本発明の他の目的は、半導体の結晶化状態
を簡便かつ低コストでリアルタイムに評価することので
きる半導体結晶の評価方法を提供することにある。

【００１６】本発明の更に他の目的は、半導体の結晶化
状態を簡便かつ低コストでリアルタイムに評価し、製品
の歩留まりを向上させることのできる半導体薄膜の製造
方法及びその製造装置を提供することにある。

【００１７】

【課題を解決するための手段】請求項１の発明は、基板
上に、画素領域内に配置された複数のスイッチング素子
と、このスイッチング素子を駆動する複数の駆動回路部
とを備えた液晶ディスプレイ基板を製造する方法におい
て、前記基板上に、水素化非晶質シリコン膜を成膜する
工程と、レーザ光のパルスを、水素化非晶質シリコン膜
が多結晶化するに必要なエネルギ−以下のエネルギ−で
小さいエネルギ−から段階的にエネルギ−を大きくして
断続的に前記水素化非晶質シリコン膜に照射し、このよ
うにして膜中の水素を徐々に放出させる工程と、 この工
程の後、レーザ光のパルスを、水素化非晶質シリコン膜
が多結晶化するに必要なエネルギ−以上のエネルギ−で
前記水素化非晶質シリコン膜に照射して多結晶シリコン
の島状領域を形成する工程と、前記多結晶シリコンの島
状領域内に、この領域の多結晶シリコンを半導体領域と
する駆動回路部を形成する工程と、水素化非晶質シリコ
ン膜の一部を半導体領域とし、前記駆動回路部に電気的
に接続したスイッチング素子を画素領域内に形成する工
程と、を具備することを特徴とする。

【００１８】請求項２の発明は、基板上に、画素領域内
に配置されたスイッチング素子と、このスイッチング素
子を駆動するシフトレジスタとを備えた液晶ディスプレ
イ基板を製造する方法において、前記基板上に、水素化
非晶質シリコン膜を成膜する工程と、レーザ光のパルス
を、水素化非晶質シリコン膜が多結晶化するに必要なエ
ネルギ−以下のエネルギ−で小さいエネルギ−から段階
的にエネルギ−を大きくして断続的に前記水素化非晶質
シリコン膜に照射し、このようにして膜中の水素を徐々
に放出させる工程と、 この工程の後、レーザ光のパルス
を、水素化非晶質シリコン膜が多結晶化するに必要なエ
ネルギ−以上のエネルギ−で前記水素化非晶質シリコン
膜に照射して多結晶シリコンの島状領域を形成する工程
と、前記レーザ光のパルスの照射領域内に前記シフトレ
ジスタを分割して生成する工程と、これら分割されたシ
フトレジスタ間、及びシフトレジスタとスイッチング素
子とを電気的に接続するための配線層を形成する工程
と、を含み、前記シフトレジスタの少なくともトランジ
スタは、レ−ザ光のパルスの照射領域内に配置されてい
ることを特徴とする。

【００１９】請求項３の発明は、半導体の結晶化状態を
評価するための方法であって、最適な結晶化状態にある
基準半導体結晶材料に光を照射し、その反射光を分光検
出して、その検出値より取得した前記基準半導体結晶材
料のバンドギャップ分光反射率分布に関する第１の情報
を予め記憶する工程と、評価対象である半導体の評価領
域に光を照射し、その反射光を分光検出し、その検出値
より前記評価領域のバンドギャップ分光反射率分布に関
する第２の情報を取得する工程と、前記第１の情報と前
記第２の情報とを比較し、その近似度により前記半導体
の結晶化状態を評価する工程とを具備することを特徴と
する。

【００２０】請求項４の発明は、被処理体のアモルファ
ス領域をレーザアニール処理により結晶化し、その結晶
化状態を評価しながら、半導体結晶薄膜を製造するため
の方法であって、最適な結晶化状態にある基準半導体結
晶薄膜に光を照射し、その反射光を分光検出して、その
検出値より取得した前記基準半導体結晶薄膜のバンドギ
ャップ分光反射率分布に関する第１の情報を予め記憶す
る工程と、前記レーザアニール処理を実行しながら、前
記被処理体の評価領域からの反射光を分光検出し、その
検出値から前記被処理体のレーザ照射領域のバンドギャ
ップ分光反射率分布に関する第２の情報を取得する工程
と、前記第１の情報と前記第２の情報とを比較し、その
近似度が所定の範囲に収まるように、レーザ照射エネル
ギーを調節する工程とを具備することを特徴とする。

【００２１】請求項５の発明は、処理室と、この処理室
内に半導体結晶薄膜を有する被処理体を支持する手段
と、前記半導体結晶薄膜にレーザ光を照射することによ
り薄膜にアニール処理を施すレーザ照射手段と、最適な
結晶化状態にある基準半導体結晶薄膜に関するバンドギ
ャップ分光反射率分布に関する第１の情報を予め記憶す
るための記憶手段と、前記光照射手段から前記被処理体
の処理面に照射され、その処理面から反射された反射光
を分光検出し、前記被処理面のレーザ照射領域のバンド
ギャップ分光反射率分布に関する第２の情報を取得する
ための分光検出手段と、前記分光検出手段により取得さ
れた前記第２の情報を、前記記憶手段に格納された前記
第１の情報と比較し評価するための比較評価手段と、前
記比較評価手段から出力される評価信号に基づいて、前
記第１の情報と前記第２の情報との近似度が所定の範囲
に収まるように、前記レーザ照射手段のレーザ照射エネ
ルギーを調節するためのレーザ照射エネルギー調節手段
と、を備えたことを特徴とする。

【００２２】請求項６の発明は、基板上に、非晶質半導
体膜を成膜する工程と、前記非晶質半導体膜にレーザ光
のパルスを断続的に照射して、この照射領域を多結晶化
して非晶質半導体膜内に多結晶島状領域を形成する工程
と、前記多結晶島状領域内に、この領域の多結晶を半導
体領域とする駆動回路部を形成する工程と、非晶質半導
体膜の一部を半導体領域とし、前記駆動回路部に電気的
に接続したスイッチング素子を画素領域内に形成する工
程と、最適な結晶化状態にある基準半導体結晶材料に光
を照射し、その反射光を分光検出して、その検出値より
取得した前記基準半導体結晶材料のバンドギャップ分光
反射率分布に関する第１の情報を予め記憶する工程と、
前記多結晶島状領域を形成する工程において、非晶質半
導体膜に照射した光の反射光を分光検出し、その検出値
より前記評価領域のバンドギャップ分光反射率分布に関
する第２の情報を取得する工程と、前記第１の情報と前
記第２の情報とを比較し、その近似度により前記半導体
の結晶化状態を評価する工程と、を具備することを特徴
とする。

【００２３】

【作用】請求項１、２の発明によれば、非晶質半導体膜
に島状にレーザ光のパルスを照射して多結晶化し、その
照射領域内に駆動回路部の少なくとも半導体素子を形成
しているため、照射領域の全体が均一に良好に多結晶化
されており、従っていずれの駆動回路部もばらつきが生
じず良好な性能が得られる。

【００２４】また請求項３の発明によれば、特殊でかつ
高価な光学系を使用せずに、非晶質半導体の結晶化状態
を、簡便かつ低コストな方法でリアルタイムに評価する
ことができる。また上記の評価方法を用いた半導体結晶
薄膜の製造方法（請求項４の発明）及び装置（請求項
５、６の発明）によれば、レーザアニール方法により非
晶質半導体の結晶化処理を実施しながら非晶質半導体の
結晶化状態を、低コストな方法出でリアルタイムで評価
し、その評価結果に基づいて結晶化処理をリアルタイム
でフィードバック制御することができるので、製品の歩
留まりを改善しスループットを向上させることが可能で
ある。

【００２５】

【実施例】以下本発明の実施例について説明すると、本
発明の実施例では先ず図１（ａ）に示すように光透過性
の基板例えばガラス基板１上に減圧ＣＶＤにより非晶質
半導体膜である非晶質シリコン膜２を成膜する。この工
程を減圧ＣＶＤ法で行う場合には、例えばモノシラン
（ＳｉＨ4 ）ガスやジシランガス（Ｓｉ2 Ｈ6 ）を反応
ガスとして用い、例えば基板温度４５０℃〜５２０℃、
圧力数Ｔｏｒｒの反応条件で非晶質半導体膜が成膜され
る。

【００２６】次いで図１（ｂ）に示すようにレーザ光照
射部３により例えば一辺が数ミリの角形のビーム断面形
状を有するレーザ光を、前記非晶質シリコン膜２におけ
る周縁部に縦の一辺及び横の一辺に沿って断続的に照射
する。この結果島状、例えば方形状の照射領域２１が、
相互間隔ｄが例えば数ミリ程度となるように形成され
る。この照射領域では、照射条件を後述するように適当
に選定することにより非晶質シリコンが多結晶化（ポリ
化）されて多結晶シリコン（ポリシリコン）に変わる。

【００２７】レーザ光の照射については、例えばエキシ
マレーザにより非晶質シリコン膜が多結晶化するに十分
なパワー密度（単位面積当りの照射エネルギー）のレー
ザ光のパルスを例えば１パルスずつ当てるようにすれば
よいが、その前に前記パワー密度よりも小さなパワー密
度のパルスを１パルスあるいは複数パルス照射ようにし
てもよい。なおエキシマレーザとしてはＫｒＦ（パルス
幅２３ｎｓｅｃ）やＸｅＣｌ（パルス幅２５ｎｓｅｃ）
などを用いることができる。

【００２８】その後図１（ｃ）及び図２Ａに示すように
非晶質シリコン膜２のレーザ光照射領域２１蒸着膜２の
レーザ光照射領域２１をエッチング並びに／もしくは領
域２１上（多結晶シリコン領域内）に所定の成膜処理、
エッチング工程を繰り返して、既知の構成の半導体素子
（スイッチング素子）、例えばＬＳＩよりなる駆動回路
部４を形成する。これら駆動回路部４は、後述のＴＦＴ
のゲート電極を駆動するように図２中縦に並ぶゲート用
駆動回路部４１とＴＦＴのソース電極を駆動するように
横に並ぶソース用駆動回路部４２とに分けられている。

【００２９】この実施例では、縦に一列に並ぶゲ−ト用
駆動回路部４１の群によってゲ−ト用のシフトレジスタ
が構成され、横に一列に並ぶソ−ス用駆動回路部４２の
群によってソ−ス用のシフトレジスタが構成されてい
る。即ち図２Ｂに示すようにゲ−ト用のシフトレジスタ
（ソース用のシフトレジスタも同じ）は互いに島状に分
離した複数のシフトレジスタ部からなり、各島領域（照
射領域２１）内に複数のトランジスタよりなる前記スイ
ッチング素子が形成され、これら島領域内のシフトレジ
スタ部は、配線層４０により隣り合うもの相互が電気的
に接続されている。これら配線層４０は、前記トランジ
スタもしくはＴＦＴの製造時に、これらの製造工程で一
緒に形成され得る。例えば、駆動回路部４間の多結晶シ
リコン領域２１の部分並びにこれに部分間の間の非晶質
シリコンの部分上にシリコン酸化膜のような絶縁膜を介
して、アルミや銅のような導電膜を形成し、これを選択
エッチングすることにより形成され得る。なお、符号５
１は後述のゲートバスラインやソースバスラインなどの
配線層を示し、この例では画素領域５０に接続されてい
る。

【００３０】更に非晶質シリコン膜２の画素領域５０内
に所定の成膜処理、エッチングを繰り返して行うことに
より、スイッチング素子であるＴＦＴ（Ｔｈｉｎ Ｆｉ
ｌｍＴｒａｎｓｉｓｔｏｒ）５が画素数に対応する数だ
け縦横にマトリックス状に配列して形成される。このＴ
ＦＴ５と駆動回路部４との電気的接続は、この実施例で
は、例えばＴＦＴ５を生成する工程において、成膜処
理、リングラフィー、及びエッチングを繰り返してゲー
ト電極、ソース電極の形成と同時にゲートバスラインや
ソースバスラインなどの例えばアルミニウムからなる配
線層５１（図５Ｂ参照）を形成することによって行うこ
とができる（前記配線層４０も同工程で形成され得
る）。これら配線層４０、５１は、駆動回路部４の半導
体素子の電極の形成と同時に形成してもよいし、駆動回
路部４及びＴＦＴ５の電極を同時に形成しかつこの電極
形成時に同時に形成してもよく、あるいはＴＦＴ５及び
駆動回路部４を生成した後に形成してもよい。

【００３１】また駆動回路部４をなす半導体素子及びＴ
ＦＴ５はプレナー型や逆スタッガ型など種々のデバイス
のタイプを選択することができ、従って非晶質シリコン
膜２や多結晶シリコン領域２１を使用して駆動回路部４
及びＴＦＴ５を生成するためにはデバイスのタイプによ
っては電極などが非晶質シリコン膜２の下に位置する場
合もある。そしてまた上述の例では駆動回路部４を生成
した後にＴＦＴ５を生成しているが、ＴＦＴ５を先に生
成してもよいし、あるいは駆動回路部４とＴＦＴ５の一
部を同時に生成してもよい。このようにしてＬＣＤ基板
１０が製造され、このＬＣＤ基板１０に透明基板が貼り
合わされた後液晶を封入してＬＣＤパネルが構成される
こととなる。

【００３２】上述の実施例では、基板の周縁に沿って非
晶質シリコン膜２に島状にレーザ光のパルスを照射し
て、即ち、島のディメンションと同じディメンションの
断面のレーザ光を照射して多数のレーザ光照射領域２１
（島領域）を形成し、これにより各島領域を多結晶化し
ているため、そのレーザ光の照射領域２１内はレーザ光
の照射エネルギーが均一であり、従ってレーザ光の照射
エネルギーを適切な大きさにすることによりいずれの島
領域についてもその領域内は均一に良好に多結晶化され
る。このためその領域の上につまり多結晶シリコン膜の
上に成膜処理、エッチングを繰り返して形成した駆動回
路部４をなす半導体素子、即ち多結晶シリコンを半導体
層とした半導体素子はいずれも良好な性能を有するもの
になり、この結果ＬＣＤ基板の製造にあたり非晶質シリ
コン膜を利用した駆動回路部の生成と駆動回路部及びＴ
ＦＴの成膜処理による配線とを実現できるので、ＬＣＤ
基板の製造が容易になる。

【００３３】以上において非晶質シリコン膜２の成膜方
法については、減圧ＣＶＤに限らずプラズマＣＶＤによ
り成膜してもよく、この場合例えばモノシランガスと水
素ガスとを用い、例えば反応温度１８０℃〜３００℃、
圧力０．８Ｔｏｒｒの条件で成膜することができる。こ
こでプラズマＣＶＤを利用する場合には非晶質シリコン
膜中に水素が取り込まれてａ−Ｓｉ：Ｈ膜（水素化非晶
質シリコン膜）が成膜されることになるので、レーザ光
照射工程では、レーザアニール時における水素の急激な
放出に伴う膜の損傷を抑えるために例えば次のようにし
てレーザ光を照射することが望ましい。

【００３４】即ちレーザ光の出力エネルギーをａ−Ｓ
ｉ：Ｈ膜が多結晶化するに必要なエネルギー以下のエネ
ルギーではじめは小さくしておいて１パルスあるいは複
数パルス照射し、次いでネルギーを順次大きくして夫々
例えば１パルスあるいは複数パルス照射し、このように
してａ−Ｓｉ：Ｈ膜中の水素を徐々に放出した後最後に
多結晶化するに必要なエネルギー以上のエネルギーで例
えば１パルス照射することにより当該照射領域を多結晶
化する。続いて別の領域に対して同様にしてレーザ光を
照射して、こうして多結晶シリコン領域を島状に形成す
る。なお各エネルギー毎にレーザ光のパルスを複数パル
ス照射する場合には、水素の放出量を監視してその量が
各パルス毎にあまり変わらなくなってから、エネルギー
を次の大きな値に設定して同様の工程を行うことが望ま
しい。

【００３５】このような方法によれば、小さいエネルギ
ーに対応した水素から大きいエネルギーに対応した水素
へと順次放出されていくので、ａ−Ｓｉ：Ｈ膜中の水素
が段階的に放出され、ａ−Ｓｉ：Ｈ膜を多結晶化するた
めに必要な大きなエネルギーを加えたときには既に膜中
の水素の含有量は少ないので、これら水素が一気に放出
されても膜を損傷させることがない。

【００３６】次に前記非晶質シリコン膜２にレーザ光を
照射して多結晶化するために用いるレーザアニール装置
及び監視装置並びにこれらの使用方法に関して詳述す
る。この装置は、図３及び図４に示すように空気圧を利
用した空気支持機構６を装置の基台として用いており、
この空気支持機構６は、剛性のある材質例えば金属より
なる支持プレート６１が空気圧により浮上した状態でエ
アーサスペンションにより支持され、常に水平になるよ
うに空気圧が制御されている。前記支持プレート６１上
には、中空の支持台６２を介して、処理室例えばアルミ
ニウム製の気密な円筒状の真空チャンバ６３が載置して
固定されており、この真空チャンバ６３内には、上述の
ようにガラス基板上に非晶質シリコン膜をつけた基板２
０を、被処理面が下向きになるように保持するための、
載置台６４が配置されている。６４ａはガラス基板の周
縁を保持する保持部、６４ｂは支持ロッドである。

【００３７】更にこの真空チャンバ６３には、例えば図
示しない真空ポンプに接続された排気管６５が連結され
ると共に、前記基板２０上の非晶質シリコン膜から発生
した水素の発生量を測定するための質量分析計６６が設
置されており、更に基板２０を真空チャンバと外部（大
気雰囲気）との間で搬出入するためのゲートバルブＧ
（図４では図示せず）が設けられている。そして前記真
空チャンバ６３の、基板と対向する底壁には後述のレー
ザ光が透過できるように例えば合成石英ガラス製の窓６
７が形成されている。

【００３８】前記真空チャンバ６３の下方側における支
持プレート６１上には、中に反射鏡７ａ（図５参照）が
配置されたレーザ光照射部７及びこのレーザ光照射部７
を水平方向例えばＸ方向、Ｙ方向に移動させるための移
動機構７０が配置されている。この移動機構７０は、例
えば支持プレート６１にＸ方向に設置されたレール７１
に沿って移動するＸ移動部７２と、このＸ移動部７２上
にＹ方向に設置されたレール７３に沿って移動するＹ移
動部７４とから構成され、Ｙ移動部７４上に前記レーザ
光照射部７が搭載されている。

【００３９】前記空気支持機構６の側方には、図５に示
すように、エキシマレーザ光発振源９２が、レーザ光射
出口を反射鏡７ａに向けて配設されている。このエキシ
マレーザ９２と反射鏡７との間には光学系ビームホモジ
ェナイザー９３が、レーザ源９２から射出されたレーザ
光を所定のディメンションのビームに成形して反射鏡に
入射させるように設けられている。この好ましい実施例
において、レーザ源としては、波長２４８ｎｍのレーザ
光を２３ｎｓｅｃのパルス幅で発するＫｒＦレーザや２
５ｎｓｅｃのパルス幅で発するＸｅＣｌレーザものが使
用されており、また、ビームホモジェナイザー９３は、
入射したレーザ光を広角度に拡散する拡散部材と、この
拡散光を所定の範囲に集光する魚眼レンズとより構成さ
れた、既知のものである。このレーザ源９２はこれに接
続されたレーザ電源９１により駆動される。このレーザ
電源９１のレーザ源駆動信号は、ＣＰＵ９０により制御
される。このＣＰＵ９０には、移動機構７０を駆動させ
るための駆動情報、レーザ電源の制御情報、後述する半
導体結晶の評価のためのバンドギャップ分光反射率分布
に関する基準情報等、この装置を作動させるために必要
な情報が記憶されたメモリー９４が接続されている。図
中、符号８６は、支持機構６の外側に配置され、基板２
０からの反射光を受光して、シリコン膜の分光特性を検
知する分光器を示す。

【００４０】次に上述の装置を用いて非晶質シリコン膜
２を多結晶化する方法について述べる。先ずゲートバル
ブＧを開いて図示しない搬送機構により、前記基板２０
を真空チャンバ６３内の載置台６４に、被処理面を下側
に向けて載置し、その後ゲートバルブＧを閉じてから図
示しない真空ポンプにより排気管６５を介して真空チャ
ンバ６３内を例えば圧力２．５×１０−７Ｔｏｒｒの真
空雰囲気まで真空引きする。しかる後、ＣＰＵ９０の制
御のもとで、移動機構７０を介してレーザ光照射部７を
間欠的に水平方向（Ｘ並びにＹ方向）に移動させ、ま
た、エキシマレーザ光発振源よりレーザ光を照射部７に
向けて発振させる。この結果、伝送されたレーザ光はレ
ーザ光照射部７の反射鏡７ａにより、垂直に上方に反射
され透明窓６７を通って基板２０の非晶質シリコン膜に
入射し、この照射領域を多結晶化する。このときの、Ｃ
ＰＵ２０のレーザ電源への制御信号は、メモリー９４に
記憶された、移動機構７０の移動時間、停止時間、移動
距離、移動方向等に応じて設定され、非晶質シリコン膜
にレーザ光が照射される、島状の照射領域間の距離、全
体の長さ、方向等が決定される。照射領域は、例えば、
０．６５ｃｍ×０．６５ｃｍの矩形状に設定され、これ
は、入射レーザ光の断面と実質的に等しく、これは前記
ビームホモジェナイザー９３により決定される。従っ
て、ＣＰＵ９０へのデータの設定並びにビームホモジェ
ナイザー９３の交換もしくは変更により、任意のディメ
ンションの照射領域、即ち、多結晶シリコン領域が、任
意の間隔で任意の方向に形成され得る。また、ＣＰＵ９
０の制御のもとで各照射領域に、後述するような多数回
の同一エネルギーもしくは異なるエネルギーでのレーザ
光の照射が果たされ得る。

【００４１】例えば、各照射領域にレーザ光を１度照射
して多結晶化する場合には、例えばパルス幅が２３ｎｓ
ｅｃのレーザ光パルスを１パルス照射し、次いで移動機
構７０を駆動してその照射領域から所定間隔離れた領域
に同様に照射し、こうして移動機構７０を制御すること
によりレーザ光を基板２０の周縁部に沿って縦及び横に
島状に照射することができる。

【００４２】ここで非晶質シリコン膜としてプラズマＣ
ＶＤによりガラス基板上にａ−Ｓｉ：Ｈ膜を成膜した場
合、このａ−Ｓｉ：Ｈ膜にレーザ光を照射するにあたっ
て照射エネルギーを段階的に大きくしていくことが望ま
しいことを既に述べたが、その方法の利点を確認するた
めに行った実験結果を図６、図７に示す。図中縦軸は質
量分析計の出力電流（水素放出量に対応する）、横軸は
レーザ光の照射エネルギー密度であり、この実験ではａ
−Ｓｉ：Ｈ膜を６個の領域に分割し、各領域１〜６毎に
表１に示すようにレーザ光の照射エネルギー（発振側）
を段階的に大きくして水素放出量を調べている。

【００４３】

【表１】ただし図５、図６はａ−Ｓｉ：Ｈ膜の膜厚が夫
々５００オングストローム、３００オングストロームで
あり、２０Ｈｚ、１０Ｈｚとはレ−ザのパルスの周波数
である。またレ−ザ発振源から基板までの光路長は２３
０ｍｍ、ビ−ムサイズは０．６５ｃｍ×０．６５ｃｍ、
真空チャンバ内の圧力は図６の場合１．０×１０−７Ｔ
ｏｒｒ、図７の場合２．０×１０−７Ｔｏｒｒである。
この実験結果からわかるように段階的に照射エネルギー
を大きくすることにより水素放出量が急激に増えないの
で、水素放出に伴う膜の損傷が抑えられる。

【００４４】上述したように１つの照射領域にエネルギ
ーの異なるレーザ光を複数回照射するのに代えて、エネ
ルギーの等しいレーザ光を多数回非晶質シリコンに照射
することも有意義である。これは、非晶質シリコンの同
一部分に、好ましくは溶融温度以下のエネルギーのレー
ザ光を多数回照射することにより、グレインサイズが大
きくなると共に配向性が高くなって、非晶質シリコンが
（１１１）面が照射面となるシリコン単結晶に近付い
て、移動度が多結晶シリコンよりも早くなるためであ
る。この場合には、以下のような条件の範囲内で行うの
が望ましい。

【００４５】 １．非晶質シリコン膜の厚さ ３００〜１５００オングストローム より好ましくは５００〜１０００オングストローム 非晶質シリコン膜の厚さが、この範囲以下だと、半導体
膜として不適当であり、以上だと、配向し難い。

【００４６】 １．基板（非晶質シリコン膜）の加熱温度 常温〜４００℃ これ以上の温度だと、非晶質シリコンが軟化してしま
う。

【００４７】 １．照射回数（ショット数） ３０〜１０００回 ショット数が、この範囲以下だと、効果が少なく、以上
だと時間が係り過ぎたり、形成された膜に欠陥ができや
すい等、実用的でない。

【００４８】図８Ａないし図８Ｃにショット数が３２
と、１２８と１０２４の場合の夫々の積分強度分布をゴ
ニオメータで測定した場合の測定結果を示す。この測定
に際しての条件は、非晶質シリコンはＰＲＣＶＤで形成
し、その厚さは７００Ａ゜；膜の温度は４００℃；レー
ザ光源は前記実施例のものを使用；電圧は４０ＫＶ；管
電流は３０ｍＡであった。この測定結果から理解できる
ように、ショット数が３２（図８（ａ））の場合は２
８．６３２位置における強度ピーク値は、他の位置の強
度に比してそれほど高くないが、ショット数が大きくな
ればなるほど、２８．６３２位置での強度ピーク値が高
くなることが理解できる。２８．６３２位置での強度ピ
ーク値が高くなればなるほど（１１１）面を有するシリ
コン単結晶に近ずくことは、この分野で良くしられてい
ることとして理解できる。

【００４９】次に、図５及び図９を参照して、前記非晶
質シリコンの多結晶シリコン化及び、多結晶シリコンの
結晶性評価方法を説明する。

【００５０】レーザ光照射処理を行う場合には、ステッ
プＳ１において、本発明に基づく制御プログラムが組み
込まれたメモリー９４からの信号を基準としたＣＰＵ２
０からの指令によりレーザ電源９１がオンにされ、エキ
シマレーザ源９２よりホモジェナイザ９３を介してレー
ザがレーザ反射鏡７ａに伝送され、さらにそこでレーザ
が上記基板２０の下面の被処理体、即ち、非晶質シリコ
ン膜内の所望の領域に向かって方向付けられると共に、
移動機構７０を適当に駆動することにより、上記所望の
領域の非晶質シリコン膜に順次レーザが走査照射され
る。

【００５１】次にステップＳ２において、上記基板２０
の非晶質シリコンに照射され、所望のアモルファスシリ
コン領域に対してレーザアニール処理を施して多結晶シ
リコン化を果たしたレーザの反射光を、分光器８６によ
り分光検出する。

【００５２】次にステップＳ３において、被処理体の半
導体結晶領域において反射されたバンドギャップの分光
反射率分布が、予め記憶されている基準半導体結晶材料
に関するバンドギャップ分光反射率分布と比較される。
後述するように、所望の半導体結晶状態を示す試料は、
ある程度定まった分光反射率分布を示すことが知られて
いるので、その基準分光反射率分布と分光検出された被
処理体の分光反射率分布とを比較し、その近似度によ
り、被処理体の結晶化状態、すなわちレーザアニール処
理の進捗状況を判断することができる。

【００５３】比較の結果、被処理体の結晶化状態が基準
に到達していないと判断された場合には、ＣＰＵ９０は
レーザ照射エネルギーを強化するための指令信号をシス
テムに対して送り、ステップＳ４においてレーザ照射エ
ネルギーが調節される。なお、通常は、前述したよう
に、レーザ照射エネルギーは徐々に大きくしていくこと
が好ましい。

【００５４】レーザ照射エネルギーの調整方法として
は、エキシマレーザ源２２の出力を変更する方法、ま
た、スポット照射である場合にはレーザ照射間隔を変更
する方法、あるいは、反射鏡７ａをＸＹ方向に駆動する
駆動機構７０の移動速度を調整する方法などがあり、こ
れらの方法を単独で、あるいは組み合わせて採用し、レ
ーザ照射エネルギーを所望の値に調整することが可能で
ある。

【００５５】上記ステップＳ４からの指示により、レー
ザ照射（ステップ−Ｓ１）、分光検出（ステップ−Ｓ
２）及び結晶状態評価（ステップ−Ｓ３）のシーケンス
が、被処理体の結晶化状態がメモリー９４に記憶されて
いる基準に到達するまで反復される。上記ステップＳ３
において、被処理体の結晶化状態が基準に到達したもの
と判断された場合には、ステップＳ５に進み、上記駆動
機構７０が駆動され、次の照射領域に対してレーザが走
査照射される。このようにして、上記ステップＳ１から
上記ステップＳ５までのシーケンスが、ステップＳ６に
おいて、全ての被処理領域に対してレーザアニール処理
が完了したと判断されるまで反復される。以上のよう
に、本発明に関連する半導体結晶状態の評価方法を用い
た多結晶半導体薄膜の製造方法又は装置によれば、ラマ
ン分光計などの特殊かつ高価な装置を用いずに、半導体
の結晶化状態の特徴が顕著に現れる分光反射率分布によ
り結晶化状態を判断し、リアルタイムでレーザ照射エネ
ルギーをフィードバック制御することが可能なので、容
易かつ低コストにレーザアニール処理を実行することが
可能であり、しかも高い歩留まりとスループットでＴＦ
Ｔ液晶ディスプレイを製造することが可能になる。

【００５６】上記のようなシーケンスにより半導体結晶
薄膜の製造工程が終了すると、上記真空チャンバ６３内
を大気圧に戻した後、ゲートバルブＧを開放し、上記基
板２０を、図示しない搬送機構により外部に取り出し、
成膜処理ステーションやリソグラフィステーションなど
を含む半導体処理ステーションにおいて後続の成膜処理
を行う。この成膜処理においては、同一の基板上でＬＣ
Ｄ基板の画素部領域と駆動部領域において、それぞれ所
定パターンのマスクを用い、画素ユニットの一部をなす
ＴＦＴと駆動部のスイッチング素子とを同時に一体形成
する。また、この工程において、画素部と駆動部とを結
ぶ走査電極配線も同時に形成する。そのため、従来のＬ
ＣＤ基板製造工程では必要であった、煩雑な駆動部用Ｌ
ＳＩチップの実装工程や配線工程を省略することが可能
である。

【００５７】次に、本発明に関連する半導体結晶の評価
方法及び装置を実施するにあたり基準とする半導体のバ
ンドギャップのレーザ反射率分布について説明する。

【００５８】シリコン結晶のエネルギー帯は、周知の通
り、図１０に示すような構造を有しており、そのバンド
ギャップは、Γ点において約３．４３ｅＶ，Ｘ点におい
て約４．４０ｅＶの幅を有している。上記のようなバン
ドギャップ構造を有し、膜厚が５００オングストローム
の基準半導体結晶に、例えば、矩形ビームで、その寸法
が０．６５（ｃｍ）×０．６５（ｃｍ）＝０．４３（ｃ
ｍ2 ）を、光学透過率が７５％の透過窓を介して、例え
ば４００ｍｊのレーザエネルギーを有するレーザを照射
することが可能である。

【００５９】上記のような条件のレーザを基準半導体結
晶に照射した場合のバンドギャップ分光反射率分布を図
１１に示す。図示のように、基準半導体結晶のバンドギ
ャップ分光反射率分布には、２８４ｎｍ付近と３６４ｎ
ｍ付近の２箇所にピーク値が存在しており、それぞれの
ピーク値はシリコン結晶の第１ブリルアンゾーンにおけ
る特殊点のうちのＸ点及びΓ点に相当するものである。

【００６０】なお、参考までにアモルファスシリコンの
バンドギャップ分光反射率分布を図１２に示す。図示の
ように、アモルファスシリコンのバンドギャップ分光反
射率分布は、ピーク値を持たない、左下がりの分布を示
すことが知られている。

【００６１】以上のように、図１１及び図１２を対比す
れば容易に理解できるように、基準半導体結晶のバンド
ギャップ分光反射率分布の輪郭形状には、固有な形状が
見られるので、かかるバンドギャップ分光反射率分布に
関する第１の情報を基準情報として、メモリー９４に予
め記憶しておき、被処理体のアニール処理時にリアルタ
イムで分光器８６により取得されるバンドギャップ分光
反射率分布に関する第２の情報とを分光器８６に備えら
れた比較器により、公知の方法で比較することにより、
被処理体の結晶化状態をリアルタイムで知ることができ
る。

【００６２】例えば、レーザ源２２より伝送されたレー
ザ照射エネルギーが、例えば２００ｍｊといったよう
に、被処理体の結晶化を進めるには不十分な値である場
合には、被処理体からの反射光から検出されるバンドギ
ャップ分光反射率分布は、図１３に示すように、ピーク
値のはっきりしない右上がりの曲線的輪郭形状のものと
なる。これに対して、レーザ源２２より伝送されたレー
ザ照射エネルギーが、例えば６００ｍｊといったよう
に、半導体の検出化にとっては強すぎる値である場合に
は、被処理体からの反射光から検出されるバンドギャッ
プ分光反射率分布は、図１４に示すように、膜全体にダ
メージが生じ、分光反射分布全体が下方にシフトした輪
郭形状のものとなる。なお、かかる現象は、表面に酸化
シリコンが形成された結果生じたものと考えられる。

【００６３】従って、図１３に示すようなバンドギャッ
プ分光反射率分布が分光検出された場合には、図１１に
示すような基準分布に接近するように、徐々にレーザ照
射エネルギーを大きくするようにリアルタイムでシステ
ムをフィードバック制御することができる。それによ
り、図１４に示すような膜ダメージが生じる前に、レー
ザ照射エネルギーを制御することが好ましい。また、仮
に、図１４に示すようなバンドギャップ分光反射率分布
が分光検出された場合には、不良品としてそのサンプル
を摘出するように構成することが可能である。

【００６４】ただし、既に説明したように、通常はレー
ザ照射エネルギーは徐々に大きくしていくように、すな
わち図１３に示す分布から図１１に示す分布に接近させ
るように制御することが好ましい。というのも、いきな
り必要以上のレーザ照射エネルギーを印加した場合に
は、アモルファスシリコン膜中に含まれる水素が一気に
噴出してシリコン膜を損傷するおそれがあり、そのサン
プルは不良品となるからである。

【００６５】また、基準反射率分布と被処理体の反射率
分布との比較は、かかる分析方法の特性上、完全一致は
あり得ないので、ある程度のあいまいさを許容して、そ
れらの近似度を見る手法により行われる。例えば、Ｘ点
（約２８４ｎｍ）及びΓ点（約３６４ｎｍ）におけるピ
ーク値に関して比較を行う場合には、±２０ｎｍ程度の
誤差を許容することが可能である。また、図形認識分野
において周知の技法を用いて、上記分光反射率分布の輪
郭形状を追跡処理し、そのデータをある許容度をもたせ
て比較することにより、被処理体の結晶化状態を評価す
ることも可能である。

【００６６】以上において本発明では、レーザ光の照射
方法が上述の実施例に限定されるものではなく、例えば
ある照射エネルギーで１パルスずつ島状に照射した後、
これら照射領域に対してより大きな照射エネルギーで同
様に順次照射するなどの方法を用いてもよい。

【００６７】またレーザ光の照射方法は、例えば多数の
レーザ光ビームが間隔をおいて一列に並ぶように光学系
を構成してこれらレーザ光ビームを同時に非晶質シリコ
ン膜に照射し、これにより島状の多数の他結晶領域を同
時に形成するようにしてもよい。更にはまた図１５
（ａ）に示すように断面形状が例えば数ミリ×１００ミ
リ程度の帯状のレーザ光をレーザ光照射部３から非晶質
半導体膜２に照射してもよいし、あるいはまた図１５
（ｂ）に示すように断面形状がＬ時形のレーザ光を照射
してもよい。即ち本発明においてレーザ光のパルスを島
状に照射するとは、複数の島状の照射領域を形成する場
合及び１個の島状の照射領域を形成する場合のいずれも
相当するものであり、その形状、大きさは適宜光学系を
設計することにより選定すればよい。

【００６８】そして図１５（ａ）、（ｂ）に示すように
広い照射領域５１を形成してそこに複数の駆動回路部例
えばゲートドライバ、あるいはソースドライバの全部を
形成すれば、光学系の設計が容易であり、またレーザ光
の照射領域の位置とリソグラフィーのマスクマスクパタ
ーンとの対応がとりやすいし、更にスループットが高く
なるなどの利点があるので好ましい。

【００６９】なお本発明では、画素電極への電圧のオン
オフ制御を行うスイッチング素子としてはＴＦＴに限ら
れるものではないし、非晶質半導体膜を多結晶化して多
結晶化された膜の上にスイッチング素子を生成してもよ
い。

【００７０】次にレーザアニールによりＬＣＤ基板を量
産する場合に好適な製造装置の一例について図１６を参
照しながら説明する。この製造装置は、複数の処理装置
や基板の搬入、搬出部をひとつのシステムに体系的にま
とめたものであり、全体として液晶ディスプレイ基板の
製造工程における複数のプロセスをこの装置内において
実施できるように構成されている。図中入出力領域３０
７に含まれるローディング部（基板搬入部）及びアンロ
ーディング部（基板搬出部）は、夫々カセット３０３、
３０６を外部との間で搬入及び搬出する部位であり、例
えばカセットステージが配置されている。ここでカセッ
トとは、例えば２５枚の被処理基板を収納するための容
器であり、このカセット３０３、３０６は各被処理基板
３０２、３０５が水平に間隔を置いて上下に配列される
ようにステージに載置される。

【００７１】前記入出力領域３０７にはＺ軸のまわりに
回動自在にかつＸステージ３１４に沿って被処理基板を
搬送する、上下２段の搬送アーム３１１、３１２を備え
た第１の搬送手段３１３が設けられており、上段の搬送
アーム３１１は、カセット３０３より処理前の被処理基
板３０２を取り出して後述の処理ユニット内の搬送手段
３２２に受け渡すために用いられ、また下段の搬送アー
ム３１２は、処理後の被処理基板３０５をカセット３０
６内に受け渡すために用いられる。前記Ｘステージ３１
４は、ローディング部とアンローディング部の間にＹ方
向に伸びるＹステージ３１５沿って、カセット３０３、
３０５の並びの間を移動するように構成される。Ｘステ
ージ３１１の上には、処理部において被処理基板が所定
の向きに載置されるように被処理基板の向き及び中心位
置を合わせるための位置合わせ手段３１６が設けられて
いる。

【００７２】入出力領域３０７に隣接する処理部３００
内には、Ｘ方向に伸びる搬送路３２５に沿って移動する
第２の搬送手段３２２が設けられている。この搬送路３
２５は後述の各処理装置に対して共通のものであり、前
記搬送手段３２２は、移動ステージ３２４上に、Ｙ方向
に進退自在、Ｚ軸方向（鉛直方向）に移動自在及びＺ軸
のまわりに回動（θ方向に回転）自在な搬送アーム３２
３が設けられて構成されている。搬送路３２５の両側に
は複数の処理装置、例えば予備加熱装置３１９、成膜装
置３２０、冷却装置３２１、レーザアニール装置３１８
及び冷却装置３１７が設けられている。前記搬送手段３
２２は、これら処理装置と前記位置合わせ手段３１６と
の間で被処理基板の受け渡しを行うためのものである。

【００７３】また前記入出力部３０７及び処理部３００
は、不活性ガス例えばＮ2 ガスにより大気圧あるいは大
気圧以上の雰囲気とされている。このようなガス雰囲気
とすることにより真空チャックを使用できるため、前記
搬送アーム３１１、３１２、３２３及び位置合わせ手段
３１６の回転ステージには真空チャックが設けられて、
被処理基板を吸着できるようになっている。

【００７４】図１６に示す装置の作用について述べる
と、例えば表面が清浄化された被処理基板例えばソーダ
ガラス基板３０２を２５枚収納したカセット３０３が入
出力部３０７内に移載され、次いで搬送アーム３１１に
よりカセット３０３から被処理基板３０２が取り出され
る。この被処理基板３０２は位置合わせ手段３１６で位
置合わせされた後搬送手段３２２を介して予備加熱装置
３１９に搬送され、ここでアモルファスシリコンの成膜
温度６００℃に近い温度例えば３５０〜４００℃に予備
加熱される。この予備加熱は、次工程で速やかに成膜が
行われかつ欠陥の少ない良好な膜質のアモルファスシリ
コン膜を得るために行われる。次いで被処理基板は成膜
装置３２０に搬送され、成膜装置３２０では予定の真空
度まで排気した後、プロセスガスを供給すると共に例え
ば高周波電力を利用してプラズマを発生させ、例えば約
６００℃に加熱された被処理基板上に、例えば３００〜
１５００オングストロームの厚さのアモルファスシリコ
ン膜を得る。なお成膜装置３２０には、例えば図示しな
いロードロック室が接続され、このロードロック室を介
して被処理基板の搬出入が行われる。 さらに被処理基
板は冷却装置３２１で例えば４００℃あるいはそれ以下
の温度に冷却された後、レーザアニール装置３１８内に
て、既述した如く被処理基板上のアモルファスシリコン
膜の所定領域毎にレーザビームのパルスが例えば３０〜
１０００回照射され、島状にポリシリコン膜の領域が形
成されるその後被処理基板は冷却部３１７で例えば１０
０℃あるいはそれ以下の温度に冷却された後、搬送手段
３２２から位置合わせ手段３１６及び搬送アーム３１２
を介してカセット３０５内に搬送される。

【００７５】このような装置によれば、１つの装置内に
一連の処理装置が配置され、しかも共通の搬送路３２５
の両側に複数の処理装置を配置しているため、処理装置
を増加するだけで、プロセス数の増加や被処理基板の増
加に容易に対応することができる。また複数のプロセス
の任意の組み合わせを、複数の処理装置間における被処
理基板の搬送ルートを変更することで容易に対応するこ
とが可能である。なお複数の処理装置は、各々異なる処
理をおこなう処理装置であってもよいし、あるいは同一
の処理を行う処理装置であってもよい。

【００７６】また製造装置内の搬送路などは不活性ガス
雰囲気とされているので自然酸化膜の成長や膜質の改変
が抑制されるし、表面清浄工程を追加しなくて済む。ま
た大気圧またはそれ以上のガス雰囲気中で被処理基板が
搬送されるので搬送アームなどに真空チャックを利用す
ることができ、従って位置ずれの少ない確実な保持と高
速搬送を行うことができ、しかも安価に構成できる。

【００７７】以上において、上述のように製造装置内を
不活性ガス雰囲気とするための装置構成の一例について
図１７を参照しながら述べると、ハウジング４０２はク
リーンルーム内に設置され、先述のようなカセットを収
納するローディング部、アンローディング部や、各処理
装置及び共通の搬送手段の搬送領域などが収納されてい
る。

【００７８】ハウジング４０２の外部には、不活性ガス
例えばＮ2 ガスのガス供給源４０３が設けられており、
このガス供給源にはマスフローコントローラ４０４及び
バルブを介装したガス管４０４が接続されている。この
ガス管４０４の出口は、ハウジング４０２の上の複数の
ガス供給口４０７に連通しており、各ガス供給口４０７
の下方側には、夫々ファン４０８を介して、ハウジング
４０２の天井部をなすパーティクル除去用のフィルタ４
０９が配設されている。なおフィルタ４０９とファン４
０８の上下の位置は逆であってもよい。

【００７９】またハウジング４０２の底面４１１には多
数の穴４１２が形成されており、その下方側にはファン
４１３が設けられていて、ハウジング４０２内のＮ2 ガ
スを下方側の空間４００に排気するようになっている。
この空間４００には排気口４１４を介して工場の外へ排
気する排気手段４１５が接続される一方、吸い込み口４
１６を介して、途中ファン４１７を備えた送気管４１８
が連通している。この送気管４１８の吐出側は前記ガス
供給口７に連通している。従って新しいＮ2 ガスがハウ
ジング４０２内に補充され、ほぼ垂直な下向きの層流が
形成されつつ循環することとなる。またこの実施例の排
気制御系には圧力コントローラ４２０が設けられ、この
圧力コントローラ４２０は、ハウジング４０２内に取り
付けられた、ガス圧を検出する圧力検出部４１９の出力
値及び設定圧力値にもとづいて前記流量制御部４０５及
び排気手段４１５を制御して、ハウジング４０２内の圧
力が所定値となるようにつまり圧力が高過ぎることなく
かつ低過ぎることのないように調整している。

【００８０】そしてハウジング４０２には、カセットを
ローディングまたはアンローディングするためのドア４
３０が設けられている。ハウジング４０２内の圧力は、
常に外部よりも高い圧力に設定されており、このためド
ア４３０を開いてカセットを搬出入する場合に、外部か
らハウジング４０２内への外気の侵入つまりパーティク
ルの侵入を抑えることができる。

【００８１】

【発明の効果】以上説明したように請求項１、２の発明
によれば、非晶質半導体膜に島状にレーザ光のパルスを
照射して多結晶化し、その照射領域内に駆動回路部の少
なくとも半導体素子を形成しているため、照射領域の全
体が均一に良好に多結晶化されており、従っていずれの
駆動回路部もばらつきが生じず良好な性能が得られる。
この結果ＬＣＤ基板の製造にあたり非晶質半導体膜を利
用した駆動回路部の生成と駆動回路部及び画素領域内の
スイッチング素子の成膜処理による配線とを実現できる
ので、画素領域と駆動領域とを同一プロセスで実現し、
ＬＣＤ基板の製造が容易かつ低コストになる。

【００８２】また請求項３の発明によれば、特殊でかつ
高価な光学系を使用せずに、非晶質半導体の結晶化状態
を、簡便かつ低コストな方法でリアルタイムに評価する
ことができる。また上記の評価方法を用いた半導体結晶
薄膜の製造方法（請求項４の発明）及び装置（請求項
５、６の発明）によれば、レーザアニール方法により非
晶質半導体の結晶化処理を実施しながら非晶質半導体の
結晶化状態を、低コストな方法出でリアルタイムで評価
し、その評価結果に基づいて結晶化処理をリアルタイム
でフィードバック制御することができるので、製品の歩
留まりを改善しスループットを向上させることが可能で
ある。

【００８３】

【図面の簡単な説明】

【図１】本発明の一実施例に係る液晶ディスプレイ基板
の製造方法の工程を示す斜視図である。

【図２Ａ】レーザ光照射領域と駆動回路部形成領域との
関係を示す平面図である。

【図２Ｂ】駆動回路部及び配線の一部を示す平面図であ
る。

【図３】本発明の実施例に用いられるレーザアニール装
置の一例を示す縦断側面図である。

【図４】本発明の実施例に用いられるレーザアニール装
置を示す斜視図である。

【図５】同装置のレーザ射出部及び半導体結晶の評価部
を示すブロック図である。

【図６】水素化非晶質シリコン成膜処理におけるレーザ
光照射エネルギー密度と水素放出量との関係を示す特性
図である。

【図７】水素化非晶質シリコン成膜処理におけるレーザ
光照射エネルギー密度と水素放出量との関係を示す特性
図である。

【図８】レーザのショット回数と多結晶の単結晶化との
関係を説明する線図である。

【図９】本発明の実施例にかかる半導体の評価方法を説
明するためのフローチャートである。

【図１０】シリコン結晶のエネルギー帯構造を示す構造
図である。

【図１１】基準半導体結晶のバンドギャップ分光反射率
分布を示すグラフである。

【図１２】アモルファスシリコンのバンドギャップ分光
反射率分布を示すグラフである。

【図１３】レーザ照射エネルギーが不十分な場合のバン
ドギャップ分光反射率分布を示すグラフである。

【図１４】レーザ照射エネルギーが過剰な場合のバンド
ギャップ分光反射率分布を示すグラフである。

【図１５】夫々本発明の他の実施例に係るレーザ光の照
射領域を示す説明図である。

【図１６】本発明の実施例に係る液晶ディスプレイ基板
の製造装置を示す平面図である。

【図１７】本発明の他の実施例に係る液晶ディスプレイ
基板の製造装置を示す断面図である。

【図１８】液晶ディスプレイ基板の構造を模式的に示す
構成図である。

【図１９】液晶パネルを示す斜視図である。

【図２０】従来方法におけるレーザ光のパルスの重なり
の状態と電界効率移動度との関係を示す説明図である。

【符号の説明】

１ ガラス基板 ２ 非晶質シリコン膜 ３ レーザ光照射部 ４、４１、４２ 駆動回路部 ５ ＴＦＴ ５０ 画素領域 ６３ 真空チャンバ ７ レーザ光照射部 ７０ 移動機構 ３１３ 第１の搬送手段 ３２２ 第２の搬送手段 ３２５ 搬送路 ３１７〜３２１ 処理装置

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−247543（ＪＰ，Ａ) 特開 平１−212465（ＪＰ，Ａ) 特開 平５−275336（ＪＰ，Ａ) 特開 平２−295111（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1368 H01L 21/336 H01L 29/786

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 基板上に、画素領域内に配置された複数
   のスイッチング素子と、このスイッチング素子を駆動す
   る複数の駆動回路部とを備えた液晶ディスプレイ基板を
   製造する方法において、 前記基板上に、水素化非晶質シリコン膜を成膜する工程
   と、 レーザ光のパルスを、水素化非晶質シリコン膜が多結晶
   化するに必要なエネルギ−以下のエネルギ−で小さいエ
   ネルギ−から段階的にエネルギ−を大きくして断続的に
   前記水素化非晶質シリコン膜に照射し、このようにして
   膜中の水素を徐々に放出させる工程と、 この工程の後、レーザ光のパルスを、水素化非晶質シリ
   コン膜が多結晶化するに必要なエネルギ−以上のエネル
   ギ−で前記水素化非晶質シリコン膜に照射して多結晶シ
   リコンの島状領域を形成する工程と、 前記多結晶シリコンの島状領域内に、この領域の多結晶
   シリコンを半導体領域とする駆動回路部を形成する工程
   と、 水素化非晶質シリコン膜の一部を半導体領域とし、前記
   駆動回路部に電気的に接続したスイッチング素子を画素
   領域内に形成する工程と、 を具備する液晶ディスプレイ基板の製造方法。
2. 【請求項２】 基板上に、画素領域内に配置されたスイ
   ッチング素子と、このスイッチング素子を駆動するシフ
   トレジスタとを備えた液晶ディスプレイ基板を製造する
   方法において、 前記基板上に、水素化非晶質シリコン膜を成膜する工程
   と、 レーザ光のパルスを、水素化非晶質シリコン膜が多結晶
   化するに必要なエネルギ−以下のエネルギ−で小さいエ
   ネルギ−から段階的にエネルギ−を大きくして断続的に
   前記水素化非晶質シリコン膜に照射し、このようにして
   膜中の水素を徐々に放出させる工程と、 この工程の後、レーザ光のパルスを、水素化非晶質シリ
   コン膜が多結晶化するに必要なエネルギ−以上のエネル
   ギ−で前記水素化非晶質シリコン膜に照射して多結晶シ
   リコンの島状領域を形成する工程と、 前記レーザ光のパルスの照射領域内に前記シフトレジス
   タを分割して生成する工程と、 これら分割されたシフトレジスタ間、及びシフトレジス
   タとスイッチング素子とを電気的に接続するための配線
   層を形成する工程と、 を含み、 前記シフトレジスタの少なくともトランジスタは、レ−
   ザ光のパルスの照射領域内に配置されていることを特徴
   とする液晶ディスプレイ基板の製造方法。
3. 【請求項３】 半導体の結晶化状態を評価するための方
   法であって、 最適な結晶化状態にある基準半導体結晶材料に光を照射
   し、その反射光を分光検出して、その検出値より取得し
   た前記基準半導体結晶材料のバンドギャップ分光反射率
   分布に関する第１の情報を予め記憶する工程と、 評価対象である半導体の評価領域に光を照射し、その反
   射光を分光検出し、その検出値より前記評価領域のバン
   ドギャップ分光反射率分布に関する第２の情報を取得す
   る工程と、 前記第１の情報と前記第２の情報とを比較し、その近似
   度により前記半導体の結晶化状態を評価する工程とを具
   備する半導体結晶の評価方法。
4. 【請求項４】 被処理体のアモルファス領域をレーザア
   ニール処理により結晶化し、その結晶化状態を評価しな
   がら、半導体結晶薄膜を製造するための方法であって、 最適な結晶化状態にある基準半導体結晶薄膜に光を照射
   し、その反射光を分光検出して、その検出値より取得し
   た前記基準半導体結晶薄膜のバンドギャップ分光反射率
   分布に関する第１の情報を予め記憶する工程と、 前記レーザアニール処理を実行しながら、前記被処理体
   の評価領域からの反射光を分光検出し、その検出値から
   前記被処理体のレーザ照射領域のバンドギャップ分光反
   射率分布に関する第２の情報を取得する工程と、 前記第１の情報と前記第２の情報とを比較し、その近似
   度が所定の範囲に収まるように、レーザ照射エネルギー
   を調節する工程とを具備する、半導体結晶薄膜の製造方
   法。
5. 【請求項５】 処理室と、 この処理室内に半導体結晶薄膜を有する被処理体を支持
   する手段と、 前記半導体結晶薄膜にレーザ光を照射することにより薄
   膜にアニール処理を施すレーザ照射手段と、 最適な結晶化状態にある基準半導体結晶薄膜に関するバ
   ンドギャップ分光反射率分布に関する第１の情報を予め
   記憶するための記憶手段と、前記レーザ照射手段 から前記被処理体の処理面に照射さ
   れ、その処理面から反射された反射光を分光検出し、前
   記被処理面のレーザ照射領域のバンドギャップ分光反射
   率分布に関する第２の情報を取得するための分光検出手
   段と、前記分光 検出手段により取得された前記第２の情報を、
   前記記憶手段に格納された前記第１の情報と比較し評価
   するための比較評価手段と、 前記比較評価手段から出力される評価信号に基づいて、
   前記第１の情報と前記第２の情報との近似度が所定の範
   囲に収まるように、前記レーザ照射手段のレーザ照射エ
   ネルギーを調節するためのレーザ照射エネルギー調節手
   段と、 を備えたことを特徴とする、半導体結晶薄膜の製造装
   置。
6. 【請求項６】 基板上に、非晶質半導体膜を成膜する工
   程と、 前記非晶質半導体膜にレーザ光のパルスを断続的に照射
   して、この照射領域を多結晶化して非晶質半導体膜内に
   多結晶島状領域を形成する工程と、 前記多結晶島状領域内に、この領域の多結晶を半導体領
   域とする駆動回路部を形成する工程と、 非晶質半導体膜の一部を半導体領域とし、前記駆動回路
   部に電気的に接続したスイッチング素子を画素領域内に
   形成する工程と、 最適な結晶化状態にある基準半導体結晶材料に光を照射
   し、その反射光を分光検出して、その検出値より取得し
   た前記基準半導体結晶材料のバンドギャップ分光反射率
   分布に関する第１の情報を予め記憶する工程と、 前記多結晶島状領域を形成する工程において、非晶質半
   導体膜に照射した光の反射光を分光検出し、その検出値
   より前記評価領域のバンドギャップ分光反射率分布に関
   する第２の情報を取得する工程と、 前記第１の情報と前記第２の情報とを比較し、その近似
   度により前記半導体の結晶化状態を評価する工程と、を
   具備する液晶ディスプレイ基板の製造方法。