JP4568000B2 - 半導体薄膜の製造方法 - Google Patents

半導体薄膜の製造方法 Download PDF

Info

Publication number
JP4568000B2
JP4568000B2 JP2004087493A JP2004087493A JP4568000B2 JP 4568000 B2 JP4568000 B2 JP 4568000B2 JP 2004087493 A JP2004087493 A JP 2004087493A JP 2004087493 A JP2004087493 A JP 2004087493A JP 4568000 B2 JP4568000 B2 JP 4568000B2
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
region
laser
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004087493A
Other languages
English (en)
Other versions
JP2005277062A (ja
Inventor
睦子 波多野
伸也 山口
幹雄 本郷
秋夫 矢崎
剛史 野田
Original Assignee
株式会社 日立ディスプレイズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立ディスプレイズ filed Critical 株式会社 日立ディスプレイズ
Priority to JP2004087493A priority Critical patent/JP4568000B2/ja
Priority to US11/030,065 priority patent/US7981701B2/en
Publication of JP2005277062A publication Critical patent/JP2005277062A/ja
Application granted granted Critical
Publication of JP4568000B2 publication Critical patent/JP4568000B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体薄膜の製造方法に係り、特に絶縁基板上に形成された半導体薄膜にレーザ光を照射して結晶化することで高品質の半導体薄膜を得る製造方法に関するもので、画像表示装置を構成するアクティブ・マトリクス基板の製造に好適なものである。
マトリクス配列された画素の駆動素子として薄膜トランジスタ等のアクティブ素子を用いたアクティブ・マトリクス方式の表示装置（または、アクティブ・マトリクス型駆動方式の画像表示装置、あるいは単にディスプレイ装置とも称する）が広く使用されている。この種の画像表示装置の多くは、半導体膜としてシリコン膜を用いて形成された薄膜トランジスタ（ＴＦＴ）等のアクティブ素子で構成された多数の画素回路と駆動回路とを絶縁基板上に配置することで良質の画像を表示することができる。ここでは、上記アクティブ素子として、その典型例である薄膜トランジスタを例として説明する。
半導体膜としてこれまで一般的に用いられてきた非晶質シリコン半導体膜（以下、アモルファスシリコン膜とも称する）を用いた薄膜トランジスタでは、そのキャリア（電子またはホール）移動度に代表される薄膜トランジスタの性能に限界があるために、高速、高機能が要求される回路を構成することは困難であった。より優れた画像品質を提供するのに必要な高移動度の薄膜トランジスタの実現には、非晶質シリコン膜をあらかじめ多結晶シリコン膜（以下、ポリシリコン膜とも称する）に改質（結晶化）し、ポリシリコン膜を用いて薄膜トランジスタを形成するのが有効である。この改質のためにはエキシマレーザ光等のレーザ光を照射してアモルファスシリコン膜をアニールする手法が用いられている。
エキシマレーザ光照射を使用するアモルファスシリコン膜の結晶化による改質方法を図１９で説明する。図１９は最も一般的なエキシマパルスレーザ光照射を走査することによるアモルファスシリコン膜の結晶化方法の説明図であり、図１９（ａ）は照射される半導体層を形成した絶縁基板の構成、同（ｂ）はレーザ光の照射で改質される状態を示す。この絶縁基板には通常はガラス板が用いられるが、プラスチック板を用いることもできる。
図１９において、絶縁基板ＳＵＢ上に下地膜（ＳｉＮ、ＳｉＯ２等、図示せず）を介して堆積したアモルファスシリコン膜ＡＳＩに幅が数ｎｍ乃至数１００ｎｍ程度の線状のエキシマレーザ光ＥＬＡを照射し、矢印で示したように一方向（Ｘ方向）に沿って１乃至数パルス毎に照射位置を移動する走査を行うことによりアモルファスシリコン膜ＡＳＩをアニールし、絶縁基板ＳＵＢ全体のアモルファスシリコン膜ＡＳＩをポリシリコン膜ＰＳＩに改質する。この方法で改質したポリシリコン膜ＰＳＩにエッチング、配線形成、イオン打ち込み等の種々の加工を施して、各々の画素部あるいは駆動部に薄膜トランジスタ等のアクティブ素子を有する回路を形成する。
この絶縁基板を用いて液晶表示装置や有機ＥＬ表示装置等のアクティブ・マトリクス方式の画像表示装置を製造する。従来のエキシマレーザを用いたシリコン膜の改質では、レーザ光照射部には０．０５μｍ乃至０．５μｍ程度の結晶化した多数のシリコン粒子（ポリシリコン）がランダムに成長する。このようなポリシリコン膜からなるＴＦＴの電界効果移動度としてはおよそ２００ｃｍ2 ／Ｖ・ｓ以下、平均的には１２０ｃｍ2 ／Ｖ・ｓ程度である。
さらに、高品質な半導体薄膜を得る方法として、特許文献１に示すように連続発振レーザ（ＣＷレーザ）を一方向に走査しながら半導体薄膜に照射することで、走査方向に連続した結晶が成長し、その方向に長く伸びた結晶を形成する技術がある。さらに、あらかじめ島状又は線状に加工した半導体薄膜にＣＷレーザを照射しながら基板を走査する、あるいはレーザアニール時に熱勾配をつける、などの方法により、平坦で結晶粒が一方向に大きく成長した結晶（略帯状結晶、以下、ラテラル結晶とも称する）を得ることができる。
この文献以外に、連続発振レーザを用いた例としては、特許文献２がある。一方、特許文献１、特許文献２以外には、スリット幅が数μｍ以下のスリットあるいはマスクを介してＥＬＡを照射することで熱勾配をつけ、ラテラル結晶を誘起させる手段もある。このような半導体薄膜を適用すると、電界効果移動度はおよそ３００ｃｍ2 ／Ｖ・ｓ以上と高性能な特性が得られる。
さらに、非特許文献１では、ＳＥＬＡＸ（Ｓｅｌｅｃｔｉｖｅｌｙ Ｅｎｌａｒｇｉｎｇ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）と称する方法が開示されている。この方法は、連続発振（ＣＷ）レーザを最適なパルス幅と間隔に変調して半導体薄膜に選択的に照射することにより，所望の領域に連続した粒を持つ如く結晶サイズが大きく良質な略帯状結晶シリコン膜の不連続領域を作成する方法である。ＴＦＴにＳＥＬＡＸ方法で得られた良質な半導体薄膜を適用すると、電界効果移動度はおよそ３５０ｃｍ2 ／Ｖ・ｓ以上と高性能な特性が得られる。平坦で粒が一方向に大きく成長した結晶を以下ではラテラル結晶とも表記する。
このようなレーザアニール法による結晶化においては、結晶性の均一性の向上が課題となっている。結晶性にばらつきがあると、回路の動作不良、表示装置のむらにつながる。そこで均質な結晶性を得るために、膜の形成工程中に、結晶化状況を評価する方法が開示されている。特許文献３において開示された方法では、結晶粒径が最大で且つ顆粒が未発生状態である。
このとき薄膜表面の光沢度は最も低くなることから、ポリシリコンの形成工程において、ポリシリコンの反射率を測定することにより、非破壊で結晶粒径を評価して、結晶化の最適な条件を設定し、不良品の早期排除やレーザビームのエネルギー密度の最適条件を設定する方法が提案されている。具体的には、アニール前のアモルファスシリコン膜は、膜表面が平坦なため反射率が高いが、アニール後にポリシリコンとなると結晶粒径が大きくなり表面凸凹が発生するため、光の散乱等で膜の反射率が低くなる、つまり反射率が低くなる。
また、特許文献４では、図２０に示すように、エキシマレーザ９００によって処理されたアモルファスシリコン膜９０１に検査光９０２を照射し、その透過光９０３と反射光９０４をそれぞれ検出器９０５と９０６によって検出し、結晶化の進行度を検知する方法が開示されている。なお、アモルファスシリコン膜９０１は基板９０７に成膜されている。この他に、さらに、ラマン散乱分光法、Ｘ線回折法による評価を行う方法が提案されている。
特開２００３−８６５０５号公報 特開２００３−１２４１３６号公報 特開平１１−２７４０７８号公報 特開平１０−１４４６２１号公報 ＳＩＤ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ２００２， ｐｐ１５８−１６１
上記特許文献３における薄膜の反射率は、薄膜の物性的な特質の違いと膜表面の平坦性（凹凸の大きさ）両方によって変化している。したがって、反射率を測定する方法は、膜表面の平坦性、粒径、前述した結晶化過程の前にアモルファスシリコン膜が有する各種不均一性（欠陥密度、含有酸素、含有水素濃度、膜厚など）、即ち薄膜の物性的な特性、及びそれらによるレーザアニールの条件及び結晶化結果の違いを評価できない。また、反射率を測定する方法は、平均的な評価であり、精度が不充分である。さらに、反射率の測定では、測定角度などの正確な定義は容易ではないので、操作上は、不便である。
また、上記特許文献４に開示の方法は、アモルファスシリコンからポリシリコンへの大きな変化は検出できるが、一旦結晶化された後のポリシリコン状態の微妙な変化は検出できない。さらに、強調すべき点は、上記特許文献３、特許文献４に開示の方法では、特にラテラル結晶は粒状の結晶の区別がつかず、ラテラル結晶の結晶性の評価には不向きである。
上記したラマン散乱分光法、Ｘ線回折法による評価方法は、そのための装置が大型で、また複雑であり、小さなスペースへの組み込みは難しい。さらに、測定に時間がかかるので、リアルタイムで評価できない、などの解決すべき課題がある。
本発明は、上記従来技術の課題に鑑みてなされたものであり、レーザアニール結晶化領域の結晶性をリアルタイムで高感度にモニタしながらレーザ条件を最適化して結晶化する方法、その製造装置、およびそれにより得られた半導体薄膜、トランジスタを提供することを目的とする。特に、ラテラル結晶に対して高感度な検査方法と結晶化方法を含む半導体薄膜の製造方法を提供することを目的とする。
上記目的を達成するため、本発明の半導体薄膜の製造方法の特徴として、以下の構成を挙げることができる。すなわち、
（１）、絶縁基板上に形成された半導体薄膜に、連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光を、該レーザ光または前記基板を走査しながら該絶縁基板上に形成された前記半導体薄膜の任意の領域に照射することにより、前記走査方向に結晶粒が成長する如く結晶化して改質された略帯状結晶半導体薄膜を形成する工程と、
前記レーザ光の照射開始から一定の時間をおいて前記略帯状結晶半導体薄膜の予め定められた領域に検査光を照射し、その散乱光または反射光、あるいは回折光の強度、もしくはそれらの分布を検出することで、前記半導体薄膜の膜質を評価する工程とを含むことを特徴とする。
（２）、（１）において、前記略帯状結晶半導体薄膜の改質領域を形成し、該改質領域の複数個を空間的に離して不連続に形成する。
（３）、（１）において、前記略帯状結晶半導体薄膜を形成する工程は、前記半導体薄膜の膜質を評価する工程で所定の膜質に適合しなかった領域がある場合に、前記略帯状結晶半導体薄膜の領域に改めて前記レーザ光を照射して結晶化する工程を含む。
（４）、絶縁基板上に形成された半導体薄膜に、連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光を、該レーザ光または前記絶縁基板を走査しながら該基板上に形成された前記半導体薄膜の任意の領域に照射することにより、前記走査方向に結晶粒が成長する如く結晶化して改質された略帯状結晶半導体薄膜からなる少なくとも１つの改質領域を形成する工程と、
前記改質領域の前記走査方向の終端領域に検査光を照射し、その散乱光の強度を検出することで、前記改質領域の半導体薄膜の膜質を評価する工程とを含むことを特徴とする。
（５）、（４）において、前記改質領域の複数個を空間的に離して不連続に形成する。
（６）、（４）において、前記改質領域を形成する工程は、前記半導体薄膜の膜質を評価する工程で所定の膜質に適合しなかった領域がある場合に、前記改質領域の半導体薄膜に改めて前記レーザ光を照射して結晶化する工程を含む。
（７）、絶縁基板上に形成された半導体薄膜に、連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光を、該レーザまたは前記基板を走査して島状あるいは線状に加工された半導体薄膜に照射し、前記走査方向に結晶粒が成長する如く結晶化された略帯状結晶半導体薄膜の島状あるいは線状の半導体領域を形成する工程と、
前記島状あるいは線状の半導体領域の終端領域に検査光を照射して、その散乱光の強度を検出することで、前記半導体薄膜の膜質を評価する工程とを含むことを特徴とする。
（８）、（７）において、前記島状あるいは線状の略帯状結晶半導体薄膜の半導体領域の複数個を空間的に離して不連続に形成する。
（９）、（７）において、前記島状あるいは線状の略帯状結晶半導体薄膜の半導体領域を形成する工程は、前記半導体薄膜の膜質を評価する工程で所定の膜質に適合しなかった領域がある場合に、前記島状あるいは線状の半導体薄膜に改めて前記レーザ光を照射して結晶化する工程を含む。
（１０）、（７）において、前記半導体薄膜の膜質を評価する工程は、前記結晶化された領域により戻される光の正反射光路外の位置に検出器を配置し、前記散乱光の強度を検出する。
（１１）、（７）において、前記検査光の波長は、２００ｎｍ乃至700ｎｍであり、該検査光を前記基板の表面から入射する。
（１２）、（１）において、前記基板は、その中央の大部分を占める画素領域と、この画素領域の外側に配置される駆動回路領域とを有する画像表示装置用のアクティブ・マトリクス基板であり、
前記連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔が変調されたレーザ光を前記絶縁基板の周辺と平行な方向に沿って往復させて走査し、前記略帯状結晶半導体薄膜を前記基板の前記駆動回路領域に沿って配列させることを特徴とする。
（１３）、（４）において、前記絶縁基板は、その中央の大部分を占める画素領域と、この画素領域の外側に延在して配置される駆動回路領域とを有する画像表示装置用のアクティブ・マトリクス基板であり、
前記連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔が変調されたレーザ光を前記絶縁基板の周辺と平行な方向に沿って往復させて走査し、前記略帯状結晶半導体薄膜からなる改質領域を前記絶縁基板の前記駆動回路領域に沿って所定の間隔で複数個配列させることを特徴とする。
（１４）、（７）において、前記絶縁基板は、その中央の大部分を占める画素領域と、この画素領域の外側に延在して配置される駆動回路領域とを有する画像表示装置用のアクティブ・マトリクス基板であり、
前記連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔が変調されたレーザ光を前記絶縁基板の周辺と平行な方向に沿って往復させて走査し、前記略帯状結晶半導体薄膜からなる島状あるいは線状の半導体領域を前記絶縁基板の前記駆動回路領域に沿って所定の間隔で複数個配列させることを特徴とする。
（１５）、また、本発明は、（１）乃至（１４）において、前記略帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを備えた絶縁基板を用いて画像表示装置を構成できる。
（１６）、さらに、本発明は、前記絶縁基板上に、多数の画素をマトリクス状に配置して当該絶縁基板の大部分にアクティブ・マトリクス形の画素領域を構成し、前記画素を駆動する走査線駆動回路及び信号線駆動回路とからなる駆動回路領域とを有し、少なくとも前記信号線駆動回路は前記略帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタで構成したことを特徴とする。
（１７）、また、本発明は、前記絶縁基板上に、前記画素、前記走査線駆動回路及び前記信号線駆動回路以外の回路に前記略帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを有する回路を備えたことを特徴とする。
（１８）、また、本発明は、前記絶縁基板に対して所定の間隔で対向配置された対向基板と、前記絶縁基板と前記対向基板との間に液晶を封入して液晶表示装置を構成できる。
（１９）、また、本発明は、前記絶縁基板に有機ＥＬ層を形成して有機ＥＬ有表示装置を構成できる。
（２０）、また、本発明は、ガラスやプラスチックなどの安価な絶縁基板上に高性能、高信頼で動作し、デバイス間の均一性が優れた、高特性の半導体薄膜トランジスタを有するアクティブ・マトリクス基板を備えた種々の画像表示装置を構成することができる。
なお、本発明は、上記の構成および後述する本発明の詳細な説明に記載の構成に限定されるものではなく本願の特許請求の範囲に記載された発明の技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
レーザアニールで結晶化した半導体薄膜の状態を高感度で高速に検査することにより、表面ラフネスと結晶欠陥を低減した高品質で均質な半導体薄膜が得られる。この半導体薄膜を画像表示装置のアクティブ・マトリクス基板に構成する駆動回路に適用することで、デバイス間の動作特性の均一性が優れた半導体薄膜トランジスタ、さらにはこの基板を用いて構成した画像表示装置を提供することができる。
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。なお、ここでの半導体薄膜としては、主にシリコン（Ｓｉ）を用いることを想定しているが、Ｇｅ，ＳｉＧｅ，化合物半導体、カルコゲナイドなどの薄膜材料を用いても同様の効果がある。以下に示す実施の形態においては、一般的であるシリコンで説明する。また、本発明は、画像表示装置のためのガラス等の絶縁基板に形成されたポリシコン半導体膜の改質に限るものではなく、他の基板、例えばプラスチック基板やシリコンウエハ上に形成された半導体膜の改質等にも同様に適用できる。
さらに、ここでは、使用するレーザ光（以下、レーザビームとも称する）として、連続発振（ＣＷ）でＬＤ（レーザダイオード）励起Ｎｄ：ＹＶＯ4レーザの第二高調波固体レーザ（波長λ＝５３２ｎｍ）を用いることを想定しているが、アモルファスシリコンあるいはポリシリコンの半導体薄膜に対して吸収のある波長が２００ｎｍから７００ｎｍの領域のレーザが望ましい。より具体的には、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ4レーザ、Ｎｄ：ＹＬＦレーザの第二高調波、第三高調波、第四高調波、などが適用可能であるが、出力の大きさ及び安定性を考慮すると、ＬＤ励起Ｎｄ：ＹＡＧレーザの第二高調波（波長λ＝５３２ｎｍ）あるいはＮｄ：ＹＶＯ4レーザの第二高調波が最も望ましい。また、エキシマレーザ、Ａｒレーザ、半導体レーザ、固体パルスレーザ、などを用いても同様の効果が得られる。
はじめに、以下に説明する実施の形態の発明がどのようにして完成されたかについて、説明する。図１Ａはラテラル結晶が得られるプロセス条件をレーザパワーとレーザまたは絶縁基板の走査速度との相関で示したグラフである。図１Ａにおいて、横軸は走査速度Ｖｓ（ｍ／ｓ、ここでは、基板走査速度）、縦軸はレーザパワー（Ｗ）である。そして、図１の三角形の内側の最適プロセス条件で図１の矢印で示された最適なラテラル結晶が得られる。最適プロセス条件からはずれると、太矢印で示したように、粒状の結晶（下向き太矢印）あるいは凝集（上向き太矢印）のモードに入る。
図１Ｂはラテラル結晶とその終端領域に形成される終端突起（以下、単に突起とも称する）の説明図、図１Ｃはラテラル結晶の半導体薄膜に薄膜トランジスタを作り込む際のチャネル方向を説明する図、図１Ｄはラテラル結晶の半導体薄膜に作り込んだ薄膜トランジスタの特性図である。
Figure 0004568000
また、結晶性の分類と特徴を表１にまとめて示す。表１において、中央部ＳＥＭ，ＴＥＭ観察結果の上段の写真に示すように、ラテラル結晶はレーザ照射方向に揃って結晶成長した略帯状(またはフロー状、すなわちラテラル状)の結晶である。この結晶の形状は、レーザ照射方向あるいは基板走査方向に対応した結晶成長方向に結晶粒が大きく、それに垂直な方向の粒径が小さい異方性を有する。表面ラフネスに関しては、結晶表面に凹凸構造がなく、平坦である。さらに、このようなラテラル結晶では、ラテラル結晶に改質された領域（改質領域）の終端の形状に特徴がある。
改質領域の終端とは、基板を走査させながらレーザを照射してラテラル結晶を形成している時にレーザビームの照射がオンからオフに切り替わる時に形成される領域、あるいは島状や線状に加工された半導体薄膜にレーザを照射した場合の加工された半導体の終端領域に形成される領域に対応する。この領域には、図１Ｂ，図１Ｃに示したように、ほぼライン状で連なった高さＨＴが５０ｎｍ以上の突起（以下、終端突起と称する）を生じる。その幅ＷＴは１μｍ以上、１０μｍ以下程度である。突起の高さＨＴと幅ＷＴは、レーザビームの走査速度やパワー密度、エネルギー密度、ビーム形状に依存して変化する。
ビームが切断されるところ、あるいは島状に加工された端部である終端領域では、結晶成長方向と逆向きの方向にも結晶が成長する。このため両側からの結晶成長の衝突がおこり、終端部に突起が形成されるのである。この突起はラテラルに結晶が成長した証拠となる。一方、エネルギーが不足している場合には、表１の中段に示すように粒状の結晶が得られる。この粒状結晶は、従来のエキシマレーザアニ−ル（ＥＬＡ）で得られた結晶と同様に、粒の大きさが１μｍ以下であり、ランダムに形成された核から成長した結晶であるので、結晶の方向性が小さく、膜の表面全体に１０ｎｍ以上の凹凸構造が存在する。特に、粒界の領域で、高さ１０ｎｍ以上の突起を生じる。終端部では、結晶成長方向と逆方向の結晶は成長せず、突起は形成されない。
一方、表１の下段に示すように、凝集という結晶状態がある。この凝集状態はレーザアニール時の溶融シリコンの液体状態で起こるもので、かまぼこ状のストライプの結晶が形成されて、シリコンの膜の一部が剥がれた状態となる。当該膜表面には結晶の有無に対応した１０ｎｍ以上の凹凸構造が存在する。結晶の形状は、レーザ照射方向あるいは基板走査方向に対応した結晶成長方向に結晶粒が大きく、それに垂直な方向の粒径が小さい異方性を有する。しかし、終端領域では、膜の存在の有無に対応した点状の突起は形成されるが、ライン状の連なった突起は形成されない。
本実施の形態では、終端領域での結晶の特徴的な構造を検出することにより、ラテラル結晶が形成されているか否かの判断が可能となる特徴を用いている。図１Ａで前記したように、走査速度を横軸に、レーザパワーを縦軸にとると、ラテラル結晶が得られるプロセス条件は、図１Aにグレーで示された三角形の領域となる。レーザパワーが高く、また走査速度が遅いと凝集が生じ、逆にエネルギー不足になると粒状結晶が形成される。
ラテラル結晶の半導体薄膜に薄膜トランジスタを作り込む際のチャネル方向を説明する図１Ｃにおいて、シリコンアイランドとした略帯状結晶シリコン膜の単結晶間に存在する粒界ＣＢは結晶方向ＣＧＲに略同一方向となるように存在する。この結晶方向ＣＧＲと対向する位置にソース電極ＳＤ１とドレイン電極ＳＤ２がそれぞれ形成される。ソース電極ＳＤ１とドレイン電極ＳＤ２の間に流れる電流（チャネル電流）Ｉｃｈの方向が結晶方向ＣＧＲと略平行する方向に設定される。このように、結晶方向ＣＧＲと電流Ｉｃｈの方向を同一とすることにより、チャネルにおける電子の移動度を大きくすることができる。
図１Ｄの最適ラテラル結晶が得られる条件で形成した薄膜トランジスタ特性に示すように、電界効果移動度μｅｆがいずれも３５０ｃｍ2／Ｖｓ以上と高性能で、なおかつトランジスタ間の均一性に優れた特性が得られる。尚、このトランジスタ特性は、横軸をゲート電圧ＶＧ（Ｖ）とし、縦軸をドレイン電流ＩＤ（Ａ）と電界効果移動度μｅｆ（ｃｍ2／Ｖｓ）とし、ドレイン電圧ＶＤ＝０．１（Ｖ）、ゲート幅４μｍ、ゲート長４μｍという条件のもとで複数個測定し、グラフに示したものである。
図２は半導体薄膜上の任意の領域にラテラル結晶をタイル状に所定の間隔で形成する 半導体薄膜の実施例１の製造方法の説明図である。絶縁基板ＳＵＢ１に有するバッファ層ＢＦＬ上に形成されたアモルファスあるいはポリシリコンからなるプリカーサＰＲＥにレーザＳＸＬを照射することにより、ラテラル結晶（略帯状に成長した結晶）からなるシリコン膜の改質領域ＴＬを形成する。実施例１ではこの改質領域ＴＬの複数個を空間的に離して不連続なタイル状に形成しているので、この改質領域ＴＬをタイルＴＬと記す場合もある。
レーザ光は、変調器（例えば、電気光学効果を利用したＥＯ（Ｅｌｅｃｔｒｏ−Ｏｐｔｉｃ Ｄｅｖｉｃｅ）、または音響光学効果を利用したＡＯ（Ａｃｏｕｓｔｉｃ−Ｏｐｔｉｃ Ｄｅｖｉｃｅ）モジュレータなど）により、所定のパルス幅および／またはパルス間隔に時間変調されており、レーザまたは基板を走査することにより、任意の大きさの改質領域ＴＬを任意の間隔でまたは複数行列配置することができる。レーザ光ＳＸＬは連続発振レーザを１００ｎｓ乃至１００ｍｓのパルス幅で、１０μｓ以下のパルス間隔に時間変調すると本発明の目的を容易に達成できる。
図２中に示すように、パルス幅とパルス間隔が制御され、レーザビーム幅Ｗが５μｍのレーザ光ＳＸＬを照射しながら基板を速度０．５ｍ／ｓでｘ方向に走査し、ｙ方向にシフトさせた後に−ｘ方向に走査することで、当該走査方向ｘ、−ｘ方向にラテラル結晶を有する改質領域のタイルＴＬが得られる。なお、絶縁基板ＳＵＢ１には位置決めのためのマークＭＫを有し、このマークＭＫを位置決めターゲットとしてレーザ光ＳＸＬの走査を行う。
このように、断続的にレーザを照射しながら基板を走査するので複数の改質領域ＴＬを配列することができる。尚、１つの改質領域ＴＬを作るだけであればレーザ光の時間変調は必ずしも必要ではない。
実施例１では、結晶化と同時にレーザ光の照射開始から一定の時間をおいて改質領域ＴＬ内の予め定まった領域に検査光ＰＲＯ１を照射し、その散乱光または反射光あるいは回折光の強度、もしくはそれらの分布を検出することで、半導体薄膜の膜質をリアルタイムで評価する。検査光を照射する場所は、改質領域ＴＬ内のいずれの領域に自由に設定できるが、改質領域ＴＬの終端領域に検査光を照射することが精度上有利である。これは、図１で説明したように、ラテラル結晶は終端領域に突起を有するため、検査光ＰＲＯ１は散乱されるので、その散乱状態から結晶性を評価することができるのである。
図２に示したように、評価する改質領域すなわちタイルＴＬは、レーザ照射を行っている領域よりひとつ手前の改質領域ＴＬであれば、装置全体の制御は容易となる。しかし、これにこだわることなく、レーザ照射と評価の改質領域ＴＬは同じ改質領域ＴＬ内であってもよい。この場合、レーザ照射により溶融した半導体薄膜が凝固するまで、望ましくは照射後10μｓ以下の一定の時間をおいて評価を行うのがよい。
図３は半導体薄膜上の任意の領域にラテラル結晶をタイル状に所定の間隔で形成する 半導体薄膜の実施例２の製造方法の説明図である。図３に示すように、レーザ照射の領域から１行以上おいて結晶性を評価することもできる。この場合、レーザの照射と結晶の評価は一行おいて評価すると、レーザ照射による結晶化と評価を同時により効率よく検査することができる。
図４Ａはラテラル結晶シリコン膜の改質領域（タイル）ＴＬの形成プロセスの一例を説明する模式図である。また、図４Ｂは図４Ａに示した形成プロセスにおける各種波形図で、（a）は時間軸をベースとしたレーザの出力波形例、（ｂ）は装置側から出される検査指令信号の波形例、（c）は結晶状態の検査信号の波形例を示す。
図４Ａにおいて、基板ＳＵＢ１上にはバッファ層ＢＦＬを介してプリカーサＰＲＥが形成されている。このプリカーサＰＲＥに対してレーザＳＸＬを照射する。なお、矢印ＰＲＯ１は検査光を示す。ここでは、レーザＳＸＬのパルス幅は図４Ｂの（a）に示すように、１００ｎｓ−１０ｍｓとしてある。
図４Ａにおいて、レーザＳＸＬの時間ベースのパルス幅を変調し、基板ＳＵＢ１をＸ方向と−Ｘ方向とに往復で走査しながら所望の領域に略帯状結晶シリコン膜ＳＰＳＩを形成する。ラテラル結晶シリコン膜ＳＰＳＩの平均粒サイズはレーザ光ＳＸＬの走査方向に約５μｍ程度、走査方向と直角方向（粒界ＣＢ間の幅）に０．５μｍ程度となる。
レーザＳＸＬがオフになった直後を検査するように、検査光ＰＲＯ１をアライメントする。これは、レーザＳＸＬがオフになる箇所のシリコン膜には、当該シリコン膜がラテラル結晶ＳＰＳＩであれば突起ＴＯＫＩが形成されるからである。この突起ＴＯＫＩは、シリコン膜が粒状結晶ＧＧＳＩ，あるいは凝集状態の膜ＡＧＳＩである場合には観測されない。したがって、突起ＴＯＫＩを検出するように製造装置から検査指令信号を出力すれば、ラテラル結晶ＳＰＳＩをモニターすることができる。
図４Ｂの(b)に示すように、製造装置はレーザＳＸＬがオフになるときに合わせて検出指令信号を出力する。検出指令信号は上向き矢印で示す。図４Ｂの(c)に示す検出信号は、この検出指令信号に同期して検出される。すなわち、モニター光源ＭＯＮから照射された検査光ＰＲＯ１がシリコン膜により散乱される。この散乱光を検査指令信号の出力時点に同期してプローブ（図示せず、後述する図５における検出器ＤＥＴ）で検出する。
タイルＴＬに突起ＴＯＫＩが形成れている場合、すなわちタイルにラテラル結晶が形成されている場合は、この突起ＴＯＫＩによる検査光ＰＲＯ１の散乱が大きくなり、この散乱光を検出するプローブによる検出信号がある値よりも大きくなる。逆に、突起ＴＯＫＩが形成されていない場合、すなわちタイルＴＬが粒状結晶ＧＣＳＩ状態あるいは凝集結晶ＡＧＳＩ状態となっている場合は、検査信号は小さな値を示す。これを、図４Ｂの(c)には信号の高さで示してある。この信号の高さが設定値Ｔｈを超える場合は、タイルＴＬに突起ＴＯＫＩが形成れている、すなわちラテラル結晶が形成されていると判断する。
ここでは、タイルＴＬの終端領域における突起ＴＯＫＩの有無による検査信号の大小を検出するものとしたが、これに代えてタイルＴＬ内の中央付近等のラテラル結晶成長の異方性をモニターすることで、ラテラル結晶が形成されているか否かを検出してもよい。この場合、レーザが出力されている途中で検出指令信号を出力して、検査光の散乱光をプローブで検出すればよい。
ラテラル結晶シリコン膜ＳＰＳＩの平均粒サイズはレーザ光ＳＸＬの走査方向に約５μｍ程度、走査方向と直角方向（粒界ＣＢ間の幅）に０．５μｍ程度となる。なお、走査方向の粒サイズはレーザ光ＳＸＬのエネルギーや走査速度、パルス幅等の条件で可変である。これに対し、ポリシリコン膜ＰＳＩの平均粒径は０．６μｍ（０．３乃至１．２μｍ）程度である。このような結晶構造の相違によって、ポリシリコン膜ＰＳＩとラテラル結晶シリコン膜ＳＰＳＩとを用いて薄膜トランジスタを構成した場合の電子移動度に大きな差をもたらす。
さらに上記のラテラル結晶シリコン膜ＳＰＳＩとしては、下記の特徴を有することが特に望ましい。すなわち、
（ａ）表面に対する主配向が｛１１０｝である。
（ｂ）キャリアの移動方向に略垂直な面の主配向が｛１００｝である。
上記（ａ）、（ｂ）の２つの方位は、電子線回折法あるいはＥＢＳＰ（Ｅｌｅｃｔｒｏｎ Ｂａｃｋｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）法により評価できる。
（ｃ）膜の欠陥密度が１×１０17ｃｍ-3より小さい。膜中の結晶欠陥数は、電気的特性、あるいは電子スピン共鳴（ＥＳＲ）による不対電子の定量的評価から定義される値である。
（ｄ）膜のホール移動度が５０ｃｍ2 ／Ｖｓ以上、７００ｃｍ2 ／Ｖｓ以下である。
（ｅ）膜の熱伝導率は、温度依存性があり、ある温度で最大値を示す。熱伝導率は温度が上昇すると一端上昇し、最大値５０Ｗ／ｍＫ以上、１００Ｗ／ｍＫ以下の値を示す。高温領域では、熱伝導率は温度上昇に伴い低下する。熱伝導率は３オメガ方法などから評価、定義される値である。
（ｆ）薄膜のラマン散乱分光から評価、定義されるラマンシフトは、５１２ｃｍ-1以上、５１８ｃｍ-1以下である。
（ｇ）膜の結晶粒界のΣ値の分布は、Σ１１に最大値を有し、ガウス型に分布する。なお、Σ値は電子線回折法あるいはＥＢＳＰ（Ｅｌｅｃｔｒｏｎ Ｂａｃｋｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ法から計測される値である。
（ｈ）膜の光学定数は、下記の条件を満たす領域であることを特徴とする。波長５００ｎｍにおける屈折率ｎは２．０以上、４．０以下であり、かつ減衰係数ｋは０．３以上、１以下であること。さらに、波長３００ｎｍにおける屈折率ｎは３．０以上、４．０以下であり、かつ減衰係数ｋは３．５以上、４以下であること。なお、光学定数は、分光エリプソメータによって計測された値である。
このようなラテラル結晶である略帯状結晶シリコン膜ＳＰＳＩを適用した薄膜トランジスタは、高性能と高信頼を有し、さらには低ばらつきであるという特長を有する。
図５は、本発明によるレーザ光照射と検査を兼ねた半導体薄膜製造装置の構成を説明する図である。この装置では半導体プリカーサ膜ＰＲＥを形成したガラス基板ＳＵＢ１をｘ−ｙ方向に駆動するステージＸＹＴ上に設置し、図示しない基準位置測定用カメラを用いて位置合わせを行う。位置合わせはマークＭＫをターゲットとして行う。基準位置測定用カメラから出力された基準位置測定信号ＬＥＣは制御装置ＣＲＬに入力され、駆動設備ＭＤに入力された制御信号ＣＳに基づいて照射位置の微調整を行い、所定の速度でステージＸＹＴを移動させて一方向に走査する。かかる走査に同期した制御信号ＳＷＳにより照射設備ＬＵからレーザ光ＳＸＬをアモルファスシリコンまたはポリシリコン膜のプリカーサＰＲＥに照射して、図４Ａに示したラテラル結晶シリコン膜ＳＰＳＩに改質する。
照射設備ＬＵ内には一例として半導体ダイオード（ＬＤ）励起の連続発振（ＣＷ）固体レーザの発振器ＬＳ、発振器ＬＳからのレーザ出力ＬＬを入力する光学系ＨＯＳ、反射ミラーＭＬ、集光レンズ系ＬＺを配置することにより、所望のビーム幅、ビーム長さ、強度分布を有する照射レーザ光（レーザビーム）を形成できる。尚、光学系ＨＯＳは、ビーム整形器（ホモジナイザ）と、連続発振レーザを所定のパルス幅および／またはパルス間隔に時間変調する変調器（例えば、ＥＯあるいはＡＯモジュレータ等）とを有している。
レーザ光の走査速度を低減すると、レーザのビーム幅が細いもの、例えば１０μｍ以下が必要となるが、これは主に集光レンズ系ＬＺによって実現できる。集光レンズ系ＬＺはなくても本発明を実施できるが、集光レンズ系ＬＺを挿入することで本発明をより容易に実現できる。ホモジナイザには回折光学素子を適用すると、より強度分布が均一化され、かつレーザ光の損失を抑制することができる。 レーザ光は移動ステージを線状ビームの長手方向に直交した方向、すなわち線状ビームの幅方向に移動させながら照射する。この移動ステージは駆動手段としての駆動装置により移動されるようになっており、その制御は制御装置ＣＯＮによって行われる
膜質の検査は、レーザ検査光源ＭＯＮからの検査光ＰＲＯ１を改質した結晶シリコン膜ＳＰＳＩに照射し、膜からの散乱光、反射光、または回折光の強度、もしくはそれらの分布を検出器ＤＥＴで測定する。検査光の波長は、２００ｎｍ乃至700ｎｍであり、基板の表面からある角度αをもって入射する。前記表１および図１Ａ， 図１Ｂを用いて説明したように、ラテラル結晶の終端領域に形成される突起ＴＯＫＩを膜質評価の判断対象とするには、当該突起ＴＯＫＩでの散乱光の測定をすることで測定精度が向上する。
散乱光を検出するには、結晶化された領域により戻される光の正反射光路の外の位置に検出器DETを配置し、前記散乱光の強度を検出することが望ましい。測定したデータにより、レーザの発振器ＬＳの出力エネルギー、照射時間、基板走査速度、ビームプロファイルを含む動作状態の設定を修正する制御系ＣＯＮを有する。
レーザ光ＳＸＬの照射時間、照射強度などは制御装置ＣＲＬで制御される。ラテラル結晶が形成される改質領域ＴＬの長さと間隔に対応して、パルス幅とパルス間隔を連動して変化させる。このようにして形成される改質領域ＴＬはタイル状に配置される場合があるので、前記したようにタイルＴＬと称する。
図６は、図５に示した半導体薄膜製造装置を用いたレーザ照射プロセスの一例を説明する流れ図である。ここでは、絶縁基板を単に基板と表記する。先ず、基板を搬入し（プロセス−１ 、以下Ｐ−１のように表記）、駆動ステージＸＹＴ上にセットし、真空チャック等の固定手段で保持する。この状態で基準点を検出する（Ｐ−２）。さらに、照射装置にレーザ照射位置、照射条件などを入力する（Ｐ−３）。
この入力項目は、レーザ出力（ＮＤフィルタの調整等）、結晶化位置（駆動ステージＸＹＴ上の位置）のセット、結晶化距離（タイルＴＬの結晶成長方向長さ）、間隔（タイルＴＬの間隔）、その個数（タイルの作成個数）、レーザ光の光路上にあるスリット幅の調整のための各データ、対物レンズのセット等である。結晶化距離、間隔、個数は変調器を構成するＡＯまたはＥＯモジュレータにセットする。また、条件等の入力後にする確認事項は、レーザ光のビームプロファイル、パワーモニタ、レーザ光照射位置等である。
絶縁基板の準備が完了し、条件入力と確認が取られた後、絶縁基板の表面高さを測定し、ステージを移動しながらレーザ光を照射する。また、レーザ光の照射を継続中に基板の走査距離と照射位置を条件入力側にフィードバックする。このレーザ光の照射と同時に検査光を照射して、結晶状態をリアルタイムに測定して検査して評価する（Ｐ−４）。
一基板の全領域のレーザ結晶化と結晶性検査（Ｐ−４）が終了した後、それぞれのタイルＴＬに対応した検査結果により次のプロセスを決定する（Ｐ−５）。すなわち、粒状結晶領域である場合は（Ｐ−３）に戻り、レーザ条件を最適化して、再度レーザを照射すると同時に検査光を照射することにより結晶性を評価する。これを基板の全タイル領域で粒状結晶がなくなるまで繰り返す。また、膜の凝集や剥がれが発生している場合は、当該タイルを以降のプロセス対象から除外するため、当該タイルＴＬの位置を記録する（Ｐ−６）。
そして、結晶性が最適基準に達したことが評価された時点で、基板を保持している真空チャック等の固定手段を解除して駆動ステージＸＹＴから絶縁基板を取り出す。以下、次の基板を駆動ステージＸＹＴにセットし、上記操作を必要回数繰り返す。このようなプロセスを実行することによって、より高歩留まりで高スループット化を図ることができる。
図７は、図５の装置を用いたレーザ照射プロセスの第２例の説明図である。このレーザ照射プロセスは、絶縁基板上のレーザ光走査の１ライン照射ごとに検査してフィードバックをかけることを特徴とする。ここでは、1ライン分を結晶化と検査を同時に行い、その結果を判断して、粒状結晶であれば、その時点で最適条件で再結晶化を行う。膜の凝集や剥がれの場合は、記録し、次のラインの照射を行う。
図７において、基板を搬入し（Ｐ−１１）、駆動ステージＸＹＴ上にセットし、真空チャック等の固定手段で保持する。この状態で基準点を検出する（Ｐ−１２）。さらに、照射装置にレーザ照射位置、照射条件などを入力する（Ｐ−１３）。この入力項目は、図５で説明したプロセスと同様である。
絶縁基板の準備が完了し、条件入力と確認が取られた後、絶縁基板の表面高さを測定し、ステージを移動しながらレーザ光を走査の１ライン分照射する。レーザ光の照射を継続中に基板の走査距離と照射位置を条件入力側にフィードバックすることも図５で説明したプロセスと同様である。この１ラインのレーザ光の照射と同時に検査光を照射して、結晶状態をリアルタイムに測定して検査して評価する（Ｐ−１４）。
１ラインのレーザ結晶化と結晶性検査（Ｐ−１４）が終了した後、１ラインのそれぞれのタイルＴＬに対応した検査結果により次のプロセスを決定する（Ｐ−１５）。すなわち、粒状結晶領域である場合は（Ｐ−１３）に戻り、レーザ条件を最適化して、再度レーザを照射すると同時に検査光を照射することにより結晶性を評価する。これを基板の１ライン分のタイルで粒状結晶がなくなるまで繰り返す。また、膜の凝集や剥がれが発生している場合は、当該タイルを以降のプロセス対象から除外するため、当該タイルＴＬの位置を記録して（Ｐ−１３）に戻り、次の１ラインのレーザ照射に行く（Ｐ−１６）。
そして、基板の全領域すなわち全てのラインの結晶性が最適基準に達したことが評価された時点（Ｐ−１７）で、基板を保持している真空チャック等の固定手段を解除して駆動ステージＸＹＴから絶縁基板を取り出す（Ｐ−１８）。以下、次の基板を駆動ステージＸＹＴにセットし、上記操作を必要回数繰り返す。このようなプロセスを実行することによっても、より高歩留まりで高スループット化を図ることができる。
なお、この例では、1ラインごとに検査をしてフィードバックしたが、これに限らず、ある領域ごとに、たとえば５ライン照射ごとに、あるいはあるブロック（基板上のタイルの集合）ごとに検査の判断を行い、フィードバックしても同様の効果が得られる。
図８は、半導体薄膜上の任意の領域にラテラル結晶をタイル状に所定の間隔で形成する 半導体薄膜の実施例２の製造方法の説明図である。図４に示したものと同様に、絶縁基板ＳＵＢ１に有するバッファ層ＢＦＬ上に、アモルファスあるいはポリシリコンからなるプリカーサＰＲＥが、任意の領域、任意の大きさで島状あるいは線状に予め加工されている。この加工された島状又は線状のプリカーサＩＲに、例えばレーザビーム幅Ｗが５μｍのレーザ光ＳＸＬを照射しながら基板を速度０．５ｍ／ｓでｘ方向に走査し、ｙ方向にシフトさせた後に−ｘ方向に走査することで、当該走査方向ｘ、−ｘ方向にラテラル結晶を有する任意の島状あるいは線状の改質領域ＴＬが得られる。島状に加工されたプリカーサＩＲの走査方向に対して端部（終端部）には突起が形成される。
絶縁基板ＳＵＢ１には位置決めのためのマークＭＫを有し、このマークＭＫを位置決めターゲットとしてレーザ光ＳＸＬの走査を行う。尚、実施例２ではレーザ光の時間変調は必ずしも必要ではない。
実施例２では、レーザ光が照射される半導体薄膜は島状あるいは線状に加工されており、該レーザ光の走査方向に直交する方向のビーム長さが、当該走査方向に直交する方向の前記島状あるいは線状に加工された半導体薄膜の寸法よりも大きいか等しい。但し、この場合は第1の方法である前記図２，３の場合に比べて半導体薄膜の端部において凝集が発生し易くなり、薄膜トランジスタへの適用には不向きな結晶状態の良くない無効領域が広くなってしまうため、注意を要する。尚、２つ以上の加工された半導体薄膜に対して同時にレーザ光を照射しても良い。
なお、１つの改質領域ＴＬの中に１つの薄膜トランジスタを形成しても良いし、１つの改質領域ＴＬの中に複数の薄膜トランジスタを形成しても良い。
次に、本発明を画像表示装置の製造方法に適用した具体例について図９乃至図１４を参照して説明する。ここでは、ＣＭＯＳの薄膜トランジスタの製造を例とし、Ｎ型薄膜トランジスタは自己整合ＧＯＬＤＤ（Ｇａｔｅ Ｏｖｅｒｌａｐｐｅｄ Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ）、Ｐ型薄膜トランジスタはカウンタードープによって形成する。
図９は画像表示装置の製造方法を説明するプロセス図、図１０は画像表示装置の製造方法を説明する図９に続くプロセス図、図１１は画像表示装置の製造方法を説明する図１０に続くプロセス図、図１２は画像表示装置の製造方法を説明する図１１に続くプロセス図、図１３は画像表示装置の製造方法を説明する図１２に続くプロセス図、図１４は画像表示装置の製造方法を説明する図１３に続くプロセス図である。図９のＡから図１４のＮで一連の製造プロセスを説明する。
先ず、アクティブ・マトリクス基板となる絶縁基板として、厚さが０．３ｍｍ乃至１．０ｍｍ程度で、好ましくは４００°Ｃ乃至６００°Ｃの熱処理で変形や収縮の少ない耐熱性のガラス基板ＳＵＢ１を準備する。好ましくは、このガラス基板ＳＵＢ１の上に熱的、化学的なバリア膜として機能するおよそ約１４０ｎｍ厚のＳｉＮ膜および約１００ｎｍ厚のＳｉＯ膜をＣＶＤ法で連続かつ均一に堆積する。このガラス基板ＳＵＢ１上にＣＶＤ等の手段でアモルファスシリコン膜ＡＳＩを形成する。 ・・・・・図９（Ａ）
次に、エキシマレーザ光ＥＬＡをｘ方向に走査し、アモルファスシリコン膜ＡＳＩを溶解し、結晶化してガラス基板ＳＵＢ１上のアモルファスシリコン膜ＡＳＩ全体を多結晶シリコン膜、すなわちポリシリコン膜ＰＳＩに改質する。 ・・・・・図９（Ｂ）
なお、エキシマレーザ光ＥＬＡに替えて、他の方法、例えば固体パルスレーザアニールによる結晶化、シリコン膜の形成時にポリシリコン膜となるＣａｔ−ＣＶＤ膜、ＳｉＧｅ膜を採用することもできる。
レーザアニールにより、後述するパルス変調レーザ等のレーザ光ＳＸＬ（なお、ここではパルス幅変調レーザを用いるものとして説明する）の照射位置決め等のターゲットとなる位置決めマークＭＫを形成する。 ・・・・・図９（Ｃ）
マークＭＫを参照しながら、パルス変調レーザ光ＳＸＬをｘ方向に走査しながら所定の領域を選択しながら不連続で照射する。この選択的な照射でポリシリコン膜ＰＳＩを改質し、当該走査方向に連続した粒界を持つ略帯状結晶シリコン膜のタイルＳＰＳＩを形成する。 ・・・・・図１０（Ｄ）
ホトリソグラフィー法を用いて略帯状結晶シリコン膜のタイルのＳＰＳＩを加工し、薄膜トランジスタを作り込むアイランドＳＰＳＩ−Ｌを形成する。 ・・・・図１０（Ｅ）
タイルのシリコン膜ＳＰＳＩのアイランドＳＰＳＩ−Ｌを覆ってゲート絶縁膜ＧＩを形成する。 ・・・・・図１０（Ｆ）
Ｎ型薄膜トランジスタを形成する領域に閾値を制御するためのインプランテーションＮＥを行う。このとき、Ｐ型薄膜トランジスタを形成する領域をホトレジストＲＮＥで覆う。 ・・・・・図１１（Ｇ）
次に、Ｐ型薄膜トランジスタを形成する領域に閾値を制御するためのインプランテーションＰＥを行う。このとき、Ｐ型薄膜トランジスタを形成する領域をホトレジストＲＰＥで覆う。 ・・・・図１１（Ｈ）
この上に、スパッタリング法またはＣＶＤ法を用いて薄膜トランジスタのゲート電極となる二層の金属ゲート膜ＧＴ１，ＧＴ２を形成する。 ・・・・・図１１（Ｉ）
金属ゲート膜ＧＴ１，ＧＴ２の形成領域をホトレジストＲＮで覆い、ホトリソグラフィー法により、金属ゲート膜ＧＴ１，ＧＴ２をパターニングする。このとき、ＬＤＤ領域を形成するため、上層の金属ゲート膜ＧＴ２を所要量サイドエッチングし、下層の金属ゲート膜ＧＴ１より後退させる。この状態で、ホトレジストＲＮをマスクとしてＮ型の不純物Ｎをインプランテーションし、Ｎ型薄膜トランジスタのソース・ドレイン領域ＮＳＤを形成する。 ・・・・・図１２（Ｊ）
ホトレジストＲＮを剥離し、金属ゲート膜ＧＴ２をマスクとしてインプランテーションＬＤＤを行い、Ｎ型薄膜トランジスタのＬＤＤ領域ＮＬＤＤを形成する。・・・図１２（Ｋ）
Ｎ型薄膜トランジスタの形成領域をホトレジストＲＰで覆い、Ｐ型薄膜トランジスタのソース・ドレイン形成領域にＰ型の不純物Ｐをインプランテーションし、Ｐ型薄膜トランジスタのソース・ドレイン領域ＰＳＤを形成する。 ・・・・・図１３（Ｌ）
ホトレジストＲＰを剥離し、インプランテーションによる不純物を活性化した後、ＣＶＤ法等で層間絶縁膜ＬＩを形成する。 ・・・・・図１３（Ｍ）
ホトリソグラフィー法により層間絶縁膜ＬＩとゲート絶縁膜ＧＩにコンタクトホールを形成し、このコンタクトホールを介してＮ型薄膜トランジスタとＰ型薄膜トランジスタの各ソース・ドレインＮＳＤ、ＰＳＤに配線用の金属層を接続し、配線Ｌを形成する。この上に、層間絶縁膜Ｌ２を形成し、さらに保護絶縁膜ＰＡＳＳを形成する。・・・図１４（Ｎ）
図１４（Ｍ）に示したように、シリコンアイランドＬＤ−ＰおよびＬＤ−Ｎの略帯状結晶シリコン膜の単結晶間に存在する粒界ＣＢは結晶方向ＣＧＲに略同一方向となるように存在する。この結晶方向ＣＧＲと対向する位置にソース電極ＳＤ１とドレイン電極ＳＤ２がそれぞれ形成される。ソース電極ＳＤ１とドレイン電極ＳＤ２の間に流れる電流（チャネル電流）Ｉｃｈの方向が結晶方向ＣＧＲと略平行する方向に設定される。このように、結晶方向ＣＧＲと電流Ｉｃｈの方向を同一とすることにより、チャネルにおける電子の移動度を大きくすることができる。
以上の工程により、略帯状結晶シリコン膜のタイルのシリコン膜ＳＰＳＩにＣＭＯＳ薄膜トランジスタが形成される。なお一般に、Ｎ型薄膜トランジスタは劣化が激しい。チャネルとソース・ドレイン領域との間に低濃度不純物領域ＬＤＤ（Ｌｉｇｈｔ Ｄｏｐｅｄ Ｄｒａｉｎ領域）を形成すると、この劣化が緩和される。ＧＯＬＤＤは低濃度不純物領域にゲート電極が被さった構造を有している。この場合、ＬＤＤで観測される性能低下が緩和される。Ｐ型薄膜トランジスタでは、その劣化がＮ型薄膜トランジスタほど深刻でなく、低濃度不純物領域ＬＤＤやＧＯＬＤＤは通常は採用されない。
上記したように、ポリシリコン膜をさらに大きな結晶に改質し、その結晶成長方向をチャネル方向に合わせて配置することにより、ソースとドレイン間の電流が粒界を横切る確率を低減できる。その結果、薄膜トランジスタの動作速度を向上して最良の薄膜トランジスタ回路を得ることが可能となる。そして、画像表示装置の駆動回路部分に略帯状結晶シリコン膜の半導体膜を用いた薄膜トランジスタ回路を配置することができる。
このようにして得られる薄膜トランジスタの性能は、例えばＮチャンネルＭＩＳトランジスタを作成する場合に、電界効果移動度が約３００ｃｍ2 ／Ｖ・ｓ以上でかつ、閾値電圧のバラツキを±０．２Ｖ以下に抑制することができ、高性能、高信頼で動作し、デバイス間の均一性が優れたアクティブ・マトリクス基板を用いた表示装置を製造することができる。
図１５は本発明の製造方法で製造した半導体膜で作り込んだ薄膜トランジスタを有する絶縁基板を用いた画像表示装置の第１例としての液晶表示装置の構成を説明する展開斜視図である。また、図１６は図１５のＺ−Ｚ線方向で切断した断面図である。この液晶表示装置は、前記したアクティブ・マトリクス基板を用いて液晶表示装置を製造する。図１５と図１６において、参照符号ＰＮＬはアクティブ・マトリクス基板ＳＵＢ１とカラーフィルタ基板ＳＵＢ２の貼り合わせ間隙に液晶を封入した液晶セルで、その表裏に偏光板ＰＯＬ１，ＰＯＬ２が積層されている。また、参照符号ＯＰＳは拡散シートやプリズムシートからなる光学補償部材、ＧＬＢは導光板、ＣＦＬは冷陰極蛍光ランプ、ＲＦＳは反射シート、ＬＦＳはランプ反射シート、ＳＨＤはシールドフレーム、ＭＤＬはモールドケースである。
前記した実施例の何れかの製造方法で製造した薄膜トランジスタを有するアクティブ・マトリクス基板ＳＵＢ１上に液晶配向膜層を形成し、これにラビング等の手法で配向規制力を付与する。画素領域ＡＲの周辺にシール剤を形成した後、同様に配向膜層を形成したカラーフィルタ基板ＳＵＢ２を所定のギャップで対向配置させ、このギャップ内に液晶を封入し、シール剤の封入口を封止材で閉鎖する。こうして構成した液晶セルＰＮＬの表裏に偏光板ＰＯＬ１，ＰＯＬ２を積層し、導光板ＧＬＢと冷陰極蛍光ランプＣＦＬ等からなるバックライト等を光学補償部材ＯＰＳを介して実装することで液晶表示装置を製造する。なお、液晶セルの周辺に有する駆動回路にはフレキシブルプリント基板ＦＰＣ１，ＦＰＣ２を介してデータやタイミング信号が供給される。参照符号ＰＣＢは外部信号源と各フレキシブルプリント基板ＦＰＣ１，ＦＰＣ２の間において、当該外部信号源から入力する表示信号を液晶表示装置で表示する信号形式に変換するタイミングコンバータ等が搭載されている。
本例のアクティブ・マトリクス基板を使用した液晶表示装置は、その画素回路に上記した優れたポリシリコン薄膜トランジスタ回路を配置することで、電流駆動能力に優れることから高速動作に適している。さらに、閾値電圧のバラツキが小さいために画質の均一性に優れ液晶表示装置を安価に提供できるのが特長である。
また、本例のアクティブ・マトリクス基板を用いて有機ＥＬ表示装置を製造することができる。図１７は本発明の製造方法で製造した半導体膜で作り込んだ薄膜トランジスタを有する絶縁基板を用いた画像表示装置の第２例としての有機ＥＬ表示装置の構成例を説明する展開斜視図である。また、図１８は図１７に示された構成要素を一体化した有機ＥＬ表示装置の平面図である。
前記した各実施例の何れかのアクティブ・マトリクス基板ＳＵＢ１に有する画素電極上に有機ＥＬ素子を形成する。有機ＥＬ素子は、画素電極表面から順次、ホール輸送層、発光層、電子輸送層、陰極金属層などを蒸着した積層体から構成される。このような積層層を形成したアクティブ・マトリクス基板ＳＵＢ１の画素領域ＰＡＲの周囲にシール材を配置し、封止基板ＳＵＢＸまたは封止缶で封止する。また、これらの代わりに、保護フィルムを用いても良い。
この有機ＥＬ表示装置は、その駆動回路領域ＤＤＲ、に外部信号源からの表示用信号をプリント基板ＰＬＢで供給する。このプリント基板ＰＬＢにはインターフェース回路チップＣＴＬが搭載されている。そして、上側ケースであるシールドフレームＳＨＤと下側ケースＣＡＳで一体化して有機ＥＬ表示装置とする。
有機ＥＬ表示装置用のアクティブ・マトリクス駆動では、有機ＥＬ素子が電流駆動発光方式であるために高性能の画素回路の採用が良質な画像の提供には必須であり、ＣＭＯＳ型薄膜トランジスタの画素回路を用いるのが望ましい。また、駆動回路領域に形成する薄膜トランジスタ回路も高速、高精細化には必須である。本実施例のアクティブ・マトリクス基板ＳＵＢ１は、このような要求を満たす高い性能を有している。本実施例の製造方法で製造したアクティブ・マトリクス基板を用いた有機ＥＬ表示装置は本実施例の特長を最大限に発揮する表示装置の１つである。
本発明の製造方法は上記した画像表示装置のアクティブ・マトリクス基板の製造に限るものではなく、また、本発明の製造方法は特許請求の範囲に記載の構成および実施例に記載の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であり、例えば各種の半導体装置の製造にも適用することもできる。
ラテラル結晶が得られるプロセス条件をレーザパワーとレーザまたは絶縁基板の走査速度との相関で示したグラフである。 ラテラル結晶とその走査終端領域に形成される終端突起の説明図である。 ラテラル結晶の半導体薄膜に薄膜トランジスタを作り込む際のチャネル方向を説明する図である。 ラテラル結晶の半導体薄膜に作り込んだ薄膜トランジスタの特性図である。 半導体薄膜上の任意の領域にラテラル結晶をタイル状に所定の間隔で形成する半導体薄膜の実施例１の製造方法の説明図である。 半導体薄膜上の任意の領域にラテラル結晶をタイル状に所定の間隔で形成する半導体薄膜の実施例２の製造方法の説明図である。 ラテラル結晶シリコン膜の改質領域（タイル）ＴＬの形成プロセスの一例を説明する模式図である。 図４Ａに示した形成プロセスにおける各種波形図である。 本発明によるレーザ光照射と検査を兼ねた半導体薄膜製造装置の構成を説明する図である。 図５に示した半導体薄膜製造装置を用いたレーザ照射プロセスの一例を説明する流れ図である。 図５の装置を用いたレーザ照射プロセスの第２例の説明図である。 半導体薄膜上の任意の領域にラテラル結晶をタイル状に所定の間隔で形成する半導体薄膜の実施例２の製造方法の説明図である。 画像表示装置の製造方法を説明するプロセス図である。 画像表示装置の製造方法を説明する図９に続くプロセス図である。 画像表示装置の製造方法を説明する図１０に続くプロセス図である。 画像表示装置の製造方法を説明する図１１に続くプロセス図である。 画像表示装置の製造方法を説明する図１２に続くプロセス図である。 画像表示装置の製造方法を説明する図１３に続くプロセス図である。 本発明の製造方法で製造した半導体膜で作り込んだ薄膜トランジスタを有する絶縁基板を用いた画像表示装置の第１例としての液晶表示装置の構成を説明する展開斜視図である。 図１５のＺ−Ｚ線方向で切断した断面図である。 本発明の製造方法で製造した半導体膜で作り込んだ薄膜トランジスタを有する絶縁基板を用いた画像表示装置の第２例としての有機ＥＬ表示装置の構成例を説明する展開斜視図である。 図１７に示された構成要素を一体化した有機ＥＬ表示装置の平面図である。 一般的なエキシマパルスレーザ光照射を走査することによるアモルファスシリコン膜の結晶化方法の説明図である。 半導体膜の検査装置の一例を模式的に説明する図である。
符号の説明
ＳＵＢ１・・・・絶縁基板（アクティブ・マトリクス基板）、ＰＲＯ１・・・・検査光、ＳＸＬ・・・・レーザ光、ＳＰＳＩ・・・・略帯状（ラテラル）結晶シリコン膜、ＰＲＥ・・・・プリカーサシリコン膜、ＢＦＬ・・・・バッファ層、TOKI・・・・突起、AGSI・・・・凝集状態の膜、GGSI・・・・粒状の膜、MK・・・・マーク。

Claims (6)

  1. 絶縁基板上に形成された半導体薄膜に、連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光を、該レーザ光または前記基板を走査しながら該絶縁基板上に形成された前記半導体薄膜の任意の領域に照射することにより、前記走査方向に結晶粒が成長することで結晶化して改質された略帯状結晶半導体薄膜を形成する工程と、
    前記レーザ光がオフになるときに合わせて前記略帯状結晶半導体薄膜の終端領域に検査光を照射する工程と、
    前記検査光の散乱光の強度を用いて、前記レーザ光がオフになる際に前記略帯状結晶半導体薄膜の前記終端領域に形成される突起を検出することで、前記半導体薄膜の膜質を評価する工程と
    を含むことを特徴とする半導体薄膜の製造方法。
  2. 前記略帯状結晶半導体薄膜の改質領域を形成し、該改質領域の複数個を空間的に離して不連続に形成することを特徴とする請求項１に記載の半導体薄膜の製造方法。
  3. 前記半導体薄膜の膜質を評価する工程は、前記突起の形成されていない前記略帯状結晶半導体薄膜がある場合に、前記略帯状結晶半導体薄膜の領域に改めて前記レーザ光を照射して結晶化する工程を含むことを特徴とする請求項１に記載の半導体薄膜の製造方法。
  4. 前記半導体薄膜の膜質を評価する工程は、前記結晶化された領域により戻される光の正反射光路外の位置に検出器を配置し、前記散乱光の強度を検出することを特徴とする請求項１に記載の半導体薄膜の製造方法。
  5. 前記検査光の波長は、２００ｎｍ乃至７００ｎｍであり、該検査光を前記基板の表面から入射することを特徴とする請求項１に記載の半導体薄膜の製造方法。
  6. 前記絶縁基板は、その中央の大部分を占める画素領域と、この画素領域の外側に配置される駆動回路領域とを有する画像表示装置用のアクティブ・マトリクス基板であり、
    前記レーザ光を前記絶縁基板の周辺と平行な方向に沿って往復させて走査し、前記略帯状結晶半導体薄膜を前記基板の前記駆動回路領域に沿って配列させることを特徴とする請求項１に記載の半導体薄膜の製造方法。


JP2004087493A 2004-03-24 2004-03-24 半導体薄膜の製造方法 Expired - Fee Related JP4568000B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004087493A JP4568000B2 (ja) 2004-03-24 2004-03-24 半導体薄膜の製造方法
US11/030,065 US7981701B2 (en) 2004-03-24 2005-01-07 Semiconductor thin film manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004087493A JP4568000B2 (ja) 2004-03-24 2004-03-24 半導体薄膜の製造方法

Publications (2)

Publication Number Publication Date
JP2005277062A JP2005277062A (ja) 2005-10-06
JP4568000B2 true JP4568000B2 (ja) 2010-10-27

Family

ID=34990503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004087493A Expired - Fee Related JP4568000B2 (ja) 2004-03-24 2004-03-24 半導体薄膜の製造方法

Country Status (2)

Country Link
US (1) US7981701B2 (ja)
JP (1) JP4568000B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
JP2007200945A (ja) * 2006-01-23 2007-08-09 Shimadzu Corp 結晶化装置
JP2006191125A (ja) * 2006-01-27 2006-07-20 Ftl:Kk Ｓｏｉウェーハの製造方法
JP2008028303A (ja) * 2006-07-25 2008-02-07 Hitachi Displays Ltd 平面表示装置の製造方法
TWI308880B (en) * 2006-11-17 2009-04-21 Chunghwa Picture Tubes Ltd Laser cutting apparatus and laser cutting method
US9177811B2 (en) 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009065101A (ja) * 2007-09-10 2009-03-26 Hitachi Displays Ltd 平面表示装置の製造方法
US7820531B2 (en) * 2007-10-15 2010-10-26 Sony Corporation Method of manufacturing semiconductor device, method of manufacturing display apparatus, apparatus of manufacturing semiconductor device, and display apparatus
US10473923B2 (en) * 2017-09-27 2019-11-12 Apple Inc. Focal region optical elements for high-performance optical scanners

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397219A (ja) * 1989-09-11 1991-04-23 Hitachi Ltd 半導体装置の製造方法及び装置
JPH06291035A (ja) * 1993-03-31 1994-10-18 A G Technol Kk ビームアニール装置
JPH10144621A (ja) * 1996-09-10 1998-05-29 Toshiba Corp 多結晶シリコンの製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置
JP2000114174A (ja) * 1998-10-05 2000-04-21 Seiko Epson Corp 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、及びアニール装置
JP2001110861A (ja) * 1999-10-06 2001-04-20 Seiko Epson Corp 半導体膜の検査方法、薄膜トランジスタの製造方法、および半導体膜の検査装置
JP2001308009A (ja) * 2000-02-15 2001-11-02 Matsushita Electric Ind Co Ltd 非単結晶膜、非単結晶膜付き基板、その製造方法及びその製造装置並びにその検査方法及びその検査装置並びにそれを用いた薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置
JP2002110695A (ja) * 2001-08-03 2002-04-12 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
JP2002305146A (ja) * 2001-04-06 2002-10-18 Seiko Epson Corp 薄膜半導体装置の製造方法および製造装置
JP2005197544A (ja) * 2004-01-09 2005-07-21 Japan Steel Works Ltd:The 結晶化膜の評価方法及びその装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234358A (en) * 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation
CN1088002A (zh) * 1992-11-16 1994-06-15 东京电子株式会社 制造液晶显示器基板及评价半导体晶体的方法与装置
GB9624715D0 (en) * 1996-11-28 1997-01-15 Philips Electronics Nv Electronic device manufacture
JP4116141B2 (ja) 1998-03-26 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 結晶シリコン膜の製造方法
KR100296109B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
TW535194B (en) 2000-08-25 2003-06-01 Fujitsu Ltd Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus
JP3903761B2 (ja) 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
TW200503057A (en) * 2003-06-11 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, method of manufacturing thin film transistor, thin film transistor, and display apparatus

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397219A (ja) * 1989-09-11 1991-04-23 Hitachi Ltd 半導体装置の製造方法及び装置
JPH06291035A (ja) * 1993-03-31 1994-10-18 A G Technol Kk ビームアニール装置
JPH10144621A (ja) * 1996-09-10 1998-05-29 Toshiba Corp 多結晶シリコンの製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置
JP2000114174A (ja) * 1998-10-05 2000-04-21 Seiko Epson Corp 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、及びアニール装置
JP2001110861A (ja) * 1999-10-06 2001-04-20 Seiko Epson Corp 半導体膜の検査方法、薄膜トランジスタの製造方法、および半導体膜の検査装置
JP2001308009A (ja) * 2000-02-15 2001-11-02 Matsushita Electric Ind Co Ltd 非単結晶膜、非単結晶膜付き基板、その製造方法及びその製造装置並びにその検査方法及びその検査装置並びにそれを用いた薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置
JP2002305146A (ja) * 2001-04-06 2002-10-18 Seiko Epson Corp 薄膜半導体装置の製造方法および製造装置
JP2002110695A (ja) * 2001-08-03 2002-04-12 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
JP2005197544A (ja) * 2004-01-09 2005-07-21 Japan Steel Works Ltd:The 結晶化膜の評価方法及びその装置

Also Published As

Publication number Publication date
US7981701B2 (en) 2011-07-19
US20050214959A1 (en) 2005-09-29
JP2005277062A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
US7666769B2 (en) Method for fabricating image display device
KR100833761B1 (ko) 다결정 실리콘 막 생산 공정
US7981701B2 (en) Semiconductor thin film manufacturing method
US8183122B2 (en) Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US8193008B2 (en) Method of forming semiconductor thin film and semiconductor thin film inspection apparatus
US6281470B1 (en) Thin film semiconductor device uniforming characteristics of semiconductor elements and manufacturing method thereof
US8673674B2 (en) Organic light emitting diode display device and method of fabricating the same
CN101651093B (zh) 半导体薄膜形成方法和半导体薄膜检查装置
CN109643647B (zh) 激光退火装置、带晶化膜基底的检查方法及半导体器件制造方法
US6673639B2 (en) Method and system for evaluating polysilicon, and method and system for fabricating thin film transistor
US7723135B2 (en) Manufacturing method of display device
JP2006300811A (ja) 薄膜の膜厚測定方法、多結晶半導体薄膜の形成方法、半導体デバイスの製造方法、およびその製造装置、並びに画像表示装置の製造方法
JP2004054168A (ja) 画像表示装置
US7920277B2 (en) Method and apparatus for irradiating laser
US20220122844A1 (en) Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
KR20050078191A (ko) 반도체 박막의 제조 방법 및 화상 표시 장치
JP3196132B2 (ja) 液晶ディスプレイ基板の製造方法、半導体結晶の評価方法、半導体結晶薄膜の製造方法及び半導体結晶薄膜の製造装置
WO2018037756A1 (ja) レーザアニール装置、結晶化膜付き基板の検査方法、及び半導体装置の製造方法
US11407061B2 (en) Laser crystallizing apparatus and method of manufacturing display apparatus
JP2006054223A (ja) 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置
JP2005347764A (ja) 画像表示装置の製造方法
KR101034759B1 (ko) 액정표시장치 육안 검사기
KR20070071967A (ko) 다결정 실리콘 필름 제조방법의 제조방법
JP2007141945A (ja) 表示装置の製造方法及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100806

R150 Certificate of patent or registration of utility model

Ref document number: 4568000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees