JPH10144621A - 多結晶シリコンの製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置 - Google Patents
多結晶シリコンの製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置Info
- Publication number
- JPH10144621A JPH10144621A JP24494097A JP24494097A JPH10144621A JP H10144621 A JPH10144621 A JP H10144621A JP 24494097 A JP24494097 A JP 24494097A JP 24494097 A JP24494097 A JP 24494097A JP H10144621 A JPH10144621 A JP H10144621A
- Authority
- JP
- Japan
- Prior art keywords
- light
- intensity
- laser
- irradiation
- reflected light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 この発明は、多結晶化のためのアニール処理
の最中に結晶化が適正か否かを知ることを可能とし、そ
れにより最適なアニール処理のための指標をインプロセ
スで得ることができる、多結晶シリコンの製造方法等を
提供することにある。 【解決手段】 非晶質シリコンの多結晶化が所定の条件
で行われているかをモニタリングする工程とを有する多
結晶シリコンの製造方法において、前記非晶質シリコン
の多結晶化が所定の条件で行われているかをモニタする
工程は、レーザ光の照射前において検出された反射光ま
たは透過光の強度とレーザ光の照射中において検出され
た反射光または透過光の強度との差を検出する工程と、
この光の強度の差が最大となったときから反射光または
透過光の強度がレーザ光の照射前における反射光または
透過光の強度に戻るまでの経過時間を検出する工程とを
有することを特徴とする。
の最中に結晶化が適正か否かを知ることを可能とし、そ
れにより最適なアニール処理のための指標をインプロセ
スで得ることができる、多結晶シリコンの製造方法等を
提供することにある。 【解決手段】 非晶質シリコンの多結晶化が所定の条件
で行われているかをモニタリングする工程とを有する多
結晶シリコンの製造方法において、前記非晶質シリコン
の多結晶化が所定の条件で行われているかをモニタする
工程は、レーザ光の照射前において検出された反射光ま
たは透過光の強度とレーザ光の照射中において検出され
た反射光または透過光の強度との差を検出する工程と、
この光の強度の差が最大となったときから反射光または
透過光の強度がレーザ光の照射前における反射光または
透過光の強度に戻るまでの経過時間を検出する工程とを
有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】この発明は、レーザを照射す
ることによって非晶質シリコンを結晶化させる、多結晶
シリコンの製造方法、半導体装置の製造方法、液晶表示
装置の製造方法およびこれらの方法に用いるレーザアニ
ール装置に関する。
ることによって非晶質シリコンを結晶化させる、多結晶
シリコンの製造方法、半導体装置の製造方法、液晶表示
装置の製造方法およびこれらの方法に用いるレーザアニ
ール装置に関する。
【０００２】
【従来の技術】近年、パーソナルコンピューターやワー
ドプロセッサなどに用いる表示装置として、消費電力が
少なく薄型でしかも軽量である液晶表示装置が多く用い
られている。その中でも、非晶質（アモルファス）シリ
コン膜を用いた薄膜トランジスタ（ａ−ＳｉＴＦＴ）を
スイッチング素子として用いたアクティブマトリックス
型液晶表示装置は、多画素にしてもコントラストやレス
ポンスの劣化がなく、しかも中間調表示も可能であるこ
とから、フルカラーテレビやＯＡ用の表示装置として用
いられている。
ドプロセッサなどに用いる表示装置として、消費電力が
少なく薄型でしかも軽量である液晶表示装置が多く用い
られている。その中でも、非晶質（アモルファス）シリ
コン膜を用いた薄膜トランジスタ（ａ−ＳｉＴＦＴ）を
スイッチング素子として用いたアクティブマトリックス
型液晶表示装置は、多画素にしてもコントラストやレス
ポンスの劣化がなく、しかも中間調表示も可能であるこ
とから、フルカラーテレビやＯＡ用の表示装置として用
いられている。
【０００３】ところで、非晶質シリコン膜は結晶シリコ
ン膜（単結晶シリコン膜，多結晶シリコン膜）よりも電
子移動度が極めて低いため、高速動作が要求される駆動
部、即ちａ−Ｓｉで構成された画素部のＴＦＴを駆動す
るための回路には、ａ−ＳｉＴＦＴを用いることができ
ず、その代わりとして駆動用にＩＣを画素部へ電気的に
接続していた。
ン膜（単結晶シリコン膜，多結晶シリコン膜）よりも電
子移動度が極めて低いため、高速動作が要求される駆動
部、即ちａ−Ｓｉで構成された画素部のＴＦＴを駆動す
るための回路には、ａ−ＳｉＴＦＴを用いることができ
ず、その代わりとして駆動用にＩＣを画素部へ電気的に
接続していた。
【０００４】しかし、上記のようにＩＣを用いた場合に
は、動作の信頼性低下を招いたり、コストが上昇すると
いう問題があり、更には表示画面の高精細化が進むと画
素ピッチが狭くなるので、ＩＣと画素部との接続間隔の
短距離化や接続点数の増加が進み、上記の信頼性やコス
トの問題が顕著となる。
は、動作の信頼性低下を招いたり、コストが上昇すると
いう問題があり、更には表示画面の高精細化が進むと画
素ピッチが狭くなるので、ＩＣと画素部との接続間隔の
短距離化や接続点数の増加が進み、上記の信頼性やコス
トの問題が顕著となる。
【０００５】そこで、基板上に形成された非晶質（アモ
ルファス）シリコン膜に、レーザ光を照射して非晶質シ
リコン膜を多結晶（ポリ）シリコン（ｐ−Ｓｉ）膜に変
えることによって、電子移動度の高い半導体膜を形成す
るためエキシマレーザアニール（ＥＬＡ：Excimer Lase
r Anneal）技術が開発されている。このプロセスによる
と非晶質シリコン膜が瞬時に溶融し結晶化するために、
基板への熱損傷が少ない約４５０℃以下の低温プロセス
にて多結晶シリコン膜の形成をすることができる。その
ため大面積で安価なガラス基板を用いて多結晶シリコン
膜が形成することができるという利点がある。
ルファス）シリコン膜に、レーザ光を照射して非晶質シ
リコン膜を多結晶（ポリ）シリコン（ｐ−Ｓｉ）膜に変
えることによって、電子移動度の高い半導体膜を形成す
るためエキシマレーザアニール（ＥＬＡ：Excimer Lase
r Anneal）技術が開発されている。このプロセスによる
と非晶質シリコン膜が瞬時に溶融し結晶化するために、
基板への熱損傷が少ない約４５０℃以下の低温プロセス
にて多結晶シリコン膜の形成をすることができる。その
ため大面積で安価なガラス基板を用いて多結晶シリコン
膜が形成することができるという利点がある。
【０００６】ここで、電子移動度の大きさはμ＝｜ｖd
／Ｅ｜（cm2 /S・V）で表されるものであり、結晶に対し
て電界Ｅ（V/cm）を与えた際の、結晶中における電子の
平均移動速度（ドリフト速度：ｖd （cm/s））の単位電
界大きさ当たりでの値である。また非晶質シリコンに関
しては、多結晶シリコンへの相転移途上の状態をも含む
ものとする。何故ならばレーザ光によるアニールの対象
となる非晶質シリコンと称されるものは高純度ではあっ
ても、非晶質シリコンの比率が１００％とは限られるも
のではないが、本発明により形成される多結晶シリコン
膜はレーザ光によるアニールの後に非晶質シリコンの比
率が減少し多結晶化できれば得ることができるからであ
る。
／Ｅ｜（cm2 /S・V）で表されるものであり、結晶に対し
て電界Ｅ（V/cm）を与えた際の、結晶中における電子の
平均移動速度（ドリフト速度：ｖd （cm/s））の単位電
界大きさ当たりでの値である。また非晶質シリコンに関
しては、多結晶シリコンへの相転移途上の状態をも含む
ものとする。何故ならばレーザ光によるアニールの対象
となる非晶質シリコンと称されるものは高純度ではあっ
ても、非晶質シリコンの比率が１００％とは限られるも
のではないが、本発明により形成される多結晶シリコン
膜はレーザ光によるアニールの後に非晶質シリコンの比
率が減少し多結晶化できれば得ることができるからであ
る。
【０００７】このような多結晶シリコン膜を用いると低
温プロセスにてガラス基板上に高い電子移動度を持った
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を
作成することができる。この多結晶シリコンＴＦＴによ
れば上記の課題は解決されガラス基板上に駆動部ＴＦＴ
と画素部ＴＦＴとを形成したドライバーモノリシック型
と呼ばれる薄型で高精彩の液晶表示装置を得ることがで
きる。
温プロセスにてガラス基板上に高い電子移動度を持った
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を
作成することができる。この多結晶シリコンＴＦＴによ
れば上記の課題は解決されガラス基板上に駆動部ＴＦＴ
と画素部ＴＦＴとを形成したドライバーモノリシック型
と呼ばれる薄型で高精彩の液晶表示装置を得ることがで
きる。
【０００８】ところで、レーザ光によるアニールで非晶
質シリコン膜を多結晶シリコン膜に変化させる場合、ア
ニール処理中にインプロセスで多結晶シリコン膜が適正
な結晶状態に形成されているか否かをモニタする技術
は、特開平３−９７２１９号公報に検査光を照射しなが
ら、その検出された光強度に基づいて被処理基板の結晶
状態を最適化するものが開示されている。
質シリコン膜を多結晶シリコン膜に変化させる場合、ア
ニール処理中にインプロセスで多結晶シリコン膜が適正
な結晶状態に形成されているか否かをモニタする技術
は、特開平３−９７２１９号公報に検査光を照射しなが
ら、その検出された光強度に基づいて被処理基板の結晶
状態を最適化するものが開示されている。
【０００９】しかし、この技術の場合にはアニール処理
の前後における結晶状態しか知ることができないため、
アニール処理中の結晶状態の微妙な違いを検出すること
ができない。また、検査光の光強度のみで処理基板の結
晶状態を最適化するものであるので、加熱が足りず非晶
質シリコン膜の溶融していない部分を知ることはできる
が、非晶質シリコン膜が溶融していても加熱が過度にな
り顆粒状の細かい結晶粒、つまりマイクロクリスタルシ
リコン（μ−ｃＳｉ）が形成された部分を検出すること
もできない。この顆粒状の細かい結晶粒が形成された部
分では平均電子移動度が極度に低く、そのために駆動部
ＴＦＴの作成で適当とされている１００（cm2 /S・V）以
上の大きさの平均電子移動度を得ることができない。従
って、この方式では多結晶シリコン膜の均一な形成がな
されているのか知ることができず、ＴＦＴを製造するに
際して、歩留まりの低下を招くことも考えられる。
の前後における結晶状態しか知ることができないため、
アニール処理中の結晶状態の微妙な違いを検出すること
ができない。また、検査光の光強度のみで処理基板の結
晶状態を最適化するものであるので、加熱が足りず非晶
質シリコン膜の溶融していない部分を知ることはできる
が、非晶質シリコン膜が溶融していても加熱が過度にな
り顆粒状の細かい結晶粒、つまりマイクロクリスタルシ
リコン（μ−ｃＳｉ）が形成された部分を検出すること
もできない。この顆粒状の細かい結晶粒が形成された部
分では平均電子移動度が極度に低く、そのために駆動部
ＴＦＴの作成で適当とされている１００（cm2 /S・V）以
上の大きさの平均電子移動度を得ることができない。従
って、この方式では多結晶シリコン膜の均一な形成がな
されているのか知ることができず、ＴＦＴを製造するに
際して、歩留まりの低下を招くことも考えられる。
【００１０】
【発明が解決しようとする課題】この様に、非晶質半導
体膜を結晶化させる場合、従来はアニール処理の最中に
結晶性を知ることができなかったので、そのアニール処
理を適正かつ確実に行なえないという課題があった。
体膜を結晶化させる場合、従来はアニール処理の最中に
結晶性を知ることができなかったので、そのアニール処
理を適正かつ確実に行なえないという課題があった。
【００１１】この発明は、上記事情に基づきなされたも
のであり、その目的とするところはアニール処理の最中
に半導体膜の結晶性を知ることができるようにした多結
晶シリコンの製造方法を提供することにある。
のであり、その目的とするところはアニール処理の最中
に半導体膜の結晶性を知ることができるようにした多結
晶シリコンの製造方法を提供することにある。
【００１２】また、この発明の目的はこの多結晶シリコ
ンの製造方法を用いた半導体装置の製造方法と液晶表示
装置の製造方法、及びこれらの製造方法を具現化するた
めに用いるレーザアニール装置を提供することにある。
ンの製造方法を用いた半導体装置の製造方法と液晶表示
装置の製造方法、及びこれらの製造方法を具現化するた
めに用いるレーザアニール装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明は請求項１による
と、基板上に形成された非晶質シリコンへレーザ光を照
射しながら前記基板に対して相対的に所定距離だけ走査
させる工程と、このレーザ光の照射により前記非晶質シ
リコンを多結晶化する工程と、前記基板上への前記レー
ザ光の照射部位に検査光を照射しその反射光または透過
光を検出することで前記非晶質シリコンの多結晶化が所
定の条件で行われているかをモニタする工程とを有する
多結晶シリコンの製造方法において、前記非晶質シリコ
ンの多結晶化が所定の条件で行われているかをモニタす
る工程は、前記レーザ光の照射前において検出された前
記反射光または前記透過光の強度と前記レーザ光の照射
中において検出された前記反射光または前記透過光の強
度との差を検出する工程と、この光の強度の差が最大に
なったときから前記反射光または前記透過光の強度が前
記レーザ光の照射前における前記反射光または前記透過
光の強度に戻るまでの経過時間を検出する工程とを有す
ることを特徴とする。
と、基板上に形成された非晶質シリコンへレーザ光を照
射しながら前記基板に対して相対的に所定距離だけ走査
させる工程と、このレーザ光の照射により前記非晶質シ
リコンを多結晶化する工程と、前記基板上への前記レー
ザ光の照射部位に検査光を照射しその反射光または透過
光を検出することで前記非晶質シリコンの多結晶化が所
定の条件で行われているかをモニタする工程とを有する
多結晶シリコンの製造方法において、前記非晶質シリコ
ンの多結晶化が所定の条件で行われているかをモニタす
る工程は、前記レーザ光の照射前において検出された前
記反射光または前記透過光の強度と前記レーザ光の照射
中において検出された前記反射光または前記透過光の強
度との差を検出する工程と、この光の強度の差が最大に
なったときから前記反射光または前記透過光の強度が前
記レーザ光の照射前における前記反射光または前記透過
光の強度に戻るまでの経過時間を検出する工程とを有す
ることを特徴とする。
【００１４】本発明は請求項２によると、請求項１の発
明において前記検査光は、前記基板を介して前記レーザ
光の照射と反対方向から照射することを特徴とする。本
発明は請求項３によると、請求項１または請求項２の発
明において前記非晶質シリコンを多結晶化する工程は、
前記非晶質シリコンの多結晶化が前記所定の条件で行わ
れているかをモニタする工程において前記所定の条件に
適合しなかった部位がある場合にこの部位を改めて多結
晶化する工程を有することを特徴とする。
明において前記検査光は、前記基板を介して前記レーザ
光の照射と反対方向から照射することを特徴とする。本
発明は請求項３によると、請求項１または請求項２の発
明において前記非晶質シリコンを多結晶化する工程は、
前記非晶質シリコンの多結晶化が前記所定の条件で行わ
れているかをモニタする工程において前記所定の条件に
適合しなかった部位がある場合にこの部位を改めて多結
晶化する工程を有することを特徴とする。
【００１５】本発明は請求項４によると、請求項１乃至
請求項３の発明において前記所定の条件は、検出された
前記反射光または前記透過光の強度の差が前記レーザ光
の照射前における前記反射光または前記透過光の強度に
対して０．７倍以上であり且つこの光の強度の差が最大
になったときから前記反射光または前記透過光の強度が
前記レーザ光の照射前における前記反射光または前記透
過光の強度に戻るまでの経過時間が８０ｎｓ以下である
ことを特徴とする。
請求項３の発明において前記所定の条件は、検出された
前記反射光または前記透過光の強度の差が前記レーザ光
の照射前における前記反射光または前記透過光の強度に
対して０．７倍以上であり且つこの光の強度の差が最大
になったときから前記反射光または前記透過光の強度が
前記レーザ光の照射前における前記反射光または前記透
過光の強度に戻るまでの経過時間が８０ｎｓ以下である
ことを特徴とする。
【００１６】本発明は請求項５によると、基板上に形成
された非晶質シリコンへレーザ光を照射しながら前記基
板に対して相対的に所定距離だけ走査させる工程と、こ
のレーザ光の照射により前記非晶質シリコンを多結晶化
する工程と、前記基板上への前記レーザ光の照射部位に
検査光を照射しその反射光または透過光を検出すること
で前記非晶質シリコンの多結晶化が所定の条件で行われ
ているかをモニタする工程と、ゲート絶縁膜を形成する
工程と、前記ゲート絶縁膜上にゲート電極を形成する工
程と、多結晶化されたシリコンにソース領域及びドレイ
ン領域を形成する工程と、前記ゲート電極上を含む領域
に層間絶縁膜を形成する工程と、前記ソース領域及び前
記ドレイン領域上の前記層間絶縁膜にコンタクトホール
を形成する工程と、前記ソース領域上に形成されたコン
タクトホールを介して前記ソース領域に接続するように
ソース電極を形成し、前記ドレイン領域上に形成された
コンタクトホールを介して前記ドレイン領域に接続する
ように形成されたドレイン電極を形成する工程とを有す
る半導体装置の製造方法において、前記非晶質シリコン
の多結晶化が所定の条件で行われているかをモニタする
工程は、前記レーザ光の照射前において検出された前記
反射光または前記透過光の強度と前記レーザ光の照射中
において検出された前記反射光または前記透過光の強度
との差を検出する工程と、この光の強度の差が最大にな
ったときから前記反射光または前記透過光の強度が前記
レーザ光の照射前における前記反射光または前記透過光
の強度に戻るまでの経過時間を検出する工程とを有する
ことを特徴とする。
された非晶質シリコンへレーザ光を照射しながら前記基
板に対して相対的に所定距離だけ走査させる工程と、こ
のレーザ光の照射により前記非晶質シリコンを多結晶化
する工程と、前記基板上への前記レーザ光の照射部位に
検査光を照射しその反射光または透過光を検出すること
で前記非晶質シリコンの多結晶化が所定の条件で行われ
ているかをモニタする工程と、ゲート絶縁膜を形成する
工程と、前記ゲート絶縁膜上にゲート電極を形成する工
程と、多結晶化されたシリコンにソース領域及びドレイ
ン領域を形成する工程と、前記ゲート電極上を含む領域
に層間絶縁膜を形成する工程と、前記ソース領域及び前
記ドレイン領域上の前記層間絶縁膜にコンタクトホール
を形成する工程と、前記ソース領域上に形成されたコン
タクトホールを介して前記ソース領域に接続するように
ソース電極を形成し、前記ドレイン領域上に形成された
コンタクトホールを介して前記ドレイン領域に接続する
ように形成されたドレイン電極を形成する工程とを有す
る半導体装置の製造方法において、前記非晶質シリコン
の多結晶化が所定の条件で行われているかをモニタする
工程は、前記レーザ光の照射前において検出された前記
反射光または前記透過光の強度と前記レーザ光の照射中
において検出された前記反射光または前記透過光の強度
との差を検出する工程と、この光の強度の差が最大にな
ったときから前記反射光または前記透過光の強度が前記
レーザ光の照射前における前記反射光または前記透過光
の強度に戻るまでの経過時間を検出する工程とを有する
ことを特徴とする。
【００１７】本発明は請求項６によると、請求項５の発
明において前記検査光は、前記基板を介して前記レーザ
光の照射と反対方向から照射することを特徴とする。本
発明は請求項７によると、請求項５または請求項６の発
明において前記非晶質シリコンを多結晶化する工程は、
前記非晶質シリコンの多結晶化が前記所定の条件で行わ
れているかをモニタする工程において前記所定の条件に
適合しなかった部位がある場合にこの部位を改めて多結
晶化する工程を有することを特徴とする。
明において前記検査光は、前記基板を介して前記レーザ
光の照射と反対方向から照射することを特徴とする。本
発明は請求項７によると、請求項５または請求項６の発
明において前記非晶質シリコンを多結晶化する工程は、
前記非晶質シリコンの多結晶化が前記所定の条件で行わ
れているかをモニタする工程において前記所定の条件に
適合しなかった部位がある場合にこの部位を改めて多結
晶化する工程を有することを特徴とする。
【００１８】本発明は請求項８によると、請求項５乃至
請求項７の発明において前記所定の条件は、検出された
前記反射光または前記透過光の強度の差が前記レーザ光
の照射前における前記反射光または前記透過光の強度に
対して０．７倍以上であり且つこの光の強度の差が最大
になったときから前記反射光または前記透過光の強度が
前記レーザ光の照射前における前記反射光または前記透
過光の強度に戻るまでの経過時間が８０ｎｓ以下である
ことを特徴とする。
請求項７の発明において前記所定の条件は、検出された
前記反射光または前記透過光の強度の差が前記レーザ光
の照射前における前記反射光または前記透過光の強度に
対して０．７倍以上であり且つこの光の強度の差が最大
になったときから前記反射光または前記透過光の強度が
前記レーザ光の照射前における前記反射光または前記透
過光の強度に戻るまでの経過時間が８０ｎｓ以下である
ことを特徴とする。
【００１９】本発明は請求項９によると、第１の基板上
に形成された非晶質シリコンへレーザ光を照射しながら
前記第１の基板に対して相対的に所定距離だけ走査させ
て前記非晶質シリコンを多結晶化する工程と、前記第１
の基板上への前記レーザ光の照射部位に検査光を照射し
その反射光または透過光を検出することで前記非晶質シ
リコンの多結晶化が所定の条件で行われているかをモニ
タする工程と、前記第１の基板上に走査線及びゲート電
極を形成する工程と、前記第１の基板上に信号線、ドレ
イン電極、及びソース電極を形成する工程と、前記ドレ
イン電極または前記ソース電極に接続するように画素電
極を形成する工程と、第２の基板上に共通電極を形成す
る工程と、前記第１の基板と前記第２の基板との間に液
晶を介在させて封止する工程とを有する液晶表示装置の
製造方法において、前記非晶質シリコンを多結晶化する
工程は、前記基板に対する前記レーザ光の照射部位に検
査光を照射しその反射光または透過光を検出する工程
と、前記レーザ光の照射前において検出された前記反射
光または前記透過光の強度と前記レーザ光の照射中にお
いて検出された前記反射光または前記透過光の強度との
差及びこの光の強度の差が最大になったときから前記反
射光または前記透過光の強度が前記レーザ光の照射前に
おける前記反射光または前記透過光の強度に戻るまでの
経過時間を検出し、前記非晶質シリコンの多結晶化が所
定の条件で行われているかをモニタする工程とを有する
ことを特徴とする。
に形成された非晶質シリコンへレーザ光を照射しながら
前記第１の基板に対して相対的に所定距離だけ走査させ
て前記非晶質シリコンを多結晶化する工程と、前記第１
の基板上への前記レーザ光の照射部位に検査光を照射し
その反射光または透過光を検出することで前記非晶質シ
リコンの多結晶化が所定の条件で行われているかをモニ
タする工程と、前記第１の基板上に走査線及びゲート電
極を形成する工程と、前記第１の基板上に信号線、ドレ
イン電極、及びソース電極を形成する工程と、前記ドレ
イン電極または前記ソース電極に接続するように画素電
極を形成する工程と、第２の基板上に共通電極を形成す
る工程と、前記第１の基板と前記第２の基板との間に液
晶を介在させて封止する工程とを有する液晶表示装置の
製造方法において、前記非晶質シリコンを多結晶化する
工程は、前記基板に対する前記レーザ光の照射部位に検
査光を照射しその反射光または透過光を検出する工程
と、前記レーザ光の照射前において検出された前記反射
光または前記透過光の強度と前記レーザ光の照射中にお
いて検出された前記反射光または前記透過光の強度との
差及びこの光の強度の差が最大になったときから前記反
射光または前記透過光の強度が前記レーザ光の照射前に
おける前記反射光または前記透過光の強度に戻るまでの
経過時間を検出し、前記非晶質シリコンの多結晶化が所
定の条件で行われているかをモニタする工程とを有する
ことを特徴とする。
【００２０】本発明は請求項１０によると、請求項９の
発明において前記検査光は、前記基板を介して前記レー
ザ光の照射と反対方向から照射することを特徴とする。
本発明は請求項１１によると、請求項９または請求項１
０の発明において前記多結晶シリコンを形成する工程
は、前記非晶質シリコンの多結晶化が前記所定の条件で
行われているかをモニタする工程において前記所定の条
件に適合しなかった部位がある場合にこの部位を改めて
多結晶化する工程を有することを特徴とする。
発明において前記検査光は、前記基板を介して前記レー
ザ光の照射と反対方向から照射することを特徴とする。
本発明は請求項１１によると、請求項９または請求項１
０の発明において前記多結晶シリコンを形成する工程
は、前記非晶質シリコンの多結晶化が前記所定の条件で
行われているかをモニタする工程において前記所定の条
件に適合しなかった部位がある場合にこの部位を改めて
多結晶化する工程を有することを特徴とする。
【００２１】本発明は請求項１２によると、請求項９乃
至請求項１１の発明において前記所定の条件は、検出さ
れた前記反射光または前記透過光の強度の差が前記レー
ザ光の照射前における前記反射光または前記透過光の強
度に対して０．７倍以上であり且つこの光の強度の差が
最大になったときから前記反射光または前記透過光の強
度が前記レーザ光の照射前における前記反射光または前
記透過光の強度に戻るまでの経過時間が８０ｎｓ以下で
あることを特徴とする。
至請求項１１の発明において前記所定の条件は、検出さ
れた前記反射光または前記透過光の強度の差が前記レー
ザ光の照射前における前記反射光または前記透過光の強
度に対して０．７倍以上であり且つこの光の強度の差が
最大になったときから前記反射光または前記透過光の強
度が前記レーザ光の照射前における前記反射光または前
記透過光の強度に戻るまでの経過時間が８０ｎｓ以下で
あることを特徴とする。
【００２２】本発明は請求項１３によると、レーザアニ
ール装置において、被処理物上に形成された非晶質半導
体膜に対してレーザ光を出射しこの非晶質半導体膜を多
結晶化する第１のレーザ光源と、前記非晶質半導体膜に
おける前記レーザ光により照射される部位を照射する検
査光を出射する第２のレーザ光源と、これらのレーザ光
源から出射された各々の光が導入されるとともに内部に
前記被処理物が設置されるチャンバと、前記検査光の照
射部位からの反射光または透過光の強度を検出する光検
出手段と、前記レーザ光の照射前において検出された前
記反射光または前記透過光の強度と前記レーザ光の照射
中において検出された前記反射光または前記透過光の強
度との差を検出する光強度差検出手段と、この光の強度
の差が最大になったときから前記反射光または前記透過
光の強度が前記レーザ光の照射前における前記反射光ま
たは前記透過光の強度に戻るまでの経過時間を検出する
経過時間検出手段と、これらの検出手段によって検出さ
れた結果に基づいて前記非晶質半導体膜の結晶化度合を
判定する判定手段と、前記被処理物に対して前記レーザ
光及び前記検査光を相対的に走査させる走査手段とを有
することを特徴とする。
ール装置において、被処理物上に形成された非晶質半導
体膜に対してレーザ光を出射しこの非晶質半導体膜を多
結晶化する第１のレーザ光源と、前記非晶質半導体膜に
おける前記レーザ光により照射される部位を照射する検
査光を出射する第２のレーザ光源と、これらのレーザ光
源から出射された各々の光が導入されるとともに内部に
前記被処理物が設置されるチャンバと、前記検査光の照
射部位からの反射光または透過光の強度を検出する光検
出手段と、前記レーザ光の照射前において検出された前
記反射光または前記透過光の強度と前記レーザ光の照射
中において検出された前記反射光または前記透過光の強
度との差を検出する光強度差検出手段と、この光の強度
の差が最大になったときから前記反射光または前記透過
光の強度が前記レーザ光の照射前における前記反射光ま
たは前記透過光の強度に戻るまでの経過時間を検出する
経過時間検出手段と、これらの検出手段によって検出さ
れた結果に基づいて前記非晶質半導体膜の結晶化度合を
判定する判定手段と、前記被処理物に対して前記レーザ
光及び前記検査光を相対的に走査させる走査手段とを有
することを特徴とする。
【００２３】本発明は請求項１３によると、請求項１４
の発明において前記第１のレーザ装置と前記第２のレー
ザ装置とは、前記被処理物を介して対向配置されている
ことを特徴とする。
の発明において前記第１のレーザ装置と前記第２のレー
ザ装置とは、前記被処理物を介して対向配置されている
ことを特徴とする。
【００２４】これらの発明によると、アニール処理の最
中に結晶性が適性か否かを知ることができ、最適なアニ
ール処理のための指標を得ることがインプロセスにて可
能となり、一様な結晶化がなされた良質な多結晶半導体
膜を得ることができる。よってその結果、動作特性の良
好な半導体装置や液晶表示装置を得ることができる。
中に結晶性が適性か否かを知ることができ、最適なアニ
ール処理のための指標を得ることがインプロセスにて可
能となり、一様な結晶化がなされた良質な多結晶半導体
膜を得ることができる。よってその結果、動作特性の良
好な半導体装置や液晶表示装置を得ることができる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態の一例
を図面を参照して説明する。図１は本発明に係るレーザ
アニール装置を示す。このレーザアニール装置は加熱
（アニール）用のレーザ光Ｌ1 を出力する第１のレーザ
装置１を有する。この第１のレーザ装置としてはエキシ
マレーザが用いられており、ここではレーザ媒質として
波長３１０ｎｍの光を発振するＸｅＣｌを使用してい
る。
を図面を参照して説明する。図１は本発明に係るレーザ
アニール装置を示す。このレーザアニール装置は加熱
（アニール）用のレーザ光Ｌ1 を出力する第１のレーザ
装置１を有する。この第１のレーザ装置としてはエキシ
マレーザが用いられており、ここではレーザ媒質として
波長３１０ｎｍの光を発振するＸｅＣｌを使用してい
る。
【００２６】この第１のレーザ装置１から出射されたレ
ーザ光Ｌ1 は、反射ミラー２で反射してアッテネータ
（減衰器）３に入射する。このアッテネータ３を通過す
ることで、レーザ光Ｌ1 はそのエネルギー密度が微調整
される。
ーザ光Ｌ1 は、反射ミラー２で反射してアッテネータ
（減衰器）３に入射する。このアッテネータ３を通過す
ることで、レーザ光Ｌ1 はそのエネルギー密度が微調整
される。
【００２７】そしてアッテネータ３から出射されたレー
ザ光Ｌ1 は、ホモジナイザ４に入射する。このホモジナ
イザ４はレーザ光Ｌ1 の強度分布を均一化にするととも
に、ビーム照射面の形状を帯状（いわゆるラインビー
ム）に整形する。
ザ光Ｌ1 は、ホモジナイザ４に入射する。このホモジナ
イザ４はレーザ光Ｌ1 の強度分布を均一化にするととも
に、ビーム照射面の形状を帯状（いわゆるラインビー
ム）に整形する。
【００２８】ホモジナイザ４から出射したレーザ光Ｌ1
は、被アニール基板である厚さ１．０ｍｍ程度のガラス
基板５に対して、ほぼ垂直に入射する。このガラス基板
５の上面には、図５に断面図を示すとおりに、ＳｉＯx
やＳｉＮx 、更にはＴＥＯＳ（Tetraethylorthosilicat
e ：Ｓｉ［ＯＣ2 Ｈ5 ］4 ）などのアンダーコート６
と、非晶質半導体薄膜であるアモルファスシリコン（ａ
−Ｓｉ）薄膜７が順次に積層して成膜されている。な
お、先に説明したレーザ光Ｌ1 の照射は、このアモルフ
ァスシリコン薄膜７側から行われる。
は、被アニール基板である厚さ１．０ｍｍ程度のガラス
基板５に対して、ほぼ垂直に入射する。このガラス基板
５の上面には、図５に断面図を示すとおりに、ＳｉＯx
やＳｉＮx 、更にはＴＥＯＳ（Tetraethylorthosilicat
e ：Ｓｉ［ＯＣ2 Ｈ5 ］4 ）などのアンダーコート６
と、非晶質半導体薄膜であるアモルファスシリコン（ａ
−Ｓｉ）薄膜７が順次に積層して成膜されている。な
お、先に説明したレーザ光Ｌ1 の照射は、このアモルフ
ァスシリコン薄膜７側から行われる。
【００２９】このレーザ光Ｌ1 の作用により、アモルフ
ァスシリコン薄膜７は後述するようにアニーリングされ
る。ここでは、成膜手段としては、通常はＣＶＤ(Chemi
calVapor Deposition) が用いられる。
ァスシリコン薄膜７は後述するようにアニーリングされ
る。ここでは、成膜手段としては、通常はＣＶＤ(Chemi
calVapor Deposition) が用いられる。
【００３０】ガラス基板５は、ステージ８に載置されて
いる。このステージ９は駆動手段９により、ＸＹ方向に
駆動されるようになっており、その制御は制御手段１１
により行なわれる。
いる。このステージ９は駆動手段９により、ＸＹ方向に
駆動されるようになっており、その制御は制御手段１１
により行なわれる。
【００３１】ステージ８に載置されたガラス基板５の斜
め上方（この実施形態では、３０度の上方）には、第２
のレーザ装置１２が配置されている。この第２のレーザ
装置１２は、Ｈｅ−Ｎｅレーザ（波長：６３０ｎｍ）や
Ａｒ+ レーザ（波長：４９０ｎｍ）等による可視光を出
力するものであり、この可視光はレーザ光Ｌ1 によりア
ニーリングされるアモルファスシリコン膜７の結晶化状
態を検出する検査光Ｌ2 として利用される。この実施形
態ではＨｅ−Ｎｅレーザが用いられている。
め上方（この実施形態では、３０度の上方）には、第２
のレーザ装置１２が配置されている。この第２のレーザ
装置１２は、Ｈｅ−Ｎｅレーザ（波長：６３０ｎｍ）や
Ａｒ+ レーザ（波長：４９０ｎｍ）等による可視光を出
力するものであり、この可視光はレーザ光Ｌ1 によりア
ニーリングされるアモルファスシリコン膜７の結晶化状
態を検出する検査光Ｌ2 として利用される。この実施形
態ではＨｅ−Ｎｅレーザが用いられている。
【００３２】第２のレーザ装置１２から出力された検査
光Ｌ2 は、レンズ１３で収束されてガラス基板５上の、
レーザ光Ｌ1 によって照射された部位と同じ部位を照射
する。ガラス基板５に入射した検査光Ｌ2 は、一部がガ
ラス基板５によって反射して、残りがガラス基板５を透
過することとなる。
光Ｌ2 は、レンズ１３で収束されてガラス基板５上の、
レーザ光Ｌ1 によって照射された部位と同じ部位を照射
する。ガラス基板５に入射した検査光Ｌ2 は、一部がガ
ラス基板５によって反射して、残りがガラス基板５を透
過することとなる。
【００３３】ガラス基板５で反射した検査光Ｌ2 は、レ
ンズ１４で収束された後に第１の検出器１５に入射し
て、その強度が検出される。この第１の検出器１５の検
出信号は、制御装置１１に入力される。
ンズ１４で収束された後に第１の検出器１５に入射し
て、その強度が検出される。この第１の検出器１５の検
出信号は、制御装置１１に入力される。
【００３４】ガラス基板５を透過した検査光Ｌ2 は、レ
ンズ１４で収束されて第２の検出器１７に入射して、そ
の強度が検出される。この第２の検出器の検出信号は制
御装置１１に入力される。
ンズ１４で収束されて第２の検出器１７に入射して、そ
の強度が検出される。この第２の検出器の検出信号は制
御装置１１に入力される。
【００３５】第１の検出器１５及び第２の検出器１７で
検出された検出信号は、制御装置１１に設けられた波形
検出部１８において、検査光Ｌ2 がアモルファスシリコ
ン膜７を透過や反射する光の強度がそれぞれ検出され、
その波形に基づいてアモルファスシリコン膜７のアニー
ル状態が判定部１９で判定されるようになっている。そ
して、この判定部１９での判定結果によって第１のレー
ザ装置の出力が制御装置１１の司令部２１により制御さ
れたり、判定結果が得られた部位のガラス基板５上の座
標が記憶部２２に記憶されるようになっている。
検出された検出信号は、制御装置１１に設けられた波形
検出部１８において、検査光Ｌ2 がアモルファスシリコ
ン膜７を透過や反射する光の強度がそれぞれ検出され、
その波形に基づいてアモルファスシリコン膜７のアニー
ル状態が判定部１９で判定されるようになっている。そ
して、この判定部１９での判定結果によって第１のレー
ザ装置の出力が制御装置１１の司令部２１により制御さ
れたり、判定結果が得られた部位のガラス基板５上の座
標が記憶部２２に記憶されるようになっている。
【００３６】本発明者は、レーザ光Ｌ1 によって照射さ
れるガラス基板５上の部位を検査光Ｌ2 によって照射
し、その照射部位から反射または透過する光の強度波形
と、アニールの良否に密接な関係があることを見出し
た。
れるガラス基板５上の部位を検査光Ｌ2 によって照射
し、その照射部位から反射または透過する光の強度波形
と、アニールの良否に密接な関係があることを見出し
た。
【００３７】図２（ａ）〜（ｄ）は、アモルファスシリ
コン膜７を透過する検査光Ｌ2 の強度波形とレーザ光Ｌ
1 のパルス波形とを経時的に示したものであり、図３
（ａ）〜（ｄ）は、アモルファスシリコン膜７で反射す
る検査光Ｌ2 の強度波形とレーザ光Ｌ1 のパルス波形と
を経時的に示したものである。
コン膜７を透過する検査光Ｌ2 の強度波形とレーザ光Ｌ
1 のパルス波形とを経時的に示したものであり、図３
（ａ）〜（ｄ）は、アモルファスシリコン膜７で反射す
る検査光Ｌ2 の強度波形とレーザ光Ｌ1 のパルス波形と
を経時的に示したものである。
【００３８】これら２種類の検査光Ｌ2 の波形は、以下
の条件によりアモルファスシリコン膜７をアニールした
ときのものである。つまり、検査光Ｌ2 としては、出力
２５ｍＷのＨｅ−Ｎｅレーザから出射される光を用い、
アニール用のレーザ光Ｌ1 としては、出力２００Ｗでパ
ルス幅２５ｎｓのＸｅＣｌレーザから出射される光を用
いた。
の条件によりアモルファスシリコン膜７をアニールした
ときのものである。つまり、検査光Ｌ2 としては、出力
２５ｍＷのＨｅ−Ｎｅレーザから出射される光を用い、
アニール用のレーザ光Ｌ1 としては、出力２００Ｗでパ
ルス幅２５ｎｓのＸｅＣｌレーザから出射される光を用
いた。
【００３９】また、アンダーコート６にはＳｉＯx が用
いられており膜厚は０．３５μｍ〜０．４０μｍであ
る。またアモルファスシリコン膜７の膜厚は５０ｎｍ〜
１００ｎｍである。さらに第１の検出器１５及び第２の
検出器１７には、可視域には感度があるが紫外域には感
度の無い、１０ｎｓの時定数を有するＰＩＮシリコンダ
イオードを用いている。
いられており膜厚は０．３５μｍ〜０．４０μｍであ
る。またアモルファスシリコン膜７の膜厚は５０ｎｍ〜
１００ｎｍである。さらに第１の検出器１５及び第２の
検出器１７には、可視域には感度があるが紫外域には感
度の無い、１０ｎｓの時定数を有するＰＩＮシリコンダ
イオードを用いている。
【００４０】図２と図３の波形において、（ａ）はアモ
ルファスシリコン膜７をアニールするレーザ光Ｌ1 の強
度（照射エネルギー密度）が低い場合で、（ｂ）は適正
な強度の場合で、（ｃ）は強度が高い場合である。な
お、（ｄ）はレーザ光Ｌ1 自身のパルス波形である。
ルファスシリコン膜７をアニールするレーザ光Ｌ1 の強
度（照射エネルギー密度）が低い場合で、（ｂ）は適正
な強度の場合で、（ｃ）は強度が高い場合である。な
お、（ｄ）はレーザ光Ｌ1 自身のパルス波形である。
【００４１】これらの波形から次のことが実験的に確認
された。第１に透過光で検出する場合には、第１に図２
（ａ）で示す波形のように、アニール用のレーザ光Ｌ1
がパルス出力されてアモルファスシリコン膜７が照射さ
れたときに、検出器１７で検出される検査光Ｌ2 の強度
がレーザ光Ｌ1 の照射前の強度の３０％以下に減衰しな
い場合には、レーザ光Ｌ1 の照射エネルギが低すぎ、ア
モルファスシリコン膜７が所定以上（０．２〜１．０μ
ｍ以上）の粒径に結晶化されないことが確かめられた。
なお、結晶粒の形状はアモルファスシリコン膜７の膜厚
方向に平たく、上面方向には概略円形状である。ここで
いう粒径とは、この概略円形部分での結晶粒個々の平均
直径を指すものとする。
された。第１に透過光で検出する場合には、第１に図２
（ａ）で示す波形のように、アニール用のレーザ光Ｌ1
がパルス出力されてアモルファスシリコン膜７が照射さ
れたときに、検出器１７で検出される検査光Ｌ2 の強度
がレーザ光Ｌ1 の照射前の強度の３０％以下に減衰しな
い場合には、レーザ光Ｌ1 の照射エネルギが低すぎ、ア
モルファスシリコン膜７が所定以上（０．２〜１．０μ
ｍ以上）の粒径に結晶化されないことが確かめられた。
なお、結晶粒の形状はアモルファスシリコン膜７の膜厚
方向に平たく、上面方向には概略円形状である。ここで
いう粒径とは、この概略円形部分での結晶粒個々の平均
直径を指すものとする。
【００４２】第２にアモルファスシリコン膜７にレーザ
光Ｌ1 をパルス状に照射することで、検出される検査光
Ｌ2 の強度は初めに減衰し、次いでレーザ光Ｌ1 を照射
する前の強度に戻るのであるが、減衰の下限からレーザ
光Ｌ1 の照射前の強度に戻るまでの時間Ｔ（立上り時
間）が８０ｎｓ以上のときにも、所定以上（０．２〜
１．０μｍ以上）の粒径には、結晶化されないことも確
かめられた。
光Ｌ1 をパルス状に照射することで、検出される検査光
Ｌ2 の強度は初めに減衰し、次いでレーザ光Ｌ1 を照射
する前の強度に戻るのであるが、減衰の下限からレーザ
光Ｌ1 の照射前の強度に戻るまでの時間Ｔ（立上り時
間）が８０ｎｓ以上のときにも、所定以上（０．２〜
１．０μｍ以上）の粒径には、結晶化されないことも確
かめられた。
【００４３】なお、反射光で検出する場合でも同様に図
３で示される様に検出器１５で検出される検査光Ｌ2 の
強度がレーザ光Ｌ1 の照射前の強度の１７０％以上に増
加しない場合にはレーザ光Ｌ1 の照射エネルギが低す
ぎ、アモルファスシリコン膜７が所定以上（０．２〜
１．０μｍ以上）の粒径に結晶化されず、更に増加の上
限からレーザ光Ｌ1 の照射前の強度に戻るまでの時間Ｔ
（立下り時間）が８０ｎｓ以上のときにも所定以上
（０．２〜１．０μｍ以上）の粒径に結晶化されないこ
とが確かめられた。
３で示される様に検出器１５で検出される検査光Ｌ2 の
強度がレーザ光Ｌ1 の照射前の強度の１７０％以上に増
加しない場合にはレーザ光Ｌ1 の照射エネルギが低す
ぎ、アモルファスシリコン膜７が所定以上（０．２〜
１．０μｍ以上）の粒径に結晶化されず、更に増加の上
限からレーザ光Ｌ1 の照射前の強度に戻るまでの時間Ｔ
（立下り時間）が８０ｎｓ以上のときにも所定以上
（０．２〜１．０μｍ以上）の粒径に結晶化されないこ
とが確かめられた。
【００４４】図４は、透過光で検出した場合の上記時間
Ｔ（立上り時間）と粒径との関係を示している。この図
から分かるように、立上り時間が長くなるにつれて粒径
が大きくなり、この傾向は立上り時間Ｔがほぼ８０ｎｓ
となるまでは継続する。しかし、８０ｎｓを過ぎると、
この粒径が急激に微細化することが確認された。そのた
め、そのため以上の様な実験の条件においては立上り時
間は８０ｎｓとしなければならない。
Ｔ（立上り時間）と粒径との関係を示している。この図
から分かるように、立上り時間が長くなるにつれて粒径
が大きくなり、この傾向は立上り時間Ｔがほぼ８０ｎｓ
となるまでは継続する。しかし、８０ｎｓを過ぎると、
この粒径が急激に微細化することが確認された。そのた
め、そのため以上の様な実験の条件においては立上り時
間は８０ｎｓとしなければならない。
【００４５】図２及び図３において、波形（ａ），
（ｂ）をとる場合には、上記時間Ｔは８０ｎｓ以下であ
り、（ｃ）をとる場合には上記時間Ｔは８０ｎｓ以上で
あった。（ｃ）の場合での結晶粒径を検査したところ、
０．０１〜０．０２μｍの微細な粒径となってしまい、
実用上で好ましい粒径である０．２〜１．０μｍの範囲
から外れてしまうことが確認された。
（ｂ）をとる場合には、上記時間Ｔは８０ｎｓ以下であ
り、（ｃ）をとる場合には上記時間Ｔは８０ｎｓ以上で
あった。（ｃ）の場合での結晶粒径を検査したところ、
０．０１〜０．０２μｍの微細な粒径となってしまい、
実用上で好ましい粒径である０．２〜１．０μｍの範囲
から外れてしまうことが確認された。
【００４６】つまり、（ｃ）の場合には（ａ）の場合の
ように照射エネルギーが低すぎることはないものの、高
すぎるために、結晶状態が微細な顆粒状に変化してしま
うと考えられる。このような結晶粒径では本発明での目
標である、平均電子移動度が１００（cm2 /S・V）以上の
大きさを有する多結晶半導体膜を得ることができないと
いう不具合がある。
ように照射エネルギーが低すぎることはないものの、高
すぎるために、結晶状態が微細な顆粒状に変化してしま
うと考えられる。このような結晶粒径では本発明での目
標である、平均電子移動度が１００（cm2 /S・V）以上の
大きさを有する多結晶半導体膜を得ることができないと
いう不具合がある。
【００４７】波形（ａ）の場合には、上記時間Ｔは８０
ｎｓ以下であるが、上述したように照射エネルギーが低
すぎるために、アモルファスシリコン膜７を０．２〜
１．０μｍの好ましい粒径にすることはできず、この範
囲より小さなものしか得ることはできない。従って上述
の不具合は、この条件でも発生してしまう。
ｎｓ以下であるが、上述したように照射エネルギーが低
すぎるために、アモルファスシリコン膜７を０．２〜
１．０μｍの好ましい粒径にすることはできず、この範
囲より小さなものしか得ることはできない。従って上述
の不具合は、この条件でも発生してしまう。
【００４８】以上のことから、上述した実験の条件にお
いては、透過光及びの反射光の場合ともに、アモルファ
スシリコン膜７が０．２〜１．０μｍの好ましい粒径に
結晶化されるためには、レーザ光Ｌ1 をパルス照射した
ときに、検査光Ｌ2 の強度がもつ変化量がレーザ光Ｌ1
の照射前の強度に対して０．７倍以上となる第１の条件
と、減衰の下限または増加の上限からレーザ光Ｌ1 の照
射前の強度に戻る時間が８０ｎｓ以下であるという第２
の条件を満足していればよいことになる。
いては、透過光及びの反射光の場合ともに、アモルファ
スシリコン膜７が０．２〜１．０μｍの好ましい粒径に
結晶化されるためには、レーザ光Ｌ1 をパルス照射した
ときに、検査光Ｌ2 の強度がもつ変化量がレーザ光Ｌ1
の照射前の強度に対して０．７倍以上となる第１の条件
と、減衰の下限または増加の上限からレーザ光Ｌ1 の照
射前の強度に戻る時間が８０ｎｓ以下であるという第２
の条件を満足していればよいことになる。
【００４９】このような条件を満たしているのが図２と
図３に（ｂ）で示す波形であるから、制御装置１１に設
けられた波形検出部１８で検出された波形を判定部１９
で上述した第１の条件と第２の条件とを満たしているか
否かを判定することで、アモルファスシリコン膜７の結
晶化の良否をレーザ光Ｌ1 の照射とほぼ同時に知ること
ができる。
図３に（ｂ）で示す波形であるから、制御装置１１に設
けられた波形検出部１８で検出された波形を判定部１９
で上述した第１の条件と第２の条件とを満たしているか
否かを判定することで、アモルファスシリコン膜７の結
晶化の良否をレーザ光Ｌ1 の照射とほぼ同時に知ること
ができる。
【００５０】アモルファスシリコン膜７の結晶化が最適
な粒径になるように行われていない場合には、その際の
アモルファスシリコン膜７の座標が記憶部２２に記憶さ
れるので、レーザ光Ｌ1 をアモルファスシリコン膜７の
全体に走査してアニールした後に、最適な粒径に結晶化
されていない箇所にレーザ光Ｌ1 を再度照射する。それ
によって、アモルファスシリコン膜７を全面に亘って最
適な粒径に結晶化することができる。
な粒径になるように行われていない場合には、その際の
アモルファスシリコン膜７の座標が記憶部２２に記憶さ
れるので、レーザ光Ｌ1 をアモルファスシリコン膜７の
全体に走査してアニールした後に、最適な粒径に結晶化
されていない箇所にレーザ光Ｌ1 を再度照射する。それ
によって、アモルファスシリコン膜７を全面に亘って最
適な粒径に結晶化することができる。
【００５１】即ち、アモルファスシリコン膜７をレーザ
光Ｌ1 を照射してアニールする際に、アモルファスシリ
コン膜７上のレーザ光Ｌ1 の照射部位に検査光Ｌ2 を同
時に照射し、その部位で反射又は透過した検査光Ｌ2 の
少なくともいづれか一方の強度の変化を波形として検出
し、レーザ光Ｌ1 の照射前の強度に戻るまでの時間も併
せて検出することで、レーザ光Ｌ1 によって照射された
部位のアニール状態の良否、即ち結晶性の良否を検出す
ることができる。
光Ｌ1 を照射してアニールする際に、アモルファスシリ
コン膜７上のレーザ光Ｌ1 の照射部位に検査光Ｌ2 を同
時に照射し、その部位で反射又は透過した検査光Ｌ2 の
少なくともいづれか一方の強度の変化を波形として検出
し、レーザ光Ｌ1 の照射前の強度に戻るまでの時間も併
せて検出することで、レーザ光Ｌ1 によって照射された
部位のアニール状態の良否、即ち結晶性の良否を検出す
ることができる。
【００５２】このような結晶性の良否は、上述したよう
にアモルファスシリコン膜７をアニールしながらインプ
ロセスで同時に検出できるので、その検出結果に応じて
即時にアニール条件を変更することができる。つまり、
ＣＶＤによる成膜の厚さにバラツキがあっても、レーザ
光Ｌ1 自身の出力変動をモニタリングするのではなく、
アニール部分を直接にモニタリングするため、ガラス基
板５にアニール不良が発生する領域を最小限にすること
ができるばかりか、アニール不良が発生しているにも拘
らず、ガラス基板５をフォトリソグラフィー工程等の次
工程に送ることを防止することができる。そして、この
不良箇所は再度アニールをすることで、所定の粒径に結
晶化することができる。
にアモルファスシリコン膜７をアニールしながらインプ
ロセスで同時に検出できるので、その検出結果に応じて
即時にアニール条件を変更することができる。つまり、
ＣＶＤによる成膜の厚さにバラツキがあっても、レーザ
光Ｌ1 自身の出力変動をモニタリングするのではなく、
アニール部分を直接にモニタリングするため、ガラス基
板５にアニール不良が発生する領域を最小限にすること
ができるばかりか、アニール不良が発生しているにも拘
らず、ガラス基板５をフォトリソグラフィー工程等の次
工程に送ることを防止することができる。そして、この
不良箇所は再度アニールをすることで、所定の粒径に結
晶化することができる。
【００５３】なお、上述した実施の形態では検査光Ｌ2
をレーザ光Ｌ1 とをガラス基板５に対して同じ方向から
ガラス基板５に照射していたが、変形例として検査光Ｌ
2 をレーザ光Ｌ1 とをガラス基板に対して異なる方向か
らガラス基板５に照射することも考えられる。
をレーザ光Ｌ1 とをガラス基板５に対して同じ方向から
ガラス基板５に照射していたが、変形例として検査光Ｌ
2 をレーザ光Ｌ1 とをガラス基板に対して異なる方向か
らガラス基板５に照射することも考えられる。
【００５４】この場合には、検査光Ｌ2 がアニール後の
冷却やそれによる溶融後の再凝固が早く進む、アモルフ
ァスシリコン膜７の下面（レーザ光Ｌ1 が照射が行われ
るのと反対面）から照射されるため、結晶粒径の変化が
早く検出することができる。
冷却やそれによる溶融後の再凝固が早く進む、アモルフ
ァスシリコン膜７の下面（レーザ光Ｌ1 が照射が行われ
るのと反対面）から照射されるため、結晶粒径の変化が
早く検出することができる。
【００５５】これは、図６に示すような本発明の実施形
態の変形例の装置で検出をすることができる。この装置
は、図１の装置における、第２のレーザ装置１２を移動
したものである。また、図７の装置のように光導波路Ｒ
1 ，Ｒ2 を用いてコンパクトな光学系にすることもでき
る。これらの装置で、符号が図１の装置と一緒の構成は
同様の作用を行なうものである。
態の変形例の装置で検出をすることができる。この装置
は、図１の装置における、第２のレーザ装置１２を移動
したものである。また、図７の装置のように光導波路Ｒ
1 ，Ｒ2 を用いてコンパクトな光学系にすることもでき
る。これらの装置で、符号が図１の装置と一緒の構成は
同様の作用を行なうものである。
【００５６】このようにしてガラス基板５に設けられた
アモルファスシリコン膜７がアニールされることによっ
て、このガラス基板５には多結晶半導体薄膜としてのポ
リシリコン膜が形成され、そして半導体装置としてのＴ
ＦＴが形成されることとなる。次いで、ガラス基板５は
液晶表示装置に組み立てられるのである。
アモルファスシリコン膜７がアニールされることによっ
て、このガラス基板５には多結晶半導体薄膜としてのポ
リシリコン膜が形成され、そして半導体装置としてのＴ
ＦＴが形成されることとなる。次いで、ガラス基板５は
液晶表示装置に組み立てられるのである。
【００５７】さて、ここでこれらのレーザアニール装置
によって製造された多結晶シリコンを用いたドライバー
モノリシック型の液晶表示装置について説明する。図８
は液晶表示装置３１を示す。なお、スペーサ、カラーフ
ィルタ、遮光膜及び偏光板等は不図示である。この液晶
表示装置３１のガラス基板５上には上記半導体装置とし
てのコプラナー型薄膜トランジスタが通常のフォトリソ
グラフィー工程等を経て各々形成される。つまりＰ型Ｔ
ＦＴ３２、Ｎ型ＴＦＴ３３及び画素ＴＦＴ３４が形成さ
れる。Ｐ型ＴＦＴ３２とＮ型ＴＦＴ３３は駆動部３５を
形成しており、画素ＴＦＴ３４は画素マトリクス部（表
示部）３６を形成している。
によって製造された多結晶シリコンを用いたドライバー
モノリシック型の液晶表示装置について説明する。図８
は液晶表示装置３１を示す。なお、スペーサ、カラーフ
ィルタ、遮光膜及び偏光板等は不図示である。この液晶
表示装置３１のガラス基板５上には上記半導体装置とし
てのコプラナー型薄膜トランジスタが通常のフォトリソ
グラフィー工程等を経て各々形成される。つまりＰ型Ｔ
ＦＴ３２、Ｎ型ＴＦＴ３３及び画素ＴＦＴ３４が形成さ
れる。Ｐ型ＴＦＴ３２とＮ型ＴＦＴ３３は駆動部３５を
形成しており、画素ＴＦＴ３４は画素マトリクス部（表
示部）３６を形成している。
【００５８】各ＴＦＴ３２〜３４は、アモルファスシリ
コン膜を上述したアニール方法によって、結晶化したシ
リコン膜（以下、ポリシリコン膜という）３７が所定の
形状でガラス基板５上に成膜されたアンダーコート６に
積層されている。このポリシリコン膜３７は電子が流れ
る通路となるチャネル領域３７ａと、Ｐ（リン）やＢ
（ボロン）等の不純物（ドナー／アクセプタ）がドープ
されたソース領域３７ｂ及びドレイン領域３７ｃに形成
されている。
コン膜を上述したアニール方法によって、結晶化したシ
リコン膜（以下、ポリシリコン膜という）３７が所定の
形状でガラス基板５上に成膜されたアンダーコート６に
積層されている。このポリシリコン膜３７は電子が流れ
る通路となるチャネル領域３７ａと、Ｐ（リン）やＢ
（ボロン）等の不純物（ドナー／アクセプタ）がドープ
されたソース領域３７ｂ及びドレイン領域３７ｃに形成
されている。
【００５９】ポリシリコン膜３７は、ゲート絶縁膜３８
によって覆われている。ゲート絶縁膜３８上にはゲート
電極３９が形成され、このゲート電極３９は層間絶縁膜
４１によって覆われている。そして、層間絶縁膜４１に
はコンタクトホールが設けられ、それを介してソース領
域３７ｂに接続されたソース電極４２ａ及びドレイン領
域３７ｃに接続されたドレイン電極４２ｂが形成されて
いる。さらに画素ＴＦＴ３４にはソース電極４２ａを介
してソース電極線（信号線）４３ａが接続されると共
に、ドレイン電極４２ｂを介してＩＴＯ（Indium Tin O
xide）膜からなる画素電極４３ｂが接続されている。な
お、ソース領域３７ｂとドレイン領域３７ｃとが入れ替
っても液晶表示装置３１の動作を行うことはできるのは
言うまでもない。
によって覆われている。ゲート絶縁膜３８上にはゲート
電極３９が形成され、このゲート電極３９は層間絶縁膜
４１によって覆われている。そして、層間絶縁膜４１に
はコンタクトホールが設けられ、それを介してソース領
域３７ｂに接続されたソース電極４２ａ及びドレイン領
域３７ｃに接続されたドレイン電極４２ｂが形成されて
いる。さらに画素ＴＦＴ３４にはソース電極４２ａを介
してソース電極線（信号線）４３ａが接続されると共
に、ドレイン電極４２ｂを介してＩＴＯ（Indium Tin O
xide）膜からなる画素電極４３ｂが接続されている。な
お、ソース領域３７ｂとドレイン領域３７ｃとが入れ替
っても液晶表示装置３１の動作を行うことはできるのは
言うまでもない。
【００６０】上述のような構成の半導体装置が形成され
たガラス基板５の上方には、下面にＩＴＯ膜からなる対
向画素電極（共通電極）５１が設けられた対向ガラス基
板５２が図示しないスペーサを介して所定間隔で配置さ
れている。そして、これらのガラス基板５と対向ガラス
基板５２との間に存する画素マトリクス部３６を形成す
る空間の周縁部は、シール剤により封止されている。こ
れにより形成された密封空間部には液晶５３が充填され
ている。なお液晶５３の充填は、このシール剤による封
止前に液晶５３をガラス基板５または対向ガラス基板５
２上に滴下した後にガラス基板５と対向ガラス基板５２
とを張り合わせて行っても良いし、このシール剤による
封止後にシール剤の注入口から液晶５３を前記密封空間
部中に注入もしくは真空吸引して行っても良い。更に、
画素マトリクス部３６に対応するガラス基板５と対向ガ
ラス基板５２には液晶５３を挟み込む形でポリイミドに
よる配向膜５４が形成されている。また図７に示す様に
ゲート電極３９にはゲート電極線（走査線）５５が接続
されている。
たガラス基板５の上方には、下面にＩＴＯ膜からなる対
向画素電極（共通電極）５１が設けられた対向ガラス基
板５２が図示しないスペーサを介して所定間隔で配置さ
れている。そして、これらのガラス基板５と対向ガラス
基板５２との間に存する画素マトリクス部３６を形成す
る空間の周縁部は、シール剤により封止されている。こ
れにより形成された密封空間部には液晶５３が充填され
ている。なお液晶５３の充填は、このシール剤による封
止前に液晶５３をガラス基板５または対向ガラス基板５
２上に滴下した後にガラス基板５と対向ガラス基板５２
とを張り合わせて行っても良いし、このシール剤による
封止後にシール剤の注入口から液晶５３を前記密封空間
部中に注入もしくは真空吸引して行っても良い。更に、
画素マトリクス部３６に対応するガラス基板５と対向ガ
ラス基板５２には液晶５３を挟み込む形でポリイミドに
よる配向膜５４が形成されている。また図７に示す様に
ゲート電極３９にはゲート電極線（走査線）５５が接続
されている。
【００６１】上記の半導体装置を有する液晶表示装置３
１は、上述したアニール方法によって結晶化されたポリ
シリコン膜３７によって形成されている。このアニール
方法によれば、アモルファスシリコン膜７の結晶化状態
をアニール中に検出することができ、その結晶化状態が
最適でなかった部分に関しては、アニール中にその部分
の座標を記憶しその座標データによって再び最適な条件
でアニールすることができる。
１は、上述したアニール方法によって結晶化されたポリ
シリコン膜３７によって形成されている。このアニール
方法によれば、アモルファスシリコン膜７の結晶化状態
をアニール中に検出することができ、その結晶化状態が
最適でなかった部分に関しては、アニール中にその部分
の座標を記憶しその座標データによって再び最適な条件
でアニールすることができる。
【００６２】よって、最適な粒径で結晶化されていない
ようなポリシリコン膜３７を用いて半導体装置が形成さ
れることはないので、この半導体装置を組み込んだ液晶
表示装置３１の歩留まりを結果として向上させることが
できる。
ようなポリシリコン膜３７を用いて半導体装置が形成さ
れることはないので、この半導体装置を組み込んだ液晶
表示装置３１の歩留まりを結果として向上させることが
できる。
【００６３】この発明は上述の実施形態に限定されるも
のではなく、発明の趣旨を逸脱しない範囲で種々に変形
が可能である。例えば、上述の実施の形態においては、
検査光Ｌ2 について、ガラス基板５に対する透過光と反
射光との双方を採取しているが、透過光と反射光とは強
度波形が逆になるだけで、その形状はぼぼ同じであるた
め、どちらか一方のみでもアニール状態の良否はもちろ
ん判定が可能である。
のではなく、発明の趣旨を逸脱しない範囲で種々に変形
が可能である。例えば、上述の実施の形態においては、
検査光Ｌ2 について、ガラス基板５に対する透過光と反
射光との双方を採取しているが、透過光と反射光とは強
度波形が逆になるだけで、その形状はぼぼ同じであるた
め、どちらか一方のみでもアニール状態の良否はもちろ
ん判定が可能である。
【００６４】また、第１の検出器１５または第２の検出
器１７で検出される光の波形と最適なアニール状態と
は、基本的には上述したように検査光の検出強度変化と
立上り時間または立下り時間とによって、定めることが
できる。
器１７で検出される光の波形と最適なアニール状態と
は、基本的には上述したように検査光の検出強度変化と
立上り時間または立下り時間とによって、定めることが
できる。
【００６５】しかしながら、そのときの条件はアモルフ
ァスシリコン膜７の膜厚やアンダーコート６の膜厚や材
質によって変化する。従って、アニールするアモルファ
スシリコン膜７の膜厚やアンダーコート６の膜厚や材質
に応じて上述した判定条件の数値を変える必要はある。
ァスシリコン膜７の膜厚やアンダーコート６の膜厚や材
質によって変化する。従って、アニールするアモルファ
スシリコン膜７の膜厚やアンダーコート６の膜厚や材質
に応じて上述した判定条件の数値を変える必要はある。
【００６６】そして本発明の実施の形態においては多結
晶シリコンの製造方法としてエキシマレーザ光の１ショ
ット毎に検出器１５または検出器１７で検出される光の
波形からアニール状態を判別している様な説明となって
いるが、それには限られない。レーザ光Ｌ1 の形作るラ
インビームの幅よりも検査光Ｌ2 のビームスポット径は
小さく設定されるが、例えばラインビームの幅を３００
μｍ、ビームスポット径を３０μｍとおき、ラインビー
ムを３０μｍのピッチでレーザ光Ｌ1 の１ショット毎に
走査する。その場合には、アモルファスシリコン膜７の
所定の部位は１０ショットのレーザ光Ｌ1 の照射を受け
ることとなる。その場合でも全てのショット毎にアニー
ル状態を判別するだけでなく、少なくとも最後のショッ
トに対するアニール状態を判別できればよい。最後のシ
ョットにより与えられるエネルギーがアモルファスシリ
コン膜７の溶融及び再凝固に最も大きな影響を与えるも
のだからである。
晶シリコンの製造方法としてエキシマレーザ光の１ショ
ット毎に検出器１５または検出器１７で検出される光の
波形からアニール状態を判別している様な説明となって
いるが、それには限られない。レーザ光Ｌ1 の形作るラ
インビームの幅よりも検査光Ｌ2 のビームスポット径は
小さく設定されるが、例えばラインビームの幅を３００
μｍ、ビームスポット径を３０μｍとおき、ラインビー
ムを３０μｍのピッチでレーザ光Ｌ1 の１ショット毎に
走査する。その場合には、アモルファスシリコン膜７の
所定の部位は１０ショットのレーザ光Ｌ1 の照射を受け
ることとなる。その場合でも全てのショット毎にアニー
ル状態を判別するだけでなく、少なくとも最後のショッ
トに対するアニール状態を判別できればよい。最後のシ
ョットにより与えられるエネルギーがアモルファスシリ
コン膜７の溶融及び再凝固に最も大きな影響を与えるも
のだからである。
【００６７】更に本発明の実施の形態で得られる多結晶
シリコンによって製造される半導体装置として単一のゲ
ート電極を持つコプラナー型ＴＦＴを例に説明したが、
言うまでもなくデュアルゲートのコプラナー型ＴＦＴで
も良く、スタガー型ＴＦＴ及び逆スタガー型ＴＦＴでも
良い。さらにアモルファスシリコンをポリ化して用いる
ものであればＣＭＯＳやバイポーラトランジスタ，静電
誘導トランジスタ，ＳＲＡＭ，ＤＲＡＭ等に代表される
他種類の半導体装置に用いてもよいのはもちろんであ
る。本発明の目的とするところはアモルファスシリコン
を良好にポリ化する点にあるからである。
シリコンによって製造される半導体装置として単一のゲ
ート電極を持つコプラナー型ＴＦＴを例に説明したが、
言うまでもなくデュアルゲートのコプラナー型ＴＦＴで
も良く、スタガー型ＴＦＴ及び逆スタガー型ＴＦＴでも
良い。さらにアモルファスシリコンをポリ化して用いる
ものであればＣＭＯＳやバイポーラトランジスタ，静電
誘導トランジスタ，ＳＲＡＭ，ＤＲＡＭ等に代表される
他種類の半導体装置に用いてもよいのはもちろんであ
る。本発明の目的とするところはアモルファスシリコン
を良好にポリ化する点にあるからである。
【００６８】
【発明の効果】本発明によれば、アニール処理の最中に
結晶性が適性か否かを知ることができ、最適なアニール
処理のための指標を得ることがインプロセスにて可能と
なる。そして、適正な結晶化が図られていない箇所を再
アニール処理するので、一様な結晶化がなされた良質な
多結晶シリコンを製造でき、それにより動作特性の良好
な半導体装置及び液晶表示装置の製造が可能となる。
結晶性が適性か否かを知ることができ、最適なアニール
処理のための指標を得ることがインプロセスにて可能と
なる。そして、適正な結晶化が図られていない箇所を再
アニール処理するので、一様な結晶化がなされた良質な
多結晶シリコンを製造でき、それにより動作特性の良好
な半導体装置及び液晶表示装置の製造が可能となる。
【図１】この発明の一実施形態のアニール装置を示す全
体構成図。
体構成図。
【図２】アニール時にガラス基板を透過した検査光の強
度を示す波形図。
度を示す波形図。
【図３】アニール時にガラス基板を反射した検査光の強
度を示す波形図。
度を示す波形図。
【図４】透過光の測定による立上り時間と結晶の粒径と
の関係を表すグラフ。
の関係を表すグラフ。
【図５】アンダーコートを介してアモルファスシリコン
膜が成膜されているガラス基板の部分断面図。
膜が成膜されているガラス基板の部分断面図。
【図６】この発明の一実施形態のアニール装置に係る変
形例を示す全体構成図。
形例を示す全体構成図。
【図７】この発明の一実施形態のアニール装置に係る他
の変形例を示す全体構成図。
の変形例を示す全体構成図。
【図８】この発明の一実施形態の液晶表示装置の一部分
を示す断面図。
を示す断面図。
【図９】図８の液晶表示装置における画素マトリクス部
の上面図。
の上面図。
１…第１のレーザ装置，２…反射ミラー，３…アッテネ
ータ，４…ホモジナイザ ５…ガラス基板，６…アンダーコート，７…アモルファ
スシリコン膜 ８…ステージ，９…駆動源，１１…制御装置，１２…第
２のレーザ装置 １３，１４，１６…レンズ，１５…第１の検出器，１７
…第２の検出器 １８…波形検出部，１９…判定部，２１…司令部，２２
…記憶部 ３１…液晶表示装置，３２…Ｐ型ＴＦＴ，３３…Ｎ型Ｔ
ＦＴ，３４…画素ＴＦＴ ３５…駆動部，３６…画素マトリクス部，３７…ポリシ
リコン膜 ３８…ゲート絶縁膜，３９…ゲート電極，４１…層間絶
縁膜 ５１…対向画素電極，５２…対向ガラス基板，５３…液
晶，５４…配向膜 ５５…ゲート電極線
ータ，４…ホモジナイザ ５…ガラス基板，６…アンダーコート，７…アモルファ
スシリコン膜 ８…ステージ，９…駆動源，１１…制御装置，１２…第
２のレーザ装置 １３，１４，１６…レンズ，１５…第１の検出器，１７
…第２の検出器 １８…波形検出部，１９…判定部，２１…司令部，２２
…記憶部 ３１…液晶表示装置，３２…Ｐ型ＴＦＴ，３３…Ｎ型Ｔ
ＦＴ，３４…画素ＴＦＴ ３５…駆動部，３６…画素マトリクス部，３７…ポリシ
リコン膜 ３８…ゲート絶縁膜，３９…ゲート電極，４１…層間絶
縁膜 ５１…対向画素電極，５２…対向ガラス基板，５３…液
晶，５４…配向膜 ５５…ゲート電極線
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ｇ (72)発明者 榎波 龍雄 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (14)
- 【請求項１】 基板上に形成された非晶質シリコンへレ
ーザ光を照射しながら前記基板に対して相対的に所定距
離だけ走査させる工程と、このレーザ光の照射により前
記非晶質シリコンを多結晶化する工程と、前記基板上へ
の前記レーザ光の照射部位に検査光を照射しその反射光
または透過光を検出することで前記非晶質シリコンの多
結晶化が所定の条件で行われているかをモニタする工程
とを有する多結晶シリコンの製造方法において、 前記非晶質シリコンの多結晶化が所定の条件で行われて
いるかをモニタする工程は、前記レーザ光の照射前にお
いて検出された前記反射光または前記透過光の強度と前
記レーザ光の照射中において検出された前記反射光また
は前記透過光の強度との差を検出する工程と、 この光の強度の差が最大になったときから前記反射光ま
たは前記透過光の強度が前記レーザ光の照射前における
前記反射光または前記透過光の強度に戻るまでの経過時
間を検出する工程とを有することを特徴とする多結晶シ
リコンの製造方法。 - 【請求項２】 前記検査光は、前記基板を介して前記レ
ーザ光の照射と反対方向から照射することを特徴とする
請求項１に記載の多結晶シリコンの製造方法。 - 【請求項３】 前記非晶質シリコンを多結晶化する工程
は、前記非晶質シリコンの多結晶化が前記所定の条件で
行われているかをモニタする工程において前記所定の条
件に適合しなかった部位がある場合にこの部位を改めて
多結晶化する工程を有することを特徴とする請求項１ま
たは請求項２に記載の多結晶シリコンの製造方法。 - 【請求項４】 前記所定の条件は、検出された前記反射
光または前記透過光の強度の差が前記レーザ光の照射前
における前記反射光または前記透過光の強度に対して
０．７倍以上であり且つこの光の強度の差が最大になっ
たときから前記反射光または前記透過光の強度が前記レ
ーザ光の照射前における前記反射光または前記透過光の
強度に戻るまでの経過時間が８０ｎｓ以下であることを
特徴とする請求項１乃至請求項３のうちのいずれか１項
に記載の多結晶シリコンの製造方法。 - 【請求項５】 基板上に形成された非晶質シリコンへレ
ーザ光を照射しながら前記基板に対して相対的に所定距
離だけ走査させる工程と、このレーザ光の照射により前
記非晶質シリコンを多結晶化する工程と、前記基板上へ
の前記レーザ光の照射部位に検査光を照射しその反射光
または透過光を検出することで前記非晶質シリコンの多
結晶化が所定の条件で行われているかをモニタする工程
と、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜
上にゲート電極を形成する工程と、多結晶化されたシリ
コンにソース領域及びドレイン領域を形成する工程と、
前記ゲート電極上を含む領域に層間絶縁膜を形成する工
程と、前記ソース領域及び前記ドレイン領域上の前記層
間絶縁膜にコンタクトホールを形成する工程と、前記ソ
ース領域上に形成されたコンタクトホールを介して前記
ソース領域に接続するようにソース電極を形成し、前記
ドレイン領域上に形成されたコンタクトホールを介して
前記ドレイン領域に接続するように形成されたドレイン
電極を形成する工程とを有する半導体装置の製造方法に
おいて、 前記非晶質シリコンの多結晶化が所定の条件で行われて
いるかをモニタする工程は、前記レーザ光の照射前にお
いて検出された前記反射光または前記透過光の強度と前
記レーザ光の照射中において検出された前記反射光また
は前記透過光の強度との差を検出する工程と、この光の
強度の差が最大になったときから前記反射光または前記
透過光の強度が前記レーザ光の照射前における前記反射
光または前記透過光の強度に戻るまでの経過時間を検出
する工程とを有することを特徴とする半導体装置の製造
方法。 - 【請求項６】 前記検査光は、前記基板を介して前記レ
ーザ光の照射と反対方向から照射することを特徴とする
請求項５に記載の半導体装置の製造方法。 - 【請求項７】 前記非晶質シリコンを多結晶化する工程
は、前記非晶質シリコンの多結晶化が前記所定の条件で
行われているかをモニタする工程において前記所定の条
件に適合しなかった部位がある場合にこの部位を改めて
多結晶化する工程を有することを特徴とする請求項５ま
たは請求項６に記載の半導体装置の製造方法。 - 【請求項８】 前記所定の条件は、検出された前記反射
光または前記透過光の強度の差が前記レーザ光の照射前
における前記反射光または前記透過光の強度に対して
０．７倍以上であり且つこの光の強度の差が最大になっ
たときから前記反射光または前記透過光の強度が前記レ
ーザ光の照射前における前記反射光または前記透過光の
強度に戻るまでの経過時間が８０ｎｓ以下であることを
特徴とする請求項５乃至請求項７のうちのいずれか１項
に記載の半導体装置の製造方法。 - 【請求項９】 第１の基板上に形成された非晶質シリコ
ンへレーザ光を照射しながら前記第１の基板に対して相
対的に所定距離だけ走査させて前記非晶質シリコンを多
結晶化する工程と、前記第１の基板上への前記レーザ光
の照射部位に検査光を照射しその反射光または透過光を
検出することで前記非晶質シリコンの多結晶化が所定の
条件で行われているかをモニタする工程と、前記第１の
基板上に走査線及びゲート電極を形成する工程と、前記
第１の基板上に信号線、ドレイン電極、及びソース電極
を形成する工程と、前記ドレイン電極または前記ソース
電極に接続するように画素電極を形成する工程と、第２
の基板上に共通電極を形成する工程と、前記第１の基板
と前記第２の基板との間に液晶を介在させて封止する工
程とを有する液晶表示装置の製造方法において、 前記非晶質シリコンを多結晶化する工程は、前記基板に
対する前記レーザ光の照射部位にに検査光を照射しその
反射光または透過光を検出する工程と、 前記レーザ光の照射前において検出された前記反射光ま
たは前記透過光の強度と前記レーザ光の照射中において
検出された前記反射光または前記透過光の強度との差及
びこの光の強度の差が最大になったときから前記反射光
または前記透過光の強度が前記レーザ光の照射前におけ
る前記反射光または前記透過光の強度に戻るまでの経過
時間を検出し、前記非晶質シリコンの多結晶化が所定の
条件で行われているかをモニタする工程とを有すること
を特徴とする液晶表示装置の製造方法。 - 【請求項１０】 前記検査光は、前記基板を介して前記
レーザ光の照射と反対方向から照射することを特徴とす
る請求項９記載の液晶表示装置の製造方法。 - 【請求項１１】 前記多結晶シリコンを形成する工程
は、前記非晶質シリコンの多結晶化が前記所定の条件で
行われているかをモニタする工程において前記所定の条
件に適合しなかった部位がある場合にこの部位を改めて
多結晶化する工程を有することを特徴とする請求項９ま
たは請求項１０に記載の液晶表示装置の製造方法。 - 【請求項１２】 前記所定の条件は、検出された前記反
射光または前記透過光の強度の差が前記レーザ光の照射
前における前記反射光または前記透過光の強度に対して
０．７倍以上であり且つこの光の強度の差が最大になっ
たときから前記反射光または前記透過光の強度が前記レ
ーザ光の照射前における前記反射光または前記透過光の
強度に戻るまでの経過時間が８０ｎｓ以下であることを
特徴とする請求項９乃至請求項１１のうちのいずれか１
項に記載の液晶表示装置の製造方法。 - 【請求項１３】 被処理物上に形成された非晶質半導体
膜に対してレーザ光を出射しこの非晶質半導体膜を多結
晶化する第１のレーザ光源と、 前記非晶質半導体膜における前記レーザ光により照射さ
れる部位を照射する検査光を出射する第２のレーザ光源
と、 これらのレーザ光源から出射された各々の光が導入され
るとともに内部に前記被処理物が設置されるチャンバ
と、 前記検査光の照射部位からの反射光または透過光の強度
を検出する光検出手段と、 前記レーザ光の照射前において検出された前記反射光ま
たは前記透過光の強度と前記レーザ光の照射中において
検出された前記反射光または前記透過光の強度との差を
検出する光強度差検出手段と、 この光の強度の差が最大になったときから前記反射光ま
たは前記透過光の強度が前記レーザ光の照射前における
前記反射光または前記透過光の強度に戻るまでの経過時
間を検出する経過時間検出手段と、 これらの検出手段によって検出された結果に基づいて前
記非晶質半導体膜の結晶化度合を判定する判定手段と、 前記被処理物に対して前記レーザ光及び前記検査光を相
対的に走査させる走査手段とを有することを特徴とする
レーザアニール装置。 - 【請求項１４】 前記第１のレーザ装置と前記第２のレ
ーザ装置とは、前記被処理物を介して対向配置されてい
ることを特徴とする請求項１３に記載のレーザアニール
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24494097A JPH10144621A (ja) | 1996-09-10 | 1997-09-10 | 多結晶シリコンの製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-239397 | 1996-09-10 | ||
| JP23939796 | 1996-09-10 | ||
| JP24494097A JPH10144621A (ja) | 1996-09-10 | 1997-09-10 | 多結晶シリコンの製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10144621A true JPH10144621A (ja) | 1998-05-29 |
Family
ID=26534230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24494097A Pending JPH10144621A (ja) | 1996-09-10 | 1997-09-10 | 多結晶シリコンの製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10144621A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002305146A (ja) * | 2001-04-06 | 2002-10-18 | Seiko Epson Corp | 薄膜半導体装置の製造方法および製造装置 |
| JP2003173984A (ja) * | 2001-12-04 | 2003-06-20 | Toshiba Ceramics Co Ltd | 半導体ウエハの欠陥消去装置及び半導体ウエハのアニ−ル方法 |
| JP2005277062A (ja) * | 2004-03-24 | 2005-10-06 | Hitachi Ltd | 半導体薄膜の製造方法 |
| JP2005311327A (ja) * | 2004-03-25 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | レーザ照射装置および当該レーザ照射装置を用いた半導体装置の作製方法 |
| JP2006019408A (ja) * | 2004-06-30 | 2006-01-19 | Au Optronics Corp | レーザー結晶シリコンの検査方法及びその装置 |
| CN1315170C (zh) * | 2002-08-29 | 2007-05-09 | 株式会社液晶先端技术开发中心 | 结晶化状态的原位置监测方法 |
| JP2007123419A (ja) * | 2005-10-26 | 2007-05-17 | Sharp Corp | 半導体デバイスの製造方法および製造装置 |
| JP2007158372A (ja) * | 2007-02-06 | 2007-06-21 | Advanced Display Inc | 半導体装置の製造方法および製造装置 |
| US7473657B2 (en) | 2005-02-28 | 2009-01-06 | Nec Lcd Technologies, Ltd. | Laser irradiation method and apparatus for forming a polycrystalline silicon film |
| JP2009158822A (ja) * | 2007-12-27 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | 半導体層の評価方法及び半導体基板の作製方法 |
| CN102192908A (zh) * | 2010-03-15 | 2011-09-21 | 株式会社日立高新技术 | 多晶硅薄膜检查方法及其装置 |
| CN102401790A (zh) * | 2010-09-07 | 2012-04-04 | 三星移动显示器株式会社 | 多晶硅膜检测装置以及检测方法 |
| US8216879B2 (en) | 2008-05-12 | 2012-07-10 | Canon Kabushiki Kaisha | Method for manufacturing semiconductor device or apparatus, and apparatus for manufacturing the same |
| CN102788805A (zh) * | 2011-05-19 | 2012-11-21 | 株式会社日立高新技术 | 多晶硅薄膜检查方法及其装置 |
| WO2018037756A1 (ja) * | 2016-08-24 | 2018-03-01 | 株式会社日本製鋼所 | レーザアニール装置、結晶化膜付き基板の検査方法、及び半導体装置の製造方法 |
| US11114300B2 (en) | 2016-08-24 | 2021-09-07 | The Japan Steel Works, Ltd. | Laser annealing apparatus, inspection method of substrate with crystallized film, and manufacturing method of semiconductor device |
-
1997
- 1997-09-10 JP JP24494097A patent/JPH10144621A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002305146A (ja) * | 2001-04-06 | 2002-10-18 | Seiko Epson Corp | 薄膜半導体装置の製造方法および製造装置 |
| JP2003173984A (ja) * | 2001-12-04 | 2003-06-20 | Toshiba Ceramics Co Ltd | 半導体ウエハの欠陥消去装置及び半導体ウエハのアニ−ル方法 |
| CN1315170C (zh) * | 2002-08-29 | 2007-05-09 | 株式会社液晶先端技术开发中心 | 结晶化状态的原位置监测方法 |
| JP2005277062A (ja) * | 2004-03-24 | 2005-10-06 | Hitachi Ltd | 半導体薄膜の製造方法 |
| US7981701B2 (en) * | 2004-03-24 | 2011-07-19 | Hitachi Displays, Ltd. | Semiconductor thin film manufacturing method |
| JP4568000B2 (ja) * | 2004-03-24 | 2010-10-27 | 株式会社 日立ディスプレイズ | 半導体薄膜の製造方法 |
| JP2005311327A (ja) * | 2004-03-25 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | レーザ照射装置および当該レーザ照射装置を用いた半導体装置の作製方法 |
| JP4537131B2 (ja) * | 2004-06-30 | 2010-09-01 | 友達光電股▲ふん▼有限公司 | レーザー結晶シリコンの検査方法及びその装置 |
| JP2006019408A (ja) * | 2004-06-30 | 2006-01-19 | Au Optronics Corp | レーザー結晶シリコンの検査方法及びその装置 |
| US7473657B2 (en) | 2005-02-28 | 2009-01-06 | Nec Lcd Technologies, Ltd. | Laser irradiation method and apparatus for forming a polycrystalline silicon film |
| JP2007123419A (ja) * | 2005-10-26 | 2007-05-17 | Sharp Corp | 半導体デバイスの製造方法および製造装置 |
| JP2007158372A (ja) * | 2007-02-06 | 2007-06-21 | Advanced Display Inc | 半導体装置の製造方法および製造装置 |
| JP2009158822A (ja) * | 2007-12-27 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | 半導体層の評価方法及び半導体基板の作製方法 |
| US8216879B2 (en) | 2008-05-12 | 2012-07-10 | Canon Kabushiki Kaisha | Method for manufacturing semiconductor device or apparatus, and apparatus for manufacturing the same |
| CN102192908A (zh) * | 2010-03-15 | 2011-09-21 | 株式会社日立高新技术 | 多晶硅薄膜检查方法及其装置 |
| KR101273739B1 (ko) * | 2010-03-15 | 2013-06-12 | 가부시키가이샤 히다치 하이테크놀로지즈 | 다결정 실리콘 박막 검사 방법 및 그 장치 |
| CN102401790A (zh) * | 2010-09-07 | 2012-04-04 | 三星移动显示器株式会社 | 多晶硅膜检测装置以及检测方法 |
| CN102788805A (zh) * | 2011-05-19 | 2012-11-21 | 株式会社日立高新技术 | 多晶硅薄膜检查方法及其装置 |
| WO2018037756A1 (ja) * | 2016-08-24 | 2018-03-01 | 株式会社日本製鋼所 | レーザアニール装置、結晶化膜付き基板の検査方法、及び半導体装置の製造方法 |
| US11114300B2 (en) | 2016-08-24 | 2021-09-07 | The Japan Steel Works, Ltd. | Laser annealing apparatus, inspection method of substrate with crystallized film, and manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10144621A (ja) | 多結晶シリコンの製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置 | |
| US5767003A (en) | Thin film semiconductor device manufacturing method | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| US6341042B1 (en) | Laser radiating apparatus and methods for manufacturing a polycrystalline semiconductor film and a liquid crystal display device | |
| JP4413569B2 (ja) | 表示パネルの製造方法及び表示パネル | |
| US6248606B1 (en) | Method of manufacturing semiconductor chips for display | |
| JP3342387B2 (ja) | 半導体膜の評価方法、評価装置及び形成方法 | |
| US20050282364A1 (en) | Method of fabricating a semiconductor thin film and semiconductor thin film fabrication apparatus | |
| JPH09321310A (ja) | 半導体装置の製造方法 | |
| US7723135B2 (en) | Manufacturing method of display device | |
| JPH11121378A (ja) | 多結晶半導体膜の製造方法、半導体装置の製造方法、液晶表示装置の製造方法、及びレーザアニール装置 | |
| US6451636B1 (en) | Semiconductor device and display device having laser-annealed semiconductor element | |
| US7981701B2 (en) | Semiconductor thin film manufacturing method | |
| JP3025408B2 (ja) | 半導体素子の製造方法 | |
| US6897166B2 (en) | Method of fabricating semiconductor device and system of fabricating semiconductor device | |
| JPH11283933A (ja) | レ―ザ照射装置，非単結晶半導体膜の製造方法及び液晶表示装置の製造方法 | |
| JP4659930B2 (ja) | 多結晶半導体膜の製造方法及びレーザアニール装置 | |
| JP2011165717A (ja) | 表示装置及び表示装置の製造方法 | |
| US9099386B2 (en) | Laser annealing method, laser annealing apparatus, and method for manufacturing thin film transistor | |
| JP2603418B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JP2002009012A (ja) | 液晶表示装置の製造方法およびレーザアニール装置 | |
| KR100782769B1 (ko) | 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법 | |
| JP4354015B2 (ja) | 半導体装置の製造方法 | |
| JP2000133614A (ja) | 薄膜の結晶化方法およびその装置 | |
| JP5236929B2 (ja) | レーザアニール方法 |