JPH0997909A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH0997909A
JPH0997909A JP25131895A JP25131895A JPH0997909A JP H0997909 A JPH0997909 A JP H0997909A JP 25131895 A JP25131895 A JP 25131895A JP 25131895 A JP25131895 A JP 25131895A JP H0997909 A JPH0997909 A JP H0997909A
Authority
JP
Japan
Prior art keywords
thin film
film transistors
liquid crystal
film transistor
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25131895A
Other languages
English (en)
Other versions
JP3256110B2 (ja
Inventor
Seishi Ozekawa
征志 小瀬川
Toshihiro Yamashita
俊弘 山下
裕 ▲高▼藤
Yutaka Takato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25131895A priority Critical patent/JP3256110B2/ja
Priority to US08/719,442 priority patent/US6028580A/en
Publication of JPH0997909A publication Critical patent/JPH0997909A/ja
Application granted granted Critical
Publication of JP3256110B2 publication Critical patent/JP3256110B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 駆動回路一体型のアクティブマトリクス型液
晶表示装置において、駆動回路のバッファを構成する薄
膜トランジスタの不良に起因する線欠陥を容易に修正で
きるようにし、液晶表示装置の良品率を向上させる。 【解決手段】 映像信号駆動回路や走査信号駆動回路の
バッファ１０が、各々並列に接続された複数のＰチャネ
ル薄膜トランジスタＴｒＰ1 〜ＴｒＰ3 、Ｎチャネル薄
膜トランジスタＴｒＮ1 〜ＴｒＮ3 を備えると共に、各
薄膜トランジスタＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1 〜Ｔｒ
Ｎ3 に接続された電源線１５・１６、出力線１７は、主
配線部１５ａ・１６ａ・１７ａと、これらから分岐し、
これらとコンタクト１９との間に設けられた分岐配線部
１５ｂ・１６ｂ・１７ｂとからなる配線パターンで形成
されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の表示画素部
が形成された基板上に、これら表示画素部を駆動する駆
動回路が形成された駆動回路一体型の液晶表示装置に関
するものである。
【０００２】
【従来の技術】駆動回路一体型のアクティブマトリクス
型液晶表示装置では、複数の表示画素部と共に、これら
の表示画素部を制御する画素用薄膜トランジスタが設け
られた基板上に、画素用薄膜トランジスタを点順次に駆
動する映像信号駆動回路と走査信号駆動回路とが形成さ
れている。
【０００３】このような駆動回路一体型のアクティブマ
トリクス型液晶表示装置は、本発明の説明図である図２
を参照して説明すると、液晶層からなる表示画素部３を
制御する画素用薄膜トランジスタ４のソース側に、映像
信号駆動回路１からの映像信号線７が接続される一方、
ゲート側に、走査信号駆動回路２からの走査信号線６が
接続されている。尚、５は補助容量である。
【０００４】上記の映像信号駆動回路１は、シフトレジ
スタ９と、バッファ１０と、アナログスイッチ１１とを
備え、また、走査信号駆動回路２は、シフトレジスタ９
と、バッファ１０とを備えている。
【０００５】従来、映像信号駆動回路１や走査信号駆動
回路２に搭載されるバッファは、例えば図１３に示すバ
ッファ６２のように、高電位電源Ｖｄｄと低電位電源Ｖ
ｓｓとの間に、Ｐチャネル薄膜トランジスタ６０とＮチ
ャネル薄膜トランジスタ６１とが直列に接続されてなる
構成が用いられている。
【０００６】ところが、このようなバッファ６２を備え
た液晶表示装置では、バッファ６２を構成する薄膜トラ
ンジスタ６０・６１の故障に起因する線欠陥が発生し易
く、パネル良品率の向上が図れないといった問題点を有
している。
【０００７】つまり、走査信号駆動回路２に備えられた
上記バッファ６２において、薄膜トランジスタ６０・６
１の何れか一方に不良が発生すると、この不良薄膜トラ
ンジスタに走査信号線６で結線されている画素用薄膜ト
ランジスタ４に正常な信号が入力されない。すると、そ
の走査信号線６上にある表示画素部３が正常に点灯せ
ず、線状の欠陥が生じることとなる。
【０００８】尚、バッファ６２を構成する薄膜トランジ
スタ６０・６１の不良発生原因としては、ダストや静電
気などが考えられ、静電破壊防止に関連して、特開平６
−２６０６５０号公報には、薄膜トランジスタにおける
静電気に弱い薄膜半導体領域の端部を、真性半導体や、
チャネル形成領域と同じ導電体にすることによって、こ
の部分の耐圧を上げ、薄膜トランジスタ全体の耐圧を上
げる方法が開示されている。しかしながら、これでは、
薄膜トランジスタの不良は起こり難く成るものの、不良
発生を完全に無くすことは不可能である。
【０００９】一方、特開平６−１２３８９６号公報に
は、水素化処理による薄膜トランジスタの特性向上を目
的として、バッファを構成する薄膜トランジスタを複数
並列に接続することが開示されている。図１４に、薄膜
トランジスタの並列接続を、映像信号書き込みスイッチ
用薄膜トランジスタを例として示す。図において、６３
が薄膜トランジスタであり、６４が映像信号線入力、６
５がゲート信号であるシフトレジスタ出力を入力するシ
フトレジスタ出力線、６６が映像信号線出力である。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな単純な並列接続では、レーザ等を用いて不良が発生
した薄膜トランジスタ６３を切り離す場合、図において
ハッチングにて示す、映像信号線入力６４や映像信号線
出力６６とシフトレジスタ出力線６５との狭い間の半導
体層を切断する必要があり、切断時にシフトレジスタ出
力線６５を傷つける虞れが多分にあり、バッファの修正
による良品率の向上は望めない。
【００１１】また、一般にバッファは、トランジスタサ
イズが大きいため、ゲード線の配線長は長くなり、アン
テナ効果により薄膜トランジスタの静電破壊が生じ易い
といった別の問題も有している。
【００１２】本発明の第１の目的は、バッファを構成す
る薄膜トランジスタの不良に起因する線欠陥を、容易に
修正できる液晶表示装置を提供し、液晶表示装置のパネ
ル良品率を向上させることにあり、第２の目的は、バッ
ファを構成する薄膜トランジスタ自体を不良となり難い
構造とすることで、パネル良品率をさらに向上させるこ
とにある。
【００１３】
【課題を解決するための手段】本発明の請求項１記載の
液晶表示装置は、上記の課題を解決するために、複数の
表示画素部が形成された基板上に、これら表示画素部を
駆動する駆動回路が形成された液晶表示装置において、
上記駆動回路のバッファは、直列に接続されたＰチャネ
ル薄膜トランジスタとＮチャネル薄膜トランジスタとを
備えると共に、少なくとも何れか一チャネル側が、複数
の薄膜トランジスタを並列に接続してなる構成を有し、
これら複数の薄膜トランジスタに配されるバッファの電
源線又は出力線は、主配線部とこの主配線部から個々の
薄膜トランジスタへと分岐した分岐配線部とからなる配
線パターンで形成されていることを特徴としている。
【００１４】これによれば、並列に接続された複数の薄
膜トランジスタに配されるバッファの電源線又は出力線
は、主配線部とこの主配線部から個々の薄膜トランジス
タへと分岐した分電配線部とからなる配線パターンで形
成されている。したがって、並列に接続された薄膜トラ
ンジスタのうちの一つに、ゲート−ソース間リーク等の
電源線に関係する不良が発生した場合、電源線における
分岐配線部をレーザ等を用いて切断することで、残りの
薄膜トランジスタの動作に影響を与えることなく、バッ
ファ回路から不良薄膜トランジスタを切り離して、不良
薄膜トランジスタに起因した線欠陥を容易に修正でき
る。同様に、並列に接続された薄膜トランジスタのうち
の一つに、ゲート−ドレイン間リーク等の出力線に関係
する不良が発生した場合は、出力線における分岐配線部
をレーザ等を用いて切断することで線欠陥を容易に修正
できる。尚、バッファにおける不良位置の特定は、微弱
発光の解析或いはプローブによる波形観測等で行える。
【００１５】薄膜トランジスタの不良モードとしては、
ゲート−ソース間リーク、ゲート−ドレイン間リーク、
ソース−ドレイン間リーク等の複数のタイプがあるが、
電源線と出力線の両方を分岐配線部を有する配線パター
ンで形成し、電源線、出力線の両方を分岐配線部で切断
して不良薄膜トランジスタを切り離すことで、任意の不
良モードに対応できる。
【００１６】本発明の請求項２記載の液晶表示装置は、
上記の課題を解決するために、請求項１の構成におい
て、上記分岐配線部は、主配線部と、電源線又は出力線
が半導体層と接続するコンタクトとの間にあることを特
徴としている。
【００１７】これによれば、分岐配線部が主配線部とコ
ンタクトとの間に形成されているので、薄膜トランジス
タにおけるゲート電極部を傷つけるといった失敗なく分
岐配線部を切断できる。
【００１８】本発明の請求項３記載の液晶表示装置は、
上記の課題を解決するために、複数の表示画素部が形成
された基板上に、これら表示画素部を駆動する駆動回路
が形成された液晶表示装置において、上記駆動回路のバ
ッファは、直列に接続されたＰチャネル薄膜トランジス
タとＮチャネル薄膜トランジスタとを備えると共に、少
なくとも何れか一チャネル側が、複数ゲートの薄膜トラ
ンジスタを複数並列に接続してなる構成を有し、これら
複数の薄膜トランジスタに配されるバッファのゲート線
は、各ゲート毎に分割された分割配線部と、複数の薄膜
トランジスタの間、又は各分割配線部の末端部に設けら
れた分割配線部同士が繋がっている繋ぎ配線部とからな
る配線パターンで形成されていることを特徴としてい
る。
【００１９】これによれば、並列に接続された複数の薄
膜トランジスタは、それぞれ複数ゲートのものであり、
それにおけるゲート線は、各ゲート毎に分割された分割
配線部と、複数の薄膜トランジスタの間又は各分割配線
部の末端部に設けられた分割配線部同士が繋がっている
繋ぎ配線部とからなる配線パターンで形成されている。
したがって、並列に接続された薄膜トランジスタのうち
の一つに、ゲート−ドレイン間リークやゲート−ソース
間リーク等のゲート線に関係する不良が発生した場合、
ゲート線における分割配線部のうちの不良の発生してい
る方をレーザ等を用いて切断することで、残りの薄膜ト
ランジスタの動作に影響を与えることなく、バッファ回
路から不良薄膜トランジスタを切り離して、不良薄膜ト
ランジスタに起因した線欠陥を容易に修正できる。ここ
で、たとえ一方の分割配線部を切断したとしても、その
後段の薄膜トランジスタの複数のゲートには、切断され
ずに残った分割配線部及び繋ぎ配線部を通ってゲート信
号が送られることなり、後段の薄膜トランジスタへの影
響はない。
【００２０】本発明の請求項４記載の液晶表示装置は、
上記の課題を解決するために、複数の表示画素部が形成
された基板上に、これら表示画素部を駆動する駆動回路
が形成された液晶表示装置において、上記駆動回路のバ
ッファは、直列に接続されたＰチャネル薄膜トランジス
タとＮチャネル薄膜トランジスタとを備えると共に、少
なくとも何れか一チャネル側が、一続きの半導体島を用
いて作られた複数の薄膜トランジスタが並列に接続され
たものからなり、複数の薄膜トランジスタに接続された
電源線、出力線、又はゲート線は、主配線部とこの主配
線部から個々の薄膜トランジスタへと分岐した分岐配線
部とからなる配線パターンで形成されていることを特徴
としている。
【００２１】これによれば、一続きの半導体島を用いて
作られた並列に接続された複数の薄膜トランジスタに配
されるバッファの電源線、出力線、又はゲート線は、主
配線部とこの主配線部から個々の薄膜トランジスタへと
分岐した分電配線部とからなる配線パターンで形成され
ている。したがって、並列に接続された薄膜トランジス
タのうちの一つに、ゲート−ソース間リークやソース−
ドレイン間リーク等の電源線に関係する不良が発生した
場合は、電源線における分岐配線部をレーザ等を用いて
切断することで、残りの薄膜トランジスタの動作に影響
を与えることなく、バッファ回路から不良薄膜トランジ
スタを切り離して、不良薄膜トランジスタに起因した線
欠陥を容易に修正できる。同様に、ゲート−ドレイン間
リークやソース−ドレイン間リーク等の出力線に関係す
る不良が発生した場合は、出力線における分岐配線部を
レーザ等を用いて切断することで、線欠陥を容易に修正
できる。同様に、ゲート−ソース間リークや、ゲート−
ドレイン間リークといったゲート線に関係する不良が発
生した場合は、ゲート線における分岐配線部をレーザ等
を用いて切断することで、線欠陥を容易に修正できる。
【００２２】そして、電源線と出力線の両方を分岐配線
部を有する配線パターンで形成し、電源線、出力線の両
方を分岐配線部で切断して不良薄膜トランジスタを切り
離すことで、任意の不良モードに対応できる。
【００２３】さらに、並列に接続された複数の薄膜トラ
ンジスタを、一続きの半導体島を用いて作っているの
で、薄膜トランジスタを構成する半導体が個々に分割さ
れている構成に比べてバッファサイズを小さくできる。
【００２４】本発明の請求項５記載の液晶表示装置は、
上記の課題を解決するために、上記請求項１、２、３又
は４記載の液晶表示装置において、バッファのゲート線
を薄膜トランジスタのゲート電極部とで構成する、薄膜
トランジスタ間の間配線部が、ゲート電極部を形成する
薄膜層とは異なる薄膜層から形成されると共に、薄膜ト
ランジスタの近傍でスルーホールを介してゲート電極部
に接続されていることを特徴としている。
【００２５】これによれば、バッファのゲート線は、ゲ
ート電極部を形成する薄膜層とそれとは異なる薄膜層と
をスルーホールを介して接続することで形成されるの
で、ゲートの配線長が長くなるのを防げ、バッファのゲ
ート線にて発生し易かったアンテナ効果による薄膜トラ
ンジスタの静電破壊が効果的に抑制される。
【００２６】
【発明の実施の形態】
〔実施の形態１〕本発明の実施の一形態について図１な
いし図４に基づいて説明すれば、以下の通りである。
【００２７】本実施の形態に係る駆動回路一体型のアク
ティブマトリクス型液晶表示装置は、図２に示すよう
に、複数の表示画素部３が形成されている基板８上に、
映像信号駆動回路１と走査信号駆動回路２とが形成され
ており、これら映像信号駆動回路１と走査信号駆動回路
２にて、映像信号線７と走査信号線６との交差部分に形
成されている画素用薄膜トランジスタ４を駆動して、液
晶層からなる表示画素部３に表示を行わせるようになっ
ている。尚、図において５は補助容量であり、この補助
容量に印加される電圧も、画素用薄膜トランジスタ４に
て制御される。
【００２８】上記の映像信号駆動回路１は、シフトレジ
スタ９、バッファ１０、及びアナログスイッチ１１とを
備えており、走査信号駆動回路２は、シフトレジスタ
９、及びバッファ１０を備えている。
【００２９】上記のバッファ１０は、高電位電源Ｖｄｄ
と低電位電源Ｖｓｓとの間に直列に接続された、Ｐチャ
ネル薄膜トランジスタとＮチャネル薄膜トランジスタと
から構成される。そして、本実施の形態の液晶表示装置
においては、図１（ａ）に示すように、Ｐチャネル薄膜
トランジスタ及びＮチャネル薄膜トランジスタは、それ
ぞれ並列に接続された３個のＰチャネル薄膜トランジス
タＴｒＰ1 ・ＴｒＰ2・ＴｒＰ3 及びＮチャネル薄膜ト
ランジスタＴｒＮ1 ・ＴｒＮ2 ・ＴｒＮ3 からなる。
【００３０】この図１（ａ）は、バッファ１０を、基板
８側から見た平面図であって、同図（ｂ）に、（ａ）に
おけるのＡ−Ａ’線矢視断面図を示す。図において、１
２が基板８上に形成された半導体層であり、１３・１４
が絶縁膜、Ｇがゲート電極部である。また、１５・１６
が、半導体層１２のソースＳに接続された高電位電源Ｖ
ｄｄ側と低電位電源Ｖｓｓ側の電源線であり、１７が半
導体層１２のドレインＤに接続された出力線、１９が電
源線１５・１６或いは出力線１７と半導体層１２とを接
続するコンタクトである。但し、（ａ）の平面図におい
ては、基板８と絶縁膜１３・１４は図示されていない。
【００３１】（ａ）に示すように、上記の電源線１５・
１６及び出力線１７は、それぞれ一本の主配線部１５ａ
・１６ａ・１７ａと、これら主配線部１５ａ・１６ａ・
１７ａから個々の薄膜トランジスタＴｒＰ1 〜Ｔｒ
Ｐ3 ，ＴｒＮ1 〜ＴｒＮ3 へと分岐した分岐配線部１５
ｂ・１６ｂ・１７ｂ（図中、ハッチングにて示す）とか
らなる配線パターンで形成されている。これらの分岐配
線部１５ｂ・１６ｂ・１７ｂは、各々の接続されている
薄膜トランジスタＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1 〜Ｔｒ
Ｎ3 に不良が生じた際にその不良のある薄膜トランジス
タを切り離すべく切断されるものである。したがって、
レーザによる切断時にゲート電極部Ｇを傷つけるのを防
ぐために、主配線部１５ａ・１６ａ・１７ａとコンタク
ト１９との間に形成されている。そして、その幅は、プ
ロセスのデザインルールとレーザによる切断のし易さを
考慮すると、２μｍから接続されている薄膜トランジス
タＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1 〜ＴｒＮ3 のチャネル
幅Ｗの１／２の間にあることが望ましい。
【００３２】一方、図において１８は、各薄膜トランジ
スタＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1〜ＴｒＮ3 のゲート
電極部Ｇに制御（ゲート）信号を印加するためのゲート
線である。このゲート線１８は、各薄膜トランジスタＴ
ｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1〜ＴｒＮ3 の各ゲート電極
部Ｇと同じ薄膜層から構成されており、各ゲート電極部
Ｇを配線の一部として含んでいる。
【００３３】このような構成のバッファ１０を有する本
液晶表示装置において、もしも線欠陥の発生が確認され
た場合、以下のような処理で、線欠陥の修正を行うこと
ができる。
【００３４】まず、プローブによる波形観測や微弱発光
の解析により、バッファ１０を調べる。その結果、図３
に示すように、薄膜トランジスタＴｒＰ2 に不良が検出
された場合は、この不良薄膜トランジスタＴｒＰ2 に接
続している電源線１５及び出力線１７の各分岐配線部１
５ｂ・１７ｂを、レーザ等を用いて切断し、不良のある
薄膜トランジスタＴｒＰ2 を切り離す。
【００３５】こうして、不良のある薄膜トランジスタＴ
ｒＰ2 を切り離したことで、バッファ１０は、残りの２
つのＰチャネル薄膜トランジスタＴｒＰ1 ・ＴｒＰ
3 と、３つのＮチャネル薄膜トランジスタＴｒＮ1 〜Ｔ
ｒＮ3 とで、正常な信号を出力するようになり、線欠陥
は修正される。
【００３６】尚、ここでは、薄膜トランジスタＴｒＰ2
に不良が発生した場合の切り離しについて説明したが、
その他の薄膜トランジスタＴｒＰ1 ・ＴｒＰ3 ・ＴｒＮ
1 ・ＴｒＮ2 ・ＴｒＮ3 の何れに不良が発生した場合
も、同様の処理で修正できる。
【００３７】また、この場合、切断されずに残ったＰチ
ャネル或いはＮチャネルの薄膜トランジスタが２個ずつ
でも、映像信号駆動回路１や走査信号駆動回路２のバッ
ファ１０として正常に動作するように、各薄膜トランジ
スタＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1 〜ＴｒＮ3 のチャネ
ル幅Ｗを設定しておくことが望ましい。
【００３８】以上のように、本実施の形態の駆動回路一
体型のアクティブマトリクス型液晶表示装置では、映像
信号駆動回路１や走査信号駆動回路２のバッファ１０
は、Ｐチャネル及びＮチャネルの薄膜トランジスタがそ
れぞれ、各々並列に接続された複数の薄膜トランジスタ
ＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1 〜ＴｒＮ3 からなり、各
薄膜トランジスタＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1 〜Ｔｒ
Ｎ3 の電源線１５・１６、出力線１７が、主配線部１５
ａ・１６ａ・１７ａと、これら主配線部１５ａ・１６ａ
・１７ａとコンタクト１９との間に形成された分岐配線
部１５ｂ・１６ｂ・１７ｂとからなる配線パターンで形
成されている。
【００３９】したがって、各薄膜トランジスタＴｒＰ1
〜ＴｒＰ3 ，ＴｒＮ1 〜ＴｒＮ3 の何れかに不良が発生
した場合、不良のある薄膜トランジスタと接続している
分岐配線部１５ｂ・１６ｂ・１７ｂを切断することで、
その他の正常な薄膜トランジスタへの信号の入出力を阻
害したり、ゲート電極部Ｇを傷つけたりすることなく、
不良の薄膜トランジスタのみを切断でき、線欠陥を容易
に修正できる。
【００４０】尚、本実施の形態では、バッファの電源線
１５・１６と出力線１７の両方を、主配線部１５ａ・１
６ａ・１７ａと、これから分岐された分岐配線部１５ｂ
・１６ｂ・１７ｂとからなる配線パターンで形成してい
たので、電源線１５・１６と出力線１７の両方を切断す
ることで、ゲート−ソース間リーク、ゲート−ドレイン
間リーク、ソース−ドレイン間リーク等の任意の不良モ
ードにおいて修正可能であるが、上述したように、ゲー
ト−ソース間リーク等の電源線１５・１６に関係する不
良であれば電源線１５・１６の分岐配線部１５ｂ・１６
ｂのみを切断するだけでよく、また、ゲート−ドレイン
間リーク等の出力線１７に関係する不良であれば出力線
１７の分岐配線部１７ｂのみを切断すればよい。したが
って、ゲート−ドレイン間のリークによる不良が多いと
判明している場合は、出力線１７のみをこのような配線
パターンで形成しておくというように、発生し易い不良
モードに合わせて、何れか一方の線のみをこのような配
線パターンで形成しておいてもよい。
【００４１】また、本実施の形態では、各チャネルの薄
膜トランジスタをそれぞれ複数としたが、何れか一チャ
ネル側のみの不良が発生し易いことが判っている場合
は、その不良の発生し易い方のチャネル側のみを複数の
薄膜トランジスタからなる構成としてもよい。このこと
は、以下に示す全ての実施の形態について言えることで
ある。
【００４２】ところで、実験結果から、並列に接続され
た複数の薄膜トランジスタの内、両端にある薄膜トラン
ジスタは内側にあるものに比べて静電破壊が起こり易い
ことが判明した。そこで、図４に示すバッファ１０’の
ように、３個のＰチャネル薄膜トランジスタＴｒＰ1 〜
ＴｒＰ3 と、３個のＮチャネル薄膜トランジスタＴｒＮ
1 〜ＴｒＮ3 のうちの両端に位置する薄膜トランジスタ
ＴｒＰ1 ・ＴｒＰ3 ・ＴｒＮ1 ・ＴｒＮ3 のチャネル幅
を小さくして、ダミーとしてもよい。そうすれば、線欠
陥の修正が可能であるだけでなく、バッファサイズの縮
小をも図ることができる。
【００４３】〔実施の形態２〕本発明の他の実施の形態
を図５に基づいて説明すれば、以下の通りである。尚、
説明の便宜上、前記の実施の形態１にて示した部材と同
一の機能を有する部材には、同一の符号を付記し、その
説明を省略する。
【００４４】一般にバッファは、トランジスタサイズが
大きいため、ゲート線の配線長は長くなり、アンテナ効
果により薄膜トランジスタの静電破壊が生じ易いといっ
た問題がある。そこで、本実施の形態の駆動回路一体型
のアクティブマトリクス型液晶表示装置は、図５（ａ）
に示すようようなバッファ２０を有している。
【００４５】前記の実施の形態１の液晶表示装置におけ
るバッファ１０では、ゲート線１８は、各薄膜トランジ
スタＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1 〜ＴｒＮ3 のゲート
電極部Ｇも、各ゲート電極部Ｇ間を繋ぐ配線部分（間配
線部）も同じ薄膜層から形成されていた。これに対し、
本実施の形態の液晶表示装置におけるバッファ２０で
は、ゲート線２１は、（ａ）のＢ−Ｂ’線矢視断面図で
ある同図（ｂ）にも示すように、各ゲート電極部Ｇ間を
繋ぐ配線部分の全部がゲート電極部Ｇとは異なる薄膜層
Ｈから形成されており、これら配線部の薄膜層Ｈと各ゲ
ート電極Ｇとは、薄膜トランジスタ近傍でスルーホール
２２を介して接続されている。薄膜層Ｈとしては、例え
ば電源線１５・１６や出力線１７と同じ薄膜層や、ゲー
ト電極部Ｇと同じ材料からなるものでもよい。
【００４６】これにより、本実施の形態の液晶表示装置
では、ゲート線２１のアンテナ効果による薄膜トランジ
スタＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1 〜ＴｒＮ3 の静電破
壊が生じ難くなる。
【００４７】その結果、前記の実施の形態１と同様の構
成による線欠陥を失敗なく容易に修正できるといった効
果に加えて、薄膜トランジスタＴｒＰ1 〜ＴｒＰ3 ，Ｔ
ｒＮ1 〜ＴｒＮ3 の静電破壊に起因する線欠陥の発生を
も効果的に抑制でき、パネル良品率を大幅に向上させる
ことができる。
【００４８】尚、このようなゲート線２１の手法は、以
下の示す実施の形態３、４、５にて示す各ゲート線に
も、もちろん採用可能であることは言うまでもない。ま
た、各ゲート電極部Ｇ間を繋ぐ配線部分の一部をゲート
電極部Ｇとは異なる薄膜層Ｈから形成する構成もある。
【００４９】〔実施の形態３〕本発明の他の実施の形態
を図６ないし図８に基づいて説明すれば、以下の通りで
ある。尚、説明の便宜上、前記の実施の形態１にて示し
た部材と同一の機能を有する部材には、同一の符号を付
記し、その説明を省略する。
【００５０】本実施の形態に係る駆動回路一体型のアク
ティブマトリクス型液晶表示装置は、図６に示すような
バッファ２３を有している。
【００５１】バッファ２３では、Ｐチャネル及びＮチャ
ネルの薄膜トランジスタＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1
〜ＴｒＮ3 は、マルチゲート薄膜トランジスタであり、
デュアルゲートになっている。
【００５２】バッファ２３では、各薄膜トランジスタＴ
ｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1 〜ＴｒＮ3 に接続する高電
位電源Ｖｄｄ側の電源線２４、低電位電源Ｖｓｓ側の電
源線２５、及び出力線２６は、分岐配線部を設けること
なく各々直接接続されているのに対し、ゲート線２７
は、各薄膜トランジスタＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1
〜ＴｒＮ3 のデュアルゲートＧ・Ｇに応じて分割された
分割配線部２７ａ・２７ｂと、これら分割配線部２７ａ
・２７ｂ同士が、薄膜トランジスタ間で繋がれた繋ぎ配
線部２７ｃとからなる梯子状の配線パターンにて形成さ
れている。
【００５３】このような構成のバッファ２３を有する液
晶表示装置では、ゲート−ソース間リークや、ゲート−
ドレイン間リークといった、ゲート線に関係する不良モ
ードを起因とする線欠陥の修正が可能である。
【００５４】まず、前述と同様の方法で不良位置を検出
する。ここで、例えば、図７に示すように、Ｐチャネル
薄膜トランジスタＴｒＰ2 の×印の位置に不良がある
（ゲート−ソース間リーク）ことが検出された場合は、
薄膜トランジスタＴｒＰ2 に接続しているゲート線２７
の不良のある方の分割配線部２７ａを、薄膜トランジス
タＴｒＰ2 の両側のハッチングにて示す部分で、レーザ
等を用いて切断し、不良のある薄膜トランジスタＴｒＰ
2 を切り離す。こうして、不良のある薄膜トランジスタ
ＴｒＰ2 を切り離したことで、バッファ２３は、残りの
２つのＰチャネルの薄膜トランジスタＴｒＰ1 ・ＴｒＰ
3 と、３つのＮチャネルの薄膜トランジスタＴｒＮ1 〜
ＴｒＮ3 とで、正常な信号を出力するようになり、線欠
陥は修正される。
【００５５】尚、ここでは、薄膜トランジスタＴｒＰ2
に不良が発生した場合の切り離しについて説明したが、
その他の薄膜トランジスタＴｒＰ1 ・ＴｒＰ3 ・ＴｒＮ
1 ・ＴｒＮ2 ・ＴｒＮ3 の何れに不良が発生した場合
も、同様の処理で修正できる。
【００５６】また、この場合も、切断されずに残ったＰ
チャネル或いはＮチャネルの薄膜トランジスタが２個ず
つでも、映像信号駆動回路１や走査信号駆動回路２のバ
ッファ２３として正常に動作するように、各薄膜トラン
ジスタＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1 〜ＴｒＮ3 のチャ
ネル幅を設定しておくことが望ましい。
【００５７】また、ここで示した駆動回路一体型のアク
ティブマトリクス型液晶表示装置においても、並列に接
続された複数の薄膜トランジスタの内、両端にある薄膜
トランジスタは内側にあるものに比べて静電破壊が起こ
り易いことが分かっているので、図８に示すバッファ２
３’のように、３個のＰチャネル薄膜トランジスタＴｒ
Ｐ1 〜ＴｒＰ3 、３個のＮチャネル薄膜トランジスタＴ
ｒＮ1 〜ＴｒＮ3 のうちの両端に位置する薄膜トランジ
スタＴｒＰ1 ・ＴｒＰ3 ・ＴｒＮ1 ・ＴｒＮ3のチャネ
ル幅を小さくして、ダミーとしてもよい。
【００５８】〔実施の形態４〕本発明の他の実施の形態
を、図９、図１０に基づいて説明すれば、以下の通りで
ある。尚、説明の便宜上、前記の実施の形態３にて示し
た部材と同一の機能を有する部材には、同一の符号を付
記し、その説明を省略する。
【００５９】本実施の形態に係る駆動回路一体型のアク
ティブマトリクス型液晶表示装置は、図９に示すような
バッファ２８を有している。
【００６０】バッファ２８では、ゲート線２９が、各薄
膜トランジスタＴｒＰ1 〜ＴｒＰ3，ＴｒＮ1 〜ＴｒＮ
3 のデュアルゲートに応じて分割された分割配線部２９
ａ・２９ｂの末端部に、分割配線部２９ａ・２９ｂ同士
が繋がった繋ぎ配線部２９ｃが設けられたリング状構造
を有している。このようなリング状の配線パターンとす
ることで、実施の形態３のゲート線２７における梯子状
の配線パターンよりも、バッファサイズを小さくできる
といった利点がある。
【００６１】そして、このような構成とした場合も、前
記の実施の形態３の場合と同じように、ゲート−ソース
間リークや、ゲート−ドレイン間リークといった、ゲー
ト線に関係する不良モードを起因とする線欠陥の修正が
可能である。
【００６２】例えば図１０に示すバッファ２８内のＰチ
ャネル薄膜トランジスタＴｒＰ2 の×印の位置に不良が
ある（ゲート−ソース間リーク）ことが検出された場合
は、この不良薄膜トランジスタＴｒＰ2 に接続している
ゲート線２９における不良のある分割配線部２９ａを、
薄膜トランジスタＴｒＰ2 の両側のハッチングにて示す
部分で、レーザ等を用いて切断して、不良薄膜トランジ
スタＴｒＰ2 を切り離すことで、線欠陥を修正すること
ができる。
【００６３】また、この場合も、切断されずに残ったＰ
チャネル或いはＮチャネルの薄膜トランジスタが２個ず
つでも、映像信号駆動回路１や走査信号駆動回路２のバ
ッファ２８として正常に動作するように、各薄膜トラン
ジスタＴｒＰ1 〜ＴｒＰ3 ，ＴｒＮ1 〜ＴｒＮ3 のチャ
ネル幅を設定しておくことが望ましい。
【００６４】〔実施の形態５〕本発明の他の実施の形態
を図１１、図１２に基づいて説明すれば、以下の通りで
ある。尚、説明の便宜上、前記の実施の形態１にて示し
た部材と同一の機能を有する部材には、同一の符号を付
記し、その説明を省略する。
【００６５】本実施の形態に係る駆動回路一体型のアク
ティブマトリクス型液晶表示装置は、図１１に示すよう
なバッファ３０を有している。
【００６６】バッファ３０では、高電位電源Ｖｄｄに接
続された電源線３１と、低電位電源Ｖｓｓに接続された
電源線３２との間に、直列に接続されたＰチャネル薄膜
トランジスタとＮチャネル薄膜トランジスタとから構成
されており、本実施の形態においては、Ｐチャネル薄膜
トランジスタとＮチャネル薄膜トランジスタは、それぞ
れ一続きの半導体島３５・３６を用いて作られた各６個
の薄膜トランジスタＴｒＰ1 〜ＴｒＰ6 ，ＴｒＮ1 〜Ｔ
ｒＮ6 が並列に接続された構成となっている。
【００６７】そして、各６個の薄膜トランジスタＴｒＰ
1 〜ＴｒＰ6 ，ＴｒＮ1 〜ＴｒＮ6に形成されたバッフ
ァの電源線３１・３２、出力線３３、ゲート線３４はそ
れぞれ、主配線部３１ａ・３２ａ・３３ａ・３４ａと、
これから分岐された分岐配線部３１ｂ・３２ｂ・３３ｂ
・３４ｂとからなる配線パターンで形成されている。
【００６８】そして、このような構成とした場合も、あ
らゆる不良モードの線欠陥を修正することができる。
【００６９】例えば、図１２に示すように、バッファ２
３のＰチャネル薄膜トランジスタＴｒＰ3 に不良がある
ことが前述した方法で検出された場合は、図中ハッチン
グにて示すこの不良薄膜トランジスタＴｒＰ3 に接続し
ている電源線３１、出力線３３、ゲート線３４の各分岐
配線部３１ｂ・３３ｂ・３４ｂをレーザ等を用いて切断
して、不良薄膜トランジスタＴｒＰ3 を切り離す。この
場合、ＰチャネルトランジスタＴｒＰ2 ・ＴｒＰ4 も同
時に切り離されるが、Ｐチャネル側の３つの残りの薄膜
トランジスタＴｒＰ1 ・ＴｒＰ5 ・ＴｒＰ6 と、Ｎチャ
ネル側の６個の薄膜トランジスタＴｒＮ1 〜ＴｒＮ6 と
で、正常な信号を出力するようになり、線欠陥は修正さ
れる。
【００７０】また、この場合も、前記と同様に、切断さ
れずに残ったＰチャネル、Ｎチャネルの薄膜トランジス
タがたとえ３個ずつでも、バッファ３０が正常に動作す
るように、Ｐチャネル薄膜トランジスタＴｒＰ1 〜Ｔｒ
Ｐ6 、Ｎチャネル薄膜トランジスタＴｒＮ1 〜ＴｒＮ6
のチャネル幅を設定しておくことが望ましい。
【００７１】尚、図１２の切断パターンでは、不良薄膜
トランジスタＴｒＰ3 に接続する電源線３１、出力線３
３、ゲート線３４のすべてを各分岐配線部３１ｂ・３３
ｂ・３４ｂの部分で切断したので、あらゆる不良モード
にも対応可能であるが、例えば、ゲート−ソース間リー
クといった場合は、電源線３１或いはゲート線３４にお
ける分岐配線部３１ｂ・３４ｂの何れかを切断すること
でも、不良薄膜トランジスタＴｒＰ3 を切り離して、線
欠陥を修正することができる。同様に、ゲート−ドレイ
ン間リークといった場合は、出力線３３或いはゲート線
３４における分岐配線部３３ｂ・３４ｂの何れかを切断
することでも、不良薄膜トランジスタＴｒＰ3 を切り離
して、線欠陥を修正することができる。したがって、ゲ
ート−ドレイン間のリークによる不良が多いと判明して
いる場合は、出力線３３或いはゲート線３４のみをこの
ような配線パターンで形成しておくというように、発生
し易い不良モードに合わせて、何れか一方の線のみをこ
のような配線パターンで形成しておいてもよい。
【００７２】そして、このように、一続きの半導体島３
５・３６を用いて複数の薄膜トランジスタＴｒＰ1 〜Ｔ
ｒＰ6 ，ＴｒＮ1 〜ＴｒＮ6 を構成することで、各薄膜
トランジスタを構成する半導体が個々に分割されている
構成に比べてバッファサイズを小さくできるといった利
点がある。
【００７３】
【発明の効果】本発明の請求項１記載の液晶表示装置
は、以上のように、上記駆動回路のバッファは、直列に
接続されたＰチャネル薄膜トランジスタとＮチャネル薄
膜トランジスタとを備えると共に、少なくとも何れか一
チャネル側が、複数の薄膜トランジスタを並列に接続し
てなる構成を有し、これら複数の薄膜トランジスタに配
されるバッファの電源線又は出力線は、主配線部とこの
主配線部から個々の薄膜トランジスタへと分岐した分岐
配線部とからなる配線パターンで形成されている構成で
ある。
【００７４】これにより、並列に接続された薄膜トラン
ジスタのうちの一つに、電源線又は出力線に関係する不
良が発生した場合、残りの薄膜トランジスタの動作に影
響を与えることなく、バッファ回路から不良薄膜トラン
ジスタを切り離して、不良薄膜トランジスタに起因した
線欠陥を容易に修正することが可能となり、線欠陥に起
因した不良パネル数を低減させ、パネル良品率の向上を
図れるという効果を奏する。
【００７５】本発明の請求項２記載の液晶表示装置は、
以上のように、請求項１の構成において、上記分岐配線
部は、主配線部と、電源線又は出力線が半導体層と接続
するコンタクトとの間にある構成である。
【００７６】これにより、薄膜トランジスタにおけるゲ
ート電極部を傷つけるといった失敗なく分岐配線部を切
断でき、その結果、パネル良品率のさらなる向上を図れ
るという効果を奏する。
【００７７】本発明の請求項３記載の液晶表示装置は、
以上のように、上記駆動回路のバッファは、直列に接続
されたＰチャネル薄膜トランジスタとＮチャネル薄膜ト
ランジスタとを備えると共に、少なくとも何れか一チャ
ネル側が、複数ゲートの薄膜トランジスタを複数並列に
接続してなる構成を有し、これら複数の薄膜トランジス
タに配されるバッファのゲート線は、各ゲート毎に分割
された分割配線部と、複数の薄膜トランジスタの間、又
は各分割配線部の末端部に設けられた分割配線部同士が
繋がっている繋ぎ配線部とからなる配線パターンで形成
されている構成である。
【００７８】これにより、並列に接続された薄膜トラン
ジスタのうちの一つに、ゲート線に関係する不良が発生
した場合、残りの薄膜トランジスタの動作に影響を与え
ることなく、バッファ回路から不良薄膜トランジスタを
切り離して、不良薄膜トランジスタに起因した線欠陥を
容易に修正することが可能となり、線欠陥に起因した不
良パネル数を低減させ、パネル良品率の向上を図れると
いう効果を奏する。
【００７９】本発明の請求項４記載の液晶表示装置は、
以上のように、上記駆動回路のバッファは、直列に接続
されたＰチャネル薄膜トランジスタとＮチャネル薄膜ト
ランジスタとを備えると共に、少なくとも何れか一チャ
ネル側が、一続きの半導体島を用いて作られた複数の薄
膜トランジスタが並列に接続されたものからなり、複数
の薄膜トランジスタに接続された電源線、出力線、又は
ゲート線は、主配線部とこの主配線部から個々の薄膜ト
ランジスタへと分岐した分岐配線部とからなる配線パタ
ーンで形成されている構成である。
【００８０】これにより、並列に接続された薄膜トラン
ジスタのうちの一つに、ゲート−ソース間リークやソー
ス−ドレイン間リーク等の電源線に関係する不良が発生
した場合は、電源線における分岐配線部をレーザ等を用
いて切断することで、ゲート−ドレイン間リークやソー
ス−ドレイン間リーク等の出力線に関係する不良が発生
した場合は、出力線における分岐配線部をレーザ等を用
いて切断することで、ゲート−ソース間リークや、ゲー
ト−ドレイン間リークといったゲート線に関係する不良
が発生した場合は、ゲート線における分岐配線部をレー
ザ等を用いて切断することで、それぞれ線欠陥を容易に
修正できる。また、電源線と出力線の両方を分岐配線部
を有する配線パターンで形成し、電源線、出力線の両方
を分岐配線部で切断して不良薄膜トランジスタを切り離
すことで、任意の不良モードに対応できる。その結果、
線欠陥に起因した不良パネル数を低減させ、パネル良品
率の向上を図れるという効果を奏する。さらに、並列に
接続された複数の薄膜トランジスタを、一続きの半導体
島を用いて作っているので、薄膜トランジスタを構成す
る半導体が個々に分割されている構成に比べてバッファ
サイズを小さくできるという効果も併せて奏する。
【００８１】本発明の請求項５記載の液晶表示装置は、
以上のように、上記請求項１、２、３又は４記載の液晶
表示装置において、バッファのゲート線を薄膜トランジ
スタのゲート電極部とで構成する、薄膜トランジスタ間
の間配線部が、ゲート電極部を形成する薄膜層とは異な
る薄膜層から形成されると共に、薄膜トランジスタの近
傍でスルーホールを介してゲート電極部に接続されてい
る構成である。
【００８２】これにより、上記請求項１、２、３又は４
の構成による効果に加えて、トランジスタサイズの大き
いバッファのゲート線にて発生しやすかった薄膜トラン
ジスタの静電破壊が効果的に抑制され、その結果、さら
なるパネル良品率の向上が図れるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示すもので、（ａ）は
駆動回路一体型の液晶表示装置を構成する基板に設けら
れた、駆動回路のバッファを基板の裏面側から基板と絶
縁膜を除いて見た図であり、（ｂ）は上記バッファの要
部断面図である。
【図２】上記駆動回路一体型の液晶表示装置の構成を示
す説明図である。
【図３】不良部が修正された図１に示すバッファを基板
の裏面側から基板と絶縁膜を除いて見た図である。
【図４】本発明の他の実施の一形態を示すもので、駆動
回路一体型の液晶表示装置を構成する基板に設けられ
た、駆動回路のバッファを基板の裏面側から基板と絶縁
膜を除いて見た図である。
【図５】本発明の他の実施の一形態を示すもので、
（ａ）は駆動回路一体型の液晶表示装置を構成する基板
に設けられた、駆動回路のバッファを基板の裏面側から
基板と絶縁膜を除いて見た図であり、（ｂ）は上記バッ
ファの要部断面図である。
【図６】本発明の他の実施の一形態を示すもので、駆動
回路一体型の液晶表示装置を構成する基板に設けられ
た、駆動回路のバッファを基板の裏面側から基板と絶縁
膜を除いて見た図である。
【図７】不良部が修正された図６に示すバッファを基板
の裏面側から基板と絶縁膜を除いて見た図である。
【図８】本発明の他の実施の一形態を示すもので、駆動
回路一体型の液晶表示装置を構成する基板に設けられ
た、駆動回路のバッファを基板の裏面側から基板と絶縁
膜を除いて見た図である。
【図９】本発明の他の実施の一形態を示すもので、駆動
回路一体型の液晶表示装置を構成する基板に設けられ
た、駆動回路のバッファを基板の裏面側から基板と絶縁
膜を除いて見た図である。
【図１０】不良部が修正された図９に示すバッファを基
板の裏面側から基板と絶縁膜を除いて見た図である。
【図１１】本発明の他の実施の一形態を示すもので、駆
動回路一体型の液晶表示装置を構成する基板に設けられ
た、駆動回路のバッファを基板の裏面側から基板と絶縁
膜を除いて見た図である。
【図１２】不良部が修正された図１１に示すバッファを
基板の裏面側から基板と絶縁膜を除いて見た図である。
【図１３】従来例を説明するもので、バッファの回路図
である。
【図１４】従来例を説明するもので、映像信号書き込み
スイッチ用薄膜トランジスタの平面図である。
【符号の説明】
１ 映像信号駆動回路 ２ 走査信号駆動回路 ３ 表示画素部 ４ 画素用薄膜トランジスタ ５ 補助容量 ６ 走査信号線 ７ 映像信号線 ８ 基板 １０，１０’ バッファ １２ 半導体層 １５，１６ 電源線 １５ａ，１６ａ 主配線部 １５ｂ，１６ｂ 分岐配線部 １７ 出力線 １７ａ 主配線部 １７ｂ 分岐配線部 １８ ゲート線 １９ コンタクト ２０ バッファ ２１ ゲート線 ２２ スルーホール ２３，２３’ バッファ ２７ ゲート線 ２７ａ，２７ｂ 分割配線部 ２７ｃ 繋ぎ配線部 ２８ バッファ ２９ ゲート線 ２９ａ，２９ｂ 分割配線部 ２９ｃ 繋ぎ配線部 ３０ バッファ ３１，３２ 電源線 ３３ 出力線 ３４ ゲート線 ３５ 半導体島 ３６ 半導体島 Ｇ ゲート電極 ＴｒＰ1 〜ＴｒＰ6 Ｐチャネル薄膜トランジスタ ＴｒＮ1 〜ＴｒＮ6 Ｎチャネル薄膜トランジスタ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】複数の表示画素部が形成された基板上に、
    これら表示画素部を駆動する駆動回路が形成された液晶
    表示装置において、 上記駆動回路のバッファは、直列に接続されたＰチャネ
    ル薄膜トランジスタとＮチャネル薄膜トランジスタとを
    備えると共に、少なくとも何れか一チャネル側が、複数
    の薄膜トランジスタを並列に接続してなる構成を有し、
    これら複数の薄膜トランジスタに配されるバッファの電
    源線又は出力線は、主配線部とこの主配線部から個々の
    薄膜トランジスタへと分岐した分岐配線部とからなる配
    線パターンで形成されていることを特徴とする液晶表示
    装置。
  2. 【請求項２】上記分岐配線部は、主配線部と、電源線又
    は出力線が半導体層と接続するコンタクトとの間にある
    ことを特徴とする上記請求項１記載の液晶表示素子。
  3. 【請求項３】複数の表示画素部が形成された基板上に、
    これら表示画素部を駆動する駆動回路が形成された液晶
    表示装置において、 上記駆動回路のバッファは、直列に接続されたＰチャネ
    ル薄膜トランジスタとＮチャネル薄膜トランジスタとを
    備えると共に、少なくとも何れか一チャネル側が、複数
    ゲートの薄膜トランジスタを複数並列に接続してなる構
    成を有し、これら複数の薄膜トランジスタに配されるバ
    ッファのゲート線は、各ゲート毎に分割された分割配線
    部と、複数の薄膜トランジスタの間、又は各分割配線部
    の末端部に設けられた分割配線部同士が繋がっている繋
    ぎ配線部とからなる配線パターンで形成されていること
    を特徴とする液晶表示装置。
  4. 【請求項４】複数の表示画素部が形成された基板上に、
    これら表示画素部を駆動する駆動回路が形成された液晶
    表示装置において、 上記駆動回路のバッファは、直列に接続されたＰチャネ
    ル薄膜トランジスタとＮチャネル薄膜トランジスタとを
    備えると共に、少なくとも何れか一チャネル側が、一続
    きの半導体島を用いて作られた複数の薄膜トランジスタ
    が並列に接続されたものからなり、複数の薄膜トランジ
    スタに接続された電源線、出力線、又はゲート線は、主
    配線部とこの主配線部から個々の薄膜トランジスタへと
    分岐した分岐配線部とからなる配線パターンで形成され
    ていることを特徴とする液晶表示装置。
  5. 【請求項５】バッファのゲート線を薄膜トランジスタの
    ゲート電極部とで構成する、薄膜トランジスタ間の間配
    線部が、ゲート電極部を形成する薄膜層とは異なる薄膜
    層から形成されると共に、薄膜トランジスタの近傍でス
    ルーホールを介してゲート電極部に接続されていること
    を特徴とする上記請求項１、２、３又は４記載の液晶表
    示装置。
JP25131895A 1995-09-28 1995-09-28 液晶表示装置 Expired - Lifetime JP3256110B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP25131895A JP3256110B2 (ja) 1995-09-28 1995-09-28 液晶表示装置
US08/719,442 US6028580A (en) 1995-09-28 1996-09-25 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25131895A JP3256110B2 (ja) 1995-09-28 1995-09-28 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH0997909A true JPH0997909A (ja) 1997-04-08
JP3256110B2 JP3256110B2 (ja) 2002-02-12

Family

ID=17221035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25131895A Expired - Lifetime JP3256110B2 (ja) 1995-09-28 1995-09-28 液晶表示装置

Country Status (2)

Country Link
US (1) US6028580A (ja)
JP (1) JP3256110B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2000036604A (ja) * 1998-07-21 2000-02-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタ回路の製造方法及び液晶表示装置
JP2000275676A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 液晶表示装置及びそれを用いた電子機器
JP2001267581A (ja) * 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
JP2001326365A (ja) * 2001-03-27 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003308052A (ja) * 1998-03-27 2003-10-31 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP2004055843A (ja) * 2002-07-19 2004-02-19 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ又は半導体装置及びそれらの設計方法
JP2004163493A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 表示装置
WO2008038635A1 (en) * 2006-09-26 2008-04-03 Sharp Kabushiki Kaisha Active matrix substrate
JP2008225509A (ja) * 2002-12-31 2008-09-25 Lg Display Co Ltd 有機エレクトロルミネセンス素子とその製造方法
JP2010097114A (ja) * 2008-10-20 2010-04-30 Epson Imaging Devices Corp 液晶表示装置
US20100201608A1 (en) * 2009-02-06 2010-08-12 Hitachi Displays, Ltd. Display device and manufacturing method thereof
CN102760718A (zh) * 2011-04-27 2012-10-31 索尼公司 半导体装置、显示装置和电子设备
US8493543B2 (en) 2008-10-17 2013-07-23 Sony Corporation Liquid crystal display device
JP2014160826A (ja) * 2007-06-07 2014-09-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2019201216A (ja) * 2011-10-07 2019-11-21 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800401B2 (ja) * 2001-06-18 2006-07-26 株式会社日立製作所 画像表示装置及びその駆動方法
JP4380954B2 (ja) * 2001-09-28 2009-12-09 三洋電機株式会社 アクティブマトリクス型表示装置
US7352133B2 (en) * 2002-08-05 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3964295B2 (ja) * 2002-09-18 2007-08-22 松下電器産業株式会社 集積回路設計における電源経路構造
JP4443179B2 (ja) * 2003-09-29 2010-03-31 三洋電機株式会社 有機ｅｌパネル
JP4488709B2 (ja) * 2003-09-29 2010-06-23 三洋電機株式会社 有機ｅｌパネル
US7211840B2 (en) * 2003-10-31 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101022559B1 (ko) * 2003-12-30 2011-03-16 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR100796592B1 (ko) * 2005-08-26 2008-01-21 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP4348644B2 (ja) * 2006-09-26 2009-10-21 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器
JP2008233123A (ja) 2007-03-16 2008-10-02 Sony Corp 表示装置
JP2009014796A (ja) 2007-06-30 2009-01-22 Sony Corp Ｅｌ表示パネル、電源線駆動装置及び電子機器
US8995747B2 (en) * 2010-07-29 2015-03-31 Sharp Laboratories Of America, Inc. Methods, systems and apparatus for defect detection and classification
TWI448796B (zh) * 2011-07-06 2014-08-11 Au Optronics Corp 畫素結構、主動元件陣列基板以及平面顯示面板
US8872269B2 (en) * 2011-12-12 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cell design to prevent plasma induced gate dielectric damage in semiconductor integrated circuits
EP2960943B1 (en) * 2014-06-27 2019-08-07 LG Display Co., Ltd. Thin film transistor of display apparatus
KR102395635B1 (ko) * 2014-06-27 2022-05-10 엘지디스플레이 주식회사 디스플레이 장치의 박막트랜지스터
CN205621414U (zh) * 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3807831A (en) * 1972-06-20 1974-04-30 Beckman Instruments Inc Liquid crystal display apparatus
US4481511A (en) * 1981-01-07 1984-11-06 Hitachi, Ltd. Matrix display device
JPS59123875A (ja) * 1982-12-28 1984-07-17 セイコーエプソン株式会社 液晶表示装置
US4990981A (en) * 1988-01-29 1991-02-05 Hitachi, Ltd. Thin film transistor and a liquid crystal display device using same
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
US5305128A (en) * 1989-12-22 1994-04-19 North American Philips Corporation Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same
EP0488801B1 (en) * 1990-11-30 1998-02-04 Sharp Kabushiki Kaisha Thin-film semiconductor device
KR960010723B1 (ko) * 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
JPH06123896A (ja) * 1992-10-13 1994-05-06 Toshiba Corp 液晶表示装置
JP3325945B2 (ja) * 1993-03-05 2002-09-17 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
CN1230919C (zh) * 1994-06-02 2005-12-07 株式会社半导体能源研究所 有源矩阵显示器和电光元件
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JPH08213409A (ja) * 1995-02-06 1996-08-20 Nec Corp 半導体装置
US5866445A (en) * 1997-07-11 1999-02-02 Texas Instruments Incorporated High density CMOS circuit with split gate oxide

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP2009025822A (ja) * 1998-03-27 2009-02-05 Semiconductor Energy Lab Co Ltd 半導体装置
US9262978B2 (en) 1998-03-27 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Driving circuit of a semiconductor display device and the semiconductor display device
US7315296B2 (en) 1998-03-27 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Driving circuit of a semiconductor display device and the semiconductor display device
JP2014002396A (ja) * 1998-03-27 2014-01-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015111726A (ja) * 1998-03-27 2015-06-18 株式会社半導体エネルギー研究所 半導体装置
JP2015146420A (ja) * 1998-03-27 2015-08-13 株式会社半導体エネルギー研究所 半導体装置
JP2016213863A (ja) * 1998-03-27 2016-12-15 株式会社半導体エネルギー研究所 半導体装置
JP2012014183A (ja) * 1998-03-27 2012-01-19 Semiconductor Energy Lab Co Ltd バッファ回路
US7304625B2 (en) 1998-03-27 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Driving circuit of a semiconductor display device and the semiconductor display device
JP2003308052A (ja) * 1998-03-27 2003-10-31 Semiconductor Energy Lab Co Ltd 半導体表示装置の駆動回路および半導体表示装置
JP2000036604A (ja) * 1998-07-21 2000-02-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタ回路の製造方法及び液晶表示装置
JP2000275676A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 液晶表示装置及びそれを用いた電子機器
JP2001267581A (ja) * 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法および液晶表示装置の製造方法
JP2001326365A (ja) * 2001-03-27 2001-11-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004055843A (ja) * 2002-07-19 2004-02-19 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ又は半導体装置及びそれらの設計方法
JP2004163493A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 表示装置
JP2008225509A (ja) * 2002-12-31 2008-09-25 Lg Display Co Ltd 有機エレクトロルミネセンス素子とその製造方法
WO2008038635A1 (en) * 2006-09-26 2008-04-03 Sharp Kabushiki Kaisha Active matrix substrate
JPWO2008038635A1 (ja) * 2006-09-26 2010-01-28 シャープ株式会社 アクティブマトリクス基板
US8093601B2 (en) 2006-09-26 2012-01-10 Sharp Kabushiki Kaisha Active matrix substrate
JP2014160826A (ja) * 2007-06-07 2014-09-04 Semiconductor Energy Lab Co Ltd 半導体装置
US8493543B2 (en) 2008-10-17 2013-07-23 Sony Corporation Liquid crystal display device
JP2010097114A (ja) * 2008-10-20 2010-04-30 Epson Imaging Devices Corp 液晶表示装置
JP2010181698A (ja) * 2009-02-06 2010-08-19 Hitachi Displays Ltd 表示装置及びその製造方法
US8648976B2 (en) * 2009-02-06 2014-02-11 Japan Display Inc. Display device and manufacturing method thereof
US20100201608A1 (en) * 2009-02-06 2010-08-12 Hitachi Displays, Ltd. Display device and manufacturing method thereof
US9111808B2 (en) 2011-04-27 2015-08-18 Japan Display Inc. Semiconductor device, display device, and electronic device
US10714505B2 (en) 2011-04-27 2020-07-14 Japan Display Inc. Semiconductor device, display device, and electronic device
CN102760718A (zh) * 2011-04-27 2012-10-31 索尼公司 半导体装置、显示装置和电子设备
US8884919B2 (en) 2011-04-27 2014-11-11 Japan Display West Inc. Semiconductor device, display device, and electronic device
JP2012230301A (ja) * 2011-04-27 2012-11-22 Japan Display West Co Ltd 半導体装置、表示装置および電子機器
US9721975B2 (en) 2011-04-27 2017-08-01 Japan Display Inc. Semiconductor device, display device, and electronic device
US10998347B2 (en) 2011-04-27 2021-05-04 Japan Display Inc. Semiconductor device, display device, and electronic device
TWI470306B (zh) * 2011-04-27 2015-01-21 Japan Display West Inc 半導體裝置，顯示裝置及電子裝置
JP2021048395A (ja) * 2011-10-07 2021-03-25 株式会社半導体エネルギー研究所 半導体装置
JP2019201216A (ja) * 2011-10-07 2019-11-21 株式会社半導体エネルギー研究所 半導体装置
US11133078B2 (en) 2011-10-07 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2022051730A (ja) * 2011-10-07 2022-04-01 株式会社半導体エネルギー研究所 半導体装置
JP2023027073A (ja) * 2011-10-07 2023-03-01 株式会社半導体エネルギー研究所 半導体装置
US11749365B2 (en) 2011-10-07 2023-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP3256110B2 (ja) 2002-02-12
US6028580A (en) 2000-02-22

Similar Documents

Publication Publication Date Title
JP3256110B2 (ja) 液晶表示装置
US6317176B1 (en) Liquid crystal display having repair lines and methods of repairing the same
US7532265B2 (en) Integrated circuit with the cell test function for the electrostatic discharge protection
US5111060A (en) Electronic circuit equipped with redundant or spare circuit elements for every circuit element
US20120121061A1 (en) Shift register
EP4152084A1 (en) Display substrate and display device
JP3210432B2 (ja) 液晶表示装置
US5894295A (en) Image display device
US8390654B2 (en) Display and method for fabricating the same
JP3344680B2 (ja) 画像表示装置
JP4308153B2 (ja) セルテスト機能を具えた静電放電防護整合回路装置
JPS61121034A (ja) 薄膜トランジスタアレイ
US6670936B1 (en) Liquid crystal display
JP2002099224A (ja) 表示装置用電極基板及びその検査方法
JPH1152928A (ja) 液晶駆動装置
JP3535878B2 (ja) アクティブマトリクスパネル
JP3558257B2 (ja) フォールトトレラント回路構成及びそれが組み込まれたアクティブマトリクス装置
JP3293163B2 (ja) 液晶パネル
KR100477131B1 (ko) 액정 표시 장치의 화소 수리 방법
JP3300023B2 (ja) 信号入力回路およびアクティブマトリクスパネル
KR100218509B1 (ko) 액정 표시 장치
KR100477143B1 (ko) 액정표시장치의화소수리방법
JP3226673B2 (ja) 液晶表示装置
KR100646778B1 (ko) 액정 표시장치
KR100313117B1 (ko) 액정표시장치의 구동회로 패턴 구조

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 12

EXPY Cancellation because of completion of term