JPS61121034A - 薄膜トランジスタアレイ - Google Patents
薄膜トランジスタアレイInfo
- Publication number
- JPS61121034A JPS61121034A JP59242876A JP24287684A JPS61121034A JP S61121034 A JPS61121034 A JP S61121034A JP 59242876 A JP59242876 A JP 59242876A JP 24287684 A JP24287684 A JP 24287684A JP S61121034 A JPS61121034 A JP S61121034A
- Authority
- JP
- Japan
- Prior art keywords
- picture element
- thin film
- gate
- tft
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はアクティブマトリクス方式液晶ディスプレイ
等に用いられる薄膜トランジスタ(TPT)アレイに関
する。
等に用いられる薄膜トランジスタ(TPT)アレイに関
する。
従来の技術
従来のこの種のTFTアレイとしては、例えば特開昭5
9−47623号公報に示されるように、第5図のよう
な構成になっていた。すなわち走査−線X、〜X、
ヘゲート電極を、信号線Y1〜YNへソース電極を接続
したTFTllをそなえ、そのドレイン電極は絵素電極
26に接続されている。
9−47623号公報に示されるように、第5図のよう
な構成になっていた。すなわち走査−線X、〜X、
ヘゲート電極を、信号線Y1〜YNへソース電極を接続
したTFTllをそなえ、そのドレイン電極は絵素電極
26に接続されている。
絵素電極と対向アース電極の間に液晶13が挿入され独
立した絵素14を構成する。液晶は等制約にコンデンサ
として働くが場合によってはこれに並列に補助コンデン
サが追加されることもある。
立した絵素14を構成する。液晶は等制約にコンデンサ
として働くが場合によってはこれに並列に補助コンデン
サが追加されることもある。
第6図忙よfiTFTの働きを説明する。走査線X1.
X2.X3.・・・・・・には第6図に示すような選択
パルスp1.p2.p3.・・・・・・がそれぞれ印加
される。
X2.X3.・・・・・・には第6図に示すような選択
パルスp1.p2.p3.・・・・・・がそれぞれ印加
される。
特定の走査線例えばxlが選択状態のとき(他のすべて
の走査線は非選択)これに接続される一連のTPTのソ
ース・ドレイン間が導通となり、それらに接続された各
絵素に、対応する信号線の電圧が印加される。xlが非
選択に切り換ると上記TPTは非導通となるので上記絵
素に印加された電圧は次にxlが選択されるまで前回の
値を保持する。このようにTFTアレイを用いた液晶デ
ィスプレイは、必要な信号電圧を正確にかつ独立に各絵
素に伝達することが出来るのでクロストークがなくコン
トラスト比の大きい表示が可能となり注目を集めている
。
の走査線は非選択)これに接続される一連のTPTのソ
ース・ドレイン間が導通となり、それらに接続された各
絵素に、対応する信号線の電圧が印加される。xlが非
選択に切り換ると上記TPTは非導通となるので上記絵
素に印加された電圧は次にxlが選択されるまで前回の
値を保持する。このようにTFTアレイを用いた液晶デ
ィスプレイは、必要な信号電圧を正確にかつ独立に各絵
素に伝達することが出来るのでクロストークがなくコン
トラスト比の大きい表示が可能となり注目を集めている
。
発明が解決しようとする問題点
ところが、このような構成で走査線、信号線の本数が増
えるとすべてのTPTを良品として作シ込む事が極めて
困難となる。と([TPTは第7図にその断面構造を示
すようにゲート21とソース22、ドレイン23間が絶
縁膜24と半導体膜25を介して積層されているため、
ピンホールその他工程上のトラブルによってゲートソー
ス間、あるいはゲート・ドレイン間が短絡してしまう恐
れがある。とくにゲート・ソース間短絡は、これにつな
がる走査線と信号線上のすべてのTPTの動作異常を招
き、いわゆる線欠陥という重大不良をもたらす。また、
ソース電極とドレイン電極が7オトリングライの不良に
より短絡すると、そのTPTにかかわる液晶セルの動作
異常すなわち点欠陥をもたらす。
えるとすべてのTPTを良品として作シ込む事が極めて
困難となる。と([TPTは第7図にその断面構造を示
すようにゲート21とソース22、ドレイン23間が絶
縁膜24と半導体膜25を介して積層されているため、
ピンホールその他工程上のトラブルによってゲートソー
ス間、あるいはゲート・ドレイン間が短絡してしまう恐
れがある。とくにゲート・ソース間短絡は、これにつな
がる走査線と信号線上のすべてのTPTの動作異常を招
き、いわゆる線欠陥という重大不良をもたらす。また、
ソース電極とドレイン電極が7オトリングライの不良に
より短絡すると、そのTPTにかかわる液晶セルの動作
異常すなわち点欠陥をもたらす。
本発明は上記問題点に鑑みてなされたもので、いくつか
のTPTが不良であっても絵素欠陥(線欠陥および点欠
陥)が発生しないような構成のTFTアレイを提供する
ことを目的としている。
のTPTが不良であっても絵素欠陥(線欠陥および点欠
陥)が発生しないような構成のTFTアレイを提供する
ことを目的としている。
問題点を解決するだめの手段
本発明は上記問題点を解決するため、1つの絵素当り2
つのTPTをそなえ、それらのゲート電極を上記絵素を
はさんで相隣る2本の走査線にそれぞれ接続した事を特
徴とするものである。
つのTPTをそなえ、それらのゲート電極を上記絵素を
はさんで相隣る2本の走査線にそれぞれ接続した事を特
徴とするものである。
作 用
本発明は上記した構成によシ、1つの絵素に接続された
2つのTPTのうち一方が不良であればそれを絵素ない
し走査線から切り離して他方のTPTでもって絵素を駆
動することが出来るので絵素欠陥の発生確率を著しく低
減し、TFTアレイの歩留シを著しく向上できる。
2つのTPTのうち一方が不良であればそれを絵素ない
し走査線から切り離して他方のTPTでもって絵素を駆
動することが出来るので絵素欠陥の発生確率を著しく低
減し、TFTアレイの歩留シを著しく向上できる。
従来例において単にTPTを全く並列に追加する事も考
えられるが、これはどちらのTPTが不良であるかを判
別することが困難である。また、1絵素当り2本の走査
線を準備して2つのTPTのゲート電極を別々の走査線
に接続する構成も提案されているが、これは絵素の有効
面積(開口率)を大幅に低下させるという問題点を有す
る。
えられるが、これはどちらのTPTが不良であるかを判
別することが困難である。また、1絵素当り2本の走査
線を準備して2つのTPTのゲート電極を別々の走査線
に接続する構成も提案されているが、これは絵素の有効
面積(開口率)を大幅に低下させるという問題点を有す
る。
実施例
以下実施例を示す。
(実施例1)
第1図に示すように、本実施例では1つの絵素(例えば
C21)に2つのTPT(T21Aと”21B)を設け
、それらのソースは共通の信号線(Yl)に接続され、
ゲートは絵素をはさんで相隣る走査線(x2およびX3
)Kそれぞれ接続され、ドレインはともに絵素(C21
)の絵素電極に接続されている。絵素の縦方向の数をM
とすると走査線はM+1本ある。走査線x1及びx2に
は第5図P1の走査パルスが加えられ、以下x3にはP
2、x4にはP3.・・・・・・×M+、にはPMが加
えられる。従っ′て一つのTFTが選択されるのは周期
T毎に1回で、その選択期間は77Mである。さて、再
び絵素C21に注目する。走査線x2Vc選択パルスが
入るとTFT T21Aが導通となり信号線からは本来
絵素C11に与えるべき信号(これをvllとする)が
021に印加される。しかし次のタイミング(T/M後
)にはX3からの選択パルスがTFT T21Bに印加
されてT21Bが導通となり信号線からは本来C21に
与えられるべき信号(これを■21とする)が021
’印加される。以後、次の周期(約1時間後)までT2
1A I T21B はともに非導通で、C21は最
后に与えられた信号v21を保持する。走査線数(M+
1)が十分大きいときは絵素C21は実効的に信号v2
1で駆動され、■11の効果は無視出来る。
C21)に2つのTPT(T21Aと”21B)を設け
、それらのソースは共通の信号線(Yl)に接続され、
ゲートは絵素をはさんで相隣る走査線(x2およびX3
)Kそれぞれ接続され、ドレインはともに絵素(C21
)の絵素電極に接続されている。絵素の縦方向の数をM
とすると走査線はM+1本ある。走査線x1及びx2に
は第5図P1の走査パルスが加えられ、以下x3にはP
2、x4にはP3.・・・・・・×M+、にはPMが加
えられる。従っ′て一つのTFTが選択されるのは周期
T毎に1回で、その選択期間は77Mである。さて、再
び絵素C21に注目する。走査線x2Vc選択パルスが
入るとTFT T21Aが導通となり信号線からは本来
絵素C11に与えるべき信号(これをvllとする)が
021に印加される。しかし次のタイミング(T/M後
)にはX3からの選択パルスがTFT T21Bに印加
されてT21Bが導通となり信号線からは本来C21に
与えられるべき信号(これを■21とする)が021
’印加される。以後、次の周期(約1時間後)までT2
1A I T21B はともに非導通で、C21は最
后に与えられた信号v21を保持する。走査線数(M+
1)が十分大きいときは絵素C21は実効的に信号v2
1で駆動され、■11の効果は無視出来る。
次に、もしもT21 Bのゲートとソース間が工程不良
により短絡したとすると、これは先に述べたように線欠
陥を発生させて都合が悪い。この時は、T21 Bのゲ
ートを走査線x3から切り離す。切シ離す手段は、例え
ばゲート部にレーザーを照射してゲート接続部の金属を
蒸発させる方法、機械的に削る方法、あるいは化学的に
エツチングする方法などが適用出来る。第2図は本実施
例の平面構造図を示したもので、各TPTのゲートは走
査線との接続部28において切断しゃすく形成しである
0 上記のようにT F T T21Bのゲートを走査線
から切り離すとT21 Bは常に非導通となるが、絵素
C21にはTFT T21Aにより絵素C11に対応す
る信号電圧■11が走査線X2の選択されるタイミング
で供給され、1周期Tの間保持される。従ってこの場合
線欠陥は発生しないばかりでなく、絵素C21は点欠陥
ともならず近接した絵素(C11)の信号(v、1)で
動作する。
により短絡したとすると、これは先に述べたように線欠
陥を発生させて都合が悪い。この時は、T21 Bのゲ
ートを走査線x3から切り離す。切シ離す手段は、例え
ばゲート部にレーザーを照射してゲート接続部の金属を
蒸発させる方法、機械的に削る方法、あるいは化学的に
エツチングする方法などが適用出来る。第2図は本実施
例の平面構造図を示したもので、各TPTのゲートは走
査線との接続部28において切断しゃすく形成しである
0 上記のようにT F T T21Bのゲートを走査線
から切り離すとT21 Bは常に非導通となるが、絵素
C21にはTFT T21Aにより絵素C11に対応す
る信号電圧■11が走査線X2の選択されるタイミング
で供給され、1周期Tの間保持される。従ってこの場合
線欠陥は発生しないばかりでなく、絵素C21は点欠陥
ともならず近接した絵素(C11)の信号(v、1)で
動作する。
なお、不良TFTが”21 Aの場合には、T21Aを
走査線から切り離しても絵素C21はTFTT21BK
よって本来の信号v21を受けて正常に動作する事は言
うまでもない。
走査線から切り離しても絵素C21はTFTT21BK
よって本来の信号v21を受けて正常に動作する事は言
うまでもない。
また第2図に示すようにドレイン22と絵素電極26の
接続部29を切断し易く形成しておけば、万一、TPT
のソース・ドレイン間が短絡しても接続部29を切断す
ることにより絵素欠陥を救うことが出来る。
接続部29を切断し易く形成しておけば、万一、TPT
のソース・ドレイン間が短絡しても接続部29を切断す
ることにより絵素欠陥を救うことが出来る。
(実施例2)
第3図に本発明の他の実施例を示す。各絵素に対応する
2つのTPTのソースが、絵素をはさんで相隣る2本の
信号線にそれぞれ接続されている点を除いて他の構成は
実施例1と同じである。例えば絵素C2゜を実効的に駆
動するのは、走査線x3の選択パルスに同期した信号線
Y3の信号である。
2つのTPTのソースが、絵素をはさんで相隣る2本の
信号線にそれぞれ接続されている点を除いて他の構成は
実施例1と同じである。例えば絵素C2゜を実効的に駆
動するのは、走査線x3の選択パルスに同期した信号線
Y3の信号である。
(実施例1では信号線Y2の信号であった)。
本実施例はカラーディスプレイに対応すべく考え出され
たものである。マトリクス形ディスプレイでカラー表示
を行う場合、混色をよくするために通常三原色(R,G
、B)をインラインでなくこの例では第4図のようにず
らして配列する。本実施例では、例えば絵素C22のT
FT T22Bが不良であってこれを切り離すと022
には本来C11に加えられるべき信号がT22Aにより
供給される。
たものである。マトリクス形ディスプレイでカラー表示
を行う場合、混色をよくするために通常三原色(R,G
、B)をインラインでなくこの例では第4図のようにず
らして配列する。本実施例では、例えば絵素C22のT
FT T22Bが不良であってこれを切り離すと022
には本来C11に加えられるべき信号がT22Aにより
供給される。
C11と02゜は第4図のような色配置においては同色
であるので022は最近接の同色絵素の信号を拾って動
作し、欠陥とはならない。なお、絵素C2□のTFT
T22Aを不良で切り離した場合には絵素C22は本来
の信号で正常に動作することは言うまでもない。
であるので022は最近接の同色絵素の信号を拾って動
作し、欠陥とはならない。なお、絵素C2□のTFT
T22Aを不良で切り離した場合には絵素C22は本来
の信号で正常に動作することは言うまでもない。
発明の効果
以上述べてきたように本発明は簡単な構成で、TFTア
レイの歩留りを著しく向上させる手段を提供するもので
ありその工業的、実用的価値は犬きい0
レイの歩留りを著しく向上させる手段を提供するもので
ありその工業的、実用的価値は犬きい0
第1図および第2図はそれぞれ本発明の一実施例におけ
るTFTアレイ構成図及び平面構造図、第3図は本発明
の他の実施例における構成図、第4図は第3図に対応し
た色配置図、第5図は従来のTFTアレイ構成図、第6
図は走査線に印加する電圧波形の図、第7図はTFTの
断面構造図である。 −” l C111C12fC211C2゜、・・・・
・・絵素、” l ”11A+”11Bl”21AI
21B・・・・・・薄膜トう:yジスタ(TFT)
Xl、X2.X3・=−J査線、Yl、Y2.Y3・
・・〜・・信号線、21・・・・・・ゲート、22・・
・・・・ドレイン、23・・・・・・ソース、26・・
・・・・絵素電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名XI
、に2 − *+a Y1 ・ Y2 ・ イ↓千(ネ象χ
Y2 Y3 −第2図 ゛2/6絞鼻禿棧 第3図 第4図 14・・・於素 26 締素電極 ×r、X2.Xi、 走査、線
るTFTアレイ構成図及び平面構造図、第3図は本発明
の他の実施例における構成図、第4図は第3図に対応し
た色配置図、第5図は従来のTFTアレイ構成図、第6
図は走査線に印加する電圧波形の図、第7図はTFTの
断面構造図である。 −” l C111C12fC211C2゜、・・・・
・・絵素、” l ”11A+”11Bl”21AI
21B・・・・・・薄膜トう:yジスタ(TFT)
Xl、X2.X3・=−J査線、Yl、Y2.Y3・
・・〜・・信号線、21・・・・・・ゲート、22・・
・・・・ドレイン、23・・・・・・ソース、26・・
・・・・絵素電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名XI
、に2 − *+a Y1 ・ Y2 ・ イ↓千(ネ象χ
Y2 Y3 −第2図 ゛2/6絞鼻禿棧 第3図 第4図 14・・・於素 26 締素電極 ×r、X2.Xi、 走査、線
Claims (3)
- (1)絶縁性基板の一方の面内にM+1本の走査線と、
前記走査線と直交するN+1本の信号線と、これら走査
線と信号線で囲まれたN×M個の領域に各1個づつ配列
されたN×M個の絵素電極と、各絵素電極の1つに対応
して2つの薄膜トランジスタが形成されており、上記2
つの薄膜トランジスタのドレイン電極が共に対応する1
つの絵素電極に接続され、上記2つの薄膜トランジスタ
のゲート電極が対応する絵素電極をはさんで相隣る2本
の走査線にそれぞれ接続され、かつ上記2つの薄膜トラ
ンジスタのソース電極が対応する上記絵素電極をはさん
で相隣る2本の信号線のいずれかに接続されていること
を特徴とする薄膜トランジスタアレイ。 - (2)上記走査線とこれに接続された各薄膜トランジス
タのゲート電極の接続部を熱的、化学的、電気的あるい
は機械的手段によって必要に応じて独立に切断出来るよ
うに構成した事を特徴とする特許請求の範囲第1項記載
の薄膜トランジスタアレイ。 - (3)上記各薄膜トランジスタのドレイン電極とこれに
接続された絵素電極の接続部を熱的、化学的、電気的あ
るいは機械的手段によって必要に応じて独立に切断出来
るように構成した事を特徴とする特許請求の範囲第1項
記載の薄膜トランジスタアレイ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59242876A JPS61121034A (ja) | 1984-11-16 | 1984-11-16 | 薄膜トランジスタアレイ |
DE8585308385T DE3581498D1 (de) | 1984-11-16 | 1985-11-18 | Aktive matrixschaltung fuer fluessigkristallanzeigen. |
EP85308385A EP0182645B1 (en) | 1984-11-16 | 1985-11-18 | Active matrix circuit for liquid crystal displays |
US07/144,787 US4890097A (en) | 1984-11-16 | 1988-01-21 | Active matrix circuit for liquid crystal displays |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59242876A JPS61121034A (ja) | 1984-11-16 | 1984-11-16 | 薄膜トランジスタアレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61121034A true JPS61121034A (ja) | 1986-06-09 |
Family
ID=17095546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59242876A Pending JPS61121034A (ja) | 1984-11-16 | 1984-11-16 | 薄膜トランジスタアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61121034A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63186216A (ja) * | 1987-01-28 | 1988-08-01 | Nec Corp | アクテイブマトリツクス液晶表示器 |
JPH0242420A (ja) * | 1988-04-25 | 1990-02-13 | Hitachi Ltd | 表示装置及び液晶表示装置 |
JPH02118522A (ja) * | 1988-06-16 | 1990-05-02 | Ind Technol Res Inst | 液晶表示のマトリックスアドレス装置 |
JPH02281133A (ja) * | 1989-04-21 | 1990-11-16 | Mitsubishi Electric Corp | 短絡箇所検出装置 |
US5012228A (en) * | 1987-08-04 | 1991-04-30 | Nippon Telegraph And Telephone | Method of operation for an active matrix type display device |
JPH0475030A (ja) * | 1990-07-17 | 1992-03-10 | Sharp Corp | アクティブマトリクス表示装置 |
US5331447A (en) * | 1987-06-10 | 1994-07-19 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with plural TFTs in parallel per pixel |
US5610738A (en) * | 1990-10-17 | 1997-03-11 | Hitachi, Ltd. | Method for making LCD device in which gate insulator of TFT is formed after the pixel electrode but before the video signal line |
KR100455555B1 (ko) * | 2000-08-11 | 2004-11-12 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치 및 그 제조방법 |
JP2014017456A (ja) * | 2012-07-11 | 2014-01-30 | Panasonic Liquid Crystal Display Co Ltd | 表示装置及び画素欠陥修正方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
JPS57109994A (en) * | 1980-12-26 | 1982-07-08 | Citizen Watch Co Ltd | Display panel |
JPS58144888A (ja) * | 1982-02-23 | 1983-08-29 | セイコーインスツルメンツ株式会社 | 行列形液晶表示装置 |
-
1984
- 1984-11-16 JP JP59242876A patent/JPS61121034A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5677887A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
JPS57109994A (en) * | 1980-12-26 | 1982-07-08 | Citizen Watch Co Ltd | Display panel |
JPS58144888A (ja) * | 1982-02-23 | 1983-08-29 | セイコーインスツルメンツ株式会社 | 行列形液晶表示装置 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63186216A (ja) * | 1987-01-28 | 1988-08-01 | Nec Corp | アクテイブマトリツクス液晶表示器 |
US5708484A (en) * | 1987-06-10 | 1998-01-13 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level and material as gate electrodes |
US7196762B2 (en) | 1987-06-10 | 2007-03-27 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
US6992744B2 (en) | 1987-06-10 | 2006-01-31 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
US6384879B2 (en) | 1987-06-10 | 2002-05-07 | Hitachi, Ltd. | Liquid crystal display device including thin film transistors having gate electrodes completely covering the semiconductor |
US5532850A (en) * | 1987-06-10 | 1996-07-02 | Hitachi, Ltd. | TFT active matrix liquid crystal display with gate lines having two layers, the gate electrode connected to the wider layer only |
US5331447A (en) * | 1987-06-10 | 1994-07-19 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with plural TFTs in parallel per pixel |
US6184963B1 (en) | 1987-06-10 | 2001-02-06 | Hitachi, Ltd. | TFT active matrix LCD devices employing two superposed conductive films having different dimensions for the scanning signal lines |
US5838399A (en) * | 1987-06-10 | 1998-11-17 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level as gate electrodes. |
US6839098B2 (en) | 1987-06-10 | 2005-01-04 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
US7450210B2 (en) | 1987-06-10 | 2008-11-11 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
US5528396A (en) * | 1987-06-10 | 1996-06-18 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with a holding capacitance between the pixel electrode and a scanning signal line |
US5012228A (en) * | 1987-08-04 | 1991-04-30 | Nippon Telegraph And Telephone | Method of operation for an active matrix type display device |
JPH0242420A (ja) * | 1988-04-25 | 1990-02-13 | Hitachi Ltd | 表示装置及び液晶表示装置 |
JPH0723337U (ja) * | 1988-06-16 | 1995-04-25 | インダストリアル テクノロジー リサーチ インスチチュート | 液晶表示器のマトリックスアドレス装置 |
JPH02118522A (ja) * | 1988-06-16 | 1990-05-02 | Ind Technol Res Inst | 液晶表示のマトリックスアドレス装置 |
JPH02281133A (ja) * | 1989-04-21 | 1990-11-16 | Mitsubishi Electric Corp | 短絡箇所検出装置 |
JPH0475030A (ja) * | 1990-07-17 | 1992-03-10 | Sharp Corp | アクティブマトリクス表示装置 |
US5671027A (en) * | 1990-10-17 | 1997-09-23 | Hitachi, Ltd. | LCD device with TFTs in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films and before the deposition of the silicon gate insulator |
US5610738A (en) * | 1990-10-17 | 1997-03-11 | Hitachi, Ltd. | Method for making LCD device in which gate insulator of TFT is formed after the pixel electrode but before the video signal line |
KR100455555B1 (ko) * | 2000-08-11 | 2004-11-12 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치 및 그 제조방법 |
JP2014017456A (ja) * | 2012-07-11 | 2014-01-30 | Panasonic Liquid Crystal Display Co Ltd | 表示装置及び画素欠陥修正方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9568791B2 (en) | Liquid crystal display device | |
KR0175723B1 (ko) | 액티브 매트릭스 표시장치 | |
US20210364874A1 (en) | Repairing method for array substrate and array substrate | |
JPH07333275A (ja) | 液晶表示パネルおよびその検査方法 | |
JP2004212931A (ja) | 表示装置用基板及びその製造方法 | |
JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
JPS61121034A (ja) | 薄膜トランジスタアレイ | |
JPH01130131A (ja) | ドライバー内蔵アクティブマトリクスパネル | |
JPH0667200A (ja) | 液晶表示装置 | |
JPS61243483A (ja) | アクテイブマトリクス基板 | |
JPS58184758A (ja) | マトリツクスアレ−の欠陥修正方法 | |
JP4886226B2 (ja) | 液晶表示装置 | |
JPH05307167A (ja) | アクティブマトリクスパネル | |
JPH06118909A (ja) | アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法 | |
JPH02251930A (ja) | アクティブマトリックスアレイ | |
JPH0213316B2 (ja) | ||
KR100646778B1 (ko) | 액정 표시장치 | |
JPS62271574A (ja) | 画像表示装置の駆動回路 | |
JPH07175083A (ja) | マトリクス型多結晶SiTFT | |
JPS61122685A (ja) | 薄膜トランジスタアレイ | |
JPS61243487A (ja) | アクテイブマトリクス基板 | |
JP2646588B2 (ja) | アクティブマトリクスアレイ | |
JPH0646346B2 (ja) | アクテイブマトリクス基板 | |
JP2882300B2 (ja) | アクティブマトリクスパネルの製造方法 | |
JPS63289534A (ja) | アクテイブマトリクスパネル |