JP2882300B2 - アクティブマトリクスパネルの製造方法 - Google Patents
アクティブマトリクスパネルの製造方法Info
- Publication number
- JP2882300B2 JP2882300B2 JP1255495A JP1255495A JP2882300B2 JP 2882300 B2 JP2882300 B2 JP 2882300B2 JP 1255495 A JP1255495 A JP 1255495A JP 1255495 A JP1255495 A JP 1255495A JP 2882300 B2 JP2882300 B2 JP 2882300B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- defect
- matrix panel
- pixel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
パネルの製造方法に関するものである。 【０００２】 【従来の技術】液晶等による画素への信号の書き込みを
行うスイッチングトランジスタアレイを具備したアクテ
ィブマトリクスパネルにおいて、該アクティブマトリク
スパネルにおいて同一の基板内に前記スイッチングトラ
ンジスタと同一の製造プロセスにてドライバー回路を作
り込む試みは１９８１年項より行なわれ始め、その結果
はＳＩＤ（Ｓｏｃｉｅｔｙ ｏｎ Ｉｎｆｏｒｍａｔｉ
ｏｎ Ｄｉｓｐｌａｙ）等において発表されている。ア
クティブマトリクスパネルは通常ゲート線及びデータ線
をそれぞれ百数十本以上有しているため、それらを駆動
するドライバー回路をパネル外に外付するのは、ドライ
バー集積回路（以下、ドライバーＩＣと略記）の製造コ
スト等のため、コスト上での不利な点が多々ある。 【０００３】従って、パネル内へのドライバー回路内蔵
を可能ならしめることは大変意義が大きい。しかしなが
ら、シフトレジスタより成るドライバー回路は、画素へ
の信号書き込みを行なうスイッチングトランジスタに比
べて構造が複雑でかつトランジスタの集積密度が高いた
め、欠陥が発生しやすく、アクティブマトリクスパネル
の歩留りを低下させる恐れがある。 【０００４】このようなドライバー回路の欠陥ととも
に、画素に生じる欠陥も問題がある。すなわち、１つの
画素に欠陥が生じていると、マトリクス状に配置された
画素の１列及び／又は１行に配置されているすべての画
素に表示不良が生じるという問題がある。 【０００５】 【発明が解決しようとする課題】本発明の目的は、アク
ティブマトリクスパネルの画素アレイ内に存在する欠陥
画素を切り離すようにしたアクティブマトリクスパネル
の製造方法を提供するものである。 【０００６】 【課題を解決するための手段】本発明は、液晶パネルを
構成する一方の基板上にマトリクス状に配列された複数
の画素を有し、該画素を駆動する信号を供給するゲート
線群及びデータ線群のうち少なくとも一方の信号線群を
同一の動作を行なう少なくとも２系列の信号線駆動回路
により並列的に駆動するようにしたアクティブマトリク
スパネルの製造方法において、前記複数の画素に対して
欠陥の有無の検査を行ない、前記複数の画素の中の欠陥
画素に入力される前記並列的に駆動された信号線の両側
を切り離すことによって該欠陥画素を前記信号線から切
り離すことを特徴とするものである。 【０００７】 【実施例】ドライバー内蔵アクティブマトリクスパネル
の構造の概要を図１（ａ）に示す。同図において、１０
１及び１０２はゲート線駆動用ドライバーで、全く同一
に構成されており、それぞれの出力端子は同一の信号を
出力してＭ本のゲート線１０５，１０６，１０７，・・
・を駆動している。同様に、データ線駆動用ドライバー
１０３，１０４も、全く同一に構成されており、それぞ
れの出力端子は同一の信号を出力してＮ本のデータ線１
０８，１０９，１１０，・・・を駆動している。また、
１１１，１１２，１１３，１１４，１１５，・・・はス
イッチング素子を含む画素であり、各画素は、例えば図
１（ｂ）のごとく構成されている。すなわち、図１
（ｂ）において、１２１はゲート線、１２２はデータ
線、１２３はスイッチングトランジスタ、１２４は液晶
等の表示素子である。 【０００８】以下、ゲート線駆動回路を例にとって本発
明を説明する。図２にドライバー回路内のシフトレジス
タセルに欠陥が存在する場合を示す。図２において、２
系列のゲート線ドライバー回路２４１及び２５１によっ
て、ゲート線２２１，２２２，２２３，・・・・が並列
的に駆動されている。また、ゲート線ドライバー回路２
４１はシフトレジスタセル２０１，２０２，２０３，・
・・より成り、各シフトレジスタセルの出力信号によっ
て各ゲート線２２１，２２２，２２３，・・・を順次駆
動する。シフトレジスタセルの走査順序は、２０１，２
０２，２０３，・・・の順である。ゲート線ドライバー
回路２５１もゲート線ドライバー回路２４１と全く同一
に構成されており同様の動作をする。図２において、シ
フトレジスタセル２０４に欠陥が存在し、他のシフトレ
ジスタセルは全く正常である場合を考える。このとき、
パネル内のゲート線２２１〜２２３は正常な信号によっ
て駆動されるものの、それより後のゲート線２２４，２
２５，２２６，・・は異常な信号によって駆動され、パ
ネルは誤動作状態となる。このとき、外観検査、シフト
レジスタ内の信号チェック等の手段によりシフトレジス
タ２０４に欠陥が存在することを確認した後、ゲート線
ドライバー回路２４１内において、シフトレジスタセル
２０４を２３１及び２３２の箇所で切断する。切断はレ
ーザートリミング装置等によって行なう。 【０００９】以上の操作を施した結果、ゲート線２２４
はシフトレジスタセル２１４の出力信号によって正常に
駆動され、２２５以降のゲート線２２５，２２６，・・
・も正常に駆動される。従って、同一位置に設けられた
シフトレジスタセル、例えば、図２におけるセル２０４
と２１４とが同時に欠陥を持たない限り、欠陥救済が可
能である。 【００１０】図３に、アクティブマトリクスパネルの画
素アレイ内に存在する画素欠陥がある場合の本発明によ
る救済方法を示す。シフトレジスタセル３０１，３０
２，３０３，・・・より成るゲート線ドライバー回路３
４１及びシフトレジスタセル３１１，３１２，３１３，
・・・・より成るドライバー回路３５１は共に正常動作
しており、一本のゲート線３２２により駆動されている
ある画素３３１に欠陥が存在した場合を考える。このと
き、外観検査，信号チェック等の手段により、画素３３
１に欠陥が存在することを確認した後、ゲート線３２２
において、欠陥が存在する画素３３１に入力されている
ゲート線３２２を両側の二箇所３３２及び３３３におい
てレーザートリミング装置等によって切断する。この結
果、欠陥を持つ３３１の１画素がゲート線３２２から切
り離されてアクティブマトリクスパネルは正常に動作す
る。 【００１１】図４は、複数箇所に存在する欠陥について
の画素欠陥の救済方法の一例を説明するものである。同
図において、シフトレジスタセル４０３，４１６，４０
７は欠陥を持っているが、それぞれ、４３２と４３３、
４３６と４３７、及び４３８と４３９の箇所において切
断されることにより欠陥救済が成されている。また、欠
陥を持つ画素４３１も両側の４３４と４３５とでゲート
線４２４が切断されることによってゲート線４２４から
切り離されて欠陥救済がなされる。 【００１２】 【発明の効果】本発明によると、画素に欠陥が存在する
場合、欠陥画素に入力される信号線の両側を切り離すこ
とにより１画素を信号線から取り除いて他の画素を正常
に動作させることができる。また、ゲート線（又はデー
タ線）が少なくとも２系列の駆動回路によって並列駆動
されるため、ゲート線（又はデータ線）の容量性負荷を
駆動する能力に余裕が出来、より理想に近い信号波形で
アクティブマトリクスパネルを駆動することが可能とな
る。 【００１３】以上述べた如く、本発明を適用することに
よって、アクティブマトリクスパネル、特に、駆動回路
を内蔵したアクティブマトリクスパネルの製造歩留まり
が向上させられ、製造コストが低減されると同時に高品
質のパネルが製造可能となる。
パネルの製造方法に関するものである。 【０００２】 【従来の技術】液晶等による画素への信号の書き込みを
行うスイッチングトランジスタアレイを具備したアクテ
ィブマトリクスパネルにおいて、該アクティブマトリク
スパネルにおいて同一の基板内に前記スイッチングトラ
ンジスタと同一の製造プロセスにてドライバー回路を作
り込む試みは１９８１年項より行なわれ始め、その結果
はＳＩＤ（Ｓｏｃｉｅｔｙ ｏｎ Ｉｎｆｏｒｍａｔｉ
ｏｎ Ｄｉｓｐｌａｙ）等において発表されている。ア
クティブマトリクスパネルは通常ゲート線及びデータ線
をそれぞれ百数十本以上有しているため、それらを駆動
するドライバー回路をパネル外に外付するのは、ドライ
バー集積回路（以下、ドライバーＩＣと略記）の製造コ
スト等のため、コスト上での不利な点が多々ある。 【０００３】従って、パネル内へのドライバー回路内蔵
を可能ならしめることは大変意義が大きい。しかしなが
ら、シフトレジスタより成るドライバー回路は、画素へ
の信号書き込みを行なうスイッチングトランジスタに比
べて構造が複雑でかつトランジスタの集積密度が高いた
め、欠陥が発生しやすく、アクティブマトリクスパネル
の歩留りを低下させる恐れがある。 【０００４】このようなドライバー回路の欠陥ととも
に、画素に生じる欠陥も問題がある。すなわち、１つの
画素に欠陥が生じていると、マトリクス状に配置された
画素の１列及び／又は１行に配置されているすべての画
素に表示不良が生じるという問題がある。 【０００５】 【発明が解決しようとする課題】本発明の目的は、アク
ティブマトリクスパネルの画素アレイ内に存在する欠陥
画素を切り離すようにしたアクティブマトリクスパネル
の製造方法を提供するものである。 【０００６】 【課題を解決するための手段】本発明は、液晶パネルを
構成する一方の基板上にマトリクス状に配列された複数
の画素を有し、該画素を駆動する信号を供給するゲート
線群及びデータ線群のうち少なくとも一方の信号線群を
同一の動作を行なう少なくとも２系列の信号線駆動回路
により並列的に駆動するようにしたアクティブマトリク
スパネルの製造方法において、前記複数の画素に対して
欠陥の有無の検査を行ない、前記複数の画素の中の欠陥
画素に入力される前記並列的に駆動された信号線の両側
を切り離すことによって該欠陥画素を前記信号線から切
り離すことを特徴とするものである。 【０００７】 【実施例】ドライバー内蔵アクティブマトリクスパネル
の構造の概要を図１（ａ）に示す。同図において、１０
１及び１０２はゲート線駆動用ドライバーで、全く同一
に構成されており、それぞれの出力端子は同一の信号を
出力してＭ本のゲート線１０５，１０６，１０７，・・
・を駆動している。同様に、データ線駆動用ドライバー
１０３，１０４も、全く同一に構成されており、それぞ
れの出力端子は同一の信号を出力してＮ本のデータ線１
０８，１０９，１１０，・・・を駆動している。また、
１１１，１１２，１１３，１１４，１１５，・・・はス
イッチング素子を含む画素であり、各画素は、例えば図
１（ｂ）のごとく構成されている。すなわち、図１
（ｂ）において、１２１はゲート線、１２２はデータ
線、１２３はスイッチングトランジスタ、１２４は液晶
等の表示素子である。 【０００８】以下、ゲート線駆動回路を例にとって本発
明を説明する。図２にドライバー回路内のシフトレジス
タセルに欠陥が存在する場合を示す。図２において、２
系列のゲート線ドライバー回路２４１及び２５１によっ
て、ゲート線２２１，２２２，２２３，・・・・が並列
的に駆動されている。また、ゲート線ドライバー回路２
４１はシフトレジスタセル２０１，２０２，２０３，・
・・より成り、各シフトレジスタセルの出力信号によっ
て各ゲート線２２１，２２２，２２３，・・・を順次駆
動する。シフトレジスタセルの走査順序は、２０１，２
０２，２０３，・・・の順である。ゲート線ドライバー
回路２５１もゲート線ドライバー回路２４１と全く同一
に構成されており同様の動作をする。図２において、シ
フトレジスタセル２０４に欠陥が存在し、他のシフトレ
ジスタセルは全く正常である場合を考える。このとき、
パネル内のゲート線２２１〜２２３は正常な信号によっ
て駆動されるものの、それより後のゲート線２２４，２
２５，２２６，・・は異常な信号によって駆動され、パ
ネルは誤動作状態となる。このとき、外観検査、シフト
レジスタ内の信号チェック等の手段によりシフトレジス
タ２０４に欠陥が存在することを確認した後、ゲート線
ドライバー回路２４１内において、シフトレジスタセル
２０４を２３１及び２３２の箇所で切断する。切断はレ
ーザートリミング装置等によって行なう。 【０００９】以上の操作を施した結果、ゲート線２２４
はシフトレジスタセル２１４の出力信号によって正常に
駆動され、２２５以降のゲート線２２５，２２６，・・
・も正常に駆動される。従って、同一位置に設けられた
シフトレジスタセル、例えば、図２におけるセル２０４
と２１４とが同時に欠陥を持たない限り、欠陥救済が可
能である。 【００１０】図３に、アクティブマトリクスパネルの画
素アレイ内に存在する画素欠陥がある場合の本発明によ
る救済方法を示す。シフトレジスタセル３０１，３０
２，３０３，・・・より成るゲート線ドライバー回路３
４１及びシフトレジスタセル３１１，３１２，３１３，
・・・・より成るドライバー回路３５１は共に正常動作
しており、一本のゲート線３２２により駆動されている
ある画素３３１に欠陥が存在した場合を考える。このと
き、外観検査，信号チェック等の手段により、画素３３
１に欠陥が存在することを確認した後、ゲート線３２２
において、欠陥が存在する画素３３１に入力されている
ゲート線３２２を両側の二箇所３３２及び３３３におい
てレーザートリミング装置等によって切断する。この結
果、欠陥を持つ３３１の１画素がゲート線３２２から切
り離されてアクティブマトリクスパネルは正常に動作す
る。 【００１１】図４は、複数箇所に存在する欠陥について
の画素欠陥の救済方法の一例を説明するものである。同
図において、シフトレジスタセル４０３，４１６，４０
７は欠陥を持っているが、それぞれ、４３２と４３３、
４３６と４３７、及び４３８と４３９の箇所において切
断されることにより欠陥救済が成されている。また、欠
陥を持つ画素４３１も両側の４３４と４３５とでゲート
線４２４が切断されることによってゲート線４２４から
切り離されて欠陥救済がなされる。 【００１２】 【発明の効果】本発明によると、画素に欠陥が存在する
場合、欠陥画素に入力される信号線の両側を切り離すこ
とにより１画素を信号線から取り除いて他の画素を正常
に動作させることができる。また、ゲート線（又はデー
タ線）が少なくとも２系列の駆動回路によって並列駆動
されるため、ゲート線（又はデータ線）の容量性負荷を
駆動する能力に余裕が出来、より理想に近い信号波形で
アクティブマトリクスパネルを駆動することが可能とな
る。 【００１３】以上述べた如く、本発明を適用することに
よって、アクティブマトリクスパネル、特に、駆動回路
を内蔵したアクティブマトリクスパネルの製造歩留まり
が向上させられ、製造コストが低減されると同時に高品
質のパネルが製造可能となる。
【図面の簡単な説明】
【図１】 第１図（ａ），（ｂ）は、ドライバー内蔵ア
クティブマトリクスパネルの構造の概要を説明するため
の図である。 【図２】 駆動回路のシフトレジスタセルの欠陥を救済
する説明図である。 【図３】 本発明の実施例を示す図である。 【図４】 複数箇所に存在する欠陥についての画素欠陥
の救済方法の一例を説明する説明図である。 【符号の説明】 ３２２，４２２…ゲート線、３３１，４３１…欠陥画
素、３３２，３３３，４３４，４３５…切り離し点。
クティブマトリクスパネルの構造の概要を説明するため
の図である。 【図２】 駆動回路のシフトレジスタセルの欠陥を救済
する説明図である。 【図３】 本発明の実施例を示す図である。 【図４】 複数箇所に存在する欠陥についての画素欠陥
の救済方法の一例を説明する説明図である。 【符号の説明】 ３２２，４２２…ゲート線、３３１，４３１…欠陥画
素、３３２，３３３，４３４，４３５…切り離し点。
Claims (1)
- (57)【特許請求の範囲】 １．液晶パネルを構成する一方の基板上にマトリクス状
に配列された複数の画素を有し、該画素を駆動する信号
を供給するゲート線群及びデータ線群のうち少なくとも
一方の信号線群を同一の動作を行なう少なくとも２系列
の信号線駆動回路により並列的に駆動するようにしたア
クティブマトリクスパネルの製造方法において、 前記複数の画素に対して欠陥の有無の検査を行ない、 前記複数の画素の中の欠陥画素に入力される前記並列的
に駆動された信号線の両側を切り離すことによって該欠
陥画素を前記信号線から切り離すことを特徴とするアク
ティブマトリクスパネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1255495A JP2882300B2 (ja) | 1995-01-30 | 1995-01-30 | アクティブマトリクスパネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1255495A JP2882300B2 (ja) | 1995-01-30 | 1995-01-30 | アクティブマトリクスパネルの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59020482A Division JPH0614253B2 (ja) | 1984-02-07 | 1984-02-07 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07306420A JPH07306420A (ja) | 1995-11-21 |
| JP2882300B2 true JP2882300B2 (ja) | 1999-04-12 |
Family
ID=11808567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1255495A Expired - Fee Related JP2882300B2 (ja) | 1995-01-30 | 1995-01-30 | アクティブマトリクスパネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882300B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5552091A (en) * | 1978-10-13 | 1980-04-16 | Suwa Seikosha Kk | Correcting substrate for liquid crystal panel |
| JPS57100467A (en) * | 1980-12-15 | 1982-06-22 | Suwa Seikosha Kk | Ic substrate for active matrix display body |
-
1995
- 1995-01-30 JP JP1255495A patent/JP2882300B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07306420A (ja) | 1995-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100389450C (zh) | 栅极驱动器、栅极驱动器修复方法及显示面板 | |
| US5111060A (en) | Electronic circuit equipped with redundant or spare circuit elements for every circuit element | |
| JP4498489B2 (ja) | 液晶表示装置とその製造方法 | |
| KR100211606B1 (ko) | 매트릭스형 화상표시장치 | |
| JP2007193299A (ja) | 液晶表示装置及びその復旧方法 | |
| US20030103045A1 (en) | Display device and driving method thereof | |
| JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| US5798742A (en) | Active matrix panel and method for fabricating the same | |
| JP3224001B2 (ja) | データ信号線駆動回路および走査信号線駆動回路並びに画像表示装置 | |
| JP3821862B2 (ja) | アクティブマトリクス型表示装置の駆動回路の動作方法 | |
| KR20070077680A (ko) | 게이트 드라이버 및 이를 포함한 액정 표시 장치 | |
| JPS61121034A (ja) | 薄膜トランジスタアレイ | |
| JP2882300B2 (ja) | アクティブマトリクスパネルの製造方法 | |
| JP3203971B2 (ja) | 表示素子 | |
| JP3344680B2 (ja) | 画像表示装置 | |
| JPH06118909A (ja) | アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法 | |
| JP2000221927A (ja) | 集積回路装置およびそれを用いた液晶表示装置 | |
| JPH0614253B2 (ja) | 液晶表示装置 | |
| JPH0646345B2 (ja) | アクテイブマトリクス基板 | |
| JP2973969B2 (ja) | アクテイブマトリクスパネル及びその検査方法 | |
| KR20080044073A (ko) | 박막 트랜지스터 표시판 | |
| KR100313117B1 (ko) | 액정표시장치의 구동회로 패턴 구조 | |
| JP2889751B2 (ja) | 表示装置の駆動回路 | |
| JP4598252B2 (ja) | 液晶駆動回路及びそれを用いた液晶表示装置 | |
| JPH08110531A (ja) | アクテイブマトリクスパネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |