KR100211606B1

KR100211606B1 - 매트릭스형 화상표시장치

Info

Publication number: KR100211606B1
Application number: KR1019950046961A
Authority: KR
Inventors: 겐이치 카토; 야스시 쿠보타; 히로시 요네다; 오사무 사사키; 이치로 시라키
Original assignee: 쓰지 하루오; 샤프 가부시키가이샤
Priority date: 1994-12-28
Filing date: 1995-12-01
Publication date: 1999-08-02
Also published as: TW280898B; KR960024545A; US5926156A

Abstract

매트릭스형 화상표시장치의 구동회로는 4개의 표준단위회로와 1개의 예비단위회로로 된 복수의 그룹을 가진다. 표준단위회로는 구동회로에서 분리가능한 분리수단이 설치되며, 예비단위회로에는 그의 동일 그룹 내에 표준단위회로의 입력신호선 및 출력신호선에 예비단위회로를 접속하는 접속수단이 설치된다. 예비단위회로의 수는 각 단위회로의 양품율에 따라 조정될 수 있다. 이에 따라, 구동회로 전체의 양품율이 높게 유지되고, 예비단위회로의 갯수를 감소시킬 수 있음으로써, 제조효율을 향상시킬 수 있고, 코스트 절감을 이룰 수 있다.

Description

매트릭스형 화상표시장치

제1(a)도는 본 발명의 제1실시예에 따른 매트릭스형 화상표시장치의 구동회로의 기본구성을 나타낸 블럭도.

제1(b)도는 상기 구동회로에 결함이 발생된 때의 동작을 나타낸 블럭도.

제2(a)도는 상기 구동회로의 스위칭 방법의 예를 나타낸 평면도.

제2(b)도는 제2(a)도의 A-A선을 따라 취해진 단면도.

제2(c)도는 스위칭 방법의 다른 예를 나타낸 평면도.

제2(d)도는 제2(c)도의 B-B선을 따라 취해진 단면도.

제2(e)도는 스위칭 방법의 또 다른 예를 나타낸 평면도.

제2(f)도는 제2(e)도의 C-C선을 따라 취해진 단면도.

제3(a)도는 스위칭 방법의 또 다른 예를 나타낸 평면도.

제3(b)도는 제3(a)도의 D-D선을 따라 취해진 단면도.

제3(c)도는 스위칭 방법의 또 다른 예를 나타낸 평면도.

제3(d)도는 제3(c)도의 E-E선을 따라 취해진 단면도.

제3(e)도는 스위칭 방법의 또 다른 예를 나타낸 평면도.

제3(f)도는 제3(e)도의 F-F선을 따라 취해진 단면도.

제4(a)도는 전계효과 트랜지스터를 이용한 스위칭 방법을 나타내며 ON-OFF 스위칭 작용을 제어하는 스위치의 회로도.

제4(b)도는 OFF-ON 스위칭 작용을 제어하는 회로도.

제4(c)도는 메모리 소자를 이용하여, ON-OFF 스위칭 작용을 제어하는 스위칭 수단의 회로도.

제5도는 본 발명의 제2실시예에 따른 매트릭스형 화상표시장치의 구동회로의 주사회로부분의 구성을 나타낸 블럭도.

제6도는 종래의 매트릭스형 화상표시장치의 구동회로의 예를 나타낸 블럭도.

제7도는 종래의 매트릭스형 화상표시장치의 다른 예를 나타낸 블럭도.

제8(a)도는 본 발명의 제3실시예에 따른 매트릭스형 화상표시장치의 데이타 신호선 구동회로의 블럭의 기본구성을 나타낸 블럭도.

제8(b)도는 상기 데이타신호선 구동회로내에 불량개소가 있는 경우의 동작을 나타낸 블럭도.

제9도는 상기 데이타신호선 구동회로의 구체예를 나타낸 블럭도.

제10도는 상기 데이타신호선 구동회로의 다른 구체예를 나타낸 다른 블럭도.

제11(a)도 내지 11(c)도는 퓨즈의 구성을 나타낸 설명도.

제11(d)도 내지 11(f)도는 안티퓨즈의 구성을 나타낸 설명도.

제12(a)도는 본 발명의 제4실시예에 따른 매트릭스형 화상표시장치의 데이타 신호선 구동회로의 블럭의 기본구성을 나타낸 블럭도.

제12(b)도는 상기 데이타신호선 구동회로 내에 불량개소가 있는 경우의 동작을 나타낸 블럭도.

제13도는 상기 데이타신호선 구동회로의 구체예를 나타낸 블럭도.

제14도는 상기 데이타신호선 구동회로의 다른 구체예를 나타낸 다른 블럭도.

제15도는 본 발명의 제5실시예에 따른 매트릭스형 화상표시장치의 데이타신호선 구동회로의 블럭의 구성을 나타낸 블럭도.

제16도는 본 발명의 제6실시예에 따른 매트릭스형 화상표시장치의 데이타신호선 구동회로의 블럭의 구성을 나타낸 블럭도.

제17도는 본 발명의 제7실시예에 따른 매트릭스형 화상표시장치의 데이타신호선 구동회로의 블럭의 구성을 나타낸 블럭도.

제18는 본 발명의 제8실시예에 따른 매트릭스형 화상표시장치의 데이타신호선 구동회로의 블럭의 구성을 나타낸 블럭도.

제19는 본 발명의 제9실시예에 따른 매트릭스형 화상표시장치의 데이타신호선 구동회로의 블럭의 구성을 나타낸 블럭도.

제20도는 제9실시예의 구성을 제15도에 적용시킨 경우의 데이타신호선 구동회로의 1개의 블럭의 구성을 나타낸 블럭도.

제21도는 본 발명의 제10실시예에 따른 매트릭스형 화상표시장치의 데이타신호선 구동회로의 1개의 블럭의 구성을 나타낸 블럭도.

제22도는 본 발명의 제11실시예에 따른 매트릭스형 화상표시장치의 데이타신호선 구동회로의 1개의 블럭의 구성을 나타낸 블럭도.

제23도는 본 발명의 제12실시예에 따른 매트릭스형 화상표시장치의 데이타신호선 구동회로의 1개의 블럭의 구성을 나타낸 블럭도.

제24(a)도는 본 발명의 제13실시예에 따른 매트릭스형 화상표시장치의 주사신호선 구동회로의 블럭의 기본구성을 나타낸 블럭도.

제24(b)도는 상기 주사신호선 구동회로 내에 불량개소가 있는 경우의 동작을 나타낸 블럭도.

제25도는 상기 주사신호선 구동회로의 구체예를 나타낸 블럭도.

제26도는 상기 주사신호선 구동회로의 다른 구체예를 나타낸 다른 블럭도.

제27(a)도는 본 발명의 제14실시예에 따른 매트릭스형 화상표시장치의 주사신호선 구동회로의 1개의 블럭의 기본구성을 나타낸 블럭도.

제27(b)도는 상기 주사신호선 구동회로 내에 불량개소가 있는 경우의 동작을 나타낸 블럭도.

제28도는 상기 주사신호선 구동회로의 구체예를 나타낸 블럭도.

제29도는 상기 주사신호선 구동회로의 다른 구체예를 나타낸 다른 블럭도.

제30도는 본 발명과 종래 기술에 공통적인 매트릭스형 화상표시장치의 구성을 나타낸 블럭도.

제31(a)도는 상기 매트릭스형 화상표시장치의 화상표시부의 구성을 나타낸 블럭도.

제31(b)도는 상기 화상표시부의 1개의 화소의 구성을 나타낸 회로도.

제32도는 종래의 매트릭스형 화상표시장치의 점순차구동방식의 데이타신호선 구동회로의 구성을 나타낸 블럭도.

제33도는 종래의 매트릭스형 화상표시장치의 선순차구동방식의 데이타신호선 구동회로의 구성을 나타낸 블럭도.

제34(a)도 및 (b)도는 제33도에 도시된 데이타신호선 구동회로의 증폭기회로의 구성을 나타낸 구성도.

제35도는 종래의 매트릭스형 화상표시장치의 주사신호선 구동회로의 구성을 나타낸 블럭도.

제36도는 제32도 및 33도에 도시된 데이타신호선 구동회로 및 제35도에 도시된 주사신호선 구동회로에 이용되는 주사회로(시프트레지스터)의 구성을 나타낸 회로도.

제37도는 다른 타입의 주사회로를 나타내는 디코더회로를 나타낸 회로도.

제38(a)도는 본 발명의 제16실시예에 따른 매트릭스형 화상표시장치의 다상 시프트레지스터 회로를 나타낸 블럭도.

제38(b)도는 상기 다상 시프트레지스터 회로의 입출력 신호의 타이밍차트.

제39도는 상기 다상 시프트레지스터 회로의 구체예를 나타낸 회로도.

제40(a)도는 접속신호선을 이용하여 신호선을 접속하는 방법의 일예를 나타낸 평면도.

제40(b)도는 신호선을 서로 직접 접속하는 방법의 일예를 나타낸 평면도.

제40(c)도는 신호선을 서로 직접 접속하는 방법의 다른예를 나타낸 평면도.

제40(d)도는 제40(a)도의 X-X선을 따라 취해진 단면도.

제40(e)도는 제40(b)도의 Y-Y선을 따라 취해진 단면도.

제41(a)도는 종래의 다상 시프트레지스터 회로의 구성을 나타낸 블럭도.

제41(b)도는 상기 다상 시프트레지스터 회로로의 입출력신호의 타이밍챠트.

제42(a)도는 본 발명의 제17실시예의 매트릭스형 화상표시장치의 다상 시프트레지스터 회로의 구성을 나타낸 블럭도.

제42(b)도는 상기 다상 시프트레지스터 회로로의 입출력 신호의 타이밍챠트.

제43도는 본 발명의 제18실시예에 따른 매트릭스형 화상표시장치의 다상 시프트레지스터의 구성을 나타낸 블럭도.

제44도는 상기 다상 시프트레지스터 회로로의 입출력 신호의 타이밍챠트.

제45(a)도는 제18실시예의 구성을 제16실시예의 구성에 적용시킨 경우의 다상시프트레지스터 회로의 구성을 나타낸 블럭도.

제45(b)도는 상기 다상 시프트레지스터 회로로의 입출력 신호의 타이밍챠트.

제46(a)도는 본 발명의 제19실시예에 따른 매트릭스형 화상표시장치의 다상 시프트레지스터 회로의 구성을 나타낸 블럭도.

제46(b)도는 상기 다상 시프트레지스터 회로로의 입출력 신호의 타이밍챠트.

제47(a)도는 본 발명의 제20실시예에 따른 매트릭스형 화상표시장치의 다상 시프트레지스터 회로의 구성을 나타낸 블럭도.

제47(b)도는 상기 다상 시프트레지스터 회로로의 입출력 신호의 타이밍챠트.

제48(a)도는 본 발명의 제21실시예에 따른 매트릭스형 화상표시장치의 다상 시프트레지스터 회로의 구성을 나타낸 블럭도.

제48(b)도는 상기 다상 시프트레지스터 회로로의 입출력 신호의 타이밍챠트.

제49(a)도는 상기 다상 시프트레지스터로 입력되는 영상신호를 나타낸 설명도.

제49(b)도는 시프트레지스터 계열의 수에 대응하여 분리된 영상신호를 나타낸 설명도.

제50도는 제48(a)도의 다상 시프트레지스터 회로에서, 초단의 시프트레지스터가 정상인 경우에, 제49(b)도의 영상신호가 입력된 때의 샘플링 상태를 나타낸 설명도.

제51도는 제48(a)도의 다상 시프트레지스터 회로에서, 일방의 시프트레지스터 계열의 초단의 시프트레지스터가 이상인 경우에, 제49(b)도의 영상신호가 입력된 때의 샘플링 상태를 나타낸 설명도.

제52도는 제48(a)도의 다상 시프트레지스터 회로에서, 일방의 시프트레지스터 계열의 초단의 시프트레지스터가 이상인 경우에, 제49(b)도의 영상신호를 변환수단에 의해 변환시킨 영상신호가 입력된 때의 샘플링 상태를 나타낸 설명도.

제53(a)도는 종래의 매트릭스형 화상표시장치의 시프트레지스터 회로의 구성을 나타낸 블럭도.

제53(b)도는 상기 시프트레지스터 회로로의 입출력신호의 타이밍챠트.

제54(a)도는 제53(a)도의 시프트레지스터 회로 내에 결함이 있는 경우의 수정 예를 나타낸 블럭도.

제54(b)도는 상기 시프트레지스터 회로로의 입출력신호의 타이밍챠트이다.

* 도면의 주요부분에 대한 부호의 설명

1a-4a : 표준단위회로 1b-4b : 입력신호선

1c-4c : 출력신호선 1d-4d, 1f-4f : 신호출력스위치

1e-4e : 신호입력스위치 5a : 예비단위회로

11,12,13,17,18,22 : 도전층 14 : 절연층

15 : 레이저광 16,21 : 분리부

31 : 전계효과 트랜지스터 32 : 레지스터

33 : 메모리 소자

본 발명은 용장기술을 도입함에 의해 화상표시장치 내의 구동회로에 결함이 발생하는 경우에 대응할 수 있는 매트릭스형 화상표시장치에 관한 것이다.

액티브매트릭스 구동방식에 이해 구동되는 화상표시장치는 알려져 있는 것으로, 예컨대 제30도에 도시되어 있다. 이 타입의 화상표시장치는 화소어레이 ARY, 그 화소어레이 ARY를 구동하는 데이타신호선 구동회로 SD 및 주사신호선 구동회로 GD, 데이타신호선 구동회로 SD 및 주사신호선 구동회로 GD에 입력되는 타이밍신호를 발생하는 타이밍신호발생회로 TIM를 포함한다. 데이타신호선 구동회로 SD에 영상신호 DATA가 타이밍신호발생회로 TIM에 동기신호 SYN가 각각 입력된다.

제31(a)도는 제30도의 화소어레이 ARY, 데이타신호선 구동회로 SD 및 주사신호선 구동회로 GD를 더욱 상세하게 나타낸다. 이 화상표시장치는 다수의 주사신호선 GLj와 다수의 데이타신호선 SLi를 서로 직각으로 교차하는 상태로 구비하고, 인접한 2개의 주사신호선과 인접한 2개의 데이타신호선으로 포위된 부분에 화소 PIX가 매트릭스상으로 설치되어 있다. 즉, 화소 1열당 하나의 데이타신호선이 제공되고 화소 1행당 하나의 주사신호선이 제공된다.

액정표시장치의 경우, 각 화소 PIX는 제31(b)도에 도시된 바와 같이, 스위칭소자로서 화소트랜지스터 SW, 및 액정용량 CL 및 필요에 따라 부가되는 보조용량 CS로 된 화소용량으로 구성된다. 일반적으로, 매트릭스형 액정표시장치에서는, 화소에 표시를 안정화시키도록, 액정용량 CL과 병렬로 보조용량 CS가 부가된다. 이 보조용량 CS은 액정용량 CL 또는 화소 트랜지스터 SW의 리크전류, 화소트랜지스터 SW의 게이트/소스 사이의 용량 등의 기생용량에 의한 화소변위의 변동, 또는 액정용량 CL의 표시 데이타에의 의존성 등의 영향을 최소한으로 억제하려는 것이다.

제31(b)도에서, 스위칭소자로서의 화소 트랜지스터 SW의 드레인 및 소스를 통해 데이타신호선 SLi과 화소용량중 일방의 전극이 접속되며, 화소 트랜지스터 SW의 게이트는 주사신호선 GLi에 접속되며, 액정용량 CL의 타방의 전극은 액정셀을 사이에 두고 대향전극에 접속되고, 보조용량 CS의 타방전극은 전 화소 공통의 공통전선 또는 인접한 주사신호선에 접속된다.

제31(a)도에 도시된 바와 같이, 데이타신호선 구동회로 SD는 스타트펄스신호 SPS에 동기하여 입력된 영상신호 DATA를 샘플링하고, 필요에 따라 적절한 방식으로 증폭하여 각 데이타신호선 SLi에 기입한다. 주사신호선 구동회로 GD는 스타트펄스신호 SPS에 동기하여 주사신호선 GLj을 순차선택하고, 화소 PIX 내에 있는 스위칭 소자의 개폐를 제어함에 의해, 각 데이타신호선 SLi에 기입된 영상신호 DATA를 각 화소 PIX에 기입하고, 각 화소 PIX에 기입된 데이타를 보유한다. 주사신호선 구동회로 GD 및 데이타신호선 구동회로 SD는 각각 전원 VGH/VGL 및 VSH/VSL로 구동된다.

바꿔 말하면, 데이타신호선 구동회로 SD는 영상신호 DATA를 1화소 또는 1수평 주사기간(1H라인)마다, 데이타신호선 SLi에 출력한다. 주사신호선 GLj을 액티브 상태로 하고 화소 트랜지스터 SW가 도통상태로 되면, 데이타신호선 SLi을 통해 공급된 영상신호 DATA가 화소용량으로 기입된다. 주사신호선 GLj을 비액티브 상태로 하고 화소 트랜지스터 SW가 차단상태로 되면, 그에 따라 화소에 의한 표시가 유지된다.

데이타신호선 구동회로 SD에는 점순차구동방식 또는 선순차구동방식이 있다. 여기서, 점순차구동방식은, 제32도에 도시된 바와 같이, 주사회로(시프트레지스터 SR)의 출력에 의해 제어된 샘플링스위치 SWT를 통하여, 영상신호 DATA를 데이타신호선 SLi에 기입한다. 따라서, 구동회로의 규모는 작게되며, 기입시간이 단축되므로 대화면화에 제약이 있다. 샘플링스위치 SWT로는 통상 1개의 트랜지스터, 또는 2개의 도전형이 다른 트랜지스터를 병렬 접속한 것을 이용한다. 샘플링 능력의 향상 및 영상신호의 레벨변동을 억제하는 점에서 CMOS 구성의 샘플스위치 SWT를 이용하는 것이 바람직하다.

한편, 선순차구동방식에서는, 제33도에 도시된 바와 같이, 수평주사기간에 샘플링 된 영상신호 DATA의 1라인분을 수평투사선기간에 증폭기회로 AMP에 전송하고, 다음의 수평주사기간에서 데이타신호선 SLi에 기입되게 한다. 따라서, 상기 선순차구동방식의 구동회로의 규모는 커지게 되며, 기입시간이 충분하게 되어 대형화에도 대응할 수 있는 특징이 있다. 증폭기회로 AMP의 구성은, 제34(a)도에 도시된 오퍼레이션 증폭기 타입과, 제34(b)도에 도시한 소스 폴로워 타입이 있다.

한편, 주사신호선 구동회로 GD는 제35도에 도시된 바와 같이 구성된다. 이는, 주사회로(시프트레지스터 SR)에서의 출력신호의 AND 신호와, 주사신호의 폭을 규정하는 게이트펄스 GPS가 버퍼회로 BUF에서 증폭하여 주사신호선 GLi으로 출력한다.

제32도 및 33도에 도시한 데이타신호선 구동회로 SD, 및 제35도에 도시한 주사신호선 구동회로 GD에서는, 주사회로로서 시프트레지스터 SR을 이용한다. 제36도에, 그 시프트레지스터 SR의 구성이 도시된다. 시프트레지스터의 각단에는, 1개의 인버터와 2개의 클럭인버터로 구성되며, 클럭신호 CLK의 상승 및 하강에 동기하여 스타트펄스신호 SPS가, 차례로, 다음단으로 전송된다.

주사회로로는, 그 시프트레지스터 SR외에 디코더형이 있다. 그 디코더 타입 회로는, 예컨대, 제37도에 도시된 바와 같이, 복수의 어드레스신호 A1,A2 ... 또는 그의 반전신호 /A1/A2... 의 신호를 출력함으로써, 각단의 입력어드레스신호를 다르게 함에 의해, 주사회로를 구성할 수 있다.

상기한 /A1은 어드레스 신호 A1의 반전신호를 의미하며, 도면 중에서,

으로 나타내진다. 이하, 실시예 중에 기재되는 것들도 동일한 의미를 갖는다.

종래, 액티브매트릭스형 액정표시장치의 다수는 화소부의 스위칭 소자로서, 유리기판상에 형성된 비정질실리콘 박막트랜지스터로 구성되며, 주사신호선 구동회로 GD 및 데이타신호선 구동회로 SD의 스위칭 소자로서는 외부에 부착된 복수의 드라이버 IC로 구성되어 있다.

이에 대해, 최근 화상표시장치의 소형화 및 신뢰성향상, 코스트 절감 등의 이유로, 주사신호선 구동회로 GD, 데이타신호선 구동회로 SD를 화소어레이 ARY와 동일기판상에 모노리틱으로 구성하는 기술이 개발되어 있다. 이 때, 능동소자로서는, 단결정, 또는 비단결정(예컨대, 다결정 또는 비정질)의 실리콘박막을 이용한 전계효과 트랜지스터가 이용된다. 실제로는 대면적으로 형성되고, 주사신호선 구동회로 GD 및 데이타신호선 구동회로 SD에 요구되는 충분한 구동력이 실현됨으로써, 다결정 실리콘 박막 트랜지스터로 구성되는 경우가 많다. 즉, 보다 대화면화하여 코스트 다운을 지향함에 의해, 유리의 왜곡점(약 600℃)이하의 프로세스 온도에서 트라이얼 소자를 유리기판상의 다결정실리콘박막상에 형성하는 것도 시도되고 있다.

그러나, 비단결정 실리콘박막 트랜지스터, 예컨대 다결정실리콘 박막트랜지스터는, 현상황에서는, 그의 제조프로세스가 LSI 등으로 이용되고 있는 단결정실리콘 기판상에 형성되는 트랜지스터 까지는 확립되어 있지 않고, 쇼트, 단선 등의 결함이 발생하기 쉬운 문제가 있다. 또한, 구동회로를 화소어레이와 동일기판상에 모노리틱으로 구성하는 경우에는, 화면사이즈에 따라서, 기판의 크기가 크게 증가되며, 결함이 포함될 가능성이 높게 된다.

결함의 종류로는, 점결함, 선결함, 면결함이 고려된다. 면결함에 있어서는, 결함장소가 다수인 경우가 많고, 그의 구제가 가능하더라도, 막대한 비용과 노력이 필요하기 때문에, 불량품으로 처분하는 경우가 대부분이다.

점결함은 화소의 불량에 의해 발생되며 그 수가 많지 않기 때문에, 어떤 경우에는 무시될 수 있다. 또한, 결함방지 대책으로, 일본 특허 공개 공보 제 93-66418호에 개시된 방법에서는, 각 화소에 쌍으로 트랜지스터를 설치하고, 불량 트랜지스터를 구동회로에서 분리함에 의해 화소스위치의 결함을 구제하는 방법을 제안하고 있다.

한편, 선결함은 점결함과 다르게 쉽게 눈에 띄게 되며, 따라서 소수이더라고 구제할 필요가 있다. 선결함의 원인으로는, 데이타신호선 및 주사신호선에서의 결함, 예컨대 단선 또는 단락 등의 원인 이외에, 데이타신호선 구동회로 및 주사신호선 구동회로에서의 결함이 고려된다. 데이타신호선 및 주사신호선은 단순한 배선임에 비해, 데이타신호선 구동회로 및 주사신호선 구동회로에는 다수의 소자나 배선, 콘택트영역 등이 있기 때문에, 결함의 발생율이 높게 된다. 전술한 바와 같이, 다결정 실리콘 박막트랜지스터를 이용하여 형성된 데이타신호선 구동회로 및 주사신호선 구동회로에서는, 제조프로세스가 미완성으로 되기 때문에, 결함 발생확률은 단결정 실리콘 기판상에 형성된 드라이버 IC의 제조프로세스에 비해 더욱 높게 된다.

따라서, 화상표시장치의 제조수율을 향상시키기 위해서는, 선결함의 감소, 특히 구동회로의 불량율의 감소가 중요하다. 이를 위해서는, 제조프로세스의 개량에 의한 결함의 감소와 함께, 결함이 있는 경우에도 정상적인 회로동작이 가능한 용장기술을 도입할 필요가 있다.

종래의 구동회로에 대해 상세히 설명하면 다음과 같다. 제6도에 도시한 바와 같이, 주사신호선 구동회로는 출력신호선(241c-24nc)에 대응한 n개의 래치회로(241a-24na)가 직렬로 접속되어 주사회로부를 구성한다. 초단의 래치회로(241a)에는 주사신호선(241b)을 통해 입력된 펄스신호를 타이밍 제어신호선(250)을 통해 입력된 클럭신호에 기초하여 주사신호선(242b)을 통해 다음단의 래치회로(242a)에 전송한다. 버퍼회로(241g-24ng)는 각각 대응하는 래치회로(241a-24na)가 출력측에 접속되며, 그 래치회로(241a-24na)에서 펄스신호를 출력신호선(241c-24nc)으로 출력한다.

또한, 데이타신호선 구동회로도 마찬가지의 구성으로 되며, 이 경우는, 버퍼회로(241g-24ng)대신에 샘플 홀드회로가 각 래치회로(241a-24na)의 출력측에 접속된다.

상기한 바와 같은 종래의 주사신호선 구동회로 또는 데이타신호선 구동회로의 구성에서는, 단위회로(상기에서는 래치회로)의 출력이 다음단의 다른 단위회로에 입력되기 때문에, 어느 단의 출력에 불량이 있는 경우에도 사용할 수 없게 된다. 또한, 이 경우, 각단에서의 회로의 불량율을 x, 출력수를 n으로 하면, 구동회로 전체의 양품율 (conforming ratio)은 xⁿ으로 된다.

최근의 디스플레이는 대형, 고정밀화 되기 때문에, 상기 구동회로를 이용한 액정디스플레이 등에서는, 구동회로 전체의 출력수가 1000단으로 되는 것은 놀라운 일이 아니다. 이 경우, 단순하게 고려하면, 일단에서의 회로의 양품율이 0.999(99.9%)로 되어도, 구동회로 전체의 양품율은 0.999¹⁰⁰⁰≒0.368(36.8%)로 감소되며, 또한 출력수가 그의 반정도인 500단인 경우에는 0.999⁵⁰⁰≒0.606(60.6%)로 감소된다.

따라서, 상기 종래의 구동회로를 갖는 매트릭스형 화상표시장치에서는, 출력수가 많으면 구동회로 전체의 양품율이 감소되므로, 대형 또는 고정밀 디스플레이의 단가가 높아지는 문제가 있다.

특히, 구동회로를 화상표시부와 동일기판상에 모노리틱 형성한 표시장치에 있어서는, 일단 조립되면 구동회로 등의 교환이 불가능하기 때문에, 구동회로의 불량이 표시장치의 불량에 직결된다.

한편, 상기 문제를 해결하기 위해서는, 일본 특허 공보 제90-13316호 공보에서와 같이, 주사회로부가 화소전극에 접속되어 있는 동일의 실리콘 재료로 된 스위칭 트랜지스터로 형성되며, 주사회로부는 동일 기능을 가지며 직렬로 접속된 복수의 블럭들로 구성되고, 블럭들은 병렬로 배열되며 모든 블럭의 동일단의 회로의 신호출력단자는 화상표시부를 형성하는 도전배선 중 하나에 직결되어 있는 표시장치가 개시된다.

더 구체적으로, 상기 표시장치는, 제7도에 도시된 바와 같이, 주사회로부를 구성하는 래치회로(241a-24na)에 대해, 각각 병렬로 래치회로(241a'-24na')를 배치하고, 예컨대 일단의 래치회로(241a)와 래치회로(241a')의 출력측을 직결하고, 그 래치회로들에서의 펄스신호를 다음단의 래치회로(242a)와 래치회로(242a')에 입력하는 구성이다.

상기 구성에 의해, 예컨대 래치회로(241a)가 동작불량으로 되는 경우, 래치회로(241a)의 출력측의 배선(241d)을 분리하고, 래치회로(241a)를 다른 단자에서 전기적으로 절연시킴으로써, 구동회로를 양호하게 할 수 있으며, 동작가능한 래치회로만이 다음단의 다른 래치회로에 펄스신호를 출력할 수 있게함에 의해, 구동회로 전체의 양품율을 향상시키는 방법이 개시되어 있다.

그러나, 상기 방법에서는, 병렬로 배치된 래치회로와 대향하는 래치회로가 항상 쌍으로 되어 있으며, 예컨대 래치회로(241a,241a')가 함께 동작불량으로 되는 경우에는 대체회로가 없기 때문에, 구동회로로서는 불량품이 되고, 또한 주사회로 이외의 회로, 예컨대 버퍼회로(241g-24ng)중 어느 것이라도 동작불량의 것이 있으면, 그 불량회로의 출력이 다른 회로의 출력에 영향을 미치지는 않지만, 결과적으로 구동회로는 불량품으로 된다.

또한, 복수의 블럭들에 각각 복수의 단위회로가 병렬로 설치되어 있으므로, 단위회로가 전체적으로 정상으로 동작하는 경우에는, 메인블럭을 형성하는 것을 제외한 나머지 단위회로가 무용지물로 된다. 또한, 동일한 단위회로가 병렬로 복수개 배치되기 때문에, 회로규모가 불가피하게 커지게 되는 문제가 있다.

상기 문제를 해결하도록, 여러 가지 기술이 제안된다. 예컨대, 일본 특허 공보 제 90-708호에는 표시영역을 사이에 두고 대칭으로 한 쌍의 주변구동회로가 배치되어, 동일한 표시영역의 신호배선에 접속되는 액정표시장치가 개시되어 있다.

또한, 일본 특허공보 94-14253호에서는, 한 쌍의 주사신호선 구동회로가 그 사이에 표시영역을 두고 대칭으로 제공되며, 각 구동회로에서의 시프트레지스터 셀 들의 출력들이 하나의 주사신호선에 접속되도록 서로 접속되어 있는 액정표시장치를 개시한다. 시프트레지스터 셀 들 중 어느 하나가 불량으로 되면, 불량으로 된 셀 만이 레이저트림되어 구동회로에서 분리됨으로써 구동회로가 불량이 없었던 것처럼 동작할 수 있게 된다.

상기한 액정표시장치는 다수의 구동회로들을 포함하며, 하나의 구동회로가 불량으로 되면,다른 구동회로가 각 화소셀에 신호를 공급할 수 있음으로써, 결함이 없는 화상을 발생할 수 있게 된다.

또한, 일본 특허 공개 공보 제94-67200호에는, 주사신호선 구동회로 및 데이타신호선 구동회로를 각각 쌍으로 배치하고 그 구동회로를 모든 배선에 접속하며, 한 쌍의 구동회로 중 일방에 불량이 발생한 경우에는, 불량한 구동회로를 전기적으로 분리함에 의해, 다른 구동회로는 불량이 없었던 것처럼 정상적인 동작을 할 수 있게 되어 있다.

그러나, 상기한 구성에서는, 동일 구동회로가 2개 필요하게 되고, 주변회로의 점유면적이 2배로 되어 제조비용이 상승하는 문제가 있다. 또한, 구동회로 내에서 1개라도 불량이 발생하면, 그 구동회로를 화상표시장치에서 전체적으로 분리하기 때문에, 각각 불량이 있는 경우에 2개의 구동회로가 쌍으로 분리되어 구제될 수 없기 때문에, 구제율에 한계가 있다.

또한, 일본 특허 공개 공보 제94-83286호에는, 구동회로를 복수의 블럭으로 분할하고, 각 블럭 내에서, 2계열의 시프트레지스터를 이용하는 방법이 개시된다. 정규의 시프트레지스터에 불량이 있는 경우에는, 대응하는 예비의 시프트레지스터로 접속을 스위칭 함에 의해 정상적인 동작을 보장하는 것이다. 이 용장방식에서는, 구동회로가 많은 블럭들의 시프트레지스터에 다수의 결함이 있어도 구동회로를 정상적으로 동작시킬 수 있는 이점이 있다.

그러나, 상기 용장기술은, 시프트레지스터의 구제만을 대상으로 하기 때문에, 구동회로 전체의 구제에는 다른 기술을 조합할 필요가 있다. 일반적으로, 구동회로에 있어서, 시프트레지스터가 점하는 면적이 비교적 적기 때문에, 시프트레지스터 이외의 회로에 결함이 발생하는 확률이 크게 되고, 따라서 그 부분을 구제하는 것이 중요하다.

또한, 전술한 다결정실리콘 박막상에 모노리틱으로 형성된 트랜지스터는, 일반적으로 단결정실리콘 기판상에 형성된 트랜지스터에 비해 이동도가 낮게 되고, 임계전압이 높기 때문에 구동능력이 작게 되며, 그 결과 데이타량의 증대 또는 이동화면의 재생 등, 영상신호의 광대역화에 어려움이 있다.

또한, 제53(a)도에 도시한 복수계열의 시프트레지스터의 클럭신호의 위상을 변경시킨 시프트레지스터 계열 A와 시프트레지스터 계열 B를 병렬로 동작시킴에 의해, 제53(b)도에 도시한 바와 같이, 2배의 응답속도를 얻을 수 있다.

그러나, 상기 회로에서 전술한 방법으로 수율을 향상시키기 위해서, 소자수가 본래 필요한 수의 2배 정도로 필요하기 때문에, 제조비용이 상승되고, 그 밖에 표시패널상의 비표시면적이 증가하는 등의 문제가 있다.

또한, 이와 같은 다상의 시프트레지스터 회로를 가진 구동회로에서, 제54(a)도에 도시한 바와 같이, 단순히 불량의 시프트레지스터 A2의 입력측과 출력측을 단락시키면, 시프트레지스터 A2의 출력단에 시프트레지스터 A1의 출력단과 동일한 출력타이밍이 입력됨으로써, 제54(b)도에 도시한 바와 같이, 시프트레지스터 계열간의 시계열이 치환되지 않고, 또한 이 경우에는 본래 시프트레지스터 A2에서 출력된 영상신호가 도시되지 않은 시프트레지스터 A4에서 출력신호 a₄의 형태로 출력되기 때문에, 영상신호의 위치가 변위되는 문제가 있다.

본 발명의 목적은 필요 이상으로 소자수를 증가시키지 않고 간단한 구성으로 양품율을 높일 수 있는 매트릭스형 화상표시장치를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 매트릭스형 화상표시장치는,

(1) 매트릭스상의 표시화소들;

(2) 각 화소에 영상신호를 공급하는 데이타신호선 구동회로; 및

(3) 각 화소에 대한 기입동작을 제어하는 주사신호선 구동회로; 를 포함하며,

(4) 상기 2개의 구동회로들 중 적어도 하나는, 동일 기능 및 동일 구성으로 되어 있는 표준단위회로 및 예비단위회로를 포함하는 하나 이상의 그룹으로 구성되며, 예비단위회로는 구동회로에서 전기적으로 분리되어 있으며,

(5) 각 그룹은, 상기 표준단위회로가 동작 불량일 때, 구동회로에서 그 표준단위회로를 분리하고, 구동회로에 예비단위회로를 접속함에 의해 불량인 표준단위회로를 예비단위회로로 스위칭 하는 스위칭 수단을 포함하는 것을 특징으로 한다.

상기 구성에 의하면, 매트릭스형 화상표시장치의 구동회로가 그룹 단위로 분할되며, 각 그룹에서 예비단위회로를 갖게 됨으로써, 표준단위회로에 동작불량이 발생하여도, 예비단위회로로 스위칭 할 수 있다. 따라서, 구동회로 전체는 양호하게 유지될 수 있어서, 양품율을 향상시킬 수 있다.

상기 예비단위회로는 그룹내의 표준단위회로 중 어느 하나에 접속가능하게 됨으로써, 단위호로의 양품율에 따라 그룹 내의 표준단위회로의 수와 예비단위회로의 수의 비율을 설정할 수 있고, 구동회로 전체의 양품율을 높게 유지함으로써 필요없는 예비단위회로의 수를 감소시킬 수 있다.

또한, (1)-(3)의 구성을 가진 매트릭스형 화상표시장치는, (6) 상기 데이타신호선 구동회로가 시계열의 펄스신호를 출력하는 주사회로 및 그 펄스신호에 동기하여 영상신호를 취입하고 그 영상신호를 데이타신호선으로 출력하는 영상신호 출력회로를 가진 1개 이상의 블럭으로 구성되며, (7) 각 블럭이, 상기 주사회로 및 데이타신호선과 동수의 정규영상신호 출력회로, 1개 이상의 예비영상신호 출력회로, 및 상기 주사회로 및 데이타신호선을 각각 인접한 복수의 영상신호 출력회로 중 어느 하나에 선택적으로 접속하는 스위칭 하는 수단을 포함하는 구성으로 될 수 있다.

상기 구성에 의하면, 각 블럭 내에서, 정규영상신호 출력회로에 불량이 없는 때에는, 정규영상신호 출력회로는 각 주사회로 및 데이타신호선에 접속되며 예비영상 신호 출력회로에는 주사회로와 데이타신호선 어느 것도 접속되지 않는다. 한편, 각 블럭 내에서, 정규영상신호 출력회로의 일부에 불량이 있을 때에는, 불량의 정규영상신호 출력회로는 그의 대응하는 주사회로 및 데이타신호선에서 분리되고, 불량정규영상신호 출력회로의 직후(또는 직전)의 정규영상신호 출력회로가 순차로 인접한 주사회로 및 데이타신호선에 접속되며 예비영상신호 출력회로는 그의 대응하는 주사회로 및 데이타신호선에 접속된다.

따라서, 결함구제가 각 블럭 내에서 됨으로써, 결함이 다수 있는 경우에도 각 블럭 내의 결함수가 각 블럭 내의 예비영상신호 출력회로의 수 이하이면, 데이타신호선 구동회로의 정상적인 동작이 가능하다.

또한, 스위칭 수단이 불량개소 이후의 영상신호 출력회로를 하나의 배선을 순차로 재접속함에 의해 인접한 주사회로에 재접속 할 수 있음으로써, 결함구제에 필요한 노력과 비용을 절감할 수 있다.

또한, 데이타신호선 구동회로 내에서 가장 점유면적이 큰 영상 신호 출력회로의 불량을 구제할 수 있음으로써, 데이타신호선 구동회로의 양품율을 크게 향상시킬 수 있다.

또한, (1)-(3)의 구성을 가진 매트릭스형 화상표시장치는,

(8) 상기 데이타신호선 구동회로가 시계열로 펄스신호를 출력하는 주사회로, 그 펄스신호에 동기하여 영상 신호를 취입하고 그 영상 신호를 데이타신호선으로 출력하는 영상 신호 출력회로를 가진 1개 이상의 블럭으로 구성되며; (9) 각 블럭이, 상기 데이타신호선과 동수의 정규주사신호선 및 동수의 정규영상신호 출력회로, 1개 이상의 예비주사회로 및 예비영상신호 출력회로, 상기 데이타신호선을 인접한 복수의 영상 신호 출력회로 중 어느 하나에 선택적으로 접속하기 위한 스위칭 수단, 및 상기 주사회로를 인접한 복수의 영상신호 출력회로 중 어느 하나에 접속하기 위한 제2 스위칭수단을 가진 구성으로 될 수 잇다.

상기 구성에 의하면, 각 블럭 내에서, 정규주사회로 및 정규영상신호 출력회로에 불량이 없는 경우에는, 정규영상신호 출력회로는 주사회로 및 데이타신호선에 접속되며, 예비영상신호 출력회로는 어느 것에도 접속되지 않는다. 이 때, 예비주사회로는 비월주사된다. 한편, 각 블럭 내에서, 정규주사회로 및 정규영상신호 출력회로의 일부에 불량이 있을 때에는, 불량개소에 관계되는 정규영상신호 출력회로는 대응하는 데이타 신호선에서 분리되며, 불량개소의 직후(또는 직전)의 정규영상신호 출력회로는 순차로 인접한 데이타신호선에 재접속되며 예비영상신호 출력회로는 대응하는 데이타신호선에 접속된다. 동시에, 불량개소에 관계되는 주사회로는 비월주사되며, 그 대신에 예비주사회로가 구동회로에 조합되어 통상적으로 데이타신호선 구동회로가 동작될 수 있다.

따라서, 상기 (6),(7)의 구성에 의한 효과에 더하여, 데이타신호선 구동회로를 구성하는 회로소자의 불량을 구제할 수 있음으로써, 데이타신호선 구동회로의 양품율을 크게 향상시킬 수 있다.

또한, 상기 (6),(7),(8),(9)의 구성은 상기 영상신호를 취입하여 그 영상신호를 데이타신호선에 출력하는 영상 신호 출력회로를, 주사신호선에 순차주사신호를 출력하는 주사신호 출력호로로 대체함에 의해 주사신호선 구동회로에도 적용될 수 있다.

또한, (1)-(3)의 구성을 가진 매트릭스형 화상표시장치는, (10)상기 화소와 동일기판상에 모노리틱으로 형성되며, 적어도 클럭위상이 다른 복수의 시프트레지스터 계열로 된 2개의 구동회로를 포함하고, (11) 상기 구동회로 중 적어도 하나는 각 시프트레지스터 계열의 시프트레지스터의 각각의 입력 및 출력을 차단하는 분리수단, 및 통상 구동회로에서 전기적으로 분리되어 있고, 서로 다른 시프트레지스터 계열에 속하는 2개의 시프트레지스터에 대해 출력 타이밍이 앞쪽에 있는 선행 시프트레지스터의 출력단을 출력타이밍이 뒷 쪽에 있는 후속 시프트레지스터의 출력신호선에 접속 가능한 도전수단을 포함하는 구성으로 되어있다.

상기 구성에 의하면, 클럭위상이 다른 복수의 시프트레지스터 계열을 병렬로 배치함에 의해 화상표시의 고속화를 꾀하고, 화소와 모노리틱으로 시프트레지스터가 형성된 화상표시장치에서, 결함을 가진 시프트레지스터(선행 시프트레지스터)가 있더라도, 다른 일방의 시프트레지스터 계열에 속하는 시프트레지스터(후속 시프트레지스터)에서 출력신호를 공급함에 의해, 상기 선행 시프트레지스터에 속하는 시프트레지스터 계열의 선행 시프트레지스터 이후의 시프트레지스터의 동작을 정상적으로 행하는 것이 가능하다.

이에 따라, 예비 시프트레지스터를 설치할 필요가 없으므로, 비표시부의 면적을 증가시키지 않고, 시프트레지스터 계열의 동작을 개선할 수 있다.

본 발명의 다른 목적, 특징, 및 장점은 이하에 기재되는 바에 의해 충분히 이해할 수 있을 것이다. 또한, 본 발명의 이점은 첨부도면을 참조한 다음의 설명에서 명확해질 것이다.

[실시예 1]

본 발명의 실시예 1에 대해, 제1도 내지 제4도를 참조하여 설명하면 다음과 같다. 본 실시예에서 매트릭스형 화상표시장치의 구동회로는 버퍼회로 또는 샘플 홀딩회로와 같이 단위회로의 출력을 다른 단위회로에 입력할 필요가 없는 구동회로에 관한 것이다.

제1(a)도는 본 실시예의 매트릭스형 화상표시장치의 구동회로의 1개의 그룹을 나타낸다. 1개의 그룹은 4개의 표준단위회로(1a-4a)에 대해 1개의 예비단위회로(5a)를 설치한 구성으로 되어있다. 표준단위회로(1a-4a)의 입력측에는 입력신호선(1b-4b)이, 출력측에는 신호출력스위치(1d-4d)를 통해 출력신호선(1c-4c)이 각각 접속된다. 한편, 예비단위회로(5a)의 입력측에는 신호입력스위치(1e-4e)를 통해 입력신호선(1b-4b)이, 출력측에는 신호출력스위치(1d-4d)를 통해 출력신호선(1c-4c)이 접속되어 있다.

통상, 신호출력스위치(1d-4d)는 도통상태로, 신호입력스위치(1e-4e) 및 신호출력스위치(1f-4f)는 전부 비도통 상태로 되도록 구동회로가 작성된다. 이 때문에, 표준단위회로(1a-4a)가 전부 동작 가능하게 되면, 신호입력스위치(1e-4e) 및 신호출력스위치(1d-4d),(1f-4f)의 ON/OFF 상태를 변경시킬 필요가 없다.

표준단위회로(1a-4a)중의 동작 불량회로가 1개, 예컨대 표준단위회로(2a)가 불량이고 예비단위회로(5a)가 동작 가능한 경우, 스위치의 ON/OFF 상태가 제1(b)도에 도시된 바와 같이 변경되면, 신호입력스위치(2e)와 신호출력스위치(2f)를 도통상태로 하고, 신호출력스위치(2d)를 비도통상태로 한다.

이에 따라, 구동회로에서 표준단위회로(2a)가 분리되고, 그 대신에 예비단위회로(5a)가 구동회로에 조합됨으로써, 상기 구동회로 전체를 불량이 없었던 것처럼 동작시킬 수 있다.

다음에, 구동회로가 1개의 그룹으로 구성되며, 각 그룹은 m개의 표준단위회로와 n개의 예비단위회로로 구성된다고 가정하여, 구동회로 전체의 양품율을 구해본다.

여기서, 1개의 그룹이 양품으로 될 확률은, 그룹 내의 m 개의 표준단위회로 중의 동작불량의 수가, 그룹 내의 n 개의 예비단위회로 중 동작 가능한 회로의 수보다도 작을 확률로 된다.

1개의 단위회로의 양품율을 x(0≤x≤1)로 할 때, a개의 단위회로중 b개가 동작가능하게 될 확률은_aC_b×(1-x)^a-b×x^b으로 된다.

마찬가지로, a개의 단위회로 중 b개가 동작불량으로 될 확률은_aC_b×(1-x)^b×x^a-b로 된다.

여기서,_aC_b는 조합의 갯수로서 :

_aC_b=a!/((a-b)! × b!)로 된다.

상기 식을 이용하여 1개의 그룹의 양품율 P_GRP를 구하면, n≤m 일 때,

로 되고, nm일 때,

로 된다. 구동회로 전체의 양품율 P_all은,

으로 표현되며, n≤m일 때는 식(1)을 식(3)에 대입하여,

로 되며, nm일 때는, 식(2)을 식(3)에 대입하여,

로 된다. 여기서, 식(4), (5)에서,

및,

을 A로 하면, P_all은,

으로 표시된다. 상기 (6)식의 제1항은 예비단위회로가 없는 경우의 구동회로 전체의 양품율에 해당하고 제2항은 정(正)으로 된다. 따라서, 구동회로 전체의 양품율은 예비단위회로가 전혀 없는 경우의 구동회로 전체의 양품율에 비해 증가된다.

다음에, 출력수가 1000 출력단으로 된 1=250, m=4, n=1의 경우를 고려하면, 구동회로의 양품율 P_all은,

으로 된다. 1000 출력단의 구동회로에서, 예비단위회로가 없는 경우의 양품율이 x¹⁰⁰⁰으로 됨으로써, 본 실시예의 구동회로의 양품율은 그에 비해 (1+4 (1-x))²⁵⁰배로 증가된다.

예컨대, 단위회로의 양품율 x=0.999(99.9%)로 되면, 구동회로 전체의 양품율 P_all은,

로 되며, 예비단위회로가 없는 경우에는,

로서, 구동회로의 전체 양품율은 예비회로가 없는 경우의 2.7배로 증가된다.

즉, 이 경우에는, 표준단위회로의 갯수의 1/4의 예비단위회로를 설치함에 의해, 거의 전부의 구동회로가 양품으로 될 수 있어 수율이 개선된다. 이에 따라, 구동회로의 코스트 다운이 가능하다.

상기한 바와 같이, 양품율 x = 0.999에서, 표준단위회로의 갯수 m=4, 예비단위회로의 개수 n=1로 하였는데, 그 이유는 다음과 같다.

표준단위회로의 불량품을 예비단위회로로 보충하기 위해서는, 예비단위회로의 양품의 갯수가 표준단위회로의 불량품의 갯수보다 많지 않으면 안된다. 각 단위회로의 양품율을 x라 하면, 그 단위회로가 불량품으로 되는 비율은 (1-x)로 되고, 표준단위회로 m개 중에 발생하는 불량품의 기대값은 m·(1-x)로 된다. 한편, 예비단위회로 n 개중의 양품의 기대값은 n·x로 되어 다음식이 조건으로 주어진다.

그러나, m·(1-x) 및 n·x는 단순한 기대값, 즉 표준단위회로 불량품의 평균갯수 및 예비단위회로의 양품이 평균갯수의 값에 해당한다.

즉, 표준단위회로의 불량품의 갯수가 m·(1-x)개 이상으로 될 확률 또는 예비단위회로의 양품이 갯수가 n·x개 이하로 될 확률이 50% 전후로 되며, 따라서 예비단위회로 n개 중의 양품의 기대값은, 표준단위회로 m개 중에 발생하는 불량품의 기대값에 대해 충분히 크지 않으면 안된다.

실제적으로는, m단의 표준단위회로의 불량품의 갯수의 표준편차 δm 및 n개의 예비단위회로의 양품의 갯수의 표준편차 δn는 각각,

으로 됨으로써, 상기 x가 정규분포에 따르게 되면, 예컨대 표준단위회로수 m개에 대해, 다음식을 만족하도록 예비단위회로를 n개 설치하면, 각 그룹에서 99% 정도의 양품율이 얻어지게 된다.

즉, 상기 (8)식에 (7)식을 대입하면,

상기 예에서, x=0.999, m=4로 하면,

로 된다.

이 식을 정리하여,로 하면,

로 된다. α0으로 하면,

로 된다. 즉, n은,

를 만족할 필요가 있다. n은 자연수이므로, n≥1로 되어, 상기 예에서는 그룹 내의 예비단위회로의 갯수를 1개로 설정한다.

상기 (9)식은 일예를 나타낸 것으로, 구동회로 전체에서 요구되는 양품율의 값, 각 그룹의 표준단위회로의 수, 단위회로의 양품율 등에 응하여 변경될 필요가 있다.

또한, 상기 설명한 회로의, 신호출력스위치(1d-4d), (1f-4f) 및 신호입력스위치 1e-4e의 구체적인 구성을 제2(a)-(f)도 및 제3(a)-9f)도를 참조하여 설명한다.

제2(a)-(f)도는 레이저광을 조사하여 배선패턴 또는 절연막을 승화, 증발 또는 용융시킴으로써 배선 사이를 분리 또는 접속하는 방법을 나타내고 있다.

제1(a)도의 구성에서의 신호출력스위치(1d-4d)등과 같이, 표준단위회로가 동작 불량으로 되는 경우에 표준단위회로를 구동회로에서 분리하는 스위치의 구성이 제2(a)도 및 제2(b)도에 도시된다. 도전층(11)과 도전층(12)은 도전층(13)에 의해 서로 접속된다. 스위치의 단자로 작용하는 도전층(11,12)은 서로 적절한 간격을 두고 형성된다. 도전층(11,12)의 선단을 피복하는 절연층(14)에는 콘택트홀(14a,14a)이 형성되며, 그 콘택트홀(14a,14a)이 도전층(13)에 의해 서로 접속된다. 따라서, 통상적으로 도전층(11,12)과 도전층(13)은 접촉되어 도통된다. 상기 구성에 의하면 레이저광(15)을 분리부(16)에 조사하여 분리부(16)의 도전층(13)을 승화, 증발시키는 것에 의해, 도전층(13)을 분리시킨다.

한편, 신호출력스위치(1f-4f) 또는 신호입력스위치(1e-4e)와 같이, 예비단위회로를 구동회로에 접속하기 위한 스위치로서, 예컨대 제2(c)도 및 제2(d)도에서는, 스위치의 단자를 형성하는 도전층(17)과 도전층(18)이 그들 사이에 절연층(14)을 개재하여 적층되어 있다. 이 구성에 의하면, 레이저광(15)을 접속부(19)에 조사하여 절연층(14)을 승화, 증발시킴과 동시에 도전층(17,18)을 용융시켜서, 도전층(17,18)간의 접속을 행한다.

이와 다르게, 예비단위회로를 접속하기 위한 스위치로는, 제2(e)도 및 제2(f)도와 같이, 도전층(17,18)을 극히 짧은 거리에 인접하게 배치할 수 있다. 이 경우, 레이저광(15)을 접속부(20)에 조사함에 의해, 그 접속부 내의 도전층(17,18)을 용융시켜 서로 접속한다.

어느 경우에도, 분리부(16) 및 접속부(19,20)에서는, 레이저광(15)의 조사를 받는 도전층, 예컨대 제2(a)도의 도전층, 제2(c)도의 도전층(18), 제2(e)도의 도전층(17,18)은 최상부에 위치하는 것이 바람직하다. 본 실시예에서 이용되는 레이저광(15) 대신에 전자빔 또는 이온빔, 램프광 등을 이용하여 상기한 승화, 증발, 용융 등을 행할 수 있다.

또한, 제3(a)-(f)도는 성막공정 또는 에칭공정에 의해 배선 사이를 분리 또는 접속하는 방법을 나타내고 있다.

제1(a)도의 구성에서의 신호출력스위치(1d-4d)등과 같이, 표준단위회로가 동작 불량으로 되는 경우에 표준단위회로를 분리하는 스위치로서, 예컨대 제3(a)도 및 제3(b)도에서는 제2(a)도 및 (b)도와 마찬가지로 도전층(11,12) 사이가 도전층(13)에 의해 접속되도록 구성되어 있다. 이 구성에 의하면, 레지스트에 의해 분리부(21) 이외의 전면을 마스크한 사이에서 마스크에 패턴을 에칭하거나 또는 가스분위기 중에서 분리부(21)에 이온빔 또는 레이저광 또는 램프광을 조사하여 부분적으로 패턴을 에칭함에 의해 도전층(13)을 분리한다.

한편, 신호출력스위치(1f-4f) 및 신호입력스위치(1e-4e)와 같이, 예비단위회로를 구동회로에 접속하는 스위치로서, 예컨대 제3(c) 및 (d)도에는, 도전층(17,18)을 피복하고 있는 절연층(14)을 통해 콘택트홀(14a,14a)을 설치하고 있다. 이 구성에 의하면, 도전층을 전면에 성막한 후 레지스트를 이용하여 배선부분을 마스크하여 배선부분 이외의 도전층에 패턴을 에칭함에 의해 도전층(22)을 성막하거나 도전층(22)을 성막함으로써, 도전층(17,18)간의 접속을 행한다. 상기 도전층(22)은 콘택트홀(14a,14a)을 피복하도록 형성된다.

이 때, 절연층(14)상에 저로 적절한 간격을 두고 형성된 도전층(17,18)이 모두 최상층에 있는 경우에는, 콘택트홀 등을 설치하지 않고, 상기 설명한 방법에 이해 도전층(22)을 형성할 수 있다.

다음에, 신호입력스위치, 신호출력스위치의 분리 및 접속을 액티브소자에 의해 행하는 방법을 제4(a)-(c)도를 참조하여 설명한다.

상기 방법은 두 가지 방법을 포함한다. 상기 방법의 예로서, 예컨대 제4(a)도 및 (b)도에 나타낸 바와 같이, 전계효과 트랜지스터(31)의 게이트전극(31a)이 저항(32)을 통해 전원선에 접속되는 제1방법, 제4(c)도에 도시된 바와 같이, 게이트전극(31a)에 메모리소자(33)를 접속하고, 메모리 소자(33)에 기억된 데이타에 따라 ON/OFF 동작을 제어하는 제2방법이 있다.

제1방법의 경우, 게이트전극(3a)에 전원선 또는 그라운드를 직결하여 초기의 ON/OFF 상태가 결정된다.

제4(a)도에서는 신호출력스위치(1d-4d)등과 같이, 표준단위회로가 동작불량으로 된 경우에 표준단위회로를 구동회로에서 분리하는 스위치의 구성을 도시한다. 이 경우, 게이트전극(31a)에 전원선이 직결되며, 그라운드측과는 저항(32)을 통해 접속됨으로써, 게이트전극(31a)에는 전압이 인가되는 상태로 되어, 스위치는 접속상태로 된다. 그 상태에서, 전원선측을 분리하면, 게이트전극(31a)의 전위가 그라운드측과 동일하게 되어, 스위치는 분리상태로 된다.

또한, 제4(b)도에서는 신호출력스위치(1f-4f) 및 신호입력스위치(1e-4e)와 같이, 예비단위회로를 구동회로에 저속하기 위한 스위치의 구성을 도시한다. 이 경우는, 제4(a)도와는 반대로, 게이트전극(31a)이 그라운드에 직결되고, 전원선측은 저항(32)을 통해 접속됨으로써, 스위치는 분리상태로 된다. 그 상태에서, 그라운드측을 분리함에 의해, 게이트전극(31a)에 전압이 인가되어 스위치가 접속상태로 된다.

상기 분리동작은 전술한 바와 같이 전도층의 승화, 증발 또는 에칭에 의해 행해질 수 있다. 이 방법의 경우, 스위치의 분리 및 접속 모두가 그라운드 또는 전원선의 분리에 의해서만 행해짐으로써, 구동회로상에는 분리수단만을 설치하면 되므로, 구동회로를 구성하는 기판의 구조층을 간단화 할 수 있다.

한편, 제2방법의 경우는, 제4(c)도에 도시된 바와 같이, 다이나믹 RAM 또는 스테틱 RAM 과 같은 휘발성의 메모리 소자(33)를 이용하여, 전원 투입시에 외부의 비휘발성 메모리에 기입된 데이타를 기입하는 방법과, 자외선 기입 ROM 또는 플래쉬 메모리와 같은 비휘발성 메모리를 이용하여, 구동회로의 검사 후에 데이타를 기입하는 방법 등 두 가지가 있다.

예컨대, 제4(c)도에 도시된 스위치 구성을 가진 매트릭스형 화상표시장치의 구동회로를 제조하여, 그 구동회로의 검사에 의해 판명되는 표준단위회로의 정상/비정상에 대한 정보를 표준단위회로와 예비단위회로 사이의 스위칭 공정으로 제공함에 의해, 양품의 매트릭스형 화상표시장치용 구동회로가 얻어지기까지의 공정을 일련의 제조라인에서 실시 할 수 있음으로써, 제조효율이 향상된다.

또한, 액티브소자로서 n 채널의 전계효과 트랜지스터를 이용하는 것으로 설명하였지만, p 채널의 전계효과 트랜지스터, TFT(박막 트랜지스터), 또는 사이리스터를 이용할 수 있다.

전술한 각 방법은, 구동회로가 화상표시부와 동일 기판에 형성되어 있는 드라이버 모노리틱형 표시장치에 대해서 특히 효과적이다.

[실시예 2]

본 발명의 실시예 2에 대해 제5도를 참조하여 설명하면 다음과 같다. 이하에서는, 설명의 편의상 상기 실시예에서 나타낸 구성과 동일 기능을 가진 구성에 대해서는 동일한 부호를 부기하고 그의 설명은 생략한다.

버퍼회로나 샘플홀더 회로 등과 같이, 단위회로의 출력을 다른 단위회로에 입력할 필요가 없는 경우는 실시예 1의 제1(a)도에 도시한 바와 같은 구성으로 할 수 있지만, 주사회로와 같이 단위회로의 출력을 다른 단위회로에 입력할 필요가 있는 경우에는, 예컨대 제5도에 도시한 구성이 필요하다.

제5도에서도, 4개의 표준단위회로(41a-44a)와 1개의 예비단위회로(45a)에 의해 1개의 그룹이 구성된다. 표준단위회로(41a)의 입력측에는 주사신호선(41b)이 접속되며, 다른 표준단위회로(42a-44a)는 신호출력스위치(1d-3d)가 설치된 주사신호선(42b-44b)에 각각 접속되어 그 주사신호선을 통해 선행 표준단위회로의 출력이 입력된다. 표준단위회로(44a)의 출력측에는 신호출력스위치(4d)가 설치된 주사신호선(45b)이 접속된다. 각 신호출력선(41c-44c)은 주사신호선(42b-45b)에서 신호출력스위치(1d-4d)의 직후에 설치된다.

또한, 표준단위회로(41a-44a)의 동작 불량시에, 표준단위회로를 우회하여 펄스신호가 연속으로 공급되도록 예비단위회로(45a)를 신호입력스위치(1e-4e)와 표준단위회로(41a-44a)에 접속시키는 신호출력스위치(1f-4f)가 설치되어 있다. 즉, 예비단위회로(45a)의 입력측에는 신호입력스위치(1e)를 통해 주사신호선(41b)이 접속되며, 마찬가지로 신호입력스위치(2e-4e)를 통해 주사신호선(42b-44b)이 각각 접속된다. 예비단위회로(45a)의 출력측에는 신호출력스위치(1f-4f)를 통해 신호출력선(41c-44c)이 각각 접속된다. 또한 표준단위회로(41a-44a) 및 예비단위회로(45a)에는 각각 타이밍 제어신호선(46)을 통해 클럭신호가 입력된다.

이 때, 표준단위회로(42a)가 동작불량으로 되면, 신호출력스위치(2d)를 분리하고, 신호입력스위치(2e)와 신호출력스위치(2f)를 접속함에 의해, 표준단위회로(42a)가 구동회로에서 분리되며, 예비단위회로(45a)가 접속된다. 이에 따라, 표준단위회로(42a) 대신에, 예비단위회로(45a)가 동작하게 된다. 또한, 표준단위회로(41a)의 출력은 표준단위회로(42a)가 아닌 예비단위회로(45a)에 입력되고, 예비단위회로(45a)의 출력은 출력신호선(42c)을 통해 출력된다.

상기 각 스위치의 구성 또는 그의 분리, 접속방법은 실시예 1과 마찬가지이므로 설명을 생략한다.

본 발명은 시프트레지스터와 같은 논리회로에서부터 버퍼회로와 같은 아날로그회로에 까지 적용될 수 있으며, 넓은 범위의 회로에 대해 유효하다. 또한, 본 발명은 예컨대, 다결정 SiTFT와 같은 고성능소자를 이용하여 화상표시부와 구동회로를 동일기판에 형성하는 표준장치에서는 구동회로부의 불량에 의한 불량율을 감소시키는데, 특히 유용하다.

이상과 같이, 동일 기능 동일 구성의 단위회로가 복수개 배치되어 있는 매트릭스형 화상표시장치의 구동회로는, 상기 단위회로가 동작 가능할 때는 구동회로를 작용시키도록 동작하는 표준단위회로와, 표준단위회로가 동작불량일 때만 스위칭 하여 동작시키는 예비단위회로를 포함하는 그룹으로 구분된다. 상기 구동회로 내에서는 통상, 예비단위회로는 전기적으로 분리되어 있다. 표준단위회로와 예비단위회로와의 스위칭 수단으로서, 그룹 내에서 각 표준단위회로에는 구동회로에서 동작불량한 표준단위회로를 분리시킬 수 있는 분리수단이, 예비단위회로에는 상기 동일 그룹 내에서 표준단위회로에 신호를 입력하는 신호선 및 표준단위회로에서 신호를 출력하는 신호선에 대해 예비단위회로를 상기 분리수단에 의해 분리하지 않고 접속할 수 있는 접속수단이 설치되어 있다.

이 구성에 의하면, 매트릭스형 화상표시장치의 구동회로를 그룹단위로 구분되며, 각 그룹에 예비단위회로를 갖게됨으로써, 표준단위회로에 동작불량이 발생하여도, 예비단위회로로 스위칭 될 수 있다. 따라서, 구동회로 전체가 양품으로 될 수 있음으로써, 양품율을 향상시킬 수 있다.

또한, 상기 예비단위회로는, 동일 그룹 단위의 표준단위회로가 동작불량으로 되어도 그 표준단위회로에 접속가능하게 됨으로써, 단위회로의 양품율에 따라, 그룹 내에서 표준단위회로에 대한 예비단위회로의 갯수의 비율을 설정할 수 있어서, 구동회로 전체의 양품율이 높게 유지되며 예비단위회로의 갯수는 감소시킬 수 있다.

단위회로의 양품율을 x로 하고, 1 그룹 내의 표준단위회로를 m개로 할 때, n≥m·(1-x)/x 를 만족하는 n개의 예비단위회로가 1 그룹 내에 설치되는 구성으로 할 수 있다.

상기 구성에 의하면, 1그룹 내의 예비단위회로의 갯수를 설정하면, x의 값에 관계 없이 예비단위회로의 갯수를 결정함에 의해 구동회로 전체의 양품율이 향상됨으로써, 제조효율을 향상시킬 수 있고, 대폭적인 코스트다운이 가능하다.

또한, 상기 구동회로에는, 열에너지를 부여함에 의해, 단위회로와 동일기판상에 형성된 신호선의 재료의 상태변화에 의해, 신호선의 분리 및 접속을 행하는 스위칭수단을 설치할 수 있다.

또는, 상기 구동회로는, 성막공정 및 에칭공정에 의해, 단위회로와 동일기판상에 형성된 신호선의 분리 및 접속을 행하는 스위칭수단을 설치할 수 있다.

이러한 구성에 의하면, 구동회로와 동일기판상에 스위칭 수단이 형성됨으로서, 그 스위칭수단에 의한 표준단위회로에서 예비단위회로로의 스위칭 작용을 조립라인 상으로 조합하는 것이 용이하게 됨으로써, 조립라인의 배치와 관련한 융통성이 높아지게 된다.

또한, 상기 구동회로에서는, 단위회로와 신호선이 동일기판상에 형성된 액티브소자를 ON/OFF 시킴에 의해 신호선의 분리 및 접속을 행하는 스위칭 수단을 설치할 수도 있다. 스위칭 수단의 ON/OFF 동작을 제어하는 데이타를 보존하는 메모리 소자를 설치할 수도 있다.

상기한 구성에 의하면, 액티브소자를 표준단위회로와 예비단위회로의 스위칭에 이용하도록, 액티브소자의 ON/OFF 동작을 제어하는 신호선과 전원선의 배선을 분리하거나 또는 액티브소자의 ON/OFF 동작을 제어하는 신호선에 신호를 출력하는 메모리 소자에 ON/OFF 데이타를 기억시켜도 된다. 즉, 단위회로는 배선의 분리 또는 메모리 소자의 데이타의 기입이라는 단일 공정에서 스위칭을 행함으로서, 제조효율을 향상시킬 수 있다.

[실시예 3]

본 발명의 실시예 3에 관하여 제8도에서 제11도에 의거하여 설명하면, 다음과 같다.

제8(a)도는 본 발명에 따른 매트릭스형 화상표시장치의 데이타신호선 구동회로의 구성예를 나타낸 도면으로서, 데이타신호선 구동회로의 한 블럭에 대응한다. 본 실시예의 구동회로는 4개의 시프트레지스터(SR1-SR4)(총칭하여 SR이라 한다)와, 4개의 정규영상신호 출력회로(SDU1-SDU4)(총칭하여 SDU라 한다)와, 1개의 예비영상신호 출력회로(SDUR)와, 4개의 스위치회로(SWA1-SWA4)(총칭하여 SWA라 한다) 및 4개의 스위치회로(SWB1-SWB4)(총칭하여 SWB라 한다)로 되어 있다.

정규영상신호 출력회로(SDU) 및 예비영상신호 출력회로(SDUR)는, 데이타신호선 구동회로의 내부에 시프트레지스터(SR) 이외의 부분에 있다. 자세하게는, 영상 신호 구동회로는, 종래 기술 열의 설명에 사용된 제32도에 나타낸 데이타신호선 구동회로의 래치회로(LAT) 및 샘플링 스위치(SWT), 그리고 제33도에서 표시한 데이타신호선 구동회로의 래치회로(LAT), 샘플링 스위치(SWT) 및 증폭기회로(AMP)로 구성된다.

스위치회로(SWA)는, 시프트레지스터(SR)와 영상신호 구동회로와의 접속을 제어한다. 특히 스위치회로(SWA1)는 정규영상신호 출력회로(SDU1, SDU2)와의 스위칭을 행하고, 그 중의 하나를 시프트레지스터(SR1)에 접속한다. 마찬가지로 스위치회로(SWB)는 데이타신호선(SL1-SL4)(총칭하여 SL이라 한다)과 영상신호 구동회로의 접속을 제어한다. 특히, 스위치회로(SWB1)는 정규영상신호 출력회로(SDU1, SDU2)와의 스위칭을 행하고 그 중의 하나를 데이타신호선(SL1)에 접속한다.

제8(a)도에 나타낸 바와 같이, 불량이 없는 경우에는, 시프트레지스터(SR)의 출력은 모두 스위치회로(SWA)를 통하여 정규영상신호 출력회로(SDU)에 입력된다. 또한 데이타신호선(SL)은 각각 스위치회로(SWB)를 통하여 정규영상신호 출력회로(SDU)에 접속되어 있다. 이 때 예비영상신호 출력회로(SDUR) 중의 아무 것에도 시프트레지스터(SR) 및 데이타신호선(SL)은 접속되어 있지 않다.

반면 제8(b)도에 나타낸 바와 같이, 예컨대 정규영상신호 출력회로(SDU3)에 불량이 있는 경우에는 불량한 영상신호 출력회로(SDU3)가 해당하는 시프트레지스터 (SR3) 및 데이타신호선(SL3)에서 분리되는 동시에, 그 이후의 정규영상신호 출력회로(SDU4)가 스위치회로(SWA3, SWA4)를 통하여 순차적으로 하나 전의 시프트레지스터(SR3) 및 데이타신호선(SL3)에 재접속되며, 다시 최후단에 배치된 예비영상신호 출력회로(SDUR)에도 해당하는 시프트레지스터(SR4) 및 데이타신호선(SL4)이 접속된다.

그러므로, 불량한 개소 이후의 회로유닛을 인접한 회로유닛에 스위칭함으로서, 블럭으로서의 기능을 유지가능하게 한다.

그 다음으로, 제8(a)도에 나타낸 스위치회로(SWA, SWB)의 구성에 관하여 구체적으로 제9도를 참조하여 설명하고자 한다.

각 스위치회로(SWA, SWB)의 제어신호는, 전원(VCC)과 어스(GND) 사이에 직렬로 삽입되어있는 4개의 퓨즈(FUS1-FUS4)(총칭하여 FUS라 한다)와 저항소자(RES)에 의해 발생된다. 퓨즈(FUS)는 통상은 도통상태이며 외부에서의 어떤 처리(예컨대 레이저 조사 등)가 인가될 때에만 차단상태로 된다.

퓨즈(FUS)는 실제로는 제11(a)도의 평면도 및 제11(b)도의 정면도에 나타낸 바와 같이, 차단되기 쉬운 크기 및 폭으로 된 금속배선(통상은 최상층의 금속배선)으로 구성되어 있다. 특히 퓨즈(FUS)는 금속배선(51,52)의 상부에 절연막(54), 금속배선(53)이 순차적으로 적층되어, 금속배선(51, 52)의 선단상부를 덮는 절연막(54)에 각각 콘택트홀(54a, 54a)이 형성되는 것에 의하여, 금속배선(51,52)과 금속배선(53)이 접촉되도록 구성되어 있다.

퓨즈(FUS)는 금속배선(53)에 레이저 광선(55)을 조사하여 금속배선(53)을 승화, 증발시키는 것에 의하여, 제11(c)도에 나타낸 바와 같이 금속배선(53)을 분단하면 도통상태에서 차단상태로 된다. 퓨즈(FUS)는 절단될 때, 기타의 소자(트랜지스터 등)의 특성에 영향을 주지 않도록 기타의 소자에서 이격되어 배치되어 있다.

제9도에서 나타낸 바와 같이, 시프트레지스터(SR)와 영상신호 출력회로(SDU, SDUR)의 접속을 제어하는 스위치회로(SWA)는 인버터회로 및 NAND(부정논리곱)회로로 되어 있다. 또한 영상신호 출력회로(SDU, SDUR)와 데이타신호선(SL)과의 접속을 제어하는 스위치회로(SWB)는 전송게이트로 되어 있다. 예컨대, 스위치회로(SWA3)는 인버터회로(61)와 NAND회로(62-65)에 의해 구성된다. 또한 스위치회로(SWB3)는 스위칭소자(66,67)를 포함한다.

상기 구성에 의하면, 영상신호 출력회로(SDU)에 불량이 없는 경우에는, 어떤 퓨즈(FUS)도 차단되지 않는다. 그러므로 저항소자(RES)에 의해 모든 제어신호는 높은 레벨로 된다. 그러므로 모든 시프트레지스터(SR) 및 데이타신호선(SL)은 각각의 영상신호 출력회로(SDU)에 접속된다.

예를 들어, 시프트레지스터(SR3)의 출력은, NAND회로(62,64)를 통하여 정규영상신호 출력회로(SDU3)에 입력되며, NAND회로(63, 65)를 통해 정규영상신호 출력회로(SDU4)에 입력된다. 정규영상신호 출력회로(SDU3, SDU4)의 출력은 각 스위칭 소자(66,67)에 입력된다. 그러므로, 스위칭 소자(66)의 게이트는 높은 레벨로 되는 반면, 스위칭 소자(67)의 게이트는 인버터회로(61)에 의해 낮은 레벨로 되어, 시프트레지스터(SR3)의 출력은 정규영상신호 출력회로(SDU3)를 통해 데이타신호선에 출력된다.

반면, 예컨대 영상신호 출력회로(SDU3)에 불량이 있는 경우에는, 대응하는 왼쪽에서 3번째의 퓨즈(FUS)가 차단된다. 이것에 따라, 차단개소 이후의 제어신호는 낮은 레벨을 갖는다. 다시 말하면, 스위칭 소자(66)의 게이트는 낮은 레벨로 있는 반면, 스위칭 소자(67)의 게이트는 높은 레벨로 되므로, 시프트레지스터(SDU3)의 출력은 정규영상신호 출력회로(SDU4)에서 출력되는 것이다.

그 결과 차단개소 이전의 시프트레지스터(SR1, SR2) 및 데이타신호선(SL1, SL2)은 영상신호 출력회로(SDU1, SDU2)에 접속되며, 또한 차단개소 이후의 시프트레지스터(SR3, SR4) 및 데이타신호선(SL3, SL4)은 정규영상신호 출력회로(SDU4)와 예비영상신호 출력회로(SDUR)에 접속된다.

상술한 바와 같이, 영상 신호 출력회로(SDU)에 불량이 있어도, 데이타신호선 구동회로의 블럭으로서의 정상적 동작을 얻을 수 있다.

제9도에 있어서, 스위칭 소자는 n채널형 트랜지스터로 구성되어 있다. 특히 영상 신호를 전송하는 스위치회로(SWB)에 대한 스위칭 소자는 구동능력의 점에서 n채널형 트랜지스터와 p채널형 트랜지스터를 병렬 접속한 CMOS 구성이 가장 바람직하다. 상기와 같은 것들은 이하에서의 실시예에서도 마찬가지로 사용될 수 있다.

다음, 제8(a)도의 스위치회로(SWA, SWB)의 구성의 기타 구체적 예를 제10도에 의거하여 설명한다.

각 스위치회로(SWA, SWB)의 제어신호 및 동작원리에 있어서는 제9도의 경우와 마찬가지이므로 그 설명은 생략한다.

또한 스위치회로(SWA, SWB)는 전송게이트로 이루어져 있다. 자세하게는 스위치회로(SWA3)에 있어서는 제9도의 NAND회로(62, 64)를 대체하여 스위칭 소자(71)가, NAND회로(63,65)를 대체하여 스위칭 소자(72)가 설치되어 있다. 그 외의 구성은 제9도의 경우와 마찬가지이다.

본 실시예에서는, 구제될 수 있는 것은 정규영상신호 출력회로(SDU)의 출력뿐이다(시프트레지스터 등의 주사회로의 구제는 행해지지 않는다). 통상의 데이타신호선 구동회로는, 정규영상신호 출력회로(SDU)가 대부분의 면적을 점유하며, 불량의 발생확률도 정규영상신호 출력회로(SDU)가 압도적으로 크므로, 그 부분의 확장은 충분히 유효하다. 또한 시프트레지스터부의 확장에 관하여는 이하에서의 실시예 4에서 설명될 것이다. 본 실시예 3과 일본 특허공개공보 제94-83286호에 개시된 기술은 조합하여 사용될 수도 있다.

[실시예 4]

본 발명의 실시예 4에 관하여 제12도에서 제14도에 의거하여 설명하면, 다음과 같다. 이하에서는 설명의 편의상, 상기의 실시예에 표시된 구성과 동일한 기능을 갖는 구성은 동일한 부호를 부기하고, 그에 대한 설명은 생략한다.

제12(a)도는 본 발명에 따른 매트릭스형 화상표시장치의 데이타신호선 구동회로의 다른 구성예를 나타낸 도면으로서, 데이타신호선 구동회로의 1개의 블럭에 대응하는 것이다. 본 실시예에서는 4개의 정규 시프트레지스터(SR1-SR4)와, 1개의 예비 시프트레지스터(SRR)와, 4개의 정규영상신호 출력회로(SDU1-SDU4)와, 4개의 예비영상신호 출력회로(SDUR)와, 6개의 스위치회로(SWA1-SWA6)와, 4개의 스위치회로(SWB1-SWB4)로 되어 있다.

실시예 3과 마찬가지로, 제12(a)도에 있어서, 정규영상신호 출력회로(SDU) 및 예비영상신호 출력회로(SDU)는, 데이타신호선 구동회로 내에 있으며, 시프트레지스터(SR) 이외의 부분에 있다. 그리고 각 시프트레지스터는 대응하는 각 영상신호 출력회로에 고정 접속되어 있다.

제12(a)도에 나타낸 바와 같이 불량이 없는 경우에는, 모든 정규 시프트레지스터(SR)가 동작하는 상태로 되며, 예비 시프트레지스터(SRR)는 비월주사된다. 그리고 데이타신호선(SL)은 모두 정규 시프트레지스터(SR)에 접속되어 있는 정규영상신호 출력회로(SDU)에 접속되어 있다. 이 때 예비영상신호 출력회로(SDUR) 중의 아무 것도 데이타신호선(SL)에 접속되어 있지 않다.

반면에, 제12(b)도에 나타낸 바와 같이 정규 시프트레지스터(SR3) 또는 정규영상신호 출력회로(SDU3)중의 하나가 불량이 있는 경우에는, 스위치회로(SWA4)를 스위칭 하는 것에 의해 정규 시프트레지스터(SR3)는 비월주사되고, 스위치회로(SWA6)를 스위칭 하는 것에 의해 예비 시프트레지스터(SRR)가 구동회로에 결합된다. 이와 동시에 스위치회로(SWB3, SWB4)를 스위칭 하는 것에 의해 불량개소 이후의 정규영상신호 출력회로(SDU4) 및 예비영상신호 출력회로(SDR)는 데이타신호선(SL3, SL4)에 접속된다.

다시 말하면, 정규 시프트레지스터(SR) 또는 정규영상신호 출력회로(SDU) 중의 하나가 불량한 경우에는, 불량한 시프트레지스터(SR) 또는 불량한 영상신호 출력회로(SDU)에 대응하는 시프트레지스터(SR)가 비월주사되는 것과 동시에, 불량개소 이후의 정규영상신호 출력회로(SDU)가 순차적으로, 1개 전의 데이타신호선(SL)에 접속 스위칭 된다. 게다가, 예비 시프트레지스터(SRR)가 동작하는 동시에, 최후단에 배치된 예비영상신호 출력회로(SDUR)에도 데이타신호선(SL)이 접속된다.

상술한 바와 같이, 불량개소 이후의 회로 유닛을 비월주사 시키고, 인접한 회로유닛에 스위칭하는 것에 의해, 블럭의 기능을 유지하는 것이 가능해진다.

그 후, 제12(a)도에 나타낸 스위치회로(SWA, SWB)의 구성의 구체적 예를 제13도에 의거하여 설명한다. 하지만 제13도에는 스위치회로(SWA1)는 도시되어 있지 않다.

각 스위치회로(SWA, SWB)의 제어신호는, 실시예 3과 마찬가지로, 전원(VCC)과 어스(GND) 사이에 직렬로 삽입되어 있는 복수의 퓨즈(FUS)와 저항소자(RES)에 의하여 발생된다.

시프트레지스터(SR, SRR)의 비월주사를 제어하는 각 스위치회로(SWA)는 인버터회로 및 NAND회로, OR-NAND(논리합/부정논리곱)회로로 구성된다. 예를 들어, 스위치회로(SWA3)는 인버터회로(81), NAND회로(82,84) 및 OR-NAND회로(83)를 포함한다.

또한 영상신호 레지스터(SDU, SDUR)와 데이타신호선(SL)과의 접속을 제어하는 스위치회로(SWB)는 실시예 3과 마찬가지로 전송 게이트를 포함한다.

상기 구성에 따르면, 시프트레지스터(SR1-SR4) 또는 영상신호 레지스터(SDU1-SDU4)에 불량이 없는 경우에는, 어떤 퓨즈(FUS)도 차단되지 않고, 저항소자(RES)에 의하여 모든 제어신호는 높은 레벨을 갖게 될 것이다. 이 때 모든 정규 시프트레지스터(SR1-SR4)는 정상으로 동작하고, 예비 시프트레지스터(SRR)는 비월주사 된다. 또한 데이타신호선(SL1-SL4)은 왼쪽의 정규영상신호 레지스터(SDU)에 접속되며, 데이타신호선(SL1-SL4)중의 아무것도 예비영상신호 레지스터(SDUR)에는 접속되지 않는다.

반면에 시프트레지스터(SR3) 또는 영상신호 출력회로(SDU3) 중의 하나에 불량이 있는 경우에는, 대응하는 퓨즈(FUS)를 스위칭 하는 것에 의하여, 불량개소 이후의 제어신호를 저 레벨로 한다. 이것에 의해, 불량한 시프트레지스터(SR3)는 비월주사 되는 동시에, 예비 시프트레지스터(SRR)는 동작화 된다. 또한 차단개소 이후의 데이타신호선(SL4)은, 차단개소 이후의 영상신호 출력회로(SDR 또는 SDUR)(여기에서는 예비영상신호 출력회로(SDUR))에 접속된다.

상술한 바와 같이, 시프트레지스터 또는 영상신호 구동회로에 불량이 있는 때에도 데이타신호선 구동회로의 블럭에서의 정상적인 동작을 얻을 수 있다.

다음, 제12(a)도에 나타낸 스위치회로(SWA, SWB)의 구성의 다른 구체적인 예를 제14도에 의거하여 설명한다.

각 스위치회로(SWA, SWB)의 제어신호 및 그 동작원리는 제13도에서의 경우와 마찬가지이다.

시프트레지스터(SR1-SR4, SRR)의 비월주사를 제어하는 스위치회로(SWA) 및 영상신호 출력회로(SDU1-SDU4, SDUR)와 데이타신호선(SL1-SL4)의 접속을 제어하는 스위치회로(SWB)는 각각 전송게이트를 포함한다. 예를 들어, 스위치회로(SWA3)는 제13도의 NAND회로(82,84) 및 OR-NAND회로(83) 대신에 4개의 스위칭 소자(91-94)를 설치한 구성이다.

상술한 바와 같이, 본 실시예에서는 영상신호 구동회로 뿐만 아니라, 주사회로(시프트레지스터)의 불량이 구제가능 하므로, 구제율을 증가시킬 수 있다.

[실시예 5]

본 발명의 실시예 5에 관하여 제15도에 의거하여 설명하면 다음과 같다. 이하에서는 설명의 편의상 상기 실시예에서 나타낸 구성과 동일한 기능을 가진 구성에는 동일한 부호를 부기하고, 그의 설명은 생략한다. 실시예 5에서 실시예 11은 데이타신호선 구동회로의 변형예에 관한 설명들이다.

제1도는 데이타신호선 구동회로의 1개의 블럭을 나타낸 도면이다. 이 블럭에 있어서, 제어수단은 전원(VCC)과 어스(GND) 사이에 직렬 접속된 복수의 퓨즈(FUS)와 저항소자(RES)를 포함하며, 저항소자(RES)에 인접한 퓨즈(FUS5)가 설치된 구성으로 되어 있다. 다시 말하면, 이 블럭은 제10도의 구성에 비교하면 이에 추가하여, 스위치회로(SWA4)의 인버터회로와 저항소자(RES) 사이에 퓨즈(FUS)가 배치되어 있는 구성을 가진다.

이 경우에, 블럭에 불량이 없는 때에는 저항소자(RES)에 인접하는 퓨즈(FUS5)가 차단되는 한편, 블럭에 불량이 존재하는 때에는 예외 없이 퓨즈(FUS)중의 하나가 차단되어 전원(VCC)과 어스(GND) 사이의 전류의 경로가 없어져 정상전류(관통전류)가 흐르지 않으므로 소비전력의 저하가 도모된다.

[실시예 6]

본 발명의 실시예 6에 관하여 제16도에 의거하여 설명하면 다음과 같다. 이하에서는 설명의 편의상 상기 실시예에서 나타낸 구성과 동일한 기능을 갖는 구성에는 동일한 부호를 부기하고 그의 설명은 생략한다.

제16도는 데이타신호선 구동회로의 1개의 블럭을 나타낸다. 이 블럭에 있어서 전원(VCC)과 어스(GND) 사이에 직렬 접속된 복수의 퓨즈(FUS)와 저항소자를 포함하는 제어수단이 2계통 설치되며, 각 제어수단의 전위방향은 역방향으로 배치된다.

이 경우에는, 불량을 구제하기 위하여 한 쌍의 퓨즈(FUS)가 동시에 차단된다. 2개의 제어수단에 의하여 제어신호와 반전신호를 별개로 생성하므로, 반전신호를 생성하기 위한 반전회로(인버터)가 불필요하게 된다. 다시 말해서, 제어수단은 트랜지스터를 제외가능하며 배선만을 포함하므로, 제어수단 자체가 불량해 질 확률이 감소되어 불량 구제율을 증가시킨다. 단, 불량을 구제하기 위해서는 동시에 2개의 퓨즈(FUS)를 차단할 필요가 있다. 그리고, 퓨즈(FUS)의 형상과 배치를 배열(근접하게 배치하는 등)하여 1회의 처리(레이저 조사 등)에 의해 한 쌍의 퓨즈(FUS)를 차단하는 것이 가능하므로 비용상승을 억제한다.

[실시예 7]

본 발명의 실시예 7에 관하여 제17도에 의거하여 설명하면 다음과 같다. 이하에서는 설명의 편의상 상기 실시예에서 나타낸 구성과 동일한 기능을 갖는 구성에는 동일한 부호를 부기하고 그의 설명은 생략한다.

제17도는 데이터 신호선 구동회로의 1개의 블럭을 나타낸다. 이 블럭은 상술한 실시예 5와 실시예 6을 조합한 구성이다.

이 경우에도, 실시예 5와 실시예 6과 같은 방법으로, 데이타 신호선 구동회로를 조립하는 것에 의해 본 발명의 목적이 실현가능하므로, 그의 설명은 생략한다.

[실시예 8]

본 발명의 실시예 8에 관하여 제18도에 의거하여 설명하면 다음과 같다. 이하에서는 설명의 편의상 상기 실시예에서 나타낸 구성과 동일한 기능을 갖는 구성에는 동일한 부호를 부기하고 그의 설명은 생략한다.

제18도는 데이타신호선 구동회로의 1개의 블럭을 나타낸다. 이 블럭은 상술한 실시예 5의 대응되는 구성과 비교하면, 스위치회로(SWA, SWB)는 n채널형 트랜지스터와 p채널형 트랜지스터를 병렬접속한 CMOS 구성이다.

이 구조는 신호전송 속도 및 신호의 전송가능한 진폭을 크게 할 수 있다. 그러므로 아날로그 신호를 전송하는 데이타신호선 구동회로의 데이타신호선측의 스위치회로(SWB)에는 특유한 효과가 있다. 스위치회로(SWA, SWB)는 양쪽 모두 CMOS 구조일 필요는 없으며, 한 쪽의 스위치회로(SWA)는 기타 구조일 수도 있다.

[실시예 9]

본 발명의 실시예 9에 관하여 제19도에 의거하여 설명하면 다음과 같다. 이하에서는 설명의 편의상 상기 실시예에서 나타낸 구성과 동일한 기능을 갖는 구성에는 동일한 부호를 부기하고 그의 설명은 생략한다.

제19도는 본 발명의 데이타신호선 구동회로의 한 블럭을 나타낸다. 이 블럭은 상술한 실시예 1에서 보인 제10도의 구성과 비교하여, 고전위측과 저전위측이 서로 역전되어 있으며, 저항소자(RES)는 고전위측에 설치되어 있도록 구성된다. 이 구성은 제10도에서의 구성에 의해 얻어지는 동일한 효과를 실현가능하다.

이 구성은 실시예 1에서 실시예 8까지에 적용가능하며, 그 예가 제20도에 나타나 있다. 제20도는 본 실시예에서의 구성이 제15도에서의 구성에 적용된 경우의 결과를 보이고 있다. 제20도의 구성은 제15도의 구성에 의해 얻어지는 동일한 효과를 실현 가능하다.

[실시예 10]

본 발명의 실시예 10에 관하여 제11도에서 제21도에 의거하여 설명하면 다음과 같다. 이하에서는 설명의 편의상 상기 실시예에서 나타낸 구성과 동일한 기능을 갖는 구성에는 동일한 부호를 부기하고 그의 설명은 생략한다.

제21도는 본 발명의 데이타신호선 구동회로의 한 블럭을 나타낸다. 이 블럭에서 제어수단은 제10도의 스위치회로(SWA, SWB)에 포함된 저항소자(RES) 대신에 안티-퓨즈(FUS)를 포함한다. 퓨즈(FUS)와는 달리 안티-퓨즈(AF)는 예를 들어 레이저 광을 조사하면 통상의 차단상태에서 도통상태로 전환된다. 특히, 안티-퓨즈(AF)는 제11(d)도의 평면도 및 제11(e)도의 정면도에 나타낸 바와 같이 금속배선(56,57)에 얇은 절연막(58)을 끼워서 덮은 금속배선(59)을 포함한다. 금속배선(57)상의 절연막(58)에는 콘택트홀(58a)이 형성되어 있어, 금속배선(57)과 금속배선(59)이 접속되어 있다. 금속배선(56)상의 금속배선(59)에 레이저 광(55)등을 조사함에 의하여 절연막(58)이 파괴되어 제11(f)도에 나타낸 상층의 금속배선(59)과 하층의 금속배선(56,57)이 전기적으로 접속된다.

본 실시예의 경우에는 블럭 내에 불량이 발생한 때에는, 안티-퓨즈(AF)는 도통되는 동안, 대응하는 퓨즈(FUS)는 차단된다. 따라서 실시예 5의 경우와 마찬가지로 정상전류가 흐르지 않으므로, 저 소비전력화가 도모된다. 또한 한 블럭의 2개의 개소를 처리(레이저 조사 등)할 필요가 있지만, 불량이 없는 블럭은 처리될 필요가 없다. 그러므로, 불량이 비교적 적게 일어나는 경우에는, 실시예 5의 경우와 비교하여 불량구제의 비용이 절감될 수 있다.

게다가, 안티-퓨즈(AF)는 고전위측에 제공될 수도 있다.

[실시예 11]

본 발명의 실시예 11에 관하여 제22도에 의거하여 설명하면 다음과 같다. 이하에서는 설명의 편의상 상기 실시예에서 나타낸 구성과 동일한 기능을 갖는 구성에는 동일한 부호를 부기하고 그의 설명은 생략한다.

제22도는 본 발명의 데이타신호선 구동회로의 한 블럭을 나타낸다. 이 블럭에서는 제어수단은 스위치회로(SWA, SWB)의 각각에 제공된다. 다시 말하면, 시프트레지스터(SR) 한 개 또는 데이타신호선(SL)의 한 개 마다 하나의 제어수단이 제공된다.

이 구성에 있어서, 블럭의 불량이 발생하는 경우, 이 불량은 불량개소 이후의 퓨즈(FUS)를 모두 차단하는 것에 의해 구제될 수 있다.

[실시예 12]

본 발명의 실시예 12에 관하여 제23도에 의거하여 설명하면 다음과 같다. 이하에서는 설명의 편의상 상기 실시예에서 나타낸 구성과 동일한 기능을 갖는 구성에는 동일한 부호를 부기하고 그의 설명은 생략한다.

제23도는 본 발명의 데이타신호선 구동회로의 한 블럭을 나타낸다. 이 블럭에서는 스위치회로(SWA, SWB)의 각각은 트랜지스터 대신에 한 쌍의 퓨즈(FUS) 및 안티-퓨즈(AF)를 포함한다.

여기에서는 불량을 구제하기 위해 불량개소 이후의 모든 퓨즈(FUS)는 차단되며, 반면 모든 안티-퓨즈(FUS)는 도통된다.

이 방법으로 구성된 블럭은 불필요하게 반복되는 회로(트랜지스터)를 제거할 수 있으므로 실시예 11과 비교하여 면적을 적게 할 수 있다.

[실시예 13]

본 발명의 실시예 13에 관하여 제24도에서 제26도에 의거하여 설명하면 다음과 같다. 이하에서는 설명의 편의상 상기 실시예에서 나타낸 구성과 동일한 기능을 갖는 구성에는 동일한 부호를 부기하고 그의 설명은 생략한다.

제24(a)도는 본 실시예에 매트릭스형 화상표시장치의 주사신호선 구동회로의 구성 예를 보인 도면이며, 주사신호선 구동회로의 1개의 블럭에 대응한다. 제24(a)도에 있어서 정규 주사신호 출력회로(GDU) 및 예비 주사신호 출력회로(GDUR)는 주사신호선 구동회로 내에 시프트레지스터(SR)의 이외의 부분에 있다. 예컨대 종래 열의 설명에 사용된 제35도의 주사신호선 구동회로에 있어서는 래치회로(LAT), AND 회로, 및 버퍼회로(BUF)에 상당한다.

본 실시예의 주사신호선 구동회로는 4개의 시프트레지스터(SR)와 4개의 정규 주사신호 출력회로(GDU1-GDU4)(총칭하여 GDU라 한다)와 1개의 예비 주사신호 출력회로(GDUR)와 각각의 접속을 제어하는 4개의 스위치회로(SWA) 및 4개의 스위치회로(SWB)로 되어 있다.

제24(a)도에 나타낸 바와 같이, 불량이 없는 경우에는 시프트레지스터(SR)의 출력은 모두 정규 주사신호 출력회로(GDU)에 입력됨과 동시에, 주사신호선(GL1-GL4)(총칭하여 GL 이라 한다)은 모두 정규 주사신호 출력회로(GDU)에 접속되어 있다. 이 때 예비 주사신호 출력회로(GDUR) 중의 어느 것도 시프트레지스터(SR) 및 주사신호선(GL)에도 접속되어 있지 않다.

반면 예컨대 제24(b)도에 나타낸 바와 같이, 정규 주사신호 출력회로(GDU3)에 불량이 있는 경우에는 불량의 주사신호 출력회로(GDU3)가 시프트레지스터(SR3) 및 주사신호선(GL3)에서 분리되는 동시에, 그 이후의 정규 주사신호 출력회로(GDU4)가 순차적으로 하나 전의 시프트레지스터(SR3) 및 주사신호선(GL3)에 재접속되며, 다시 최후단에 배치된 예비 주사신호 출력회로(GDUR)에도 시프트레지스터(SR4) 및 주사신호선(GL4)이 접속된다.

상술한 바와 같이, 불량개소 이후의 회로 유닛을 인접한 회로유닛에 스위칭하는 것에 의해, 블럭의 기능을 유지하는 것이 가능해진다.

제25도 및 제26도는, 제24(a)도에 나타낸 구성의 구체적 예이며, 우선 제25도의 경우를 설명한다. 시프트레지스터(SR)와 주사신호 출력회로(GDU, GDUR)의 접속을 제어하는 스위치회로(SWA)는 인버터회로 및 NAND 회로로 되어 있다. 또한 주사신호 출력회로(GDU, GDUR)과 주사신호선(GL)과의 접속을 제어하는 스위치회로(SWB)는 3개의 NAND 회로를 포함하고 있다.

각 스위치회로(SWA, SWB)의 제어신호는 전원(VCC)과 어스(GND) 사이에 직렬로 삽입되어 있는 복수의 퓨즈(FUS)와 저항소자(RES)에서 발생한다. 주사신호 출력회로(GDU)에 불량이 없는 경우에는 어떤 퓨즈(FUS)도 차단되지 않으므로 저항소자(RES)에 의해 모든 제어신호는 높은 레벨로 된다. 이 때, 모든 시프트레지스터(SR) 및 주사신호선(GL)은 왼쪽의 주사신호 출력회로(GDU)에 접속된다.

한편 예컨대, 주사신호 출력회로(GDU3)에 불량이 있는 경우에는, 대응하는 퓨즈(FUS3)를 차단하는 것에 의하여, 차단개소 이후의 제어신호를 낮은 레벨로 한다. 그 후, 차단개소 이전의 시프트레지스터(SR3, SR4) 및 주사신호선(GL3, GL4)은, 오른쪽의 주사신호 출력회로(GDU4) 또는 (GDUR)에 접속된다. 그러므로 주사신호선 구동회로에 불량이 있어서, 주사신호 출력회로의 블럭으로서의 정상적인 동작을 얻을 수 있다.

다음에, 제26도의 경우를 설명한다. 시프트레지스터(SR)와 주사신호 출력회로(GDU, GDUR)와의 접속을 제어하는 스위치회로(SWA) 및 주사신호 출력회로(GDU, GDUR)와 주사신호선(GL)과의 접속을 제어하는 스위치회로(SWB)는 전송게이트를 포함한다.

각 스위치회로(SWA, SWB)의 제어신호 및 그 동작원리에 대하여는 제25도의 예와 마찬가지이므로 설명은 생략한다.

본 실시예에서는, 구제될 수 있는 것은 주사신호 출력회로(GDU)의 출력뿐이다(시프트레지스터(SR) 등의 주사회로에서의 불량의 구제는 행해지지 않는다). 통상의 주사신호선 구동회로는, 주사신호선 구동회로가 대부분의 면적을 점유하며, 불량의 발생확률도 정규 주사신호 출력회로(GDU)가 압도적으로 크고, 그 부분의 반복기구는 충분히 유효하다. 특히 영상의 종류에 의하여 주사방법을 변경하는 것이 가능한 멀티 스캔 표시장치에 효과적이다. 왜냐하면 주사신호선 구동회로에 복잡한 논리회로가 포함되어 있는 경우에는 주사신호선 구동회로의 점유면적이 더 크게 된다. 또한 시프트레지스터부의 반복기구에 관하여는 이하에서의 실시예 14에서 설명될 것이다.

본 실시예 13과 일본 특허공개공보 제94-83286호에 개시된 기술을 조합하여 사용될 수도 있다.

[실시예 14]

본 발명은 실시예 14에 관하여 제27도에서 제29도에 의거하여 설명하면, 다음과 같다. 이하에서는 설명의 편의상 상기 실시예에 표시된 구성과 동일한 기능을 갖는 구성은, 동일한 부호를 부기하고, 그에 대한 설명은 생략한다.

제27(a)도 및 제27(b)도는 본 발명에 따른 매트릭스형 화상표시장치의 주사신호선 구동회로의 다른 구성예를 나타낸 도면으로서, 주사신호선 구동회로의 1개의 블럭에 대응하는 것이다. 실시예 13과 마찬가지로, 제27도에 있어서 정규 주사신호 출력회로(GDU) 및 예비 주사신호 출력회로(GDUR)는 주사신호선 구동회로 내에 시프트레지스터(SR) 이외의 부분에 있다. 본 구성예에서는 4개의 정규 시프트레지스터(SR)와, 1개의 예비 시프트레지스터(SRR)와, 4개의 정규 주사신호 출력회로(GDU)와, 1개의 예비 주사신호 출력회로(GDUR)와 각각의 접속을 제어하는 스위치회로(SWA, SWB)로 되어 있다. 그리고 각 시프트레지스터는 대응하는 각 주사신호선 구동회로에 고정 접속되어 있다.

제27(a)도에 나타낸 바와 같이 불량이 없는 경우에는, 모든 정규 시프트레지스터(SR)가 동작하는 상태로 되며, 예비 시프트레지스터(SRR)는 비월주사 된다. 그리고 주사신호선(GL)은 모드 정규 시프트레지스터(SR)에 접속되어 있는 정규 주사신호 출력회로(GDU)에 접속되어 있다. 이 때 예비 주사신호 출력회로(GDUR)중의 아무것도 주사신호선(GL)에 접속되어 있지 않다.

반면에, 예를 들어 제27(b)도에 나타낸 바와 같이 정규 시프트레지스터(SR) 또는 정규 주사신호 출력회로(GDU) 중의 하나가 불량이 있는 경우에는, 불량 시프트레지스터(SR) 또는 불량 주사신호 출력회로(GDU)에 대응하는 시프트레지스터(SR)가 비월주사 되는 동시에 불량개소 이후의 정규 주사신호 출력회로(GDU)는 순차적으로, 1개 전의 주사신호선(GL)에 접속 스위칭 된다. 게다가, 예비 시프트레지스터(SRR)가 동작하는 동시에, 최후단에 배치된 예비 주사신호 출력회로(GDUR)에도 주사신호선(GL)이 접속된다.

상술한 바와 같이, 불량개소 이후의 회로 유닛을 비월주사시키고, 인접한 회로유닛에 스위칭하는 것에 의해, 블럭의 기능을 유지하는 것이 가능해진다.

제28도 및 제29도는 제27(a)도에 나타낸 구성을 구체적으로 표시한다. 우선 제28도의 경우를 설명한다. 시프트레지스터(SR, SRR)의 비월주사를 제어하는 스위치회로(SWA)는 인버터회로 및 NAND회로, OR-NAND(논리합/부정논리곱)회로로 구성된다.

각 스위치회로(SWA, SWB)의 제어신호는 실시예 13과 마찬가지로 전원(VCC)과 어스(GND) 상이에 직렬로 삽입되어 있는 복수의 퓨즈(FUS)와 저항소자(RES)에서 발생된다. 시프트레지스터(SR) 또는 주사신호 출력회로(GDU)에 불량이 없는 경우에는, 어떤 퓨즈(FUS)도 차단되지 않고, 저항소자(RES)에 의하여 모든 제어신호는 높은 레벨을 갖게 될 것이다. 이 때 모든 정규 시프트레지스터(SR)는 정상으로 동작하고, 예비 시프트레지스터(SRR)는 비월주사 된다. 또한 주사신호선(GL)은 왼쪽의 정규 주사신호 출력회로(GDU)에 접속되어, 예비 주사신호 출력회로(GDUR)에는 접속되지 않는다.

반면에 시프트레지스터(SR3) 또는 주사신호 출력회로(GDU3) 중의 하나에 불량이 있는 경우에는, 대응하는 퓨즈(FUS)를 차단하는 것에 의하여, 불량개소 이후의 제어신호를 저 레벨로 한다. 이것에 의해, 불량한 정규 시프트레지스터(SR3)는 비월주사 되는 동시에, 예비 시프트레지스터(SRR)는 동작화 된다. 또한, 차단개소 이전읠 주사신호선(GL1, GL2)은 왼쪽의 주사신호 출력회로(GDU1, GDU2)에 접속되며, 차단개소 이후의 주사신호선(GL3, GL4)은, 오른쪽의 주사신호 출력회로(GDU4 또는 GDU5)에 접속된다. 이상과 같이 시프트레지스터 또는 주사신호선 구동회로에 불량이 있어도, 주사신호선 구동회로의 블럭이 정상작동을 얻을 수 있다.

그 후, 제29도의 경우를 설명한다. 시프트레지스터(SR, SRR)의 비월주사를 제어하는 스위치회로(SWA) 및 주사신호 출력회로(GDU 및 GDUR)와 주사신호선(GL)의 접속을 제어하는 스위치회로(SWB)는 동시에 전송게이트를 포함한다. 각 스위치회로(SWA, SWB)의 제어신호, 및 그 동작원리에 잇어서는 상기의 실시예와 마찬가지이므로 생략한다.

본 실시예에서는 주사신호선 구동회로 뿐만 아니라, 주사회로(시프트레지스터)의 불량이 구제가능하므로, 구제율을 증가시킬 수 있다.

실시예 5에서 실시예 11에서의 변형예와 마찬가지로 주사신호선 구동회로도 변경가능하다.

또한 상술한 실시예 5,6 및 실시예 8에서 11에 의하여 서로 조합하여 구성된 경우에도 본 발명의 범위내에 포함되어 있다. 실시예 7은 실시예 5와 6을 조합하여 변형한 것이며, 제9도, 제13도, 제14도, 제19도, 제20도, 제25도, 제26도, 제28도 및 제29도의 경우의 구성을 변형한 경우에도 마찬가지로 적용될 수 있다.

또한 실시예 3에서 14는 예비회로를 한 개의 블럭의 최후단에 1개씩 배치하고 있으며, 그 예비회로의 위치 및 예비회로의 수는 임의의 수이다.

또한 실시예 3에서 14서는, 주사신호선 구동회로로서, 시프트레지스터가 사용된다. 하지만 디코더형의 주사신호선 구동회로를 사용한 경우에도 적용가능하다.

또한 실시예 3에서 14는, 퓨즈를 차단하는 것에 의하여 스위치회로를 제어한다.

퓨즈로서는 구동회로 내에 사용되는 금속배선, 예컨대 알루미늄 배선을 사용할 수 있다. 또한 퓨즈를 차단하는 수단으로서는 YAG 레이저 등의 레이저광을 사용할 수 있다. 스위치 회로를 제어하는 한, 기타의 구성 또는 재료, 방법을 사용한 구성이 가능하다.

상술한 바와 같이, 본 발명에 의한 데이타신호선 구동회로는,

1) 한 개 이상의 블럭으로 구성된, 각 블럭에 있어서, 영상신호 출력회로는 주사회로 및 데이타신호선과 같은 수의 정규영상신호 출력회로와 한 개 이상이 예비영상 신호 출력회로를 포함하며,

2) 주사회로 및 데이타신호선을 각각 인접하는 복수의 영상신호 출력회로 중의 하나에 접속하는 것을 차단하는 수단을 포함한다.

각 블럭 내에 있어서, 정규영상신호 구동회로에 불량이 없을 때에는 정규영상신호 출력회로는 각각 대응한 주사회로 및 데이타신호선에 접속되어 있는 동시에 예비영상신호 출력회로에는 주사회로 및 데이타신호선 중의 하나도 접속되어 있지 않다. 반면에, 각 스위치 내에 있어서, 정규영상신호 출력회로의 일부에 불량이 있을 때에는 불량한 정규영상신호 출력회로는 주사회로 및 데이타신호선에서 예비영상신호 출력회로 또는 순차적으로 인접한 주사회로 및 데이타신호선에 접속한다.

상술한 바와 같이, 블럭 내에서의 불량은 그 블럭 내에서 구제될 수 있다. 그러므로 블럭 내에서 다수의 불량이 발생하여도, 데이타신호선 구동회로는 블럭 내의 예비영상신호 출력회로의 수 이하로 되면 데이타신호선 구동회로로서의 정상작동을 얻을 수 있다.

또한 불량개소 이후의 영상신호 출력회로에 접속을 순차적으로 스위칭하는 수단에 의하여, 한 개소의 배선을 수리함으로서, 불량의 구제에 사용되는 비용과 노력을 절감시킬 수 있다.

또한 데이타신호선 구동회로 내에, 대부분의 면적을 점유하는 영상신호 출력회로의 불량을 구제하는 것이 가능함으로서, 데이타신호선 구동회로의 양품율을 비약적으로 향상시킬 수 있다.

또한 본 발명에 의한 데이타신호선 구동회로는 한 개 이상의 블럭으로 구성되어, 각 블럭에 있어서, 주사회로 및 영상신호 출력회로는 데이타신호선과 같은 수의 정규 주사회로 및 같은 수의 정규영상신호 출력회로와, 한 개 이상의 예비 주사회로 및 예비영상신호 출력회로를 포함하며,

1) 데이타신호선을 인접하는 복수의 영상신호 출력회로 중에 하나에 접속하는 것을 스위칭하는 수단과,

2) 상기 주사회로의 출력부를 다음단 및 그 다음단 중의 하나의 주사회로에 접속하는 것에 의하여 스위칭하는 수단을 가진 구성으로 되어 있다.

각 블럭 내에 있어서, 정규 주사회로 및 정규영상신호 출력회로에 불량이 없을 때에는, 정규영상신호 출력회로는 예비로 대응된 주사회로 및 데이타신호선에 접속됨과 동시에 예비영상신호 출력회로 중의 아무것에도 접속되어 있지 않다. 또한 이 때 예비 주사회로는 비월주사된다. 반면 각 블럭 내에 있어서, 정규 주사회로 및 정규영상신호 출력회로의 일부에 불량이 있을 때에는 불량개소에 대응하는 정규영상신호 출력회로의 일부에 불량이 있을 때에는 불량개소에 대응하는 정규영상신호 출력회로는 데이타신호선에 접속되며, 불량개소의 직후(또는 직전)의 정규영상신호 출력회로는 순차적으로 예비영상신호 출력회로와 인접한 데이타신호선에 접속된다. 동시에 불량개소에 대응하는 주사회로는 비월주사되며, 대신에 예비 주사회로는 구동회로에 조합되어, 불량이 없는 것처럼 데이타신호선 구동회로를 동작가능하다.

상술한 바와 같이, 블럭 내에서의 불량은 그 블럭 내에서 구제될 수 있다. 그러므로 블럭 내에서 다수의 불량이 발생하여도, 데이타신호선 구동회로가 블럭 내의 예비영상신호 출력회로의 수 이하로 되면 데이타신호선 구동회로로서의 정상작동을 얻을 수 있다.

또한 불량개소 이후의 주사회로 및 영상신호 출력회로에 접속을 순차적으로 접속하는 수단에 의하여, 한 개소의 배선만을 수리하는 것에 의하여, 불량의 구제에 사용되는 비용과 노력을 절감시킬 수 있다.

또한 데이타신호선 구동회로를 구성하는 모든 회로요소의 불량을 구제하는 것이 가능함으로서, 데이타신호선 구동회로의 양품율을 비약적으로 향상시킬 수 있다.

또한 본 발명에 의한 주사신호선 구동회로는 한 개 이상의 블럭으로 구성되어,

1) 각 블럭에 있어서, 주사신호 출력회로는 주사회로 및 주사신호선과 같은 수의 정규 주사신호 출력회로와, 한 개 이상의 예비 주사신호 출력회로를 포함하며,

2) 주사회로 및 주사신호선을 각각 인접하는 복수의 주사신호 출력회로 중에 하나에 접속하는 것을 스위칭하는 수단을 가진다.

각 블럭 내에 있어서, 정규영상신호 출력회로에 불량이 없을 때에는, 정규영상신호 출력회로는 예비로 대응된 주사회로 및 주사신호선에 접속됨과 동시에 예비영상신호 출력회로 중의 아무 것에도 접속되어 있지 않다. 반면 각 블럭 내에 있어서, 정규 영상신호 출력회로의 일부에 불량이 있을 때에는 불량한 정규 영상신호 출력회로는 주사회로 및 주사신호선에 접속되며, 불량개소의 직후(또는 직전)의 정규영상신호 출력회로에서 예비영상신호 출력회로까지는 순차적으로 인접한 주사회로 및 주사신호선에 접속된다.

상술한 바와 같이, 블럭 내에서의 불량은 그 블럭 내에서 구제될 수 있다. 그러므로 블럭 내에서 다수의 불량이 발생하여도, 주사신호선 구동회로가 블럭 내의 예비 주사신호 출력회로의 수 이하로 되면 주사신호선 구동회로로서의 정상작동을 얻을 수 있다.

또한 불량개소 이후의 주사신호 출력회로의 접속을 순차적으로 스위칭 하는 수단에 의하여, 한 개소의 배선만을 수리하는 것에 의하여, 불량의 구제에 사용되는 비용과 노력을 절감시킬 수 있다.

또한 주사신호선 구동회로 내에, 대부분의 면적을 점유하는 주사신호 출력회로의 불량을 구제하는 것이 가능함으로서, 주사신호선 구동회로의 양품율을 비약적으로 향상시킬 수 있다.

1) 각 블럭에 있어서, 주사회로 및 주사신호선 출력회로는 주사신호선과 같은 수의 정규 주사회로 및 같은 수의 정규 주사신호 출력회로와, 한 개 이상의 예비 주사회로 및 예비 주사신호 출력회로를 포함하며,

2) 주사신호선을 인접하는 복수의 주사신호 출력회로 중에 하나에 접속하는 것을 스위칭 하는 수단과, 상기 주사회로의 출력부를 다음단 및 그 다음단 중의 하나에 주사회로에 접속하는 것에 의하여 스위칭 하는 수단을 가진 구성으로 되어 있다.

각 블럭 내에 있어서, 정규 주사회로 및 정규 주사신호 출력회로에 불량이 없을 때에는, 정규 주사신호 출력회로는 예비로 대응된 주사신호선에 접속됨과 동시에 예비 주사신호 출력회로 중의 아무 것에도 접속되어 있지 않다. 반면 각 블럭 내에 있어서, 정규 주사회로 또는 정규 주사신호 출력회로의 일부에 불량이 있을 때에는 불량한 개소에 대응하는 정규 주사신호 출력회로는 주사신호선에 접속되며, 불량개소의 직후(또는 직전)의 정규 주사신호 출력회로에서 예비 주사신호 출력회로까지는 순차적으로 인접한 주사신호선에 접속된다. 동시에 불량개소에 대응하는 주사회로는 비월주사되며, 대신에 예비 주사회로는 구동회로에 조합되어, 불량이 없는 것처럼 주사신호선 구동회로를 동작가능하다.

또한 불량개소 이후의 주사회로 및 주사신호 출력회로의 접속을 순차적으로 스위칭하는 수단에 의하여, 한 개소의 배선만을 수리하는 것에 의하여, 불량의 구제에 사용되는 비용과 노력을 절감시킬 수 있다.

또한 주사신호선 구동회로를 구성하는 모든 회로요소의 불량을 구제하는 것이 가능함으로서, 주사신호선 구동회로의 양품율을 비약적으로 향상시킬 수 있다.

게다가, 상기 데이타신호선 구동회로에 있어서, 펄스신호에 동기되어 얻어진 영상신호를 데이타신호선에 출력하는 수단을 가진 구성에서는 영상신호를 출력하는 소자로서 비상의 사이즈가 큰 영상신호 출력회로 내에 배치할 필요가 있으며, 그와 같은 소자는 불량이 발생하는 확률이 높으므로, 본 발명의 유효성이 높다.

또한 상기 데이타신호선 구동회로에 있어서, 펄스신호에 동기되어 얻어진 영상신호를 증폭하고, 데이타신호선에 출력하는 수단을 가진 구성에서는 영상신호를 증폭하는 수단이 필요하며, 이것을 구성하는 회로는 소자수도 많으며, 또한 점유하는 면적이 크다. 그러므로 영상 신호 출력회로 내에 불량이 발생할 확률이 비상하게 높으므로, 본 발명의 유효성이 높다.

게다가, 상기 데이타신호선 구동회로 및 주사신호선 구동회로에 있어서, 각 블럭 내에 2개의 전원단자의 사이에 직렬접속된 복수의 퓨즈와 저항소자로 된 상기 스위칭 수단의 제어수단을 가지며, 퓨즈를 1개소에서 차단하는 것에 의해 블럭 내의 모든 스위칭 수단을 제어가능하다. 그 결과로서, 불량을 구제하기 위한 공정이 대폭적으로 삭감되며, 구제의 비용이 절감된다. 이것은 제어수단이,

1) 2개의 전원단자 사이에 직렬접속된 복수의 퓨즈와 저항소자로 된 것에서, 상기 저항소자에 인접한 별개의 퓨즈를 가진 경우,

2) 2개의 전원단자 사이에 직렬접속된 복수의 퓨즈와 저항소자로 된 것의 2계통에서, 한 계통의 타방의 계통과를 전위역방향으로 설치한 경우,

3) 2개의 전원단자 사이에 직렬접속된 복수의 퓨즈를 포함하는 동시에 일방의 전원측에 안티-퓨즈를 포함하는 경우,

4) 한 쌍의 퓨즈와 안티-퓨즈를 포함하는 경우도 마찬가지이다.

[실시예15]

본 발명의 실시예 15는 본 발명에 의거한 데이타신호선 구동회로 또는 주사신호선 구동회로의 적어도 하나를 사용한 화상표시장치에 관한 것이다. 본 실시예의 블럭 구성은 제30도 및 제31도에 나타낸 종래의 화상표시장치와 마찬가지이다. 화상표시장치로서, 상기 구성을 가진 것에 의하여, 데이타신호선 구동회로(SD) 및 주사신호 출력회로(GD)내에 발생한 불량을 구제하는 것이 가능하여, 선 결함의 발생확률을 대폭 저감할 수 있다.

또한 본 기술을 비단결정(비정질 또는 다결정) 실리콘 박막 트랜지스터로 구성된 회로에 적용하는 경우에는 공정의 문제점에 의한 빈번한 결함 발생에 대해 특히 유효하다.

여기에서, 화상표시장치의 구동회로의 구성소자로서, 다결정 실리콘 박막 트랜지스터를 사용한 형태로서는 화소 어레이와 동일한 유리기판상에 형성하는 모노리딕 구조 외에 별개의 유리기판상에 형성된 구동회로를 화소어레이 기판에 장착하는 GOG(glass-on-glass) 구조가 좋은 예이다. GOG 구조에서, 유리 기판상에 형성된 구동회로는 화소어레이 기판상에 장착된다.

[실시예 16]

본 발명의 실시예 16에 있어서, 제53도를 비교하며, 제38도에서 제40도에 의거하여 설명하면 이하와 같다.

본 실시예에서의 매트릭스형 화상표시장치의 구동회로는 제38(a)도에 나타낸 바와 같이 시프트레지스터 계열 A와 시프트레지스터 계열 B를 가진 다상 시프트레지스터 회로를 포함하고 있다. 이 다상 시프트레지스터 회로는 제53(a)도에 나타낸 종래의 다상 시프트레지스터 회로에 도통 가능한 접속신호선(113)을 추가한 구성이다.

이 접속신호선(113)은 다른 시프트레지스터 계열간에 출력 타이밍이 연속하는 시프트레지스터간에 설치되어 있다. 접속신호선(113)은 시프트레지스터 계열 A에서 불량한 시프트레지스터가 있는 경우에, 시프트레지스터 계열 B의 출력을 불량한 시프트레지스터에 대신 출력하는 한편, 시프트레지스터 계열 B에서 불량한 시프트레지스터가 있는 경우에, 시프트레지스터 계열A의 출력을 불량한 시프트레지스터의 대신에 출력한다.

이하에서는 시프트레지스터(A2)와 시프트레지스터(A2)의 출력단을 접속하는 신호선(110) 및 신호선(111)과 시프트레지스터(B2)와 시프트레지스터(B2)의 출력단을 접속하는 신호선(112) 사이에 설치된 도통가능한 접속신호선(113)에 대하여 설명한다. 이 접속신호선(113)은 통상, 신호선(110 에서 112)과는 전기적으로 분리되어 있다. 그리고 시프트레지스터(A2)가 불량한 경우에 해당하는 접속신호선(113)을 신호선(110)에서 신호선(112)에 도통한다.

여기에서 출력단과 입력단은 각각 해당하는 시프트레지스터의 출력이 입력된 회로계와 해당하는 시프트레지스터에 신호를 입력하는 측의 회로계를 의미한다. 제38(a)도에 표시한 상기 시프트레지스터(A2)의 예를 말하면, 출력단은 신호선(110)에 접속되어 있는 시프트레지스터(A3) 이후의 회로계와 신호선(111)에 접속된 도시하지 않은 샘플홀드회로 등에 의하여, 구성된 회로를 의미하며 입력단은 시프트레지스터(A1)로 구성된 회로를 의미한다.

제53(a)도에 표시한 종래의 다상 시프트레지스터 회로에 있어서, 예컨대 시프트레지스터 계열 A의 2단계인 시프트레지스터(A2)에 불량이 발생한 경우, 제38(a)도의 점선으로 나타낸 바와 같이, 시프트레지스터 계열 A 및 시프트레지스터(A2) 이후의 출력신호 a₂, a₂, ... 들은 모두 일어서지 않은 상태로 될 것이다.

여기서, 본 실시예는 상기 경우에 있어서, 시프트레지스터(A2)를 분리하는 동시에 해당 접속신호선(113)을 신호선(110)에서 신호선(112)으로 도통하는 것에 의하여, 본래 시프트레지스터(A2)의 다음 출력 타이밍의 시프트레지스터 계열 B측의 시프트레지스터(B2)의 출력신호 b₂를, 시프트레지스터(A2)의 출력단에 입력한다.

상기 구성에 의하면, 제38(b)도에 나타낸 바와 같이 시프트레지스터(A1, B1)에 입력된 타이밍 신호(SP)는 시프트레지스터 계열 A의 블럭신호(CKA)의 상승과 동기하여 시프트레지스터(A1)에서 출력신호 a₁은 출력되고, 다음으로 시프트레지스터 계열 B의 블럭신호(CKB)의 상승과 동기하여 시프트레지스터(B1)에서 출력신호 b₁은 출력된다. 그리고 블럭신호(CKB)를 반전시킨 블럭신호(/CKB)의 상승과 동기하여 시프트레지스터(B2)에서 출력신호 b₂는 출력된다. 이 때 상술한 접속신호선(113)은 도통 상태로 되어 출력신호 a₂로서 출력신호 b₂가 시프트레지스터(A3)에 입력하는 것이 된다. 이하 각 시프트레지스터에서 순차출력신호 a₃, b₃, 이 출력된다.

그러므로, 시프트레지스터 계열 A의 블럭신호(CKA)가 일어서기 전에 출력신호 a₂를 일어서게 하는 것으로서 시계열상, 시프트레지스터 계열 사이에 의한 출력신호의 출력 타이밍을 접촉하지 않게 할 뿐만 아니라, 신호의 방해를 최소한으로 할 수 있다.

도면에서의 접속신호선(113)의 배치와 기타의 구성요건의 배치는 한 예를 보인 것에 유의하여야 한다. 예를 들어 시프트레지스터 출력에 접속된 신호선(111)은 시프트레지스터의 상측에 배치되어 있으며, 제53(a)도에 나타낸 바와 같이, 시프트레지스터 계열 B와 마찬가지로 각 시프트레지스터의 하측에 배치되어 있을 수도 있다.

또한 접속신호선(113)을 설치하지 않고 신호선(110, 111)과 신호선(112)을 직접 접속 가능하다. 상기 신호선(110)에서 신호선(112)과 접속신호선(113)으 구체적 도통방법과 기타 도통방법에 있어서는 후술한다.

다음으로 상기 제38(a)도에 의한 시프트레지스터를 클럭 인버터를 사용한 시프트레지스터에 치환하는 것을 제39도에 의거하여 설명한다. 각 시프트레지스터는 인버터와 2개의 클럭인버터로 되어 있다.

여기에서 상기 시프트레지스터(A2)가 불량이 있는 것을 가정하면, 시프트레지스터(A2)의 출력이 시프트레지스터(A2)의 출력단과 기타의 회로부위에 역효과를 주는 경우에는 신호선(110, 111)에 연결된 배선부(114,115)를 차단한다. 역효과가 없는 경우에는 차단을 행하지 않아도 좋다. 이 차단은 레이저의 조사 등에 의해 행해질 수 있다.

또한 어떤 불량 모드에 있어서는 시프트레지스터(A2)의 출력은 시프트레지스터(A2)의 입력단에 접속된 기타의 회로계에 신호의 방해 등의 영향을 줄 수 있다. 이 경우에 시프트레지스터(A2)의 입력단은 역시 기타 회로로부터 분리된다.

다음으로 신호선(110,111)과 신호선(112)의 접속방법에 관한 예를 설명하고자 한다.

접속신호선(113)을 사용한 경우에는 예컨대 제 40(a)(d)도에 표시된 바와 같이 신호선(110)과 신호선(112)을 동일층에 형성한(공정 효율을 고려하면 양자를 동일한 재질로 형성하는 것이 바람직하다) 절연층(116)을 끼운 양 신호선에 교차하는 것에 의하여 접속신호선(113)을 형성한다. 그 후 교차부위(119)를 예컨대 레이저를 사용하여 용융시키는 것에 의하여 신호선(110)과 접속신호선(113), 신호선(112)과 접속신호선(113)을 각각 단락시킨다.

또한 접속신호선(113)을 설치하지 않은 경우에는 제40(b)(e)도에 표시된 신호선(110)과 신호선(112)은 절연층(116)을 사이에 두고 교차하는 배치로 되어 있다. 그리고, 그 교차부위(120)에 레이저를 조사하여 용융시켜 상하의 배선을 단락시킨다. 이 배선의 형상은 각각 신호선(110, 112)에 의해 전송되는 신호에 영향을 주지 않는다.

또한, 제 40(c)도에 나타낸 상층에 있는 신호선(112)의 일부를 패드상으로 하여 교차부위(120)의 배선면적을 증가시킬 수도 있다. 이것을 위해서는 제조시의 정확도를 향상시키는 필요가 없으므로, 확실하게 단락작업이 행해진다. 양 신호선(110,112)은 임의의 위치에 변경된 부분을 가질 수도 있다. 역시 양 신호선(110,112)은 어떤 형상도 가질 수 있으며, 따라서 곡선을 가질 수도 있다.

도시되지는 않았지만, 신호선(110) 또는 신호선(111)과 신호선(112)의 사이에 TFT 등의 스위칭 소자를 설치할 수도 있다. 통상은 OFF 상태이며 시프트레지스터(A2)가 불량을 가지는 경우에는 ON 상태로 단락되는 구성으로서, 단락시키는 방법은 상기에서 설명하지 않은 방법으로 될 수도 있다.

본 실시예의 접속신호선을 설치하는 방법은 3상 이상의 다상의 시프트레지스터 계열을 가지는 화상표시장치에도 적응 가능하다. 또한 시프트레지스터의 구성도 타이밍형과 트랜스퍼 게이트를 그 회로구성에 포함할 수도 있다. 또한 시프트레지스터에 입력한 클릭신호, 타이밍신호의 위상극성 등이 역전된 때에는 본 실시예의 효과에 영향을 주지 않는다는 것을 유의하여야 한다.

[실시예 17]

본 발명의 실시예 17에 관하여 제41도 및 제42도에 의거하여 설명하면, 다음과 같다.

이하에서는 설명의 편의상, 상기의 실시예에 표시된 구성과 동일한 기능을 갖는 구성은, 동일한 부호를 부기하고, 그에 대한 설명은 생략한다.

본 실시예에서의 매트릭스형 화상표시장치의 구동회로는 제42(a)도에 나타낸 바와 같이 화상표시부(130)를 끼워 양측에 시프트레지스터 계열 A, C 및 시프트레지스터 계열 B, D의 각각 2상으로 된 합계 4상의 시프트레지스터 계열을 가지는 구성이다. 그러므로 화상표시부(130)의 양측에 각 화소를 구동하는 신호선 구동회로를 배치하는 것에 의하여, 화상표시부(130)의 일방의 측에 설치되어 있어도, 각 개의 화소를 구동하는 트랜지스터 등의 소자의 전용면적을 2배로 하는 것이 가능하다. 다시 말하여 화소의 고정확도 고밀도화가 가능하다. 신호선 구동회로의 실제의 회로에 설치되어 있는 기타의 회로, 예를 들어 버퍼, 샘플링회로, 트랜스퍼회로, NOR 회로 등은 본 실시예를 설명하는 데 요점이 아니므로 이의 설명을 생략한다.

상기 구동회로에는 실시예 16과 마찬가지로 연속하는 출력 타이밍을 갖는 다른 시프트레지스터 계열에 시프트레지스터를 접속하는 신호선을 포함한다. 예를 들어 시프트레지스터 계열 A와 동일한 측에 배치되어 있는 시프트레지스터 계열 C의 출력 내에 시프트레지스터(A2)의 다음 출력 타이밍을 가진 시프트레지스터(C2)의 출력신호 c₂를 도전수단으로서 접속신호선(121)을 사용한 시프트레지스터(A2)의 출력단에 입력한다. 이 도전수단은 실시예 16의 제 40(a)도-제40(e)도에 표시한 각종의 접속방법을 사용하는 것에 의하여 실현될 수 있다.

제41(a)도에 나타낸 바와 같이 상기 접속신호선(121)이 배치되어 있지 않은 종래의 구동회로의 경우, 만일 시프트레지스터 계열 A의 시프트레지스터(A2)가 불량하면 통상은 제41(b)도의 실선으로 표시한 출력신호 a₂, a₃을 출력하는 대신에 점선에 표시한 출력신호 a₂, a₂로 된다. 그 결과로서, 시프트레지스터(A2) 이후의 시프트레지스터 계열 A에 의한 출력신호는 모두 상승되지 않는 상태로 될 것이다.

본 실시예에서는, 상기의 경우, 제42(a)도에 도시한 바와 같이, 시프트레지스터(A2)를 분리하고 접속신호선(121)을 도통상태로 함에 의해, 본래의 출력신호(a₂)가 입력된 신호선에 시프트레지스터(C2)의 출력신호(c₂)를 대신 입력시킨다.

상기 구성에 의하면, 각 라인의 출력신호는 제42(b)도에 도시한 것으로 된다. 더 구체적으로, 타이밍신호(SP)가 시프트레지스터(A1,B1,C1,D1) 각각에 입력되면, 시프트레지스터 계열(A,B,C,D)의 각각의 클럭신호(CKA, CKB, CKC, CKD)의 상승과 동기되어 시프트레지스터(A1,B1,C1,D1)에서 각각 출력신호(a₁,b₁,c₁,d₁)가 순차 출력된다. 이 때, 각 클럭신호는 시프트레지스터 계열(A-D)의 순서로 그의 위상이 시프트 된다. 다음, 클럭신호(CKB, CKC)의 하강과 동기하여 시프트레지스터(B2,C2)에서 출력신호(b₂,c₂)가 순서대로 출력된다. 이 때, 상기한 바와 같이, 접속신호선(121)이 도통상태로 됨으로써, 출력신호(a₂) 대신에 출력신호(c₂)가 시프트레지스터(A3)로 입력된다. 이하, 각 시프트레지스터에서 순차출력신호(d₂,a₃)가 출력된다.

출력신호 a₂(=c₂)의 출력타이밍만이 시계열에서 다른 출력과 다르게 되지만, 1개 정도의 불량이라면 허용될 수 있다.

또한, 불량을 가진 시프트레지스터(A2)가 주사신호선 구동회로를 구성하는 시프트레지스터인 경우에는, 시프트레지스터(A2)의 반대측에 배치된 시프트레지스터(B2)가 발생하는 출력신호(b₂)를 이용할 수 있음으로써, 상기한 시계열의 신호방해가 발생되지 않게 된다.

상기 시프트레지스터가 영상신호를 샘플링 하는 샘플링펄스 발생회로를 구성하는 회로의 일부로 되어 있는 경우에는, 샘플링된 영상신호의 시계열을 변경함에 의해, 상기 시계열의 방해를 보정할 수 있다.

[실시예 18]

본 발명의 실시예 18에 대해 제43도 내지 45도를 참조하여 설명하면 다음과 같다. 이하, 설명의 편의상 상기 실시예에서 나타낸 구성과 동일한 기능을 갖는 구성에는 동일부호를 부기하고 그의 설명을 생략한다.

본 실시예의 매트릭스형 화상표시장치의 다상 시프트레지스터 회로는, 제43도에 도시한 바와 같이, 각각 2상으로 된 시프트레지스터 계열(A,C) 및 시프트레지스터 계열(B,D)로 된 총 4상의 시프트레지스터 계열을 가진다.

시프트레지스터 계열(A)의 각 시프트레지스터의 화상표시부로의 출력단측의 각 신호선(141,142,143)에는 AND 회로(144,145,146)의 일방의 입력단자가 접속된다. AND회로(144,145,146)의 타방의 입력단자에는 시프트레지스터로 입력된 클럭신호와 동일한 타이밍(반전신호를 포함함)의 신호, 예컨대 클럭신호 /CKA와 CKA가 교대로 입력된다. 즉, AND회로(144,146)에는 클럭신호/CKA가 입력되며, AND회로(145)에는 클럭신호 CKA가 입력된다.

AND회로(144,145,146)에 입력된 신호는 시프트레지스터에 입력된 신호(클럭신호)와 필히 동일 타이밍으로 될 필요는 없고, 근접한 타이밍을 가진 신호이면 된다.

마찬가지로, 시프트레지스터 계열(C)측의 출력신호선에도 AND 회로가 접속되며, 클럭신호 /CKC와 CKC가 입력된다. 이는 화상표시부의 반대측에 설치된 시프트레지스터 계열(B,D)에서도 마찬가지이다.

상기 구성에 의하면, 시프트레지스터(A2)에 결함이 생기는 경우, 실시예 17과 마찬가지의 처리로서 구제된다. 각 시프트레지스터 계열의 출력은, 실시예 17의 제 42(b)도에 도시한 바와 같이, 각 AND회로에 입력된다. 동시에 각 AND회로에는 클럭신호가 입력됨으로써, 결과적으로 제44도에 도시한 바와 시계열적으로 일치하는 출력신호를 얻게 된다.

이에 따라, 실시예 17에서는 출력신호(a₁)의 시계열이 변위되지만, 본 실시예에서는 그 변위를 제거할 수 있다.

상기한 AND회로를 배치하는 방법을, 예컨대 제38(a)도에 도시한 2상의 다상 시프트레지스터 회로에 적용시키면, 제 45(a)도에 도시한 구성으로 된다. 이 도면에서는, 시프트레지스터 계열(B)측의 논리회로를 생략하고 있다.

예컨대, AND회로(144)에는 제 38(b)도에 도시한 출력신호(a₁)과, 클럭신호 /CKA가 입력됨으로써, 결과적으로 제45(b)도에 나타낸 출력신호(a₁')가 출력된다. 그 결과, AND회로가 없는 경우와 비교하면 출력신호(a_n, b_n)와 다르게 시계열의 방해가 개선된 출력신호(a_n', b_n')가 얻어진다.

동일계열의 인접한 출력수단의 출력에 논리화를 취하면, 타이밍신호(SP)와 동일한 펄스폭을 얻을 수 있다.

또한, 본 실시예에서는 시프트레지스터의 출력단에 형성된 논리회로를 AND회로로 하고 있지만, 예컨대 AND회로 이외의 논리회로라도 된다. 이 경우에는, 논리회로에 입력되는 신호의 극성, 또는 논리회로의 출력에 접속된 회로가 적절하게 변경되어야 한다.

[실시예 19]

본 발명의 실시예 19에 대해 제46도를 참조하여 설명한다. 설명의 편의상 상기한 실시예에서 나타낸 구성과 동일한 기능을 가진 구성에는, 동일부호를 부기하고 그의 설명을 생략한다.

제46(a)도에 도시한 바와 같이, 본 실시예의 매트릭스형 화상표시장치에서 다상 시프트레지스터 회로는 실시예 17과 마찬가지로 시프트레지스터 계열(A,C) 및 시프트레지스터 계열(B,D)의 각 2상, 총 4상의 시프트레지스터 계열을 갖는다.

도면에서 충분히 보이지는 않지만 보조신호(Pa)를 공급하는 보조신호선(150)이 상기 각 시프트레지스터 계열의 시프트레지스터와 도통가능하게 설치된다. 제46(a)도에서, 시프트레지스터 계열(A)의 시프트레지스터(A2)에 대해 도통가능한 접속신호선(151)만이 표시되어 있지만, 그 외의 시프트레지스터에도 마찬가지의 접속신호선이 설치된다. 그 접속신호선은, 예컨대 실시예 16에서 설명한 제40(b)도 및 (e)도에 도시한 구성을 이용하면 된다.

보조신호(Pa)를 입력할 필요가 있는 경우, 예컨대 시프트레지스터 계열(A)의 2단의 시프트레지스터(A2)가 불량으로 된 경우에는, 시프트레지스터(A2)의 입출력을 필요에 의해 단절하고, 교차부위(152,152)에 레이저를 조사하여 양배선을 단락시킨다. 이 단락시키는 수단은 전술한 바와 같이, 스위칭 소자 등을 이용하여도 되며 상기한 바에 한정되지 않는다.

보조신호선(150)에 시프트레지스터(A2)의 출력신호(a₂)와 동위상의 보조신호(Pa)를 입력함으로써 시프트레지스터(A2)의 기능을 대체시킨다. 그 결과, 제46(b)도에 도시한 바와 같이, 출력신호(a₂)(= 보조신호 Pa)가 출력되어 화상표시장치의 동작을 보정할 수 있다.

보조신호선(150)에는 도시하지 않은 절환스위치가 설치된다. 본 실시예의 경우, 시프트레지스터(A2)에 불량이 있기 때문에, 보조신호(Pa)는 제46(b)도에 도시한 것으로 하였지만, 다른 시프트레지스터나 다른 시프트레지스터 계열의 시프트레지스터가 불량으로 되는 경우에는, 상기 절환스위치에 의해 각각의 시프트레지스터에 필요한 신호로 적절하게 변경가능하다.

또한, 상기 보조신호선(150)을 시프트레지스터의 결함율에 응하여 복수개 설치하면, 구동하는 화소수가 증가하여도 발생하는 결함시프트레지스터의 거의 전부를 복구할 수 있음으로써 화상표시장치 전체의 결함율을 감소시킬 수 있어서, 수율을 향상시킬 수 있다.

[실시예 20]

본 발명의 실시예 20에 대해 제47도를 참조하여 설명하면 다음과 같다. 설명의 편의상, 상기한 실시예에서 나타낸 구성과 동일기능을 갖는 구성에는 동일부호를 부기하고 그의 설명을 생략한다.

본 실시예의 매트릭스형 화상표시장치의 다상 시프트레지스터 회로에는 시프트레지스터 계열(A)과 시프트레지스터 계열(B)가 설치된다. 시프트레지스터 계열(A)에는 타이밍신호 SP(A)를, 시프트레지스터 계열(B)에는 타이밍신호 SP(B)를 각각 입력하는 구성으로 되어 있다. 시프트레지스터에 결함이 없는 경우에는, 2개의 타이밍신호는 동일신호로 된다.

시프트레지스터 계열(A)과 시프트레지스터 계열(B)에 동일 타이밍신호(SP)를 입력하는 종래의 시프트레지스터 회로에서는, 시프트레지스터 계열(A)의 1단의 시프트레지스터(A1)이 불량으로 되면, 시프트레지스터 계열(A)의 전 출력신호(a₁,a₂,a₃,...)가 제47(b)도에 도시한 점선과 같이 하강되는 상태로 된다. 이와 같은 때, 예컨대 시프트레지스터 계열(A)내의 트랜지스터의 게이트 및 배선교차부에 레이저를 조사함에 의해 시프트레지스터(A1)를 바이패스하여 타이밍신호(SP)를 전달할 수 있다. 이 경우, 시프트레지스터(B1)와 시프트레지스터 계열(A,B)간의 출력신호의 시계열이 전부 변위된다.

본 실시예에서는, 타이밍신호(SP)(B)와 위상이 다른 타이밍신호 SP(A)를 시프트레지스터(A1)의 출력단에 입력한다. 타이밍신호 SP(A)는 도시되지 않은 위상변경수단에 의해 타이밍신호 SP(B)의 위상을 변환하여 얻어진 것이다. 이 타이밍신호 SP(A)는 시프트레지스터(A1)의 다음의 출력타이밍을 갖는 시프트레지스터(B1)의 출력신호(b₁)를 제어하는 클럭신호(CKB)가 상승되기 전에 상승되어, 하강되기 전에 하강되며, 소정의 타이밍신호와 동기간 액티브 상태를 갖게 된다. 따라서, 제47(b)도에 도시한 바와 같이 시계열적으로 정합성이 있는 출력신호를 얻을 수 있다.

[실시예 21]

본 발명의 실시예 21에 대해 제48도 내지 52도를 참조함과 동시에 제53도와 비교하여 설명하면 다음과 같다. 설명의 편의상 상기한 실시예에서 나타낸 구성과 동일한 기능을 갖는 구성에는 동일부호를 부기하고 그의 설명을 생략한다.

본 실시예의 화상표시장치의 다상 시프트레지스터 회로에는 제48(a)도에 도시한 바와 같이 시프트레지스터 계열(A)와 시프트레지스터 계열(B)이 설치된다. 또한, 상기 시프트레지스터 회로를 가진 주사신호선 구동회로로의 영상신호 입력부에는 도시되지 않은 영상신호의 시계열을 변화시키는 변경수단이 설치된다.

통상, 상기 영상신호입력부에 제49(a)도에 도시한 시간축에 대해 순서대로 영상신호(VA1-VA6)가 입력되면, 각 시프트레지스터 계열에 입력된 영상신호에 시간축 신장이 행해진다. 영상신호(VA1-VA6)는, 제49(b)도에 도시한 바의 순서로, 각각 시프트레지스터 계열(A,B)에 대응하여, 영상신호(VA1,VA3,VA5) 및 영상신호(VA2,VA4,VA6) 그룹으로 분할된다. 이 때, 제1단의 시프트레지스터(A1)가 양호한 경우, 각 시프트레지스터에서의 출력신호는 제50도에 도시한 순서로 지연된 신호로 된다. 따라서, 영상신호와 시프트레지스터의 출력신호는 표 1에 나타낸 바와 같이 대응한다.

이 경우에, 각 출력신호의 시계열은 표 1에 나타낸 바와 대응하며, 또한 영상신호의 위치는 변위되지 않는다. 따라서, 영상이 정상으로 표시된다.

그러나, 제48(a)도에 도시한 바와 같이, 시프트레지스터(A1)가 불량이기 때문에 시프트레지스터(A1)의 출력단과 입력단을 도통시킨 경우, 출력신호는 제48(c)도에 도시한 타이밍챠트로 된다. 즉, 타이밍신호(SP)가 그의 출력신호(a)로서 출력되기 때문에, 시프트레지스터 계열(A,B)에서 시계열이 변위된다. 상기 타이밍챠트에 따라서, 제49(b)도에 도시한 영상신호를 취입하면, 제51도에서의 출력신호와 영상신호의 대응은 표 2에 나타낸 바와 같다.

이 경우, 신호들이 시계열에서 변위 되며, 취입된 영상신호의 상대위치가 (..-VA4-VA3-VA6)와 같이 치환된다. 따라서, 정상적인 영상을 재생할 수 없다. 이 문제를 해결하도록, 상기 변경수단을 이용하여, 제52도에 도시한 바와 같이, 시프트레지스터 계열(A)에 의해 표시된 영상신호의 시계열을 사이클의 절반만큼 앞쪽으로 이동시키면, 상기 시프트레지스터에서의 대응하는 영상신호와 출력신호가 표 3과 같이 나타내진다.

이 경우에, 출력신호(a,a)의 타이밍에서 취입된 영상신호는 본래의 영상신호와 다르게 되며, 시프트레지스터 계열(A,B) 사이의 시계열이 상대적으로 변위 된다. 그러나, 영상신호의 위치의 변위는 시프트레지스터(A1)에서 출력되는 출력신호(a)에서만 발생된다. 주사선표시를 고속으로 스위칭할 때 발생되는 잔상현상을 이용하여 영상을 인식함으로써, 영상신호위치의 변위가 발생하지 않으면 전화면의 1주사 사이클 기간내에서의 다소의 시계열 변위는 허용될 수 있다.

본 실시예의 시계열 복구시 고려되는 요지는 화상표시장치의 신호선 구동회로를 구성하는 시프트레지스터에 관한 것으로, 주 관점은 출력신호가 액티브로 되기 시작하는 타이밍보다는 액티브 기간이 종료하는 타이밍의 시계열을 방해받지 않게 하는 것이다.

상기 실시예 16 내지 21에서는, 동일계통 내의 시프트레지스터 출력이 전단과 후단에서 일부 중복되는 경우를 나타내고 있지만, 그 외의 구성, 예컨대 시프트레지스터의 출력이 중복되지 않는 구성에도 적용될 수 있고, 이 경우에는, 상기 각 실시예가 적절하게 변경된다.

이상과 같이, 본 발명의 매트릭스형 화상표시장치는 화소를 매트릭스상으로 배치하는 화상표시부가 설치되어 있고, 상기 화소를 구동하는 데이타신호선 구동회로와 주사신호선 구동회로 내의 적어도 클럭위상이 다른 복수의 시프트레지스터 계열로 구성된 신호선 구동회로가 상기 화소와 동일의 기판상에 모노리틱으로 형성된다.

각 시프트레지스터 계열의 시프트레지스터는 각각의 입력 및 출력을 차단하는 분리수단을 갖는 한편, 서로 다른 시프트레지스터 계열에 속하는 2개의 시프트레지스터에 대해, 출력타이밍이 앞쪽에 있는 시프트레지스터를 선행 시프트레지스터, 다른 일방을 후속 시프트레지스터로 하면, 통상은 전기적으로 분리되어 있는 도전수단이 선행 시프트레지스터의 출력단과 후속 시프트레지스터의 출력신호선을 접속가능하게 설치하고 있다.

상기 구성에 따르면, 클럭위상이 다른 복수의 시프트레지스터 계열을 병렬로 배치함에 의해 화상표시의 고속화를 꾀하고, 화소와 모노리틱으로 시프트레지스터가 형성된 화상표시장치에서, 결함을 가진 시프트레지스터(선행 시프트레지스터)가 있더라도, 다른 일방의 시프트레지스터 계열에 속하는 시프트레지스터(후속 시프트레지스터)에서 출력신호를 공급함에 의해, 상기 시프트레지스터가 속하는 시프트레지스터 계열의 선행 시프트레지스터 이후의 시프트레지스터의 동작을 행할 수 있게 된다.

이에 따라, 예비 시프트레지스터를 설치할 필요가 없게되어 비표시부의 면적을 증대시키지 않고, 시프트레지스터 계열의 동작을 개선할 수 있다.

또한, 상기 선행 시프트레지스터와 후속 시프트레지스터의 출력타이밍이 앞뒤로 연속되어 있는 경우에는, 선행 시프트레지스터 이후의 시프트레지스터의 동작을 필요 이상으로 지연시키지 않고 출력신호의 시계열이 치환됨이 없이 출력신호를 복구할 수 있다.

또한, 시프트레지스터 계열을 2개 이상 가진 2개의 시프트레지스터 계열을 사이에 두고 형성하는 한편, 상기 선행 시프트레지스터와 후속 시프트레지스터가 동일 시프트레지스터 계열군 내에 설치되어 있는 경우에는, 시계열의 치환을 최소한으로 억제하여 출력신호를 보정함과 동시에, 도전수단을 화상표시부의 하부면을 통해 순환하도록 설치할 필요가 없어서, 도전수단의 구성이 간단하게 됨으로써, 예비의 시프트레지스터를 설치할 필요가 없게 되어 비표시부의 면적을 증가시키지 않고, 또한 코스트다운이 가능해진다.

또한, 본 발명의 매트릭스형 화상표시장치는 화소를 매트릭스상으로 배치한 화상표시부가 설치되어 있고, 상기 화소를 구동하는 데이타신호선 구동회로와 주사신호선 구동회로 내의 적어도 클럭위상이 다른 복수의 시프트레지스터 계열로 구성된 신호선 구동회로가 상기 화소와 동일 기판상에 모노리틱으로 형성된다.

통상은 전기적으로 분리되어 있는 도전수단이 각 시프트레지스터 계열의 초단에 형성된 시프트레지스터의 입력단과 출력단을 전기적으로 도통가능하게 설치하고, 각 시프트레지스터 계열에 입력되는 영상신호열간의 시계열을 변경하는 변경수단이 설치되어 있다.

상기 구성에 따르면, 클럭위상이 다른 복수의 시프트레지스터 계열을 병렬로 배치함에 의해 화상표시의 고속화를 꾀하고, 화소와 모노리틱으로 시프트레지스터가 형성된 화상표시장치에서, 결함을 가진 시프트레지스터의 초단의 시프트레지스터가 있더라도, 각 시프트레지스터 계열간의 영상신호의 상대적인 시계열을 변경할 수 있다.

이에 따라, 시계열의 변위량을 감소시킬 수 있고 영상신호의 위치변위를 해소할 수 있다. 따라서, 상기 화상표시장치는 어떠한 불편함도 야기하지 않도록 결함을 회복시킬 수 있다.

또한, 상기 시프트레지스터와 시프트레지스터의 화상표시부측의 출력단 사이에 시프트레지스터의 출력신호와 그 시프트레지스터의 출력타이밍을 결정하는 클럭신호가 입력되는 논리회로가 설치되어 있는 경우에는, 시프트레지스터가 결함을 가지고 있을 때 얻어진 수정신호와 상기 선행 시프트레지스터에 공급된 클럭신호의 논리연산을 행하여 화상표시부측으로 공급할 수 있다.

이에 따라, 상기 수정신호가 시계열상의 부정합, 예컨대 시계열상의 중첩부위 또는 출력의 시계열상의 변위를 갖는 상태에서도, 완전히 해소될 수 있음으로써, 상기한 효과가 확실하게 얻어지고, 정확한 화상표시가 가능한 화상표시장치를 얻을 수 있다.

또한, 본 발명의 매트릭스형 화상표시장치에서는, 화소를 매트릭스상으로 배치하는 화상표시부가 설치되어 있고, 상기 화소를 구동하는 데이타신호선 구동회로와 주사신호선 구동회로가 클럭위상이 다른 복수의 시프트레지스터 계열로 구성되며, 적어도 어느 한 쪽의 신호선 구동회로가 상기 화소와 동일기판상에 모노리틱으로 형성되어 있다.

대체신호를 송출하는 보조신호선이 설치되고, 각 시프트레지스터 계열의 시프트레지스터는 각각의 입력 및 출력을 차단하는 수단을 가지며, 통상 전기적으로 분리되어 있지만, 상기 보조신호선과 각 시프트레지스터의 출력단을 접속가능한 도전수단이 설치되어 있다.

상기 구성에 의하면, 각 시프트레지스터에는, 대체신호가 보조신호선과 도전수단에 의해 공급가능하게 되어, 시프트레지스터가 결합을 갖더라도, 그 시프트레지스터의 출력단에 대체신호를 공급할 수 있다.

이에 따라, 예비의 시프트레지스터를 설치할 필요가 없이 시프트레지스터 계열의 동작을 개선할 수 있는 화상표시장치를 제공할 수 있다.

또한, 보조신호선에 공급하는 신호를 스위칭하는 수단을 갖는 경우에는, 1개의 보조신호선에 대해 복수의 클럭신호 또는 복수의 영상신호를 공급할 수 있다.

이에 따라, 복수의 시프트레지스터에서 동시에 불량이 발생하는 경향이 있는 경우에는, 복수의 시프트레지스터 계열에 대해, 보조신호선을 공유하는 것에 의해, 설치되는 보조신호선의 수를 감소시킬 수 있다.

또한, 본 발명의 매트릭스형 화상표시장치는 화소를 매트릭스상으로 배치한 화상표시부가 설치되고, 상기 화소를 구동하는 데이타신호선 구동회로와 주사신호선 구동회로가 클럭위상이 다른 복수의 시프트레지스터 계열로 구성되며, 적어도 어느 한쪽의 신호선 구동회로가 상시 화소와 동일 기판상에 모노리틱상으로 형성된다.

상기 신호선 구동회로가 클럭위상이 다른 복수의 시프트레지스터로 구성되고, 통상 전기적으로 분리되어 있지만, 각 시프트레지스터 계열의 초단에 설치된 시프트레지스터의 입력단과 출력단을 접속가능한 도전수단과, 그 시프트레지스터에 공급하는 타이밍 신호의 위상을 변경시키는 위상변경수단이 설치되어 있다.

상기 구성에 의하면, 시프트레지스터 계열의 초단의 시프트레지스터에 결함을 갖고 있더라도, 그 시프트레지스터의 출력단이 타이밍신호를 이용하여 올바른 출력신호를 발생할 수 있다.

이에 따라, 시프트레지스터 계열의 초단의 시프트레지스터에 결함을 갖고 있더라도, 출력신호의 시계열을 변경시키지 않고, 그 시프트레지스터에 속하는 시프트레지스터 계열의 동작을 복구할 수 있는 화상표시장치를 제공할 수 있다.

발명의 상세한 설명에 개시된 구체적인 실시양태 또는 실시예는, 본 발명의 기술 내용을 명확하게 나타내려는 것으로, 그와 같은 구체예에 한정하여 협의로 해석되는 것은 아니고, 본 발명의 정신과 다음에 기재하는 특허청구의 범위 내에서 여러 가지로 변경하여 실시할 수도 있다.

Claims

매트릭스형 표시화소; 각 화소에 영상신호를 공급하는 데이타신호선 구동회로; 및 각 화소로의 기입동작을 제어하는 주사신호선 구동회로; 를 포함하며, 상기 데이타신호선 구동회로는; 펄스신호를 시계열로 출력하는 주사회로를 포함하는 하나 이상의 블럭; 및 상기 펄스신호와 동기하여 영상신호를 취입하여 영상신호를 데이타신호선에 출력하는 영상신호 출력회로로 구성되며, 상기 각 블럭은; 상기 주사회로 및 데이타신호선과 동일한 갯수의 정규영상신호 출력회로; 1개 이상의 예비영상신호 출력회로; 및 상기 주사회로 및 데이타신호선을 각각 인접한 복수의 영상신호 출력회로 중 어느 것에 선택적으로 접속하는 스위칭수단을 포함하는, 매트릭스형 화상표시장치.
제1항에 있어서, 상기 스위칭수단은 2개의 전원단자 사이에 직렬로 접속된 복수의 퓨즈와 저항소자로 구성된 제어수단에 의해 제어되는 매트릭스형 화상표시장치.
제2항에 있어서, 상기 스위칭수단은; 2개의 인접한 퓨즈들 사이에서 제1출력이 입력되는 제1스위칭 소자; 및 상기 제1출력의 반전신호인 제2출력이 입력되는 제2스위칭 소자를 포함하며, 각 수사회로에서의 출력이 인접한 영상신호 출력회로들로 입력되어 상기 제1 및 제2 스위칭 소자들에 의해 상기 인접한 영상신호 출력회로 중 하나에서 출력되는 매트릭스형 화상표시장치.
제3항에 있어서, 상기 제1 및 제2 스위칭 소자들이 n채널 트랜지스터인 매트릭스형 화상표시장치.
제3항에 있어서, 상기 제1 및 제2 스위칭 소자들이 CMOS 트랜지스터인 매트릭스형 화상표시장치.
제2항에 있어서, 각 퓨즈는 열에너지가 가해지면 재료의 상태가 변화하여 절단되는 금속배선으로 제조되는 매트릭스형 화상표시장치.
제1항에 있어서, 상기 스위칭수단은, 2개의 전원단자 사이에 직렬로 접속된 복수의 퓨즈와 저항소자 및 상기 저항소자에 인접하게 배치된 별도의 퓨즈로 구성된 제어수단에 의해 제어되는 매트릭스형 화상표시장치.
제1항에 있어서, 상기 스위칭수단은, 2개의 전원단자 사이에 직렬로 접속된 복수의 퓨즈와 저항소자로 구성된 2계통을 포함하는 제어수단에 의해 제어되며, 상기 2계통은 서로 반전된 방향으로 전위를 가지는 매트릭스형 화상표시장치.
제8항에 있어서, 상기 제어수단은 각 계통의 상기 저항소자에 인접한 별도의 퓨즈를 포함하는 매트릭스형 화상표시장치.
제1항에 있어서, 상기 스위칭수단은 2개의 전원단자 사이에 직렬로 접속된 복수의 퓨즈와 일방의 전원측에 제공된 안티퓨즈로 구성된 제어수단에 의해 제어되는 매트릭스형 화상표시장치.
제1항에 있어서, 상기 스위칭수단은 상기 주사회로들과 동일한 갯수의 제어수단에 의해 제어되며, 각 제어수단은 2개의 전원단자들 각각에 접속된 퓨즈와 저항소자로 구성되는 매트릭스형 화상표시장치.
제1항에 있어서, 상기 스위칭수단은 상기 주사회로들과 동일한 갯수의 제어수단에 의해 제어되며, 각 제어수단은 한 쌍의 퓨즈와 안티퓨즈로 구성되는 매트릭스형 화상표시장치.
제1항에 있어서, 상기 펄스신호와 동기하여 취입된 영상신호를 데이타신호선에 직접 출력하는 수단을 더 포함하는 매트릭스형 화상표시장치.
제1항에 있어서, 상기 펄스신호와 동기하여 취입된 영상신호를 증폭하여 그 증폭된 영상신호를 데이타신호선에 출력하는 수단을 더 포함하는 매트릭스형 화상표시장치.
제1항에 있어서, 상기 데이타신호선 구동회로는 비 단결정실리콘 박막 트랜지스터로 제조되는 매트릭스형 화상표시장치.
매트릭스형 표시화소; 각 화소에 영상신호를 공급하는 데이타신호선 구동회로; 각 화소로의 기입동작을 제어하는 주사신호선 구동회로; 를 포함하며, 상기 데이타신호선 구동회로는; 시계열로 펄스신호를 출력하는 주사회로를 포함하는 하나 이상의 블럭; 및 상기 펄스신호에 동기하여 영상신호를 취입하여 상기 영상신호를 데이타신호선에 출력하는 영상신호 출력회로로 구성되며, 상기 각 블럭은; 상기 데이타신호선과 동일한 갯수의 정규 주사회로 및 정규영상신호 출력회로; 1개 이상의 예비주사회로 및 1개 이상의 예비영상신호 출력회로; 각 데이타신호선을 인접한 복수의 영상신호 출력회로들 중 어느 하나에 선택적으로 접속하는 스위칭수단; 및 각 주사회로를 인접한 복수의 영상신호 출력회로들 중 어느 하나에 접속하는 제2 스위칭수단을 포함하는, 매트릭스형 화상표시장치.
제16항에 있어서, 상기 스위칭수단과 제2 스위칭수단은, 2개의 전원단자 사이에 직렬로 접속된 복수의 퓨즈와 저항소자로 구성된 제어수단에 의해 제어되는 매트릭스형 화상표시장치.
제16항에 있어서, 상기 펄스신호와 동기하여 취입된 영상신호를 데이타신호선에 직접 출력하는 수단을 더 포함하는 매트릭스형 화상표시장치.
제16항에 있어서, 상기 펄스신호와 동기하여 취입된 영상신호를 증폭하여 그 증폭된 영상신호를 데이타신호선에 출력하는 수단을 더 포함하는 매트릭스형 화상표시장치.
제16항에 있어서, 상기 데이타신호선 구동회로는 비 단결정실리콘 박막 트랜지스터로 제조되는 매트릭스형 화상표시장치.
매트릭스형 표시화소; 각 화소에 영상신호를 공급하는 데이타신호선 구동회로; 각 화소로의 기입동작을 제어하는 주사신호선 구동회로; 를 포함하며, 상기 데이타신호선 구동회로는; 시계열로 펄스신호를 출력하는 주사회로를 포함하는 하나 이상의 블럭; 및 상기 펄스신호에 동기하여 주사신호선에 주사신호를 순차로 출력하는 주사신호 출력회로로 구성되며, 상기 각 블럭은; 상기 주사회로 및 주사신호선과 동일한 갯수의 정규 주사신호 출력회로; 1개 이상의 예비주사신호 출력회로; 및 각 주사회로 및 주사신호선을 인접한 복수의 주사신호 출력회로들 중 어느 하나에 접속하는 스위칭수단을 포함하는, 매트릭스형 화상표시장치.
제21항에 있어서, 상기 스위칭수단은 2개의 전원단자 사이에 직렬로 접속된 복수의 퓨즈와 저항소자로 구성된 제어수단에 의해 제어되는 매트릭스형 화상표시장치.
제22항에 있어서, 상기 스위칭수단은 2개의 인접한 퓨즈들 사이에서 제1출력이 입력되는 제1 스위칭 소자 및 상기 제1 출력의 반전신호인 제2 출력이 입력되는 제2 스위칭 소자를 포함하며, 각 주사회로에서의 출력이 인접한 주사신호 출력회로들로 입력되어 상기 제1 및 제2 스위칭 소자들에 의해 상기 인접한 주사신호 출력회로들 중 하나에서 출력되는 매트릭스형 화상표시장치.
제23항에 있어서, 상기 제1 및 제2 스위칭 소자들이 n채널 트랜지스터인 매트릭스형 화상표시장치.
제23항에 있어서, 상기 제1 및 제2 스위칭 소자들이 CMOS 트랜지스터인 매트릭스형 화상표시장치.
제22항에 있어서, 각 퓨즈는 열에너지가 가해지면 재료의 상태가 변화하여 절단되는 금속배선으로 제조되는 매트릭스형 화상표시장치.
제21항에 있어서, 상기 스위칭수단은, 2개의 전원단자 사이에 직렬로 접속된 복수의 퓨즈와 저항소자 및 상기 저항소자에 인접하게 배치된 별도의 퓨즈로 구성된 제어수단에 의해 제어되는 매트릭스형 화상표시장치.
제21항에 있어서, 상기 스위칭수단은, 2개의 전원단자 사이에 직렬로 접속된 복수의 퓨즈와 저항소자로 구성된 2계통을 포함하는 제어수단에 의해 제어되며, 상기 제2계통은 서로 반전된 방향으로 전위를 가지는 매트릭스형 화상표시장치.
제21항에 있어서, 상기 제어수단은 각 계통의 상기 저항소자에 인접한 별도의 퓨즈를 포함하는 매트릭스형 화상표시장치.
제21항에 있어서, 상기 스위칭수단은 2개의 전원단자 사이에 직렬로 접속된 복수의 퓨즈와 일방의 전원측에 제공된 안티퓨즈로 구성된 제어수단에 의해 제어되는 매트릭스형 화상표시장치.
제21항에 있어서, 상기 스위칭수단은 상기 정규 주사회로들과 동일한 갯수의 제어수단에 의해 제어되며, 각 제어수단은 2개의 전원단자들 각각에 접속된 퓨즈와 저항소자로 구성되는 매트릭스형 화상표시장치.
제21항에 있어서, 상기 스위칭수단은 상기 정규 주사회로들과 동일한 갯수의 제어수단에 의해 제어되며, 각 제어수단은 한 쌍의 퓨즈와 안티퓨즈로 구성되는 매트릭스형 화상표시장치.
제21항에 있어서, 상기 주사신호선 구동회로는 비 단결정실리콘 박막 트랜지스터로 제조되는 매트릭스형 화상표시장치.
매트릭스형 표시화소; 각 화소에 영상신호를 공급하는 데이타신호선 구동회로; 각 화소로의 기입동작을 제어하는 주사신호선 구동회로; 를 포함하며, 상기 주사신호선 구동회로는; 시계열로 펄스신호를 출력하는 주사회로를 포함하는 하나 이상의 블럭; 및 펄스신호에 동기하여 상기 주사신호를 주사신호선에 순차로 출력하는 주사신호 출력회로로 구성되며, 각 블럭은; 상기 주사신호선과 동일한 갯수의 정규주사회로 및 정규 주사신호 출력회로; 1개 이상의 예비주사회로 및 1개 이상의 예비주사신호 출력회로; 각 주사신호선을 인접한 복수의 주사신호 출력회로들 중 어느 하나에 선택적으로 접속하는 스위칭수단; 및 각 주사회로를 인접한 복수의 주사신호 출력회로들 중 어느 하나에 접속하는 제2 스위칭수단을 포함하는, 매트릭스형 화상표시장치.
제34항에 있어서, 상기 스위칭수단과 제2 스위칭 수단은 2개의 전원단자 사이에 직렬로 접속된 복수의 퓨즈와 저항소자로 구성된 제어수단에 의해 제어되는 매트릭스형 화상표시장치.
제34항에 있어서, 상기 주사신호선 구동회로는 비 단결정실리콘 박막 트랜지스터로 제조되는 매트릭스형 화상표시장치.